JPH1127300A - Automobile control system - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide an automobile control system that can surely perform an A/D conversion and a highly reliable automobile control by giving a degree of freedom to a conversion timing of the A/D conversion. SOLUTION: A multiple communication circuit 1000 transmits a detection signal of an analog sensor SEN (SEN0 to SEN7) to a data bus DB, while a control device 2000 generates a control signal for controlling an automobile on the basis of the detected signal transmitted by way of the data bus DB and sends the generated control signal to an actuator ACT by way of the data bus DB and the multiple communication circuit 1000. The multiple communication circuit 2000 has a sample hold circuit 1100 for sampling and holding the detected signal of the analog sensor SEN, a multiplexer circuit 1200 for selecting an output signal of a sample hold circuit 1100, and a logical circuit 1400 for setting a sampling timing in the sample hold circuit 1100. The sampling timing D- SH which the logical circuit 1400 sets is temporally displaced and set within the range of a fixed time including specific cycle of time.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、自動車制御システ
ムに係り、特に、センサやアクチュエータに接続された
多重通信回路と制御装置とがネットワーク接続された自
動車制御システムに関する。The present invention relates to a vehicle control system, and more particularly to a vehicle control system in which a multiplex communication circuit connected to sensors and actuators and a control device are connected to a network.

【０００２】[0002]

【従来の技術】最近の自動車制御システムにおいては、
コントロール・エリア・ネットワーク（ＣＡＮ：Ｃｏｎ
ｔｒｏｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）と称されるＬＡ
Ｎの一種のネットワークシステムが提案されている。最
近の自動車においては、エンジン制御装置や、Ａ／Ｔ
（オートマッチック・トランスミッション）制御装置
や、ＡＢＳ（アンチ・ブレーキ・システム）制御装置の
ような種々の制御装置が用いられている。これらの制御
装置は、センサによって検出された自動車の動作状態の
信号を取り込み、これらの動作状態に基づいて、アクチ
ュエータに制御信号を出力することにより、エンジン
や、Ａ／Ｔや、ＡＢＳを最適に制御している。ここで、
センサの設置される位置とアクチュエータの設置される
位置と制御装置の設置される位置が離れている場合に
は、それぞれの間を接続する配線の長さが長くなり、車
両重量の増加につながる。そこで、複数の通信回路にセ
ンサやアクチュエータを接続するとともに、これらの通
信回路と複数の制御装置をネットワーク接続し、センサ
で検出した自動車の動作状態の信号は、一旦、通信回路
に取り込まれた後、ネットワークを介して制御装置に取
り込まれ、制御装置で制御信号を演算した後、求められ
た制御信号は、ネットワーク及び通信回路を介して、ア
クチュエータに伝達される。通信回路には、複数のセン
サが接続されることが多いため、これらのセンサによっ
て検出された複数の信号を効率よく制御装置に伝送する
ために、時分割多重伝送を行うようにし、そのため、通
信回路としては、多重通信回路が用いられる。2. Description of the Related Art In a recent automobile control system,
Control Area Network (CAN: Con)
LA called “control Area Network”
N types of network systems have been proposed. In recent automobiles, engine control devices, A / T
Various control devices such as an (automatic transmission) control device and an ABS (anti-brake system) control device are used. These control devices take in signals of the operating state of the vehicle detected by the sensors and output control signals to the actuators based on these operating states to optimize the engine, A / T, and ABS. Controlling. here,
If the position where the sensor is installed, the position where the actuator is installed, and the position where the control device are installed are far from each other, the length of the wiring connecting them is long, which leads to an increase in vehicle weight. Therefore, sensors and actuators are connected to a plurality of communication circuits, and these communication circuits and a plurality of control devices are connected to a network, and the signal of the operating state of the vehicle detected by the sensor is once taken into the communication circuit. After being taken into the control device via the network and calculating the control signal by the control device, the obtained control signal is transmitted to the actuator via the network and the communication circuit. Since a plurality of sensors are often connected to a communication circuit, time-division multiplex transmission is performed to efficiently transmit a plurality of signals detected by these sensors to a control device. A multiplex communication circuit is used as the circuit.

【０００３】また、ネットワークを介して伝送されるセ
ンサ信号はアナログ信号であり、制御装置の中のＡ／Ｄ
変換器によってディジタル信号に変換される。ここで、
伝送される信号は、アナログ信号であるため、ノイズの
影響を受け易い。そこで、発明者らは、先に出願した特
願平８−２６１９３５号において、Ａ／Ｄ変換器におけ
る変換タイミングをランダム化することによって、ノイ
ズの影響を低減する方法を提案している。[0003] The sensor signal transmitted through the network is an analog signal, and the A / D in the control device is used.
It is converted to a digital signal by a converter. here,
Since the transmitted signal is an analog signal, it is easily affected by noise. In view of this, the inventors have proposed in Japanese Patent Application No. 8-261935 filed earlier a method of reducing the effect of noise by randomizing the conversion timing in an A / D converter.

【０００４】[0004]

【発明が解決しようとする課題】しかしながら、Ａ／Ｄ
変換器における変換タイミングをランダム化する方法で
は、Ａ／Ｄ変換処理は他の処理より優先的に処理するこ
とにより、変換タイミングが必ずランダムになるように
する必要がある。しかしながら、Ａ／Ｄ変換の変換タイ
ミングをランダムにすると、前の変換タイミングと次の
変換タイミングの間隔が短くなり、前の変換タイミング
に対するＡ／Ｄ変換が完了する前に、次のＡ／Ｄ変換の
変換タイミングが発生する場合もあるため、Ａ／Ｄ変換
ができなくなる恐れがあるという問題があることが判明
した。However, A / D
In the method of randomizing the conversion timing in the converter, it is necessary to ensure that the conversion timing is always random by giving priority to the A / D conversion processing over other processing. However, if the conversion timing of the A / D conversion is made random, the interval between the previous conversion timing and the next conversion timing is shortened, and before the A / D conversion for the previous conversion timing is completed, the next A / D conversion is completed. It has been found that there is a possibility that A / D conversion may not be performed because the conversion timing may occur.

【０００５】本発明の目的は、Ａ／Ｄ変換の変換タイミ
ングに自由度を与えることにより、確実にＡ／Ｄ変換が
行え、信頼性の高い自動車制御が行える自動車制御シス
テムを提供することにある。An object of the present invention is to provide an automobile control system capable of reliably performing A / D conversion and providing highly reliable automobile control by giving a degree of freedom to A / D conversion timing. .

【０００６】[0006]

【課題を解決するための手段】[Means for Solving the Problems]

（１）上記目的を達成するために、本発明は、自動車の
状態を検出するアナログセンサと、自動車の動作を制御
するアクチュエータと、上記アナログセンサと上記アク
チュエータの少なくとも一方に接続され、接続されてい
る上記アナログセンサの検出信号をデータバスに伝送
し、接続されている上記アクチュエータに制御信号を出
力する通信回路と、上記データバスを介して伝送された
上記検出信号に基づいて自動車を制御する制御信号を上
記データバス及び通信回路を介して上記アクチュエータ
に伝送する制御装置とを有する自動車制御システムにお
いて、上記通信回路は、上記アナログセンサの検出信号
をサンプリングしてホールドするサンプルホールド回路
と、上記サンプルホールド回路におけるサンプリングタ
イミングを設定するロジック回路とを備えるとともに、
上記ロジック回路が設定する上記サンプリングタイミン
グは、一定の周期の時刻を含む所定の時間の範囲内で、
時間的に変位されて設定するようにしたものである。か
かる構成により、Ａ／Ｄ変換の変換タイミングを変える
ことなく、高周波ノイズを低減することができ、従っ
て、Ａ／Ｄ変換の変換タイミングに自由度を与えること
により、確実にＡ／Ｄ変換が行え、自動車制御の信頼性
を向上し得るものとなる。(1) In order to achieve the above object, the present invention relates to an analog sensor for detecting a state of an automobile, an actuator for controlling the operation of the automobile, and connected to and connected to at least one of the analog sensor and the actuator. A communication circuit that transmits a detection signal of the analog sensor to a data bus and outputs a control signal to the connected actuator; and a control that controls a vehicle based on the detection signal transmitted through the data bus. A control device for transmitting a signal to the actuator via the data bus and the communication circuit, wherein the communication circuit samples and holds a detection signal of the analog sensor; and Set the sampling timing in the hold circuit Together and a logic circuit,
The sampling timing set by the logic circuit is within a predetermined time range including a time of a fixed cycle,
It is set so as to be displaced in time. With this configuration, high-frequency noise can be reduced without changing the conversion timing of A / D conversion. Therefore, A / D conversion can be reliably performed by giving a degree of freedom to the conversion timing of A / D conversion. Thus, the reliability of vehicle control can be improved.

【０００７】（２）上記（１）において、好ましくは、
上記制御装置は、上記通信回路から伝送されてくる検出
信号のデータを平均化する平均化手段を備えるようにし
たものである。(2) In the above (1), preferably,
The control device includes averaging means for averaging data of the detection signal transmitted from the communication circuit.

【０００８】かかる構成により、高周波ノイズの影響を
さらに低減し得るものとなる。With this configuration, the influence of high frequency noise can be further reduced.

【０００９】（３）上記（１）において、好ましくは、
上記ロジック回路が設定する上記サンプリングタイミン
グは、上記アクチュエータに制御信号を出力するタイミ
ングと異ならせたタイミングで設定するようにしたもの
である。かかる構成により、センサにの検出信号に対す
るアクチュエータの動作によって発生するノイズの影響
を回避し得るものとなる。(3) In the above (1), preferably,
The sampling timing set by the logic circuit is set at a timing different from the timing of outputting a control signal to the actuator. With this configuration, it is possible to avoid the influence of noise generated by the operation of the actuator on the detection signal to the sensor.

【００１０】（４）上記（１）において、好ましくは、
上記通信回路は、複数のアナログセンサの検出信号をサ
ンプリングしてホールドする複数のサンプルホールド回
路と、上記複数のサンプルホールド回路の出力信号を選
択するマルチプレクサ回路とを備え、上記複数のアナロ
グセンサの検出信号を時分割多重化して上記データバス
を介して上記制御装置に伝送するとともに、時分割多重
して伝送される複数のアナログ信号の所定のサイクル毎
に、ローレベルとハイレベルの組合せのデータを伝送す
るようにしたものである。かかる構成により、データ取
り込みのための同期化を容易とし、データ取り込みのズ
レによるエラーの発生を低減し得るものとなる。(4) In the above (1), preferably,
The communication circuit includes a plurality of sample-and-hold circuits that sample and hold detection signals of the plurality of analog sensors, and a multiplexer circuit that selects output signals of the plurality of sample-and-hold circuits. The signals are time-division multiplexed and transmitted to the control device via the data bus, and the data of the combination of the low level and the high level is transmitted every predetermined cycle of the plurality of analog signals transmitted by time division multiplexing. It is intended to be transmitted. With this configuration, it is possible to easily perform synchronization for data capture and to reduce the occurrence of errors due to a shift in data capture.

【００１１】（５）上記（４）において、好ましくは、
上記制御装置は、上記通信回路から伝送されてくる上記
ローレベルとハイレベルの組合せのデータに基づいて同
期化して、伝送されてくるデータの周波数の複数倍のク
ロックを用いて、伝送されてくる信号の取り込みタイミ
ングを設定して、信号の取り込みを行うようにしたもの
である。かかる構成により、伝送されてくるデータの過
渡応答が終了し、安定した状態でのデータの取り込みを
行い得るものとなる。(5) In the above (4), preferably,
The control device synchronizes based on the data of the combination of the low level and the high level transmitted from the communication circuit, and is transmitted using a clock having a multiple of the frequency of the transmitted data. A signal fetch timing is set to fetch a signal. With this configuration, the transient response of the transmitted data ends, and the data can be taken in a stable state.

【００１２】（６）上記（４）において、好ましくは、
上記通信回路は、伝送する通信データに基づいてエラー
訂正コードＣＲＣを生成して、伝送する通信データと共
に伝送し、上記制御装置は、伝送されたエラー訂正コー
ドＣＲＣを用いて、伝送された通信データのエラー判別
を行うようにしたものである。かかる構成により、エラ
ーの判別を行うことにより、通信の信頼性を向上し得る
ものとなる。(6) In the above (4), preferably,
The communication circuit generates an error correction code CRC based on the communication data to be transmitted, and transmits the error correction code CRC together with the communication data to be transmitted. The control device uses the transmitted error correction code CRC to transmit the transmitted communication data CRC. Is determined. With this configuration, the reliability of communication can be improved by determining an error.

【００１３】（７）上記（１）において、好ましくは、
上記ロジック回路が設定する上記サンプリングタイミン
グは、一定の周期の時刻を含む所定の時間の範囲内で、
時間的にランダムに変位されて設定するようにしたもの
である。(7) In the above (1), preferably,
The sampling timing set by the logic circuit is within a predetermined time range including a time of a fixed cycle,
It is set to be displaced at random in time.

【００１４】（８）上記（７）において、好ましくは、
上記ロジック回路は、上記ロジック回路によって設定さ
れたサンプリングタイミングのサンプリング周期の周波
数成分の内、上記アナログセンサによって検出するアナ
ログ信号の周波数帯域の成分を減衰されるように、サン
プリングタイミングを設定するようにしたものである。
かかる構成により、検出される信号の強度を高めること
ができ、Ｓ／Ｎ比を向上し得るものとなる。(8) In the above (7), preferably,
The logic circuit sets the sampling timing so as to attenuate a component of a frequency band of an analog signal detected by the analog sensor among frequency components of a sampling cycle of the sampling timing set by the logic circuit. It was done.
With this configuration, the intensity of the detected signal can be increased, and the S / N ratio can be improved.

【００１５】（９）上記目的を達成するために、本発明
は、自動車の状態を検出する複数のアナログセンサと、
自動車の動作を制御する複数のアクチュエータと、上記
アナログセンサと上記アクチュエータの少なくとも一方
に接続され、接続されている上記アナログセンサの検出
信号をデータバスに伝送し、接続されている上記アクチ
ュエータに制御信号を出力する複数の通信回路と、上記
データバスを介して伝送された上記検出信号に基づいて
自動車を制御する制御信号を上記データバス及び通信回
路を介して上記アクチュエータに時分割多重化して伝送
する複数の制御装置とを有する自動車制御システムにお
いて、上記複数の通信回路は、それぞれ、上記複数のア
ナログセンサの検出信号をサンプリングしてホールドす
る複数のサンプルホールド回路と、上記複数のサンプル
ホールド回路の出力信号を選択するマルチプレクサ回路
と、上記サンプルホールド回路におけるサンプリングタ
イミングを設定するロジック回路とを備えるとともに、
上記ロジック回路が設定する上記サンプリングタイミン
グは、一定の周期の時刻を含む所定の時間の範囲内で、
時間的に変位されて設定し、上記複数の制御装置は、そ
れぞれ、上記複数の通信回路の中の所定の通信回路から
伝送されてくる上記検出信号に基づいて自動車を制御す
る制御信号を生成し、この制御信号を上記データバス及
び上記複数の通信回路の中の所定の通信回路を介して上
記アクチュエータに時分割多重化して伝送するようにし
たものである。かかる構成により、Ａ／Ｄ変換の変換タ
イミングを変えることなく、高周波ノイズを低減するこ
とができ、従って、Ａ／Ｄ変換の変換タイミングに自由
度を与えることにより、確実にＡ／Ｄ変換が行え、複数
の制御装置による自動車制御の信頼性を向上し得るもの
となる。(9) In order to achieve the above object, the present invention provides a plurality of analog sensors for detecting a state of an automobile,
A plurality of actuators for controlling the operation of the vehicle, connected to at least one of the analog sensor and the actuator, transmitting a detection signal of the connected analog sensor to a data bus, and transmitting a control signal to the connected actuator. And a control signal for controlling a vehicle based on the detection signal transmitted via the data bus is transmitted to the actuator via the data bus and the communication circuit in a time-division multiplexed manner. In a vehicle control system having a plurality of control devices, the plurality of communication circuits respectively sample and hold detection signals of the plurality of analog sensors, and output signals of the plurality of sample hold circuits. A multiplexer circuit for selecting a signal and the above sample Together and a logic circuit for setting the sampling timing in the hold circuit, a
The sampling timing set by the logic circuit is within a predetermined time range including a time of a fixed cycle,
Each of the plurality of control devices generates a control signal for controlling a vehicle based on the detection signal transmitted from a predetermined communication circuit among the plurality of communication circuits. The control signal is time-division multiplexed and transmitted to the actuator via the data bus and a predetermined communication circuit among the plurality of communication circuits. With this configuration, high-frequency noise can be reduced without changing the conversion timing of A / D conversion. Therefore, A / D conversion can be reliably performed by giving a degree of freedom to the conversion timing of A / D conversion. Thus, the reliability of vehicle control by a plurality of control devices can be improved.

【００１６】[0016]

【発明の実施の形態】以下、図１〜図１８を用いて、本
発明の一実施形態による自動車制御システムについて説
明する。最初に、図１を用いて、本発明の一実施形態に
よる自動車制御システムの全体システムの構成について
説明する。図１は、本発明の一実施形態による自動車制
御システムの全体構成を示すブロック図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An automobile control system according to an embodiment of the present invention will be described below with reference to FIGS. First, a configuration of an entire vehicle control system according to an embodiment of the present invention will be described with reference to FIG. FIG. 1 is a block diagram showing the overall configuration of a vehicle control system according to one embodiment of the present invention.

【００１７】多重通信回路１０００Ａ，１０００Ｂ，１
０００Ｃ，１０００Ｄは、それぞれ、データバスＤＢに
接続されている。自動車の各部を制御する制御装置であ
るエンジン制御装置２０００ＡやＡ／Ｔ制御装置２００
０Ｂは、それぞれ、データバスＤＢに接続されている。
なお、制御装置としては、ＡＢＳ制御装置や、エアコン
制御装置等もあるが、ここでは、図示・説明は省略して
いる。Multiplexing communication circuits 1000A, 1000B, 1
000C and 1000D are respectively connected to the data bus DB. Engine control device 2000A and A / T control device 200, which are control devices for controlling various parts of the automobile
OB are connected to the data bus DB, respectively.
Note that the control device includes an ABS control device and an air conditioner control device, but illustration and description are omitted here.

【００１８】多重通信回路１０００Ａ，１０００Ｂ，１
０００Ｃ，１０００Ｄは、それぞれ、アナログ信号を出
力するセンサや、自動車の各部を制御するアクチュエー
タに接続されている。例えば、多重通信回路１０００Ａ
には、センサとして、吸気管からエンジンに吸入される
吸気の温度を検出する吸気温センサ１０２，インジェク
タに供給される燃料の温度を検出する燃料温センサ１０
４，エンジンオイルの温度を検出する油温センサ１０６
や、冷却水の温度を検出する水温センサ１０８が接続さ
れている。また、多重通信回路１０００Ａには、アクチ
ュエータとして、６個のインジェクタ２０２，２０４，
２０６，２０８，２１０，２１２が接続されている。吸
気温センサ１０２，燃料温センサ１０４，油温センサ１
０６や、水温センサ１０８によって検出された信号は、
多重通信回路１０００Ａに取り込まれる。多重通信回路
１０００Ａは、取り込まれた複数の信号をそれぞれサン
プルホールドした後、高速で切り替えて、アナログ信号
のまま時分割多重され、データバスＤＢを介して、エン
ジン制御装置２０００ＡやＡ／Ｔ制御装置２０００Ｂ等
の制御装置にシリアル伝送される。エンジン制御装置２
０００Ａからのディジタル制御信号は、データバスＤＢ
を介して、多重通信回路１０００Ａに伝送され、さら
に、インジェクタ２０２，２０４，２０６，２０８，２
１０，２１２に与えられて、所定量の燃料をエンジンの
燃焼室内に噴射する。ここで、本実施形態においては、
多重通信回路１０００Ａが取り込まれた複数の信号をそ
れぞれサンプルホールドするサンプリングタイミング
は、一定周期ではなく、変えるようにしているが、その
詳細に付いては、図４を用いて後述する。Multiplexing communication circuits 1000A, 1000B, 1
000C and 1000D are respectively connected to sensors that output analog signals and actuators that control various parts of the automobile. For example, a multiplex communication circuit 1000A
The sensor includes, as sensors, an intake air temperature sensor 102 for detecting a temperature of intake air taken into the engine from an intake pipe, and a fuel temperature sensor 10 for detecting a temperature of fuel supplied to an injector.
4. Oil temperature sensor 106 for detecting the temperature of engine oil
Also, a water temperature sensor 108 for detecting the temperature of the cooling water is connected. In the multiplex communication circuit 1000A, six injectors 202, 204,
206, 208, 210 and 212 are connected. Intake temperature sensor 102, fuel temperature sensor 104, oil temperature sensor 1
06 and the signal detected by the water temperature sensor 108 are:
It is taken into the multiplex communication circuit 1000A. The multiplex communication circuit 1000A samples and holds the plurality of fetched signals, switches at high speed, time-division multiplexes the analog signals as they are, and controls the engine control device 2000A and the A / T control device via the data bus DB. It is serially transmitted to a control device such as 2000B. Engine control device 2
Digital control signal from the data bus DB
And transmitted to the multiplex communication circuit 1000A via the injectors 202, 204, 206, 208, and 2
10, 212 to inject a predetermined amount of fuel into the combustion chamber of the engine. Here, in the present embodiment,
The sampling timing at which each of the plurality of signals captured by the multiplex communication circuit 1000A is sampled and held is not a fixed cycle but is changed. The details will be described later with reference to FIG.

【００１９】多重通信回路１０００Ｂには、センサとし
て、第１及び第２の触媒の前後の酸素濃度を検出する酸
素センサ１１０，１１２，１１４が接続されている。酸
素センサ１１０，１１２，１１４によって検出された信
号は、多重通信回路１０００Ｂに取り込まれ、さらに、
アナログ信号のまま時分割多重され、データバスＤＢを
介して、エンジン制御装置２０００ＡやＡ／Ｔ制御装置
２０００Ｂ等の制御装置にシリアル伝送される。多重通
信回路１０００Ｃは、センサとして、吸気管からエンジ
ンに吸入される空気の量を検出する空気流量センサ１２
０や，スロットルバルブの開き角度を検出するスロット
ル角センサ１２２が接続されている。空気流量センサ１
２０やスロットル角センサ１２２によって検出された信
号は、多重通信回路１０００Ｃに取り込まれ、さらに、
アナログ信号のまま時分割多重され、データバスＤＢを
介して、エンジン制御装置２０００ＡやＡ／Ｔ制御装置
２０００Ｂ等の制御装置にシリアル伝送される。Oxygen sensors 110, 112, and 114 for detecting oxygen concentrations before and after the first and second catalysts are connected to the multiplex communication circuit 1000B as sensors. The signals detected by the oxygen sensors 110, 112, 114 are taken into the multiplex communication circuit 1000B,
The signals are time-division multiplexed as they are and transmitted serially to a control device such as an engine control device 2000A or an A / T control device 2000B via a data bus DB. The multiplex communication circuit 1000C includes, as a sensor, an air flow sensor 12 for detecting an amount of air taken into the engine from an intake pipe.
0 and a throttle angle sensor 122 for detecting the opening angle of the throttle valve. Air flow sensor 1
20 and the signal detected by the throttle angle sensor 122 are taken into the multiplex communication circuit 1000C.
The signals are time-division multiplexed as they are and transmitted serially to a control device such as an engine control device 2000A or an A / T control device 2000B via a data bus DB.

【００２０】多重通信回路１０００Ｄには、センサとし
て、Ａ／Ｔの変速位置であるＰＲＮＤ２１を変速レバー
スイッチ１３０が接続されている。また、多重通信回路
１０００Ｄには、アクチュエータとして、Ａ／Ｔを制御
するための複数の電磁ソレノイド２２０が接続されてい
る。変速レバースイッチ１３０からの信号は、多重通信
回路１０００Ａに取り込まれ、さらに、複数ビットのデ
ィジタル信号のまま時分割多重され、データバスＤＢを
介して、エンジン制御装置２０００ＡやＡ／Ｔ制御装置
２０００Ｂ等の制御装置にシリアル伝送される。Ａ／Ｔ
制御装置２０００Ｂからのディジタル制御信号は、デー
タバスＤＢを介して、多重通信回路１０００Ｄに伝送さ
れ、さらに、複数の電磁ソレノイド２２０に与えられ
て、Ａ／Ｔを電子制御する。To the multiplex communication circuit 1000D, a shift lever switch 130 is connected as a sensor to the A / T shift position PRND21. Further, a plurality of electromagnetic solenoids 220 for controlling A / T are connected as actuators to the multiplex communication circuit 1000D. The signal from the speed change lever switch 130 is taken into the multiplex communication circuit 1000A, and is further time-division multiplexed as a digital signal of a plurality of bits, and is transmitted via the data bus DB to the engine control device 2000A and the A / T control device 2000B. Serially transmitted to the control device. A / T
The digital control signal from the control device 2000B is transmitted to the multiplex communication circuit 1000D via the data bus DB, and further applied to a plurality of electromagnetic solenoids 220 to electronically control the A / T.

【００２１】多重通信回路１０００Ａ，１０００Ｂ，１
０００Ｃ，１０００Ｄは、それぞれ、自動車のエンジン
ルーム内や車室内等の複数の場所に配置されており、そ
の配置位置に近接しているセンサやアクチュエータと接
続される。従って、多重通信回路には、センサとアクチ
ュエータの両方が接続されている場合もあるが、センサ
若しくはアクチュエータの一方のみが接続されている場
合もある。Multiplexing communication circuits 1000A, 1000B, 1
The 000C and 1000D are arranged in a plurality of places such as an engine room and a vehicle interior of an automobile, respectively, and are connected to sensors and actuators that are close to the arrangement positions. Therefore, both the sensor and the actuator may be connected to the multiplex communication circuit, or only one of the sensor and the actuator may be connected to the multiplex communication circuit.

【００２２】エンジン制御装置２０００Ａは、インター
フェース（Ｉ／Ｆ）回路２１００Ａと、マイクロコンピ
ュータ２２００Ａを備えている。エンジン制御装置２０
００Ａには、エンジン回転数を検出する検出器からのエ
ンジン回転数の検出データ信号が直接入力している。エ
ンジン制御装置２０００Ａのインターフェース回路２１
００Ａは、データバスＤＢを介して伝送されてくる信号
の中で、吸気温センサ１０２，燃料温センサ１０４，油
温センサ１０６，水温センサ１０８，酸素センサ１１
０，１１２，１１４、空気流量センサ１２０やスロット
ル角センサ１２２等からのアナログ信号を、Ａ／Ｄ変換
した後、マイクロコンピュータ２２００Ａに取り込む。
マイクロコンピュータ２２００Ａは、直接取り込まれた
エンジン回転数データをも用いて、最適な燃料噴射量と
なるような制御信号を求める。求められた制御信号は、
データバスＤＢを介して、多重通信回路１０００Ａに伝
送される。The engine control device 2000A includes an interface (I / F) circuit 2100A and a microcomputer 2200A. Engine control device 20
At 00A, an engine speed detection data signal from a detector that detects the engine speed is directly input. Interface circuit 21 of engine control device 2000A
00A indicates an intake air temperature sensor 102, a fuel temperature sensor 104, an oil temperature sensor 106, a water temperature sensor 108, and an oxygen sensor 11 among signals transmitted via the data bus DB.
Analog signals from the air flow sensors 0, 112, and 114, the air flow rate sensor 120, the throttle angle sensor 122, and the like are A / D converted, and then taken into the microcomputer 2200A.
The microcomputer 2200A also obtains a control signal that provides an optimum fuel injection amount by using the directly acquired engine speed data. The obtained control signal is
The data is transmitted to the multiplex communication circuit 1000A via the data bus DB.

【００２３】Ａ／Ｔ制御装置２０００Ｂは、インターフ
ェース（Ｉ／Ｆ）回路２１００Ｂと、マイクロコンピュ
ータ２２００Ｂを備えている。Ａ／Ｔ制御装置２０００
Ｂには、車速を検出する検出器からの車速の検出データ
信号が直接入力している。Ａ／Ｔ制御装置２０００Ｂの
インターフェース回路２１００Ｂは、空気流量センサ１
２０やスロットル角センサ１２２や負荷検出器等からの
アナログ信号を、Ａ／Ｄ変換した後、また、変速レバー
スイッチ１３０からの信号は、直接、マイクロコンピュ
ータ２２００Ｂに取り込む。マイクロコンピュータ２２
００Ｂは、直接取り込まれた車速データをも用いて、最
適なＡ／Ｔ位置となるような制御信号を求める。求めら
れた制御信号は、データバスＤＢを介して、多重通信回
路１０００Ｄに伝送される。The A / T control device 2000B includes an interface (I / F) circuit 2100B and a microcomputer 2200B. A / T control device 2000
B is directly input with a vehicle speed detection data signal from a detector that detects the vehicle speed. The interface circuit 2100B of the A / T control device 2000B includes the air flow sensor 1
After analog-to-digital conversion of analog signals from the motor 20, the throttle angle sensor 122, the load detector, and the like, the signal from the shift lever switch 130 is directly taken into the microcomputer 2200B. Microcomputer 22
In step 00B, a control signal for obtaining an optimum A / T position is also obtained by using the directly taken vehicle speed data. The obtained control signal is transmitted to the multiplex communication circuit 1000D via the data bus DB.

【００２４】なお、インターフェース（Ｉ／Ｆ）回路２
１００Ａ，２１００Ｂは、それぞれ、同様の構成となっ
ている。また、マイクロコンピュータ２２００Ａ，２２
００Ｂは、それぞれ、同様の構成となっている。これら
の詳細については、図１２を用いて、後述する。The interface (I / F) circuit 2
100A and 2100B have the same configuration. The microcomputers 2200A and 22
00B have the same configuration. Details of these will be described later with reference to FIG.

【００２５】次に、図２を用いて、本発明の一実施形態
による自動車制御システムに用いる多重通信回路及び制
御装置の概略の構成について説明する。なお、多重通信
回路の詳細な構成については、図３を用いて後述し、制
御装置の詳細な構成については、図１２を用いて後述す
る。図２は、本発明の一実施形態による自動車制御シス
テムに用いる多重通信回路及び制御装置の概略構成を示
すブロック図である。Next, a schematic configuration of a multiplex communication circuit and a control device used in a vehicle control system according to an embodiment of the present invention will be described with reference to FIG. The detailed configuration of the multiplex communication circuit will be described later with reference to FIG. 3, and the detailed configuration of the control device will be described later with reference to FIG. FIG. 2 is a block diagram showing a schematic configuration of a multiplex communication circuit and a control device used in the vehicle control system according to one embodiment of the present invention.

【００２６】多重通信回路１０００Ａ，１０００Ｂ，１
０００Ｃ，１０００Ｄは、それぞれ、同様の構成を有す
るものであるため、以下においては、多重通信回路１０
００として説明する。Multiplexing communication circuits 1000A, 1000B, 1
000C and 1000D have the same configuration, respectively.
It will be described as 00.

【００２７】多重通信回路１０００は、センサＳＥＮ
０，…ＳＥＮ７が出力する複数のアナログセンサ信号を
記憶するサンプルホールド回路１１００と、サンプルホ
ールド回路１１００の複数の出力信号の内のいずれか一
つの出力信号を順次選択するアナログマルチプレクサ回
路１２００と、データバスＤＢとのインターフェース回
路１３００と、全体を管理するロジック回路１４００
と、アクチュエータＡＣＴ０，…，ＡＣＴ７のスイッチ
ングを行うパワー素子ＰＷ０，…，ＰＷ７から構成され
ている。ここで、多重通信回路１０００が、図１に示し
た多重通信回路１０００Ａに相当する場合には、センサ
ＳＥＮ０，…，ＳＥＮ７は、例えば、吸気温センサ１０
２，燃料温センサ１０４，油温センサ１０６や、水温セ
ンサ１０８等に相当し、アクチュエータＡＣＴ０，…，
ＡＣＴ７は、インジェクタ２０２，２０４，２０６，２
０８，２１０，２１２等に相当する。ここで、センサＳ
ＥＮ０，…，ＳＥＮ７及びアクチュエータＡＣＴ０，
…，ＡＣＴ７の最大数は、８個となっているが、この最
大数は、さらに増やすことも可能である。The multiplex communication circuit 1000 includes a sensor SEN
0,..., A sample-and-hold circuit 1100 for storing a plurality of analog sensor signals output by the SEN7, an analog multiplexer circuit 1200 for sequentially selecting any one of the plurality of output signals of the sample-and-hold circuit 1100; Interface circuit 1300 with bus DB, and logic circuit 1400 for managing the whole
, And ACT7 for switching the actuators ACT0,..., ACT7. Here, when the multiplex communication circuit 1000 corresponds to the multiplex communication circuit 1000A shown in FIG. 1, the sensors SEN0,.
2, corresponding to the fuel temperature sensor 104, the oil temperature sensor 106, the water temperature sensor 108, etc., and the actuators ACT0,.
ACT7 includes injectors 202, 204, 206, 2
08, 210, 212, etc. Here, the sensor S
, SEN7 and the actuator ACT0,
.., ACT7 has a maximum number of eight, but this maximum number can be further increased.

【００２８】ロジック回路１４００は、サンプルホール
ド回路１１００のサンプリングタイミングを決定し、サ
ンプルホールド回路１１００にサンプリングタイミング
信号Ｄ＿ＳＨを出力する。ここで、本実施形態において
は、複数の信号をそれぞれサンプルホールドするサンプ
リングタイミングは、一定周期ではなく、変えるように
しているが、その詳細については、図４を用いて後述す
る。The logic circuit 1400 determines the sampling timing of the sample and hold circuit 1100 and outputs a sampling timing signal D_SH to the sample and hold circuit 1100. Here, in the present embodiment, the sampling timing at which each of the plurality of signals is sampled and held is not a fixed period but changed, but the details will be described later with reference to FIG.

【００２９】その後、ロジック回路１４００は、アナロ
グマルチプレクサ回路１２００に切換信号Ｄ＿Ｓ０，
…，Ｄ＿Ｓ７を順次出力することにより、アナログマル
チプレクサ回路１２００の接点を順次切り換えてアナロ
グ信号を時分割多重信号に変換する。ロジック回路１４
００は、出力可信号Ｄ＿ＥＮをインターフェース回路１
３００に供給することにより、時分割多重信号は、イン
ターフェース回路１３００を介してデータバスＤＢに出
力される。また、出力可信号Ｄ＿ＥＮを用いて、多重通
信回路１０００をデータバスＤＢから切り離すことがで
きる。なお、ロジック回路１４００は、データ通信の始
まりや終わりを示す通信制御信号Ｄ＿Ｔｘをインターフ
ェース回路１３００を介して、データバスＤＢに出力す
る。時分割多重信号は、通信制御信号Ｄ＿Ｔｘの中の所
定の位置に挿入されて出力されるが、その詳細について
は、図１８に示す通信プロトコルを用いて後述する。Thereafter, the logic circuit 1400 supplies the analog multiplexer circuit 1200 with the switching signals D_S0,
, D_S7 are sequentially output to sequentially switch the contacts of the analog multiplexer circuit 1200 to convert an analog signal into a time division multiplexed signal. Logic circuit 14
00 indicates that the output enable signal D_EN is transmitted to the interface circuit 1
By supplying the time-division multiplexed signal to the data bus 300, the time-division multiplexed signal is output to the data bus DB via the interface circuit 1300. Further, the multiplex communication circuit 1000 can be separated from the data bus DB by using the output enable signal D_EN. Note that the logic circuit 1400 outputs a communication control signal D_Tx indicating the start or end of data communication to the data bus DB via the interface circuit 1300. The time division multiplexed signal is inserted at a predetermined position in the communication control signal D_Tx and output. The details will be described later using the communication protocol shown in FIG.

【００３０】ここで、本実施形態においては、サンプル
ホールド回路１１００を備えることにより、もし、通信
エラーが発生して再送が必要な場合や、 データバスＤ
Ｂが混雑して送信できない場合でも、サンプルホールド
回路１１００にアナログセンサ信号が記憶されているた
め、サンプルホールド回路１１００におけるサンプリン
グタイミングとデータ出力の間の時間を自由に変えられ
るため、データを再送することが可能となっている。Here, in the present embodiment, the provision of the sample and hold circuit 1100 makes it possible to perform the retransmission when a communication error occurs and the data bus D.
Even when B cannot be transmitted due to congestion, since the analog sensor signal is stored in the sample and hold circuit 1100, the time between the sampling timing and the data output in the sample and hold circuit 1100 can be freely changed, so that the data is retransmitted. It has become possible.

【００３１】また、データバスＤＢを介して伝送されて
きた制御信号は、インターフェース回路１３００を介し
て、データ入力信号Ｄ＿Ｒｘとして、ロジック回路１４
００に取り込まれる。ロジック回路１４００に取り込ま
れた制御信号は、出力信号ｄ＿Ｄ０，…，Ｄ＿Ｄ７とし
て、パワー素子ＰＷ０，…，ＰＷ７に出力され、アクチ
ュエータＡＣＴ０，…，ＡＣＴ７を駆動する。The control signal transmitted via the data bus DB is supplied to the logic circuit 14 via the interface circuit 1300 as a data input signal D_Rx.
00 is taken in. The control signal taken into the logic circuit 1400 is output to the power elements PW0,..., PW7 as output signals d_D0,..., D_D7, and drives the actuators ACT0,.

【００３２】エンジン制御装置２０００ＡやＡ／Ｔ制御
装置２０００Ｂは、それぞれ、同様の構成を有するもの
であるため、以下においては、制御装置２０００として
説明する。The engine control device 2000A and the A / T control device 2000B have the same configuration, and will be described below as the control device 2000.

【００３３】制御装置２０００は、多重通信インターフ
ェース回路２１００を内蔵している。多重通信インター
フェース回路２１００は、ノイズを除去するローパスフ
ィルタ（ＬＰＦ）２１１０と、アナログ電圧値をディジ
タルコードに変換するＡ／Ｄ変換器２１２０と、Ａ／Ｄ
変換器２１２０の動作タイミングやデータ信号出力を制
御するロジック回路２１３０とによって構成されてい
る。The control device 2000 has a multiplex communication interface circuit 2100 built therein. The multiplex communication interface circuit 2100 includes a low-pass filter (LPF) 2110 for removing noise, an A / D converter 2120 for converting an analog voltage value into a digital code, and an A / D converter.
The logic circuit 2130 controls the operation timing of the converter 2120 and the data signal output.

【００３４】ローパスフィルタ２１１０によってノイズ
を除去されたアナログ信号は、Ａ／Ｄ変換器２１２０に
よって、データバスＤＢに時分割で出力されたアナログ
信号をサンプリングされ、センサＳＥＮ０，…，ＳＥＮ
７からの信号の値を得ることができる。The analog signal from which noise has been removed by the low-pass filter 2110 is sampled by the A / D converter 2120 on a time-division basis to the data bus DB, and the sensors SEN0,.
7 can be obtained.

【００３５】以上のように構成することによって、セン
サ信号が時分割多重化して伝送できるため、信号線の総
量を削減でき、エンジン制御システムを低コストで実現
できる。With the above configuration, the sensor signals can be transmitted in a time-division multiplexed manner, so that the total amount of signal lines can be reduced and the engine control system can be realized at low cost.

【００３６】さらに、外来する高周波ノイズを低減させ
るために、データ取り込み方法を工夫している。即ち、
多重通信回路１０００の中のサンプルホールド回路１１
００におけるサンプリングタイミングのランダム化によ
っても高周波ノイズの影響を低減できているが、さら
に、ソフトウェアＬＰＦ２２１０によるサンプリング結
果を平均化処理することによって実現されている。ソフ
トウェアＬＰＦ２２１０の詳細については、図１６を用
いて後述する。なお、ＬＰＦ処理に代えて、移動平均処
理など平均化できる処理であればどんな手法を用いるこ
とも可能である。Further, in order to reduce extraneous high-frequency noise, a data fetching method is devised. That is,
Sample hold circuit 11 in multiplex communication circuit 1000
Although the influence of high-frequency noise can be reduced by randomizing the sampling timing in 00, it is also realized by averaging the sampling result by the software LPF 2210. Details of the software LPF 2210 will be described later with reference to FIG. Note that, instead of the LPF processing, any method capable of averaging such as a moving average processing can be used.

【００３７】次に、図３を用いて、本発明の一実施形態
による自動車制御システムに用いる多重通信回路のより
詳細な構成について説明する。図３は、本発明の一実施
形態による自動車制御システムに用いる多重通信回路の
詳細な構成を示すブロック図である。Next, a more detailed configuration of the multiplex communication circuit used in the vehicle control system according to the embodiment of the present invention will be described with reference to FIG. FIG. 3 is a block diagram showing a detailed configuration of the multiplex communication circuit used in the vehicle control system according to one embodiment of the present invention.

【００３８】多重通信回路１０００の入力端子Ｓ０〜Ｓ
７には、図２に示したように、複数のセンサが接続され
る。ＤＡＴＡ端子（ＤＡＴＡ）は、ディジタルとアナロ
グの混在データが入出力する端子であり、データバスＤ
Ｂに接続される。The input terminals S0 to S of the multiplex communication circuit 1000
7, a plurality of sensors are connected as shown in FIG. The DATA terminal (DATA) is a terminal for inputting and outputting mixed data of digital and analog signals.
B.

【００３９】入力端子Ｓ０〜Ｓ７から入力したセンサ信
号は、センサ信号インターフェース回路１９１０〜１９
１７によりゲイン調整された後、サンプルホールド回路
１１００に入力する。サンプルホールド回路１１００
は、アナログスイッチ１１１０〜１１１７と、コンデン
サ１１２０〜１１２７とによって構成されている。ロジ
ック回路１４００が出力するサンプリングタイミングＤ
＿ＳＨによって、アナログスイッチ１１１０〜１１１７
が導通し、導通している最後の瞬間のセンサ信号レベル
がコンデンサ１１２０〜１１２７に記憶される。サンプ
ルホールド回路１１００の出力は、アナログマルチプレ
クサ回路１２００に接続される。The sensor signals input from the input terminals S0 to S7 are converted into sensor signal interface circuits 1910 to 19
After the gain is adjusted by 17, the signal is input to the sample hold circuit 1100. Sample hold circuit 1100
Are composed of analog switches 1110 to 1117 and capacitors 1120 to 1127. Sampling timing D output by logic circuit 1400
Analog switches 1110 to 1117
Are conducting, and the sensor signal level at the last moment of conducting is stored in the capacitors 1120-1127. The output of the sample hold circuit 1100 is connected to the analog multiplexer circuit 1200.

【００４０】アナログマルチプレクサ回路１２００は、
アナログスイッチ１２１０〜１２１７によって構成され
ており、８本のサンプルホールド回路１１００の出力信
号の内の１本を選択する機能を有している。アナログマ
ルチプレクサ回路１２００の出力は、通信バッファ回路
１３００に入力される。The analog multiplexer circuit 1200 comprises:
It is composed of analog switches 1210 to 1217, and has a function of selecting one of the eight output signals of the sample and hold circuit 1100. The output of the analog multiplexer circuit 1200 is input to the communication buffer circuit 1300.

【００４１】通信バッファ回路１３００は、センサ信号
を増幅するバッファアンプ１３１０と、バッファアンプ
１３１０をデータバスＤＢから切り離すアナログスイッ
チ１３２０と、データバスＤＢにディジタルのＨｉレベ
ルを出力するアナログスイッチ１３３０と、データバス
ＤＢに伝送されるディジタルレベルを検出するヒステリ
シス付きのコンパレータ１３４０によって構成されてい
る。The communication buffer circuit 1300 includes a buffer amplifier 1310 for amplifying the sensor signal, an analog switch 1320 for separating the buffer amplifier 1310 from the data bus DB, an analog switch 1330 for outputting a digital Hi level to the data bus DB, It comprises a comparator 1340 with hysteresis for detecting a digital level transmitted to the bus DB.

【００４２】アナログスイッチ１３２０は、ロジック回
路１４００の出力信号Ｄ＿ＥＮによって制御され、バッ
ファアンプ１３１０の出力信号をデータバスＤＢに伝送
するときは、導通している。それに対して、アナログス
イッチ１３２０をオフにすることにより、バッファアン
プ１３１０をデータバスＤＢから切り離される。The analog switch 1320 is controlled by the output signal D_EN of the logic circuit 1400, and is conductive when transmitting the output signal of the buffer amplifier 1310 to the data bus DB. On the other hand, turning off the analog switch 1320 disconnects the buffer amplifier 1310 from the data bus DB.

【００４３】アナログスイッチ１３３０は、ロジック回
路１４００の出力信号Ｄ＿Ｔｘによって制御され、導通
しているときは、Ｌｏレベルの信号をデータバスＤＢに
出力し、非導通のときは、Ｈｉレベルの信号をデータバ
スＤＢに出力する。コンパレータ１３４０は、データバ
スＤＢから伝送されてくるＨｉレベルとＬｏレベルの信
号に重畳しているノイズ成分の影響を除去するために、
ヒステリシス特性を有している。The analog switch 1330 is controlled by the output signal D_Tx of the logic circuit 1400, and outputs a Lo level signal to the data bus DB when conducting, and outputs a Hi level signal to the data bus DB when not conducting. Output to the bus DB. The comparator 1340 removes the influence of the noise component superimposed on the Hi-level and Lo-level signals transmitted from the data bus DB,
It has hysteresis characteristics.

【００４４】サージ保護回路１５００は、ダイオード１
５１０，１５２０と、抵抗１５３０によって構成されて
おり、サージ電流の影響を除去するために備えられてい
る。The surge protection circuit 1500 includes a diode 1
510, 1520 and a resistor 1530 are provided to remove the influence of surge current.

【００４５】アナログスイッチ１３３０は、導通時にデ
ータバスＤＢをＨｉレベルにすることができ、遮断時は
図２に示した電源電圧ＶＢに接続された抵抗Ｒの働きに
よりデータバスＤＢがＬｏｗレベルになる。しかし、他
の多重通信回路によりデータバスＤＢがＨｉレベルにさ
れている場合は、アナログスイッチ１３３０を遮断して
もデータバスＤＢをＬｏｗレベルにすることはできない
ものである。この特性を利用して、多重通信回路同士の
バス衝突を検出し、優先順位処理を行うことができる。The analog switch 1330 can set the data bus DB to the Hi level when conducting, and when disconnected, the data bus DB goes to the Low level by the action of the resistor R connected to the power supply voltage VB shown in FIG. . However, when the data bus DB is set to the Hi level by another multiplex communication circuit, the data bus DB cannot be set to the Low level even if the analog switch 1330 is turned off. By utilizing this characteristic, a bus collision between multiplex communication circuits can be detected, and priority processing can be performed.

【００４６】ロジック部１４００は、多重通信回路１０
００の内部の各回路の素子の動作タイミングを制御する
論理回路である。ロジック部１４００のアドレス設定入
力端子Ｄ＿Ａ０〜Ｄ＿Ａ７には、アドレス設定回路１６
００のアドレス設定スイッチＳＷ０〜ＳＷ７により設定
されるアドレス信号が取り込まれている。ロジック部１
４００は、アドレス設定回路１６００によって設定され
たアドレスを用いて、データバスＤＢを伝送されるデー
タが、自らの多重通信回路に対するデータであるが、そ
れても、他の多重通信回路に対するデータであるかを区
別するアドレス判別機能を有している。The logic unit 1400 includes the multiplex communication circuit 10
00 is a logic circuit that controls the operation timing of the elements of each circuit inside 00. The address setting input terminals D_A0 to D_A7 of the logic unit 1400
Address signals set by the address setting switches SW0 to SW7 of 00 are taken in. Logic part 1
The data 400 transmitted to the data bus DB using the address set by the address setting circuit 1600 is data for its own multiplex communication circuit, but is still data for other multiplex communication circuits. It has an address discriminating function for discriminating whether or not.

【００４７】電源回路１７００は、ロジック回路１４０
０のＶｃｃ端子とＧＮＤ端子に電力を供給する。電源回
路１７００と電源端子ＶＢ及びグランド端子ＧＮＤの間
には、保護回路１８００が配置されており、保護回路１
８００の抵抗１８１０は、電源にかかるサージ保護のた
めに設けられており、コンデンサ１８２０は、ロジック
回路１４００のシーケンス遷移時に急瞬に流れる電流に
よって電圧が低下することを防止するためのものであ
る。The power supply circuit 1700 includes a logic circuit 140
0 is supplied to the Vcc terminal and the GND terminal. A protection circuit 1800 is provided between the power supply circuit 1700 and the power supply terminal VB and the ground terminal GND.
The resistor 1810 of 800 is provided for surge protection on the power supply, and the capacitor 1820 is for preventing the voltage from dropping due to the instantaneous current flowing during the sequence transition of the logic circuit 1400.

【００４８】パワー素子ＰＷ０，…，ＰＷ７は、インジ
ェクタや点火プラグなどのアクチュエータを駆動するた
めの半導体であり、出力端子Ｄ０〜Ｄ７に接続されてい
る。The power elements PW0,..., PW7 are semiconductors for driving actuators such as injectors and spark plugs, and are connected to output terminals D0 to D7.

【００４９】次に、図４を用いて、本発明の一実施形態
による自動車制御システムに用いる多重通信回路の中の
ロジック回路の構成について説明する。図４は、本発明
の一実施形態による自動車制御システムに用いる多重通
信回路の中のロジック回路の構成を示すブロック図であ
る。Next, the configuration of a logic circuit in a multiplex communication circuit used in an automobile control system according to an embodiment of the present invention will be described with reference to FIG. FIG. 4 is a block diagram showing a configuration of a logic circuit in a multiplex communication circuit used in a vehicle control system according to one embodiment of the present invention.

【００５０】ランダムタイミング発生回路１４１０は、
サンプルホールド回路１１００によるサンプリングタイ
ミングを決定するものであり、例えば、Ｍ系列符号発生
回路などを用いてランダムなタイミングを発生する。本
実施形態においては、サンプルホールド回路１１００が
発生するサンプリングタイミングをランダムなタイミン
グにしており、この理由については、図５〜図１１を用
いて後述する。なお、アクチュエータを駆動するタイミ
ングを考慮して、サンプルホールド回路１１００のサン
プリングタイミングとアクチュエータの駆動タイミング
が一致しないようにしている。即ち、サンプルホールド
回路１１００のサンプリングタイミングとアクチュエー
タの駆動タイミングが一致すると、アクチュエータの駆
動に発生する高周波ノイズが、センサ若しくはセンサと
サンプルホールド回路１１００を接続する配線によって
拾われて、ノイズ信号としてセンサ信号に重畳してしま
うのを避けるためである。The random timing generation circuit 1410
The sampling timing by the sample and hold circuit 1100 is determined. For example, random timing is generated using an M-sequence code generation circuit or the like. In the present embodiment, the sampling timing generated by the sample and hold circuit 1100 is set to random timing, and the reason will be described later with reference to FIGS. In consideration of the timing for driving the actuator, the sampling timing of the sample and hold circuit 1100 and the driving timing of the actuator do not match. That is, when the sampling timing of the sample and hold circuit 1100 matches the drive timing of the actuator, high-frequency noise generated in driving the actuator is picked up by the sensor or the wiring connecting the sensor and the sample and hold circuit 1100, and the sensor signal is generated as a noise signal This is in order to avoid superimposition.

【００５１】クロック信号発生回路１４２０は、データ
通信周波数ｆｓの４倍の周波数４ｆｓのクロックを発生
し、１ビット通信データの間に３ヶ所の通信データのサ
ンプリングタイミングが得られるようにしている。The clock signal generation circuit 1420 generates a clock having a frequency of 4 fs, which is four times the data communication frequency fs, so that three communication data sampling timings can be obtained during 1-bit communication data.

【００５２】タイミングロジック回路１４３０は、１ビ
ット通信データの間に３ヶ所の通信データのサンプリン
グタイミングを発生するとともに、その内の１つのタイ
ミングで、データ入力Ｄ＿Ｒｘから入力する通信データ
をサンプリングして、データ信号ＳＤをマネジメントロ
ジック１４４０に入力する。The timing logic circuit 1430 generates three sampling timings of communication data during one-bit communication data, and samples communication data input from the data input D_Rx at one of the three timings. The data signal SD is input to the management logic 1440.

【００５３】排他的論理和ゲート１４５０は、マネジメ
ントロジック１４４０からデータ出力Ｄ＿Ｔｘに出力さ
れる出力信号の送信レベルと、タイミングロジック回路
１４３０によって検出されたデータ信号ＳＤの受信レベ
ルに差があるときに、出力がＨｉレベルになり、多重通
信回路同士の通信データの衝突が発生していることを検
出する。The exclusive OR gate 1450 outputs a signal when the transmission level of the output signal output from the management logic 1440 to the data output D_Tx is different from the reception level of the data signal SD detected by the timing logic circuit 1430. The output becomes Hi level, and it is detected that collision of communication data between multiplex communication circuits has occurred.

【００５４】マネジメントロジック１４４０は、ロジッ
ク回路１４００の全体の制御を管理するものであり、通
信データの送信，受信のためのシーケンス回路であり、
後に示す通信プロトコルに添って全体が動作するように
構成されている。The management logic 1440 manages the overall control of the logic circuit 1400, and is a sequence circuit for transmitting and receiving communication data.
The whole is configured to operate according to a communication protocol described later.

【００５５】次に、図５〜図１１を用いて、本発明の一
実施形態による自動車制御システムに用いる多重通信回
路におけるノイズ対策について説明する。最初に、図５
を用いて、本実施形態によるノイズ対策の原理について
説明する。図５は、本発明の一実施形態による自動車制
御システムに用いる多重通信回路におけるノイズ対策の
原理説明図である。Next, a countermeasure against noise in the multiplex communication circuit used in the vehicle control system according to one embodiment of the present invention will be described with reference to FIGS. First, FIG.
The principle of noise suppression according to the present embodiment will be described with reference to FIG. FIG. 5 is a diagram illustrating the principle of noise suppression in a multiplex communication circuit used in a vehicle control system according to an embodiment of the present invention.

【００５６】多重通信装置１０００は、アクチュエータ
等を駆動する高電圧や大電流のオンオフを行うパワー素
子ＰＷ０，…，ＰＷ７を内蔵している。また、パワー素
子ＰＷ０，…，ＰＷ７は、多重通信装置１０００の外部
に設置される場合もある。パワー素子ＰＷは、例えば、
自動車の点火プラグやインジェクタなどアクチュエータ
のオンオフを制御するスイッチ回路である。アクチュエ
ータがオンオフすると、高電圧，大電流の急峻な変化が
発生して、高周波の電磁ノイズを発生する。The multiplex communication apparatus 1000 incorporates power elements PW0,..., PW7 for turning on / off a high voltage or a large current for driving an actuator or the like. Power elements PW0,..., PW7 may be installed outside multiplex communication apparatus 1000 in some cases. The power element PW is, for example,
This is a switch circuit that controls on / off of an actuator such as a spark plug or an injector of an automobile. When the actuator is turned on and off, a steep change of a high voltage and a large current occurs to generate high-frequency electromagnetic noise.

【００５７】これらの外部から放射される高周波ノイズ
によるサンプリング誤差を低減するために、本実施形態
においては、サンプルホールド回路１１００のサンプリ
ングタイミングをランダムにするランダム化処理を行っ
ている。In order to reduce the sampling error due to the high-frequency noise radiated from the outside, in the present embodiment, a randomizing process for making the sampling timing of the sample and hold circuit 1100 random is performed.

【００５８】ここで、図５に示すように、センサ信号を
１０Ｈｚの正弦波信号ｆａとし、高周波ノイズを９０Ｈ
ｚの正弦波信号ｆｓとして説明する。サンプルホールド
回路１１００のサンプリングタイミングを、１０ｍｓ周
期で一定とすると、サンプリングタイミングは、時刻Ｔ
０，Ｔ１，…，Ｔ１０となる。この一定周期のサンプリ
ングタイミングで、センサ信号と高周波ノイズをサンプ
リングすると全く同じものとしてサンプリングすること
になり、９０Ｈｚの高周波ノイズがあると、本来それ以
外何も信号が無くても、１０Ｈｚの信号が入力されたと
誤認してしまうことになる。Here, as shown in FIG. 5, the sensor signal is a sine wave signal fa of 10 Hz, and the high frequency noise is 90H.
The description will be given as a sine wave signal fs of z. Assuming that the sampling timing of the sample and hold circuit 1100 is constant at a period of 10 ms, the sampling timing is the time T
0, T1,..., T10. When the sensor signal and the high frequency noise are sampled at the constant cycle sampling timing, sampling is performed as exactly the same. If there is 90 Hz high frequency noise, a 10 Hz signal is input even if there is no other signal. You will be mistaken for it.

【００５９】それに対して、図５において、時刻Ｔ７の
部分のサンプリングタイミングをランダム化処理によ
り、±５ｍｓの範囲でランダムに変化させて、１０Ｈｚ
の信号をサンプリングすると、得られるサンプリング値
は、時刻Ｔ７において１０ｍｓ周期でサンプリングした
ときの値に近い値を得ることができる。しかし、９０Ｈ
ｚ信号をサンプリングすると、サンプリングした値は、
サンプリングのタイミングに応じて、±１の範囲で変動
するため、どの値をとるかわからないものである。即
ち、１０Ｈｚの信号に対しては、サンプリングデータの
中に１０Ｈｚ成分を十分に含んでいるが、９０Ｈｚの信
号に対しては、サンプリングデータがほとんどホワイト
ノイズ状になる。これは、９０Ｈｚの信号成分がスペク
トル拡散されていることである。On the other hand, in FIG. 5, the sampling timing of the portion at time T7 is randomly changed within a range of ± 5 ms by randomization processing, and
Is sampled, a value close to the value obtained when sampling at a period of 10 ms at time T7 can be obtained. But 90H
When sampling the z signal, the sampled value is
Since the value fluctuates within a range of ± 1 depending on the sampling timing, it is not known which value to take. That is, for a 10 Hz signal, the sampling data contains a sufficient 10 Hz component, but for a 90 Hz signal, the sampling data is almost white noise. This means that the 90 Hz signal component is spread.

【００６０】以上の説明では、時刻Ｔ７の部分のサンプ
リングタイミングをランダム化処理により、±５ｍｓの
範囲でランダムに変化させるものとしたが、全ての時刻
Ｔ０，Ｔ１，…，Ｔ１０において、サンプリングタイミ
ングをランダム化処理により、±５ｍｓの範囲でランダ
ムに変化させることにより、１０Ｈｚの信号に対して
は、サンプリングデータの中に１０Ｈｚ成分を十分に含
んむことになり、９０Ｈｚの信号に対しては、サンプリ
ングデータがほとんどホワイトノイズ状になる。In the above description, the sampling timing at time T7 is randomly changed within a range of ± 5 ms by randomization processing. However, at all times T0, T1,. By randomly changing the signal within a range of ± 5 ms by a randomization process, a 10 Hz signal sufficiently includes a 10 Hz component in the sampling data, and a 90 Hz signal is sampled. Data becomes almost white noise.

【００６１】本実施形態においては、図４において説明
したように、ランダムタイミング発生回路１４１０を用
いて、サンプルホールド回路１１００によるサンプリン
グタイミングを、ランダムなタイミングとしている。In the present embodiment, as described with reference to FIG. 4, the sampling timing by the sample-and-hold circuit 1100 is set to a random timing by using the random timing generation circuit 1410.

【００６２】次に、図６〜図１１を用いて、本発明の一
実施形態による自動車制御システムに用いる多重通信回
路におけるノイズ対策のためのサンプリング時刻の乱れ
と、サンプリング結果について説明する。図６は、本実
施形態によるランダムタイミング発生回路１４１０が発
生するサンプリング信号Ｄ＿ＳＨのサンプリングタイミ
ングの乱れを示す波形図である。また、図７は、本実施
形態によるランダムタイミング発生回路１４１０が発生
するサンプリング信号Ｄ＿ＳＨのサンプリングタイミン
グの乱れの周波数特性を示す図である。Next, with reference to FIGS. 6 to 11, a description will be given of the disturbance of the sampling time for noise suppression in the multiplex communication circuit used in the vehicle control system according to the embodiment of the present invention, and the sampling result. FIG. 6 is a waveform diagram showing the disturbance of the sampling timing of the sampling signal D_SH generated by the random timing generation circuit 1410 according to the present embodiment. FIG. 7 is a diagram illustrating the frequency characteristics of the disturbance of the sampling timing of the sampling signal D_SH generated by the random timing generation circuit 1410 according to the present embodiment.

【００６３】図６において、横軸は、時間を示してお
り、図示するように、ランダムなタイミングのサンプル
タイミング信号を出力している。また、そのときの周波
数特性は、図７に示すようになっている。図７の横軸
は、周波数を示しており、ほぼ全周波数帯域において、
強度は一定となっており、ホワイトノイズ状となってい
る。In FIG. 6, the horizontal axis represents time, and outputs a sample timing signal at random timing as shown. The frequency characteristics at that time are as shown in FIG. The horizontal axis of FIG. 7 indicates frequency, and in almost all frequency bands,
The intensity is constant and white noise.

【００６４】次に、図８及び図９を用いて、図６に示し
たランダムなタイミングのサンプルタイミング信号を用
いて、センサ信号の一例である０．１Ｈｚの信号をサン
プリングした場合の結果について説明する。Next, with reference to FIGS. 8 and 9, a description will be given of a result when a signal of 0.1 Hz, which is an example of a sensor signal, is sampled using the sample timing signal of the random timing shown in FIG. I do.

【００６５】図８は、本実施形態によるランダムタイミ
ング発生回路１４１０が発生するランダムなサンプリン
グタイミングを有するサンプリング信号Ｄ＿ＳＨを用い
て、０．１Ｈｚの信号をサンプリングした結果を示す図
であり、図９は、本実施形態によるランダムタイミング
発生回路１４１０が発生するランダムなサンプリングタ
イミングを有するサンプリング信号Ｄ＿ＳＨを用いて、
０．１Ｈｚの信号をサンプリングした結果の周波数特性
を示す図である。FIG. 8 is a diagram showing a result of sampling a 0.1 Hz signal using a sampling signal D_SH having a random sampling timing generated by the random timing generation circuit 1410 according to the present embodiment. By using the sampling signal D_SH having a random sampling timing generated by the random timing generation circuit 1410 according to the present embodiment,
It is a figure showing the frequency characteristic as a result of having sampled a signal of 0.1 Hz.

【００６６】サンプリング対象の信号は、周波数が０．
１Ｈｚであり、その信号強度は、±１．０の正弦波の信
号とする。サンプリングされた結果は、図８に示すよう
に、正弦波の信号をサンプリングすることができ、しか
も、サンプリングされた信号強度は、ほぼ±１の値とな
っている。また、図９に示すように、０．１Ｈｚのとこ
ろに信号強度のピークがあることから、０．１Ｈｚの信
号がサンプリングされていることが明らかである。即
ち、振幅が±１．０の０．１Ｈｚのセンサ信号は、多少
誤差を生じるが、比較的正確にサンプリングできる。The signal to be sampled has a frequency of 0.1.
1 Hz, and the signal strength is a sine wave signal of ± 1.0. As a result of the sampling, as shown in FIG. 8, a sine wave signal can be sampled, and the intensity of the sampled signal is approximately ± 1. In addition, as shown in FIG. 9, since the peak of the signal intensity is at 0.1 Hz, it is clear that the 0.1 Hz signal is sampled. In other words, a 0.1 Hz sensor signal having an amplitude of ± 1.0 has a slight error, but can be sampled relatively accurately.

【００６７】なお、ロジック回路によって設定されたサ
ンプリングタイミングのサンプリング周期の周波数成分
の周波数特性は、図７に示すように、ほぼ全周波数帯域
において、強度は一定となっており、ホワイトノイズ状
となっているが、これを、図７に破線で示すように、ア
ナログセンサによって検出するアナログ信号の周波数帯
域の成分を減衰するように、サンプリングタイミングを
設定してもよいものである。このように、アナログセン
サによって検出するアナログ信号の周波数帯域の成分を
減衰することによって、図８に示す信号強度を高めるこ
とができる。このとき、図１０に示すノイズの強度は、
さほど変化がないものであるため、Ｓ／Ｎ比を改善する
ことができる。As shown in FIG. 7, the frequency characteristic of the frequency component of the sampling period of the sampling timing set by the logic circuit has a constant intensity over almost the entire frequency band, and has a white noise shape. However, the sampling timing may be set such that the frequency band component of the analog signal detected by the analog sensor is attenuated as shown by the broken line in FIG. As described above, by attenuating the frequency band components of the analog signal detected by the analog sensor, the signal strength shown in FIG. 8 can be increased. At this time, the noise intensity shown in FIG.
Since there is not much change, the S / N ratio can be improved.

【００６８】次に、図１０及び図１１を用いて、図６に
示したランダムなタイミングのサンプルタイミング信号
を用いて、高周波ノイズの一例である９９．９Ｈｚの信
号をサンプリングした場合の結果について説明する。Next, with reference to FIGS. 10 and 11, a description will be given of the result when a 99.9 Hz signal, which is an example of high frequency noise, is sampled using the sample timing signal of the random timing shown in FIG. I do.

【００６９】一方、図１０は、本実施形態によるランダ
ムタイミング発生回路１４１０が発生するランダムなサ
ンプリングタイミングを有するサンプリング信号Ｄ＿Ｓ
Ｈを用いて、９９．９Ｈｚの信号をサンプリングした結
果を示す図であり、図１０は、本実施形態によるランダ
ムタイミング発生回路１４１０が発生するランダムなサ
ンプリングタイミングを有するサンプリング信号Ｄ＿Ｓ
Ｈを用いて、９９．９Ｈｚの信号をサンプリングした結
果の周波数特性を示す図である。FIG. 10 shows a sampling signal D_S having a random sampling timing generated by the random timing generation circuit 1410 according to the present embodiment.
FIG. 10 is a diagram showing a result of sampling a 99.9 Hz signal using H. FIG. 10 shows a sampling signal D_S having a random sampling timing generated by a random timing generation circuit 1410 according to the present embodiment.
It is a figure showing the frequency characteristic of the result of having sampled a signal of 99.9Hz using H.

【００７０】サンプリング対象の信号は、周波数が９
９．９Ｈｚであり、その信号強度は、±１．０の正弦波
の信号とする。サンプリングされた結果は、図１０に示
すように、ノイズ状の信号をサンプリングすることにな
り、しかも、サンプリングされた信号強度は、±０の近
傍の値となっている。また、図１１に示すように、信号
強度のピークが存在しないことから、振幅が±１の９
９．９Ｈｚの高周波ノイズ信号はスペクトルが拡散さ
れ、９９．９Ｈｚの信号はサンプリングされておらず、
高周波ノイズの影響を除去できることが明らかである。The signal to be sampled has a frequency of 9
9.9 Hz, and the signal strength is a sine wave signal of ± 1.0. As a result of the sampling, as shown in FIG. 10, a noise-like signal is sampled, and the intensity of the sampled signal is a value near ± 0. In addition, as shown in FIG. 11, since there is no peak of the signal strength, the amplitude is ± 9 of ± 1.
The 9.9 Hz high frequency noise signal is spread spectrum, the 99.9 Hz signal is not sampled,
It is clear that the effects of high frequency noise can be eliminated.

【００７１】なお、上述した例のように、±５ｍｓの範
囲でサンプリングタイミングをランダム化する場合に、
ランダム化の最小変化時間幅（分解能）が１μｓである
とすると、１ＭＨｚ付近のノイズ信号が、エイリアシン
グ（ａｌｉａｓｉｎｇ）現象によって、被測定周波数帯
域に現れる。即ち、１μｓの等間隔でサンプリングした
場合と同じエイリアシング現象が発生する。しかしなが
ら、かかる信号に対しては、図２に示したように、ロー
パスフィルタ２１１１０をＡ／Ｄ変換器２１２０の前に
挿入し、ローパスフィルタ２１１１０のカットオフ周波
数を５００Ｈｚとすることにより、１ＭＨｚ付近のノイ
ズの影響を除去することが可能となる。なお、このカッ
トオフ周波数は、データバスＤＢに情報を伝送する際に
必要な周波数帯域の上限より高くする必要がある。も
し、低い場合はランダム化の最小変化時間幅（分解能）
をさらに細かくすればよい。When the sampling timing is randomized within a range of ± 5 ms as in the above-described example,
Assuming that the minimum change time width (resolution) of randomization is 1 μs, a noise signal near 1 MHz appears in the frequency band to be measured due to an aliasing phenomenon. That is, the same aliasing phenomenon occurs as when sampling is performed at equal intervals of 1 μs. However, for such a signal, as shown in FIG. 2, by inserting a low-pass filter 21110 in front of the A / D converter 2120 and setting the cut-off frequency of the low-pass filter 21110 to 500 Hz, the frequency around 1 MHz is reduced. It is possible to remove the influence of noise. Note that the cutoff frequency needs to be higher than the upper limit of the frequency band required for transmitting information to the data bus DB. If low, the minimum change time width of randomization (resolution)
May be further refined.

【００７２】このように本実施形態においては、被測定
周波数帯域に関係なく、ＬＰＦ２１１０のカットオフ周
波数を自由に設定できるため、カットオフ周波数を高く
することにより集積回路に内蔵させ、低コストと高信頼
性を両立させることができる。As described above, in the present embodiment, the cutoff frequency of the LPF 2110 can be set freely regardless of the frequency band to be measured. Reliability can be compatible.

【００７３】また、ここではサンプリングタイミングと
して、図７に示すようにホワイトノイズ的なランダム信
号を用いているが、低周波成分の少ないランダム信号を
用いることによりセンサ信号の誤差を小さく抑えること
ができる。これは、低周波成分が本来必要とする被測定
周波数帯、即ちセンサー信号の周波数成分と重なってい
るためである。Although a random signal like white noise is used as the sampling timing here as shown in FIG. 7, the error of the sensor signal can be reduced by using a random signal having a small low frequency component. . This is because the low-frequency component overlaps the frequency band to be measured originally required, that is, the frequency component of the sensor signal.

【００７４】また、取り込み信号がセンサ信号ではな
く、アナログの音声や映像信号であっても低コストでデ
ィジタル化できることは明らかであり、有効である。It is clear and effective that the captured signal can be digitized at low cost even if it is not a sensor signal but an analog audio or video signal.

【００７５】また、以上は紛れ込んでしまった高周波ノ
イズに対する対応であったが、上述したように、アクチ
ュエータのオンまたはオフ信号発生時刻とセンサ信号の
サンプリングタイミングが、ノイズ回避のために予め定
めた一定時間以上異なることようにしているので、例え
ば、エンジン制御に於ける点火プラグやインジェクタな
どの大電力を要するアクチュエータのオンオフ駆動を行
うパワー素子ＰＷ０，…，ＰＷ７の立ち上がりや立ち下
がり時点を含む所定の時間範囲内でセンサ信号をサンプ
リングしないようにすることにより、高周波ノイズの紛
れ混みを未然にふせぐことができる。特に、本実施形態
においては、サンプリング周期がランダムで良いため、
アクチュエータのオンオフ時にサンプリングを回避する
ことは容易に行えるものである。Although the above description has dealt with high-frequency noise that has been introduced, as described above, the on / off signal generation time of the actuator and the sampling timing of the sensor signal are determined in advance to avoid noise. .., PW7 for performing on / off driving of actuators requiring large power, such as ignition plugs and injectors, in engine control. By not sampling the sensor signal within the time range, it is possible to obviate the crowding of high-frequency noise. In particular, in this embodiment, since the sampling period may be random,
It is easy to avoid sampling when the actuator is turned on and off.

【００７６】次に、図１２を用いて、本発明の一実施形
態による自動車制御システムに用いる制御装置のより詳
細な構成について説明する。図１２は、本発明の一実施
形態による自動車制御システムに用いる制御装置の詳細
な構成を示すブロック図である。Next, a more detailed configuration of the control device used in the vehicle control system according to one embodiment of the present invention will be described with reference to FIG. FIG. 12 is a block diagram showing a detailed configuration of the control device used in the vehicle control system according to one embodiment of the present invention.

【００７７】データ入力端子ＤＡＴＡと、インターフェ
ース（Ｉ／Ｆ）回路２１００の間には、サージ保護回路
２３００が配置されている。サージ保護回路２３００
は、ダイオード２３１０，２３２０と、抵抗２３３０と
により構成されており、データバスＤＢに印加されるサ
ージに対する保護を行っている。更に、データバスＤＢ
上を伝送されてくる伝送信号は、抵抗２１１１とコンデ
ンサ２１１２とによって構成されるローパスフィルタ
（ＬＰＦ）回路により、高周波ノイズをカットして、Ａ
／Ｄ変換器２１２０に入力する。なお、ＬＰＦ２１１０
のカットオフ周波数は、サンプリングタイミングのラン
ダム化の最小変化時間幅（分解能）と関係があり、例え
ば、ランダム化の最小変化時間幅（分解能）が１μｓで
あるとすると、カットオフ周波数は５００Ｈｚ以下であ
れば良いものである。The surge protection circuit 2300 is arranged between the data input terminal DATA and the interface (I / F) circuit 2100. Surge protection circuit 2300
Are composed of diodes 2310 and 2320 and a resistor 2330, and perform protection against surge applied to the data bus DB. Furthermore, the data bus DB
The high-frequency noise is cut off by a low-pass filter (LPF) circuit composed of a resistor 2111 and a capacitor 2112 for the transmission signal transmitted above.
/ D converter 2120. The LPF 2110
Is related to the minimum change time width (resolution) of randomization of sampling timing. For example, if the minimum change time width (resolution) of randomization is 1 μs, the cutoff frequency is 500 Hz or less. It is good if there is.

【００７８】アナログスイッチ２４００は、データバス
ＤＢにディジタルの通信データを送信する機能を有し、
図３において説明したアナログスイッチ１３３０と同じ
働きをする。ロジック回路２１３０の端子Ｄ＿Ｔｘから
出力する信号によりオン・オフして、ディジタル信号を
データバスＤＢに出力する。The analog switch 2400 has a function of transmitting digital communication data to the data bus DB.
It has the same function as the analog switch 1330 described in FIG. The digital signal is turned on / off by a signal output from a terminal D_Tx of the logic circuit 2130, and a digital signal is output to the data bus DB.

【００７９】ロジック回路２１３０は、端子Ｄ＿Ｔｘか
らのディジタル出力及び端子Ｄ＿Ｒｘからのディジタル
入力とともに、Ａ／Ｄ変換器２１２０の動作タイミング
を制御する。ロジック回路２１３０は、端子Ｄ＿ｓｔか
らＡ／Ｄ変換の開始信号をＡ／Ｄ変換器２１２０を供給
すると、Ａ／Ｄ変換器２１２０はＡ／Ｄ変換を開始す
る。Ａ／Ｄ変換が終了すると、Ａ／Ｄ変換器２１２０
は、ロジック回路２１３０の端子Ｄ＿ｅｎに対して、Ａ
／Ｄ変換の終了信号を与える。この終了信号に基づい
て、ロジック回路２１３０は、Ａ／Ｄ変換されたディジ
タル信号Ｄ＿Ａ０〜Ｄ＿Ａ７を取り込む。The logic circuit 2130 controls the operation timing of the A / D converter 2120 together with the digital output from the terminal D_Tx and the digital input from the terminal D_Rx. When the logic circuit 2130 supplies an A / D conversion start signal from the terminal D_st to the A / D converter 2120, the A / D converter 2120 starts A / D conversion. When the A / D conversion is completed, the A / D converter 2120
With respect to the terminal D_en of the logic circuit 2130,
/ D conversion end signal. Based on this end signal, the logic circuit 2130 takes in the A / D converted digital signals D_A0 to D_A7.

【００８０】また、ロジック回路２１３０は、１チップ
マイクロコンピュータ２２００との通信データを一時的
に記憶するメモリを内蔵している。１チップマイクロコ
ンピュータ２２００は、アドレスバスＡ０〜Ａ７とデー
タバスＤ０〜Ｄ７を用いて通信データのやりとりを行
う。ＣＳ端子は、アドレスが有効であることを示す信号
を出力する。ＲＤ端子は、アドレスで示された場所にデ
ータを出力するときにＨｉレベルにする。また、ＷＲ端
子は、アドレスで示された場所のデータを入力するとき
にＨｉレベルにする。これらの端子を用いて、ロジック
回路２１３０に内蔵されたメモリのデータを読み書きす
る。さらに、ＩＮＴ端子は、割り込み要求受付端子であ
り、通信データの受信完了時などに割り込み要求があ
る。The logic circuit 2130 has a built-in memory for temporarily storing communication data with the one-chip microcomputer 2200. One-chip microcomputer 2200 exchanges communication data using address buses A0 to A7 and data buses D0 to D7. The CS terminal outputs a signal indicating that the address is valid. The RD terminal is set to the Hi level when outputting data to the location indicated by the address. The WR terminal is set to the Hi level when data at the location indicated by the address is input. By using these terminals, data in a memory built in the logic circuit 2130 is read and written. Further, the INT terminal is an interrupt request receiving terminal, and there is an interrupt request when reception of communication data is completed.

【００８１】次に、図１３を用いて、本発明の一実施形
態による自動車制御システムに用いる制御装置の中のロ
ジック回路の構成について説明する。図１３は、本発明
の一実施形態による自動車制御システムに用いる制御装
置の中のロジック回路の構成を示すブロック図である。Next, the configuration of the logic circuit in the control device used in the vehicle control system according to one embodiment of the present invention will be described with reference to FIG. FIG. 13 is a block diagram showing a configuration of a logic circuit in the control device used in the vehicle control system according to one embodiment of the present invention.

【００８２】クロック信号発生回路２１３２と、排他的
論理和ゲート２１３５と、タイミングロジック回路２１
３３とは、それぞれ、図４において説明したクロック信
号発生回路１４２０，排他的論理和ゲート１４５０，タ
イミングロジック回路１４３０と同じ働きをするもので
ある。Clock signal generation circuit 2132, exclusive OR gate 2135, timing logic circuit 21
33 has the same functions as the clock signal generation circuit 1420, the exclusive OR gate 1450, and the timing logic circuit 1430 described with reference to FIG.

【００８３】ＣＰＵインターフェースメモリ２１３１
は、１チップマイクロコンピュータ２２００の動作速度
と通信速度が一致しないために、１チップマイクロコン
ピュータ２２００からアクセスするときは高速で行い、
通信を行うときは低速でアクセスし、同期を取れるよう
にしたメモリである。マネジメントロジック回路５００
は、ロジック回路２１３０の全体を管理するものであ
り、通信データの送信，受信のためのシーケンス回路で
ある。マネジメントロジック回路５００は、図１６を用
いて後述する通信プロトコルに添って全体が動作するよ
うに構成されている。CPU interface memory 2131
Since the operation speed and the communication speed of the one-chip microcomputer 2200 do not match, when accessing from the one-chip microcomputer 2200, it is performed at high speed,
This is a memory that can be accessed at low speed and synchronized when performing communication. Management logic circuit 500
Manages the entire logic circuit 2130, and is a sequence circuit for transmitting and receiving communication data. The management logic circuit 500 is configured to operate entirely according to a communication protocol described later with reference to FIG.

【００８４】次に、図１４を用いて、本発明の一実施形
態による自動車制御システムに用いる制御装置のロジッ
ク回路の中のタイミングロジック回路の構成について説
明する。図１４は、本発明の一実施形態による自動車制
御システムに用いる制御装置のロジック回路の中のタイ
ミングロジック回路の構成を示すブロック図である。Next, the configuration of the timing logic circuit in the logic circuit of the control device used in the vehicle control system according to one embodiment of the present invention will be described with reference to FIG. FIG. 14 is a block diagram showing the configuration of the timing logic circuit in the logic circuit of the control device used in the vehicle control system according to one embodiment of the present invention.

【００８５】タイミングロジック回路２１３３は、デー
タバスＤＢを介して、多重通信回路１０００から送られ
てくるデータの取り込みタイミングを同期化するもので
ある。The timing logic circuit 2133 synchronizes the timing of taking in the data sent from the multiplex communication circuit 1000 via the data bus DB.

【００８６】クロック発振器２１３２は、通信データの
周波数ｆｓの４倍の周波数のクロック信号４ｆｓを発生
する。抵抗Ｒ１と、コンデンサＣ１、ＡＮＤゲートＡＮ
Ｄ１からなる回路により通信データの変化タイミングを
検出する。クロック発振器２１３２は、この通信データ
の変化タイミングで、フリップフロップＦＦ１，ＦＦ２
のリセットを行い、通信データに同期化する。The clock oscillator 2132 generates a clock signal 4fs having a frequency four times the frequency fs of the communication data. Resistance R1, capacitor C1, AND gate AN
A change timing of communication data is detected by a circuit including D1. The clock oscillator 2132 outputs the flip-flops FF1, FF2
Reset to synchronize with the communication data.

【００８７】ここで、図１５を用いて、通信同期化及び
取り込みタイミングについて説明する。図１５は、本発
明の一実施形態による自動車制御システムに用いる制御
装置のの中のタイミングロジック回路における通信デー
タの通信同期化及び取り込みタイミングのタイミングチ
ャートである。Here, the communication synchronization and capture timing will be described with reference to FIG. FIG. 15 is a timing chart of communication synchronization and capture timing of communication data in the timing logic circuit in the control device used in the vehicle control system according to one embodiment of the present invention.

【００８８】本実施形態においては、通信データの１ビ
ットを４つのセグメントに分け、セグメント３の開始で
通信データの取り込みを行うようにしている。In this embodiment, one bit of the communication data is divided into four segments, and the communication data is taken in at the start of the third segment.

【００８９】図１５（Ａ）に示すように、データバスＤ
Ｂの電圧が変化する。そして、通信データの変化タイミ
ングでセグメントが０になるように同期化を行い、連続
した長い通信データの受信時に取り込みタイミングのず
れによるエラーが起こらないようにしている。この同期
化は、上述したように、抵抗Ｒ１と、コンデンサＣ１、
ＡＮＤゲートＡＮＤ１からなる回路により通信データの
変化タイミングを検出して行われる。As shown in FIG. 15A, data bus D
The voltage of B changes. Then, synchronization is performed so that the segment becomes 0 at the change timing of the communication data so that an error due to a shift in the fetch timing does not occur when continuous long communication data is received. This synchronization is performed by the resistor R1 and the capacitor C1,
This is performed by detecting a change timing of communication data by a circuit including an AND gate AND1.

【００９０】さらに、ＪＫフリップフロップＦＦ１，Ｆ
Ｆ２は、４進カウンタを構成しており、セグメント３で
ＪＫフリップフロップＦＦ１，ＦＦ２の出力が、共にＨ
ｉレベルになり、ＡＮＤゲートＡＮＤ１の出力がＨｉレ
ベルになる。ＡＮＤゲートＡＮＤ１の出力がＨｉレベル
になるタイミングで、ＤフリップフロップＦＦ３はデー
タバスＤＢの通信データをサンプリングするため、通信
データのサンプリング値ＳＤは正確なものとなる。Further, JK flip-flops FF1, F
F2 constitutes a quaternary counter. In segment 3, the outputs of the JK flip-flops FF1 and FF2 are both H
It becomes i level, and the output of AND gate AND1 becomes Hi level. Since the D flip-flop FF3 samples the communication data on the data bus DB at the timing when the output of the AND gate AND1 becomes Hi level, the sampling value SD of the communication data becomes accurate.

【００９１】即ち、本実施形態においては、通信データ
の１ビットを４つのセグメントに分け、セグメント３の
開始で通信データの取り込みを行うようにしているの
で、過渡応答が終了し、安定した時点での通信データを
得ることができる。That is, in this embodiment, one bit of the communication data is divided into four segments, and the communication data is fetched at the start of the segment 3. Communication data can be obtained.

【００９２】なお、ここではセグメント数を４、取り込
みタイミングをセグメント３の開始時としているが、こ
れは通信データの過渡応答を観測した上で、最適なもの
に変更することが可能である。Although the number of segments is set to 4 and the fetch timing is set to the start of segment 3, it can be changed to an optimum one after observing the transient response of communication data.

【００９３】次に、図１６及び図１７を用いて、本実施
形態による制御装置の中の１チップマイクロコンピュー
タで行うフィルタ処理について説明する。図１６は、本
発明の一実施形態による自動車制御システムに用いる制
御装置のの中の１チップマイクロコンピュータの中のソ
フトウェアＬＰＦ２２１０機能ブロック図であり、図１
７は、本発明の一実施形態による自動車制御システムに
用いる制御装置の中の１チップマイクロコンピュータで
行うフィルタ処理のフローチャートである。Next, the filter processing performed by the one-chip microcomputer in the control device according to the present embodiment will be described with reference to FIGS. FIG. 16 is a functional block diagram of a software LPF 2210 in a one-chip microcomputer in a control device used in a vehicle control system according to an embodiment of the present invention.
FIG. 7 is a flowchart of a filter process performed by a one-chip microcomputer in the control device used in the vehicle control system according to one embodiment of the present invention.

【００９４】ソフトウェアＬＰＦ２２１０は、検出した
アナログ信号が急激に変化した場合、これを外乱ノイズ
と判断し除去するためのフィルタブロックである。積算
要素２２１４の出力が、フィルタ処理されたアナログデ
ータｓｅｎｓ（ｎ）である。減算ブロック２２１１で
は、現在検出したアナログデータとブロック２２１５に
より１サンプル過去のアナログデータｓｅｎｓ（ｎ）の
差分をとる。この結果を増幅ブロック２２１２でゲイン
調整する。The software LPF 2210 is a filter block for judging that the detected analog signal changes suddenly as disturbance noise and removing it. The output of the integrating element 2214 is the filtered analog data sens (n). In the subtraction block 2211, the difference between the currently detected analog data and the analog data sens (n) one sample earlier in the block 2215 is calculated. The gain is adjusted in the amplification block 2212 based on this result.

【００９５】飽和ブロック２２１３は、入力があまり大
きな値である場合、これはノイズの影響であると判断し
飽和させる。積算ブロック２２１４では入力信号を積算
する。このループにより、積算ブロック２２１４の出力
は、徐々に入力するＡ／Ｄ変換後のデータに近づこうと
する。本方式は、ブロック２２１４にメモリが必要とな
るが、移動平均によるフィルタ処理等に比較して、メモ
リの容量に対する低域通過フィルタ効果を高くすること
ができる。If the input is too large, the saturation block 2213 determines that this is due to noise and saturates it. The integration block 2214 integrates the input signals. By this loop, the output of the integration block 2214 tends to approach the input data after A / D conversion gradually. Although this method requires a memory in the block 2214, the low-pass filtering effect on the memory capacity can be enhanced as compared with a filtering process using a moving average.

【００９６】図１７に示すフローチャートにおいて、ス
テップ１７１０において、ソフトＬＰＦ２２１０は、Ａ
／Ｄ変換後のデータを取り込む。ステップ１７２０にお
いて、減算ブロック２２１１及び増幅ブロック２２１２
は、減算及びゲイン調整を行う。In the flowchart shown in FIG. 17, in step 1710, the soft LPF 2210
The data after the / D conversion is taken. In step 1720, the subtraction block 2211 and the amplification block 2212
Performs subtraction and gain adjustment.

【００９７】さらに、ステップ１７３０において、飽和
ブロック２２１３は、入力値ＴＥＭＰが第１のレベルＬ
ＶＬ１を超えているか否かを判断し、超えている場合に
は、ステップ１７４０において、第１のレベルＬＶＬ１
に正側飽和処理を行う。また、ステップ１７５０におい
て、飽和ブロック２２１３は、入力値ＴＥＭＰが第２の
レベルＬＶＬ２より小さいか否かを判断し、小さい場合
には、ステップ１７６０において、第２のレベルＬＶＬ
２に負側飽和処理を行う。Further, in step 1730, the saturation block 2213 determines that the input value TEMP is equal to the first level L.
It is determined whether or not VL1 has been exceeded, and if so, in step 1740, the first level LVL1
To the positive side. Also, in step 1750, the saturation block 2213 determines whether the input value TEMP is smaller than the second level LVL2, and if so, in step 1760, the second level LVL
2 is subjected to negative side saturation processing.

【００９８】さらに、ステップ１７７０において、積算
ブロック２２１４は、積算処理を行い、処理を終了す
る。Further, in step 1770, the integrating block 2214 performs an integrating process, and ends the process.

【００９９】以上説明したように、本実施形態において
は、図２において説明したように、サンプルホールド回
路１１００のサンプリングタイミングをランダムにする
ランダム化処理を行って、高周波ノイズの影響を除去す
るとともに、さらに、サンプリング結果を平均化処理す
るソフトウェアＬＰＦ２２１０を用いても、不要な高周
波成分をカットするようにしており、高周波ノイズによ
る検出誤差をさらに、少なくすることができる。As described above, in the present embodiment, as described with reference to FIG. 2, a randomizing process for randomizing the sampling timing of the sample-and-hold circuit 1100 is performed to remove the influence of high-frequency noise. Further, even if the software LPF 2210 for averaging the sampling result is used, unnecessary high-frequency components are cut, so that a detection error due to high-frequency noise can be further reduced.

【０１００】次に、図１８を用いて、本発明の一実施形
態による自動車制御システムに用いる制御装置と多重通
信回路との間のデータ伝送の際に用いる通信プロトコル
について説明する。図１８は、本発明の一実施形態によ
る自動車制御システムに用いる制御装置と多重通信回路
との間のデータ伝送の際に用いる通信プロトコルの説明
図である。Next, a communication protocol used for data transmission between a control device and a multiplex communication circuit used in a vehicle control system according to an embodiment of the present invention will be described with reference to FIG. FIG. 18 is an explanatory diagram of a communication protocol used at the time of data transmission between the control device and the multiplex communication circuit used in the vehicle control system according to one embodiment of the present invention.

【０１０１】図１８に示すように、制御装置２０００か
ら多重通信回路１０００に送られる通信データは、スタ
ートオブフレーム（１）と、アビトレーションフィール
ド（２）と、通信データ数Ｎ（３）と、通信データフィ
ールド（４）と、ＣＲＣフィールド（５）と、Ａｃｋフ
ィールド（６）と、エンドオブフレーム（７）と、イン
タフレームスペース（８）とから構成されている。As shown in FIG. 18, communication data transmitted from control device 2000 to multiplex communication circuit 1000 includes start-of-frame (1), arbitration field (2), number of communication data N (3), It consists of a communication data field (4), a CRC field (5), an Ack field (6), an end of frame (7), and an interframe space (8).

【０１０２】スタートオブフレーム（１）は、１ビット
分のＬｏｗレベルの信号である。ＬｏｗレベルはＨｉレ
ベルより優先される回路構成になっているため、通信を
スタートさせたい制御装置２０００や多重通信回路１０
００は、まず、このＬｏｗレベルを出力する。The start of frame (1) is a low-level signal for one bit. Since the Low level has a circuit configuration that has a higher priority than the Hi level, the control device 2000 or the multiplex communication circuit 10 in which communication is desired to be started.
00 first outputs this Low level.

【０１０３】アビトレーションフィールド（２）は、例
えば、８ビットの各多重通信回路や制御装置に固有のア
ドレスである。ここでアドレスの全てのビットがＬｏｗ
である多重通信回路（若しくは制御装置）とアドレスの
いずれかのビットがＨｉである多重通信回路（若しくは
制御装置）が同時に通信した場合に、Ｌｏｗレベルが優
先されるためアドレスのいずれかのビットがＨｉである
多重通信回路（若しくは制御装置）は、Ｈｉレベルを出
力したにもかかわらずデータバスＤＢはＬｏｗレベルで
あるため、他の多重通信回路（若しくは制御装置）と衝
突していると判断し、この通信が終了するまで通信デー
タの出力をキャンセルして受信モードとすることによ
り、通信データの衝突による混乱を回避する。The arbitration field (2) is, for example, an 8-bit address unique to each multiplex communication circuit or control device. Here, all bits of the address are Low
When a multiplex communication circuit (or a control device) of which is the same as the multiplex communication circuit (or the control device) of which the bit of the address is Hi at the same time, the Low level is prioritized, so that any bit of the address is The multiplex communication circuit (or the control device) that is Hi determines that the data bus DB is at the Low level despite the output of the Hi level, so that it collides with another multiplex communication circuit (or the control device). By canceling the output of communication data until the end of the communication and setting the mode to the reception mode, confusion due to collision of communication data is avoided.

【０１０４】通信データ数Ｎ（３）が設定され、通信デ
ータフィールド（４）で示す通信データの量が設定され
る。The number N (3) of communication data is set, and the amount of communication data indicated by the communication data field (4) is set.

【０１０５】通信データフィールド（４）は、伝送した
い通信データのフィールードである。図示の例では、ア
ナログセンサ信号Ｓ０〜Ｓ７が通信データとして送られ
ている通信例を示している。この例では、時分割のアナ
ログ信号４チャンネル毎に、ＬｏｗレベルとＨｉレベル
の組み合わせを挿入し、アナログデータの取り込み同期
の基準にしている。即ち、 ＬｏｗレベルとＨｉレベル
の組み合わせのエッジを検出し、アナログデータのサン
プリングタイミングが高精度になるように補正する。な
お、制御装置２０００から多重通信回路１０００にデー
タを送信する際には、アナログセンサ信号に代えて、デ
ィジタルデータが送られる。The communication data field (4) is a field for communication data to be transmitted. The illustrated example illustrates a communication example in which the analog sensor signals S0 to S7 are transmitted as communication data. In this example, a combination of a low level and a high level is inserted for every four channels of the time-division analog signal, and is used as a reference for the synchronization of the capture of the analog data. That is, the edge of the combination of the Low level and the Hi level is detected, and the sampling timing of the analog data is corrected so as to be highly accurate. When data is transmitted from control device 2000 to multiplex communication circuit 1000, digital data is transmitted instead of analog sensor signals.

【０１０６】ＣＲＣフィールド（５）は、通信データに
エラーがないかどうか判別するために用いる。このＣＲ
Ｃ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｏｄｅ）
フィールドには、ディジタル部分のデータを高次の多項
式とみなし、予め定めた生成多項式で乗算し、余った乗
余を格納してある。受け側では、受信したＣＲＣフィー
ルドを含むディジタルデータ部分を、同じ生成多項式で
乗算し、余りがなければ通信が正常に行われたと判断す
る。このことにより、通信の信頼性を大幅に向上させる
ことができる。The CRC field (5) is used to determine whether there is an error in the communication data. This CR
C (Cyclic Redundancy Code)
In the field, the data of the digital portion is regarded as a higher-order polynomial, multiplied by a predetermined generator polynomial, and the surplus remainder is stored. On the receiving side, the received digital data portion including the CRC field is multiplied by the same generator polynomial, and if there is no remainder, it is determined that the communication has been normally performed. As a result, the reliability of communication can be significantly improved.

【０１０７】Ａｃｋフィールド（６）は、正常に受信で
きたかどうか確認のために、正常に受信できた場合は受
信側からＬｏｗレベル、Ｈｉレベルを送信し、エラーが
発生した場合は受信側からＨｉレベル、Ｈｉレベルを送
信する。In the Ack field (6), a low level and a high level are transmitted from the receiving side when the reception is normal, and a high level is transmitted from the receiving side when an error occurs, in order to confirm whether the reception was normal. The level and the Hi level are transmitted.

【０１０８】エンドオブフレーム（７）は、７ビットの
連続したＨｉレベル信号とし、送信，受信の終了を示し
ている。The end of frame (7) is a continuous Hi-level signal of 7 bits, and indicates the end of transmission and reception.

【０１０９】インタフレームスペース（８）は、３ビッ
トの連続したＨｉレベル信号としフレーム間の区切りを
示している。The inter-frame space (8) is a 3-bit continuous Hi-level signal and indicates a break between frames.

【０１１０】なお、アビトレーションフィールド（２）
〜ＣＲＣフィールド（５）までの間で、同一レベルが５
ビット連続する場合は、１ビットの反転データを付加し
て送信し、通信の同期をとるようにしている。受信側で
は、この付加された１ビットはデータとしては削除す
る。Incidentally, the arbitration field (2)
The same level is between 5 and the CRC field (5).
When bits continue, 1-bit inverted data is added and transmitted, so that communication is synchronized. On the receiving side, the added one bit is deleted as data.

【０１１１】以上説明したようにして、本実施形態によ
れば、サンプルホールド回路１１００のサンプリングタ
イミングをランダムにするランダム化処理を行って、高
周波ノイズの影響を除去する。As described above, according to the present embodiment, the effect of high-frequency noise is removed by performing randomization processing for making the sampling timing of the sample hold circuit 1100 random.

【０１１２】さらに、サンプリング結果を平均化処理す
るソフトウェアＬＰＦ２２１０を用いても、不要な高周
波成分をカットするようにしており、高周波ノイズによ
る検出誤差をさらに、少なくすることができる。Further, even if the software LPF 2210 for averaging the sampling result is used, unnecessary high-frequency components are cut, so that a detection error due to high-frequency noise can be further reduced.

【０１１３】次に、図１９を用いて、本発明の第２の実
施形態による自動車制御システムに用いる多重通信回路
及び制御装置の概略の構成について説明する。図１９
は、本発明の第２の実施形態による自動車制御システム
に用いる多重通信回路及び制御装置の概略構成を示すブ
ロック図である。なお、図２と同一符号は同一部分を示
している。Next, a schematic configuration of a multiplex communication circuit and a control device used in a vehicle control system according to a second embodiment of the present invention will be described with reference to FIG. FIG.
FIG. 4 is a block diagram illustrating a schematic configuration of a multiplex communication circuit and a control device used in a vehicle control system according to a second embodiment of the present invention. Note that the same reference numerals as those in FIG. 2 indicate the same parts.

【０１１４】本実施形態においては、２つのサンプルホ
ールド回路１１００−１，１１００−２と、２つのアナ
ログマルチプレクサ回路１２００−１，１２００−２を
備えている。In this embodiment, two sample hold circuits 1100-1 and 1100-2 and two analog multiplexer circuits 1200-1 and 1200-2 are provided.

【０１１５】ロジック回路１４００Ｘは、サンプルホー
ルド回路１１００−１，１１００−２のサンプリングタ
イミングを決定し、サンプルホールド回路１１００−
１，１１００−２にサンプリングタイミング信号Ｄ＿Ｓ
Ｈ１，Ｄ＿ＳＨ２をそれぞれ出力する。ここで、本実施
形態においては、複数の信号をそれぞれサンプルホール
ドするサンプリングタイミングは、一定周期ではなく、
変えるようにしている。アナログマルチプレクサ回路１
２００−１，１２００−２の出力は、ロジック回路１４
００Ｘから出力される切換信号Ｄ＿ＳＨ１／ＳＨ２によ
って、切換回路１２５０を切換えて出力される。The logic circuit 1400X determines the sampling timing of the sample and hold circuits 1100-1 and 1100-2, and
1, 1100-2 to the sampling timing signal D_S
H1 and D_SH2 are output. Here, in the present embodiment, the sampling timing for sampling and holding each of the plurality of signals is not a fixed cycle,
I try to change it. Analog multiplexer circuit 1
The outputs of 200-1 and 1200-2 are connected to the logic circuit 14
The switching circuit 1250 is switched and output by the switching signal D_SH1 / SH2 output from 00X.

【０１１６】データバスＤＢの混雑などにサンプルホー
ルド回路１１００−１に記憶されたアナログセンサ信号
の出力を待つ間でも、サンプルホールド回路１１００−
２を用いることにより、アナログセンサ信号を記憶する
ことができる。従って、データ通信の信頼性を向上させ
ることができる。Even when the output of the analog sensor signal stored in the sample hold circuit 1100-1 is awaited due to congestion of the data bus DB or the like, the sample hold circuit 1100-
By using 2, an analog sensor signal can be stored. Therefore, the reliability of data communication can be improved.

【０１１７】以上のようにして、本実施形態によれば、
データバスＤＢの混雑に対する余裕度の大きくすること
ができる。As described above, according to the present embodiment,
The margin for congestion of the data bus DB can be increased.

【０１１８】[0118]

【発明の効果】本発明によれば、Ａ／Ｄ変換の変換タイ
ミングに自由度を与えることにより、確実にＡ／Ｄ変換
が行え、自動車制御システムによる自動車制御の信頼性
を向上することができる。According to the present invention, A / D conversion can be performed reliably by giving a degree of freedom to the conversion timing of A / D conversion, and the reliability of vehicle control by the vehicle control system can be improved. .

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の一実施形態による自動車制御システム
の全体構成を示すブロック図である。FIG. 1 is a block diagram showing an overall configuration of a vehicle control system according to an embodiment of the present invention.

【図２】本発明の一実施形態による自動車制御システム
に用いる多重通信回路及び制御装置の概略構成を示すブ
ロック図である。FIG. 2 is a block diagram showing a schematic configuration of a multiplex communication circuit and a control device used in a vehicle control system according to an embodiment of the present invention.

【図３】本発明の一実施形態による自動車制御システム
に用いる多重通信回路の詳細な構成を示すブロック図で
ある。FIG. 3 is a block diagram showing a detailed configuration of a multiplex communication circuit used in a vehicle control system according to one embodiment of the present invention.

【図４】本発明の一実施形態による自動車制御システム
に用いる多重通信回路の中のロジック回路の構成を示す
ブロック図である。FIG. 4 is a block diagram showing a configuration of a logic circuit in a multiplex communication circuit used in the vehicle control system according to one embodiment of the present invention.

【図５】本発明の一実施形態による自動車制御システム
に用いる多重通信回路におけるノイズ対策の原理説明図
である。FIG. 5 is a diagram illustrating the principle of noise suppression in a multiplex communication circuit used in a vehicle control system according to an embodiment of the present invention.

【図６】本実施形態によるランダムタイミング発生回路
１４１０が発生するサンプリング信号Ｄ＿ＳＨのサンプ
リングタイミングの乱れを示す波形図である。FIG. 6 is a waveform diagram showing a disturbance in sampling timing of a sampling signal D_SH generated by a random timing generation circuit 1410 according to the present embodiment.

【図７】本実施形態によるランダムタイミング発生回路
１４１０が発生するサンプリング信号Ｄ＿ＳＨのサンプ
リングタイミングの乱れの周波数特性を示す図である。FIG. 7 is a diagram illustrating a frequency characteristic of disturbance in sampling timing of a sampling signal D_SH generated by a random timing generation circuit 1410 according to the present embodiment.

【図８】本実施形態によるランダムタイミング発生回路
１４１０が発生するランダムなサンプリングタイミング
を有するサンプリング信号Ｄ＿ＳＨを用いて、０．１Ｈ
ｚの信号をサンプリングした結果を示す図である。FIG. 8 illustrates a case where a random timing generation circuit 1410 according to the present embodiment uses a sampling signal D_SH having a random sampling timing to generate 0.1H.
It is a figure showing the result of having sampled the signal of z.

【図９】本実施形態によるランダムタイミング発生回路
１４１０が発生するランダムなサンプリングタイミング
を有するサンプリング信号Ｄ＿ＳＨを用いて、０．１Ｈ
ｚの信号をサンプリングした結果の周波数特性を示す図
である。FIG. 9 illustrates a case where a random timing generation circuit 1410 according to the present embodiment uses a sampling signal D_SH having a random sampling timing to generate 0.1H.
FIG. 9 is a diagram illustrating frequency characteristics as a result of sampling a signal of z.

【図１０】本実施形態によるランダムタイミング発生回
路１４１０が発生するランダムなサンプリングタイミン
グを有するサンプリング信号Ｄ＿ＳＨを用いて、９９．
９Ｈｚの信号をサンプリングした結果を示す図である。FIG. 10 illustrates an example of a case where the random timing generation circuit 1410 according to the present embodiment uses a sampling signal D_SH having a random sampling timing.
It is a figure showing the result of having sampled the signal of 9Hz.

【図１１】本実施形態によるランダムタイミング発生回
路１４１０が発生するランダムなサンプリングタイミン
グを有するサンプリング信号Ｄ＿ＳＨを用いて、９９．
９Ｈｚの信号をサンプリングした結果の周波数特性を示
す図である。FIG. 11 illustrates an example of a case where the random timing generation circuit 1410 according to the present embodiment uses a sampling signal D_SH having a random sampling timing.
It is a figure showing the frequency characteristic as a result of having sampled the signal of 9Hz.

【図１２】本発明の一実施形態による自動車制御システ
ムに用いる制御装置の詳細な構成を示すブロック図であ
る。FIG. 12 is a block diagram showing a detailed configuration of a control device used in the vehicle control system according to one embodiment of the present invention.

【図１３】本発明の一実施形態による自動車制御システ
ムに用いる制御装置の中のロジック回路の構成を示すブ
ロック図である。FIG. 13 is a block diagram showing a configuration of a logic circuit in a control device used in the vehicle control system according to one embodiment of the present invention.

【図１４】本発明の一実施形態による自動車制御システ
ムに用いる制御装置のロジック回路の中のタイミングロ
ジック回路の構成を示すブロック図である。FIG. 14 is a block diagram showing a configuration of a timing logic circuit in a logic circuit of the control device used in the vehicle control system according to one embodiment of the present invention.

【図１５】本発明の一実施形態による自動車制御システ
ムに用いる制御装置のの中のタイミングロジック回路に
おける通信データの通信同期化及び取り込みタイミング
のタイミングチャートである。FIG. 15 is a timing chart of communication synchronization and capture timing of communication data in a timing logic circuit in a control device used in a vehicle control system according to an embodiment of the present invention.

【図１６】本発明の一実施形態による自動車制御システ
ムに用いる制御装置のの中の１チップマイクロコンピュ
ータの中のソフトウェアＬＰＦ２２１０機能ブロック図
である。FIG. 16 is a functional block diagram of a software LPF 2210 in a one-chip microcomputer in a control device used in an automobile control system according to an embodiment of the present invention.

【図１７】本発明の一実施形態による自動車制御システ
ムに用いる制御装置の中の１チップマイクロコンピュー
タで行うフィルタ処理のフローチャートである。FIG. 17 is a flowchart of a filter process performed by a one-chip microcomputer in the control device used in the vehicle control system according to one embodiment of the present invention.

【図１８】本発明の一実施形態による自動車制御システ
ムに用いる制御装置と多重通信回路との間のデータ伝送
の際に用いる通信プロトコルの説明図である。FIG. 18 is an explanatory diagram of a communication protocol used for data transmission between a control device and a multiplex communication circuit used in a vehicle control system according to an embodiment of the present invention.

【図１９】本発明の第２の実施形態による自動車制御シ
ステムに用いる多重通信回路及び制御装置の概略構成を
示すブロック図である。FIG. 19 is a block diagram showing a schematic configuration of a multiplex communication circuit and a control device used in a vehicle control system according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

１０００，１０００Ａ，１０００Ｂ，１０００Ｃ，１０
００Ｄ…多重通信回路 １１００…サンプルホールド回路 １２００…マルチプレクサ回路 １３００…Ｉ／Ｆ回路 １４００…ロジック回路 １４１０…ランダムタイミング発生回路 １４３０…タイミングロジック回路 ２０００…制御装置 ２１００…ロジック回路 ２２００…１チップマイクロコンピュータ ２２１０…ソフトＬＰＦ ＤＢ…データバス1000, 1000A, 1000B, 1000C, 10
00D: Multiplex communication circuit 1100: Sample hold circuit 1200: Multiplexer circuit 1300: I / F circuit 1400: Logic circuit 1410: Random timing generation circuit 1430: Timing logic circuit 2000: Control device 2100: Logic circuit 2200: One chip microcomputer 2210 … Soft LPF DB… Data bus

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大場 衛 茨城県ひたちなか市大字高場2520番地 株 式会社日立製作所自動車機器事業部内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Mamoru Oba 2520 Ojitakaba, Hitachinaka City, Ibaraki Prefecture Inside the Automotive Equipment Division of Hitachi, Ltd.

Claims (9)

【特許請求の範囲】[Claims] 【請求項１】自動車の状態を検出するアナログセンサ
と、 自動車の動作を制御するアクチュエータと、 上記アナログセンサと上記アクチュエータの少なくとも
一方に接続され、接続されている上記アナログセンサの
検出信号をデータバスに伝送し、接続されている上記ア
クチュエータに制御信号を出力する通信回路と、 上記データバスを介して伝送された上記検出信号に基づ
いて自動車を制御する制御信号を上記データバス及び通
信回路を介して上記アクチュエータに伝送する制御装置
とを有する自動車制御システムにおいて、 上記通信回路は、 上記アナログセンサの検出信号をサンプリングしてホー
ルドするサンプルホールド回路と、 上記サンプルホールド回路におけるサンプリングタイミ
ングを設定するロジック回路とを備えるとともに、 上記ロジック回路が設定する上記サンプリングタイミン
グは、一定の周期の時刻を含む所定の時間の範囲内で、
時間的に変位されて設定されることを特徴とする自動車
制御システム。An analog sensor for detecting a state of an automobile, an actuator for controlling the operation of the automobile, a data bus connected to at least one of the analog sensor and the actuator, and a detection signal of the connected analog sensor. A communication circuit for transmitting a control signal to the actuator connected thereto, and a control signal for controlling an automobile based on the detection signal transmitted via the data bus via the data bus and the communication circuit. A vehicle control system having a control device for transmitting the detected signal from the analog sensor to the actuator, wherein the communication circuit samples and holds a detection signal of the analog sensor, and a logic circuit for setting a sampling timing in the sample and hold circuit. With that In, the sampling timing in which the logic circuit is set, within a predetermined time including a time of constant period,
An automobile control system, which is set by being displaced in time. 【請求項２】請求項１記載の自動車制御システムにおい
て、 上記制御装置は、 上記通信回路から伝送されてくる検出信号のデータを平
均化する平均化手段を備えたことを特徴とする自動車制
御システム。2. The vehicle control system according to claim 1, wherein said control device includes averaging means for averaging data of a detection signal transmitted from said communication circuit. . 【請求項３】請求項１記載の自動車制御システムにおい
て、 上記ロジック回路が設定する上記サンプリングタイミン
グは、上記アクチュエータに制御信号を出力するタイミ
ングと異ならせたタイミングで設定されることを特徴と
する自動車制御システム。3. The vehicle control system according to claim 1, wherein the sampling timing set by the logic circuit is set at a timing different from a timing at which a control signal is output to the actuator. Control system. 【請求項４】請求項１記載の自動車制御システムにおい
て、 上記通信回路は、 複数のアナログセンサの検出信号をサンプリングしてホ
ールドする複数のサンプルホールド回路と、 上記複数のサンプルホールド回路の出力信号を選択する
マルチプレクサ回路とを備え、 上記複数のアナログセンサの検出信号を時分割多重化し
て上記データバスを介して上記制御装置に伝送するとと
もに、 時分割多重して伝送される複数のアナログ信号の所定の
サイクル毎に、ローレベルとハイレベルの組合せのデー
タを伝送することを特徴とする自動車制御システム。4. The vehicle control system according to claim 1, wherein said communication circuit is configured to sample and hold detection signals of a plurality of analog sensors, and to hold an output signal of said plurality of sample and hold circuits. A multiplexer circuit for selecting, and time-division multiplexing the detection signals of the plurality of analog sensors and transmitting the signals to the control device via the data bus. An automobile control system characterized by transmitting data of a combination of a low level and a high level in each cycle of. 【請求項５】請求項４記載の自動車制御システムにおい
て、 上記制御装置は、上記通信回路から伝送されてくる上記
ローレベルとハイレベルの組合せのデータに基づいて同
期化して、伝送されてくるデータの周波数の複数倍のク
ロックを用いて、伝送されてくる信号の取り込みタイミ
ングを設定して、信号の取り込みを行うことを特徴とす
る自動車制御システム。5. The vehicle control system according to claim 4, wherein the control device synchronizes the data transmitted from the communication circuit based on the data of the combination of the low level and the high level and transmits the transmitted data. An automobile control system characterized in that the timing of taking in a transmitted signal is set by using a clock having a frequency that is a multiple of the frequency of (i) and the signal is taken in. 【請求項６】請求項４記載の自動車制御システムにおい
て、 上記通信回路は、伝送する通信データに基づいてエラー
訂正コードＣＲＣを生成して、伝送する通信データと共
に伝送し、 上記制御装置は、伝送されたエラー訂正コードＣＲＣを
用いて、伝送された通信データのエラー判別を行うこと
を特徴とする自動車制御システム。6. The vehicle control system according to claim 4, wherein the communication circuit generates an error correction code CRC based on the communication data to be transmitted, and transmits the error correction code CRC together with the communication data to be transmitted. A vehicle control system for determining an error in transmitted communication data using the error correction code CRC. 【請求項７】請求項１記載の自動車制御システムにおい
て、 上記ロジック回路が設定する上記サンプリングタイミン
グは、一定の周期の時刻を含む所定の時間の範囲内で、
時間的にランダムに変位されて設定されることを特徴と
する自動車制御システム。7. The vehicle control system according to claim 1, wherein the sampling timing set by the logic circuit is within a predetermined time range including a time of a fixed cycle.
An automobile control system characterized by being set by being displaced at random in time. 【請求項８】請求項７記載の自動車制御システムにおい
て、 上記ロジック回路は、上記ロジック回路によって設定さ
れたサンプリングタイミングのサンプリング周期の周波
数成分の内、上記アナログセンサによって検出するアナ
ログ信号の周波数帯域の成分を減衰されるように、サン
プリングタイミングを設定することを特徴とする自動車
制御システム。8. The vehicle control system according to claim 7, wherein said logic circuit includes a frequency band of an analog signal detected by said analog sensor among frequency components of a sampling cycle of a sampling timing set by said logic circuit. An automobile control system, wherein a sampling timing is set so that a component is attenuated. 【請求項９】自動車の状態を検出する複数のアナログセ
ンサと、 自動車の動作を制御する複数のアクチュエータと、 上記アナログセンサと上記アクチュエータの少なくとも
一方に接続され、接続されている上記アナログセンサの
検出信号をデータバスに伝送し、接続されている上記ア
クチュエータに制御信号を出力する複数の通信回路と、 上記データバスを介して伝送された上記検出信号に基づ
いて自動車を制御する制御信号を上記データバス及び通
信回路を介して上記アクチュエータに時分割多重化して
伝送する複数の制御装置とを有する自動車制御システム
において、 上記複数の通信回路は、それぞれ、 上記複数のアナログセンサの検出信号をサンプリングし
てホールドする複数のサンプルホールド回路と、 上記複数のサンプルホールド回路の出力信号を選択する
マルチプレクサ回路と、 上記サンプルホールド回路におけるサンプリングタイミ
ングを設定するロジック回路とを備えるとともに、 上記ロジック回路が設定する上記サンプリングタイミン
グは、一定の周期の時刻を含む所定の時間の範囲内で、
時間的に変位されて設定し、 上記複数の制御装置は、それぞれ、 上記複数の通信回路の中の所定の通信回路から伝送され
てくる上記検出信号に基づいて自動車を制御する制御信
号を生成し、この制御信号を上記データバス及び上記複
数の通信回路の中の所定の通信回路を介して上記アクチ
ュエータに時分割多重化して伝送することを特徴とする
自動車制御システム。9. A plurality of analog sensors for detecting a state of the vehicle, a plurality of actuators for controlling operation of the vehicle, and detection of the analog sensor connected to at least one of the analog sensor and the actuator. A plurality of communication circuits for transmitting a signal to a data bus and outputting a control signal to the connected actuator; and a control signal for controlling a vehicle based on the detection signal transmitted via the data bus. A vehicle control system having a plurality of control devices that transmit the signals in a time-division multiplexed manner to the actuators via a bus and a communication circuit, wherein the plurality of communication circuits sample detection signals of the plurality of analog sensors, respectively. A plurality of sample and hold circuits for holding, A multiplexer circuit for selecting an output signal of the logic circuit, and a logic circuit for setting a sampling timing in the sample-and-hold circuit. The sampling timing set by the logic circuit is a predetermined time including a time of a fixed cycle. Within the range
Each of the plurality of control devices generates a control signal for controlling a vehicle based on the detection signal transmitted from a predetermined communication circuit among the plurality of communication circuits. An automobile control system, wherein the control signal is time-division multiplexed and transmitted to the actuator via the data bus and a predetermined communication circuit among the plurality of communication circuits.