JPH11272738A - Pattern layout method, device therefor and record medium - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a pattern layout device which easily copes with the change of production stages or a design method and easily copes with the pattern change meeting a design condition also. SOLUTION: An arbitrarily drawn original pattern is read out from a storage device 26 by a fundamental pattern extraction means 25. The read-out original pattern is designated to an area having a prescribed area to extract a fundamental pattern. A parameter operation means 27 uses data of the read-out fundamental pattern to recognize element patterns constituting the fundamental pattern respectively. Parameters of individual recognized element patterns are obtained. Rules to execute the processing which recognize individual element patterns respectively and the processing which obtains parameters of individual element patterns are described in rule files 29a to 29f on a computer. At each time of obtaining parameters, the parameter operation means 27 reads out corresponding rule files 29a to 29f to execute a prescribed processing.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、製造工程や設計変
更を容易にしたパターンレイアウト方法、パターンレイ
アウト装置および記録媒体に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pattern layout method, a pattern layout apparatus, and a recording medium which facilitate a manufacturing process and a design change.

【０００２】[0002]

【従来の技術】一般に、液晶を用いた表示装置として
は、テレビジョン表示やグラフィックディスプレイなど
の大容量で高密度なアクティブマトリクス型の表示装置
が開発されている。このような表示装置では、クロスト
ークがなく高コントラストに表示できるように、各画素
の駆動および制御手段として半導体スイッチが用いられ
ている。この半導体スイッチとしては、透過型表示が可
能で大面積化も容易であるなどの理由で、透明絶縁基板
上に形成された薄膜トランジスタ（Thin Film Transist
or）やＭＩＭ（Metal Insulation Metal）素子などが用
いられている。2. Description of the Related Art In general, as a display device using a liquid crystal, a large-capacity, high-density active matrix display device such as a television display or a graphic display has been developed. In such a display device, a semiconductor switch is used as a driving and controlling means of each pixel so that a high contrast display can be performed without crosstalk. This semiconductor switch is a thin film transistor (Thin Film Transistor) formed on a transparent insulating substrate because it can perform transmissive display and is easy to increase the area.
or) or MIM (Metal Insulation Metal) element.

【０００３】このような薄膜トランジスタを用いたアク
ティブマトリクス型液晶表示装置のアレイ基板上の１画
素部分の平面構成例を図２０を参照して説明する。An example of a plan configuration of one pixel portion on an array substrate of an active matrix liquid crystal display device using such a thin film transistor will be described with reference to FIG.

【０００４】図２０において、アレイ基板上に形成され
る走査線11が信号線12と交差して設けられ、これら走査
線11および信号線12の交差部分には薄膜トランジスタ13
が形成されている。この薄膜トランジスタ13は走査線11
と一体のゲート電極14、信号線12と一体のドレイン電極
15、表示画素電極17に接続されたソース電極16および半
導体層18とエッチングストッパ層19を有している。ま
た、表示画素電極17上には、この表示画素電極17と対を
なして容量を形成する補助容量電極20が配置されてい
る。In FIG. 20, a scanning line 11 formed on an array substrate is provided to intersect a signal line 12, and a thin film transistor 13 is provided at an intersection of the scanning line 11 and the signal line 12.
Are formed. The thin film transistor 13 is connected to the scanning line 11
A gate electrode 14 integral with the signal line 12 and a drain electrode integral with the signal line 12
15, a source electrode 16 connected to the display pixel electrode 17, a semiconductor layer 18, and an etching stopper layer 19. Further, on the display pixel electrode 17, an auxiliary capacitance electrode 20 forming a capacitor in a pair with the display pixel electrode 17 is arranged.

【０００５】また、図示していないが、このアレイ基板
の表面には保護膜と配向膜が形成されており、アレイ基
板に対して液晶層を介して対向配置された対向基板には
共通電極と配向膜とが形成されている。この共通電極
は、液晶層を介して表示画素電極17と対向配置され、液
晶表示装置が構成される。そして、アレイ基板の非膜面
側からバックライト装置などによって光を入射させ、表
示画素電極17に印加されている電位に応じた透過率で光
を透過させて、１画素分を表示している。Although not shown, a protective film and an alignment film are formed on the surface of the array substrate, and a common electrode and a common electrode are provided on the opposing substrate which is disposed opposite to the array substrate via a liquid crystal layer. An alignment film is formed. The common electrode is arranged to face the display pixel electrode 17 via the liquid crystal layer, and a liquid crystal display device is formed. Then, light is made incident from the non-film surface side of the array substrate by a backlight device or the like, and light is transmitted at a transmittance corresponding to the potential applied to the display pixel electrode 17, thereby displaying one pixel. .

【０００６】ここで、表示画素電極17には実際に光が透
過する開口部分21を有している。Here, the display pixel electrode 17 has an opening 21 through which light is actually transmitted.

【０００７】このような液晶表示装置におけるアレイ基
板上の画素パターンを設計するためには、レイア概念を
持った二次元平面図を描画できるＣＡＤシステムが一般
に用いられる。このＣＡＤシステムは、二次元平面を描
画するためにデータベース上に原点とＸＹ軸を設定し、
指定されたレイアによって、各層毎のパターンが描画で
きるように構成されている。In order to design a pixel pattern on an array substrate in such a liquid crystal display device, a CAD system capable of drawing a two-dimensional plan view having a layer concept is generally used. This CAD system sets the origin and XY axes on a database to draw a two-dimensional plane,
It is configured such that a pattern for each layer can be drawn by the designated layer.

【０００８】ここで、レイアとはＣＡＤ上に描画された
パターンを表現する要素の一つで、アレイ基板製造に用
いられる層毎のマスクを示している。たとえば信号線12
とソース電極16、走査線11と補助容量電極20のように機
能は異なるが同じ層に位置するため、同一製造工程にて
形成されるものがあり、これらは同一のレイアでＣＡＤ
上に描画される。[0008] Here, the layer is one of the elements expressing a pattern drawn on CAD, and indicates a mask for each layer used for manufacturing an array substrate. For example, signal line 12
And the source electrode 16 and the scanning line 11 and the auxiliary capacitance electrode 20 have different functions but are located in the same layer, and thus are formed in the same manufacturing process.
Draw on top.

【０００９】ちなみに、ＣＡＤ上に描画されたパター
ン、すなわちデータベース上のパターンの表現方法は、
レイアとパターン形状の頂点座標リストとによって表さ
れる。また、最終的にマスクパターンとなるＣＡＤ上に
描画された画素パターンは、ＣＡＤデータベース容量へ
の配慮から、図２０で示すように、繰り返し単位である
１ドットのパターンとする。By the way, the method of expressing a pattern drawn on CAD, that is, a pattern on a database, is as follows.
It is represented by a layer and a vertex coordinate list of the pattern shape. The pixel pattern finally drawn on the CAD as the mask pattern is a one-dot pattern, which is a repeating unit, as shown in FIG. 20, in consideration of the CAD database capacity.

【００１０】このような画素パターンの従来の設計方法
を説明する。はじめに、設計目標となる最適画素パター
ンとは、設計された画素パターンから求められる各種の
設計パラメータが、設計条件を満足させつつ、開口部分
21の開口面積が最大となる画素パターンをいう。このよ
うな最適パターンを求めるためには、図２０で示したよ
うな任意に描かれた元となる画素パターンを、図２１で
示すように、ハードディスクなどから読み出してＣＡＤ
上に１ドット描画するとともに、パラメータを抽出する
ための条件、たとえば絶縁膜の膜厚や比誘電率等を設定
する（ステップ１）。A conventional method of designing such a pixel pattern will be described. First, the optimal pixel pattern, which is the design target, means that various design parameters required from the designed pixel pattern satisfy the design conditions and
21 is a pixel pattern having the largest opening area. In order to obtain such an optimum pattern, an original pixel pattern arbitrarily drawn as shown in FIG. 20 is read from a hard disk or the like as shown in FIG.
One dot is drawn on the upper surface, and conditions for extracting parameters, such as the thickness of the insulating film and the relative permittivity, are set (step 1).

【００１１】次に、ＣＡＤ上に描画された画素パターン
から必要なパラメータ抽出するが、この抽出作業は全て
手作業で、所定の計算をしてその結果を表示している
（ステップ２）。このようにして求めた抽出結果の開口
面積を確認し（ステップ３）、開口面積が最大となるま
で、画素パターンの修正（ステップ４）とパラメータの
抽出（ステップ２）を繰り返し、開口面積が最大となる
最終パターンが得られればハードディスク等に保存する
（ステップ５）。Next, necessary parameters are extracted from the pixel pattern drawn on the CAD. This extraction work is entirely manual, performs a predetermined calculation, and displays the result (step 2). The opening area of the extraction result obtained in this way is confirmed (Step 3), and the correction of the pixel pattern (Step 4) and the extraction of the parameters (Step 2) are repeated until the opening area becomes the maximum. If the final pattern is obtained, it is stored in a hard disk or the like (step 5).

【００１２】しかし、このように、設計の流れを全て手
作業でした場合、人為的なミスや時間的ロスが必然的に
発生してしまい、製品の品質を上げ、設計期間の短縮を
図ることは、現在、最も重要な重要なことである。この
ためＣＡＤ上の画素パターンから最適画素パターンを求
めるのに必要なパラメータを抽出する段階（ステップ
２）のプログラムを開発し、人為的なミスの低減化を図
り、時間的ロスを少なくして設計期間の短縮かを図る方
法が一般的に採られている。However, if the entire design flow is performed manually, human errors and time loss will inevitably occur, thereby improving the quality of the product and shortening the design period. Is the most important and important thing now. For this reason, a program at the stage (step 2) of extracting parameters necessary for obtaining an optimal pixel pattern from a pixel pattern on CAD has been developed to reduce human errors and reduce time loss. A method of shortening the period is generally adopted.

【００１３】このプログラムの処理手順を図２２を参照
して説明する。まず、原画素パターンを読み出し、この
画素パターンの繰り返しの単位である１ドットの基本パ
ターンの領域を指定し抽出する（ステップ11）。続い
て、１ドットの基本パターンから、走査線、補助容量電
極、信号線などの各要素の抽出および端面の抽出、さら
に、これら各要素を抵抗計算し、その結果を保存する
（ステップ12）。この後、走査線の１ドット当たりの容
量の計算およびその結果を保存し（ステップ13）、信号
線の１ドット当たりの容量の計算およびその結果保存し
（ステップ14）、補助容量電極の１ドット当たりの容量
の計算およびその結果をそれぞれ保存する（ステップ1
5）。さらに、薄膜トランジスタの領域を抽出し（ステ
ップ16）、この薄膜トランジスタのサイズパラメータを
抽出してその結果を保存し（ステップ17）、最後に開口
面積を求めてその結果を保存し（ステップ18）、処理を
終了する。The processing procedure of this program will be described with reference to FIG. First, an original pixel pattern is read, and an area of a basic pattern of one dot, which is a unit of repetition of the pixel pattern, is designated and extracted (step 11). Subsequently, from the basic pattern of one dot, each element such as a scanning line, an auxiliary capacitance electrode, and a signal line is extracted and an end face is extracted. Further, resistance of each of these elements is calculated, and the result is stored (step 12). Thereafter, the calculation of the capacitance per dot of the scanning line and the result thereof are stored (step 13), the calculation of the capacitance per dot of the signal line and the result thereof are stored (step 14), and one dot of the auxiliary capacitance electrode is stored. Calculate the capacity per unit and save the results (Step 1
Five). Further, the region of the thin film transistor is extracted (step 16), the size parameter of the thin film transistor is extracted and the result is stored (step 17), and finally the opening area is obtained and the result is stored (step 18). To end.

【００１４】このように抽出した結果を設計条件と比較
し、設計条件を満足しない場合は、設計条件を満足する
ように画素パターンを修正し、設計条件を満足している
場合は、開口面積が最大になるパターンかを確認する。
そして、この開口面積が最大となる最適画素パターンが
得られるまで、図２２に示すステップ11ないしステップ
18の処理をコンピュータ上にて繰り返す。The result of the extraction is compared with the design conditions. If the design conditions are not satisfied, the pixel pattern is modified to satisfy the design conditions. If the design conditions are satisfied, the opening area is reduced. Check if the pattern is the maximum.
Steps 11 to 11 shown in FIG. 22 are performed until an optimal pixel pattern having the largest opening area is obtained.
Step 18 is repeated on the computer.

【００１５】このプログラムを用いれば、ＣＡＤ上のパ
ターンから自動的にパラメータを抽出でき、ある程度の
設計の効率化と人為的なミスの低減化は図られる。By using this program, parameters can be automatically extracted from the pattern on the CAD, and a certain degree of design efficiency and reduction of human error can be achieved.

【００１６】しかし、この従来例では、「ある製造工程
の、ある設計方法」に対する専用プログラムを開発して
設計作業を効率化するものであり、製造工程や設計方法
に変更が生じた場合、上述の専用プログラムでは対応で
きず、プログラムの修正が必要になる。この場合、変更
の度合いにもよるが、プログラム修正にはそのための作
業期間、すなわちプログラム開発期間が必要であり、さ
らにプログラム上のバグが生じる可能性がある。However, in this conventional example, a dedicated program for "a certain design method of a certain manufacturing process" is developed to make the design work more efficient. The special program cannot cope with it and the program needs to be modified. In this case, depending on the degree of the change, the program correction requires a work period for the correction, that is, a program development period, and may cause a bug in the program.

【００１７】また、最終パターンが得られるまで、図２
１で示したように、パターン修正（ステップ４）してい
るが、この修正作業は設計者が設計条件を満足させるた
めには何処を変更するのか変更領域を判断し、どれだけ
変更するのか変更量を判断している。一般に、ある設計
条件を満足させるために、パターン上で変更させる箇所
の候補は複数あり、これら複数の候補の中から設計者が
最適と思われる候補を選定してパターン変更をしてい
る。Until the final pattern is obtained, FIG.
As shown in FIG. 1, the pattern is corrected (step 4). In this correction work, the designer determines the area to be changed to satisfy the design conditions, and changes the amount to be changed. Judge the quantity. In general, in order to satisfy a certain design condition, there are a plurality of candidates for a portion to be changed on a pattern, and a designer selects a candidate that seems to be optimal from among the plurality of candidates, and changes the pattern.

【００１８】この場合、複数ある候補の中から最適なパ
ターン変更を実施するためには、充分な経験を持つ設計
者が設計ノウハウを駆使して設計作業する必要がある。
また、満たすべき設計条件は多岐に渡り、全ての条件を
満足させるためには、パターン変更とパラメータ抽出の
処理ループを反復して実行しなければならない。この条
件の判断と上述した反復作業とは、全て設計者の手作業
によるため、長い作業時間が必要になるとともに、手作
業に起因するミスが生じる可能性が高くなる。In this case, in order to carry out an optimal pattern change from a plurality of candidates, a designer having sufficient experience needs to make full use of design know-how to carry out design work.
In addition, there are a wide variety of design conditions to be satisfied, and in order to satisfy all the conditions, it is necessary to repeatedly execute a processing loop of pattern change and parameter extraction. Since the determination of the condition and the above-described repetitive work are all performed by the manual work of the designer, a long work time is required, and the possibility of occurrence of a mistake due to the manual work increases.

【００１９】[0019]

【発明が解決しようとする課題】このように、従来技術
では、パターンからパラメータを抽出するプログラムが
専用プログラムであったため、製造工程や設計方法の変
更に対応することができず、プログラムの変更が必要で
ある。また、設計条件を満足させるためのパターンを変
更作業は、設計者の手作業による反復作業を繰り返す必
要があるなどの問題を有している。As described above, in the prior art, since the program for extracting parameters from a pattern is a dedicated program, it is not possible to cope with a change in a manufacturing process or a design method. is necessary. In addition, the work of changing the pattern to satisfy the design condition has a problem that it is necessary to repeat the repetitive work manually by the designer.

【００２０】本発明は、上記問題点に鑑みなされたもの
で、製造工程や設計方法の変更にも容易に対処でき、設
計条件を満足させるためのパターン変更にも容易に対処
できるパターンレイアウト方法、パターンレイアウト装
置および記録媒体を提供することを目的とする。The present invention has been made in view of the above problems, and has a pattern layout method which can easily cope with a change in a manufacturing process or a design method, and can easily cope with a pattern change for satisfying design conditions. It is an object to provide a pattern layout device and a recording medium.

【００２１】[0021]

【課題を解決するための手段】本発明は、任意に描かれ
た原パターンを記憶装置から読み出し、この読み出した
原パターンを所定面積の領域に指定して基本パターンを
抽出し、この抽出された基本パターンのデータを用い、
この基本パターンを構成する各要素パターンをそれぞれ
認識するとともに、これら認識された各要素パターンの
パラメータを求め、前記各要素パターンをそれぞれ認識
する処理および各要素パターンの各パラメータを求める
処理をそれぞれルール化してコンピュータ上のファイル
に記述し、前記各パラメータを得る処理に際してはそれ
ぞれ対応するルールファイルを読み出して実行するもの
である。According to the present invention, an original pattern arbitrarily drawn is read from a storage device, a basic pattern is extracted by designating the read original pattern as a region having a predetermined area, and the extracted basic pattern is extracted. Using basic pattern data,
Recognizing each element pattern constituting the basic pattern, calculating parameters of each of the recognized element patterns, and forming a rule for processing for recognizing each element pattern and processing for obtaining each parameter of each element pattern. In the process of obtaining the parameters, the corresponding rule files are read and executed.

【００２２】また、本発明は、任意に描かれた原パター
ンを記憶装置から読み出し、この読み出した原パターン
を所定面積の領域に指定して基本パターンを抽出し、こ
の抽出された基本パターンのデータを用い、この基本パ
ターンを構成する各要素パターンをそれぞれ認識すると
ともに、これら認識された各要素パターンのパラメータ
を求め、この求められたパラメータを入力とするシミュ
レーションの実行結果を指定した設計値と比較し、前記
実行結果および設計値の差が設定値以上であると、前記
実行結果を設計値に近付ける方向に前記基本パターンを
変更し、前記実行結果および設計値の差が設定値以内と
なるまで前記パラメータを求める処理以降を繰り返すも
のである。Further, according to the present invention, an original pattern arbitrarily drawn is read from a storage device, a basic pattern is extracted by designating the read original pattern as a region having a predetermined area, and data of the extracted basic pattern is extracted. Recognize each element pattern that constitutes this basic pattern, find the parameters of each of these recognized element patterns, and compare the simulation execution results that use the obtained parameters with the specified design values. When the difference between the execution result and the design value is equal to or greater than a set value, the basic pattern is changed in a direction to bring the execution result closer to the design value, and until the difference between the execution result and the design value falls within the set value. The processing after obtaining the parameters is repeated.

【００２３】さらに、基本パターンの変更処理は、シミ
ュレーションの実行結果と指定した設計値との差に対応
して、基本パターン中の変更領域およびその変更量と変
更方向を設定して行なうものである。Further, the basic pattern change processing is performed by setting a change area in the basic pattern, a change amount thereof, and a change direction in accordance with a difference between a simulation execution result and a designated design value. .

【００２４】本発明は、任意に描かれた原パターンを記
憶装置から読み出す読出手段と、この読み出した原パタ
ーンを所定面積の領域に指定して基本パターンを抽出す
る基本パターン抽出手段と、抽出された基本パターンの
データを用いこの基本パターンを構成する各要素パター
ンをそれぞれ認識するとともに、これら認識された各要
素パターンのパラメータを求めるパラメータ演算手段
と、前記各要素パターンをそれぞれ認識する処理および
各要素パターン各パラメータを求める処理を実行させる
ルールがそれぞれ記述されているファイルとを備え、前
記パラメータ演算手段は、各パラメータを求める毎に対
応するルールファイルを読み出して所定の処理を実行す
るものである。According to the present invention, there is provided a reading means for reading an arbitrarily drawn original pattern from a storage device, a basic pattern extracting means for designating the read original pattern as an area having a predetermined area and extracting a basic pattern, Parameter calculating means for recognizing each of the element patterns constituting the basic pattern using the data of the basic pattern obtained, and obtaining parameters of the recognized element patterns; and processing for recognizing the respective element patterns. A file in which a rule for executing a process for obtaining each parameter of the pattern is described, and the parameter calculation means reads a corresponding rule file every time each parameter is obtained and executes a predetermined process.

【００２５】また、本発明は、任意に描かれた原パター
ンを記憶装置から読み出す読出手段と、この読み出した
原パターンを所定面積の領域に指定して基本パターンを
抽出する基本パターン抽出手段と、抽出された基本パタ
ーンのデータを用いこの基本パターンを構成する各要素
パターンをそれぞれ認識するとともに、これら認識され
た各要素パターンのパラメータを求めるパラメータ演算
手段と、このパラメータ演算手段により求められたパラ
メータを入力とするシミュレーションの実行結果を指定
した設計値と比較し、これら実行結果および設計値の差
が設定値以上の場合、前記実行結果を設計値に近付ける
方向への前記基本パターンに対する変更指示を生じる変
更指示手段とを備え、前記パラメータ演算手段は、前記
変更指示手段の指示によって変更された基本パターンに
対してもパラメータ演算するものである。According to the present invention, there is provided a reading means for reading an arbitrarily drawn original pattern from a storage device, a basic pattern extracting means for designating the read original pattern as a region of a predetermined area and extracting a basic pattern, Using the data of the extracted basic pattern, each of the element patterns constituting the basic pattern is respectively recognized, and a parameter calculating means for obtaining the parameters of each of the recognized element patterns, and a parameter obtained by the parameter calculating means, A simulation execution result to be input is compared with a designated design value, and when the difference between the execution result and the design value is equal to or larger than a set value, a change instruction to the basic pattern in a direction to bring the execution result closer to the design value is generated. Change instructing means, wherein the parameter calculation means includes a finger of the change instructing means. Is intended to parameter calculation also the basic pattern is modified by.

【００２６】さらに、変更指示手段は、シミュレーショ
ンの実行結果と指定した設計値との差に対応して、基本
パターン中の変更領域およびその変更量と変更方向を設
定して行なうものである。Further, the change instructing means sets the change area in the basic pattern, the change amount thereof, and the change direction in accordance with the difference between the simulation execution result and the designated design value.

【００２７】また、本発明は、任意に描かれた原パター
ンを記憶装置から読み出すステップと、この読み出した
原パターンを所定面積の領域に指定して基本パターンを
抽出するステップと、抽出された基本パターンのデータ
を用いこの基本パターンを構成する各要素パターンをそ
れぞれ認識するとともに、これら認識された各要素パタ
ーンのパラメータを求めるステップと、ファイルに保管
された前記各要素パターンをそれぞれ認識する処理およ
び各要素パターンのパラメータを求める処理をファイル
から逐次読み出して実行させるステップとを有するもの
である。According to the present invention, a step of reading an arbitrarily drawn original pattern from a storage device, a step of designating the read original pattern as an area having a predetermined area and extracting a basic pattern, A step of recognizing each of the element patterns constituting the basic pattern using the data of the pattern, obtaining a parameter of each of the recognized element patterns, and a process of recognizing each of the element patterns stored in a file. And sequentially executing a process for obtaining the parameter of the element pattern from the file.

【００２８】さらに、本発明は、任意に描かれた原パタ
ーンを記憶装置から読み出すステップと、この読み出し
た原パターンを所定面積の領域に指定して基本パターン
を抽出するステップと、抽出された基本パターンのデー
タを用い、この基本パターンを構成する各要素パターン
をそれぞれ認識するとともに、これら認識された各要素
パターンのパラメータを求めるステップと、この求めら
れたパラメータを入力とするシミュレーションの実行結
果を指定した設計値と比較し、これら実行結果および設
計値の差が設定値以上の場合、前記実行結果を設計値に
近付ける方向への前記基本パターンに対する変更指示す
るステップと、前記差が設定値以内となるまで前記パラ
メータを求める処理以降を繰り返えさせるステップとを
具備したものである。Further, according to the present invention, a step of reading an arbitrarily drawn original pattern from a storage device, a step of designating the read original pattern as a region having a predetermined area and extracting a basic pattern, Recognizing each of the element patterns constituting the basic pattern by using the data of the pattern, determining a parameter of each of the recognized element patterns, and designating a simulation execution result using the determined parameter as an input. When the difference between the execution result and the design value is equal to or greater than a set value, a step of instructing the basic pattern to change the execution result in a direction closer to the design value; and And repeating the processing for obtaining the parameter until after .

【００２９】そして、基本パターンを構成する各要素パ
ターンをそれぞれ認識する処理、各要素パターンの各パ
ラメータを求める処理をそれぞれルール化してプログラ
ム本体から外し、ファイルに記憶させておき、各パラメ
ータを得る処理に際しては対応するルールファイルを読
み出して実行するようにしたので、製造工程や設計方法
の変更にも容易に対処できる。A process for recognizing each element pattern constituting the basic pattern and a process for obtaining each parameter of each element pattern are respectively ruled, removed from the program body, stored in a file, and obtained for each parameter. In this case, the corresponding rule file is read and executed, so that it is possible to easily cope with a change in the manufacturing process or the design method.

【００３０】また、パラメータ演算手段により求められ
たパラメータを入力とするシミュレーションの実行結果
を指定した設計値と比較し、これら実行結果および設計
値の両者の差が設定値以上の場合、実行結果を設計値に
近付ける方向への前記基本パターンに対する変更指示を
生じ、変更指示によって変更された基本パターンに対し
ても、パラメータ演算するようにしたので、設計者の手
作業による反復作業の繰り返しを要することなく、設計
条件を満足させるためのパターン変更にも容易に対処で
きる。Also, the simulation result obtained by inputting the parameters obtained by the parameter calculation means is compared with a designated design value. If the difference between the execution result and the design value is greater than the set value, the execution result is determined. An instruction to change the basic pattern in a direction approaching the design value is issued, and parameters are calculated also for the basic pattern changed by the change instruction, so that the designer needs to repeat repetitive work manually. Therefore, it is possible to easily cope with a pattern change for satisfying design conditions.

【００３１】[0031]

【発明の実施の形態】以下、本発明の一実施の形態のパ
ターンレイアウト装置を図面を参照して説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a pattern layout apparatus according to an embodiment of the present invention will be described with reference to the drawings.

【００３２】図１に示すように、25は基本パターン抽出
手段で、この基本パターン抽出手段25は、任意に描かれ
た原パターンを、ハードディスクなどの記憶装置26から
読み出し、この原パターンを１ドットに相当する所定面
積の領域に指定して基本パターンを抽出する。As shown in FIG. 1, reference numeral 25 denotes a basic pattern extracting means. The basic pattern extracting means 25 reads an arbitrarily drawn original pattern from a storage device 26 such as a hard disk, and reads this original pattern by one dot. The basic pattern is extracted by designating a region having a predetermined area corresponding to.

【００３３】また、27はパラメータ演算手段で、このパ
ラメータ演算手段27は抽出された基本パターンのデータ
を用い、この基本パターンを構成する各要素パターンの
位置と形状を抽出して各要素パターンをそれぞれ認識す
るとともに、これら認識された各要素パターンの形状お
よび位置関係から各要素パターンのパラメータ、たとえ
ば配線抵抗や配線容量、薄膜トランジスタのサイズパラ
メータおよび開口面積などを求め、これら求められたパ
ラメータは記憶装置28に保存される。Numeral 27 is a parameter calculating means. The parameter calculating means 27 uses the data of the extracted basic pattern, extracts the position and shape of each element pattern constituting the basic pattern, and converts each element pattern to each. In addition to the recognition, the parameters of each element pattern, such as the wiring resistance and the wiring capacitance, the size parameter and the opening area of the thin film transistor, are obtained from the shape and the positional relationship of each of the recognized element patterns. Is stored in

【００３４】さらに、29a 〜29f はコンピュータ上のル
ールファイルで、このルールファイル29a 〜29f はパラ
メータ演算手段27で実行される処理がルール化して記述
されており、各要素パターンの位置と形状を抽出して各
要素パターンをそれぞれ認識する処理ならびに各要素パ
ターンの形状および位置関係から各パラメータを求める
処理をそれぞれ実行させる各ルールが記述されている。Further, 29a to 29f are rule files on the computer. The rule files 29a to 29f describe the processing to be executed by the parameter calculation means 27 in the form of rules, and extract the position and shape of each element pattern. Each rule is described which executes a process for recognizing each element pattern and a process for obtaining each parameter from the shape and positional relationship of each element pattern.

【００３５】次に、これらの動作について説明する。Next, these operations will be described.

【００３６】まず、基本パターン抽出手段25は、パラメ
ータ抽出対象となる原パターン、たとえば図２０で示し
たような液晶表示装置の画素パターンのＣＡＤデータ
を、コンピュータの記憶装置26から読み出し、１ドット
領域を指定し（ステップ21）基本パターンを抽出する。
なお、ＣＡＤデータとは、画素パターンを構成する各要
素パターンの各頂点の座標およびレイア名である。First, the basic pattern extracting means 25 reads out an original pattern from which parameters are to be extracted, for example, CAD data of a pixel pattern of a liquid crystal display device as shown in FIG. (Step 21) to extract the basic pattern.
The CAD data is the coordinates of each vertex of each element pattern constituting the pixel pattern and the layer name.

【００３７】また、パラメータ演算手段27は、抽出され
た基本パターンを構成する各パターン毎にパラメータを
求めるが、その都度、コンピュータの記憶領域から対応
するルールファイル29a 〜29f を読み出して所定の処理
を実行する。The parameter calculating means 27 obtains a parameter for each pattern constituting the extracted basic pattern. Each time the parameter calculating means 27 reads out the corresponding rule files 29a to 29f from the storage area of the computer and executes a predetermined process. Execute.

【００３８】そして、パラメータ演算手段27では、ま
ず、走査線11、補助容量電極20、信号線12を有する各要
素パターンの抽出方法とこれらの抵抗計算方法とを記述
したルールファイル29a をコンピュータの記憶領域から
読み出し、このルールファイル29a の記述に基づいて、
各配線抵抗を抽出し（ステップ22）、その抽出結果を記
憶領域に出力する。The parameter calculating means 27 first stores in the computer a rule file 29a which describes a method for extracting each element pattern having the scanning lines 11, the auxiliary capacitance electrodes 20, and the signal lines 12 and a method for calculating the resistances. Read from the area, and based on the description in this rule file 29a,
Each wiring resistance is extracted (step 22), and the extraction result is output to a storage area.

【００３９】以下、基本パターンから各要素パターンを
抽出する過程と、これら各要素パターンの抵抗値計算過
程を図２を参照して説明する。図２に示すように、ルー
ルファイル29a を読み込むことにより、どのレイアで描
画されたパターンを配線として認識するか、どのように
各配線の抵抗値を計算するか、という方法が読み込まれ
る（ステップ31）。たとえば、基本パターンから走査線
11を認識するルールとしては次のような記述がルールフ
ァイル29a にある。Hereinafter, the process of extracting each element pattern from the basic pattern and the process of calculating the resistance value of each element pattern will be described with reference to FIG. As shown in FIG. 2, by reading the rule file 29a, a method of recognizing a pattern drawn in which layer as a wiring and calculating a resistance value of each wiring is read (step 31). ). For example, scan lines from the basic pattern
The following description is provided in the rule file 29a as a rule for recognizing 11.

【００４０】走査線パターン＝「走査線レイア」のパタ
ーンであり、「エッチングストッパレイア」パターンと
重なっているものこのようなルールにより、たとえば図
２０で示す基本パターンから、パターンが走査線11のパ
ターンとして認識される（ステップ32）このようにして
認識された走査線11に対して、たとえば有限要素法とシ
ート抵抗とによって走査線11の端から端までの抵抗値を
計算する（ステップ33）。Scanning line pattern = “scanning line layer” pattern overlapping with “etching stopper layer” pattern By such a rule, for example, the pattern of the scanning line 11 is changed from the basic pattern shown in FIG. (Step 32) With respect to the scanning line 11 thus recognized, the resistance value from one end of the scanning line 11 to the other end is calculated by, for example, the finite element method and the sheet resistance (Step 33).

【００４１】同様にして、ステップ31の処理で読み込ま
れたルールによって、信号線12および補助容量電極20に
ついても認識し、それらの抵抗値が計算される。また、
認識ルールとしてはたとえば次のような記述がある。Similarly, the signal line 12 and the auxiliary capacitance electrode 20 are recognized based on the rules read in the processing in step 31, and their resistance values are calculated. Also,
For example, the following description is given as a recognition rule.

【００４２】信号線パターン＝「信号線レイア」のパタ
ーンであり、「表示画素電極レイア」のパターンと接し
ていないもの。Signal line pattern = “signal line layer” pattern, which is not in contact with the “display pixel electrode layer” pattern.

【００４３】補助容量電極パターン＝「走査線レイア」
のパターンであり、「エッチングストッパレイア」パタ
ーンと重なっていないもの。Auxiliary capacitance electrode pattern = “scanning line layer”
Pattern that does not overlap with the "etching stopper layer" pattern.

【００４４】これらのルールにより、信号線12が認識さ
れ（ステップ34）、その抵抗値が計算され（ステップ3
5）、同じく補助容量電極20が認識され（ステップ3
6）、その抵抗値が計算される（ステップ37）。すなわ
ち、読み込んだルールを用いて走査線11、信号線12、補
助容量電極20をそれぞれ認識でき、これら各配線の抵抗
値を計算することができる。According to these rules, the signal line 12 is recognized (step 34), and its resistance value is calculated (step 3).
5) Similarly, the auxiliary capacitance electrode 20 is recognized (step 3)
6), the resistance value is calculated (step 37). That is, the scanning line 11, the signal line 12, and the auxiliary capacitance electrode 20 can be respectively recognized by using the read rules, and the resistance value of each of these lines can be calculated.

【００４５】次に、１ドット当たりの基本パターン中に
おける容量抽出過程を、図１のステップ23ないしステッ
プ25に基づき説明する。Next, the process of extracting the capacitance in the basic pattern per dot will be described with reference to steps 23 to 25 in FIG.

【００４６】ここで、１ドットの基本パターンにおける
全体の配線容量を求める過程は、ルールを読み込む段
階、ルールに基づいて面積を求める段階、ルールに基づ
いて各部分の容量を求める段階、ルールに基づいて全体
の配線容量を求める段階の各段階で構成されている。Here, the process of obtaining the entire wiring capacity in the basic pattern of one dot includes the steps of reading the rule, obtaining the area based on the rule, obtaining the capacity of each part based on the rule, and based on the rule. In each of the steps of determining the entire wiring capacitance.

【００４７】まず、走査線11の容量計算ルールの読み込
みと各部分の配線容量の計算について図３を参照して説
明する。なお、前段のステップ22の処理において走査線
11のパターンは既に認識されている。First, reading of the capacity calculation rule of the scanning line 11 and calculation of the wiring capacity of each part will be described with reference to FIG. Note that the scanning line
Eleven patterns have already been recognized.

【００４８】図３において、走査線11の１ドット当たり
の容量を計算するルールファイル29b を読み込む。この
容量を計算するルールは３つの段階を有している。つま
り、パターンを認識し面積を計算する第１段階（ステッ
プ42）、求めた面積から部分容量を計算する第２段階
（ステップ43）、各部分の容量を合成して全体の容量を
計算する第３段階（ステップ44）の３つである。In FIG. 3, a rule file 29b for calculating the capacity per dot of the scanning line 11 is read. The rule for calculating this capacity has three stages. That is, a first step (step 42) of recognizing a pattern and calculating an area, a second step (step 43) of calculating a partial capacitance from the obtained area, and a second step of calculating the total capacitance by combining the capacitance of each part. There are three stages (step 44).

【００４９】まず、読み込まれたルールの第１段階によ
って目的とする各部分の面積を抽出する（ステップ4
2）。First, the area of each target portion is extracted by the first stage of the read rule (step 4).
2).

【００５０】たとえば走査線11の容量Ｃg は、走査線11
と薄膜トランジスタ13の部分とのオーバラップ容量Ｃg-
tft 、信号線12とのオーバラップ容量Ｃg-sig 、液晶層
を挟んだ対向電極との容量Ｃg-com を順に求め、最後に
これらを合計することによって求める。すなわち、走査
線11の容量Ｃg は次式のように求められる。For example, the capacitance Cg of the scanning line 11 is
And the overlap capacitance Cg-
tft, the overlap capacitance Cg-sig with the signal line 12, and the capacitance Cg-com with the counter electrode sandwiching the liquid crystal layer are obtained in this order, and finally, these are summed. That is, the capacitance Cg of the scanning line 11 is obtained by the following equation.

【００５１】走査線容量Ｃg ＝Ｃg-tft ＋Ｃg-sig ＋Ｃ
g-com図６は走査線11の容量Ｃg を計算するための領域
であり、信号線12とのオーバラップ容量Ｃg-sig は、信
号線12とのオーバラップの領域31および薄膜トランジス
タ13とのオーバラップの領域32の面積から求められ、対
向電極との容量Ｃg-com は走査線11の１ドット分の面積
から、信号線12とのオーバラップの領域31及び薄膜トラ
ンジス13とのオーバラップの領域32を差し引いた領域33
の面積によって求めることができる。Scanning line capacitance Cg = Cg-tft + Cg-sig + C
g-com FIG. 6 shows an area for calculating the capacitance Cg of the scanning line 11. The overlap capacitance Cg-sig with the signal line 12 is calculated in the area 31 of the overlap with the signal line 12 and the overlap with the thin film transistor 13. The capacitance Cg-com with the counter electrode is calculated from the area of one dot of the scanning line 11 based on the area of the overlap region 32 and the overlap region 31 with the signal line 12 and the overlap region with the thin film transistor 13. Area 33 minus 32
Can be determined by the area of

【００５２】これら各領域31，32，33の面積を求めるに
当たっては、先ず、走査線11と信号線12及びこれと一体
のドレイン電極15、ソース電極16との各重なり部分の多
角形を求める。このようにして求めた３つある多角形の
うち、エッチングストッパ層19との重なりのない領域31
（図７（ｂ）に図示）の面積をＳg-sig とする。In determining the area of each of the regions 31, 32, and 33, first, the polygon of each overlapping portion between the scanning line 11 and the signal line 12, and the drain electrode 15 and the source electrode 16 integrated therewith is determined. Of the three polygons determined in this way, a region 31 not overlapping with the etching stopper layer 19
The area of (shown in FIG. 7B) is Sg-sig.

【００５３】次に、図７（ａ）のＡ−Ａ断面図に示すよ
うに、エッチングストッパ層19の一部を挟んでいる２つ
の領域ａ１，ａ２と、エッチングストッパ層19との論理
和をとった領域を前記領域32とし、その面積をＳg-tft
とする。この領域32は薄膜トランジスタ13の半導体層18
にチャネルが形成されて、容量が最も大きくなる部分で
ある。Next, as shown in the AA cross-sectional view of FIG. 7A, the logical sum of the two regions a1 and a2 sandwiching a part of the etching stopper layer 19 and the etching stopper layer 19 is calculated. The area taken is referred to as the area 32, and its area is Sg-tft.
And This region 32 is the semiconductor layer 18 of the thin film transistor 13.
This is where the channel is formed and the capacitance is maximized.

【００５４】領域33は、走査線11のパターンの中で、領
域31と領域32以外の領域（図７（ｃ）に図示）であり、
その面積をＳg-com とする。これをルール化すると次の
ようになる。The region 33 is a region other than the region 31 and the region 32 in the pattern of the scanning line 11 (shown in FIG. 7C).
The area is defined as Sg-com. If this is made into a rule, it becomes as follows.

【００５５】Ｓg-sig ＝（走査線11のパターンand 信号
線12のパターン）−｛エッチングパターンと接している
（走査線11のパターンand信号線パターン）｝ Ｓg-tft ＝（走査線11のパターンand 信号線12のパター
ン）−Ｓg-sig Ｓg-com ＝走査線11のパターン−Ｓg-sig −Ｓg-tft このようにして求めた、多角形の各領域から面積を計算
する手法は「Ｃ言語による［最新］アルゴリズム事典」
奥村春彦著 株式会社技術評論者刊を用い、面積は仮想
記憶領域に保存する。Sg-sig = (pattern of scanning line 11 and pattern of signal line 12) − {in contact with the etching pattern (pattern of scanning line 11 and signal line pattern)} Sg-tft = (pattern of scanning line 11) and the pattern of the signal line 12) −Sg-sig Sg-com = pattern of the scanning line 11−Sg-sig−Sg-tft The method of calculating the area from each polygonal region obtained in this manner is described in “C Language [Latest] algorithm encyclopedia "
By Haruhiko Okumura Published by Technical Reviewer, the area is stored in a virtual storage area.

【００５６】なお、図７ないし図９において、37，38は
ガラス基板、39は透明な対向電極、40は液晶層、41は絶
縁膜である。7 to 9, reference numerals 37 and 38 denote glass substrates, 39 denotes a transparent counter electrode, 40 denotes a liquid crystal layer, and 41 denotes an insulating film.

【００５７】次に、ルールの第２段階を用いて各部分の
容量を計算する（ステップ43）。すなわち、上述のよう
にして求めた各領域31，32，33の面積を用いて走査線11
の容量Ｃg を次のようにして求める。たとえば走査線11
と信号線12との絶縁膜41の厚さをｄg-sig とし、誘電率
をεg-sig とすると、信号線12とのオーバラップ容量Ｃ
g-sig 、薄膜トランジスタ13の部分とのオーバラップ容
量Ｃg-tft は次のルールにより求められる。Next, the capacity of each part is calculated using the second stage of the rule (step 43). That is, the scanning line 11 is calculated using the area of each of the regions 31, 32, and 33 obtained as described above.
Is determined as follows. For example, scan line 11
Assuming that the thickness of the insulating film 41 between the signal line 12 and the signal line 12 is dg-sig and the dielectric constant is εg-sig, the overlap capacitance C with the signal line 12 is
g-sig and the overlap capacitance Cg-tft with the thin film transistor 13 are obtained by the following rules.

【００５８】Ｃg-sig ＝εg-sig ＊Ｓg-sig ／ｄg-sig Ｃg-tft ＝εg-sig ＊Ｓg-tft ／ｄg-sig また、液晶層40の厚さをｄLCとし、誘電率をεLCとする
と、対向電極39との容量Ｃg-com は次のルールによって
求められる。Cg-sig = εg-sig * Sg-sig / dg-sig Cg-tft = εg-sig * Sg-tft / dg-sig The thickness of the liquid crystal layer 40 is dLC, and the dielectric constant is εLC. Then, the capacitance Cg-com with the counter electrode 39 is obtained by the following rule.

【００５９】Ｃg-com ＝εLC＊Ｓg-com ／ｄLC ここで、ｄg-sig 、εg-sig 、εLC、ｄLCの値は、予め
記憶領域に保存されている値を使用する。Cg-com = εLC * Sg-com / dLC Here, the values of dg-sig, εg-sig, εLC, and dLC use values previously stored in the storage area.

【００６０】この後、ルールの第３段階を用いて走査線
11のパターンの１ドット当たりの容量Ｃg を次のルール
によって求める（ステップ44）。Thereafter, the third line of the rule is used to scan line
The capacity Cg per dot of the eleventh pattern is obtained by the following rule (step 44).

【００６１】Ｃg ＝Ｃg-tft ＋Ｃg-sig ＋Ｃg-com このように、走査線11の容量がルールに基づいてコンピ
ュータ上で自動的に求められ、その抽出結果は記憶領域
のファイルとして保存する。Cg = Cg-tft + Cg-sig + Cg-com Thus, the capacity of the scanning line 11 is automatically obtained on the computer based on the rules, and the extraction result is stored as a file in the storage area.

【００６２】次に信号線12の部分の配線容量計算実行処
理（ステップ24）と補助容量電極20の部分の配線容量計
算実行処理（ステップ25）とを説明する。これらの処理
は、対応するルールファイル29c およびルールファイル
29d を読み出して実行するものであるが、処理自体は走
査線11のステップ23の配線容量計算実行処理と基本的に
同じであり、ルールのみを以下に説明する。Next, a description will be given of a wiring capacitance calculation execution process for the signal line 12 (step 24) and a wiring capacitance calculation execution process for the auxiliary capacitance electrode 20 (step 25). These processes are performed in the corresponding rule file 29c and rule file 29c.
29d is read and executed, but the processing itself is basically the same as the wiring capacitance calculation execution processing in step 23 of the scanning line 11, and only the rules will be described below.

【００６３】まず、信号線12の１ドット当たりの容量抽
出ルールの、第１段階の必要なオーバラップ面積を求め
るためのルールは、 Ｓsig-g ＝（信号線12のパターンand 走査線11のパター
ン）−｛エッチングパターンと接している（信号線12の
パターンand 走査線11のパターン）｝ Ｓsig-d ＝（信号線12のパターンand 走査線11のパター
ン）−｛エッチングパターンと接していない（信号線12
のパターンand 走査線11のパターン）｝ Ｓg-com ＝（信号線12のパターン） Ｓsig-cs＝（信号線12のパターンand 補助容量電極20の
パターン） である。First, of the capacity extraction rules per dot of the signal line 12, the rule for obtaining the required overlap area in the first stage is as follows: Ssig-g = (pattern of signal line 12 and pattern of scanning line 11) )-{Contact with the etching pattern (pattern of signal line 12 and pattern of scanning line 11)} Ssig-d = (pattern of signal line 12 and pattern of scanning line 11)-{Not contacting with etching pattern (signal Line 12
Sg-com = (pattern of signal line 12) Ssig-cs = (pattern of signal line 12 and pattern of auxiliary capacitance electrode 20)

【００６４】次に、第２段階の面積と比誘電率、膜厚か
らオーバラップ容量を求めるルールについて説明する。Next, a rule for obtaining the overlap capacitance from the area, relative permittivity, and film thickness in the second stage will be described.

【００６５】まず、走査線11とのオーバラップ容量Ｃsi
g-g を求めるルールは、 Ｃsig-g ＝εg-sig ＊（Ｓsig-g ＋Ｓsig-d ）／ｄg-si
g である。First, the overlap capacitance Csi with the scanning line 11
The rule for finding gg is: Csig-g = εg-sig * (Ssig-g + Ssig-d) / dg-si
g.

【００６６】また、補助容量電極20とのオーバラップ容
量Ｃsig-csを求めるルールは、 Ｃsig-cs＝εg-sig ＊Ｓsig-cs／ｄg-sig である。The rule for obtaining the overlap capacitance Csig-cs with the auxiliary capacitance electrode 20 is Csig-cs = εg-sig * Ssig-cs / dg-sig.

【００６７】さらに、対向電極とのオーバラップ容量Ｃ
sig-com を求めるルールは、 Ｃsig-com ＝εLC＊Ｓsig-com ／ｄLC である。Further, the overlap capacitance C with the counter electrode
The rule for obtaining sig-com is Csig-com = εLC * Ssig-com / dLC.

【００６８】さらに、第３段階の１ドット当たりの信号
線12の容量Ｃsig を求めるルールは、 Ｃsig ＝Ｃsig-g ＋Ｃsig-cs＋Ｃsig-com である。Further, the rule for obtaining the capacitance Csig of the signal line 12 per dot in the third stage is Csig = Csig-g + Csig-cs + Csig-com.

【００６９】また、補助容量電極20の１ドット当たりの
容量抽出ルールの第１段階に必要なオーバラップ面積を
求めるためのルールは、 Ｓcs-sig＝（補助容量電極20のパターンand 信号線12の
パターン） Ｓcs-ITO＝（補助容量電極20のパターンand 表示画素電
極17のパターン） Ｓcs-com＝（補助容量電極20のパターン−Ｓcs-sig−Ｓ
cs-ITO） である。The rule for obtaining the overlap area required for the first stage of the capacitance extraction rule per dot of the auxiliary capacitance electrode 20 is as follows: Scs-sig = (pattern of auxiliary capacitance electrode 20 and signal line 12 Scs-ITO = (pattern of auxiliary capacitance electrode 20 and pattern of display pixel electrode 17) Scs-com = (pattern of auxiliary capacitance electrode 20−Scs-sig-S
cs-ITO).

【００７０】また、第２段階の面積と比誘電率、膜厚か
らオーバラップ容量を求めるルールの信号線12とのオー
バラップ容量Ｃcs-sigを求めるルールは、 Ｃcs-sig＝εg-sig ＊Ｓcs-sig／ｄg-sig である。The rule for obtaining the overlap capacitance Ccs-sig with the signal line 12 in the rule for obtaining the overlap capacitance from the area, relative dielectric constant, and film thickness in the second stage is as follows: Ccs-sig = εg-sig * Scs -sig / dg-sig.

【００７１】さらに、表示画素電極17とのオーバラップ
容量Ｃs を求めるルールは、 Ｃs ＝εg-sig ＊Ｓcs-ITO／ｄg-sig である。Further, a rule for obtaining the overlap capacitance Cs with the display pixel electrode 17 is as follows: Cs = εg-sig * Scs-ITO / dg-sig.

【００７２】またさらに、対向電極とのオーバラップ容
量Ｃcs-comを求めるルールは、 Ｃcs-com＝εLC＊Ｓcs-com／ｄLC である。Further, a rule for obtaining the overlap capacitance Ccs-com with the counter electrode is as follows: Ccs-com = εLC * Scs-com / dLC.

【００７３】そして、第３段階の補助容量電極20の１ド
ット当たりの容量Ｃsig を求めるルールは、 Ｃcs＝Ｃcs-sig＋Ｃs ＋Ｃcs-com である。The rule for obtaining the capacitance Csig per dot of the auxiliary capacitance electrode 20 in the third stage is Ccs = Ccs-sig + Cs + Ccs-com.

【００７４】このように、各配線容量がルールに基づい
てコンピュータ上で自動的に求められる。また、画素パ
ターンを変更した場合は、各配線に対する各オーバラッ
プ面積が変わるが、これらの面積はコンピュータ上で自
動的に求められるため、予めデータとして入力してある
配線のシート抵抗値、絶縁膜41の厚さ、誘電率などを用
いて配線容量を自動的に計算することができる。As described above, each wiring capacitance is automatically obtained on the computer based on the rules. Also, when the pixel pattern is changed, each overlap area for each wiring changes. However, since these areas are automatically obtained on a computer, the sheet resistance value of the wiring previously input as data, the insulating film, The wiring capacitance can be automatically calculated using the thickness, dielectric constant, etc. of 41.

【００７５】次に、図１で示した、薄膜トランジスタ13
の領域抽出ルールの読み込みと、１ドットの基本パター
ンの中から薄膜トランジスタ13のサイズパラメータを抽
出するステップ26の処理を図４を参照して説明する。な
お、たとえば１ドットのパターンのうち、図１０で示す
ように、エッチングストッパ層19がある領域を薄膜トラ
ンジスタ13の領域として抽出する。Next, the thin film transistor 13 shown in FIG.
Referring to FIG. 4, the reading of the region extraction rule and the process of step 26 for extracting the size parameter of the thin film transistor 13 from the basic pattern of one dot will be described with reference to FIG. Note that, for example, of the one-dot pattern, the region where the etching stopper layer 19 is present is extracted as the region of the thin film transistor 13 as shown in FIG.

【００７６】このステップ26の実行処理も、前述した抵
抗計算や容量計算の場合と同様に、薄膜トランジスタの
サイズパラメータ抽出用のルールファイル29e を読み込
み（ステップ96) 、薄膜トランジスタ13の部分を認識し
て（ステップ47）、薄膜トランジスタ13のサイズパラメ
ータの抽出を実行し、その結果を保存する（ステップ4
8) 。そして、ルールは次のようになる。In the execution process of step 26, similarly to the case of the above-described resistance calculation and capacitance calculation, the rule file 29e for extracting the size parameter of the thin film transistor is read (step 96), and the thin film transistor 13 is recognized (step 96). Step 47), the size parameter of the thin film transistor 13 is extracted, and the result is stored (Step 4).
8). And the rules are as follows:

【００７７】まず、薄膜トランジスタの領域抽出ルール
は、 薄膜トランジスタの領域＝エッチングストッパパターン
−ドレイン電極パターン−ソース電極パターン である。First, the area extraction rule of the thin film transistor is as follows: thin film transistor area = etching stopper pattern−drain electrode pattern−source electrode pattern.

【００７８】また、薄膜トランジスタのサイズパラメー
タ抽出ルールは、 チャネル幅Ｗ＝ソース電極16のパターンに最も近いドレ
イン電極15の線分ＡＢである辺の長さ チャネル長Ｌ＝線分ＡＢに垂直な方向のエッチングスト
ッパ層19の長さ である。The size parameter extraction rule of the thin film transistor is as follows: channel width W = length of side which is line segment AB of drain electrode 15 closest to pattern of source electrode 16 channel length L = length in a direction perpendicular to line segment AB This is the length of the etching stopper layer 19.

【００７９】次に、図１における開口面積抽出ルールの
読み込みと開口面積の抽出実行処理（ステップ27）を図
５を参照して説明する。Next, the reading of the opening area extraction rule and the opening area extraction execution processing (step 27) in FIG. 1 will be described with reference to FIG.

【００８０】まず、開口面積抽出ルールを読み込む（ス
テップ51）。このルールは、たとえば次のように記述さ
れている。First, an opening area extraction rule is read (step 51). This rule is described, for example, as follows.

【００８１】開口面積Ｓar＝「開口部」レイアのパター
ン−補助容量電極パターン このルールに基づき、ＣＡＤ上の画素パターンから開口
部分21を認識し（ステップ52）、開口部分21のパターン
から面積を抽出し、結果を記憶領域に保存する（ステッ
プ53）。Opening area Sar = pattern of “opening” layer−storage capacitor electrode pattern Based on this rule, the opening 21 is recognized from the pixel pattern on CAD (step 52), and the area is extracted from the pattern of the opening 21. Then, the result is stored in the storage area (step 53).

【００８２】以上説明してきたように、従来、手作業で
あった作業の中で、図１で示した画素パターンの読み出
しおよび１ドットの領域の指定（ステップ21）を除い
て、全ての処理をコンピュータによって自動的に求める
ことができる。また、必要な抽出方法や計算方法をルー
ルファイルとしてプログラム本体から外すことができた
ので、製造工程や設計方法に変更が生じてもプログラム
変更を要することなく容易に対処できる。As described above, in the conventional manual work, all the processes except for the reading of the pixel pattern and the designation of the one-dot area (step 21) shown in FIG. 1 are performed. It can be determined automatically by the computer. Further, since the necessary extraction method and calculation method can be excluded from the program body as a rule file, even if a change occurs in the manufacturing process or the design method, it can be easily dealt with without requiring a program change.

【００８３】なお、独立した補助容量電極20のある画素
構造を例にとって説明したが、１段前の走査線11を補助
容量電極として兼用する構造の画素にも同様に適用でき
る。Although the description has been made by taking the pixel structure having the independent auxiliary capacitance electrode 20 as an example, the present invention can be similarly applied to a pixel having a structure in which the scanning line 11 immediately before is also used as an auxiliary capacitance electrode.

【００８４】ここで、前述のように製造工程が変更され
た場合の対応方法を、従来例と対比して説明すると。図
１１ないし図１３は、図７ないし図９で示した画素構造
の絶縁膜41を１層構造から２層41a ，41b に製造工程を
変更した場合を示している。Here, a method for coping with a case where the manufacturing process is changed as described above will be described in comparison with a conventional example. FIGS. 11 to 13 show a case where the manufacturing process of the insulating film 41 having the pixel structure shown in FIGS. 7 to 9 is changed from a single-layer structure to two layers 41a and 41b.

【００８５】このような製造工程の変更が生じた場合
の、従来のＣ言語で表記されたプログラムの変更例とこ
の実施の形態のルール変更例とを対比すると、従来例で
はプログラム自体の変更になり、専門の知識がある担当
者が製造工程の変更に併せてプログラムの変更する必要
がある。これに対し、この実施の形態では物理式と同様
の形式でルールファイルを変更すればよく、製造工程の
変更に容易に対処できる。When a change in the conventional program described in C language and a change in the rule of this embodiment are compared in the case where such a change in the manufacturing process occurs, the change in the program itself in the conventional example is Therefore, a person with specialized knowledge needs to change the program in accordance with the change in the manufacturing process. On the other hand, in this embodiment, the rule file may be changed in the same format as the physical expression, and it is possible to easily cope with a change in the manufacturing process.

【００８６】このように、製造工程の変更や設計方法の
変更によるＣＡＤシステムのプログラム変更時間が、従
来例では多く必要であり、バグを生じる可能性も生じ
た。しかし、この実施の形態ではルールファイルに方法
を記述し、そのルールに基づいて所定の演算制御を実行
するようにしたので、プログラム変更時間を短縮でき、
バグが生じる可能性も低くなり、設計精度も向上する。
たとえば前述の実施の形態の画素構造の場合、１／６の
時間で変更に対処することができる。As described above, in the conventional example, much time is required for changing the program of the CAD system due to a change in the manufacturing process or a change in the design method, and a bug may occur. However, in this embodiment, the method is described in the rule file, and the predetermined arithmetic control is executed based on the rule, so that the program change time can be reduced,
Bugs are less likely to occur and design accuracy is improved.
For example, in the case of the pixel structure of the above-described embodiment, a change can be dealt with in 1/6 of the time.

【００８７】すなわち、従来、プログラム中に表記され
ていた画素パターンからのパターン認識方法やパラメー
タ抽出方法をルールファイルとして記述したので、製造
工程の変更や設計方法の変更に対するプログラム変更期
間を短縮して、開発期間の大幅短縮とバグの排除による
設計効率および設計精度の向上が図れる。That is, since a pattern recognition method and a parameter extraction method from a pixel pattern written in a program are conventionally described as a rule file, a program change period for a change in a manufacturing process or a change in a design method can be shortened. In addition, the design efficiency and design accuracy can be improved by greatly shortening the development period and eliminating bugs.

【００８８】次に、図２０で示したような基本パターン
の各要素パターン毎に求められたパラメータのシミュレ
ーション結果が、指定した設計値を満足するように基本
パターンの変更を繰り返す実施の形態について説明す
る。Next, an embodiment in which the basic pattern is repeatedly changed so that the simulation result of the parameter obtained for each element pattern of the basic pattern as shown in FIG. 20 satisfies the designated design value will be described. I do.

【００８９】図１４はこの実施形態における全体的な処
理過程を示すものである。FIG. 14 shows the overall processing in this embodiment.

【００９０】図において、たとえば図２０で示すような
画素パターンなどのパラメータ抽出する対象となる原パ
ターンのＣＡＤデータをコンピュータの記憶装置26から
読み出し、１ドット領域を指定して基本パターンを抽出
する（ステップ61）。したがって、この処理が基本パタ
ーン抽出手段25に相当する。In the figure, CAD data of an original pattern from which parameters are to be extracted, such as a pixel pattern as shown in FIG. 20, is read from the storage device 26 of the computer, and a one-dot area is designated to extract a basic pattern ( Step 61). Therefore, this processing corresponds to the basic pattern extraction means 25.

【００９１】次に、指定された１ドット領域の基本パタ
ーンから、前述したような処理過程により、基本パター
ンを構成する各要素パターンのパラメータ抽出が実行さ
れ、その抽出結果がコンピュータのディスプレイ上に表
示される（ステップ62）。この実施の形態では、図２０
で示したような基本パターンから走査線抵抗や補助容量
等が抽出され、さらに、画素電極での所定の電位で回路
シミュレーションを行ったシミュレーション結果との
差、たとえば書き込み不足電圧で、開口面積などのパラ
メータが抽出され、これらの抽出結果が表示される。し
たがって、これらの処理の少なくとも一部はパラメータ
演算手段27に相当する。Next, from the basic pattern of the designated one-dot area, the parameters of each element pattern constituting the basic pattern are extracted by the above-described processing, and the extraction result is displayed on the display of the computer. Is performed (step 62). In this embodiment, FIG.
The scanning line resistance, the auxiliary capacitance, etc. are extracted from the basic pattern as shown in the above, and the difference from the simulation result obtained by performing the circuit simulation at a predetermined potential at the pixel electrode, for example, the writing undervoltage, the opening area, etc. The parameters are extracted and the results of these extractions are displayed. Therefore, at least a part of these processes corresponds to the parameter calculation unit 27.

【００９２】このようにして求められた初期の基本パタ
ーンにおける各パラメータの抽出結果に対して、設計者
が設計条件を設定する（ステップ63）。たとえば書き込
み不足電圧がＶ２〔Ｖ〕以下という設計条件に設定し
た。ここで、シミュレーション結果である書き込み不足
電圧がＶ1 〔Ｖ〕であったとすると、この書き込み不足
電圧が設計条件を満足していないので、この書き込み不
足電圧Ｖ1 〔Ｖ〕をＶ2〔Ｖ〕に近付ける必要がある。
このため、設定された設計条件を満足するために基本パ
ターンを変更する必要があり、その変更する領域を設定
する（ステップ64）。The designer sets design conditions for the extraction results of each parameter in the initial basic pattern thus obtained (step 63). For example, the design condition is such that the underwriting voltage is V2 [V] or less. Here, assuming that the underwriting voltage, which is the simulation result, is V1 [V], the underwriting voltage does not satisfy the design conditions, so that it is necessary to approach this underwriting voltage V1 [V] to V2 [V]. There is.
Therefore, it is necessary to change the basic pattern in order to satisfy the set design conditions, and an area to be changed is set (step 64).

【００９３】ここで、従来技術の部分でも説明したが、
ある設計条件を満足させるために変更できるパターン領
域の候補は一般的に複数ある。この複数の候補の中から
適切なパターン変更領域Ｐを設計者が指定する。この例
では図１５で示すように、補助容量電極20のパターンを
変更するように設定する。[0093] Here, as described in the related art,
Generally, there are a plurality of pattern region candidates that can be changed to satisfy a certain design condition. The designer specifies an appropriate pattern change area P from the plurality of candidates. In this example, the pattern of the auxiliary capacitance electrode 20 is set to be changed as shown in FIG.

【００９４】次に、設定したパターンの変更領域Ｐの変
更方向と変更量pdの初期値を設定する（ステップ65）。
ここでは、図１６で示すように、指定した領域をＹ軸の
プラス方向に１μｍ変更するように初期値を設定する。
そして、この設定した変更領域を、設定して変更方向に
設定した変更量分パターン変更し（ステップ66）、変更
されたパターンは図１７で示すように、補助容量電極20
が小さくなった画素パターンとなる。Next, the change direction of the change area P of the set pattern and the initial value of the change amount pd are set (step 65).
Here, as shown in FIG. 16, the initial value is set so that the designated area is changed by 1 μm in the plus direction of the Y axis.
Then, the set change area is changed in pattern by the set change amount in the change direction (step 66), and the changed pattern is stored in the storage capacitor electrode 20 as shown in FIG.
Becomes a smaller pixel pattern.

【００９５】このように変更された画素パターンから、
ステップ62の処理と同様の処理によってパラメータが抽
出され（ステップ62）、変更したパターンから新たな書
き込み不足電圧Ｖ1a〔Ｖ〕が抽出される。すなわち、前
述したパターン演算手段27の機能として、変更された基
本パターンに対しても、パラメータを抽出処理する。From the pixel pattern thus changed,
The parameters are extracted by the same processing as the processing of step 62 (step 62), and a new underwriting voltage V1a [V] is extracted from the changed pattern. In other words, as a function of the above-described pattern calculation means 27, parameters are extracted from the changed basic pattern.

【００９６】次に、設定した設計条件と画素パターンか
らの抽出結果との誤差ｄを算出し（ステップ68）、誤差
ｄが基準以内であれば変更した画素パターンをハードデ
ィスクなどの記憶領域に保存するとともに、抽出された
パラーメータをコンピュータのディスプレイ上に表示さ
せる（ステップ70）。Next, an error d between the set design conditions and the extraction result from the pixel pattern is calculated (step 68), and if the error d is within a reference, the changed pixel pattern is stored in a storage area such as a hard disk. At the same time, the extracted parameters are displayed on the display of the computer (step 70).

【００９７】これに対し、誤差ｄが基準範囲外であれ
ば、この誤差が基準範囲に入るようにパターンの変更量
の再計算を図１９で示すように行ない。再計算の方法と
してはニュートン法を用いた。On the other hand, if the error d is outside the reference range, the pattern change amount is recalculated as shown in FIG. 19 so that this error falls within the reference range. The Newton method was used as the method of recalculation.

【００９８】以下、図１９を参照しながらパターン変更
量の再計算過程を説明する。初期の画素パターン、ステ
ップ25の処理により抽出された基本パターンからは前述
のように書き込み不足電圧Ｖ1 〔Ｖ〕が抽出されるが、
この書き込み不足電圧Ｖ1 〔Ｖ〕に対し、初期値のパタ
ーン変更量、ステップ65の処理により設定された変更量
pdを用いて１回目のパターン変更処理（ステップ66）が
行なわれ、この変更処理後の画素パターンから書き込み
不足電圧Ｖ1a〔Ｖ〕を抽出する（ステップ67）。そし
て、この変更後の書き込み不足電圧Ｖ1a〔Ｖ〕が設計条
件の誤差基準範囲外であれば（ステップ68）、書き込み
不足電圧Ｖ1 〔Ｖ〕から書き込み不足電圧Ｖ1a〔Ｖ〕を
差し引いた誤差により、２回目にどれだけの変更量pdi
で設計条件を満足するかを算出する（S29 ）。The recalculation process of the pattern change amount will be described below with reference to FIG. As described above, the underwriting voltage V1 [V] is extracted from the initial pixel pattern and the basic pattern extracted by the processing in step 25.
The amount of change in the pattern of the initial value, the amount of change set by the processing in step 65, with respect to this insufficient write voltage V1 [V]
The first pattern change process (step 66) is performed using pd, and the underwriting voltage V1a [V] is extracted from the pixel pattern after this change process (step 67). If the changed write undervoltage V1a [V] is outside the error reference range of the design condition (step 68), the error obtained by subtracting the write undervoltage V1a [V] from the write undervoltage V1 [V] is calculated as follows. Second time, how much change amount pdi
Is calculated to satisfy the design conditions (S29).

【００９９】ここで、パラメータによっては非線形であ
る場合もあり、２回のパターン変更で所望の誤差基準内
に収束するとは限らない。このような場合は、変更量の
再計算を反復的し、ステップ66ないし69の処理を自動的
に繰り返すことにより、パラメータが指定された値とな
る画素パターンを設計ができる。このため、ステップ68
およびステップ69の処理はパターンに対する変更指示手
段50として機能する。Here, some parameters may be non-linear, and two pattern changes do not always converge within a desired error criterion. In such a case, the recalculation of the change amount is repeatedly performed, and the processing of steps 66 to 69 is automatically repeated, so that a pixel pattern in which the parameter has a designated value can be designed. Therefore, step 68
And the processing of step 69 functions as the change instruction means 50 for the pattern.

【０１００】このように、画素パターン中で変更する領
域と、設計条件を指定すると、設計条件に近い画素パタ
ーンが自動的に求められる。このため、設計期間を短縮
できるとともに、手作業の工程を自動化したことによ
り、ミスが生じる可能性を排除でき、設計精度も向上す
る。たとえば、この実施の形態で説明したような画素構
造の場合ならば、１／５の期間で画素パタ−ンを設計で
きる。As described above, when the area to be changed in the pixel pattern and the design condition are designated, a pixel pattern close to the design condition is automatically obtained. For this reason, the design period can be shortened, and the possibility of making a mistake can be eliminated by automating the manual process, thereby improving the design accuracy. For example, in the case of the pixel structure as described in this embodiment, the pixel pattern can be designed in 1/5 period.

【０１０１】[0101]

【発明の効果】本発明によれば、基本パターンを構成す
る各要素パターンをそれぞれ認識する処理ならびに各要
素パターンの各パラメータを求める処理をそれぞれルー
ル化してプログラム本体から外してファイルに記述し、
各パラメータを得る処理に際しては対応するルールファ
イルを読み出して実行するようにしたので、製造工程や
設計方法の変更にも容易に対処できる。According to the present invention, the processing for recognizing each element pattern constituting the basic pattern and the processing for obtaining each parameter of each element pattern are respectively made into rules, and the rules are removed from the program body and described in a file.
In the process of obtaining each parameter, the corresponding rule file is read and executed, so that it is possible to easily cope with a change in the manufacturing process or the design method.

【０１０２】また、パラメータ演算手段により求められ
たパラメータのシミュレーション実行果を、コンピュー
タ上において、指定した設計値と比較し、これら両者の
差が設定値以上の場合、実行結果を設計値に近付ける方
向へパターン変更指示を生じ、変更指示によって変更さ
れたパターンに対しても、パラメータ演算を行なうよう
にしたので、設計者の手作業による反復作業の繰り返し
を要することなく、設計条件を満足させるためのパター
ン変更にも容易に対処できる。The results of the simulation of the parameters obtained by the parameter calculation means are compared on a computer with the designated design values. If the difference between the two is greater than the set value, the direction in which the execution results approach the design values is obtained. A parameter change instruction is generated, and the parameter calculation is performed on the pattern changed by the change instruction, so that the designer does not need to repeat the repetitive work manually, thereby satisfying the design conditions. Pattern changes can be easily handled.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明のパターンレイアウト方法の一実施の形
態を示すフローチャートである。FIG. 1 is a flowchart illustrating an embodiment of a pattern layout method according to the present invention.

【図２】同上各配線抵抗算出処理を示すフローチャート
である。FIG. 2 is a flowchart showing a wiring resistance calculation process of the above.

【図３】同上走査線の容量算出処理を示すフローチャー
トである。FIG. 3 is a flowchart showing a scanning line capacity calculation process of the same.

【図４】同上薄膜トランジスタのサイズパラメータ抽出
処理を示すフローチャートである。FIG. 4 is a flowchart showing a size parameter extraction process of the thin film transistor.

【図５】同上開口面積抽出処理を示すフローチャートで
ある。FIG. 5 is a flowchart showing an opening area extraction process according to the first embodiment;

【図６】同上レイアウト対象である１ドット分のパター
ンを示す平面図である。FIG. 6 is a plan view showing a pattern for one dot to be laid out in the embodiment;

【図７】同上図６のＡ−Ａ断面図である。FIG. 7 is a sectional view taken along the line AA of FIG. 6;

【図８】同上図６のＢ−Ｂ断面図である。FIG. 8 is a sectional view taken along line BB of FIG. 6;

【図９】同上図６のＣ−Ｃ断面図である。FIG. 9 is a sectional view taken along the line CC of FIG. 6;

【図１０】同上図６のパターンにおける薄まるトランジ
スタの部分を示す拡大図である。FIG. 10 is an enlarged view showing a portion of a transistor which becomes thinner in the pattern of FIG. 6;

【図１１】同上製造工程を変更した場合を示す図７に対
応するＡ−Ａ断面図である。FIG. 11 is an AA cross-sectional view corresponding to FIG. 7 and showing a case where the manufacturing process is changed.

【図１２】同上製造工程を変更した場合を示す図８に対
応するＢ−Ｂ断面図である。FIG. 12 is a BB sectional view corresponding to FIG. 8 and showing a case where the manufacturing process is changed.

【図１３】同上製造工程を変更した場合を示す図９に対
応するＣ−Ｃ断面図である。FIG. 13 is a CC sectional view corresponding to FIG. 9 and showing a case where the manufacturing process is changed.

【図１４】同上他の実施の形態を示すフローチャートで
ある。FIG. 14 is a flowchart showing another embodiment of the present invention.

【図１５】同上パターン変更処理を示す平面図である。FIG. 15 is a plan view showing a pattern changing process of the embodiment.

【図１６】同上パターン変更処理を示す平面図である。FIG. 16 is a plan view showing a pattern changing process of the above.

【図１７】同上パターン変更処理を示す平面図である。FIG. 17 is a plan view showing a pattern changing process of the above.

【図１８】同上パターン変更処理を示す平面図である。FIG. 18 is a plan view showing a pattern changing process of the embodiment.

【図１９】同上パターン変更処理を示す特性図である。FIG. 19 is a characteristic diagram showing a pattern changing process of the above.

【図２０】一般的な液晶表示装置の１画素パターン部分
の平面図である。FIG. 20 is a plan view of one pixel pattern portion of a general liquid crystal display device.

【図２１】従来例を示すフローチャートである。FIG. 21 is a flowchart showing a conventional example.

【図２２】従来例を示すフローチャートである。FIG. 22 is a flowchart showing a conventional example.

【符号の説明】[Explanation of symbols]

25 基本パターン抽出手段 26 記憶装置 27 パラメータ演算手段 29a 〜29f ルールファイル 50 変更指示手段 25 Basic pattern extraction means 26 Storage device 27 Parameter calculation means 29a to 29f Rule file 50 Change instruction means

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０１Ｌ 21/82 Ｃ ──────────────────────────────────────────────────の Continued on front page (51) Int.Cl. ⁶ Identification code FI H01L 21/82 C

Claims (8)

【特許請求の範囲】[Claims] 【請求項１】 任意に描かれた原パターンを記憶装置か
ら読み出し、 この読み出した原パターンを所定面積の領域に指定して
基本パターンを抽出し、 この抽出された基本パターンのデータを用い、この基本
パターンを構成する各要素パターンをそれぞれ認識する
とともに、これら認識された各要素パターンのパラメー
タを求め、 前記各要素パターンをそれぞれ認識する処理および各要
素パターンの各パラメータを求める処理をそれぞれルー
ル化してコンピュータ上のファイルに記述し、 前記各パラメータを得る処理に際してはそれぞれ対応す
るルールファイルを読み出して実行することを特徴とす
るパターンレイアウト方法。An original pattern arbitrarily drawn is read from a storage device, a basic pattern is extracted by designating the read original pattern as a region having a predetermined area, and data of the extracted basic pattern is used. Recognize each of the element patterns constituting the basic pattern, determine the parameters of each of the recognized element patterns. A pattern layout method which is described in a file on a computer and reads and executes a corresponding rule file when performing the process of obtaining the parameters. 【請求項２】 任意に描かれた原パターンを記憶装置か
ら読み出し、 この読み出した原パターンを所定面積の領域に指定して
基本パターンを抽出し、 この抽出された基本パターンのデータを用い、この基本
パターンを構成する各要素パターンをそれぞれ認識する
とともに、これら認識された各要素パターンのパラメー
タを求め、 この求められたパラメータを入力とするシミュレーショ
ンの実行結果を指定した設計値と比較し、 前記実行結果および設計値の差が設定値以上であると、
前記実行結果を設計値に近付ける方向に前記基本パター
ンを変更し、 前記実行結果および設計値の差が設定値以内となるまで
前記パラメータを求める処理以降を繰り返すことを特徴
とするパターンレイアウト方法。2. An original pattern arbitrarily drawn is read from a storage device, a basic pattern is extracted by designating the read original pattern as a region having a predetermined area, and data of the extracted basic pattern is used. Recognizing each of the element patterns constituting the basic pattern, determining the parameters of each of the recognized element patterns, comparing the result of the simulation with the obtained parameters as an input with a designated design value, If the difference between the result and the design value is greater than the set value,
A pattern layout method, comprising: changing the basic pattern so that the execution result approaches a design value; and repeating a process of obtaining the parameter until the difference between the execution result and the design value is within a set value. 【請求項３】 基本パターンの変更処理は、シミュレー
ションの実行結果と指定した設計値との差に対応して、
基本パターン中の変更領域およびその変更量と変更方向
を設定して行なうことを特徴とする請求項２記載のパタ
ーンレイアウト方法。3. The basic pattern changing process according to a difference between a simulation execution result and a designated design value,
3. The pattern layout method according to claim 2, wherein a change area in the basic pattern, a change amount thereof, and a change direction are set. 【請求項４】 任意に描かれた原パターンを記憶装置か
ら読み出す読出手段と、 この読み出した原パターンを所定面積の領域に指定して
基本パターンを抽出する基本パターン抽出手段と、 抽出された基本パターンのデータを用いこの基本パター
ンを構成する各要素パターンをそれぞれ認識するととも
に、これら認識された各要素パターンのパラメータを求
めるパラメータ演算手段と、 前記各要素パターンをそれぞれ認識する処理および各要
素パターン各パラメータを求める処理を実行させるルー
ルがそれぞれ記述されているファイルとを備え、 前記パラメータ演算手段は、各パラメータを求める毎に
対応するルールファイルを読み出して所定の処理を実行
することを特徴とするパターンレイアウト装置。4. A reading means for reading an arbitrarily drawn original pattern from a storage device, a basic pattern extracting means for designating the read original pattern as a region of a predetermined area and extracting a basic pattern, Each of the element patterns constituting the basic pattern is recognized using the data of the pattern, and a parameter calculating means for obtaining the parameters of the recognized element patterns is provided. A file in which rules for executing processing for obtaining parameters are described, wherein the parameter calculation means reads out a corresponding rule file every time each parameter is obtained and executes a predetermined processing. Layout equipment. 【請求項５】 任意に描かれた原パターンを記憶装置か
ら読み出す読出手段と、 この読み出した原パターンを所定面積の領域に指定して
基本パターンを抽出する基本パターン抽出手段と、 抽出された基本パターンのデータを用いこの基本パター
ンを構成する各要素パターンをそれぞれ認識するととも
に、これら認識された各要素パターンのパラメータを求
めるパラメータ演算手段と、 このパラメータ演算手段により求められたパラメータを
入力とするシミュレーションの実行結果を指定した設計
値と比較し、これら実行結果および設計値の差が設定値
以上の場合、前記実行結果を設計値に近付ける方向への
前記基本パターンに対する変更指示を生じる変更指示手
段とを備え、 前記パラメータ演算手段は、前記変更指示手段の指示に
よって変更された基本パターンに対してもパラメータ演
算することを特徴とするパターンレイアウト装置。5. A reading means for reading an arbitrarily drawn original pattern from a storage device, a basic pattern extracting means for designating the read original pattern as a region of a predetermined area and extracting a basic pattern, A parameter calculating means for recognizing each of the element patterns constituting the basic pattern using the data of the pattern, and obtaining parameters of the recognized element patterns; and a simulation using the parameters obtained by the parameter calculating means as inputs. Comparing the execution result with the designated design value, and when the difference between the execution result and the design value is equal to or greater than a set value, change instruction means for issuing a change instruction for the basic pattern in a direction to bring the execution result closer to the design value; Wherein the parameter calculation means changes according to an instruction from the change instruction means. Pattern layout apparatus, characterized in that the parameter calculation with respect to the basic patterns. 【請求項６】 変更指示手段は、シミュレーションの実
行結果と指定した設計値との差に対応して、基本パター
ン中の変更領域およびその変更量と変更方向を設定して
行なうことを特徴とする請求項５記載のパターンレイア
ウト装置。6. A change instructing means for setting a change area in a basic pattern, a change amount thereof, and a change direction in accordance with a difference between a simulation execution result and a designated design value. The pattern layout device according to claim 5. 【請求項７】 任意に描かれた原パターンを記憶装置か
ら読み出すステップと、 この読み出した原パターンを所定面積の領域に指定して
基本パターンを抽出するステップと、 抽出された基本パターンのデータを用いこの基本パター
ンを構成する各要素パターンをそれぞれ認識するととも
に、これら認識された各要素パターンのパラメータを求
めるステップと、 ファイルに保管された前記各要素パターンをそれぞれ認
識する処理および各要素パターンのパラメータを求める
処理をファイルから逐次読み出して実行させるステップ
とを有するパターンレイアウトプログラムを記録したコ
ンピュータ読み取り可能な記録媒体。7. A step of reading an arbitrarily drawn original pattern from a storage device, a step of designating the read original pattern as a region having a predetermined area and extracting a basic pattern, and a step of extracting data of the extracted basic pattern. A step of recognizing each of the element patterns constituting the basic pattern and obtaining a parameter of each of the recognized element patterns; and a process of recognizing each of the element patterns stored in a file and a parameter of each of the element patterns. A step of sequentially reading and executing a process for obtaining a pattern layout from a file. 【請求項８】 任意に描かれた原パターンを記憶装置か
ら読み出すステップと、 この読み出した原パターンを所定面積の領域に指定して
基本パターンを抽出するステップと、 抽出された基本パターンのデータを用い、この基本パタ
ーンを構成する各要素パターンをそれぞれ認識するとと
もに、これら認識された各要素パターンのパラメータを
求めるステップと、 この求められたパラメータを入力とするシミュレーショ
ンの実行結果を指定した設計値と比較し、これら実行結
果および設計値の差が設定値以上の場合、前記実行結果
を設計値に近付ける方向への前記基本パターンに対する
変更指示するステップと、 前記差が設定値以内となるまで前記パラメータを求める
処理以降を繰り返えさせるステップとを具備したことを
特徴とするパターンレイアウトプログラムを記録したコ
ンピュータ読み取り可能な記録媒体。8. A step of reading an arbitrarily drawn original pattern from a storage device, a step of designating the read original pattern as a region having a predetermined area and extracting a basic pattern, and a step of extracting data of the extracted basic pattern. The step of obtaining parameters of each of the recognized element patterns, and a design value specifying a simulation execution result using the obtained parameters as an input. Comparing, if the difference between the execution result and the design value is equal to or greater than a set value, instructing a change to the basic pattern in a direction to bring the execution result closer to the design value; and And a step of repeating the processing for obtaining A computer-readable recording medium a layout program.