JPH1126803A - Avalanche photo diode - Google Patents
Avalanche photo diodeInfo
- Publication number
- JPH1126803A JPH1126803A JP9183990A JP18399097A JPH1126803A JP H1126803 A JPH1126803 A JP H1126803A JP 9183990 A JP9183990 A JP 9183990A JP 18399097 A JP18399097 A JP 18399097A JP H1126803 A JPH1126803 A JP H1126803A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- type
- semiconductor substrate
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、暗電流を抑制して
信頼性を向上したアバランシェ・フォト・ダイオードに
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an avalanche photodiode having improved reliability by suppressing dark current.
【０００２】近年、光通信は高速化及び大容量化を指向
しているので、その光源として用いられているアバラン
シェ・フォト・ダイオード（ａｖａｌａｎｃｈｅ ｐｈ
ｏｔｏ ｄｉｏｄｅ：ＡＰＤ）も高速化を要求されてい
るところであり、本発明は、その要求に応える一手段を
提供する。2. Description of the Related Art In recent years, optical communication has been aimed at high speed and large capacity, so that avalanche photodiodes used as light sources thereof have been developed.
However, the present invention also provides a means for responding to the demand for high speed (auto diode: APD).
【０００３】[0003]
【従来の技術】一般に、ＡＰＤの動作速度を制限してい
る因子の一つに増倍帯域幅積があり、これは、ＡＰＤに
於ける増倍層の材料に於ける正孔と電子のイオン化率の
比で決定され、電子及び正孔何れかのイオン化率が大き
い程好ましい。2. Description of the Related Art In general, one of the factors limiting the operation speed of an APD is the multiplication bandwidth product, which is the ionization of holes and electrons in the material of the multiplication layer in the APD. It is determined by the ratio of the ratios, and the larger the ionization ratio of either the electron or the hole, the better.
【０００４】現在、２．５〔Ｇビット／秒〕の高速光通
信用として実用化されているＡＰＤでは、ＩｎＰを増倍
層に、また、ＩｎＧａＡｓを光吸収層にそれぞれ用いて
いるが、ＩｎＰに於ける正孔と電子のイオン化率の比
は、２程度であって、増倍帯域幅積は、８０〔ＧＨｚ〕
程度に制限されている。At present, in an APD practically used for high-speed optical communication of 2.5 [G bits / second], InP is used for a multiplication layer and InGaAs is used for a light absorption layer. Is about 2 and the multiplication bandwidth product is 80 [GHz].
Limited to a degree.
【０００５】この為、増倍層としてイオン化率比が大き
いＡｌＩｎＡｓ（バリヤ層）／ＩｎＧａＡｓ（井戸層）
からなる量子井戸を用いたＡＰＤ、或いは、増倍層をＳ
ｉにしたＡＰＤなどが提案されている。For this reason, AlInAs (barrier layer) / InGaAs (well layer) having a high ionization ratio as a multiplication layer.
APD using a quantum well consisting of
i. APD and the like have been proposed.
【０００６】図５は増倍層にＳｉを用いた既知のＡＰＤ
を表す要部切断側面図である（要すれば、「Ａ．Ｒ．Ｈ
ａｗｋｉｎｓ，ｅｔ ａｌ． Ａｐｐｌ．Ｐｈｙｓ．Ｌ
ｅｔｔ．７０（３），２０，ｐｐ３０３，１９９７」を
参照）。FIG. 5 shows a known APD using Si as a multiplication layer.
FIG. 4 is a side view of a main part cutaway showing “A.R.H.
awkins, et al. Appl. Phys. L
ett. 70 (3), 20, pp303, 1997 ").
【０００７】図に於いて、１はｎ型Ｓｉ基板、２はｐ型
電界降下領域（増倍層）、３はｎ−ＩｎＧａＡｓ光吸収
領域、３Ａはガード・リング、４はｐ+ −ＩｎＧａＡｓ
濃度遷移領域、５はｐ+ −ＩｎＧａＡｓコンタクト領
域、６はポリイミドからなる絶縁膜、７はＡｕＺｎから
なるｐ側電極、８はＡｌからなるｎ側電極をそれぞれ示
している。In the drawing, 1 is an n-type Si substrate, 2 is a p-type electric field drop region (multiplier layer), 3 is an n-InGaAs light absorption region, 3A is a guard ring, and 4 is p + -InGaAs.
A concentration transition region, 5 is a p + -InGaAs contact region, 6 is an insulating film made of polyimide, 7 is a p-side electrode made of AuZn, and 8 is an n-side electrode made of Al.
【０００８】このＡＰＤでは、ｎ型Ｓｉ基板１の裏面側
を研磨して薄層化し、その面から光を入射させるように
している。In this APD, the rear surface of the n-type Si substrate 1 is polished to a thin layer, and light is incident from the surface.
【０００９】通常、ＡｌＩｎＡｓ／ＩｎＧａＡｓ量子井
戸、或いは、Ｓｉでは、電子のイオン化率が正孔のイオ
ン化率を上回る為、光吸収領域から電界降下領域に注入
されるキャリヤは電子でなくてはならず、従来のＩｎＰ
系ＡＰＤとは、ｐｎの導電型が逆になる。Normally, in AlInAs / InGaAs quantum wells or Si, since the ionization rate of electrons exceeds the ionization rate of holes, carriers injected from the light absorption region into the electric field drop region must be electrons. , Conventional InP
The pn conductivity type is opposite to that of the system APD.
【００１０】ＩｎＰ系ＡＰＤとｐｎの導電型を逆転させ
た場合、ガード・リングはｎ型にしなければならない
が、ｎ型不純物はｐ型不純物と異なって、ガード・リン
グを形成できるほど深くイオン注入することは困難であ
り、従って、表面からイオン注入することが必要なプレ
ーナ構造のＡＰＤは実現されていない。When the conductivity types of the InP-based APD and pn are reversed, the guard ring must be n-type. However, unlike the p-type impurity, the n-type impurity is ion-implanted deep enough to form the guard ring. Therefore, an APD having a planar structure that requires ion implantation from the surface has not been realized.
【００１１】そこで、例えば図５に見られるように、所
要の半導体層を積層し、メサ構造にしているのである
が、メサ構造では、エネルギ・バンド・ギャップが狭い
光吸収領域３の部分に於いて、空乏層が半導体と空気や
保護膜との境界に接触することになるので、暗電流が増
加したり、或いは、長時間に亙って使用すると暗電流が
増減する。For this reason, as shown in FIG. 5, for example, required semiconductor layers are laminated to form a mesa structure. In the mesa structure, a portion of the light absorption region 3 having a narrow energy band gap is formed. Since the depletion layer comes into contact with the boundary between the semiconductor and air or the protective film, the dark current increases, or the dark current increases or decreases when used for a long time.
【００１２】[0012]
【発明が解決しようとする課題】本発明では、空乏層が
半導体と空気や保護膜との境界に接触し、暗電流が増加
したり、或いは、暗電流の長時間信頼性に問題が生ずる
ことを光吸収領域上の窓領域の材料を適切に選択する旨
の簡単な手段で解消し、信頼性が高いＡＰＤを実現しよ
うとする。According to the present invention, the depletion layer comes into contact with the boundary between the semiconductor and air or the protective film, and the dark current increases, or a problem occurs in the long-term reliability of the dark current. Is solved by a simple means of appropriately selecting the material of the window region on the light absorption region, and an attempt is made to realize a highly reliable APD.
【００１３】[0013]
【課題を解決するための手段】本発明は、光吸収領域に
生成される空乏層が、半導体と半導体でないものとの境
界に接触して発生する暗電流をエネルギ・バンド・ギャ
ップが大きい半導体で抑止することが基本になってい
る。According to the present invention, a depletion layer generated in a light absorption region contacts a boundary between a semiconductor and a non-semiconductor to generate a dark current in a semiconductor having a large energy band gap. Deterrence is fundamental.
【００１４】前記したところから、本発明に依るアバラ
ンシェ・フォト・ダイオードに於いては、 （１）高不純物濃度の反対導電型不純物導入領域（例え
ばｐ−不純物導入領域１２）及び該反対導電型不純物導
入領域を囲む低不純物濃度の反対導電型不純物導入領域
（例えばｐ- −ガード・リング１２Ａ）が形成された一
導電型半導体基板（例えばｎ−Ｓｉ半導体基板１１）
と、該一導電型半導体基板に順に積層形成された一導電
型光吸収領域（例えばｎ−ＩｎＧａＡｓ光吸収領域１
３）及び該一導電型光吸収領域に比較して広いエネルギ
・バンド・ギャップをもつ一導電型窓領域（例えばｎ−
ＩｎＰ窓領域１４）と、該一導電型窓領域内に前記高不
純物濃度の反対導電型不純物導入領域に略対向して形成
された反対導電型コンタクト領域（例えばｐ+ −コンタ
クト領域１５）とを備えてなることを特徴とするか、又
は、From the above description, in the avalanche photodiode according to the present invention, (1) a high-impurity-concentration impurity-doped region (for example, p-impurity-doped region 12) and the opposite-conductivity-type impurity are introduced. One conductivity type semiconductor substrate (for example, n-Si semiconductor substrate 11) having a low impurity concentration opposite conductivity type impurity introduction region (for example, p − − guard ring 12A) surrounding the introduction region.
And a one-conductivity-type light-absorbing region (for example, n-InGaAs light-absorbing region 1) sequentially formed on the one-conductivity-type semiconductor substrate.
3) and a one-conductivity type window region (for example, n-type) having a wider energy band gap compared to the one-conductivity type light absorption region.
An InP window region 14) and an opposite conductivity type contact region (for example, ap + -contact region 15) formed in the one conductivity type window region so as to be substantially opposed to the high impurity concentration opposite conductivity type impurity introduction region. Characterized by being provided, or
【００１５】（２）前記（１）に於いて、一導電型半導
体基板がｎ−Ｓｉ半導体基板、一導電型光吸収領域がｎ
−ＩｎＧａＡｓ光吸収領域、一導電型窓領域がｎ型Ｉｎ
Ｐ窓領域、反対導電型コンタクト領域がｐ型コンタクト
領域であることを特徴とするか、又は、(2) In the above (1), the one conductivity type semiconductor substrate is an n-Si semiconductor substrate, and the one conductivity type light absorbing region is n.
-InGaAs light absorption region, one conductivity type window region is n-type In
The P window region, the opposite conductivity type contact region is a p-type contact region, or
【００１６】（３）前記（１）に於いて、一導電型半導
体基板がＡｌＩｎＡｓ／ＩｎＧａＡｓ量子井戸を表面に
形成したｎ−ＩｎＰ半導体基板、一導電型光吸収領域が
ｎ−ＩｎＧａＡｓ光吸収領域、一導電型窓領域がｎ型Ｉ
ｎＰ窓領域、反対導電型コンタクト領域がｐ型コンタク
ト領域であることを特徴とする。(3) In the above (1), the one conductivity type semiconductor substrate is an n-InP semiconductor substrate having an AlInAs / InGaAs quantum well formed on the surface thereof, the one conductivity type light absorption region is an n-InGaAs light absorption region, One conductivity type window region is n-type I
The nP window region and the opposite conductivity type contact region are p-type contact regions.
【００１７】前記手段を採ることに依り、空乏層が半導
体と半導体以外のものとの境界に接触して発生する暗電
流は抑止され、しかも、その効果を得るのに必要な手段
は、光吸収領域上の窓領域を構成する材料を選択し、エ
ネルギ・バンド・ギャップを大きくすることのみで足り
るので、その実現は極めて簡単且つ容易である。By adopting the above-mentioned means, the dark current generated when the depletion layer comes into contact with the boundary between the semiconductor and the non-semiconductor is suppressed, and the means necessary for obtaining the effect is light absorption. The realization is extremely simple and easy, since it is sufficient to select only the material constituting the window region over the region and to increase the energy band gap.
【００１８】[0018]
【発明の実施の形態】図１は本発明に於ける一実施の形
態を説明する為のＡＰＤを表す要部切断側面図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a cutaway side view showing a main part of an APD for explaining an embodiment of the present invention.
【００１９】図に於いて、１１はｎ−Ｓｉ半導体基板、
１２は電界降下領域又は電界降下領域兼増幅領域である
ｐ−不純物導入領域、１２Ａはｐ- −ガード・リング、
１３はｎ−ＩｎＧａＡｓ光吸収領域、１４はｎ−ＩｎＰ
窓領域、１５はｐ+ −コンタクト領域、１６はｐ側電
極、１７はｎ側電極をそれぞれ示している。In the figure, 11 is an n-Si semiconductor substrate,
12 electric field drop area or field drop region and amplification region is p- impurity introduction regions, 12A is p - - guard ring,
13 is an n-InGaAs light absorption region, 14 is n-InP
A window region, 15 is a p + -contact region, 16 is a p-side electrode, and 17 is an n-side electrode.
【００２０】この実施の形態に依るＡＰＤでは、光吸収
領域１３上に在る窓領域１４を構成する材料として、光
吸収領域１３を構成するＩｎＧａＡｓに比較し、エネル
ギ・バンド・ギャップが広いＩｎＰを選択してあるの
で、本来であれば、光吸収領域１３で生成される空乏層
が接するであろう半導体と半導体以外のものとの境界に
エネルギ・バンド・ギャップが広いＩｎＰからなる窓領
域１４が位置しているので、暗電流が流れることは確実
に抑止される。In the APD according to this embodiment, InP having a wider energy band gap than InGaAs forming the light absorbing region 13 is used as a material forming the window region 14 on the light absorbing region 13. The window region 14 made of InP having a wide energy band gap is provided at the boundary between the semiconductor and the non-semiconductor which would normally be in contact with the depletion layer generated in the light absorption region 13 because of the selection. As a result, the flow of dark current is reliably suppressed.
【００２１】図２乃至図４は一実施の形態であるＡＰＤ
を製造する工程を説明する為の工程要所に於けるＡＰＤ
を表す要部切断側面図であり、以下、これ等の図を参照
しつつ説明する。尚、図１に於いて用いた記号と同記号
は同部分を表すか或いは同じ意味を持つものとする。FIGS. 2 to 4 show an APD according to an embodiment.
APD at key process points to explain the process of manufacturing
FIG. 4 is a sectional view of a main part showing a main part. Hereinafter, description will be made with reference to these figures. Note that the same symbols as those used in FIG. 1 represent the same parts or have the same meaning.
【００２２】図２（Ａ）参照 ２−（１） リソグラフィ技術に於けるレジスト・プロセスを適用す
ることに依り、ｎ−Ｓｉ半導体基板１１上に直径が例え
ば３０〔μｍ〕の開口をもつレジスト膜を形成する。2 (A) 2- (1) A resist film having an opening having a diameter of, for example, 30 [μm] on the n-Si semiconductor substrate 11 by applying a resist process in lithography technology. To form
【００２３】２−（２） イオン注入法を適用することに依り、レジスト膜をマス
クとして硼素イオンの打ち込みを行なって、ｎ−Ｓｉ半
導体基板１１に電界降下領域又は電界降下領域兼増幅領
域の役割を果たすｐ−不純物導入領域１２を形成する。2- (2) Boron ions are implanted by using the resist film as a mask by applying the ion implantation method, and the role of the electric field drop region or the electric field drop region and the amplifying region is formed in the n-Si semiconductor substrate 11. Is formed.
【００２４】この場合の不純物濃度は５×１０16〔c
m-3〕、ｐ−不純物導入領域１２の深さは０．５〔μ
ｍ〕とした。In this case, the impurity concentration is 5 × 10 16 [c
m −3 ], and the depth of the p-impurity introduction region 12 is 0.5 μm
m].
【００２５】２−（３） レジスト膜を除去してから、前記同様の手段を採って、
ｐ−不純物導入領域１２の周辺を臨む幅が例えば５〔μ
ｍ〕の帯状円形開口をもつレジスト膜を新たに形成す
る。2- (3) After removing the resist film, the same means as described above is adopted.
The width facing the periphery of the p-impurity introduction region 12 is, for example, 5 [μ].
m], a resist film having a band-shaped circular opening is newly formed.
【００２６】２−（４） イオン注入法を適用することに依り、レジスト膜をマス
クとして硼素イオンの打ち込みを行なって、ｎ−Ｓｉ半
導体基板１１に於けるｐ−不純物導入領域１２の周辺に
ｐ- −ガード・リング１２Ａを形成する。2- (4) By applying the ion implantation method, boron ions are implanted using the resist film as a mask, and a p-type impurity is implanted around the p-impurity introduction region 12 in the n-Si semiconductor substrate 11. - - to form a guard ring 12A.
【００２７】この場合の不純物濃度は１×１０16〔c
m-3〕、ｐ- −ガード・リング１２Ａの深さは２．０
〔μｍ〕とした。In this case, the impurity concentration is 1 × 10 16 [c
m −3 ], and the depth of the p − − guard ring 12A is 2.0
[Μm].
【００２８】図２（Ｂ）参照 ２−（５）有機金属気相堆積（ｍｅｔａｌｏｒｇａｎｉ
ｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ：ＭＯＶＰＥ）法を適用することに依
り、前記ｎ−Ｓｉ半導体基板とは別にＩｎＰ基板２１上
にエッチング停止領域２２、窓領域１４、光吸収領域１
３を成長させる。See FIG. 2B. 2- (5) Metalorganic vapor phase deposition (metalorgani)
By applying a c vapor phase epitaxy (MOVPE) method, an etching stop region 22, a window region 14, and a light absorption region 1 are formed on an InP substrate 21 separately from the n-Si semiconductor substrate.
Grow 3.
【００２９】ここで成長させた各半導体領域に関する主
要なデータを例示すると次の通りである。 エッチング停止領域２２について 材料：ＩｎＧａＡｓ 厚さ：０．５〔μｍ〕 窓領域１４について 材料：ｎ−ＩｎＰ 不純物濃度：１×１０15〔cm-3〕 厚さ：１〔μｍ〕 光吸収領域１３について 材料：ｎ−ＩｎＧａＡｓ 不純物濃度：１×１０15〔cm-3〕 厚さ：１〔μｍ〕Examples of main data relating to each semiconductor region grown here are as follows. About the etching stop region 22 Material: InGaAs Thickness: 0.5 [μm] About the window region 14 Material: n-InP Impurity concentration: 1 × 10 15 [cm −3 ] Thickness: 1 [μm] About the light absorbing region 13 Material: n-InGaAs Impurity concentration: 1 × 10 15 [cm −3 ] Thickness: 1 [μm]
【００３０】図３（Ａ）参照 ３−（１） ウエハ・フュージョンを行なうことに依り、ｎ−Ｓｉ半
導体基板１１とＩｎＰ基板２１とを貼り合わせる。即
ち、ｎ型Ｓｉ半導体基板１１とｎ−ＩｎＧａＡｓ光吸収
領域１３とを直接合わせ、例えば３〔ＧＰａ〕の圧力を
加えた状態で、Ｈ2 ガス中で、６５０〔℃〕の温度で２
０〔分〕間の加熱を行なって、両者を貼り合わせる。Referring to FIG. 3A, 3- (1) the n-Si semiconductor substrate 11 and the InP substrate 21 are bonded together by performing wafer fusion. That, combined with the n-type Si semiconductor substrate 11 and the n-InGaAs light absorbing region 13 directly, in a condition of a pressure of for example 3 [GPa], with H 2 gas, 2 at a temperature of 650 [℃]
Heating is performed for 0 [minutes], and the two are stuck together.
【００３１】図３（Ｂ）参照 ３−（２） エッチャントをＨＣｌとするウエット・エッチング法を
適用することに依って、ＩｎＰ基板２１を除去する。
尚、このエッチングは、エッチング停止領域２２の存在
で、自動的に停止される。3 (B) 3- (2) The InP substrate 21 is removed by applying a wet etching method using HCl as an etchant.
This etching is automatically stopped by the presence of the etching stop region 22.
【００３２】３−（３） エッチャントをＨＮＯ3 とするウエット・エッチング法
を適用することに依って、ＩｎＧａＡｓからなるエッチ
ング停止領域２２を除去して窓領域１４を表出させる。3- (3) The window region 14 is exposed by removing the etching stop region 22 made of InGaAs by applying a wet etching method using HNO 3 as an etchant.
【００３３】図４参照 ４−（１） ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉ
ｔｉｏｎ）法及び通常のリソグラフィ技術を適用するこ
とに依って、窓領域１４上のコンタクト領域形成予定部
分に直径が例えば３２〔μｍ〕の開口をもったＳｉＮ膜
を形成する。See FIG. 4 4- (1) CVD (chemical vapor deposition)
By applying a lithography technique and a normal lithography technique, a SiN film having an opening having a diameter of, for example, 32 [μm] is formed on a portion of the window region 14 where a contact region is to be formed.
【００３４】４−（２） 気相拡散法を適用することに依り、ＳｉＮ膜をマスクと
してＺｎの拡散を行なって、窓領域１４にｐ+ −コンタ
クト領域１５を形成する。4- (2) The p + -contact region 15 is formed in the window region 14 by diffusing Zn using the SiN film as a mask by applying the gas phase diffusion method.
【００３５】この拡散で形成されたｐ+ −コンタクト領
域１５に於ける不純物濃度は５×１０18〔cm-3〕であっ
て、その深さは窓領域１４の厚さと殆ど同等、即ち、１
〔μｍ〕程度である。The impurity concentration in the p + -contact region 15 formed by this diffusion is 5 × 10 18 [cm -3 ], and the depth thereof is almost equal to the thickness of the window region 14, that is, 1
[Μm].
【００３６】４−（３） リソグラフィ技術に於けるレジスト・プロセス、真空蒸
着法、リフト・オフ法を適用することに依り、ｐ+ −コ
ンタクト領域１５上には、厚さが例えば１００〔ｎｍ〕
／２００〔ｎｍ〕／５００〔ｎｍ〕のＴｉ／Ｐｔ／Ａｕ
からなるｐ側電極１６を形成し、そして、ｎ−Ｓｉ半導
体基板１１の裏面には、厚さが例えば３００〔ｎｍ〕／
２７００〔ｎｍ〕のＡｕＧｅ／Ａｕからなるｎ側電極１
７を形成する。4- (3) A thickness of, for example, 100 nm is formed on the p + -contact region 15 by applying a resist process, a vacuum deposition method, and a lift-off method in the lithography technique.
/ 200 [nm] / 500 [nm] Ti / Pt / Au
The n-Si semiconductor substrate 11 has a thickness of, for example, 300 nm / nm on the back surface of the n-Si semiconductor substrate 11.
N-side electrode 1 of 2700 [nm] made of AuGe / Au
7 is formed.
【００３７】本発明は、前記実施の形態に限られること
なく、多くの改変を実現させることが可能であり、例え
ばＳｉ半導体基板の代わりにｎ−ＩｎＰ半導体基板上に
例えばＡｌＩｎＡｓ（バリヤ層）／ＩｎＧａＡｓ（井戸
層）からなるＭＱＷ（ｍｕｌｔｉｐｌｅ ｑｕａｎｔｕ
ｍ ｗｅｌｌｓ）を成長させたものを用いても良く、そ
の場合、ＭＱＷは増倍層として働くことは云うまでもな
い。The present invention can realize many modifications without being limited to the above embodiment. For example, instead of an Si semiconductor substrate, for example, an AlInAs (barrier layer) / barrier layer may be formed on an n-InP semiconductor substrate. MQW (multiple quantum) composed of InGaAs (well layer)
m wells) may be used. In this case, needless to say, MQW functions as a multiplication layer.
【００３８】[0038]
【発明の効果】本発明に依るアバランシェ・フォト・ダ
イオードに於いては、高不純物濃度の反対導電型不純物
導入領域及び反対導電型不純物導入領域を囲む低不純物
濃度の反対導電型不純物導入領域が形成された一導電型
半導体基板、一導電型半導体基板に順に積層形成された
一導電型光吸収領域及び一導電型光吸収領域に比較して
広いエネルギ・バンド・ギャップをもつ一導電型窓領
域、一導電型窓領域内に高不純物濃度の反対導電型不純
物導入領域に略対向して形成された反対導電型コンタク
ト領域を備える。In the avalanche photodiode according to the present invention, a high impurity concentration opposite conductivity type impurity introduction region and a low impurity concentration opposite conductivity type impurity introduction region surrounding the opposite conductivity type impurity introduction region are formed. One conductivity type semiconductor substrate, one conductivity type light absorption region and a one conductivity type window region having a wider energy band gap compared to the one conductivity type light absorption region sequentially formed on the one conductivity type semiconductor substrate, An opposite-conductivity-type contact region is formed in the one-conductivity-type window region so as to substantially face the opposite-conductivity-type impurity introduction region having a high impurity concentration.
【００３９】前記構成を採ることに依り、空乏層が半導
体と半導体以外のものとの境界に接触して発生する暗電
流は抑止され、しかも、その効果を得るのに必要な手段
は、光吸収領域上の窓領域を構成する材料を選択し、エ
ネルギ・バンド・ギャップを大きくすることのみで足り
るので、その実現は極めて簡単且つ容易である。By adopting the above configuration, the dark current generated when the depletion layer comes into contact with the boundary between the semiconductor and the non-semiconductor is suppressed, and the means necessary for obtaining the effect is light absorption. The realization is extremely simple and easy, since it is sufficient to select only the material constituting the window region over the region and to increase the energy band gap.
【図１】本発明に於ける一実施の形態を説明する為のＡ
ＰＤを表す要部切断側面図である。FIG. 1 is a diagram for explaining an embodiment of the present invention;
It is a principal part cut side view showing PD.
【図２】一実施の形態であるＡＰＤを製造する工程を説
明する為の工程要所に於けるＡＰＤを表す要部切断側面
図である。FIG. 2 is a fragmentary side view showing an APD at a key point in a process for explaining a process of manufacturing the APD according to the embodiment;
【図３】一実施の形態であるＡＰＤを製造する工程を説
明する為の工程要所に於けるＡＰＤを表す要部切断側面
図である。FIG. 3 is a fragmentary side view showing the APD at a key process point for explaining a process of manufacturing the APD according to the embodiment;
【図４】一実施の形態であるＡＰＤを製造する工程を説
明する為の工程要所に於けるＡＰＤを表す要部切断側面
図である。FIG. 4 is a fragmentary side view showing the APD at a key step in the process for explaining the step of manufacturing the APD according to the embodiment;
【図５】増倍層にＳｉを用いた既知のＡＰＤを表す要部
切断側面図である。FIG. 5 is a sectional side view showing a main part of a known APD using Si for a multiplication layer.
１１ ｎ−Ｓｉ半導体基板 １２ 電界降下領域又は電界降下領域兼増幅領域である
ｐ−不純物導入領域 １２Ａ ｐ- −ガード・リング １３ ｎ−ＩｎＧａＡｓ光吸収領域 １４ ｎ−ＩｎＰ窓領域 １５ ｐ+ −コンタクト領域 １６ ｐ側電極 １７ ｎ側電極Reference Signs List 11 n-Si semiconductor substrate 12 p-impurity introduction region serving as electric field drop region or electric field drop region and amplifying region 12A p − − guard ring 13 n-InGaAs light absorption region 14 n-InP window region 15 p + − contact region 16 p-side electrode 17 n-side electrode
Claims (3)
及び該反対導電型不純物導入領域を囲む低不純物濃度の
反対導電型不純物導入領域が形成された一導電型半導体
基板と、 該一導電型半導体基板に順に積層形成された一導電型光
吸収領域及び該一導電型光吸収領域に比較して広いエネ
ルギ・バンド・ギャップをもつ一導電型窓領域と、 該一導電型窓領域内に前記高不純物濃度の反対導電型不
純物導入領域に略対向して形成された反対導電型コンタ
クト領域とを備えてなることを特徴とするアバランシェ
・フォト・ダイオード。A first conductivity type semiconductor substrate having a high impurity concentration opposite conductivity type impurity introduction region and a low impurity concentration opposite conductivity type impurity introduction region surrounding the opposite conductivity type impurity introduction region; A one-conductivity-type light-absorbing region and a one-conductivity-type window region having a wider energy band gap as compared to the one-conductivity-type light-absorption region; An avalanche photodiode, comprising: an opposite conductivity type contact region formed substantially opposite to a high impurity concentration opposite conductivity type impurity introduction region.
板、一導電型光吸収領域がｎ−ＩｎＧａＡｓ光吸収領
域、一導電型窓領域がｎ型ＩｎＰ窓領域、反対導電型コ
ンタクト領域がｐ型コンタクト領域であることを特徴と
する請求項１記載のアバランシェ・フォト・ダイオー
ド。2. A semiconductor substrate of one conductivity type is an n-Si semiconductor substrate, a light absorption region of one conductivity type is an n-InGaAs light absorption region, a window region of one conductivity type is an n-type InP window region, and a contact region of opposite conductivity type is p. 2. The avalanche photodiode according to claim 1, wherein the photodiode is a type contact region.
ＧａＡｓ量子井戸を表面に形成したｎ−ＩｎＰ半導体基
板、一導電型光吸収領域がｎ−ＩｎＧａＡｓ光吸収領
域、一導電型窓領域がｎ型ＩｎＰ窓領域、反対導電型コ
ンタクト領域がｐ型コンタクト領域であることを特徴と
する請求項１記載のアバランシェ・フォト・ダイオー
ド。3. The semiconductor substrate according to claim 1, wherein the one conductivity type semiconductor substrate is AlInAs / In.
N-InP semiconductor substrate having a GaAs quantum well formed on the surface, one conductivity type light absorption region is an n-InGaAs light absorption region, one conductivity type window region is an n-type InP window region, and the opposite conductivity type contact region is a p-type contact region. The avalanche photodiode according to claim 1, wherein
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9183990A JPH1126803A (en) | 1997-07-09 | 1997-07-09 | Avalanche photo diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9183990A JPH1126803A (en) | 1997-07-09 | 1997-07-09 | Avalanche photo diode |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1126803A true JPH1126803A (en) | 1999-01-29 |
Family
ID=16145395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9183990A Withdrawn JPH1126803A (en) | 1997-07-09 | 1997-07-09 | Avalanche photo diode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1126803A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI567959B (en) * | 2014-08-07 | 2017-01-21 | 豪威科技股份有限公司 | Method of fabricating a single photon avalanche diode imaging sensor |
| WO2019188244A1 (en) * | 2018-03-27 | 2019-10-03 | パナソニックＩｐマネジメント株式会社 | Optical detector |
-
1997
- 1997-07-09 JP JP9183990A patent/JPH1126803A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI567959B (en) * | 2014-08-07 | 2017-01-21 | 豪威科技股份有限公司 | Method of fabricating a single photon avalanche diode imaging sensor |
| WO2019188244A1 (en) * | 2018-03-27 | 2019-10-03 | パナソニックＩｐマネジメント株式会社 | Optical detector |
| CN111902949A (en) * | 2018-03-27 | 2020-11-06 | 松下知识产权经营株式会社 | Light detector |
| JPWO2019188244A1 (en) * | 2018-03-27 | 2021-03-25 | パナソニックＩｐマネジメント株式会社 | Photodetector |
| CN111902949B (en) * | 2018-03-27 | 2024-02-23 | 松下知识产权经营株式会社 | Photodetector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2762939B2 (en) | Superlattice avalanche photodiode | |
| JP2601231B2 (en) | Superlattice avalanche photodiode | |
| JP4234116B2 (en) | Avalanche photodiode | |
| EP0131437B1 (en) | Heterojunction avalanche photodiode | |
| JP3996699B2 (en) | Semiconductor photodetector | |
| US20060110841A1 (en) | Avalanche photodiode | |
| US8659053B2 (en) | Semiconductor light detecting element | |
| JP3828982B2 (en) | Semiconductor photo detector | |
| JP2009252769A (en) | Semiconductor light-receiving element | |
| JP2006040919A (en) | Avalanche photodiode | |
| US11799047B2 (en) | Avalanche photodiode and method for manufacturing same | |
| KR100509355B1 (en) | Photo-diode and method for fabricating the same | |
| JP4166560B2 (en) | Avalanche photodiode and manufacturing method thereof | |
| JPS63955B2 (en) | ||
| JP2937166B2 (en) | Avalanche photodiode | |
| JPH1126803A (en) | Avalanche photo diode | |
| JP4486603B2 (en) | Semiconductor photo detector | |
| JP2885164B2 (en) | Superlattice avalanche photodiode | |
| JP3199329B2 (en) | Method of manufacturing semiconductor laser device | |
| JPH05102517A (en) | Avalanche photodiode and its manufacturing method | |
| JP3238823B2 (en) | Light receiving element | |
| KR0175441B1 (en) | Method for fabricating avalanche photodiode | |
| JP2854634B2 (en) | Light receiving device | |
| JPH11274545A (en) | Semiconductor photo detector | |
| JP2001111095A (en) | Heterojunction bipolar transistor integrated light- receiving circuit and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041005 |