JPH11262098A - Pseudo-stereophonic conversion device - Google Patents
Pseudo-stereophonic conversion deviceInfo
- Publication number
- JPH11262098A JPH11262098A JP10369688A JP36968898A JPH11262098A JP H11262098 A JPH11262098 A JP H11262098A JP 10369688 A JP10369688 A JP 10369688A JP 36968898 A JP36968898 A JP 36968898A JP H11262098 A JPH11262098 A JP H11262098A
- Authority
- JP
- Japan
- Prior art keywords
- pseudo
- stereo
- fir digital
- signal
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stereophonic System (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、モノラル信号か
らステレオ信号を疑似的に生成する疑似ステレオ化装置
に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a pseudo-stereo apparatus for pseudo-generating a stereo signal from a monaural signal.
【0002】[0002]
【従来の技術】モノラル信号からステレオ信号を疑似的
に生成する疑似ステレオ化方法には、主として2つの方
法がある。つまり、コムフィルタ方式と、帯域分割方式
とがある。 (1)コムフィルタ方式 図5は、コムフィルタ方式を採用した疑似ステレオ化装
置の構成を示している。2. Description of the Related Art There are mainly two methods for pseudo-stereo conversion from a monaural signal to a stereo signal. That is, there are a comb filter system and a band division system. (1) Comb Filter System FIG. 5 shows a configuration of a pseudo-stereo conversion apparatus employing a comb filter system.
【0003】コムフィルタ方式を採用した疑似ステレオ
化装置は、疑似ステレオ化装置としては最も簡単な構成
のものである。A pseudo-stereo apparatus employing a comb filter system has the simplest configuration as a pseudo-stereo apparatus.
【0004】入力信号Sは、第1の加算器111および
第2の加算器112に送られるとともに、遅延器101
に送られる。遅延器101で遅延された信号は乗算器1
02に送られ、所定の係数が乗算される。乗算器102
の出力は、第1の加算器111および第2の加算器11
2に送られる。[0004] The input signal S is sent to a first adder 111 and a second adder 112 and a delay unit 101
Sent to The signal delayed by the delay unit 101 is a multiplier 1
02 and is multiplied by a predetermined coefficient. Multiplier 102
Output from the first adder 111 and the second adder 11
Sent to 2.
【0005】第1加算器111では、入力信号Sに乗算
器102の出力信号が加算され、疑似レフト信号LOUT
として出力される。第2加算器112では、入力信号S
から乗算器102の出力信号が減算され、疑似ライト信
号ROUTとして出力される。In the first adder 111, the output signal of the multiplier 102 is added to the input signal S, and the pseudo left signal L OUT
Is output as In the second adder 112, the input signal S
Is subtracted from the output signal of the multiplier 102 and is output as a pseudo write signal R OUT .
【0006】遅延器101に与える遅延時間が長ければ
長いほど2つの出力信号LOUT、RO UTの間のステレオ感
が増すが、遅延させた信号がエコーになって聞こえるた
め、遅延器101には数msec程度の遅延時間を与えるの
が一般的である。[0006] Delay unit 101 longer two output signals Longer delay times given to L OUT, stereo between R O UT increases. However, since the signal obtained by delaying hear becomes echo, the delay unit 101 Generally gives a delay time of about several milliseconds.
【0007】しかしながら、遅延器101による遅延時
間が数msec程度では、2つのチャンネル間の無相関化が
不十分であるため、ステレオ感が乏しいという問題があ
る。また、特に、音像定位処理技術を用いたマルチチャ
ンネル信号の2チャンネル再生処理には不向きである。 (2)帯域分割方式 図6は、帯域分割方式を採用した疑似ステレオ化装置の
構成を示している。However, when the delay time of the delay unit 101 is about several milliseconds, there is a problem that the stereo feeling is poor because the decorrelation between the two channels is insufficient. Also, it is not particularly suitable for two-channel reproduction processing of a multi-channel signal using the sound image localization processing technique. (2) Band division method FIG. 6 shows a configuration of a pseudo-stereo conversion apparatus employing a band division method.
【0008】入力信号Sは、直列に接続された複数の遅
延器D1〜Dmのそれぞれによって、1サンプリング時間
ずつ遅延されていく。[0008] Input signal S by a respective plurality of delay units D 1 to D m connected in series, it will be delayed by one sampling period.
【0009】入力信号Sおよび各遅延器D1〜Dmの出力
信号のそれぞれに対して、一対の2つの乗算器ML1〜
MLm+1、MR1〜MRm+1が設けられており、入力信号
Sおよび各遅延器D1〜Dmは対応する乗算器対に入力さ
れ係数が乗算される。For each of the input signal S and the output signal of each of the delay units D 1 to D m , a pair of two multipliers ML 1 to ML 1 to
ML m + 1, MR 1 ~MR m + 1 are provided, the input signals S and the respective delay units D 1 to D m are coefficients are input to corresponding multipliers pair is multiplied.
【0010】各乗算器対の一方の乗算器ML1〜MLm+1
の出力信号は、加算器AL1〜ALmによって互いに加算
され、疑似レフト信号LOUTとして出力される。各乗算
器対の他方の乗算器MR1〜MRm+1の出力信号は、加算
器AR1〜ARmによって互いに加算され、疑似ライト信
号ROUTとして出力される。One of the multipliers ML 1 to ML m + 1 of each multiplier pair
Are added to each other by adders AL 1 to AL m and output as a pseudo left signal L OUT . Output signals of the other multipliers MR 1 to MR m + 1 of each multiplier pair are added to each other by adders AR 1 to AR m and output as a pseudo write signal R OUT .
【0011】遅延器D1〜Dmおよび各乗算器対の一方の
乗算器ML1〜MLm+1および加算器AL1〜ALmは、第
1のFIR( Finite Impulse Response)ディジタルフィ
ルタで構成されている。[0011] delay units D 1 to D m and one of the multiplier ML 1 ~ML m + 1 and the adder AL 1 ~AL m of each multiplier pair composed of a first of the FIR (Finite Impulse Response) digital filter Have been.
【0012】遅延器D1〜Dmおよび各乗算器対の他方の
乗算器MR1〜MRm+1および加算器AR1〜ARmは、第
2のFIRディジタルフィルタで構成されている。ただ
し、遅延器D1〜Dmは、第1のFIRディジタルフィル
タおよび第2のFIRディジタルフィルタにおいて共用
されている。The delay units D 1 to D m, the other multiplier MR 1 to MR m + 1 of each multiplier pair and the adders AR 1 to AR m are constituted by second FIR digital filters. However, the delay units D 1 to D m are shared by the first FIR digital filter and the second FIR digital filter.
【0013】第1のFIRディジタルフィルタのフィル
タ特性を図7(a)に、第2のFIRディジタルフィル
タのフィルタ特性を図7(b)に示す。図7(a)、
(b)からわかるように、各FIRディジタルフィルタ
のフイルタ特性は、周波数帯域が複数の帯域に分割さ
れ、通過帯域と阻止帯域とが交互に現れるような特性と
なっている。そして、第1のFIRディジタルフィルタ
と第2のFIRディジタルフィルタとの間では、それら
のフィルタ出力LOUT、ROUTとが互いに無相関となるよ
うに、通過待機と阻止帯域とが互いに逆になるような特
性となっている。FIG. 7A shows the filter characteristics of the first FIR digital filter, and FIG. 7B shows the filter characteristics of the second FIR digital filter. FIG. 7 (a),
As can be seen from (b), the filter characteristic of each FIR digital filter is such that the frequency band is divided into a plurality of bands, and a pass band and a stop band appear alternately. Then, between the first FIR digital filter and the second FIR digital filter, the pass standby and the stop band are reversed so that the filter outputs L OUT and R OUT are uncorrelated with each other. It has such characteristics.
【0014】帯域分割方式を採用した疑似ステレオ化装
置では、各FIRディジタルフィルタの各通過帯域幅お
よび各阻止帯域幅が広ければ、各FIRディジタルフィ
ルタのタップ数は数百程度ですむが、広い周波数帯域ご
とに音が偏ってしまい不自然な音色となる。一方、各F
IRディジタルフィルタの各通過帯域幅および各阻止帯
域幅を狭くすると、無相関化が向上し自然な音色が得ら
れるが、数千タップ以上のFIRディジタルフィルタが
必要となり、処理量が膨大となる。In the pseudo-stereo apparatus employing the band division method, if the pass band width and the stop band width of each FIR digital filter are wide, the number of taps of each FIR digital filter can be about several hundreds, but a wide frequency range can be obtained. The sound is biased for each band, resulting in an unnatural tone. On the other hand, each F
If the pass band width and the stop band width of the IR digital filter are narrowed, decorrelation is improved and a natural tone is obtained. However, an FIR digital filter having several thousand taps or more is required, and the processing amount is enormous.
【0015】[0015]
【発明が解決しようとする課題】上述したように、コム
フィルタ方式を採用した疑似ステレオ化装置では、処理
が軽いが十分な無相関化(ステレオ化)を行えないとい
う欠点があり、帯域分割方式を採用した疑似ステレオ化
装置では十分な無相関化を行うためには処理量が膨大と
なるという欠点がある。As described above, the pseudo-stereo apparatus employing the comb filter system has a drawback that the processing is light, but sufficient decorrelation (stereo conversion) cannot be performed. However, the pseudo-stereo apparatus employing the method has a drawback that the processing amount is enormous in order to perform sufficient decorrelation.
【0016】この発明は、十分な無相関を行えかつ処理
量も膨大とならない疑似ステレオ化装置を提供すること
を目的とする。SUMMARY OF THE INVENTION An object of the present invention is to provide a pseudo-stereo apparatus which can perform sufficient decorrelation and does not require a large amount of processing.
【0017】[0017]
【課題を解決するための手段】この発明による第1の疑
似ステレオ化装置は、モノラル信号からステレオ信号を
疑似的に生成する疑似ステレオ化装置において、直列に
接続されかつ入力信号Sを段階的に遅延させるm個の遅
延器、各遅延器の出力信号Sk(k=1,2,…m)を
それぞれフィルタ処理するためのm個のFIRディジタ
ルフィルタ、および各FIRディジタルフィルタの出力
をYk(k=1,2,…m)とすると、次の数式3で表
される演算を行って、疑似ステレオ化信号Lout、Rout
を生成する演算回路を備えていることを特徴とする。A first pseudo-stereo apparatus according to the present invention is a pseudo-stereo apparatus for generating a stereo signal from a monaural signal in a pseudo-stereo apparatus. M delay units to be delayed, m FIR digital filters for filtering output signals S k (k = 1, 2,... M) of each delay unit, and the output of each FIR digital filter as Y k (K = 1, 2,... M), the operation represented by the following Expression 3 is performed, and the pseudo-stereo signals L out , R out
Is provided.
【0018】[0018]
【数3】 第1段目の遅延器が省略され、第1段目のFIRディジ
タルフィルタおよび第2段目の遅延器に、入力信号Sが
入力されるようにしてもよい。(Equation 3) The first-stage delay unit may be omitted, and the input signal S may be input to the first-stage FIR digital filter and the second-stage delay unit.
【0019】nkをk段目のFIRディジタルフィルタ
のタップ数とすると、各FIRディジタルフィルタのフ
ィルタ係数が、次の数式4で表される条件を満たしてい
ることが好ましい。If nk is the number of taps of the k-th stage FIR digital filter, it is preferable that the filter coefficient of each FIR digital filter satisfies the condition expressed by the following equation (4).
【0020】[0020]
【数4】 この発明による第2の疑似ステレオ化装置は、第1の疑
似ステレオ化装置において上記数式4を満たしているも
のと等価な疑似ステレオ化装置であって、異なるFIR
ディジタルフィルタ間においてフィルタ係数が互いに等
しい2つの乗算器が1つの乗算器で共用されていること
を特徴とする。(Equation 4) The second pseudo-stereo conversion apparatus according to the present invention is a pseudo-stereo conversion apparatus that is equivalent to the first pseudo-stereo conversion apparatus that satisfies Equation 4 above, and is different from the first pseudo-stereo conversion apparatus.
The digital filter is characterized in that two multipliers having equal filter coefficients are shared by one multiplier.
【0021】[0021]
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。 〔1〕第1の実施の形態の説明 図1は、疑似ステレオ化装置の構成を示している。Embodiments of the present invention will be described below with reference to the drawings. [1] Description of First Embodiment FIG. 1 shows the configuration of a pseudo-stereo device.
【0022】この疑似ステレオ化装置は、コムフィルタ
方式とFIRディジタルフィルタとを組み合わせたハイ
ブリッド構成となっている。This pseudo-stereo device has a hybrid configuration in which a comb filter system and an FIR digital filter are combined.
【0023】モノラルの入力信号Sは、直列に接続され
た複数の遅延器Dk,1(k=1,2,…m)(ただし、
mは奇数)のそれぞれによって、所定時間ずつ遅延され
ていく。The monaural input signal S is supplied to a plurality of serially connected delay units D k, 1 (k = 1, 2,... M) (where,
(m is an odd number).
【0024】各遅延器D1,1〜Dm,1の出力信号は、それ
ぞれ別々のFIRディジタルフィルタFk(k=1,
2,…m)に送られ、フィルタ処理される。The output signals of the delay units D 1,1 to D m, 1 are respectively supplied to separate FIR digital filters F k (k = 1,
2,... M) to be filtered.
【0025】各FIRディジタルフィルタF1〜Fmは、
よく知られているように、遅延時間が1サンプリング時
間である複数の遅延器、複数の乗算器および複数の加算
器から構成されている。Each of the FIR digital filters F 1 to F m is
As is well known, it is composed of a plurality of delay units having a delay time of one sampling time, a plurality of multipliers, and a plurality of adders.
【0026】各遅延器をDk,j(k=1,2,…m:j
=2,3,…nk)で表す。また、各乗算器をMk,j(k
=1,2,…m:j=1,2,…nk)で表す。また、
各加算器をAk,j(k=1,2,…m:j=2,3,…
nk)で表すことにする。ただし、nkは、k段目のFI
Rディジタルフィルタのタップ数を示している。Each delay unit is set to D k, j (k = 1, 2,... M: j
= 2, 3, ... represented by n k). Further, each multiplier is defined as M k, j (k
= 1,2, ... m: j = 1,2, ... represented by n k). Also,
Each adder is represented by A k, j (k = 1, 2,... M: j = 2, 3,.
nk ). Here, nk is the k-th FI
The number of taps of the R digital filter is shown.
【0027】各FIRディジタルフィルタF1〜Fmは、
それに含まれている乗算器Mkj(k=1,2,…m:j
=1,2,…nk)によって示されるフィルタ係数Wkj
(k=1,2,…m:j=1,2,…nk)を有してい
る。Each of the FIR digital filters F 1 to F m is
The multiplier M kj (k = 1, 2,..., M: j
= 1,2, ... filter coefficient W kj represented by n k)
(K = 1, 2,..., M: j = 1, 2,..., N k ).
【0028】各FIRディジタルフィルタF1〜Fmに
よるフィルタ処理結果をYk(k=1,2,…m)とす
る。The result of the filter processing by each of the FIR digital filters F1 to Fm is defined as Y k (k = 1, 2,..., M).
【0029】第1段目のFIRディジタルフィルタF1
を除く他のFIRディジタルフィルタF2〜Fmによるフ
ィルタ処理結果Yk(k=2,3,…m)は、複数の加
算器B3〜Bmによって加算され、その加算結果が加算器
B3から出力される。加算器B3の出力と、第1段目のF
IRディジタルフィルタF1によるフィルタ処理結果Y1
とが加算器B1によって加算され、疑似レフト信号LOUT
として出力される。The first stage FIR digital filter F 1
Filtering result Y k (k = 2,3, ... m) by another FIR digital filters F 2 to F m, except for are summed by a plurality of adders B 3 .about.B m, and the addition result adder B Output from 3 . The output of the adder B 3, F of the first stage
Filtering result by IR digital filter F 1 Y 1
Bets are added by the adder B 1, the pseudo left signal L OUT
Is output as
【0030】また、第1段目のFIRディジタルフィル
タF1によるフィルタ処理結果Y1から、加算器B3の出
力が加算器B2によって減算され、疑似ライト信号ROUT
として出力される。Further, the filtering result Y 1 by FIR digital filter F 1 of the first stage, the output of the adder B 3 is subtracted by the adder B 2, the pseudo write signal R OUT
Is output as
【0031】このようにして得られた疑似レフト信号L
OUTおよび疑似ライト信号ROUTが疑似ステレオ信号であ
る。疑似ステレオ信号LOUT、疑似ライト信号ROUTは、
次の数式5で表される。The pseudo left signal L thus obtained is
OUT and the pseudo write signal R OUT are pseudo stereo signals. The pseudo stereo signal L OUT and the pseudo write signal R OUT are
It is represented by the following Equation 5.
【0032】[0032]
【数5】 上記疑似ステレオ化装置では、処理が軽いコムフィルタ
方式での無相関化処理を生かすことができるとともに、
コムフィルタ方式による無相関化が不十分である部分の
みにFIRディジタルフィルタが使用されているだけな
ので、FIRディジタルフィルタのタップ数を帯域分割
方式で使用しているFIRディジタルフィルタのタップ
数に比較して大幅に削減させることができる。 〔2〕第2の実施の形態の説明 図2は、疑似ステレオ化装置の構成を示している。(Equation 5) In the pseudo stereo conversion device, the decorrelation process using the comb filter system, which is light in processing, can be utilized,
Since the FIR digital filter is used only in a portion where the decorrelation by the comb filter method is insufficient, the number of taps of the FIR digital filter is compared with the number of taps of the FIR digital filter used in the band division method. Can be greatly reduced. [2] Description of Second Embodiment FIG. 2 shows the configuration of a pseudo-stereo device.
【0033】この疑似ステレオ化装置は、図1の疑似ス
テレオ化装置のm=3,n1=1,n2=n3=5の場合
に相当する。[0033] The pseudo-stereo signal making apparatus corresponds to the case of m = 3, n 1 = 1 , n 2 = n 3 = 5 in the pseudo-stereo signal making apparatus of FIG.
【0034】モノラルの入力信号Sは、直列に接続され
た複数の3つの遅延器D1,1、D2,1、D3,1のそれぞれ
によって、所定時間ずつ遅延されていく。各遅延器D
1,1、D 2,1、D3,1によって遅延された信号を、それぞ
れS1、S2、S3とする。The monaural input signals S are connected in series.
A plurality of three delay units D1,1, D2,1, D3,1Each of
Is delayed by a predetermined time. Each delay device D
1,1, D 2,1, D3,1The signal delayed by
Re S1, STwo, SThreeAnd
【0035】遅延器D1,1の出力信号S1は、第1のFI
RディジタルフィルタF1に送られる。遅延器D2,1の出
力信号S2は、第2のFIRディジタルフィルタF2に送
られる。遅延器D3,1の出力信号S3は、第3のFIRデ
ィジタルフィルタF3に送られる。The output signal S 1 of the delay unit D 1,1 is supplied to the first FI
Sent to R digital filter F 1. The output signal S 2 of the delay unit D 2,1 is fed the second to the FIR digital filter F 2. The output signal S 3 of the delay units D 3, 1 is sent to a third FIR digital filter F 3.
【0036】第1のFIRディジタルフィルタF1は、
1つの乗算器M1,1で構成されている。つまり、第1の
FIRディジタルフィルタF1は1タップのFIRディ
ジタルフィルタである。The first FIR digital filter F 1 is
It comprises one multiplier M 1,1 . That is, the first FIR digital filter F 1 is a one-tap FIR digital filter.
【0037】第2のFIRディジタルフィルタF2は、
遅延時間が1サンプリング時間である4個の遅延器D
2,2〜D2,5、5個の乗算器M2,1〜M2,5および4個の加
算器A 2,2〜A2,5から構成されている。つまり、第2の
FIRディジタルフィルタF2は、各乗算器M2,1〜M
2,5で示されるフィルタ係数W2,1〜W2,5を有する5タ
ップのFIRディジタルフィルタである。Second FIR digital filter FTwoIs
Four delay units D having a delay time of one sampling time
2,2~ D2,5, 5 multipliers M2,1~ M2,5And four modules
A 2,2~ A2,5It is composed of That is, the second
FIR digital filter FTwoRepresents each multiplier M2,1~ M
2,5The filter coefficient W represented by2,1~ W2,55 with
This is a top-down FIR digital filter.
【0038】第3のFIRディジタルフィルタF3は、
遅延時間が1サンプリング時間である4個の遅延器D
3,2〜D3,5、5個の乗算器M3,1〜M3,5および4個の加
算器A 3,2〜A3,5から構成されている。つまり、第3の
FIRディジタルフィルタF3は、各乗算器M3,1〜M
3,5で示されるフィルタ係数W3,1〜W3,5を有する5タ
ップのFIRディジタルフィルタである。The third FIR digital filter F3 is
Four delay units D having a delay time of one sampling time
3,2~ D3,5, 5 multipliers M3,1~ M3,5And four modules
A 3,2~ A3,5It is composed of That is, the third
FIR digital filter FThreeRepresents each multiplier M3,1~ M
3,5The filter coefficient W represented by3,1~ W3,55 with
This is a top-down FIR digital filter.
【0039】第2のFIRディジタルフィルタF2によ
るフィルタ処理結果Y2と、第3のFIRディジタルフ
ィルタF3によるフィルタ処理結果Y3とは、加算器B3
によって加算される。[0039] The filtering result Y 2 according to a second FIR digital filter F 2, the filtering result Y 3 according to a third FIR digital filter F 3, the adder B 3
Is added.
【0040】第1のFIRディジタルフィルタF1によ
るフィルタ処理結果Y1と加算器B3による加算結果(Y
2+Y3)とは、加算器B1によって加算され、疑似レフ
ト信号LOUTとして出力される。The filtering result by the first FIR digital filter F 1 Y 1 and the adder B 3 according to the addition result (Y
2 + Y 3 ) is added by the adder B 1 and output as the pseudo left signal L OUT .
【0041】第1のFIRディジタルフィルタF1によ
るフィルタ処理結果Y1から、加算器B3による加算結果
(Y2+Y3)が、加算器B2によって減算され、疑似ラ
イト信号ROUTとして出力される。[0041] From the filtering processing result Y 1 of the first FIR digital filter F 1, result of addition by the adder B 3 (Y 2 + Y 3 ) is subtracted by the adder B 2, it is outputted as a pseudo write signal R OUT You.
【0042】したがって、疑似ステレオ信号LOUT、R
OUTは、次の数式6によって表される。Therefore, the pseudo stereo signals L OUT , R
OUT is represented by the following Equation 6.
【0043】[0043]
【数6】 LOUT、ROUTにおいて、Y1、Y2、Y3が共通であるこ
とを考慮すると、実質的に10タップ程度のFIRディ
ジタルフィルタ処理の演算量で疑似ステレオ化装置が実
現できることになる。帯域分割方式を採用した疑似ステ
レオ化装置では数千タップ以上のFIRディジタルフィ
ルタ処理を行わなければならないことに比べると、上記
実施の形態では処理量が大幅に低減されることがわか
る。また、聴感上の効果も帯域分割方式を採用した疑似
ステレオ化装置とほぼ同様である。 〔3〕第3の実施の形態の説明 上記第2の実施の形態において、第2のFIRディジタ
ルフィルタF2の各乗算器M2,1〜M2,5の係数(フィル
タ係数)と、第3のFIRディジタルフィルタF3の各
乗算器M3,1〜M3,5の係数(フィルタ係数)とが次のよ
うな関係となることが好ましい。(Equation 6) Considering that Y 1 , Y 2 , and Y 3 are common to L OUT and R OUT , a pseudo-stereo apparatus can be realized with a calculation amount of FIR digital filter processing of about 10 taps. It can be seen that the processing amount is greatly reduced in the above-described embodiment as compared with the case where the pseudo-stereo apparatus employing the band division method has to perform FIR digital filter processing of several thousand taps or more. The effect on the audibility is almost the same as that of the pseudo-stereo device employing the band division method. [3] In a third embodiment of the description the second embodiment of the invention, the coefficient of the second FIR digital filter multipliers of F 2 M 2,1 ~M 2,5 (filter coefficient), the Preferably, the coefficients (filter coefficients) of the multipliers M 3,1 to M 3,5 of the three FIR digital filters F 3 have the following relationship.
【0044】乗算器M2,1の係数=M3,5の係数 乗算器M2,2の係数=M3,4の係数 乗算器M2,3の係数=M3,3の係数 乗算器M2,4の係数=M3,2の係数 乗算器M2,5の係数=M3,1の係数 具体例を以下に挙げておく。Coefficient of multiplier M 2,1 = coefficient of M 3,5 Coefficient of multiplier M 2,2 = coefficient of M 3,4 Coefficient of multiplier M 2,3 = coefficient of M 3,3 the coefficient specific example of the coefficient = M 3, 1 of the coefficient multipliers M 2, 5 coefficient = M 3,2 of M 2, 4 keep listed below.
【0045】 遅延器D1,1の遅延時間: 7.48〔msec〕 遅延器D2,1の遅延時間:11.54〔msec〕 遅延器D3,1の遅延時間:27.32〔msec〕 乗算器M2,1,M3,5の係数:5.3540680557
4894e−2 乗算器M2,2,M3,4の係数:1.5964348614
21585e−1 乗算器M2,3,M3,3の係数:2.4951173365
11612e−1 乗算器M2,4,M3,2の係数:−1.586669087
409973e−1 乗算器M2,5,M3,1の係数:−5.256411433
21991e−2 なお、上記のような各FIRディジタルフィルタ間のフ
ィルタ係数の関係を一般式で表すと次のようになる。The delay time of the delay device D 1,1 is 7.48 [msec] The delay time of the delay device D 2,1 is 11.54 [msec] The delay time of the delay device D 3,1 is 27.32 [msec] ] coefficient of the multiplier M 2,1, M 3,5: 5.3540680557
4894e-2 Coefficients of multipliers M 2,2 and M 3,4 : 1.5964348614
21585e-1 Coefficients of multipliers M 2,3 and M 3,3 : 2.4951173365
11612e-1 multiplier M 2,4, coefficient of M 3,2: -1.586669087
409997e-1 Coefficients of the multipliers M 2,5 and M 3,1 : −5.256411433
21991e-2 Note that the relationship between the filter coefficients among the FIR digital filters as described above is represented by a general expression as follows.
【0046】各FIRディジタルフィルタF2〜Fmの各
乗算器をMk,j(k=2,3,…m:j=1,2,…
nk)とすると、フィルタ係数Wi,j(i=2,3,…
m:j=1,2,…n)が次式7で表される条件を満た
すように、フィルタ係数を設定すればよい。nkは、k
段目のFIRディジタルフィルタのタップ数である。[0046] The multipliers of each FIR digital filters F 2 ~F m M k, j (k = 2,3, ... m: j = 1,2, ...
nk ), filter coefficients W i, j (i = 2, 3,...)
m: j = 1, 2,..., n) may be set so that the filter coefficient is satisfied. nk is k
This is the number of taps of the FIR digital filter at the stage.
【0047】[0047]
【数7】 図2の疑似ステレオ化装置において、上記数式7の条件
を満たすようにフィルタ係数が設定された場合には、図
2の疑似ステレオ化装置の代わりに、図3に示すような
等価回路を用いることができる。図3において、図2と
対応するものには同じ符号を付してある。(Equation 7) In the case where the filter coefficients are set so as to satisfy the condition of Equation 7 in the pseudo-stereo apparatus shown in FIG. 2, an equivalent circuit as shown in FIG. 3 is used instead of the pseudo-stereo apparatus shown in FIG. Can be. 3, components corresponding to those in FIG. 2 are denoted by the same reference numerals.
【0048】この等価回路では、図2の第2のFIRデ
ィジタルフィルタF2内の乗算器M2 ,1〜M2,5および第
3のFIRディジタルフィルタF3内の乗算器M3,1〜M
3,5のうち、フィルタ間で同じ係数をもつもの同志が、
一方の乗算器M2,1〜M2,5によって共用されている。[0048] In this equivalent circuit, multipliers M 3, 1 ~ in the multiplier M 2, 1 ~M 2, 5 and the third FIR digital filter F 3 of the second FIR digital in the filter F 2 in FIG. 2 M
Among 3,5 , those with the same coefficient between the filters,
It is shared by one of the multipliers M 2,1 to M 2,5 .
【0049】乗算器M2,1には、遅延器D2,1の出力S
2,1と遅延器D3,5の出力S3,5とが加算器a1によって加
算された結果が送られている。乗算器M2,2には、遅延
器D2, 2の出力S2,2と遅延器D3,4の出力S3,4とが加算
器a2によって加算された結果が送られている。The output S of the delay unit D 2,1 is applied to the multiplier M 2,1.
2,1 results in the output S 3, 5 of the delay device D 3, 5 is added by the adder a 1 is sent. The multiplier M 2, 2 is transmitted result of the output S 2, 2 of the delay circuit D 2, 2 and the output S 3, 4 of the delay device D 3, 4 are added by the adder a 2 is .
【0050】乗算器M2,3には、遅延器D2,3の出力S
2,3と遅延器D3,3の出力S3,3とが加算器a3によって加
算された結果が送られている。乗算器M2,4には、遅延
器D2, 4の出力S2,4と遅延器D3,2の出力S3,2とが加算
器a4によって加算された結果が送られている。乗算器
M2,5には、遅延器D2,5の出力S2,5と遅延器D3,1の出
力S3,1とが加算器a5によって加算された結果が送られ
ている。The output S of the delay device D 2,3 is supplied to the multiplier M 2,3.
The result obtained by adding the output S 3,3 of the delay device D 3,3 to the output S 3,3 by the adder a 3 is sent. The multiplier M 2, 4 are fed results to the output S 2, 4 of the delay unit D 2, 4 and an output S 3,2 of a delay unit D 3,2 is summed by summer a 4 are . The multiplier M 2, 5 is sent result to the output S 2, 5 of the delay device D 2, 5 and output S 3, 1 of the delay device D 3, 1 is added by the adder a 5 .
【0051】乗算器M2,1、M2,2、M2,3、M2,4、M
2,5の出力は、加算器b3〜b6で加算され、加算器b3か
ら出力される。乗算器M1,1の出力Y1と加算器b3の出
力とが加算器b1によって加算され、疑似レフト信号L
OUTとして出力される。Multipliers M 2,1 , M 2,2 , M 2,3 , M 2,4 , M
2,5 output are added by the adder b 3 ~b 6, output from the adder b 3. Output and the output Y 1 and the adder b 3 of the multiplier M 1, 1 are added by the adder b 1, a pseudo left signal L
Output as OUT .
【0052】乗算器M1,1の出力Y1から、加算器b3の
出力が加算器b2によって減算され、疑似ライト信号R
OUTとして出力される。[0052] From the output Y 1 of the multiplier M 1, 1, the output of the adder b 3 is subtracted by the adder b 2, the pseudo write signal R
Output as OUT .
【0053】各遅延器Dk,j(k=2,3,…m:j=
1,2,…nk)の出力をSk,j(k=2,3,…m:j
=1,2,…nk)とすると、疑似ステレオ信号LOUT、
ROU Tは、次の数式8によって表される。Each delay device D k, j (k = 2,3,... M: j =
1,2, ... outputs S k of n k), j (k = 2,3, ... m: j
= 1, 2,... Nk ), the pseudo stereo signal L OUT ,
R OU T is expressed by the following equation 8.
【0054】[0054]
【数8】 上記第3の実施の形態によれば、上記第2の実施の形態
に比べてさらに演算数を減らすことができる。 〔4〕応用例の説明 図4は、ドルビープロロジックをデコードした4チャン
ネルの信号など、前方に3チャンネル(Left,Ce
nter,Right)、後方に1チャンネル(Sur
round)の信号を持つような信号を、聴取者の前方
に配置された2つのスピーカ(左スピーカおよび右スピ
ーカ)から出力したにもかかわらず、聴取者の前方の左
右および後方の左右の計4つのスピーカからあたかも出
力されたような仮想立体音響装置に、上記図1、図2ま
たは図3に示す疑似ステレオ化装置を適用した例を示し
ている。(Equation 8) According to the third embodiment, the number of operations can be further reduced as compared with the second embodiment. [4] Description of Application Example FIG. 4 shows three channels (Left, Ce) in the front, such as a four-channel signal decoded from Dolby Pro Logic.
inter, Right), one channel (Sur
The left and right speakers in front of the listener and the left and right speakers in front of the listener are output despite two signals (left speaker and right speaker) arranged in front of the listener. An example is shown in which the pseudo stereophonic device shown in FIG. 1, FIG. 2, or FIG. 3 is applied to a virtual stereophonic sound device as if output from two speakers.
【0055】1チャンネルのサラウンド(Surrou
nd)信号が、上記図1、図2または図3に示す疑似ス
テレオ化装置10に入力される。疑似ステレオ化装置1
0は、1チャンネルのサラウンド信号から、疑似サラウ
ンドレフト信号LOUTおよび疑似サラウンドライト信号
ROUTを生成する。One channel surround (Surrou)
nd) The signal is input to the pseudo-stereo device 10 shown in FIG. 1, FIG. 2 or FIG. Pseudo-stereo device 1
0 generates a pseudo surround left signal L OUT and a pseudo surround right signal R OUT from a one-channel surround signal.
【0056】この疑似サラウンドレフト信号LOUTおよ
び疑似サラウンドライト信号ROUTは、音像定位処理装
置20に送られる。音像定位処理装置20は、入力され
た信号LOUT、ROUTを聴取者の後方左および後方右に定
位させるように、入力された信号LOUT、ROUTに対して
音像定位処理を行う。The pseudo surround left signal L OUT and the pseudo surround right signal R OUT are sent to the sound image localization processing device 20. Sound image localization processor 20 performs input signals L OUT, as to localize a R OUT to rear left and rear right of the listener, the input signals L OUT, the sound image localization processing on R OUT.
【0057】一方、センター信号Centerに乗算器
1で−6dBのゲイン調整をした信号に、加算器2によっ
てレフト信号Leftが加算される。また、センター信
号Centerに乗算器1で−6dBのゲイン調整をした
信号に、加算器3によってライト信号Rightが加算
される。On the other hand, the adder 2 adds the left signal Left to the signal obtained by adjusting the gain of −6 dB by the multiplier 1 to the center signal Center. The adder 3 adds the write signal Right to the signal obtained by performing the gain adjustment of −6 dB on the center signal Center by the multiplier 1.
【0058】加算器2の出力と、音像定位処理装置20
から出力された定位処理後のサラウンドレフト信号L
OUT'とが、加算器4によって加算され、左スピーカへの
出力Lphantomとされる。また、加算器3の出力
と、音像定位処理装置20から出力された定位処理後の
サラウンドライト信号ROUT'とが、加算器5によって加
算され、右スピーカへの出力Rphantomとされ
る。The output of the adder 2 and the sound image localization processor 20
Surround left signal L after localization processing output from
OUT ′ are added by the adder 4 to obtain an output L phantom to the left speaker. Further, the output of the adder 3 and the surround-light signal R OUT ′ after the localization processing output from the sound image localization processing device 20 are added by the adder 5 to obtain an output Rphantom to the right speaker.
【0059】[0059]
【発明の効果】この発明によれば、十分な無相関を行え
かつ処理量も膨大とならない疑似ステレオ化装置が実現
する。According to the present invention, it is possible to realize a pseudo-stereo apparatus which can perform sufficient decorrelation and does not require a large amount of processing.
【図1】この発明の第1の実施の形態である疑似ステレ
オ化装置の構成を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of a pseudo-stereo device according to a first embodiment of the present invention.
【図2】この発明の第2の実施の形態である疑似ステレ
オ化装置の構成を示す回路図である。FIG. 2 is a circuit diagram showing a configuration of a pseudo-stereo conversion apparatus according to a second embodiment of the present invention.
【図3】この発明の第3の実施の形態である疑似ステレ
オ化装置の構成を示す回路図である。FIG. 3 is a circuit diagram showing a configuration of a pseudo-stereo conversion apparatus according to a third embodiment of the present invention.
【図4】応用例を示すブロック図である。FIG. 4 is a block diagram showing an application example.
【図5】コムフィルタ方式を採用した疑似ステレオ化装
置の構成を示す回路図である。FIG. 5 is a circuit diagram showing a configuration of a pseudo-stereo conversion apparatus employing a comb filter system.
【図6】帯域分割方式を採用した疑似ステレオ化装置の
構成を示す回路図である。FIG. 6 is a circuit diagram showing a configuration of a pseudo-stereo conversion apparatus employing a band division method.
【図7】図6の帯域分割方式を採用した疑似ステレオ化
装置における第1のFIRディジタルフィルタのフィル
タ特性と、第2のFIRディジタルフィルタのフィルタ
特性とを示す特性図である。FIG. 7 is a characteristic diagram showing a filter characteristic of a first FIR digital filter and a filter characteristic of a second FIR digital filter in the pseudo stereophonic apparatus adopting the band division system of FIG. 6;
DK,j 遅延器 Mk,j 乗算器D K, j delay unit M k, j multiplier
Claims (4)
に生成する疑似ステレオ化装置において、 直列に接続されかつ入力信号Sを段階的に遅延させるm
個の遅延器、 各遅延器の出力信号Sk(k=1,2,…m)をそれぞ
れフィルタ処理するためのm個のFIRディジタルフィ
ルタ、および各FIRディジタルフィルタの出力をYk
(k=1,2,…m)とすると、 次の数式1で表される演算を行って、疑似ステレオ化信
号Lout、Routを生成する演算回路、を備えていること
を特徴とする疑似ステレオ化装置。 【数1】 1. A pseudo-stereo device for generating a stereo signal from a monaural signal in a pseudo-stereo form.
Delay units, m FIR digital filters for filtering output signals S k (k = 1, 2,... M) of each delay unit, and outputs of Y F k digital filters
(K = 1,2, ... m) and when, by performing the operation expressed by Equation 1, the pseudo-stereo signal L out, characterized in that it comprises a computing circuit, for generating the R out Pseudo-stereo device. (Equation 1)
段目のFIRディジタルフィルタおよび第2段目の遅延
器に、入力信号Sが入力される請求項1に記載の疑似ス
テレオ化装置。2. The method according to claim 1, wherein the first-stage delay unit is omitted.
2. The pseudo-stereo conversion apparatus according to claim 1, wherein the input signal S is input to the first-stage FIR digital filter and the second-stage delay unit.
タのタップ数とすると、各FIRディジタルフィルタの
フィルタ係数が、次の数式2で表される条件を満たして
いる請求項1および2のいずれかに記載の疑似ステレオ
化装置。 【数2】 3. A filter according to claim 1, wherein nk is the number of taps of the k-th stage FIR digital filter. Pseudo-stereo device described in Crab. (Equation 2)
等価な疑似ステレオ化装置であって、異なるFIRディ
ジタルフィルタ間においてフィルタ係数が互いに等しい
2つの乗算器が1つの乗算器で共用されている疑似ステ
レオ化装置。4. A pseudo-stereo apparatus equivalent to the pseudo-stereo apparatus according to claim 3, wherein two multipliers having the same filter coefficient among different FIR digital filters are shared by one multiplier. Pseudo-stereo device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36968898A JP3311701B2 (en) | 1998-01-08 | 1998-12-25 | Pseudo-stereo device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP216398 | 1998-01-08 | ||
JP10-2163 | 1998-01-08 | ||
JP36968898A JP3311701B2 (en) | 1998-01-08 | 1998-12-25 | Pseudo-stereo device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11262098A true JPH11262098A (en) | 1999-09-24 |
JP3311701B2 JP3311701B2 (en) | 2002-08-05 |
Family
ID=26335494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36968898A Expired - Fee Related JP3311701B2 (en) | 1998-01-08 | 1998-12-25 | Pseudo-stereo device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3311701B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002069670A1 (en) * | 2001-02-27 | 2002-09-06 | Sanyo Electric Co., Ltd. | Headphone-use stereophonic device and voice signal processing program |
JP2011521551A (en) * | 2008-05-13 | 2011-07-21 | ストーミングスイス・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | Angle-dependent motion apparatus or method for obtaining a pseudo-stereoscopic audio signal |
-
1998
- 1998-12-25 JP JP36968898A patent/JP3311701B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002069670A1 (en) * | 2001-02-27 | 2002-09-06 | Sanyo Electric Co., Ltd. | Headphone-use stereophonic device and voice signal processing program |
US7706555B2 (en) | 2001-02-27 | 2010-04-27 | Sanyo Electric Co., Ltd. | Stereophonic device for headphones and audio signal processing program |
JP2011521551A (en) * | 2008-05-13 | 2011-07-21 | ストーミングスイス・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | Angle-dependent motion apparatus or method for obtaining a pseudo-stereoscopic audio signal |
Also Published As
Publication number | Publication date |
---|---|
JP3311701B2 (en) | 2002-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3406085B1 (en) | Audio enhancement for head-mounted speakers | |
KR100644617B1 (en) | Apparatus and method for reproducing 7.1 channel audio | |
US7835535B1 (en) | Virtualizer with cross-talk cancellation and reverb | |
US7613305B2 (en) | Method for treating an electric sound signal | |
US20050265558A1 (en) | Method and circuit for enhancement of stereo audio reproduction | |
US8605914B2 (en) | Nonlinear filter for separation of center sounds in stereophonic audio | |
KR100410794B1 (en) | Sound image localizing device | |
EP3222058B1 (en) | An audio signal processing apparatus and method for crosstalk reduction of an audio signal | |
US5844993A (en) | Surround signal processing apparatus | |
JP3557177B2 (en) | Stereophonic device for headphone and audio signal processing program | |
JP3513850B2 (en) | Sound image localization processing apparatus and method | |
JPH03127599A (en) | Sound field variable device | |
JP3219752B2 (en) | Pseudo-stereo device | |
JPH1094098A (en) | Method and device for generating multi-channel signal from monphonic signal | |
EP2503798B1 (en) | Stereophonic sound output apparatus and early reflection generation method thereof | |
JPH10136497A (en) | Sound image localizing device | |
KR20060048520A (en) | Sound image localization apparatus | |
US7974418B1 (en) | Virtualizer with cross-talk cancellation and reverb | |
JP3311701B2 (en) | Pseudo-stereo device | |
JP2985704B2 (en) | Surround signal processing device | |
JPH1132400A (en) | Digital signal reproducing device | |
JP2003111198A (en) | Voice signal processing method and voice reproducing system | |
JP2002262385A (en) | Generating method for sound image localization signal, and acoustic image localization signal generator | |
JPH04178000A (en) | Surround system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |