JPH11261231A - Printed wiring board - Google Patents
Printed wiring boardInfo
- Publication number
- JPH11261231A JPH11261231A JP7832098A JP7832098A JPH11261231A JP H11261231 A JPH11261231 A JP H11261231A JP 7832098 A JP7832098 A JP 7832098A JP 7832098 A JP7832098 A JP 7832098A JP H11261231 A JPH11261231 A JP H11261231A
- Authority
- JP
- Japan
- Prior art keywords
- core
- hole
- layer
- core substrate
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【０００１】[0001]
【技術分野】本発明は，プリント配線板，特にビアホー
ルの構造に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board, and more particularly to a structure of a via hole.
【０００２】[0002]
【従来技術】従来，プリント配線板としては，図１１に
示すごとく，コア基板９７の表面に上側導電層９５１と
下側導電層９５２とを設け，これらの間の電気的導通を
ビアホール９２により行うものがある。ビアホール９２
は，コア基板９７にドリルを用いて穿設し，その内壁を
銅などの金属めっき膜９１１により被覆することにより
形成されている。また，ビアホール９２の周囲には，ラ
ンド９４が設けられている。2. Description of the Related Art Conventionally, as shown in FIG. 11, an upper conductive layer 951 and a lower conductive layer 952 are provided on a surface of a core substrate 97 as shown in FIG. There is something. Via hole 92
Is formed by drilling a core substrate 97 with a drill and covering the inner wall with a metal plating film 911 such as copper. A land 94 is provided around the via hole 92.
【０００３】[0003]
【解決しようとする課題】しかしながら，上記従来のプ
リント配線板９においては，ビアホール９２をドリルで
穿設しているため，ビアホール９２の直径が大きくなっ
てしまう。そのため，コア基板９７の表面がビアホール
９２及びそのランド９４により占有されてしまい，高密
度配線が妨げられている。However, in the above-described conventional printed wiring board 9, the diameter of the via hole 92 is increased because the via hole 92 is formed by drilling. For this reason, the surface of the core substrate 97 is occupied by the via holes 92 and the lands 94, thereby preventing high-density wiring.
【０００４】そこで，図１２に示すごとく，コア基板９
７の表面に感光性樹脂からなる被覆層９６１を設け，被
覆層９６１に露光法により小径のレーザー孔９３１を設
けることが考えられる。ドリル孔９１の中には充填材９
１２を充填しその開口部は被覆パッド９１３により被覆
する。被覆パッド９１３の表面に，レーザー孔９３１を
形成しその内壁を金属めっき膜９３２により被覆する。
レーザー孔９３１はドリルにより穿設したドリル孔９１
よりも孔径が小さい。そのため，プリント配線板の表面
におけるレーザー孔９３１及びそのランド９４に占有さ
れる面積を小さくすることができ，プリント配線板９の
表面高密度実装を図ることができる。しかし，この場合
には，レーザー孔９３１を形成する際に，レーザーによ
って被覆パッド９１３が破損を受けることがある。その
ため，レーザー孔９３１とドリル孔９１との電気的な接
続信頼性が低い。Therefore, as shown in FIG.
It is conceivable to provide a coating layer 961 made of a photosensitive resin on the surface of No. 7 and to provide a small-diameter laser hole 931 in the coating layer 961 by an exposure method. In the drill hole 91, the filler 9
12 and its opening is covered with a covering pad 913. A laser hole 931 is formed on the surface of the covering pad 913, and the inner wall thereof is covered with a metal plating film 932.
The laser hole 931 is a drill hole 91 formed by a drill.
The pore size is smaller than that. Therefore, the area occupied by the laser holes 931 and the lands 94 on the surface of the printed wiring board can be reduced, and the surface of the printed wiring board 9 can be mounted at high density. However, in this case, when the laser hole 931 is formed, the coating pad 913 may be damaged by the laser. Therefore, the electrical connection reliability between the laser hole 931 and the drill hole 91 is low.
【０００５】また，レーザー孔の代わりに，露光法によ
るフォトビアを形成することが考えられる。しかし，フ
ォトビアの場合には，ドリル孔９１を覆う被覆パッド９
１３と，レーザー孔９３１を被覆する金属めっき膜９３
２との密着性が低い。そのため，レーザー孔の場合と同
様に，ドリル孔９１とレーザー孔９３１との電気的導通
信頼性が低くなる。It is conceivable to form a photo via by an exposure method instead of the laser hole. However, in the case of a photo via, the covering pad 9 covering the drill hole 91 is not used.
13 and a metal plating film 93 covering the laser hole 931
2 low adhesion. Therefore, the electrical conduction reliability between the drill hole 91 and the laser hole 931 is reduced as in the case of the laser hole.
【０００６】そこで，図１３に示すごとく，レーザー孔
９３１をドリル孔９１とオフセットの位置に設けて両者
を接続パターン９３により接続することが考えられる。
しかし，この場合には，ドリル孔９１の孔径が大きいた
め，その周囲のパターン実装が妨げられる。そのため，
コア基板９７の表面，即ち，プリント配線板９の内部に
おける高密度実装が困難となる。Therefore, as shown in FIG. 13, it is conceivable to provide a laser hole 931 at a position offset from the drill hole 91 and connect them with a connection pattern 93.
However, in this case, since the diameter of the drill hole 91 is large, pattern mounting around the hole is hindered. for that reason,
High-density mounting on the surface of the core substrate 97, that is, inside the printed wiring board 9, becomes difficult.
【０００７】本発明はかかる従来の問題点に鑑み，導電
層間の導通信頼性に優れ，かつ表面及び内部の高密度実
装を実現できるプリント配線板を提供しようとするもの
である。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide a printed wiring board which is excellent in the reliability of conduction between conductive layers and which can realize high-density mounting on the surface and inside.
【０００８】[0008]
【課題の解決手段】本発明は，コア基板と，該コア基板
の表面を被覆する被覆層と，上記コア基板及び上記被覆
層を介してその上側及び下側に設けた上側導電層と下側
導電層と，該上側導電層と下側導電層との間の電気的導
通を行うための層間導電部とからなり，上記層間導電部
は，上記コア基板に設けたコア孔と，コア基板における
上記コア孔に対してオフセットの位置に設けた表層孔
と，上記コア基板の表面に設けられ，上記コア孔と上記
表層孔の間を電気的に接続するためのコア接続パターン
とからなり，上記コア孔及び上記表層孔は，いずれもレ
ーザーの照射により開口させたものであり，これらはそ
の内壁を覆う金属めっき膜又は内部に充填した導電材に
より導電性が付与されており，上記コア孔の一方の開口
部及び上記表層孔の一方の開口部はいずれも被覆パッド
により被覆されていることを特徴とするプリント配線板
である。The present invention provides a core substrate, a coating layer covering the surface of the core substrate, an upper conductive layer provided above and below the core substrate and the coating layer, and a lower layer. A conductive layer, and an interlayer conductive portion for providing electrical continuity between the upper conductive layer and the lower conductive layer, wherein the interlayer conductive portion includes a core hole provided in the core substrate, A surface hole provided at a position offset from the core hole, and a core connection pattern provided on the surface of the core substrate for electrically connecting the core hole and the surface hole; Both the core hole and the surface layer hole are opened by laser irradiation, and these are provided with conductivity by a metal plating film covering the inner wall or a conductive material filled therein. One of the openings and the surface hole Opening of the square is a printed wiring board, characterized in that it is covered by any coating pads.
【０００９】本発明において，コア孔とはコア基板に設
けた孔をいい，表層孔とは被覆層に設けた孔をいい，い
ずれもその内壁を金属めっき膜により被覆するか又は内
部に導電材を充填することにより導電性を付与した孔で
ある。また，コア基板とは，プリント配線板を製造する
際に，積層構造を形成するときのコア材となる絶縁基板
をいう。被覆層とは，コア基板に対して順次被覆するこ
とにより形成される絶縁層をいう。In the present invention, the core hole refers to a hole provided in a core substrate, and the surface layer hole refers to a hole provided in a coating layer. In each case, the inner wall is covered with a metal plating film or a conductive material is provided inside. Is a hole provided with conductivity by being filled. The core substrate refers to an insulating substrate that becomes a core material when forming a laminated structure when manufacturing a printed wiring board. The coating layer refers to an insulating layer formed by sequentially coating the core substrate.
【００１０】オフセットとは，表面孔がコア孔に対して
ズレた位置に配置されていることをいう。そのズレ量は
特に限定はしないが，ズレ量の下限は表面孔の開口部と
コア孔の開口部とが重複して配置されない程度にするこ
とが好ましい。これにより，表層孔と，コア基板表面に
形成されているコア接続パターンとが安定して接続され
る。The term "offset" means that the surface holes are arranged at positions shifted from the core holes. The amount of deviation is not particularly limited, but the lower limit of the amount of deviation is preferably such that the opening of the surface hole and the opening of the core hole do not overlap. Thus, the surface layer holes and the core connection patterns formed on the surface of the core substrate are stably connected.
【００１１】本発明の作用及び効果について説明する。
コア孔と表層孔とはオフセット配置されているため，表
層孔はコア基板の表面に形成されることになる。コア基
板の表面は，剛性が有り強度が高い。そのため，表層孔
と，コア基板表面に形成されているコア接続パターンと
が安定して接続されることになる。また，コア接続パタ
ーンはコア基板の表面に形成されており，コア孔との接
続性が高い。したがって，コア孔，表層孔及びコア接続
パターンよりなる層間導通部の導通信頼性は高い。The operation and effect of the present invention will be described.
Since the core hole and the surface hole are offset, the surface hole is formed on the surface of the core substrate. The surface of the core substrate has high rigidity and high strength. Therefore, the surface hole and the core connection pattern formed on the surface of the core substrate are stably connected. Further, the core connection pattern is formed on the surface of the core substrate, and has high connectivity with the core hole. Therefore, the conduction reliability of the interlayer conduction portion including the core hole, the surface layer hole, and the core connection pattern is high.
【００１２】また，コア孔は，レーザー照射により形成
されるため，非常に小径の孔である。そのため，コア基
板の表面におけるコア孔の占有面積が小さくなり，その
部分に他のパターンの形成や部材の実装が可能となる。
したがって，プリント配線板の内部における実装面積が
大きい。また，被覆層に形成されている表層孔は，レー
ザー照射により形成された微小な孔である。そのため，
コア基板の表面と同様に被覆層の表面における実装面積
も大きい。The core hole is a hole having a very small diameter because it is formed by laser irradiation. For this reason, the area occupied by the core hole on the surface of the core substrate is reduced, and it becomes possible to form another pattern or mount a member on that portion.
Therefore, the mounting area inside the printed wiring board is large. Further, the surface layer holes formed in the coating layer are minute holes formed by laser irradiation. for that reason,
As with the surface of the core substrate, the mounting area on the surface of the coating layer is large.
【００１３】更に，コア孔及び表層孔は，内壁が金属め
っき膜により被覆されていること，及びこれらの一方の
開口部は被覆パッドにより被覆されている。そのため，
コア孔及び表層孔は，その周辺に設けた導電層との導通
信頼性が高い。したがって，本発明によれば，導電層間
の電気的接続信頼性に優れ，かつ内部及び表面の高密度
実装を実現できるプリント配線板を提供することができ
る。Further, the core hole and the surface layer hole have an inner wall covered with a metal plating film, and one of these openings is covered with a covering pad. for that reason,
The core hole and the surface layer hole have high conduction reliability with the conductive layer provided therearound. Therefore, according to the present invention, it is possible to provide a printed wiring board having excellent electrical connection reliability between conductive layers and realizing high-density mounting on the inside and on the surface.
【００１４】コア孔の直径は，０．０３〜０．３ｍｍで
あることが好ましい。一方，０．０３ｍｍ未満の場合に
は，コア孔の形成が困難な場合がある。また，０．３ｍ
ｍを超える場合には，プリント配線板の内部の高密度実
装が妨げられるおそれがある。The diameter of the core hole is preferably 0.03 to 0.3 mm. On the other hand, if it is less than 0.03 mm, it may be difficult to form the core hole. 0.3m
If it exceeds m, high-density mounting inside the printed wiring board may be hindered.
【００１５】コア孔の周囲には直径０．０５〜０．６ｍ
ｍのランドが設けられていることが好ましい。０．０５
ｍｍ未満の場合には，コア孔と接続パターンとの電気的
接続が困難な場合がある。また，０．６ｍｍを超える場
合には，プリント配線板の内部の高密度実装が妨げられ
るおそれがある。[0015] The diameter of the core hole is 0.05 to 0.6 m.
Preferably, m lands are provided. 0.05
If it is less than mm, electrical connection between the core hole and the connection pattern may be difficult. If it exceeds 0.6 mm, high-density mounting inside the printed wiring board may be hindered.
【００１６】コア孔と表層孔とは，コア基板の表面に設
けたコア接続パターンにより接続されている。コア接続
パターンは，例えば，コア孔の周囲に設けたランド，ラ
イン，パッドなどである。The core holes and the surface holes are connected by a core connection pattern provided on the surface of the core substrate. The core connection pattern is, for example, lands, lines, pads, etc. provided around the core hole.
【００１７】表層孔は，プリント配線板に設けた１層又
は２層以上の被覆層に形成されているが，プリント配線
板に設けられている被覆層のすべてに形成されている必
要はない。被覆層が２層以上ある場合には，表層孔は，
少なくともコア基板を直接被覆する被覆層には形成され
ている。Although the surface layer holes are formed in one or more coating layers provided on the printed wiring board, they need not be formed in all the coating layers provided on the printed wiring board. If there are two or more coating layers,
At least a coating layer that directly covers the core substrate is formed.
【００１８】また，２層以上の被覆層が積層されている
場合には，各被覆層に形成した表層孔同士がオフセット
配置され，各表層孔の間は表層接続パターンにより電気
的に接続されていることが好ましい。これにより，各被
覆層の実装面積を広く確保しつつ，多層の表層孔を形成
することができる。なお，表層接続パターンも，上記コ
ア接続パターンと同様に，種々の形状に形成することが
できる。When two or more coating layers are stacked, the surface holes formed in each coating layer are offset from each other, and the surface holes are electrically connected by a surface connection pattern. Is preferred. Thereby, it is possible to form a multilayer surface hole while securing a wide mounting area for each coating layer. The surface connection pattern can be formed in various shapes similarly to the core connection pattern.
【００１９】コア孔と表層孔との間は，コア接続パター
ンにより電気的に接続されている。例えば，コア孔にお
ける被覆パッドにより被覆されていない側の開口部は，
その周囲に設けたランドを介して上記コア接続パターン
と接続されている。また，上記コア孔における被覆パッ
ドにより被覆されている側の開口部は，例えば，被覆パ
ッドを介して上記コア接続パターンと接続されている
か，または，被覆パッドの表面に，直接表層孔が形成さ
れている。The core hole and the surface hole are electrically connected by a core connection pattern. For example, the opening on the side of the core hole that is not covered by the covering pad is:
It is connected to the core connection pattern via lands provided around the core connection pattern. The opening on the side of the core hole covered with the covering pad is connected to the core connection pattern via the covering pad, for example, or a surface layer hole is formed directly on the surface of the covering pad. ing.
【００２０】コア基板としては，例えば，ガラスエポキ
シ基板，ガラスポリイミド基板，ガラスビスマレイミド
トリアジン基板等を用いることができる。コア基板の厚
みは０．０５〜０．３ｍｍであることが好ましい。０．
０５ｍｍ未満の場合には，コア基板の加工性が低下する
おそれがある。また，０．３ｍｍを超える場合には，レ
ーザーによるコア孔形成が困難となる場合がある。As the core substrate, for example, a glass epoxy substrate, a glass polyimide substrate, a glass bismaleimide triazine substrate or the like can be used. The core substrate preferably has a thickness of 0.05 to 0.3 mm. 0.
If it is less than 05 mm, workability of the core substrate may be reduced. If it exceeds 0.3 mm, it may be difficult to form a core hole by laser.
【００２１】被覆層としては，たとえば，ガラスクロス
に樹脂を含浸して半硬化状態にしたプリプレグ，プリプ
レグにファイバーを含浸してなるファイバー入りプリプ
レグ等を用いることができる。被覆層の厚みは，０．０
３〜０．３ｍｍであることが好ましい。０．０３ｍｍ未
満の場合には，被覆層による絶縁性が低下するおそれが
ある。また，０．３ｍｍを超える場合には，表層孔形成
のためのレーザー加工が困難となるおそれがある。As the coating layer, for example, a prepreg in which a glass cloth is impregnated with a resin to be in a semi-cured state, a prepreg with fibers impregnated with a prepreg and the like can be used. The thickness of the coating layer is 0.0
It is preferably from 3 to 0.3 mm. If the thickness is less than 0.03 mm, the insulating property of the coating layer may be reduced. If the thickness exceeds 0.3 mm, laser processing for forming a surface layer hole may be difficult.
【００２２】[0022]
【発明の実施の形態】実施形態例１ 本発明の実施形態例にかかるプリント配線板について，
図１〜図７を用いて説明する。本例のプリント配線板４
１は，図１に示すごとく，コア基板７と，コア基板７の
上側及び下側の表面を被覆する被覆層６１，６２と，コ
ア基板７及び被覆層６１，６２を介してその上側及び下
側に設けた上側導電層５１及び下側導電層５２とを有す
る。上側導電層５１と下側導電層５２との間は，層間導
電部２により電気的に導通している。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 A printed wiring board according to an embodiment of the present invention will be described.
This will be described with reference to FIGS. Printed wiring board 4 of this example
As shown in FIG. 1, reference numeral 1 denotes a core substrate 7, coating layers 61 and 62 for covering the upper and lower surfaces of the core substrate 7, and upper and lower portions thereof via the core substrate 7 and the coating layers 61 and 62. It has an upper conductive layer 51 and a lower conductive layer 52 provided on the side. The upper conductive layer 51 and the lower conductive layer 52 are electrically connected by the interlayer conductive portion 2.
【００２３】層間導電部２は，コア基板７に設けたコア
孔１と，被覆層６１，６２におけるコア孔１に対してオ
フセットの位置に設けた表層孔２１，２２と，コア孔１
と表層孔２１，２２との間を電気的に接続するコア接続
パターン３１とからなる。The interlayer conductive portion 2 includes a core hole 1 provided in the core substrate 7, surface layer holes 21 and 22 provided at offset positions with respect to the core holes 1 in the coating layers 61 and 62, and core holes 1 and 2.
And a core connection pattern 31 for electrically connecting the surface holes 21 and 22 with each other.
【００２４】コア孔１及び表層孔２１，２２は，いずれ
もレーザーの照射により開口させたものであり，これら
はその内壁を覆う金属めっき膜１１により導電性が付与
されている。コア孔１の一方の開口部及び表層孔２１，
２２の一方の開口部はいずれも被覆パッド１０，２１
０，２２０により被覆されている。コア孔１の直径は
０．０３〜０．３ｍｍであり，その周囲に設けたランド
１３は直径０．０５〜０．６ｍｍである。コア基板７の
厚みは０．１ｍｍであり，被覆層６１，６２の厚みはい
ずれも０．０８ｍｍである。Each of the core hole 1 and the surface holes 21 and 22 is opened by laser irradiation, and is provided with conductivity by a metal plating film 11 covering the inner wall thereof. One opening of the core hole 1 and the surface hole 21,
One of the openings of the coating pads 22 is a cover pad 10, 21.
0,220. The diameter of the core hole 1 is 0.03 to 0.3 mm, and the land 13 provided around the core hole 1 has a diameter of 0.05 to 0.6 mm. The thickness of the core substrate 7 is 0.1 mm, and the thickness of each of the coating layers 61 and 62 is 0.08 mm.
【００２５】次に，本例のプリント配線板の製造方法に
ついて説明する。まず，コア基板として，ガラスエポキ
シ基板を準備する。このコア基板の両面には銅箔が貼着
してある。次に，図２に示すごとく，銅箔１９に所謂レ
ジスト，エッチングを行い，コア基板７の片面のコア孔
形成部分１１の銅箔を除去する。Next, a method for manufacturing the printed wiring board of this embodiment will be described. First, a glass epoxy substrate is prepared as a core substrate. Copper foil is adhered to both sides of the core substrate. Next, as shown in FIG. 2, so-called resist and etching are performed on the copper foil 19 to remove the copper foil in the core hole forming portion 11 on one surface of the core substrate 7.
【００２６】次に，図２に示すごとく，コア孔形成部分
１１にレーザー８を照射する。これにより，レーザー８
は，コア孔形成部分１１を焼失させその底部の銅箔１９
に至る。ここで孔穿設が停止する。これにより，図３に
示すごとく，一方の開口部が銅箔１９により被覆された
コア孔１が形成される。次いで，図４に示すごとく，コ
ア孔１の内壁に銅などの金属めっき膜１２を形成する。Next, as shown in FIG. 2, a laser 8 is applied to the core hole forming portion 11. Thus, the laser 8
Means that the core hole forming portion 11 is burned off and the bottom copper foil 19
Leads to. Here, the hole drilling stops. Thereby, as shown in FIG. 3, the core hole 1 in which one opening is covered with the copper foil 19 is formed. Next, as shown in FIG. 4, a metal plating film 12 such as copper is formed on the inner wall of the core hole 1.
【００２７】次に，再度，銅箔１９にレジスト，エッチ
ングを行い，コア基板７の両面にパターン形成を行う。
これにより，図４に示すごとく，コア基板７のコア孔１
の開口部周囲にランド１３及びコア接続パターン３１，
３２を形成するとともに，表層孔形成部分の底部に被覆
パッド１０，２１０，２２０を形成する。Next, the copper foil 19 is again subjected to resist and etching, and a pattern is formed on both surfaces of the core substrate 7.
As a result, as shown in FIG.
Land 13 and core connection pattern 31 around the opening of
32, and covering pads 10, 210, 220 are formed at the bottom of the surface layer hole forming portion.
【００２８】ランド１３，コア接続パターン３１及び被
覆パッド２１０の形状は，図７に示すごとく，種々のも
のがある。例えば，コア接続パターン３１をランド１３
の直径と同一幅とする場合（図７（ａ）），当該直径よ
りも細いライン状とする場合（図７（ｂ）），ランド１
３とコア接続パターン３１とを１つの楕円状にする場合
（図７（ｃ））などがある。As shown in FIG. 7, there are various shapes of the land 13, the core connection pattern 31, and the cover pad 210. For example, the core connection pattern 31
When the width is the same as the diameter of the land (FIG. 7A), when the width is smaller than the diameter (FIG. 7B), the land 1
3 and the core connection pattern 31 may be one elliptical shape (FIG. 7C).
【００２９】次いで，図５に示すごとく，コア基板１の
表面に，ファイバー入りプリプレグを配置し，さらにそ
の表面に銅箔などの金属箔５を積層する。次いで，加熱
圧着によりプリプレグを硬化させて，被覆層６１，６２
となす。次いで，被覆層６１，６２の表層孔形成部分２
１１，２２１の金属箔５をエッチングにより除却して開
口孔５０を形成し，開口孔５０にレーザー８を照射す
る。これにより，図６に示すごとく，表層孔２１，２２
が穿設され，その底部が被覆パッド２１０，２２０で被
覆された表層孔２１，２２が形成される。次いで，図１
に示すごとく，表層孔２１，２２の内壁に銅などの金属
めっき膜２０を被覆する。また，金属箔５を露光，エッ
チングして，被覆層６１，６２の表面に，導電層５１，
５２を形成する。以上により，上記プリント配線板４１
が得られる。Next, as shown in FIG. 5, a prepreg containing fibers is arranged on the surface of the core substrate 1, and a metal foil 5 such as a copper foil is laminated on the surface. Next, the prepreg is cured by heat compression, and the coating layers 61 and 62 are cured.
And Next, the surface layer forming portions 2 of the coating layers 61 and 62 are formed.
An opening 50 is formed by removing the metal foils 11 and 221 by etching, and the opening 8 is irradiated with a laser 8. As a result, as shown in FIG.
Are formed, and surface layer holes 21 and 22 whose bottoms are covered with the covering pads 210 and 220 are formed. Then, FIG.
As shown in (1), the inner walls of the surface holes 21 and 22 are coated with a metal plating film 20 such as copper. Further, the metal foil 5 is exposed and etched to form a conductive layer 51,
52 is formed. As described above, the printed wiring board 41
Is obtained.
【００３０】次に，本例の作用及び効果について説明す
る。コア孔１と表層孔２１，２２とはオフセット配置さ
れているため，表層孔２１，２２はコア基板７の表面に
形成されることになる。コア基板７の表面は，剛性が有
り強度が高い。そのため，表層孔２１，２２と，コア基
板７表面に形成されているコア接続パターン３１，３２
とが安定して接続されることになる。また，コア接続パ
ターン３１，３２はコア基板７の表面に形成されてお
り，コア孔１との接続性が高い。したがって，コア孔
１，表層孔２１，２２及びコア接続パターン３１，３２
よりなる層間導通部２の導通信頼性は高い。Next, the operation and effect of this embodiment will be described. Since the core hole 1 and the surface holes 21 and 22 are offset, the surface holes 21 and 22 are formed on the surface of the core substrate 7. The surface of the core substrate 7 has rigidity and high strength. Therefore, the surface layer holes 21 and 22 and the core connection patterns 31 and 32 formed on the surface of the core substrate 7 are formed.
Are connected stably. Further, the core connection patterns 31 and 32 are formed on the surface of the core substrate 7 and have high connectivity with the core hole 1. Therefore, the core hole 1, the surface layer holes 21, 22 and the core connection patterns 31, 32
The conduction reliability of the inter-layer conduction portion 2 is high.
【００３１】また，コア孔１は，レーザー照射により形
成されるため，非常に小径の孔である。そのため，コア
基板７の表面におけるコア孔１の占有面積が小さくな
り，その部分に他のパターンの形成や部材の実装が可能
となる。したがって，プリント配線板４１の内部におけ
る実装面積が大きい。また，被覆層６１，６２に形成さ
れている表層孔２１，２２は，レーザー照射により形成
された微小な孔である。そのため，コア基板７の表面と
同様に被覆層６１，６２の表面における実装面積も大き
い。Further, since the core hole 1 is formed by laser irradiation, it has a very small diameter. Therefore, the area occupied by the core hole 1 on the surface of the core substrate 7 is reduced, and other patterns can be formed and members can be mounted on that portion. Therefore, the mounting area inside the printed wiring board 41 is large. The surface holes 21 and 22 formed in the coating layers 61 and 62 are minute holes formed by laser irradiation. Therefore, the mounting area on the surface of the coating layers 61 and 62 is large as in the surface of the core substrate 7.
【００３２】更に，コア孔１及び表層孔２１，２２は，
内壁が金属めっき膜１２，２０により被覆されているこ
と，及びこれらの一方の開口部は被覆パッド１０，２１
０，２２０により被覆されているため，これらの周辺に
設けた導電層との導通信頼性が高い。Further, the core hole 1 and the surface holes 21 and 22 are
The inner walls are covered with metal plating films 12 and 20, and one of these openings is covered with covering pads 10 and 21.
Since it is covered with 0, 220, conduction reliability with a conductive layer provided around these components is high.
【００３３】実施形態例２ 本例のプリント配線板４２は，図８に示すごとく，コア
基板７の上側及び下側にそれぞれ２層の被覆層６１〜６
４を積層し，これらに表層孔２１〜２４を設けている。
被覆層６１に設けた表層孔２１と被覆層６３に設けた表
層孔２３との間は，表層接続パターン３３により接続さ
れている。また，被覆層６２に設けた表層孔２２と被覆
層６４に設けた表層孔２４との間は，表層接続パターン
３４により接続されている。被覆層６１，６４の表面に
は，それぞれ上側導電層５１及び下側導電層５２が形成
されている。その他は実施形態例１と同様である。Embodiment 2 As shown in FIG. 8, the printed wiring board 42 of this embodiment has two coating layers 61 to 6 on the upper and lower sides of the core substrate 7, respectively.
4 are laminated, and surface layer holes 21 to 24 are provided in these.
The surface hole 21 provided in the cover layer 61 and the surface hole 23 provided in the cover layer 63 are connected by a surface connection pattern 33. The surface hole 22 provided in the cover layer 62 and the surface hole 24 provided in the cover layer 64 are connected by a surface connection pattern 34. An upper conductive layer 51 and a lower conductive layer 52 are formed on the surfaces of the coating layers 61 and 64, respectively. Others are the same as the first embodiment.
【００３４】本例においては，コア基板１の表面に複数
の被覆層６１〜６４を形成しているため，実施形態例１
よりも配線密度を高くすることができる。また，プリン
ト配線板４２の内部にも，コア接続パターン３１，３２
及び表層接続パターン３３，３４のほかに，他の導電パ
ターンを形成することによって更なる高密度配線化を実
現できる。In this embodiment, since the plurality of coating layers 61 to 64 are formed on the surface of the core substrate 1, the first embodiment
The wiring density can be made higher than that. The core connection patterns 31 and 32 are also provided inside the printed wiring board 42.
Further, by forming other conductive patterns in addition to the surface layer connection patterns 33 and 34, higher density wiring can be realized.
【００３５】実施形態例３ 本例のプリント配線板４３は，図９に示すごとく，コア
基板７の上側面に，被覆層６１を介して上側導電層５１
を設けている。また，コア基板７の下面には，下側導電
層５２を設けている。被覆層６１及びコア基板７は，そ
れぞれ表層孔２１及びコア孔１を設けており，両者はコ
ア接続パターン３１により接続されている。その他は，
実施形態例１と同様である。本例においても，実施形態
例１と同様の効果を得ることができる。Embodiment 3 As shown in FIG. 9, the printed wiring board 43 of this embodiment has an upper conductive layer 51 on a top surface of a core substrate 7 with a cover layer 61 interposed therebetween.
Is provided. A lower conductive layer 52 is provided on the lower surface of the core substrate 7. The cover layer 61 and the core substrate 7 are provided with a surface layer hole 21 and a core hole 1, respectively, and both are connected by a core connection pattern 31. Others
This is the same as the first embodiment. Also in this example, the same effect as in the first embodiment can be obtained.
【００３６】実施形態例４ 本例のプリント配線板４４は，図１０に示すごとく，コ
ア基板７の表面に被覆層６１，６２を介して上側導電層
５１及び下側導電層５２を形成したものである。コア基
板７に設けたコア孔１の一方の開口部は被覆パッド１０
により被覆されている。コア孔１における被覆パッド１
０により被覆されている側の開口部は，被覆パッド１０
に対して直接に表層孔２２が設けられている。一方，コ
ア孔１における他方の開口部は，ランド１３を介して接
続パターン３１と接続されている。その他は，実施形態
例１と同様である。Embodiment 4 As shown in FIG. 10, the printed wiring board 44 of this embodiment has an upper conductive layer 51 and a lower conductive layer 52 formed on the surface of a core substrate 7 with coating layers 61 and 62 interposed therebetween. It is. One opening of the core hole 1 provided in the core substrate 7 is
Coated with Covering pad 1 in core hole 1
The opening on the side covered by the covering pad 10
Are directly provided with a surface layer hole 22. On the other hand, the other opening in the core hole 1 is connected to the connection pattern 31 via the land 13. Other configurations are the same as those of the first embodiment.
【００３７】本例においては，コア孔１における被覆パ
ッド１０により被覆されている側の開口部は，被覆パッ
ド１０に対して直接に表層孔２２を設けている。この場
合，コア孔１の表面に表層孔２２が配置されることにな
るが，両者の間の接続強度は高い。その理由は，コア孔
１と表層孔２２との間は被覆パッド１０により補強され
ていること，また被覆パッド１０の両側は各孔の金属め
っき膜１１，２０により被覆されるためである。In this embodiment, the opening of the core hole 1 on the side covered with the covering pad 10 is provided with a surface layer hole 22 directly to the covering pad 10. In this case, the surface hole 22 is disposed on the surface of the core hole 1, but the connection strength between the two is high. The reason is that the space between the core hole 1 and the surface hole 22 is reinforced by the covering pad 10 and both sides of the covering pad 10 are covered with the metal plating films 11 and 20 of each hole.
【００３８】従って，コア孔１と表層孔２２との間に金
属めっき膜１２，被覆パッド１０及び金属めっき膜２２
の３層構造の金属層を介在させている場合には，コア孔
１と表層孔２２との間の接続強度が十分に確保され，オ
フセット配置の場合と同様に優れた導電信頼性を発揮で
きる。Therefore, the metal plating film 12, the covering pad 10, and the metal plating film 22 are provided between the core hole 1 and the surface hole 22.
In the case where the metal layer having the three-layer structure is interposed, the connection strength between the core hole 1 and the surface layer hole 22 is sufficiently ensured, and excellent conductive reliability can be exhibited as in the case of the offset arrangement. .
【００３９】[0039]
【発明の効果】本発明によれば，導電層間の導通信頼性
に優れ，かつ表面及び内部の高密度実装を実現できるプ
リント配線板を提供することができる。According to the present invention, it is possible to provide a printed wiring board having excellent conduction reliability between conductive layers and realizing high-density mounting on the surface and inside.
【図１】実施形態例１におけるプリント配線板の断面
図。FIG. 1 is a cross-sectional view of a printed wiring board according to a first embodiment.
【図２】実施形態例１のプリント配線板の製造方法にお
ける，コア基板の断面図。FIG. 2 is a sectional view of a core substrate in the method for manufacturing a printed wiring board according to the first embodiment.
【図３】図２に続く，コア孔を形成したコア基板の断面
図。FIG. 3 is a cross-sectional view of the core substrate in which a core hole has been formed, following FIG. 2;
【図４】図３に続く，コア孔の内壁に金属めっき膜を形
成したコア基板の断面図。FIG. 4 is a cross-sectional view of the core substrate in which a metal plating film is formed on the inner wall of the core hole, following FIG. 3;
【図５】図４に続く，表面に被覆層を形成したコア基板
の断面図。FIG. 5 is a sectional view of the core substrate having a coating layer formed on the surface, following FIG. 4;
【図６】図５に続く，表層孔を形成したコア基板及び被
覆層の断面図。FIG. 6 is a cross-sectional view of the core substrate having the surface layer holes formed thereon and the covering layer, following FIG. 5;
【図７】実施形態例１における，コア孔のランド，接続
パターン及び被覆パッドの平面図であり，（ａ）は接続
パターンが太幅の場合，（ｂ）は細幅の場合，（ｃ）は
楕円形状であるものの平面図。FIGS. 7A and 7B are plan views of a land, a connection pattern, and a covering pad of a core hole according to the first embodiment, where FIG. 7A shows a case where the connection pattern has a large width, FIG. Is a plan view of an elliptical shape.
【図８】実施形態例２におけるプリント配線板の断面
図。FIG. 8 is a sectional view of a printed wiring board according to a second embodiment.
【図９】実施形態例３におけるプリント配線板の断面
図。FIG. 9 is a sectional view of a printed wiring board according to a third embodiment.
【図１０】実施形態例４におけるプリント配線板の断面
図。FIG. 10 is a sectional view of a printed wiring board according to a fourth embodiment.
【図１１】第１の従来例のプリント配線板の断面図。FIG. 11 is a sectional view of a first conventional printed wiring board.
【図１２】第２の従来例のプリント配線板の断面図。FIG. 12 is a sectional view of a second conventional printed wiring board.
【図１３】第３の従来例のプリント配線板の断面図。FIG. 13 is a sectional view of a third conventional printed wiring board.
１．．．コア孔， １０，２１０，２２０，２３０，２４０．．．被覆パッ
ド， ２．．．層間導電部， ２１〜２４．．．表層孔， ３１，３２．．．コア接続パターン， ３３，３４．．．表層接続パターン， ４１〜４４．．．プリント配線板， ５１．．．上側導電層， ５２．．．下側導電層， ６１〜６４．．．被覆層， ７．．．コア基板， ８．．．レーザー，1. . . Core holes, 10, 210, 220, 230, 240. . . Covering pad, 2. . . Interlayer conductive portion, 21 to 24. . . Surface hole, 31, 32. . . Core connection pattern, 33, 34. . . Surface connection pattern, 41-44. . . Printed wiring board, 51. . . Upper conductive layer, 52. . . Lower conductive layer, 61-64. . . 6. coating layer; . . 7. core substrate, . . laser,
Claims (4)
る被覆層と，上記コア基板及び上記被覆層を介してその
上側及び下側に設けた上側導電層と下側導電層と，該上
側導電層と下側導電層との間の電気的導通を行うための
層間導電部とからなり，上記層間導電部は，上記コア基
板に設けたコア孔と，コア基板における上記コア孔に対
してオフセットの位置に設けた表層孔と，上記コア基板
の表面に設けられ，上記コア孔と上記表層孔の間を電気
的に接続するためのコア接続パターンとからなり，上記
コア孔及び上記表層孔は，いずれもレーザーの照射によ
り開口させたものであり，これらはその内壁を覆う金属
めっき膜又は内部に充填した導電材により導電性が付与
されており，上記コア孔の一方の開口部及び上記表層孔
の一方の開口部はいずれも被覆パッドにより被覆されて
いることを特徴とするプリント配線板。A core substrate; a coating layer covering the surface of the core substrate; an upper conductive layer and a lower conductive layer provided above and below the core substrate and the coating layer, respectively; An interlayer conductive portion for providing electrical conduction between the upper conductive layer and the lower conductive layer, wherein the interlayer conductive portion is provided between the core hole provided in the core substrate and the core hole in the core substrate; And a core connection pattern provided on the surface of the core substrate and electrically connected between the core hole and the surface layer hole. Each of the holes is opened by laser irradiation, and these are provided with conductivity by a metal plating film covering the inner wall thereof or a conductive material filled therein. One opening of the above surface layer hole Yes A printed wiring board, wherein the displacement is covered by a covering pad.
は，０．０３〜０．３ｍｍであることを特徴とするプリ
ント配線板。2. The printed wiring board according to claim 1, wherein the diameter of the core hole is 0.03 to 0.3 mm.
は直径０．０５〜０．６ｍｍのランドが設けられている
ことを特徴とするプリント配線板。3. The printed wiring board according to claim 1, wherein a land having a diameter of 0.05 to 0.6 mm is provided around the core hole.
板の表面に２層以上積層されており，各被覆層には互い
にオフセット配置された表層孔が形成されており，各表
層孔の間は表層接続パターンにより電気的に接続されて
いることを特徴とするプリント配線板。4. The method according to claim 1, wherein two or more coating layers are laminated on the surface of the core substrate, and each coating layer has surface holes offset from each other. Is a printed wiring board electrically connected by a surface connection pattern.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7832098A JPH11261231A (en) | 1998-03-10 | 1998-03-10 | Printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7832098A JPH11261231A (en) | 1998-03-10 | 1998-03-10 | Printed wiring board |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003057618A Division JP2003264371A (en) | 2003-03-04 | 2003-03-04 | Printed wiring board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11261231A true JPH11261231A (en) | 1999-09-24 |
Family
ID=13658666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7832098A Pending JPH11261231A (en) | 1998-03-10 | 1998-03-10 | Printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11261231A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308529A (en) * | 2000-04-21 | 2001-11-02 | Ibiden Co Ltd | Laminated wiring board and its manufacturing method |
| JPWO2005029581A1 (en) * | 2003-09-24 | 2007-11-15 | イビデン株式会社 | Interposer, multilayer printed wiring board |
-
1998
- 1998-03-10 JP JP7832098A patent/JPH11261231A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308529A (en) * | 2000-04-21 | 2001-11-02 | Ibiden Co Ltd | Laminated wiring board and its manufacturing method |
| JPWO2005029581A1 (en) * | 2003-09-24 | 2007-11-15 | イビデン株式会社 | Interposer, multilayer printed wiring board |
| JP4771808B2 (en) * | 2003-09-24 | 2011-09-14 | イビデン株式会社 | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8404978B2 (en) | Flex-rigid wiring board and method for manufacturing the same | |
| JP2016149411A (en) | Semiconductor element built-in wiring board and manufacturing method of the same | |
| JPH06334279A (en) | Multilayer flexible electrical substrate | |
| JP2007088009A (en) | Method of embedding electronic part and printed wiring board with built-in electronic part | |
| JP3577421B2 (en) | Package for semiconductor device | |
| JP2016063130A (en) | Printed wiring board and semiconductor package | |
| JP2006100789A (en) | Manufacturing method of electric wiring structure | |
| TW201448692A (en) | Embedded high density interconnection printed circuit board and method for manufacturing same | |
| JP2015159153A (en) | electronic component built-in multilayer wiring board | |
| JP2015185828A (en) | Electronic component built-in multilayer wiring board and method for manufacturing the same | |
| US11406016B2 (en) | Wiring substrate | |
| US20220248531A1 (en) | Wiring substrate and method for manufacturing wiring substrate | |
| US11792937B2 (en) | Component built-in wiring substrate | |
| JPH11261231A (en) | Printed wiring board | |
| JP2000323841A (en) | Multilayer circuit board and manufacture thereof | |
| JP2000101237A (en) | Build-up substrate | |
| JP3925100B2 (en) | Multilayer printed circuit board | |
| US11882656B2 (en) | Wiring substrate and method for manufacturing wiring substrate | |
| JP2003264371A (en) | Printed wiring board | |
| US11996357B2 (en) | Wiring substrate and method for manufacturing wiring substrate | |
| US20220248530A1 (en) | Wiring substrate | |
| US20220369456A1 (en) | Wiring substrate and method for manufacturing wiring substrate | |
| JP2006066458A (en) | Multilayer printed wiring board and its manufacturing process | |
| US20220248533A1 (en) | Wiring substrate and method for manufacturing wiring substrate | |
| US20240008191A1 (en) | Wiring substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040203 |
|
| A521 | Written amendment |
Effective date: 20040401 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20040406 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040618 |