JPH11261203A - Bump carrier and its using method - Google Patents
Bump carrier and its using methodInfo
- Publication number
- JPH11261203A JPH11261203A JP6183498A JP6183498A JPH11261203A JP H11261203 A JPH11261203 A JP H11261203A JP 6183498 A JP6183498 A JP 6183498A JP 6183498 A JP6183498 A JP 6183498A JP H11261203 A JPH11261203 A JP H11261203A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- carrier
- solder
- area array
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、各種電子機器等に
使用する半導体装置の実装方法において、半導体装置と
プリント基板を接合する際に、中間材として使用するバ
ンプキャリアに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bump carrier used as an intermediate material when joining a semiconductor device and a printed circuit board in a method of mounting a semiconductor device used for various electronic devices and the like.
【０００２】[0002]
【従来の技術】近年、電子機器の小型・軽量化の要求に
伴い、それに搭載される半導体装置においても小型・軽
量化が望まれてきている。2. Description of the Related Art In recent years, with the demand for smaller and lighter electronic devices, there has been a demand for smaller and lighter semiconductor devices mounted thereon.
【０００３】従来、半導体装置はクワッドフラットパッ
ケージ（ＱＦＰ）に代表されるような、外部端子を半導
体装置の外周から引き出すパッケージ形状であった、し
かし近年の半導体装置の高機能化と小型・軽量化の強い
要請は外部端子数の増加の限界を越え、従来のパッケー
ジ形状では応え切れない状況に来ている。Conventionally, a semiconductor device has a package shape, such as a quad flat package (QFP), in which external terminals are drawn from the outer periphery of the semiconductor device. However, in recent years, a semiconductor device has been improved in function and reduced in size and weight. Has exceeded the limit of the increase in the number of external terminals, and has become unable to respond to the conventional package shape.
【０００４】そのため、外部端子を半導体装置の下面に
格子状に配置するボールグリッドアレイ（ＢＧＡ）やチ
ップスケールパッケージ（ＣＳＰ）などに代表されるエ
リアアレイパッケージが用いられるようになってきてい
る。For this reason, an area array package such as a ball grid array (BGA) or a chip scale package (CSP) in which external terminals are arranged in a lattice on the lower surface of a semiconductor device has been used.
【０００５】このようなエリアアレイパッケージは、例
えば、エリアアレイパッケージに設けられた電極と対応
するプリント基板上の配線電極とを半田バンプによって
電気的および機械的に接続することによって用いてい
る。[0005] Such an area array package is used, for example, by electrically and mechanically connecting electrodes provided on the area array package and corresponding wiring electrodes on a printed circuit board by solder bumps.
【０００６】具体的には、例えば、エリアアレイパッケ
ージに設けられた電極にフラックスを塗布し、その上に
半田ボールを搭載し、半田ボールの上にフラックスを塗
布し、これをプリント基板上の配線電極上に搭載し、そ
の後ホットプレート或いはベルト炉等によりリフロー
し、半田ボールを溶融して半田バンプを形成すること
で、エリアアレイパッケージとプリント基板の電気的お
よび機械的接続を行うものである。Specifically, for example, a flux is applied to an electrode provided in an area array package, a solder ball is mounted thereon, and a flux is applied on the solder ball, and the flux is applied to a wiring on a printed circuit board. The area array package and the printed circuit board are electrically and mechanically connected by mounting them on the electrodes, then reflowing them by a hot plate or a belt furnace, and melting the solder balls to form solder bumps.
【０００７】しかしながら、上記のような半田バンプを
用いる実装方法ではエリアアレイパッケージとプリント
基板との熱膨張係数の差が大きいために、使用環境によ
る温度変動のために半田バンプ部に熱応力・熱歪みが発
生し、これに起因して半田バンプが切断される等の危険
性があり、接続部の信頼性に問題があった。However, in the mounting method using solder bumps as described above, the difference in thermal expansion coefficient between the area array package and the printed circuit board is large. There is a risk that distortion is generated and the solder bump is cut due to the distortion, and there is a problem in reliability of the connection portion.
【０００８】バンプに発生する熱応力・熱歪みを軽減す
るにはバンプを高くして剪断歪みによる応力を分散させ
る方法等が考えられるが、これはエリアアレイパッケー
ジの小型化に反するものとなる。というのは、エリアア
レイパッケージの小型化にともないバンプ自体も微細化
する必要があるからである。In order to reduce the thermal stress and thermal strain generated in the bump, a method of increasing the bump to disperse the stress due to the shear strain can be considered, but this is against the miniaturization of the area array package. This is because the bumps themselves need to be miniaturized as the area array package becomes smaller.
【０００９】ところで、半田バンプ形成用の半田ボール
は直径が不揃いであると、半田バンプの高さがばらつ
き、エリアアレイパッケージをプリント基板へ実装する
場合に、接続されないバンプが発生し、オープン不良の
原因となる。加えて、半田ボールの真球度が悪いと半田
ボールを電極に搭載する際に用いる真空ヘッドに吸着さ
れないという問題もある。よって、バンプに半田ボール
を使用しようとすると、均一な直径と、高い真球度を得
るための選別工程が必要となりコスト上昇の原因とな
る。If the diameters of the solder balls for forming the solder bumps are not uniform, the heights of the solder bumps vary, and when the area array package is mounted on a printed circuit board, unconnected bumps are generated. Cause. In addition, if the sphericity of the solder ball is poor, there is a problem that the solder ball is not attracted to the vacuum head used when mounting the solder ball on the electrode. Therefore, when solder balls are used for bumps, a sorting step for obtaining a uniform diameter and a high sphericity is required, which causes an increase in cost.
【００１０】[0010]
【発明が解決しようとする課題】本発明は、上記の問題
点を解決するためになされたもので、エリアアレイパッ
ケージをプリント基板に実装する際に半田ボールの代わ
りに信頼性に優れ、かつ低コスト化を達成できるバンプ
キャリアとこれを用いた実装方法を提供を課題とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and has high reliability and low reliability in place of solder balls when mounting an area array package on a printed circuit board. It is an object of the present invention to provide a bump carrier that can achieve cost reduction and a mounting method using the bump carrier.
【００１１】[0011]
【課題を解決するための手段】上記課題を解決する本発
明は、半導体装置の外部電極に対応する位置に貫通孔が
設けられた絶縁性基板と該貫通孔に設けられたバンプと
から主として構成されるバンプキャリアであり、バンプ
表面層の融点がバンプ内部を構成する導体層の融点より
少なくとも５０℃低いものである。The present invention for solving the above problems mainly comprises an insulating substrate having a through hole at a position corresponding to an external electrode of a semiconductor device, and a bump provided at the through hole. The melting point of the bump surface layer is at least 50 ° C. lower than the melting point of the conductor layer forming the inside of the bump.
【００１２】[0012]
【発明の実施の形態】本発明のバンプキャリアの作成例
を説明する。まず、絶縁性基板にＢＧＡ等のエリアパッ
ケージの外部電極に対応する位置に、打ち抜きまたはレ
ーザー加工等により貫通孔をあける。絶縁性基板は、セ
ラミック基板、ポリイミドフィルム等を使用できる。ま
た、貫通孔の直径は１種類でも良いが、貫通孔の直径が
異なる複数の絶縁基板を用いて絶縁性基板内部で直径の
異なる構造にすると、半田リフロー時に半田が貫通孔か
ら脱落することが防止しやすい。DESCRIPTION OF THE PREFERRED EMBODIMENTS An example of forming a bump carrier according to the present invention will be described. First, a through-hole is formed in an insulating substrate at a position corresponding to an external electrode of an area package such as a BGA by punching or laser processing. As the insulating substrate, a ceramic substrate, a polyimide film, or the like can be used. The diameter of the through-hole may be one type. However, if a plurality of insulating substrates having different diameters of the through-hole are used to form a structure having a different diameter inside the insulating substrate, the solder may fall out of the through-hole at the time of solder reflow. Easy to prevent.
【００１３】次に貫通孔に半田を注入し導電層を形成す
るが、例えば半田ペーストを印刷法、ディスペンス法、
圧入法を用いて形成しても良く、メッキ法により形成し
ても良く、溶融状態の半田を圧入してもよい。使用する
半田の種類は所望の特性に応じて適宜選択できるが、６
３錫／３７鉛共晶半田は電子部品の実装に広く使われ低
コスト化に望ましい。Next, a conductive layer is formed by injecting solder into the through holes. For example, a solder paste is printed by a printing method, a dispensing method, or the like.
It may be formed by a press-fitting method, may be formed by a plating method, or may be press-fitted with molten solder. The type of solder to be used can be appropriately selected according to desired characteristics.
The 3 tin / 37 lead eutectic solder is widely used for mounting electronic components and is desirable for cost reduction.
【００１４】次に貫通孔内に形成された導電層の両表面
にクリーム半田を印刷し、半田リフローにより導電層を
加熱し、バンプを形成することで、所望の基板実装用バ
ンプキャリアが得られる。Next, cream solder is printed on both surfaces of the conductive layer formed in the through-hole, and the conductive layer is heated by solder reflow to form a bump, whereby a desired board-mounted bump carrier can be obtained. .
【００１５】本発明においてバンプ表面層を構成する半
田の融点をバンプ内部を構成する半田層の融点の温度よ
り少なくとも５０℃低くするのは、本発明のバンプキャ
リアを用いて実装する際のリフロー時にハンプが融けて
流出しないようにするためである。In the present invention, the melting point of the solder constituting the bump surface layer is set to be at least 50 ° C. lower than the melting point of the solder layer constituting the inside of the bump because the solder is reflowed when mounted using the bump carrier of the present invention. This is to prevent the hump from melting and flowing out.
【００１６】上記の工程により得られたバンプキャリア
をエリアアレイパッケージとプリント基板との間に挟み
込みリフローして実装してもよく、バンプキャリアと、
エリアアレイとプリント基板とのいずれか一方を接合
し、その後他方を接合してもよい。The bump carrier obtained by the above steps may be sandwiched between the area array package and the printed circuit board and mounted by reflow.
One of the area array and the printed circuit board may be joined, and then the other may be joined.
【００１７】以上をまとめると、本発明は、（１）半導
体装置の外部電極に対応する位置に貫通孔が設けられた
絶縁性基板と該貫通孔に設けられたバンプとから主とし
て構成されるバンプキャリアであり、（２）絶縁性基板
としてセラミック基板、ポリイミドフィルム等を使用す
るものであり、（３）好ましくは貫通孔の直径が異なる
複数の絶縁基板を用いて絶縁性基板内部で直径の異なる
構造にして半田リフロー時に半田が貫通孔から脱落する
ことが防止しやすい構造とするものであり、（４）バン
プ表面層を構成する半田の融点をバンプ内部を構成する
半田層の融点の温度より少なくとも５０℃低いものであ
る。To summarize the above, the present invention provides (1) a bump mainly composed of an insulating substrate having a through hole at a position corresponding to an external electrode of a semiconductor device and a bump provided in the through hole. (2) a ceramic substrate, a polyimide film, or the like is used as an insulating substrate; (4) The melting point of the solder forming the bump surface layer is calculated from the melting point temperature of the solder layer forming the inside of the bump. It is at least 50 ° C lower.
【００１８】（５）また、エリアアレイパッケージとプ
リント基板との間にバンプキャリアを挟み込みリフロー
して実装する、あるいはエリアアレイパッケージとプリ
ント基板とのいずれか一方とバンプキャリアとを接合
し、次いで他方と接合することにより実装を行う本発明
のバンプキャリアの使用方法である。(5) Also, a bump carrier is sandwiched between the area array package and the printed circuit board to mount the bump carrier by reflow, or one of the area array package and the printed circuit board is joined to the bump carrier and then the other is mounted. This is a method of using the bump carrier according to the present invention, which is mounted by bonding with a bump carrier.
【００１９】[0019]
【実施例】以下に本発明を実施例により更に詳しく説明
する。The present invention will be described in more detail with reference to the following examples.
【００２０】（実施例１）絶縁性基板として８５０℃で
焼成可能なガラス混合低温焼成セラミック基板を用い
た。(Example 1) A glass-mixed low-temperature firing ceramic substrate which can be fired at 850 ° C was used as an insulating substrate.
【００２１】焼成前の厚さ０．１９ｍｍのグリーンシー
トを打ち抜き加工をし、直径０．３ｍｍの貫通孔のグリ
ーンシートを１枚、直径０．４ｍｍ貫通孔のグリーンシ
ートを２枚作成した。貫通孔のピッチはいずれも１ｍｍ
ピッチとした。A green sheet having a thickness of 0.19 mm before sintering was punched to form one green sheet having a through hole having a diameter of 0.3 mm and two green sheets having a through hole having a diameter of 0.4 mm. The pitch of the through holes is 1mm
Pitch.
【００２２】次に、前記３枚のシートを直径０．３ｍｍ
の貫通孔を有するグリーンシートを中間にして、それぞ
れのグリーンシートの貫通孔が同軸となるように積層
後、８５０℃で焼成し、セラミックキャリアを作成し
た。なお、焼成後のセラミックキャリアの厚みは０．３
６ｍｍとなった。Next, the three sheets are sized to a diameter of 0.3 mm.
With the green sheet having the through-holes in the middle, the green sheets were laminated so that the through-holes of the green sheets became coaxial, and then fired at 850 ° C. to produce a ceramic carrier. The thickness of the ceramic carrier after firing was 0.3
6 mm.
【００２３】次に、溶融したＰｂ（３７％）／Ｓｎ（６
３％）共晶半田（融点２８３℃）をセラミックキャリア
に乗せ３０ｋｇｆ／ｃｍ2で加圧注入後冷却し貫通孔内
に導電層を形成した。Next, the molten Pb (37%) / Sn (6
(3%) eutectic solder (melting point: 283 ° C.) was placed on a ceramic carrier, injected under pressure at 30 kgf / cm 2 , and cooled to form a conductive layer in the through hole.
【００２４】次に形成された導電層の両端にスクリーン
印刷法でＳｎ／Ｂｉクリーム半田を０．０６ｍｍの厚み
で印刷し、２２０℃でリフローして高さ０．０４ｍｍ±
０．０４ｍｍのバンプ電極を形成した。その後これを１
３ｍｍ□に切断してピッチ間隔１ｍｍ、端子数１６９の
バンプキャリアを得た。Next, Sn / Bi cream solder is printed on both ends of the formed conductive layer by a screen printing method to a thickness of 0.06 mm and reflowed at 220 ° C. to a height of 0.04 mm ±.
A 0.04 mm bump electrode was formed. Then this one
The resultant was cut into 3 mm square to obtain a bump carrier having a pitch of 1 mm and 169 terminals.
【００２５】上記バンプキャリアを用いてエリアアレイ
パッケージをプリント基板に実装し、低温側−６５℃、
３０ｍｉｎ、高温側１５０℃、３０ｍｉｎとして３００
サイクルまでの温度サイクル試験を行なった。その後導
通試験を行った。その結果、導通不良はなく、温度サイ
クル試験後においても良好な電気的接続が確保されるこ
とがわかった。An area array package is mounted on a printed circuit board by using the above-mentioned bump carrier.
30 min, high temperature 150 ° C, 300 min for 30 min
A temperature cycle test up to the cycle was performed. Thereafter, a conduction test was performed. As a result, it was found that there was no conduction failure and good electrical connection was ensured even after the temperature cycle test.
【００２６】（実施例２）絶縁性基板に熱膨張率が１３
ｐｐｍ／℃のガラスを混合して熱膨張率１１ｐｐｍ／℃
の低温焼成基板を調整し、これ用いて実施例１と同様に
バンプキャリアを作成した。Example 2 An insulating substrate having a coefficient of thermal expansion of 13
ppm / ℃ glass is mixed and the coefficient of thermal expansion is 11ppm / ℃
Was prepared, and a bump carrier was prepared in the same manner as in Example 1 using this.
【００２７】上記バンプキャリアを用いてエリアアレイ
パッケージをプリント基板に実装し、低温側−６５℃、
３０ｍｉｎ、高温側１５０℃、３０ｍｉｎとして３００
サイクルまでの温度サイクル試験を行なった。その後導
通試験を行った。その結果、導通不良はなく、温度サイ
クル試験後においても良好な電気的接続が確保されるこ
とがわかった。An area array package is mounted on a printed circuit board by using the above-mentioned bump carrier, and the low-temperature side is −65 ° C.
30 min, high temperature 150 ° C, 300 min for 30 min
A temperature cycle test up to the cycle was performed. Thereafter, a conduction test was performed. As a result, it was found that there was no conduction failure and good electrical connection was ensured even after the temperature cycle test.
【００２８】（実施例３）貫通孔に溶融温度２４０℃の
９９ｓｎ／１Ｇｅ半田を溶融し注入した以外は実施例１
のようにしてバンプキャリアを作成した。Example 3 Example 1 except that 99 sn / 1 Ge solder having a melting temperature of 240 ° C. was melted and injected into the through holes.
Thus, a bump carrier was prepared.
【００２９】上記バンプキャリアを用いて鉛フリーエリ
アアレイパッケージをプリント基板に実装し、低温側−
６５℃、３０ｍｉｎ、高温側１５０℃、３０ｍｉｎとし
て３００サイクルまでの温度サイクル試験を行なった。
その後導通試験を行った。その結果、導通不良はなく、
温度サイクル試験後においても良好な電気的接続が確保
されることがわかった。A lead-free area array package is mounted on a printed circuit board using the bump carrier,
A temperature cycle test was performed up to 300 cycles at 65 ° C. for 30 min and 150 ° C. for 30 min on the high temperature side.
Thereafter, a conduction test was performed. As a result, there is no conduction failure,
It was found that good electrical connection was maintained even after the temperature cycle test.
【００３０】（実施例４）Ｓｎ（５０％）／Ｉｎ（５０
％）（溶融温度約１２０℃）系のクリーム半田を用いた
以外は実施例３と同様にして鉛フリーバンプキャリアを
作成した。Example 4 Sn (50%) / In (50
%) (Melting temperature: about 120 ° C.) A lead-free bump carrier was prepared in the same manner as in Example 3 except that cream solder of a system was used.
【００３１】上記バンプキャリアを用いてエリアアレイ
パッケージをプリント基板に実装し、低温側−６５℃、
３０ｍｉｎ、高温側１５０℃、３０ｍｉｎとして３００
サイクルまでの温度サイクル試験を行なった。その後導
通試験を行った。その結果、導通不良はなく、温度サイ
クル試験後においても良好な電気的接続が確保されるこ
とがわかった。An area array package is mounted on a printed circuit board by using the above-mentioned bump carrier.
30 min, high temperature 150 ° C, 300 min for 30 min
A temperature cycle test up to the cycle was performed. Thereafter, a conduction test was performed. As a result, it was found that there was no conduction failure and good electrical connection was ensured even after the temperature cycle test.
【００３２】（実施例５）焼成前の厚さ０．１５ｍｍの
グリーンシートを打ち抜き加工をし、直径０．３ｍｍの
貫通孔のグリーンシートを２枚、厚さ０．１ｍｍのグリ
ーンシートを打ち抜き加工し、直径０．２ｍｍの貫通孔
のグリーンシートを１枚作成した。貫通孔のピッチはい
ずれも０．５ｍｍピッチとした。このグリーンシートを
用いた以外は実施例１と同様にしてバンプキャリアを作
成した。Example 5 A green sheet having a thickness of 0.15 mm before firing was punched out, two green sheets having through holes having a diameter of 0.3 mm, and a green sheet having a thickness of 0.1 mm were punched out. Then, one green sheet having a through hole having a diameter of 0.2 mm was prepared. The pitch of the through holes was 0.5 mm. A bump carrier was prepared in the same manner as in Example 1 except that this green sheet was used.
【００３３】上記バンプキャリアを用いてエリアアレイ
パッケージをプリント基板に実装し、低温側−６５℃、
３０ｍｉｎ、高温側１５０℃、３０ｍｉｎとして３００
サイクルまでの温度サイクル試験を行なった。その後導
通試験を行った。その結果、導通不良はなく、温度サイ
クル試験後においても良好な電気的接続が確保されるこ
とがわかった。The area array package is mounted on a printed circuit board using the above-mentioned bump carrier,
30 min, high temperature 150 ° C, 300 min for 30 min
A temperature cycle test up to the cycle was performed. Thereafter, a conduction test was performed. As a result, it was found that there was no conduction failure and good electrical connection was ensured even after the temperature cycle test.
【００３４】一般に、０．５ｍｍピッチのＣＳＰは直径
０．３ｍｍの半田ボールが用いられ、プリント基板実装
後のＣＳＰとプリント基板との間隔は約０．２ｍｍとな
っているが、本例では、この間隔は約０．４ｍｍ強とな
る。よって、熱膨張計数の差による応力の分散がより効
率よく行うことができる。Generally, a CSP having a pitch of 0.5 mm uses a solder ball having a diameter of 0.3 mm, and the distance between the CSP and the printed circuit board after mounting the printed circuit board is about 0.2 mm. This interval is about 0.4 mm or more. Therefore, the stress can be more efficiently dispersed due to the difference between the thermal expansion coefficients.
【００３５】[0035]
【発明の効果】本発明によれば半田ボールを用いてエリ
アアレイパッケージ等に半田バンプを設けることなくプ
リント基板への実装が可能となる。そして、半田バンプ
が絶縁性基板で固定されていること、バンプの高さを従
来の倍程度まで高くできることによりエリアアレイパッ
ケージとプリント基板との熱膨張係数の差に起因する応
力を効率よく分散させることが可能となる。その結果、
接合部の信頼性低下が起きない実装が可能になった。According to the present invention, mounting on a printed circuit board is possible without providing solder bumps on an area array package or the like using solder balls. The solder bumps are fixed on the insulating substrate, and the height of the bumps can be increased to about twice that of the conventional one, so that the stress caused by the difference in the thermal expansion coefficient between the area array package and the printed board is efficiently dispersed. It becomes possible. as a result,
Mounting that does not cause a decrease in the reliability of the joint has become possible.
Claims (4)
に貫通孔が設けられた絶縁性基板と該貫通孔に設けられ
たバンプとから主として構成されるバンプキャリア。1. A bump carrier mainly comprising an insulating substrate provided with a through hole at a position corresponding to an external electrode of a semiconductor device, and a bump provided in the through hole.
リイミドフィルム等の少なくともいずれかを用いる請求
項１記載のバンプキャリア。2. The bump carrier according to claim 1, wherein at least one of a ceramic substrate, a polyimide film, and the like is used as the insulating substrate.
バンプ内部を構成する半田層の融点の温度より少なくと
も５０℃低いことを特徴とする請求項１または２記載の
バンプキャリア。3. The bump carrier according to claim 1, wherein the melting point of the solder forming the bump surface layer is lower by at least 50 ° C. than the melting point of the solder layer forming the inside of the bump.
板との間にバンプキャリアを挟み込みリフローして実装
する、あるいはエリアアレイパッケージとプリント基板
とのいずれか一方とバンプキャリアとを接合し、次いで
他方と接合することにより実装を行うことを特徴とする
請求項１〜３記載のいずれかのバンプキャリアの使用方
法。4. A bump carrier is sandwiched between an area array package and a printed circuit board for mounting by reflow, or one of the area array package and the printed circuit board is joined to the bump carrier and then the other is joined. 4. The method according to claim 1, wherein the mounting is performed by mounting.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6183498A JPH11261203A (en) | 1998-03-13 | 1998-03-13 | Bump carrier and its using method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6183498A JPH11261203A (en) | 1998-03-13 | 1998-03-13 | Bump carrier and its using method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11261203A true JPH11261203A (en) | 1999-09-24 |
Family
ID=13182530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6183498A Pending JPH11261203A (en) | 1998-03-13 | 1998-03-13 | Bump carrier and its using method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11261203A (en) |
-
1998
- 1998-03-13 JP JP6183498A patent/JPH11261203A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2772739B2 (en) | External electrode structure of leadless package and method of manufacturing the same | |
| US6824041B2 (en) | High temperature eutectic solder ball attach | |
| EP0624053B1 (en) | Mounting device and method of connecting miniaturized electronic components by bump connections | |
| US5956606A (en) | Method for bumping and packaging semiconductor die | |
| US6583517B1 (en) | Method and structure for joining two substrates with a low melt solder joint | |
| US6812570B2 (en) | Organic packages having low tin solder connections | |
| US10433429B2 (en) | Method of enhancing fatigue life of grid arrays | |
| US6229207B1 (en) | Organic pin grid array flip chip carrier package | |
| US6657313B1 (en) | Dielectric interposer for chip to substrate soldering | |
| JP4022139B2 (en) | Electronic device, electronic device mounting method, and electronic device manufacturing method | |
| JP2581456B2 (en) | Component connection structure and method of manufacturing the same | |
| JPH11261203A (en) | Bump carrier and its using method | |
| JP3180041B2 (en) | Connection terminal and method of forming the same | |
| JP3002965B2 (en) | Connection member for surface mounting of electronic components | |
| JPH10209591A (en) | Wiring board | |
| JP2001044319A (en) | Wiring board and mounting structure thereof | |
| JP3872236B2 (en) | Wiring board and its mounting structure | |
| US20020170746A1 (en) | Organic packages with solders for reliable flip chip connections | |
| JP2011216813A (en) | Solder joint method, semiconductor device and method of manufacturing the same | |
| JPH08139226A (en) | Semiconductor circuit device and method for mounting its circuit | |
| JP2000151086A (en) | Printed circuit unit and its manufacture | |
| JP3078516B2 (en) | Relay board, connecting body of IC mounting board and relay board, structure consisting of IC mounting board, relay board and mounting board | |
| JPH11233682A (en) | External connection terminal of semiconductor device | |
| JP3604001B2 (en) | Method for manufacturing semiconductor device | |
| JP2002368038A (en) | Flip-chip mounting method |