JPH11260987A - ヒートスプレッドを有するリードフレーム及び同リードフレームを用いた半導体パッケージ - Google Patents

ヒートスプレッドを有するリードフレーム及び同リードフレームを用いた半導体パッケージ

Info

Publication number
JPH11260987A
JPH11260987A JP10358629A JP35862998A JPH11260987A JP H11260987 A JPH11260987 A JP H11260987A JP 10358629 A JP10358629 A JP 10358629A JP 35862998 A JP35862998 A JP 35862998A JP H11260987 A JPH11260987 A JP H11260987A
Authority
JP
Japan
Prior art keywords
inner lead
lead
heat spread
tip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10358629A
Other languages
English (en)
Other versions
JP3640557B2 (ja
Inventor
Son Jin Zan
ソン ジン ザン
Don Hoan Zo
ドン ホァン ゾ
Su Hon Kim
ス ホン キム
Zon Kun Bakku
ゾン クン バック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH11260987A publication Critical patent/JPH11260987A/ja
Application granted granted Critical
Publication of JP3640557B2 publication Critical patent/JP3640557B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 ヒートスプレッドを有する半導体パッケージ
の製造時に、様々なサイズのチップをサイズに拘らずに
同一規格のリードフレーム上に搭載可能とすること。 【解決手段】 アウタリード１と前記アウタリード１と
一体をなすインナリード２とからなる複数のリードと、
前記インナリード２の先端部の底面に位置する縁部３−
１と、前記インナリード２の先端から所定間隔だけ離間
するとともに、上面が前記インナリード２の上面と同一
平面上に位置するように前記縁部３−１に対して突出形
成される突出部３−２とを有するヒートスプレッド３ａ
と、前記インナリード２の先端部と前記ヒートスプレッ
ド３ａの縁部３−１との間に介在して、前記インナリー
ド２の先端がヒートスプレッド３ａに固着する絶縁接着
剤７と、前記インナリード２の先端上部に付着される接
合剤８とを備えることを特徴とするリードフレーム。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はヒートスプレッドを
有するリードフレーム及びそのリードフレームを利用し
てパッケージングした半導体パッケージに関し、更に詳
しくは、放熱手段であるヒートスプレッドを有する半導
体パッケージの製造時に、様々なサイズのチップを、そ
のサイズに拘らずに同一規格のリードフレーム上に搭載
可能なリードフレーム及びそのリードフレームを用いた
半導体パッケージ構造に関する。
【０００２】
【従来の技術】一般に、リードフレームを利用した半導
体パッケージ工程は以下の手順で行われる。
【０００３】まず、図１（ａ）に示すように、ウェハに
集積回路を形成するＦＡＢプロセス(fabrication proce
ss)の完了後、ウェハ上に形成された各チップ４を相互
に分離するダイシング、分離した各チップ４をリードフ
レームにおけるエポキシ８の塗布されたダイパッド１４
に安着させるチップボンディング、チップ４のボンディ
ングパッド５とリードフレームのインナリード２とを伝
導性接続部材６、例えばゴールドワイヤを利用して電気
的に接続させるワイヤボンディングを順に行う。この
後、チップ４及びボンディングされたワイヤ６をモール
ディング部材としてのエポキシモールドコンパウンドで
封止して保護するためのモールディングを行う。又、モ
ールディング工ｓ程後には、リードフレームのタイバー
(tie bar)及びダムバー(dam bar)を断ち切るトリミング
工程、アウタリード１を所定形状に成形するフォーミン
グ工程を順に行う。トリミング及びフォーミング工程の
完了後には、最終的にソルダリング(soldering)を施
す。これにより、図１（ａ）に示すような構造の半導体
パッケージが得られる。
【０００４】ここで、前記リードフレームは、その中心
部に半導体チップ４がボンディングされるダイパッド１
４を備えている。前記ダイパッド１４はパドルとも呼ば
れる。
【０００５】一方、図１（ｂ）に示すような放熱手段を
有する半導体パッケージは以下のように構成されてい
る。インナリード２と該インナリードから延長形成され
たアウタリード１とからなるリードと、絶縁接着剤７に
よって前記インナリード２の下部に取り付けられるとと
もにパッケージの中央部に位置するヒートスプレッド３
と、前記ヒートスプレッド３上面に塗布されたエポキシ
８によりヒートスプレッド３上に取り付けられる半導体
チップ４と、前記チップ４のボンディングパッド５とイ
ンナリード２とを電気的に接続させる伝導性接続部材
６、例えばワイヤと、前記チップ４、ワイヤ６及びヒー
トスプレッド３を封止するモールドボディ１０とから構
成される。
【０００６】このようにして構成された図１（ｂ）の半
導体パッケージにおいては、一般的なリードフレームの
ダイパッド１４の役割をヒートスプレッド３が兼ねるよ
うになる。すなわち、放熱手段であるヒートスプレッド
３がチップ安着部のダイパッド１４の役割を兼ねるよう
になる。
【０００７】
【発明が解決しようとする課題】しかしながら、かかる
ヒートスプレッド３を有する半導体パッケージでは、前
記ヒートスプレッド３がインナリード２の下部に取り付
けられるため、ヒートスプレッド３の上面とインナリー
ド２の上面が同一平面上に位置せずに段差が生じること
になる。すなわち、インナリード２の上面がヒートスプ
レッド３の上面に比べて高い。このため、図２に示すよ
うに、ヒートスプレッド３上面に搭載可能なチップの最
大寸法はインナリード２の内側幅寸法以下に制限され
る。
【０００８】仮に、チップ寸法がインナリード２の内側
幅寸法を超える場合には、チップ寸法に合わせてリード
フレームを再び設計および制作しなければならない。こ
れは、搭載されるチップがインナリード２に接触するた
めであり、つまりチップ寸法が増加して図２の破線表示
の最大寸法を超える場合には、チップがインナリード２
と干渉するようになるからである。これを防止するため
に、ヒートスプレッド３の寸法がチップ寸法より大きな
新たなリードフレームの開発が要求される。
【０００９】この場合、新たなチップ寸法に合わせてリ
ードフレームを開発するには長い時間（約５ヶ月以上）
が所要され、開発期間中には生産ラインに適用すること
ができないため、生産の狂い等の問題を引き起こす。ま
た、チップ寸法に合わせて多種のリードフレームを使用
するようになると、工程中で改良が頻繁になされなけれ
ばならないため、改良に起因する費用の上昇及び生産性
低下等の問題が生じる。
【００１０】本発明は上記した問題点を解決するために
なされたものであり、その目的は、ヒートスプレッドを
有する半導体パッケージの製造時に、様々なサイズのチ
ップを、寸法に拘らずに同一規格のリードフレーム上に
搭載可能とした半導体パッケージ構造を提供することに
ある。
【００１１】本発明の別の目的は、半導体パッケージの
ヒートスプレッドの構造を改善して、パッケージの放熱
性を向上させ且つモールディング時の封止不良を解消す
ることにある。
【００１２】
【課題を解決するための手段】上記目的を達成するため
の本発明は、アウタリードと前記アウタリードから延長
形成されたインナリードとからなる複数のリードと、前
記インナリードの先端部の底面に位置する縁部と、前記
インナリードの先端から所定間隔だけ離間するとともに
上面が前記インナリードの上面と同一平面上に位置する
ように前記縁部に対して突出形成される突出部とを有す
るヒートスプレッドと、前記インナリードの先端部と前
記ヒートスプレッドの縁部との間に介在して前記インナ
リードの先端をヒートスプレッドに固着する絶縁接着剤
と、前記インナリードの先端上部に付着される絶縁部材
とを備えるリードフレームが提供される。
【００１３】一方、上記目的を達成するための本発明の
第２形態によれば、アウタリードと前記アウタリードか
ら延長形成されたインナリードとからなる複数のリード
と、前記各インナリードの先端部の底面に位置する縁部
と、前記インナリードの先端から所定間隔だけ離間する
とともに上面が前記インナリードの上面と同一平面上に
位置するように前記縁部に対して突出形成される突出部
とを有するヒートスプレッドと、前記ヒートスプレッド
の突出部上に搭載され複数のボンディングパッドを有す
るチップと、前記チップのボンディングパッドとインナ
リードとを電気的に接続する複数の伝導性接続部材と、
前記アウタリードを除く部材を覆って封止するモールド
ボディとを備える半導体パッケージが提供される。
【００１４】上記目的を達成するための本発明の第３形
態によれば、アウタリードと前記アウタリードから延長
形成されたインナリードとからなる複数のリードと、前
記各インナリードの先端部の底面に位置する縁部と、前
記インナリードの先端から所定間隔だけ離間するととも
に上面が前記インナリードの上面と同一平面上に位置す
るように前記縁部に対して突出形成される突出部とを有
するヒートスプレッドと、前記ヒートスプレッドの突出
部の上面寸法範囲を超えてインナリード部にわたって接
合され、複数のボンディングパッドを有するチップと、
前記インナリードの先端部と前記チップの縁部との間に
介在する絶縁部材と、前記チップのボンディングパッド
とインナリードとを電気的に接続する複数個の伝導性接
続部材と、前記アウタリードを除く部材を覆って封止す
るモールドボディとを備える半導体パッケージが提供さ
れる。
【００１５】さらに、上記目的を達成するための本発明
の第４形態によれば、アウタリードと前記アウタリード
から延長形成されたインナリードとからなる複数のリー
ドと、前記インナリードの先端部の底面に位置する縁部
と、前記インナリードの先端から所定間隔だけ離間する
とともに上面が前記インナリードの上面と同一平面上に
位置するように前記縁部に対して突出形成される突出部
と、突出部の下部面上に形成される凹凸部とを有するヒ
ートスプレッドと、前記ヒートスプレッドの突出部の上
面寸法範囲内に接合され、複数のボンディングパッドを
有するチップと、前記チップのボンディングパッドとイ
ンナリードとを電気的に接続する複数の伝導性接続部材
と、前記アウタリードを除く部材を覆って封止するモー
ルドボディとを備える半導体パッケージが提供される。
【００１６】上記目的を達成するための本発明の第５形
態によれば、アウタリードと前記アウタリードから延長
形成されたインナリードとからなる複数のリードと、前
記インナリードの先端部の底面に位置する縁部と、前記
インナリードの先端から所定間隔だけ離間するとともに
上面が前記インナリードの上面と同一平面上に位置する
ように前記縁部に対して突出形成される突出部と、突出
部の下部面上に形成される凹凸部とを有するヒートスプ
レッドと、前記ヒートスプレッドの突出部の上面寸法範
囲を超えてインナリード領域にわたって接合され、複数
のボンディングパッドを有するチップと、前記チップの
ボンディングパッドとインナリードとを電気的に接続す
る複数の伝導性接続部材と、前記アウタリードを除く部
材を覆って封止するモールドボディとを備える半導体パ
ッケージが提供される。
【００１７】上記目的を達成するための本発明の第６形
態によれば、アウタリードと前記アウタリードから延長
形成されたインナリードとからなる複数のリードと、前
記各インナリードの先端部の底面に位置する縁部と、前
記インナリードの先端から所定間隔だけ離間するととも
に上面が前記インナリードの上面と同一平面上に位置す
るように前記縁部に対して突出形成される突出部と、前
記インナリード先端と突出部の外側面との間の領域が下
部領域と連通するように前記縁部に形成される貫通孔と
を有するヒートスプレッドと、前記ヒートスプレッドの
突出部の上面寸法範囲内に接合され、複数のボンディン
グパッドを有するチップと、前記チップのボンディング
パッドとインナリードとを電気的に接続する複数の伝導
性接続部材と、前記アウタリードを除く部材を覆って封
止するモールドボディとを備える半導体パッケージが提
供される。
【００１８】上記目的を達成するための本発明の第７形
態によれば、アウタリードと前記アウタリードから延長
形成されたインナリードとからなる複数のリードと、前
記インナリードの先端部の底面に位置する縁部と、前記
インナリードの先端から所定間隔だけ離間するとともに
上面が前記インナリードの上面と同一平面上に位置する
ように前記縁部に対して突出形成される突出部と、前記
インナリードの先端と突出部の外側面との間の領域が下
部領域と連通するように前記縁部に形成される貫通孔と
を有するヒートスプレッドと、前記ヒートスプレッドの
突出部の上面寸法範囲を超えてインナリード領域にわた
るように接合され、複数のボンディングパッドを有する
チップと、前記チップのボンディングパッドとインナリ
ードとを電気的に接続する複数の伝導性接続部材と、前
記アウタリードを除く部材を覆って封止するモールドボ
ディとを備える半導体パッケージが提供される。
【００１９】
【発明の実施の形態】以下、本発明の実施形態を図３
（ａ）〜図１４（ｃ）に基づき詳しく説明する。
【００２０】図３（ａ）、図３（ｂ）は本発明の半導体
パッケージの第１実施形態を示す縦断面図であり、図３
（ａ）は小型チップに適用した場合を示す縦断面図、図
３（ｂ）は大型チップに適用した場合を示す縦断面図で
ある。
【００２１】本発明の第１実施形態に従うパッケージ
は、アウタリード１と前記アウタリード１から延長形成
されたインナリード２とからなる複数のリードと、前記
各インナリードの先端部の底面に位置する縁部３ー１
と、前記インナリード２の先端から所定間隔だけ離間す
るとともに上面が前記インナリードの上面と同一平面上
に位置するように前記縁部３−１に対して突出形成され
る突出部３ー２とを有するヒートスプレッド３ａと、前
記ヒートスプレッド３ａの上面に取り付けられる半導体
チップ４ａ、４ｂと、前記半導体チップに形成された複
数のボンディングパッド５と前記インナリード２とをそ
れぞれ電気的に接続する伝導性接続部材６と、前記イン
ナリード２の先端下部に付着して前記インナリード２の
下部にヒートスプレッド３ａを固着する絶縁接着剤７
と、前記チップ４ａ、４ｂがヒートスプレッド３ａに取
り付けられるようにヒートスプレッド３ａの上面に塗布
される接合剤８とを備える。
【００２２】ここで、前記ヒートスプレッド３ａの上面
に取り付けられる半導体チップ４，４ｂは、前記ヒート
スプレッド３ａの突出部３ー２の上面寸法範囲内に接合
される小型チップ４ａの場合と、突出部３ー２の上面寸
法範囲を超えてインナリード２領域にまでわたる大型チ
ップ４ｂの場合とに分けられる。大型チップ４ｂの場合
には、前記インナリード２の先端部とチップとの間に絶
縁部材９を介在するのが好ましい。
【００２３】このように構成された本発明の第１実施形
態に従う半導体パッケージは、ヒートスプレッド３ａの
突出部３ー２の上面とインナリード２の上面とが同一平
面上に位置するので、両者３−２，２の上面における段
差が解消される。よって、チップ寸法に拘わらずヒート
スプレッド３ａの上面にチップを搭載可能であるため、
リードフレームを再び設計及び制作する必要がなく、そ
の開発に起因する費用及び時間が節減される。また、チ
ップ寸法に合わせて多種のリードフレームを使用する必
要がないため、製造工程に使用される装置を改装する必
要がない。その結果、種々の半導体パッケージの製造費
用を低減しながらも、生産性を向上させることができ
る。
【００２４】図４（ａ）、図４（ｂ）は本発明の半導体
パッケージの第２実施形態を示す縦断面図であり、図４
（ａ）は小型チップに適用した場合を示す縦断面図、図
４（ｂ）は大型チップに適用した場合を示す縦断面図で
ある。
【００２５】本発明の第２実施形態による半導体パッケ
ージは、第１実施形態のヒートスプレッド３ａよりも広
い表面積を有するヒートスプレッド３ｂを備えており、
そのヒートスプレッド３ｂの放熱性を向上させたもので
ある。詳しくは、第２実施形態の半導体パッケージは、
アウタリード１と前記アウタリード１から延長形成され
たインナリード２とからなる複数のリードと、前記各イ
ンナリード２の先端部の底面に位置する縁部３ー１と、
前記インナリード２の先端から所定間隔だけ離間すると
ともに上面が前記インナリード２の上面と同一平面上に
位置するように前記縁部３−１に対して突出形成される
突出部３ー２と、下部面上に形成される凹凸部３ー３と
を有するヒートスプレッド３ｂと、前記ヒートスプレッ
ド３ｂの上面に取り付けられる半導体チップ４ａ、４ｂ
と、前記半導体チップ４ａ、４ｂに形成された複数のボ
ンディングパッド５と前記インナリード２とをそれぞれ
電気的に接続する伝導性接続部材６と、前記インナリー
ド２の先端下部に付着して前記インナリード２の下部に
ヒートスプレッド３ｂが固着する絶縁接着剤７と、前記
チップ４ａ、４ｂがヒートスプレッド３ｂに取り付けら
れるようにヒートスプレッド３ｂの上面に塗布される接
合剤８とを備える。
【００２６】この場合も、前記ヒートスプレッド３ｂ上
面に取り付けられる半導体チップ４ａ，４ｂは、前記ヒ
ートスプレッド３ｂの突出部３ー２の上面寸法範囲内に
接合される小型チップ４ａの場合と、前記ヒートスプレ
ッド３ｂの突出部３ー１の上面寸法範囲を超えてインナ
リード２領域にまでわたる大型チップ４ｂの場合とに分
けられる。大型チップ４ｂの場合には、第１実施形態と
同様に前記インナリード２の先端部とチップとの間に絶
縁部材９を介在するのが好ましい。
【００２７】このように構成された本発明の第２実施形
態に従う半導体パッケージは、第１実施形態のパッケー
ジ構造と同様に作用するだけでなく、第１実施形態のパ
ッケージ構造に比べて放熱性が向上している。すなわ
ち、ヒートスプレッド３ｂの下部に凹凸部３ー３が形成
されてヒートスプレッド３ｂとモールドボディ１０との
接触面積が大きくなるため、半導体チップ４ａ，４ｂの
動作時の放熱能力を増大させている。
【００２８】一方、図４（ａ）、図４（ｂ）のヒートス
プレッド３ｂの凹凸部３−３は、図５〜図７に示すよう
に変更され得る。図５は図４（ａ）、図４（ｂ）のヒー
トスプレッドの形態を示す底面斜視図、図６は図４
（ａ）、図４（ｂ）のヒートスプレッドの別の形態を示
す底面斜視図である。図４（ａ）、図４（ｂ）に示す凹
凸部３ー３は図５の突条部３−３ａ或いは図６の四角柱
状の凹部３ー３ｂにより形成される。図７は図４
（ａ）、図４（ｂ）のヒートスプレッドの他の形態を示
す底面斜視図であり、図４の凹凸部３ー３が四角柱状の
突起部３ー３ｃにより形成されている。
【００２９】図８（ａ）、図８（ｂ）は本発明の半導体
パッケージの第３実施形態を示す縦断面図であり、図８
（ａ）は小型チップに適用した場合を示す縦断面図、図
８（ｂ）は大型チップに適用した場合を示す縦断面図で
ある。
【００３０】本発明の第３実施形態に従う半導体パッケ
ージは、アウタリード１と前記アウタリード１から延長
形成されたインナリード２とからなる複数のリードと、
前記各インナリード２の先端部の底面に位置する縁部３
ー１と、前記インナリード２の先端から所定間隔だけ離
間するとともに上面が前記インナリードの上面と同一平
面上に位置するように前記縁部３−１に対して突出形成
される突出部３ー２と、下方に向かって幅広となる幅広
部３−４とを有するヒートスプレッド３ｃと、前記ヒー
トスプレッド３ｃの上面に取り付けられる半導体チップ
４ａ、４ｂと、前記半導体チップ４ａ、４ｂに形成され
た複数のボンディングパッド５と前記インナリード２と
をそれぞれ電気的に接続する伝導性接続部材６と、前記
インナリード２の先端下部に付着して前記インナリード
２の下部にヒートスプレッド３ｃを固着する絶縁接着剤
７と、前記チップ４ａ、４ｂがヒートスプレッド３ｃに
取り付けられるようにヒートスプレッド３ｃの上面に塗
布される接合剤８とを備える。幅広部３−４の底面形状
は、円形、多角形等の任意の形状が採用可能である。
【００３１】この場合も、前記ヒートスプレッド３ｃの
上面に取り付けられる半導体チップは、前記ヒートスプ
レッド３ｃの突出部３ー２の上面寸法範囲内に接合され
る小型チップ４ａの場合と、前記ヒートスプレッド３ｃ
の突出部３ー２の上面寸法範囲を超えてインナリード２
領域にまでわたる大型チップ４ｂの場合とに分けられ
る。一方、大型チップ４ｂの場合には第１及び第２実施
形態と同様に前記インナリード２の先端部とチップ４ｂ
との間に絶縁部材９を介在するのが好ましい。
【００３２】このように構成された本発明の第３実施形
態に従う半導体パッケージは、第１実施形態のパッケー
ジ構造と同様に作用し、第２実施形態のパッケージと同
様に第１実施形態のパッケージ構造に比べて放熱性が向
上している。すなわち、ヒートスプレッド３ｃの幅広部
３−４の形状が下方に向かって幅広となっているため、
ヒートスプレッド３ｂとモールドボディ１０との接触面
積が大きくなっていいる。このため、チップ動作時の放
熱能力を増大させることができる。
【００３３】次に、図１０（ａ）〜図１４（ｃ）を参照
して本発明の第４の実施形態の半導体パッケージを説明
する。この実施形態の半導体パッケージは、樹脂封止を
向上させるヒートスプレッド３ｄを備える。
【００３４】従来の半導体パッケージでは、樹脂封止工
程において以下のような問題がある。図９（ａ）〜図１
０（ｃ）は図３（ｂ）の半導体パッケージに対する樹脂
封止過程及びその過程で発生する問題点を示す縦断面図
である。
【００３５】図１０（ａ）〜図１１（ｃ）の順に行われ
れる樹脂封止過程において、エポキシモールドコンパウ
ンド１０ａが上部及び下部キャビティ１２に沿って充填
される際、エポキシモールドコンパウンド１０ａの上部
及び下部の流れの不均衡が存する場合には未充填及びボ
イド等の不良が発生することが分かる。
【００３６】一方、図１１（ａ）、図１１（ｂ）は図９
（ａ）〜図１０（ｃ）に示す問題点を解決するための本
発明の第４実施形態の縦断面図であり、図１１（ａ）は
小型チップに適用した場合を示す縦断面図、図１１
（ｂ）は大型チップに適用した場合を示す縦断面図であ
る。そして、図１２は図１１（ａ）のＩ−Ｉ線上の横断
面図である。
【００３７】本発明の第４実施形態に従う半導体パッケ
ージは、アウタリード１と前記アウタリード１から延長
形成されたインナリード２とからなる複数のリードと、
前記各インナリード２の先端部の底面に位置する縁部３
ー１と、前記インナリード２の先端から所定間隔だけ離
間するとともに上面が前記インナリード２の上面と同一
平面上に位置するように前記縁部３−１に対して突出形
成される突出部３ー２と、前記各インナリード２の先端
と突出部３ー２の外側面との間に形成された空間部と下
部領域とを連通させる貫通孔１１とを有するヒートスプ
レッド３ｄと、前記ヒートスプレッド３ｄの上面に取り
付けられる半導体チップ４ａ、４ｂと、前記半導体チッ
プ４ａ、４ｂに形成された複数のボンディングパッド５
と前記インナリード２とをそれぞれ電気的に接続する伝
導性接続部材６と、前記インナリード２の先端下部に付
着して前記インナリード２の下部にヒートスプレッド３
ｄを固着する絶縁接着剤７と、前記チップ４ａ、４ｂが
ヒートスプレッド３ｄに取り付けられるようにヒートス
プレッド３ｄの上面に塗布される接合剤８とを備える。
【００３８】この場合も、前記ヒートスプレッド３ｄの
上面に取り付けられる半導体チップは、前記ヒートスプ
レッド３ｄの突出部３ー２の上面寸法範囲内に接合され
る小型チップ４ａの場合と、前記ヒートスプレッド３ｄ
の突出部３ー２の上面寸法範囲を超えてインナリード２
領域にまでわたる大型チップ４ｂの場合とに分けられ
る。一方、大型チップ４ｂの場合には第１〜第３実施形
態と同様に前記インナリード２の先端部とチップ４ａ，
４ｂとの間に絶縁部材９を介在するのが好ましい。
【００３９】このように構成された本発明の第４実施形
態に従う半導体パッケージは、第１実施形態のパッケー
ジ構造と同様の作用を果たしながらも、樹脂封止過程に
おいてエポキシモールドコンパウンド１０ａが上部及び
下部キャビティ１２に沿って充填される際、エポキシモ
ールドコンパウンド１０ａの上部及び下部の流れの不均
衡に起因する問題点を解消している。即ち、エポキシモ
ールドコンパウンド１０ａを上部及び下部キャビティ１
２内に完全に充填することができる。
【００４０】図１３（ａ）〜図１４（ｃ）は第４実施形
態の半導体パッケージをエポキシモールドコンパウンド
１０ａで封止するときの、時間別の樹脂の流れを示す断
面図であり、樹脂が上部及び下部キャビティ１２に沿っ
て流れるにあたって同じ速度で満たされていることを示
している。すなわち、ヒートスプレッド３ｄの貫通孔１
１が上部及び下部キャビティ間の流動速度の差を解消し
ているため、充填速度が同一となり、エアベント１３を
介して円滑にエア排出が行われる。
【００４１】このように、エア排出が円滑になされるの
に従って、チップ４ａの下端面、ヒートスプレッド３
ｄ、及びインナリード２の先端により囲まれて形成され
る空間に樹脂が完全に充填され、パッケージのエッジ部
分にも完全に樹脂が充填される。このため、ボイド及び
未充填に起因するパッケージ不良を防止することができ
る。
【００４２】
【発明の効果】請求項１のリードフレーム及び請求項５
の半導体パッケージは、ヒートスプレッドの突出部の上
面とインナリードの上面とが同一平面上に位置している
ため、両者間の段差が解消される。よって、本発明のリ
ードフレームは搭載されるチップの寸法に関わらず使用
可能となるため、搭載されるチップ寸法が変更されても
リードフレームを再度設計及び制作する必要がない。そ
の結果、リードフレームの開発に要する費用及び時間を
節減することができる。
【００４３】請求項２、３、６の発明は、ヒートスプレ
ッドの表面積が増大するため、パッケージングされた半
導体チップの動作時の放熱能力を増大させることができ
る。請求項４、７の発明は、貫通孔により空気の流れを
良好としている。パッケージ製造のために半導体チップ
を樹脂封止する場合、貫通孔によって連通した領域にお
ける樹脂の流れの不均衡を解消することができる。すな
わち、貫通孔によって連津された領域での樹脂の流動速
度の差を解消している。これにより、樹脂の充填速度が
等しくなり、半導体チップの下端面、ヒートスプレッ
ド、及びインナリードの先端により囲まれて形成される
空間に樹脂が完全に充填され、パッケージのエッジ部分
にも完全に樹脂が充填される。その結果、ボイド及び未
充填に起因するパッケージ不良を防止することができ
る。
【００４４】以上説明したように、本発明は、ヒートス
プレッドを有する半導体パッケージの製造時に、様々な
サイズの半導体チップをサイズに拘わらずに同一規格の
リードフレーム上に搭載することができるようにし、ひ
いてはヒートスプレッドの放熱性を向上させ且つ封止時
の樹脂未充填等のモールディング不良を解消してパッケ
ージの信頼性を向上させることができる。
【図面の簡単な説明】
【図１】 （ａ）は従来のダイパッドを有する半導体パ
ッケージを示す縦断面図、（ｂ）はダイパッドの役割を
兼ねるヒートスプレッドを有する半導体パッケージを示
す縦断面図。
【図２】 従来のヒートスプレッドを有する半導体パッ
ケージの問題点を説明するための縦断面図。
【図３】 本発明の半導体パッケージの第１実施形態を
示す縦断面図であり、（ａ）は小型チップに適用した場
合を示す縦断面図、（ｂ）は大型チップに適用した場合
を示す縦断面図。
【図４】 本発明の半導体パッケージの第２実施形態を
示す縦断面図であり、（ａ）は小型チップに適用した場
合を示す縦断面図、（ｂ）は大型チップに適用した場合
を示す縦断面図。
【図５】 図４（ａ）、図４（ｂ）のヒートスプレッド
の形態を示す底面斜視図。
【図６】 図４（ａ）、図４（ｂ）のヒートスプレッド
の別の形態を示す底面斜視図。
【図７】 図４（ａ）、図４（ｂ）のヒートスプレッド
の他の形態を示す底面斜視図。
【図８】 本発明の半導体パッケージの第３実施形態の
縦断面図であり、（ａ）は小型チップに適用した場合を
示す縦断面図、（ｂ）は大型チップに適用した場合を示
す縦断面図。
【図９】 （ａ）〜（ｃ）は図３（ｂ）の半導体パッケ
ージに対する樹脂封止過程及びその過程で発生する問題
点を示す縦断面図。
【図１０】 図９（ｃ）の工程に続く半導体パッケージ
に対する樹脂封止過程及びその過程で発生する問題点を
示す縦断面図。
【図１１】 本発明の第４実施形態を示す縦断面図であ
り、（ａ）は小型チップに適用した場合を示す縦断面
図、（ｂ）は大型チップに適用した場合を示す縦断面
図。
【図１２】 図１１（ａ）のＩ−Ｉ線に沿った横断面
図。
【図１３】 （ａ）〜（ｃ）は第４実施形態の半導体パ
ッケージに対する樹脂封止過程を示す縦断面図。
【図１４】 （ａ）〜（ｃ）は図１３（ｃ）に続く樹脂
封止過程を示す縦断面図。
【符号の説明】
１ アウタリード ２ インナリード ３ａ、３ｂ、３ｃ、３ｄ ヒートスプレッド ３ー１ 縁部 ３ー２ 突出部 ３ー３ 凹凸部 ３−４ 幅広部 ３−３ａ レール状突起部 ３ー３ｂ 四角柱状凹部 ３ー３ｃ 四角柱状突起部 ４ａ 小型チップ ４ｂ 大型チップ ５ ボンディングパッド ６ 伝導性接続部材 ７ 絶縁接着剤 ８ 接合剤 ９ 絶縁部材 １０ モールドボディ １０ａ エポキシモールドコンパウンド １１ 貫通孔 １２ キャビティ １３ エアベント １４ ダイパッド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ゾ ドン ホァン 大韓民国 キョンサンブク−ド クミ−シ イムス−ドン 171 (72)発明者 キム ス ホン 大韓民国 キョンサンブク−ド クミ−シ コンダン−ドン 256 エルジーセミコ ン アパートメント 202 (72)発明者 バック ゾン クン 大韓民国 キョンサンブク−ド クミ−シ オテ−ドン 29Ｂ デドン２チャ 107

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 アウタリードと前記アウタリードから
    延長形成されたインナリードとからなる複数のリード
    と、 前記インナリードの先端部の底面に位置する縁部と、前
    記インナリードの先端から所定間隔だけ離間するととも
    に、上面が前記インナリードの上面と同一平面上に位置
    するように前記縁部に対して突出形成される突出部とを
    有するヒートスプレッドと、 前記インナリードの先端部と前記ヒートスプレッドの縁
    部との間に介在して、前記インナリードの先端をヒート
    スプレッドに固着する絶縁接着剤と、 前記インナリードの先端上部に付着される絶縁部材とを
    備えることを特徴とするリードフレーム。
  2. 【請求項２】 前記ヒートスプレッドの下部に凹凸が
    形成されることを特徴とする請求項１に記載のリードフ
    レーム。
  3. 【請求項３】 前記ヒートスプレッドは、下方に向か
    って幅広となる幅広部を含むことを特徴とする請求項１
    に記載のリードフレーム。
  4. 【請求項４】 前記ヒートスプレッドの縁部には、 ヒートスプレッドの下部領域が、各インナリードの先端
    と突出部の外側面との間の領域に連通するように、貫通
    孔が形成されることを特徴とする請求項１〜３の何れか
    １項に記載のリードフレーム。
  5. 【請求項５】 アウタリードと前記アウタリードから
    延長形成されたインナリードとからなる複数のリード
    と、 前記各インナリードの先端部の底面に位置する縁部と、
    前記インナリードの先端から所定間隔だけ離間するとと
    もに上面が前記インナリードの上面と同一平面上に位置
    するように前記縁部に対して突出形成される突出部とを
    有するヒートスプレッドと、 前記ヒートスプレッドの突出部上に接合剤を介して搭載
    されるとともに、複数のボンディングパッドを有する半
    導体チップと、 前記ヒートスプレッドとインナリードとの間に介在する
    絶縁接着剤と、 前記チップのボンディングパッドとインナリードとを電
    気的に接続する複数の伝導性接続部材と、 前記アウタリードを除く部材を覆って封止するモールド
    ボディとを備えることを特徴とする半導体パッケージ。
  6. 【請求項６】 前記ヒートスプレッドの下部に凹凸が
    形成されることを特徴とする請求項５に記載の半導体パ
    ッケージ。
  7. 【請求項７】 前記ヒートスプレッドの縁部には、 前記インナリードの先端と突出部の外側面との間の領域
    がヒートスプレッドの下部領域と連通するように、貫通
    孔が形成されることを特徴とする請求項５に記載の半導
    体パッケージ。
JP35862998A 1998-02-11 1998-12-17 ヒートスプレッドを有するリードフレーム及び同リードフレームを用いた半導体パッケージ Expired - Lifetime JP3640557B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR4029/1998 1998-02-11
KR1019980004029A KR100259080B1 (ko) 1998-02-11 1998-02-11 히트 스프레드를 갖는 리드 프레임 및 이를 이용한반도체 패키지

Publications (2)

Publication Number Publication Date
JPH11260987A true JPH11260987A (ja) 1999-09-24
JP3640557B2 JP3640557B2 (ja) 2005-04-20

Family

ID=19532880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35862998A Expired - Lifetime JP3640557B2 (ja) 1998-02-11 1998-12-17 ヒートスプレッドを有するリードフレーム及び同リードフレームを用いた半導体パッケージ

Country Status (3)

Country Link
US (1) US6239487B1 (ja)
JP (1) JP3640557B2 (ja)
KR (1) KR100259080B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027535A (ja) * 2005-07-20 2007-02-01 Stanley Electric Co Ltd 光半導体装置
JP2009267154A (ja) * 2008-04-25 2009-11-12 Powertech Technology Inc リードオンパドル型半導体パッケージ
WO2010084955A1 (ja) * 2009-01-22 2010-07-29 京セラ株式会社 素子搭載用基板、およびこれを用いた素子収納用パッケージ
JP2013008748A (ja) * 2011-06-22 2013-01-10 Denso Corp 半導体装置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256200B1 (en) * 1999-05-27 2001-07-03 Allen K. Lam Symmetrical package for semiconductor die
KR100342589B1 (ko) * 1999-10-01 2002-07-04 김덕중 반도체 전력 모듈 및 그 제조 방법
US6639308B1 (en) * 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
US6476471B1 (en) * 2000-03-14 2002-11-05 Analog Devices, Inc. Microelectronic-device assemblies and methods that exclude extraneous elements from sensitive areas
JP3502014B2 (ja) * 2000-05-26 2004-03-02 シャープ株式会社 半導体装置および液晶モジュール
JP2002343816A (ja) * 2001-05-18 2002-11-29 Lintec Corp 樹脂タイバー形成用テープ、樹脂タイバー、樹脂タイバー付リードフレーム、樹脂封止型半導体装置およびその製造方法
TW486793B (en) * 2001-05-29 2002-05-11 Siliconware Precision Industries Co Ltd Packaging method for preventing a low viscosity encapsulant from flashing
US7067905B2 (en) * 2002-08-08 2006-06-27 Micron Technology, Inc. Packaged microelectronic devices including first and second casings
JP2004179253A (ja) * 2002-11-25 2004-06-24 Nec Semiconductors Kyushu Ltd 半導体装置およびその製造方法
JP3910144B2 (ja) * 2003-01-06 2007-04-25 シャープ株式会社 半導体発光装置およびその製造方法
TWI273680B (en) * 2003-03-27 2007-02-11 Siliconware Precision Industries Co Ltd Semiconductor package with embedded heat spreader abstract of the disclosure
US7019394B2 (en) * 2003-09-30 2006-03-28 Intel Corporation Circuit package and method of plating the same
CN1323471C (zh) * 2004-05-20 2007-06-27 中国科学院半导体研究所 具有倾斜波导结构的半导体光放大器封装用的热沉
US7772036B2 (en) * 2006-04-06 2010-08-10 Freescale Semiconductor, Inc. Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
US7906794B2 (en) * 2006-07-05 2011-03-15 Koninklijke Philips Electronics N.V. Light emitting device package with frame and optically transmissive element
WO2008059301A1 (en) * 2006-11-14 2008-05-22 Infineon Technologies Ag An electronic component and method for its production
US7812430B2 (en) * 2008-03-04 2010-10-12 Powertech Technology Inc. Leadframe and semiconductor package having downset baffle paddles
US7936057B2 (en) * 2008-11-04 2011-05-03 Seagate Technology Llc High bandwidth package
KR101092063B1 (ko) * 2009-04-28 2011-12-12 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
US8357564B2 (en) * 2010-05-17 2013-01-22 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated multi-die leadframe for electrical interconnect of stacked semiconductor die
US8796842B2 (en) * 2010-08-20 2014-08-05 Ati Technologies Ulc Stacked semiconductor chip device with thermal management circuit board
US9029991B2 (en) * 2010-11-16 2015-05-12 Conexant Systems, Inc. Semiconductor packages with reduced solder voiding
US9418920B2 (en) * 2015-01-05 2016-08-16 Stmicroelectronics Pte Ltd Integrated circuit (IC) package with thick die pad functioning as a heat sink
US10083899B2 (en) * 2017-01-23 2018-09-25 Infineon Technologies Ag Semiconductor package with heat slug and rivet free die attach area
US10622274B2 (en) 2017-10-06 2020-04-14 Industrial Technology Research Institute Chip package
CN111615747B (zh) * 2017-12-27 2023-10-03 三菱电机株式会社 半导体装置
CN109786516A (zh) * 2018-12-29 2019-05-21 中山市木林森电子有限公司 一种led封装装置及其制造方法
CN114597188A (zh) * 2020-12-02 2022-06-07 新光电气工业株式会社 引线框架、半导体装置及引线框架的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828396B2 (ja) * 1992-01-31 1996-03-21 株式会社東芝 半導体装置
US5387554A (en) 1992-09-10 1995-02-07 Vlsi Technology, Inc. Apparatus and method for thermally coupling a heat sink to a lead frame
US5402006A (en) 1992-11-10 1995-03-28 Texas Instruments Incorporated Semiconductor device with enhanced adhesion between heat spreader and leads and plastic mold compound
US5430331A (en) * 1993-06-23 1995-07-04 Vlsi Technology, Inc. Plastic encapsulated integrated circuit package having an embedded thermal dissipator
US5969414A (en) * 1994-05-25 1999-10-19 Advanced Technology Interconnect Incorporated Semiconductor package with molded plastic body

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027535A (ja) * 2005-07-20 2007-02-01 Stanley Electric Co Ltd 光半導体装置
US8592851B2 (en) 2005-07-20 2013-11-26 Stanley Electric Co., Ltd. Optical semiconductor device and circuit
JP2009267154A (ja) * 2008-04-25 2009-11-12 Powertech Technology Inc リードオンパドル型半導体パッケージ
WO2010084955A1 (ja) * 2009-01-22 2010-07-29 京セラ株式会社 素子搭載用基板、およびこれを用いた素子収納用パッケージ
US8837164B2 (en) 2009-01-22 2014-09-16 Kyocera Corporation Substrate for mounting device and package for housing device employing the same
JP2013008748A (ja) * 2011-06-22 2013-01-10 Denso Corp 半導体装置

Also Published As

Publication number Publication date
KR100259080B1 (ko) 2000-06-15
US6239487B1 (en) 2001-05-29
JP3640557B2 (ja) 2005-04-20
KR19990069643A (ko) 1999-09-06

Similar Documents

Publication Publication Date Title
JPH11260987A (ja) ヒートスプレッドを有するリードフレーム及び同リードフレームを用いた半導体パッケージ
JP3170182B2 (ja) 樹脂封止型半導体装置及びその製造方法
US6873041B1 (en) Power semiconductor package with strap
JP2844316B2 (ja) 半導体装置およびその実装構造
JPH07312405A (ja) 半導体装置
US6639306B2 (en) Semiconductor package having a die pad with downward-extended tabs
US5796160A (en) Resin-sealed semiconductor device
KR100379089B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
JPH10256432A (ja) 樹脂封止型半導体パッケージ
KR100431501B1 (ko) 고전력 패키지 구조 및 제조 방법
JP2003023126A (ja) 半導体装置
JPH10112519A (ja) 熱放散手段を有する集積回路装置及びその製造方法
KR100380223B1 (ko) 반도체의 에어 캐비티 패키지 및 그 패키징 방법
JPH098209A (ja) 半導体装置およびモールド金型
JPH06268144A (ja) 半導体集積回路装置
JP2003243433A (ja) 樹脂封止型半導体装置の製造方法
JP3499655B2 (ja) 半導体装置
KR20010061847A (ko) 열방출형 반도체 패키지 및 이 패키지가 실장된 메모리 모듈
JPH07130932A (ja) 半導体装置とその製造方法
KR100345163B1 (ko) 볼 그리드 어레이 패키지
JPH06268142A (ja) 半導体装置
KR20050051806A (ko) 방열특성이 개선된 반도체 패키지 및 그 제조방법
KR20000073112A (ko) 내장형 히트 슬러그
JPH07106469A (ja) 半導体装置とその製造方法
KR100729028B1 (ko) 리드에 테이프가 부착된 리드프레임 및 이를 이용한반도체패키지

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080128

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100128

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110128

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120128

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130128

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term