JPH11251505A - Semiconductor device and manufacture thereof - Google Patents
Semiconductor device and manufacture thereofInfo
- Publication number
- JPH11251505A JPH11251505A JP5208698A JP5208698A JPH11251505A JP H11251505 A JPH11251505 A JP H11251505A JP 5208698 A JP5208698 A JP 5208698A JP 5208698 A JP5208698 A JP 5208698A JP H11251505 A JPH11251505 A JP H11251505A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- metal film
- metal
- semiconductor device
- metal substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、外部へ信号を授受
するための外部端子が平面上に配列された半導体装置及
びその製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device in which external terminals for transmitting and receiving signals to the outside are arranged on a plane, and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】近年、電子機器の小型薄型化、高速化、
及び高機能化へのニーズが高まる中で、電子機器を構成
する主要部品の一つである半導体装置に対して、小型
化、高密度化、高機能化が要求されている。そこで、半
導体装置の小型化に伴って、信頼性や電気的特性等の向
上が望まれている。2. Description of the Related Art In recent years, electronic devices have been reduced in size and thickness, increased in speed,
As the need for higher functionality has increased, semiconductor devices, which are one of the main components of electronic devices, have been required to be smaller, have higher density, and have higher functionality. Therefore, with the miniaturization of semiconductor devices, improvements in reliability, electrical characteristics, and the like are desired.
【０００３】図６は、従来の半導体装置の構成を示す断
面図である。図６において、１１０は半導体チップ、１
２０はボンディングワイヤ、１３０はリード金属膜、１
５０は柱状端子、１６０は柱状端子金属膜、１８０は封
止樹脂である。FIG. 6 is a sectional view showing the structure of a conventional semiconductor device. In FIG. 6, reference numeral 110 denotes a semiconductor chip, 1
20 is a bonding wire, 130 is a lead metal film, 1
50 is a columnar terminal, 160 is a columnar terminal metal film, and 180 is a sealing resin.
【０００４】図７は、従来の半導体装置の製造方法にお
ける各工程を示す断面図である。まず、図７（ａ）に示
すように、金属基板１９０の上面と下面とにそれぞれレ
ジスト膜１９１Ａ，１９１Ｂを形成し、図７（ｂ）に示
すように、それぞれレジスト膜１９１Ａ，１９１Ｂの所
定の領域を除去して開口１９２Ａ，１９２Ｂを形成す
る。次に、図７（ｃ）に示すように、それぞれ開口１９
２Ａ，１９２Ｂに金属膜１９３Ａ，１９３Ｂを形成し、
図７（ｄ）に示すように、金属基板１９０の両面におい
てレジスト膜１９１Ａ，１９１Ｂをすべて除去して、そ
れぞれ上面にはリード金属膜１３０を、下面には柱状端
子金属膜１６０を形成する。次に、図７（ｅ）に示すよ
うに、金属基板１９０の上面に半導体チップ１１０をダ
イボンディングし、ワイヤーボンディングしてボンディ
ングワイヤ１２０により半導体チップの電極（図示せ
ず）とリード金属膜１３０とを接続し、金属基板１９０
の上面を封止樹脂１８０を用いて封止する。次に、図７
（ｆ）に示すように、柱状端子金属膜１６０が存在する
部分を残すように金属基板１９０をエッチングして、柱
状端子１５０を形成する。これにより、リード金属膜１
３０と柱状端子金属膜１６０とが柱状端子１５０を介し
て接続された半導体装置が得られる。FIG. 7 is a sectional view showing each step in a conventional method of manufacturing a semiconductor device. First, as shown in FIG. 7A, resist films 191A and 191B are formed on the upper and lower surfaces of the metal substrate 190, respectively, and as shown in FIG. 7B, predetermined resist films 191A and 191B are formed. The regions are removed to form openings 192A and 192B. Next, as shown in FIG.
Forming metal films 193A and 193B on 2A and 192B,
As shown in FIG. 7D, the resist films 191A and 191B are completely removed from both surfaces of the metal substrate 190, and the lead metal film 130 is formed on the upper surface and the columnar terminal metal film 160 is formed on the lower surface. Next, as shown in FIG. 7E, the semiconductor chip 110 is die-bonded to the upper surface of the metal substrate 190, and wire bonding is performed to form an electrode (not shown) of the semiconductor chip and a lead metal film 130 with bonding wires 120. To the metal substrate 190
Is sealed using a sealing resin 180. Next, FIG.
As shown in (f), the metal substrate 190 is etched so as to leave a portion where the columnar terminal metal film 160 is present, thereby forming the columnar terminals 150. Thereby, the lead metal film 1
A semiconductor device in which 30 and the columnar terminal metal film 160 are connected via the columnar terminal 150 is obtained.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置によれば、リード金属膜１３０が封止樹
脂１８０にほとんど埋設されず単に接着されているだけ
なので、リード金属膜１３０の密着強度が低い。そのた
め、リード金属膜１３０が封止樹脂１８０からはがれや
すいという課題があった。However, according to the above-described conventional semiconductor device, the lead metal film 130 is hardly buried in the sealing resin 180 and is merely bonded, so that the adhesion strength of the lead metal film 130 is low. Low. Therefore, there is a problem that the lead metal film 130 is easily peeled from the sealing resin 180.
【０００６】本発明は、上記従来の課題を解決するもの
で、リードの密着強度が高く優れた信頼性を有する半導
体装置及びその製造方法を提供することを目的とする。SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned conventional problems, and an object of the present invention is to provide a semiconductor device having high lead adhesion strength and excellent reliability, and a method of manufacturing the same.
【０００７】[0007]
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置は、請求項１に記載されてい
るように、電極を有する半導体チップと、上面が電極へ
電気的に接続され、横方向に延びるように形成されたリ
ードと、リードの下面よりも下方へ突出しリードと一体
的に形成された柱状端子と、リードと半導体チップとを
封止する封止樹脂とを備え、柱状端子は封止樹脂の裏面
から突出していることとしたものである。 これによ
り、リードが封止樹脂に埋設されるので、リードの密着
強度が向上して信頼性が高い半導体装置が実現される。According to a first aspect of the present invention, there is provided a semiconductor device having a semiconductor chip having electrodes and an upper surface electrically connected to the electrodes. A lead formed so as to be connected and extending in the lateral direction, a columnar terminal projecting below the lower surface of the lead and integrally formed with the lead, and a sealing resin for sealing the lead and the semiconductor chip. The columnar terminals are projected from the back surface of the sealing resin. As a result, since the leads are embedded in the sealing resin, the adhesion strength of the leads is improved, and a highly reliable semiconductor device is realized.
【０００８】請求項２に記載されているように、請求項
１記載の半導体装置において、リードは上面の上にリー
ド金属膜を備え、柱状端子はリードと一体的に形成され
た面の反対面上に柱状端子金属膜を備え、各々リード金
属膜と柱状端子金属膜とは、リードと柱状端子とをそれ
ぞれ構成する材料を溶融する薬液に対するレジストとし
て作用する材料により構成されていることが好ましい。According to a second aspect of the present invention, in the semiconductor device according to the first aspect, the lead has a lead metal film on an upper surface, and the columnar terminal has a surface opposite to a surface formed integrally with the lead. It is preferable that a columnar terminal metal film is provided thereon, and that each of the lead metal film and the columnar terminal metal film be made of a material that acts as a resist for a chemical solution that melts a material forming each of the lead and the columnar terminal.
【０００９】これにより、リードとリード金属膜とが、
及び柱状端子と柱状端子金属膜とがそれぞれ自己整合的
に形成されるので、リード上にリード金属膜が確実に形
成され、柱状端子上に柱状端子金属膜が確実に形成され
た半導体装置が実現される。Thus, the lead and the lead metal film are
In addition, since the columnar terminal and the columnar terminal metal film are formed in a self-aligned manner, the lead metal film is securely formed on the lead, and the semiconductor device in which the columnar terminal metal film is reliably formed on the columnar terminal is realized. Is done.
【００１０】本発明の第１の半導体装置の製造方法は、
請求項３に記載されているように、複数の電極を有する
半導体チップを内蔵した半導体装置の製造方法であっ
て、各々金属基板が有する上面に複数の第１の金属膜
を、下面に複数の第２の金属膜を、各々第１の金属膜と
第２の金属膜とが平面的にみてオーバーラップするよう
にそれぞれ形成する工程と、第１の金属膜をレジストと
して金属基板を上面側からハーフエッチングすることに
より、第１の金属膜の下方に金属基板から突出したリー
ドを形成する工程と、上面側において金属基板の上に半
導体チップを載置する工程と、半導体チップの電極と第
１の金属膜とをそれぞれ電気的に接続する工程と、金属
基板の上において半導体チップとリードとを封止する工
程と、第２の金属膜をレジストとして金属基板を下面側
からエッチングすることにより、第２の金属膜とリード
とに各々電気的に接続された柱状端子を形成し、該柱状
端子とリードとからなる部分以外の金属基板を除去する
工程とを備えている。A first method for manufacturing a semiconductor device according to the present invention comprises:
4. A method of manufacturing a semiconductor device having a semiconductor chip having a plurality of electrodes therein, wherein the first metal film has a plurality of first metal films on an upper surface of the metal substrate and a plurality of first metal films on a lower surface thereof. Forming a second metal film such that the first metal film and the second metal film overlap each other in plan view; and using the first metal film as a resist to form a metal substrate from above. Forming a lead projecting from the metal substrate below the first metal film by half-etching; mounting a semiconductor chip on the metal substrate on the upper surface side; Electrically connecting the first metal film to the first metal film, sealing the semiconductor chip and the lead on the metal substrate, and etching the metal substrate from the lower surface using the second metal film as a resist. Accordingly, each forming an electrically connected columnar pin and a second metal film and the lead, and a step of removing the metal substrate other than a portion consisting of a columnar terminal lead.
【００１１】この方法によれば、リードフレームから突
出したリードを封止樹脂によって封止した後にリードに
接続された柱状端子を形成するので、リードの密着強度
を向上させ信頼性が高い半導体装置を製造できる。According to this method, the lead protruding from the lead frame is sealed with the sealing resin, and then the columnar terminal connected to the lead is formed. Can be manufactured.
【００１２】本発明の第２の半導体装置の製造方法は、
請求項４に記載されているように、複数の電極を有する
半導体チップを内蔵した半導体装置の製造方法であっ
て、各々金属基板が有する上面に複数の第１の金属膜
を、下面に複数の第２の金属膜を、各々第１の金属膜と
第２の金属膜とが平面的にみてオーバーラップするよう
にそれぞれ形成する工程と、第１の金属膜と第２の金属
膜とを各々レジストとして金属基板を上面と下面との両
側からハーフエッチングすることにより、第１の金属膜
に接続され金属基板から突出したリードと第２の金属膜
に接続され金属基板から突出した突起とをそれぞれ形成
する工程と、上面側において金属基板の上に半導体チッ
プを載置する工程と、半導体チップの電極と第１の金属
膜とをそれぞれ電気的に接続する工程と、金属基板の上
において半導体チップとリードとを封止する工程と、第
２の金属膜をレジストとして金属基板を下面側からエッ
チングすることにより、突起を含み第２の金属膜とリー
ドとに各々電気的に接続された柱状端子を形成し、該柱
状端子とリードとからなる部分以外の金属基板を除去す
る工程とを備えている。According to a second method of manufacturing a semiconductor device of the present invention,
A method of manufacturing a semiconductor device incorporating a semiconductor chip having a plurality of electrodes, according to claim 4, wherein the plurality of first metal films are provided on the upper surface of the metal substrate, and the plurality of first metal films are provided on the lower surface. Forming a second metal film such that the first metal film and the second metal film overlap each other in plan view; and forming the first metal film and the second metal film, respectively. By half-etching the metal substrate as a resist from both the upper and lower surfaces, a lead connected to the first metal film and projecting from the metal substrate and a projection connected to the second metal film and projecting from the metal substrate are respectively formed. Forming, mounting a semiconductor chip on a metal substrate on the upper surface side, electrically connecting electrodes of the semiconductor chip and the first metal film, respectively, and forming a semiconductor chip on the metal substrate. A step of sealing the lead and etching the metal substrate from the lower surface side using the second metal film as a resist to form a columnar terminal including a protrusion and electrically connected to the second metal film and the lead, respectively. Forming and removing the metal substrate other than the portion composed of the columnar terminals and the leads.
【００１３】この方法によれば、第１の半導体装置の製
造方法と同様に、リードフレームから突出したリードを
封止樹脂によって封止した後にリードに接続された柱状
端子を形成するので、リードの密着強度を向上させ信頼
性が高い半導体装置を製造できる。According to this method, similarly to the first manufacturing method of the semiconductor device, the columnar terminal connected to the lead is formed after the lead protruding from the lead frame is sealed with the sealing resin. A highly reliable semiconductor device with improved adhesion strength can be manufactured.
【００１４】[0014]
【発明の実施の形態】（第１の実施形態）本発明に係る
半導体装置の第１の実施形態を、図１〜図３を参照して
説明する。図１は、本実施形態に係る半導体装置の構成
を示す断面図である。図１において、１０はトランジス
タ等の半導体素子を有する半導体集積回路を内蔵した半
導体チップ、２０は半導体チップ１０の電極（図示せ
ず）とリード金属膜３０とに接続され、半導体チップ１
０の外部に対して信号を授受するためのボンディングワ
イヤ、３０はボンディングワイヤ２０が接続されるため
のボンディングパッドとして機能するリード金属膜、４
０は一方の面がリード金属膜３０に接続されたリード、
５０はリード４０と一体的に、かつリード４０の他方の
面からほぼ直角に延びるように形成され、リード金属膜
３０からリード４０を介して信号を授受するための柱状
端子、６０は柱状端子５０の表面へ形成され、ハンダ等
を介して外部装置の電極に接続されるための外部電極と
して機能する柱状端子金属膜、７０は半導体チップ１０
を固定するためのボンディングペースト、８０は半導体
チップ１０とボンディングワイヤ２０とリード金属膜３
０とリード４０とを封止する封止樹脂である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) A first embodiment of a semiconductor device according to the present invention will be described with reference to FIGS. FIG. 1 is a sectional view showing the configuration of the semiconductor device according to the present embodiment. In FIG. 1, reference numeral 10 denotes a semiconductor chip containing a semiconductor integrated circuit having a semiconductor element such as a transistor, and reference numeral 20 denotes a semiconductor chip connected to electrodes (not shown) of the semiconductor chip 10 and a lead metal film 30;
0, a bonding wire for transmitting / receiving a signal to / from the outside, a lead metal film 30 functioning as a bonding pad to which the bonding wire 20 is connected;
0 is a lead having one surface connected to the lead metal film 30,
Reference numeral 50 denotes a columnar terminal formed integrally with the lead 40 so as to extend substantially perpendicularly from the other surface of the lead 40, and transmits and receives signals from the lead metal film 30 via the lead 40. The columnar terminal metal film 70 formed on the surface of the semiconductor chip 10 and functioning as an external electrode for connection to an electrode of an external device via solder or the like
Paste 80 for fixing the semiconductor chip 10, the bonding wires 20, and the lead metal film 3
It is a sealing resin for sealing 0 and the lead 40.
【００１５】ここで、本実施形態に係る半導体装置の特
徴は、リード４０が封止樹脂８０に埋設され、柱状端子
金属膜６０を有する柱状端子５０のみが封止樹脂８０か
ら突出している点である。このように、柱状端子５０と
一体的に形成されたリード４０が封止樹脂８０に埋設さ
れているので、リード４０の密着強度が向上する。した
がって、柱状端子５０へ応力が印加された場合、例えば
半導体装置が外部装置に実装された後に熱応力が印加さ
れた場合等においてリード４０がはがれないので、信頼
性が高い半導体装置が実現される。The feature of the semiconductor device according to the present embodiment is that the leads 40 are embedded in the sealing resin 80 and only the columnar terminals 50 having the columnar terminal metal films 60 protrude from the sealing resin 80. is there. As described above, since the lead 40 formed integrally with the columnar terminal 50 is embedded in the sealing resin 80, the adhesion strength of the lead 40 is improved. Therefore, when stress is applied to the columnar terminal 50, for example, when the thermal stress is applied after the semiconductor device is mounted on an external device, the lead 40 does not come off, so that a highly reliable semiconductor device is realized. .
【００１６】図２及び図３は、本実施形態に係る半導体
装置の製造方法における各工程を示す断面図である。図
１と同じ構成要素には、図１における符号と同じ符号を
付している。FIG. 2 and FIG. 3 are cross-sectional views showing respective steps in the method of manufacturing a semiconductor device according to the present embodiment. 1 are given the same reference numerals as those in FIG.
【００１７】まず、図２（ａ）に示すように、４２アロ
イ（４２％ニッケル−鉄合金）又は銅からなる金属基板
９０の上面と下面とに、それぞれメッキレジストを塗布
してレジスト膜９１Ａ，９１Ｂを形成する。First, as shown in FIG. 2A, a plating resist is applied to the upper and lower surfaces of a metal substrate 90 made of 42 alloy (42% nickel-iron alloy) or copper, respectively, to form a resist film 91A, Form 91B.
【００１８】次に、図２（ｂ）に示すように、それぞれ
レジスト膜９１Ａ，９１Ｂの所定の領域を除去して開口
９２Ａ，９２Ｂを形成する。Next, as shown in FIG. 2B, predetermined regions of the resist films 91A and 91B are removed to form openings 92A and 92B.
【００１９】次に、図２（ｃ）に示すように、メッキ法
を用いてそれぞれ開口９２Ａ，９２Ｂに金属膜９３Ａ，
９３Ｂを形成し、図２（ｄ）に示すように、金属基板９
０の上面のレジスト膜９１Ａをすべて除去して、上面に
リード金属膜３０を残す。このことにより、リード金属
膜３０が形成された部分以外において、金属基板９０の
上面が露出する。ここで、金属膜９３Ａ，９３Ｂは、例
えばＮｉ層、Ａｌ層、又はＴｉ層に対してＡｕ層、Ａｇ
層、又はＰｄ層が積層された構成を有する。Next, as shown in FIG. 2C, metal films 93A and 93A are formed in the openings 92A and 92B by plating, respectively.
93B is formed, and as shown in FIG.
The entirety of the resist film 91A on the top surface 0 is removed, leaving the lead metal film 30 on the top surface. As a result, the upper surface of the metal substrate 90 is exposed in portions other than the portion where the lead metal film 30 is formed. Here, the metal films 93A and 93B are formed of, for example, an Au layer, an Ag layer, or an Ni layer, an Al layer, or a Ti layer.
Layer or a Pd layer.
【００２０】次に、図２（ｅ）に示すように、４２アロ
イ又は銅に対するエッチング液、例えばアルカリ系エッ
チング液を用いて、金属基板９０の上面に対してハーフ
エッチングを行う。この場合において、エッチング液に
対してレジスト性を有する上述のような材料を用いて、
予めリード金属膜３０を形成しておく。したがって、エ
ッチング液に対するレジストとしてリード金属膜３０を
用いることになって、金属基板９０の上面が露出した部
分のみがハーフエッチングされる。このことにより、金
属基板９０の上面においてリード金属膜３０が形成され
た部分だけを上方に突出させて、この突出したリード４
０を有するリードフレーム９４を形成する。Next, as shown in FIG. 2E, the upper surface of the metal substrate 90 is half-etched using an etching solution for 42 alloy or copper, for example, an alkaline etching solution. In this case, using the above-mentioned material having resist properties to the etching solution,
The lead metal film 30 is formed in advance. Therefore, the lead metal film 30 is used as a resist for the etching solution, and only the portion where the upper surface of the metal substrate 90 is exposed is half-etched. As a result, only the portion of the upper surface of the metal substrate 90 where the lead metal film 30 is formed is projected upward, and the projected lead 4
A lead frame 94 having 0 is formed.
【００２１】次に、図３（ａ）に示すように、リードフ
レーム９４の上面のリード４０以外の領域へボンディン
グペースト７０を用いて半導体チップ１０を固定し、ボ
ンディングワイヤ２０を用いてワイヤボンディングする
ことにより半導体チップ１０の電極（図示せず）とリー
ド金属膜３０とを接続し、封止樹脂８０を用いてリード
フレーム９４の上面を樹脂封止する。Next, as shown in FIG. 3A, the semiconductor chip 10 is fixed to a region other than the leads 40 on the upper surface of the lead frame 94 using the bonding paste 70, and wire bonding is performed using the bonding wires 20. Thereby, the electrodes (not shown) of the semiconductor chip 10 are connected to the lead metal film 30, and the upper surface of the lead frame 94 is sealed with the sealing resin 80.
【００２２】次に、図３（ｂ）に示すように、リードフ
レーム９４の下面のレジスト膜９１Ｂをすべて除去し
て、金属膜９３Ｂからなる柱状端子金属膜６０を残す。
このことによって、柱状端子金属膜６０が形成された部
分以外において、リードフレーム９４の下面が露出す
る。Next, as shown in FIG. 3B, the resist film 91B on the lower surface of the lead frame 94 is entirely removed to leave the columnar terminal metal film 60 made of the metal film 93B.
As a result, the lower surface of the lead frame 94 is exposed in a portion other than the portion where the columnar terminal metal film 60 is formed.
【００２３】次に、図３（ｃ）に示すように、４２アロ
イ又は銅に対するエッチング液を用いて、リードフレー
ム９４の下面に対してエッチングを行う。この場合にお
いて、エッチング液に対してレジスト性を有する材料を
用いて、予め柱状端子金属膜６０を形成しておく。した
がって、エッチング液に対するレジストとして柱状端子
金属膜６０を用いることになって、リードフレーム９４
の下面が露出した部分のみがエッチングされる。このこ
とにより、リードフレーム９４の下面において、柱状端
子金属膜６０が形成された部分だけが下方に突出し、こ
の突出した部分が柱状端子５０となる。すなわち、適当
なエッチング条件により、リードフレーム９４の下面
を、柱状端子金属膜６０と柱状端子５０とリード４０と
のみが残るようにしてエッチングすることによって、図
１の半導体装置が得られる。Next, as shown in FIG. 3C, the lower surface of the lead frame 94 is etched using an etching solution for 42 alloy or copper. In this case, the columnar terminal metal film 60 is formed in advance using a material having a resist property to the etching solution. Therefore, the columnar terminal metal film 60 is used as a resist for the etching solution, and the lead frame 94 is formed.
Is etched only at the portion where the lower surface is exposed. As a result, on the lower surface of the lead frame 94, only the portion where the columnar terminal metal film 60 is formed protrudes downward, and the protruding portion becomes the columnar terminal 50. That is, the semiconductor device of FIG. 1 is obtained by etching the lower surface of the lead frame 94 under appropriate etching conditions so that only the pillar-shaped terminal metal film 60, the pillar-shaped terminals 50, and the leads 40 remain.
【００２４】以上説明したように、本実施形態によれ
ば、金属基板９０をエッチングしてリード４０と柱状端
子５０とを一体的に形成し、リード４０を封止樹脂８０
に埋設させることにより、リード４０がはがれない図１
に示す半導体装置を容易に製造できる。As described above, according to the present embodiment, the lead 40 and the columnar terminal 50 are integrally formed by etching the metal substrate 90 and the lead 40 is sealed with the sealing resin 80.
When the lead 40 is not peeled off
Can be easily manufactured.
【００２５】（第２の実施形態）本発明に係る半導体装
置の第２の実施形態を、図４及び図５を参照して説明す
る。図４及び図５は、本実施形態に係る半導体装置の製
造方法における各工程を示す断面図である。本実施形態
に係る半導体装置は第１の実施形態の場合と同じであ
り、図４及び図５において図１と同じ構成要素には図１
における符号と同じ符号を付している。(Second Embodiment) A second embodiment of the semiconductor device according to the present invention will be described with reference to FIGS. 4 and 5 are cross-sectional views showing each step in the method for manufacturing a semiconductor device according to the present embodiment. The semiconductor device according to the present embodiment is the same as that of the first embodiment, and the same components in FIGS.
Are given the same reference numerals.
【００２６】まず、図４（ａ）〜（ｃ）に示すように、
第１の実施形態の場合と同様に、金属基板９０の上面と
下面とにそれぞれ金属膜９３Ａ，９３Ｂを形成する。First, as shown in FIGS. 4 (a) to 4 (c),
As in the case of the first embodiment, metal films 93A and 93B are formed on the upper and lower surfaces of the metal substrate 90, respectively.
【００２７】次に、図４（ｄ）に示すように、金属基板
９０の両面のレジスト膜９１Ａ，９１Ｂをすべて除去し
て、上面に金属膜９３Ａからなるリード金属膜３０を、
下面に金属膜９３Ｂからなる柱状端子金属膜６０をそれ
ぞれ残す。このことにより、リード金属膜３０が形成さ
れた部分以外において金属基板９０の上面が露出し、柱
状端子金属膜６０が形成された部分以外において金属基
板９０の下面が露出する。Next, as shown in FIG. 4D, the resist films 91A and 91B on both surfaces of the metal substrate 90 are all removed, and a lead metal film 30 made of a metal film 93A is formed on the upper surface.
The columnar terminal metal film 60 made of the metal film 93B is left on the lower surface. As a result, the upper surface of the metal substrate 90 is exposed except for the portion where the lead metal film 30 is formed, and the lower surface of the metal substrate 90 is exposed except for the portion where the columnar terminal metal film 60 is formed.
【００２８】次に、図５（ａ）に示すように、４２アロ
イ又は銅に対するエッチング液、例えばアルカリ系エッ
チング液を用いて、金属基板９０の両面に対してハーフ
エッチングを行う。この場合において、エッチング液に
対してレジスト性を有する材料、つまり第１の実施形態
の場合と同様の材料を用いて、予めリード金属膜３０と
柱状端子金属膜６０とを形成しておく。したがって、エ
ッチング液に対するレジストとしてリード金属膜３０と
柱状端子金属膜６０とを用いることになって、金属基板
９０の表面が露出した部分のみがハーフエッチングされ
る。このことにより、金属基板９０の両面においてリー
ド金属膜３０と柱状端子金属膜６０とが形成された部分
だけをそれぞれ突出させて、リード４０を上面に、突起
５１を下面にそれぞれ有するリードフレーム９５を形成
する。Next, as shown in FIG. 5A, half etching is performed on both surfaces of the metal substrate 90 using an etching solution for 42 alloy or copper, for example, an alkaline etching solution. In this case, the lead metal film 30 and the columnar terminal metal film 60 are formed in advance using a material having a resist property to the etchant, that is, the same material as in the first embodiment. Therefore, the lead metal film 30 and the columnar terminal metal film 60 are used as the resist for the etching solution, and only the portion where the surface of the metal substrate 90 is exposed is half-etched. Accordingly, only the portions where the lead metal film 30 and the columnar terminal metal film 60 are formed on both surfaces of the metal substrate 90 are respectively protruded, and the lead frame 95 having the leads 40 on the upper surface and the protrusions 51 on the lower surface is formed. Form.
【００２９】次に、図５（ｂ）に示すように、リードフ
レーム９５の上面におけるリード４０以外の領域へボン
ディングペースト７０を用いて半導体チップ１０を固定
し、ボンディングワイヤ２０を用いてワイヤボンディン
グすることにより半導体チップ１０の電極（図示せず）
とリード金属膜３０とを接続し、封止樹脂８０を用いて
リードフレーム９５の上面を樹脂封止する。Next, as shown in FIG. 5B, the semiconductor chip 10 is fixed to a region other than the leads 40 on the upper surface of the lead frame 95 using the bonding paste 70, and wire bonding is performed using the bonding wires 20. The electrodes of the semiconductor chip 10 (not shown)
And the lead metal film 30 are connected, and the upper surface of the lead frame 95 is resin-sealed using a sealing resin 80.
【００３０】次に、図５（ｃ）に示すように、４２アロ
イ又は銅に対するエッチング液を用いて適当なエッチン
グ条件により、リードフレーム９５の下面を、柱状端子
金属膜６０と突起５１を含む柱状端子５０とリード４０
とのみが残るようにしてエッチングすることによって、
図１の半導体装置が得られる。Next, as shown in FIG. 5C, the lower surface of the lead frame 95 is formed into a columnar shape including the columnar terminal metal film 60 and the projections 51 under an appropriate etching condition using an etching solution for 42 alloy or copper. Terminal 50 and lead 40
By etching so that only
The semiconductor device of FIG. 1 is obtained.
【００３１】以上説明したように、本実施形態によれ
ば、金属基板９０の両面に形成されたレジスト膜９１
Ａ，９２Ｂを同時に除去するので、より少ない工程によ
って、リード４０がはがれない図１に示す半導体装置を
製造できる。As described above, according to this embodiment, the resist films 91 formed on both surfaces of the metal substrate 90 are formed.
Since A and 92B are removed at the same time, the semiconductor device shown in FIG.
【００３２】なお、以上説明した各実施形態において
は、ワイヤボンディングによって半導体チップ１０の電
極をリード金属膜３０に電気的に接続したが、これに代
えてバンプ等を用いたフェイスボンディングによって接
続してもよい。In each of the embodiments described above, the electrodes of the semiconductor chip 10 are electrically connected to the lead metal films 30 by wire bonding. Instead, the electrodes are connected by face bonding using bumps or the like. Is also good.
【００３３】[0033]
【発明の効果】請求項１及び２の発明によれば、外部電
極として機能する柱状端子金属膜を有する柱状端子のみ
が封止樹脂から突出し、柱状端子と一体的に形成された
リードが封止樹脂に埋設されているので、リードの密着
強度が向上する。したがって、柱状端子へ応力が印加さ
れた場合等においてリードがはがれないので、信頼性が
高い半導体装置が実現される。According to the first and second aspects of the present invention, only the columnar terminal having the columnar terminal metal film functioning as an external electrode protrudes from the sealing resin, and the lead formed integrally with the columnar terminal is sealed. Since it is embedded in the resin, the adhesion strength of the lead is improved. Therefore, the lead does not peel off when stress is applied to the columnar terminal, and a highly reliable semiconductor device is realized.
【００３４】請求項１及び２の構造は、請求項３及び４
の方法によって容易に実現できる。The structures of claims 1 and 2 correspond to claims 3 and 4
It can be easily realized by the method described above.
【図１】本発明の第１及び第２の実施形態に係る半導体
装置の構成を示す断面図である。FIG. 1 is a cross-sectional view illustrating a configuration of a semiconductor device according to first and second embodiments of the present invention.
【図２】（ａ）〜（ｅ）は、本発明の第１の実施形態に
係る半導体装置の製造方法における各工程を示す断面図
である。FIGS. 2A to 2E are cross-sectional views illustrating respective steps in a method for manufacturing a semiconductor device according to the first embodiment of the present invention.
【図３】（ａ）〜（ｃ）は、本発明の第１の実施形態に
係る半導体装置の製造方法における各工程を示す断面図
である。FIGS. 3A to 3C are cross-sectional views illustrating respective steps in a method for manufacturing a semiconductor device according to the first embodiment of the present invention.
【図４】（ａ）〜（ｄ）は、本発明の第２の実施形態に
係る半導体装置の製造方法における各工程を示す断面図
である。FIGS. 4A to 4D are cross-sectional views illustrating respective steps in a method for manufacturing a semiconductor device according to a second embodiment of the present invention.
【図５】（ａ）〜（ｃ）は、本発明の第２の実施形態に
係る半導体装置の製造方法における各工程を示す断面図
である。FIGS. 5A to 5C are cross-sectional views illustrating respective steps in a method for manufacturing a semiconductor device according to a second embodiment of the present invention.
【図６】従来の半導体装置の構成を示す断面図である。FIG. 6 is a cross-sectional view illustrating a configuration of a conventional semiconductor device.
【図７】従来の半導体装置の製造方法における各工程を
示す断面図である。FIG. 7 is a cross-sectional view showing each step in a conventional method for manufacturing a semiconductor device.
１０ 半導体チップ ２０ ボンディングワイヤ ３０ リード金属膜 ４０ リード ５０ 柱状端子 ５１ 突起 ６０ 柱状端子金属膜 ７０ ボンディングペースト ８０ 封止樹脂 ９０ 金属基板 ９１Ａ，９１Ｂ レジスト膜 ９２Ａ，９２Ｂ 開口 ９３Ａ，９３Ｂ 金属膜 ９４，９５ リードフレーム DESCRIPTION OF SYMBOLS 10 Semiconductor chip 20 Bonding wire 30 Lead metal film 40 Lead 50 Columnar terminal 51 Projection 60 Columnar terminal metal film 70 Bonding paste 80 Sealing resin 90 Metal substrate 91A, 91B Resist film 92A, 92B Opening 93A, 93B Metal film 94, 95 Lead flame
Claims (4)
うに形成されたリードと、 前記リードの下面よりも下方へ突出し前記リードと一体
的に形成された柱状端子と、 前記リードと前記半導体チップとを封止する封止樹脂と
を備え、 前記柱状端子は前記封止樹脂の裏面から突出しているこ
とを特徴とする半導体装置。A semiconductor chip having an electrode; a lead having an upper surface electrically connected to the electrode and formed to extend in a lateral direction; and a protrusion projecting below a lower surface of the lead and integrally with the lead. A semiconductor device, comprising: a formed pillar-shaped terminal; and a sealing resin for sealing the lead and the semiconductor chip, wherein the pillar-shaped terminal protrudes from a back surface of the sealing resin.
対面上に柱状端子金属膜を備え、 各々前記リード金属膜と前記柱状端子金属膜とは、前記
リードと前記柱状端子とをそれぞれ構成する材料を溶融
する薬液に対するレジストとして作用する材料により構
成されていることを特徴とする半導体装置。2. The semiconductor device according to claim 1, wherein said lead comprises a lead metal film on said upper surface, and said columnar terminal is formed on a surface opposite to a surface formed integrally with said lead. A film, wherein the lead metal film and the columnar terminal metal film are each formed of a material that acts as a resist for a chemical solution that melts a material forming the lead and the columnar terminal. Semiconductor device.
した半導体装置の製造方法であって、 各々金属基板が有する上面に複数の第１の金属膜を、下
面に複数の第２の金属膜を、各々前記第１の金属膜と前
記第２の金属膜とが平面的にみてオーバーラップするよ
うにそれぞれ形成する工程と、 前記第１の金属膜をレジストとして前記金属基板を前記
上面側からハーフエッチングすることにより、前記第１
の金属膜の下方に前記金属基板から突出したリードを形
成する工程と、 前記上面側において前記金属基板の上に前記半導体チッ
プを載置する工程と、 前記半導体チップの電極と前記第１の金属膜とをそれぞ
れ電気的に接続する工程と、 前記金属基板の上において前記半導体チップと前記リー
ドとを封止する工程と、 前記第２の金属膜をレジストとして前記金属基板を前記
下面側からエッチングすることにより、前記第２の金属
膜と前記リードとに各々電気的に接続された柱状端子を
形成し、該柱状端子と前記リードとからなる部分以外の
前記金属基板を除去する工程とを備えたことを特徴とす
る半導体装置の製造方法。3. A method of manufacturing a semiconductor device incorporating a semiconductor chip having a plurality of electrodes, comprising: a plurality of first metal films on an upper surface and a plurality of second metal films on a lower surface of a metal substrate. Forming the first metal film and the second metal film so as to overlap each other in plan view; and forming the metal substrate from the upper surface side using the first metal film as a resist. By etching, the first
Forming a lead protruding from the metal substrate below the metal film; mounting the semiconductor chip on the metal substrate on the upper surface side; electrodes of the semiconductor chip and the first metal A step of electrically connecting a film to the film; a step of sealing the semiconductor chip and the lead on the metal substrate; and etching the metal substrate from the lower surface using the second metal film as a resist. Forming a columnar terminal electrically connected to the second metal film and the lead, and removing the metal substrate other than the portion composed of the columnar terminal and the lead. A method for manufacturing a semiconductor device.
した半導体装置の製造方法であって、 各々金属基板が有する上面に複数の第１の金属膜を、下
面に複数の第２の金属膜を、各々前記第１の金属膜と前
記第２の金属膜とが平面的にみてオーバーラップするよ
うにそれぞれ形成する工程と、 前記第１の金属膜と前記第２の金属膜とを各々レジスト
として前記金属基板を前記上面と前記下面との両側から
ハーフエッチングすることにより、前記第１の金属膜に
接続され前記金属基板から突出したリードと前記第２の
金属膜に接続され前記金属基板から突出した突起とをそ
れぞれ形成する工程と、 前記上面側において前記金属基板の上に前記半導体チッ
プを載置する工程と、 前記半導体チップの電極と前記第１の金属膜とをそれぞ
れ電気的に接続する工程と、 前記金属基板の上において前記半導体チップと前記リー
ドとを封止する工程と、 前記第２の金属膜をレジストとして前記金属基板を前記
下面側からエッチングすることにより、前記突起を含み
前記第２の金属膜と前記リードとに各々電気的に接続さ
れた柱状端子を形成し、該柱状端子と前記リードとから
なる部分以外の前記金属基板を除去する工程とを備えた
ことを特徴とする半導体装置の製造方法。4. A method of manufacturing a semiconductor device incorporating a semiconductor chip having a plurality of electrodes, wherein a plurality of first metal films are provided on an upper surface and a plurality of second metal films are provided on a lower surface of each metal substrate. Forming each of the first metal film and the second metal film so as to overlap each other as viewed in plan; and using each of the first metal film and the second metal film as a resist. By half-etching the metal substrate from both sides of the upper surface and the lower surface, a lead connected to the first metal film and protruding from the metal substrate and a lead connected to the second metal film and protruding from the metal substrate Forming the semiconductor chip on the metal substrate on the upper surface side, and electrically connecting the electrode of the semiconductor chip and the first metal film to each other. A step of sealing the semiconductor chip and the leads on the metal substrate; and etching the metal substrate from the lower surface side with the second metal film as a resist, thereby forming the protrusions. Forming a columnar terminal electrically connected to the second metal film and the lead, and removing the metal substrate other than the portion composed of the columnar terminal and the lead. A method for manufacturing a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5208698A JPH11251505A (en) | 1998-03-04 | 1998-03-04 | Semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5208698A JPH11251505A (en) | 1998-03-04 | 1998-03-04 | Semiconductor device and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11251505A true JPH11251505A (en) | 1999-09-17 |
Family
ID=12905028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5208698A Pending JPH11251505A (en) | 1998-03-04 | 1998-03-04 | Semiconductor device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11251505A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308249A (en) * | 2000-04-24 | 2001-11-02 | Sumitomo Metal Mining Co Ltd | Intermediate body for lead frame and its manufacturing method |
| JP2001320006A (en) * | 2000-05-09 | 2001-11-16 | Sanyo Electric Co Ltd | Manufacturing method of platy body, lead frame, and semiconductor device |
| KR100404062B1 (en) * | 2000-05-24 | 2003-11-03 | 산요덴키가부시키가이샤 | Plate and method of manufacturing a semiconductor device |
| WO2005038882A2 (en) | 2003-10-15 | 2005-04-28 | Koninklijke Philips Electronics N.V. | Electronic device and method of manufacturing thereof |
| JP2005522860A (en) * | 2002-04-11 | 2005-07-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Carrier, method of manufacturing carrier, and electronic apparatus |
| KR100595094B1 (en) * | 1999-12-27 | 2006-07-03 | 마츠시타 덴끼 산교 가부시키가이샤 | Semiconductor device and method for the fabrication there of |
| JP2009515334A (en) * | 2005-11-03 | 2009-04-09 | エヌエックスピー ビー ヴィ | Surface treatment of contact pads used in semiconductor chip packages and method of performing the surface treatment |
| JP2011096892A (en) * | 2009-10-30 | 2011-05-12 | Mitsui High Tec Inc | Method of manufacturing semiconductor device |
| JP2013062549A (en) * | 2013-01-08 | 2013-04-04 | Mitsui High Tec Inc | Semiconductor device manufacturing method |
-
1998
- 1998-03-04 JP JP5208698A patent/JPH11251505A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100595094B1 (en) * | 1999-12-27 | 2006-07-03 | 마츠시타 덴끼 산교 가부시키가이샤 | Semiconductor device and method for the fabrication there of |
| JP2001308249A (en) * | 2000-04-24 | 2001-11-02 | Sumitomo Metal Mining Co Ltd | Intermediate body for lead frame and its manufacturing method |
| JP2001320006A (en) * | 2000-05-09 | 2001-11-16 | Sanyo Electric Co Ltd | Manufacturing method of platy body, lead frame, and semiconductor device |
| KR100404062B1 (en) * | 2000-05-24 | 2003-11-03 | 산요덴키가부시키가이샤 | Plate and method of manufacturing a semiconductor device |
| JP2005522860A (en) * | 2002-04-11 | 2005-07-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Carrier, method of manufacturing carrier, and electronic apparatus |
| WO2005038882A2 (en) | 2003-10-15 | 2005-04-28 | Koninklijke Philips Electronics N.V. | Electronic device and method of manufacturing thereof |
| WO2005038882A3 (en) * | 2003-10-15 | 2005-06-02 | Koninkl Philips Electronics Nv | Electronic device and method of manufacturing thereof |
| JP2009515334A (en) * | 2005-11-03 | 2009-04-09 | エヌエックスピー ビー ヴィ | Surface treatment of contact pads used in semiconductor chip packages and method of performing the surface treatment |
| JP2011096892A (en) * | 2009-10-30 | 2011-05-12 | Mitsui High Tec Inc | Method of manufacturing semiconductor device |
| JP2013062549A (en) * | 2013-01-08 | 2013-04-04 | Mitsui High Tec Inc | Semiconductor device manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3780122B2 (en) | Manufacturing method of semiconductor device | |
| JP3189703B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3764587B2 (en) | Manufacturing method of semiconductor device | |
| JP3947750B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JPH11307675A (en) | Resin-encapsulate semiconductor device and its manufacture | |
| JPS62259450A (en) | Assembled unit in which integrated circuit die and lead frame are mutually connected and method of mutual connection | |
| JP2002289739A (en) | Resin sealed type semiconductor device, and circuit member for semiconductor device and its manufacturing method | |
| JP2005317998A5 (en) | ||
| JP2000294719A (en) | Lead frame, semiconductor device using the same, and manufacture thereof | |
| JP2000150760A (en) | Terminal land frame and its manufacture | |
| JPH1012773A (en) | Resin-sealed semiconductor device and its manufacture | |
| KR100630581B1 (en) | Manufacturing method of carrier substrate for producing semiconductor device, and semiconductor device and manufacturing method thereof | |
| JPH11251505A (en) | Semiconductor device and manufacture thereof | |
| JPH11214606A (en) | Resin molded semiconductor device and lead frame | |
| JPH11163024A (en) | Semiconductor device and lead frame for assembling the same, and manufacture of the device | |
| JP2956659B2 (en) | Semiconductor device and its lead frame | |
| JP2000243875A (en) | Semiconductor device | |
| JP3181243B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3454192B2 (en) | Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same | |
| JP4137981B2 (en) | Manufacturing method of semiconductor device | |
| JPH11260989A (en) | Resin-sealed semiconductor device and its manufacture | |
| JPH10340925A (en) | Semiconductor device and manufacture thereof | |
| JP2001230345A (en) | Semiconductor device, its manufacturing method and lead frame for use in manufacture thereof | |
| JPH03257854A (en) | Semiconductor device | |
| JP3153185B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030408 |