JPH11251337A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置

Info

Publication number
JPH11251337A
JPH11251337A JP10054864A JP5486498A JPH11251337A JP H11251337 A JPH11251337 A JP H11251337A JP 10054864 A JP10054864 A JP 10054864A JP 5486498 A JP5486498 A JP 5486498A JP H11251337 A JPH11251337 A JP H11251337A
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
adhesive
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10054864A
Other languages
English (en)
Inventor
Toshiaki Tanaka
俊明 田中
Takashi Kosaka
崇 高坂
Naoya Suzuki
直也 鈴木
Masaaki Yasuda
雅昭 安田
Aizo Kaneda
愛三 金田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP10054864A priority Critical patent/JPH11251337A/ja
Publication of JPH11251337A publication Critical patent/JPH11251337A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3001—Structure
    • H01L2224/3003—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3013—Square or rectangular array
    • H01L2224/30131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3015—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/30151—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/30177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/30179—Corner adaptations, i.e. disposition of the layer connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 接着剤層の空洞（ボイド）が少なく追従性及
び密着性に優れ、耐リフロー性を大幅に向上した半導体
装置の製造方法を提供する。 【解決手段】 半導体素子搭載用基板１表面に半導体素
子接着用接着剤４を塗布し、半導体素子５を基板に搭載
し、圧力を加えて該接着剤を流動させることにより、半
導体素子と接着剤を接着させ、封止材７によって少なく
とも半導体素子を被覆する工程により半導体装置を製造
する方法において、半導体素子搭載用基板表面に半導体
素子接着用接着剤を塗布する方法が、基板表面に接着剤
を接着剤塗布部分の中心から外側に行くに従って、段階
的または連続的に単位面積当たりの接着剤の塗布量が減
少し、かつ接着剤を複数の独立した領域に島状に塗布す
る。これにより、半導体装置の保管中に水分が溜まる空
洞（ボイド）がないため、リフロー工程におけるリラッ
クや剥離等の不良が減少して、耐リフロー性が向上す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法及び半導体装置に関する。
【０００２】
【従来の技術】近年、電子機器の小型化、処理速度の高
速化に伴い、半導体装置の多ピン化、狭ピッチ化、薄型
化の動きが急速に高まっている。特に表面実装型半導体
装置では、入出力端子を半導体装置の周辺に配置したＱ
ＦＰ（Quad Flat Package ）や半導体装置の裏面に入出
力端子を格子状に２次元に配列したＢＧＡ（Ball GridA
rray ）が代表的である。これらの半導体装置のマザー
ボードへの実装工程は、マザーボード上のリード接続部
に、はんだペーストを印刷し、半導体装置を精度良く搭
載した後に、炉内がはんだ融点以上の温度にコントロー
ルされたリフロー炉を通過させることにより接続が成さ
れる。そのため、耐リフロー性に優れた半導体装置が要
求される。
【０００３】一方、半導体素子と半導体素子搭載用基板
の接合は、ＡｕとＳｉが共晶をつくることを用いた共晶
接合法やＰｂ−Ｓｎ系はんだを用いたはんだ接合法が知
られているが、最近は室温での作業が可能で、コスト的
に有利な接着剤を用いた接合法が利用される。接着剤の
半導体素子搭載用基板への塗布法は、工程時間の短縮と
塗布量を均一にするため、同一径の吐出部を複数本有
し、これらを半導体素子の外形に合わせて格子状に配列
したノズルを用いたディスペンス法が主流である。半導
体素子の接合の具体的な手順は、図３に示したように、
ノズルを用いて基板上に格子状に接着剤を塗布する工
程、半導体素子を接着剤上に搭載して、少しの圧力を加
えて接着剤を流動させることにより接合する工程、加熱
して接着剤を硬化させる工程からなる。図３において、
１は半導体素子搭載用基板、４は接着剤、５は半導体素
子である。
【０００４】
【発明が解決しようとする課題】しかし、上述の方法で
は、接着剤を半導体素子搭載用基板へ島状に、かつ格子
状に塗布するため、半導体素子の接合時に接着剤の島と
島の間に空気を巻き込んで空洞（ボイド）１０をつくり
易い。そのため、保管時に吸湿した水分が空洞（ボイ
ド）に蓄積し、リフロー工程において瞬時に水分が気化
して、クラックや剥離が発生する問題がある。
【０００５】また、上述の空気の巻き込みを防ぐために
接着剤を半導体素子搭載用基板の半導体素子搭載部分の
中央のみに島状に塗布する方法においては、半導体素子
の接合時に接着剤が半導体素子の角部まで流動せず、半
導体素子を封止する工程において空洞（ボイド）を作り
易いという問題がある。本発明は、接着剤層の空洞（ボ
イド）が少なく追従性及び密着性に優れ、耐リフロー性
を大幅に向上した半導体装置の製造方法を提供するもの
である。
【０００６】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体素子搭載用基板の半導体素子搭載領域
に接着剤を塗布し、半導体素子を前記基板の半導体素子
搭載領域に搭載し圧力を加えて前記接着剤を流動させ半
導体素子を半導体素子搭載領域に接着させる工程、封止
材によって少なくとも前記半導体素子を被覆する工程を
備える半導体装置の製造方法であって、前記半導体素子
搭載領域に接着剤を、半導体素子搭載領域の中心から外
側に行くに従って段階的または連続的に単位面積当たり
の接着剤の塗布量が減少し、かつ接着剤を複数の独立し
た領域に島状に塗布することを特徴とする。半導体素子
搭載用基板としては、絶縁性基材と絶縁性基材上に形成
された配線パターンとそれらと導通する外部接続用電極
部を備えた基板、半導体素子搭載用基板が金属リードフ
レームを使用することができる。また、本発明は、前記
半導体装置の製造方法により製造する半導体装置に関す
る。
【０００７】
【発明の実施の形態】本発明の半導体装置を構成する半
導体素子は、特に限定されず、どのような種類の半導体
素子でも使用可能である。また、半導体素子を搭載する
基板については、半導体素子を搭載する部分が半導体素
子の外形と同等以上の大きさであれば、その材質、形状
は限定されず、例えば、絶縁性基材上に形成された配線
パターンと、それらと導通し、外部と接続する複数の電
極部からなる基板や金属リードフレームが挙げられる。
また、半導体素子を被覆する樹脂は、絶縁性であれば特
に限定されず、例えば、エポキシ、シリコーン、フェノ
ール、ポリイミド等が挙げられる。半導体素子接着用接
着剤は、粘度が０．１〜１０，０００Ｐａ・ｓのもので
あれば特に材質は限定されず、例えば、エポキシ、シリ
コーン、フェノール、ポリイミド等が挙げられる。半導
体素子接着用接着剤の塗布方法は、接着剤塗布部分の中
心から外側に行くに従って、段階的または連続的に単位
面積当たりの該接着剤の塗布量が減少し、かつ接着剤を
複数の独立した領域に島状に塗布する工程であれば、島
状の独立した塗布領域の数や塗布量は特に限定しない。
【０００８】本発明の半導体装置の製造方法について、
図面を用いて説明する。図１は、本発明の半導体装置の
製造方法の一例の製造工程を示す断面図である。半導体
素子搭載用基板１の半導体素子搭載領域に接着剤４を塗
布する（図１（ａ））。接着剤塗布後の基板上面図を図
２に示す。２は絶縁性基材、３は保護レジストである。
半導体素子５を基板の半導体素子搭載領域に搭載し圧力
を加えて接着剤４を流動させ半導体素子５半導体素子搭
載領域に接着させる（図１（ｂ））。金線６でワイヤボ
ンディングし（図１（ｃ））、封止材７で封止しはんだ
ボール８を形成して半導体装置とする（図１（ｄ））。
図２（ａ）〜（ｄ）は、半導体素子搭載用基板として金
属リードフレーム９を使用した場合の製造工程を示す断
面図である。図５は、本発明の半導体装置の一例を示す
断面図である。
【０００９】
【作用】半導体素子搭載用基板表面に半導体素子接着用
接着剤を塗布し、半導体素子を基板に搭載し、圧力を加
えて該接着剤を流動させることにより、半導体素子と接
着剤を接着させ、封止材によって少なくとも半導体素子
を被覆する工程により半導体装置を製造する方法におい
て、半導体素子搭載用基板表面に半導体素子接着用接着
剤を塗布する方法が、基板表面に接着剤を接着剤塗布部
分の中心から外側に行くに従って、段階的または連続的
に単位面積当たりの接着剤の塗布量が減少し、かつ接着
剤を複数の独立した領域に島状に塗布することを特徴と
する半導体装置の製造方法により、半導体素子の接合時
に接着剤層に空気が入り込むことがなく、接着剤が半導
体素子の接合面の全面に流動して、接着剤の半導体素子
搭載用基板及び半導体素子への追従性及び接着性が良好
になる。これにより、半導体装置の保管中に水分が溜ま
る空洞（ボイド）がないため、リフロー工程におけるリ
ラックや剥離等の不良が減少して、耐リフロー性が向上
する。
【００１０】
【実施例】実施例１ 大きさが２４ｍｍ×２４ｍｍ×厚さ０．５６ｍｍの基材
（日立化成工業株式会社製、商品名 Ｅ−６７９Ｋ）
で、一方の面に金めっき端子及び配線パターンを有し、
もう一つの面にそれと導通し、外部と接続する複数の電
極部を有し、金めっき端子と電極部を除く面に厚さ約２
０μｍの絶縁保護レジスト（太陽インキ製、商品名 Ｐ
ＳＲ４０００ＡＵＳ５）を塗布した。上述の半導体素子
搭載用基板に、外形が０．６４ｍｍ、内径が０．４０ｍ
ｍの吐出部を２８本、外形が０．８１ｍｍ、内径が０．
５７ｍｍの吐出部を１３本不等間隔に有するノズルを用
いて、半導体素子の形状と同等の大きさに半導体素子接
着用接着剤（日立化成工業株式会社製、商品名 ＥＮ−
４５００）を約８ｍｇを塗布し、次いで大きさが９ｍｍ
×９ｍｍ×厚さ０．４８ｍｍの半導体素子を搭載した。
接着剤塗布後の基板上面図を図２に示す。これらの半導
体素子を搭載した基板をオーブンに入れて接着剤を硬化
させ、次いで、半導体素子と基板を金めっき端子を太さ
３０μｍの金線でワイヤボンディングした。次に、半導
体封止用エポキシ樹脂（日立化成工業株式会社製、商品
名 ＣＥＬ−９２００）を用いてトランスファーモール
ド法により、半導体素子を封止した。封止後の半導体装
置の外形を図６に示す。封止条件は、温度１８０℃、圧
力６．９ＭＰａ、封止時間９０秒である。
【００１１】実施例２ 実施例１の半導体素子搭載用基板に、実施例１と同様の
方法により、半導体素子接着用接着剤（日立化成工業株
式会社製、商品名 ＥＮ−４５７０）を約８ｍｇ塗布し
て半導体装置を製造した。
【００１２】比較例１ 実施例１の半導体素子搭載用基板に、外形が０．５６ｍ
ｍ、内径が０．３１ｍｍの吐出部を格子状に８本×８本
有するノズルを用いて半導体素子の形状と同等の大きさ
に半導体素子接着用接着剤（日立化成工業株式会社製、
商品名 ＥＮ−４５００）を約８ｍｇを塗布した。接着
剤塗布後の基板上面図を図４（ｂ）に示す。次いで、実
施例１と同様の方法で半導体素子を搭載してから半導体
封止用エポキシ樹脂で封止して半導体装置を製造した。
【００１３】比較例２ 実施例１の半導体素子搭載用基板に、比較例１と同様の
ノズルを用いて半導体素子の形状と同等の大きさに半導
体素子接着用接着剤（日立化成工業株式会社製、商品名
ＥＮ−４５７０）を約８ｍｇを塗布した。次いで、実
施例１と同様の方法で半導体素子を搭載してから半導体
封止用エポキシ樹脂で封止して半導体装置を製造した。
【００１４】これら実施例１、２及び比較例１、２の半
導体装置を温度８５℃、相対湿度６０％ＲＨに制御した
恒温恒湿機（ヤマト科学株式会社製、商品名ＩＣ−４６
Ｍ）に投入した。所定時間経過後、恒温恒湿機から取り
出し、室温で１５分間放置してから、２４０℃以上１０
秒以内、最高到達温度２５０℃に制御した赤外線リフロ
ー炉（タムラ製作所、装置名 ＴＲＳ３５−２０ＮＳ）
を通過させた。次に超音波探傷装置（日立建機工業株式
会社、装置名 ＨＳＡＭ２００）を用いてリフロー後の
剥離及びクラックの観察を行った。表１に実施例及び比
較例の半導体装置の耐リフロークラック性の評価結果を
示す。表１から実施例１、２に示す製造方法による半導
体装置の耐リフロー性が大幅に向上することが分かる。
【００１５】
【表１】 実施例（接着剤） 吸湿条件：８５℃／６０％ＲＨ 48ｈ 72ｈ 96ｈ 120ｈ 168ｈ 240ｈ 実施例１(EN-4500) ー ー ー 0/4 0/4 0/4 実施例２(EN-4570) ー ー ー 0/4 1/4 4/4 比較例１(EN-4500) 0/4 0/4 2/4 1/4 2/4 ー 比較例２(EN-4570) 0/4 1/4 3/4 1/4 4/4 ー
【００１６】
【発明の効果】請求項１記載の半導体装置の製造方法
は、接着剤層の空洞（ボイド）が少なく追従性及び密着
性に優れ、耐リフロー性を大幅に向上した半導体装置が
得られる。請求項２記載の半導体装置の製造方法は、接
着剤層の空洞（ボイド）が少なく追従性及び密着性に優
れ、耐リフロー性を大幅に向上した半導体素子搭載用基
板が絶縁性基材上に形成された配線パターンと、それら
と導通し、外部と接続する複数の電極部からなる半導体
装置が得られる。請求項３記載の半導体装置の製造方法
は、接着剤層の空洞（ボイド）が少なく追従性及び密着
性に優れ、耐リフロー性を大幅に向上した半導体装置搭
載用基板が金属リードフレームである半導体装置が得ら
れる。請求項４記載の半導体装置は、接着剤層の空洞
（ボイド）が少なく追従性及び密着性に優れ、耐リフロ
ー性を大幅に向上した半導体装置である。
【図面の簡単な説明】
【図１】 本発明の半導体装置の製造工程を示す断面図
である。
【図２】 本発明の半導体装置の製造工程を示す断面図
である。
【図３】 従来の半導体装置の製造工程を示す断面図で
ある。
【図４】 本願（ａ）及び従来（ｂ）の半導体装置接着
用接着剤の塗布パターンを示す平面図である。
【図５】 本発明の半導体装置の断面図である。
【符号の説明】
１ 半導体素子搭載用基板 ２ 絶縁性基材 ３ 保護レジスト ４ 接着剤 ５ 半導体素子 ６ 金線 ７ 封止材 ８ はんだボール ９ 金属リードフレーム １０ 空洞（ボイド）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安田 雅昭 茨城県つくば市和台48 日立化成工業株式 会社筑波開発研究所内 (72)発明者 金田 愛三 茨城県つくば市和台48 日立化成工業株式 会社筑波開発研究所内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】半導体素子搭載用基板の半導体素子搭載領
    域に接着剤を塗布し、半導体素子を前記基板の半導体素
    子搭載領域に搭載し圧力を加えて前記接着剤を流動させ
    半導体素子を半導体素子搭載領域に接着させる工程、封
    止材によって少なくとも前記半導体素子を被覆する工程
    を備える半導体装置の製造方法であって、 前記半導体素子搭載領域に接着剤を、半導体素子搭載領
    域の中心から外側に行くに従って段階的または連続的に
    単位面積当たりの接着剤の塗布量が減少し、かつ接着剤
    を複数の独立した領域に島状に塗布することを特徴とす
    る半導体装置の製造方法。
  2. 【請求項２】 半導体素子搭載用基板が、絶縁性基材と
    絶縁性基材上に形成された配線パターンとそれらと導通
    する外部接続用電極部を備えた基板である請求項１記載
    の半導体装置の製造方法。
  3. 【請求項３】 半導体素子搭載用基板が金属リードフレ
    ームである請求項１記載の半導体装置の製造方法。
  4. 【請求項４】 請求項１〜３各項記載の方法により製造
    された半導体装置。
JP10054864A 1998-03-06 1998-03-06 半導体装置の製造方法及び半導体装置 Pending JPH11251337A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10054864A JPH11251337A (ja) 1998-03-06 1998-03-06 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10054864A JPH11251337A (ja) 1998-03-06 1998-03-06 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JPH11251337A true JPH11251337A (ja) 1999-09-17

Family

ID=12982466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10054864A Pending JPH11251337A (ja) 1998-03-06 1998-03-06 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JPH11251337A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092374A (ja) * 2001-09-18 2003-03-28 Hitachi Ltd 半導体装置およびその製造方法
JP2004504714A (ja) * 2000-07-17 2004-02-12 ボード・オブ・リージエンツ，ザ・ユニバーシテイ・オブ・テキサス・システム 転写リソグラフィ・プロセスのための自動液体ディスペンス方法およびシステム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004504714A (ja) * 2000-07-17 2004-02-12 ボード・オブ・リージエンツ，ザ・ユニバーシテイ・オブ・テキサス・システム 転写リソグラフィ・プロセスのための自動液体ディスペンス方法およびシステム
JP4740518B2 (ja) * 2000-07-17 2011-08-03 ボード・オブ・リージエンツ，ザ・ユニバーシテイ・オブ・テキサス・システム 転写リソグラフィ・プロセスのための自動液体ディスペンス方法およびシステム
JP2003092374A (ja) * 2001-09-18 2003-03-28 Hitachi Ltd 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US6087715A (en) Semiconductor device, and manufacturing method of the same
US6365980B1 (en) Thermally enhanced semiconductor ball grid array device and method of fabrication
US9679832B1 (en) Rough leadframe with a nanolayer of silver
JPH07321248A (ja) ボールグリッドアレイ半導体装置およびその製造方法
JPH08306738A (ja) 半導体装置およびその製造方法
JP3391282B2 (ja) 電子部品の製造方法
JP2003007916A (ja) 回路装置の製造方法
JP2003007917A (ja) 回路装置の製造方法
JP5000105B2 (ja) 半導体装置
JPH09266267A (ja) 転写配線支持部材及びそれを使用した半導体パッケージの製造法
JPH11251337A (ja) 半導体装置の製造方法及び半導体装置
JPH1050770A (ja) 半導体装置及びその製造方法
JP3795628B2 (ja) 半導体チップを搭載する配線基板の製造方法
JPH0964244A (ja) 半導体装置およびその製造方法
JP3616742B2 (ja) 半導体パッケージ用チップ支持基板
JPH06132442A (ja) 半導体装置およびその製造方法
JP3247638B2 (ja) 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法
JP3143081B2 (ja) 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法
JP3314142B2 (ja) 半導体パッケージの製造方法
JPH11233673A (ja) 半導体装置及びその製造方法並びに電子装置
JP3448010B2 (ja) 半導体パッケージ用チップ支持基板
JP2005101312A (ja) 半導体装置の製造方法
JPH11186440A (ja) 半導体装置
JPH08102583A (ja) 配線回路基板
JPH11224912A (ja) 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070316