JPH11249750A - Electronic equipment - Google Patents
Electronic equipmentInfo
- Publication number
- JPH11249750A JPH11249750A JP10049643A JP4964398A JPH11249750A JP H11249750 A JPH11249750 A JP H11249750A JP 10049643 A JP10049643 A JP 10049643A JP 4964398 A JP4964398 A JP 4964398A JP H11249750 A JPH11249750 A JP H11249750A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- cpu
- substrate
- power supply
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
- Power Sources (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は電子機器に関し、
より詳しくは、ＣＰＵ（中央演算処理装置）を搭載した
第１の基板と、電源回路を搭載した第２の基板とを備
え、上記電源回路からＣＰＵへ所定の電圧を供給する電
子機器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to electronic equipment,
More specifically, the present invention relates to an electronic device including a first substrate on which a CPU (Central Processing Unit) is mounted and a second substrate on which a power supply circuit is mounted, and supplying a predetermined voltage from the power supply circuit to the CPU.
【０００２】[0002]
【従来の技術】複写機やプリンタなどの電子機器では、
ＣＰＵを搭載した制御基板と、電源回路を搭載した電源
基板とを備え、上記電源基板上の電源回路から制御基板
上のＣＰＵへ所定の電圧を供給する方式を採用すること
が多い。その理由は、制御基板はパターン配置およびノ
イズ対策の観点から両面配線とする必要があるのに対
し、電源基板は片面配線で足り、両者を別体として作製
する方が全体として低コストとなるからである。2. Description of the Related Art In electronic devices such as copiers and printers,
In many cases, a system is provided which includes a control board on which a CPU is mounted and a power supply board on which a power supply circuit is mounted, and supplies a predetermined voltage from the power supply circuit on the power supply board to the CPU on the control board. The reason is that the control board needs to be double-sided wiring from the viewpoint of pattern layout and noise countermeasures, whereas the power supply board only needs to be single-sided wiring, and it is generally cheaper to manufacture both as separate bodies. It is.
【０００３】例えば図２に示す方式は、ＣＰＵ１００を
搭載した制御基板１０１と、電源回路としてのソフトス
タート回路１１０および降圧チョッパ回路１２０を搭載
した電源基板１０２とを備え、それらの対応する端子１
０１ａと１０２ａ，１０１ｂと１０２ｂ，１０１ｃと１
０２ｃをそれぞれ配線１０３，１０４，１０５で接続し
たものである（ｒ１，ｒ２，…，ｒ６は配線がもつ電気
抵抗を示している。）。For example, the system shown in FIG. 2 includes a control board 101 on which a CPU 100 is mounted, and a power supply board 102 on which a soft start circuit 110 and a step-down chopper circuit 120 are mounted as power supply circuits.
01a and 102a, 101b and 102b, 101c and 1
02c are connected by wires 103, 104, and 105, respectively (r1, r2,..., R6 indicate the electrical resistance of the wires).
【０００４】配線１０３に介挿されたスイッチＳＷ１−
１がオンされ、それに連動してＳＷ１−２がＧＮＤ側か
らＶｉｎ側に切り替えられると、図３に示すように、ソ
フトスタート回路１１０のＮＰＮトランジスタＱ５のベ
ース電圧ＶBが抵抗Ｒ５，コンデンサＣ５の時定数に従
って上昇し、それに伴って出力端子１０２ａの電圧Ｖ２
４ｏｕｔが上昇する。この出力電圧Ｖ２４ｏｕｔは、図
２中に示す配線１０３を介して制御基板１０１上のコン
デンサＣ３を充電するとともに、図示しない機構を動作
させるのに用いられる。[0004] A switch SW1-
1 is turned on, SW1-2 when is switched on Vin side from the GND side in conjunction therewith, as shown in FIG. 3, the base voltage V B is the resistance R5 of the NPN transistor Q5 of the soft start circuit 110, the capacitor C5 It rises according to the time constant, and accordingly, the voltage V2 of the output terminal 102a
4out rises. The output voltage V24out is used to charge the capacitor C3 on the control board 101 via the wiring 103 shown in FIG. 2 and to operate a mechanism (not shown).
【０００５】また、降圧チョッパ回路１２０は、ＤＣ電
圧Ｖｉｎ（≒２４ボルト）が印加されたＮＰＮトランジ
スタＱ１を電圧制御回路ＩＣ１によって周期的にオン，
オフし、トランジスタＱ１を断続的に流れる電流をリア
クトルＬ１，コンデンサＣ１およびフライホイールダイ
オードＤ１によって平滑する。これにより、出力端子１
０２ｂにＤＣ電圧Ｖ５ｏｕｔを出力する。この出力電圧
Ｖ５ｏｕｔは電源基板１０２上で電圧制御回路ＩＣ１の
入力１２１にフィードバックされて、基準電圧Ｖ５ｒｅ
ｆ（＝５ボルト）と比較され、出力電圧Ｖ５ｏｕｔを目
標値５ボルトに制御するのに用いられる。このようにし
て制御された出力電圧Ｖ５ｏｕｔは、配線１０４，１０
７を介して制御基板１０１上のコンデンサＣ４を充電す
るとともに、ＣＰＵ１００の電源入力端子Ｖｃｃおよび
リセット端子ＲＳＴに印加される。The step-down chopper circuit 120 periodically turns on the NPN transistor Q1 to which the DC voltage Vin (Ｖ24 volts) is applied by the voltage control circuit IC1.
The transistor L1 is turned off, and the current flowing intermittently through the transistor Q1 is smoothed by the reactor L1, the capacitor C1, and the flywheel diode D1. Thereby, the output terminal 1
02b, the DC voltage V5out is output. This output voltage V5out is fed back to the input 121 of the voltage control circuit IC1 on the power supply board 102, and the reference voltage V5re
f (= 5 volts) and is used to control the output voltage V5out to a target value of 5 volts. The output voltage V5out controlled in this manner is applied to the wirings 104, 10
7, the capacitor C4 on the control board 101 is charged and applied to the power input terminal Vcc and the reset terminal RST of the CPU 100.
【０００６】[0006]
【発明が解決しようとする課題】ところで、連動スイッ
チＳＷ１−１，ＳＷ１−２のオン、オフの繰り返しや、
制御基板１０１によって制御される負荷の変動により、
ＣＰＵ１００のリセット端子ＲＳＴの電圧が変動するこ
とがある。すなわち、電源基板１０２と制御基板１０１
との間の配線１０３，１０４，１０５がもつ抵抗ｒ１，
ｒ２，ｒ３や、制御基板１０１上の配線１０６，１０
７，１０８がもつ抵抗ｒ４，ｒ５，ｒ６で電圧降下が起
こって、ＣＰＵ１００に対する実際の供給電圧Ｖ５ｃｃ
が低下する。しかしながら、上述の方式では、電源基板
１０２上で出力電圧Ｖ５ｏｕｔをフィードバックしてい
るため、制御基板１０１上の電圧変動を検出しにくい。
このため、ＣＰＵ１００に対する実際の供給電圧Ｖ５ｃ
ｃが低下して、ＣＰＵ１００がリセットされるおそれが
ある（なお、ＣＰＵ１００は、リセット端子ＲＳＴに対
する供給電圧Ｖ５ｃｃが正常動作電圧５ボルトから外れ
た所定値になったとき、このＣＰＵ１００をリセットす
るようになっている。）。By the way, the repetition of ON / OFF of the interlocking switches SW1-1 and SW1-2,
Due to the variation of the load controlled by the control board 101,
The voltage of the reset terminal RST of the CPU 100 may fluctuate. That is, the power supply board 102 and the control board 101
The resistances r1,
r2, r3 and wirings 106, 10 on the control board 101
The voltage drop occurs at the resistors r4, r5, and r6 of the CPUs 7 and 108, and the actual supply voltage V5cc
Decrease. However, in the above-described method, since the output voltage V5out is fed back on the power supply board 102, it is difficult to detect a voltage change on the control board 101.
Therefore, the actual supply voltage V5c to the CPU 100
c may decrease and the CPU 100 may be reset. (Note that the CPU 100 resets the CPU 100 when the supply voltage V5cc to the reset terminal RST becomes a predetermined value that deviates from the normal operating voltage of 5 volts. Has become.).
【０００７】そこで、この発明の目的は、負荷変動等に
起因してＣＰＵがリセットされるのを効果的に防止でき
る電子機器を提供することにある。It is an object of the present invention to provide an electronic device capable of effectively preventing a CPU from being reset due to a load change or the like.
【０００８】[0008]
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の電子機器は、ＣＰＵを搭載した第
１の基板を備え、上記ＣＰＵは、このＣＰＵに対する供
給電圧を検出して、この供給電圧が正常動作電圧から外
れた所定値になったとき、このＣＰＵをリセットするリ
セット機能を有し、上記第１の基板へ供給するための出
力電圧を発生させる電源回路を搭載した第２の基板を備
え、上記電源回路は上記出力電圧を上記第２の基板上で
フィードバックして制御する電圧制御部を有する電子機
器において、上記ＣＰＵに対する供給電圧を上記第１の
基板上から上記第２の基板上の上記電圧制御部の入力へ
フィードバックする配線を備えたことを特徴とする。According to a first aspect of the present invention, there is provided an electronic apparatus including a first substrate having a CPU mounted thereon, wherein the CPU detects a supply voltage to the CPU. A power supply circuit having a reset function of resetting the CPU when the supply voltage becomes a predetermined value deviating from the normal operation voltage, and having a power supply circuit for generating an output voltage to be supplied to the first substrate; An electronic device having a voltage control unit that controls the output voltage by feeding back the output voltage on the second substrate, wherein the power supply circuit controls the supply voltage to the CPU from the first substrate on the second substrate. A wiring for feeding back to the input of the voltage control unit on the second substrate.
【０００９】この請求項１の電子機器では、上記ＣＰＵ
に対する供給電圧を上記第１の基板上から上記第２の基
板上の上記電圧制御部の入力へフィードバックする配線
（これを「第１のフィードバック信号線」と呼ぶ。）を
備えているので、上記電源回路の電圧制御部によって上
記ＣＰＵに対する供給電圧が直接制御される。したがっ
て、上記ＣＰＵに対する供給電圧が安定化される。この
結果、ＣＰＵのリセットが効果的に防止される。In the electronic device of the first aspect, the CPU
And a wiring (referred to as a "first feedback signal line") for feeding back a supply voltage to the input from the first substrate to the input of the voltage controller on the second substrate. The supply voltage to the CPU is directly controlled by the voltage control unit of the power supply circuit. Therefore, the supply voltage to the CPU is stabilized. As a result, resetting of the CPU is effectively prevented.
【００１０】請求項２に記載の電子機器は、請求項１に
記載の電子機器において、上記電源回路の出力電圧を上
記第２の基板上で上記電圧制御部の入力へフィードバッ
クする配線にダイオードが介挿されていることを特徴と
する。According to a second aspect of the present invention, there is provided the electronic apparatus according to the first aspect, wherein a diode is provided on a wiring for feeding back an output voltage of the power supply circuit to an input of the voltage control unit on the second substrate. It is characterized by being interposed.
【００１１】この請求項２の電子機器では、上記電源回
路の出力電圧を上記第２の基板上で上記電圧制御部の入
力へフィードバックする配線（これを「第２のフィード
バック信号線」と呼ぶ。）にダイオードが介挿されてい
るので、このダイオードに電圧降下が生じる。したがっ
て、第１のフィードバック信号線が導通している場合、
第２のフィードバック信号線は実質的に働かず、上記電
圧制御部の入力電圧は第１のフィードバック信号線によ
るフィードバック電圧となる。したがって、上記ＣＰＵ
に対する供給電圧は、第１のフィードバック信号線によ
るフィードバックによって制御される。In the electronic device according to the second aspect, a wiring for feeding back the output voltage of the power supply circuit to the input of the voltage control unit on the second substrate (this is called a "second feedback signal line"). ), A diode is inserted, so that a voltage drop occurs in this diode. Therefore, when the first feedback signal line is conducting,
The second feedback signal line does not substantially operate, and the input voltage of the voltage control unit becomes a feedback voltage by the first feedback signal line. Therefore, the CPU
Is controlled by feedback through a first feedback signal line.
【００１２】なお、上記第１のフィードバック信号線は
基板間をつなぐ配線となるから、保守点検時の作業ミス
等により断線する事態も想定される。上記第１のフィー
ドバック信号線が断線した場合、上記電圧制御部の入力
電圧は上記第２のフィードバック信号線によるフィード
バック電圧となる。したがって、上記電源回路の出力電
圧が異常に上昇しようとする傾向が、上記第２のフィー
ドバック信号線によるフィードバックによって抑えられ
る。Since the first feedback signal line is a wiring connecting between the boards, it is conceivable that the first feedback signal line may be disconnected due to a work error during maintenance and inspection. When the first feedback signal line is disconnected, the input voltage of the voltage control unit becomes a feedback voltage by the second feedback signal line. Therefore, the tendency of the output voltage of the power supply circuit to abnormally increase is suppressed by the feedback by the second feedback signal line.
【００１３】[0013]
【発明の実施の形態】以下、この発明の電子機器の実施
の形態を詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of an electronic apparatus according to the present invention will be described in detail.
【００１４】図１は一実施形態の電子機器を示してい
る。なお、図２中の要素と対応する一部の要素には、簡
単のため同一の符号を用いている。FIG. 1 shows an electronic apparatus according to one embodiment. Note that some elements corresponding to the elements in FIG. 2 are denoted by the same reference numerals for simplicity.
【００１５】この電子機器は、ＣＰＵ（中央演算処理装
置）１００を搭載した第１の基板としての制御基板１
と、電源回路としての２４ボルト系配線１９，降圧チョ
ッパ回路２０を搭載した第２の基板としての電源基板２
とを備えている。それらの基板１，２の対応する端子１
ａと２ａ，１ｂと２ｂ，１ｃと２ｃ，１ｄと２ｄはそれ
ぞれ基板間の配線３，４，５，１０で接続されている。
ｒ１，ｒ２，…，ｒ６は配線がもつ電気抵抗を示してい
る。なお、配線３にはスイッチＳＷ１が介挿されてい
る。This electronic apparatus has a control board 1 as a first board on which a CPU (Central Processing Unit) 100 is mounted.
And a power supply board 2 as a second board on which a 24-volt wiring 19 as a power supply circuit and a step-down chopper circuit 20 are mounted.
And Corresponding terminals 1 of those substrates 1 and 2
a and 2a, 1b and 2b, 1c and 2c, 1d and 2d are connected by wirings 3, 4, 5, and 10 between the substrates, respectively.
r1, r2,..., r6 indicate the electric resistance of the wiring. Note that a switch SW1 is interposed in the wiring 3.
【００１６】制御基板１上には、入力端子１ａにつなが
る２４ボルト系配線６、入力端子１ｂにつながる５ボル
ト系配線７、ＧＮＤ（グランド）端子１ｃにつながるＧ
ＮＤ配線８が設けられている。配線６，８間にはコンデ
ンサＣ３と、ＣＰＵ１００によって制御される図示しな
い機構が接続されている。配線７，８間にはコンデンサ
Ｃ４と、ＣＰＵ１００とが接続されている。詳しくは、
ＣＰＵ１００の電源入力端子Ｖｃｃおよびリセット端子
ＲＳＴは配線７に接続され、ＣＰＵ１００のＧＮＤ端子
はグランド配線８に接続されている。ＣＰＵ１００は、
配線７からＶｃｃ端子に動作電圧Ｖ５ｃｃ（≒５ボル
ト）を受けて動作するとともに、リセット端子ＲＳＴに
対する供給電圧Ｖ５ｃｃが正常動作電圧５ボルトから外
れた所定値になったとき、このＣＰＵ１００をリセット
するようになっている。また、この制御基板１上には、
配線７のうちＣＰＵ１００のリセット端子ＲＳＴにつな
がる部分とフィードバック端子１ｄとを接続する配線９
が設けられている。この配線９は、後述する第１のフィ
ードバック信号線の一部をなしている。On the control board 1, a 24 volt wiring 6 connected to the input terminal 1a, a 5 volt wiring 7 connected to the input terminal 1b, and a G connected to the GND (ground) terminal 1c.
An ND wiring 8 is provided. A capacitor C3 and a mechanism (not shown) controlled by the CPU 100 are connected between the wirings 6 and 8. The capacitor C4 and the CPU 100 are connected between the wirings 7 and 8. For more information,
The power input terminal Vcc and the reset terminal RST of the CPU 100 are connected to the wiring 7, and the GND terminal of the CPU 100 is connected to the ground wiring 8. The CPU 100
The CPU 100 operates by receiving an operating voltage V5cc (≒ 5 volts) from the wiring 7 to the Vcc terminal, and resets the CPU 100 when the supply voltage V5cc to the reset terminal RST becomes a predetermined value outside the normal operating voltage of 5 volts. It has become. Also, on this control board 1,
A wiring 9 for connecting a portion of the wiring 7 connected to the reset terminal RST of the CPU 100 to the feedback terminal 1d
Is provided. The wiring 9 forms a part of a first feedback signal line described later.
【００１７】電源基板２上の２４ボルト系配線１９はＤ
Ｃ電圧Ｖｉｎ（≒２４ボルト）を出力端子２ａに導いて
いる。この出力端子２ａの出力電圧Ｖ２４ｏｕｔは、配
線３，６を介して制御基板１上のコンデンサＣ３を充電
するとともに、図示しない機構を動作させるのに用いら
れる。The 24 volt system wiring 19 on the power supply board 2 is D
The C voltage Vin (≒ 24 volts) is led to the output terminal 2a. The output voltage V24out of the output terminal 2a is used to charge the capacitor C3 on the control board 1 via the wirings 3 and 6, and to operate a mechanism (not shown).
【００１８】電源基板２上の降圧チョッパ回路２０は、
図２中に示した降圧チョッパ回路１２０と同様に、ＮＰ
ＮトランジスタＱ１、電圧制御回路ＩＣ１、リアクトル
Ｌ１，コンデンサＣ１およびフライホイールダイオード
Ｄ１を含んでいる。そして、ＤＣ電圧Ｖｉｎ（≒２４ボ
ルト）が印加されたＮＰＮトランジスタＱ１を電圧制御
回路ＩＣ１によって周期的にオン，オフし、トランジス
タＱ１を断続的に流れる電流をリアクトルＬ１，コンデ
ンサＣ１およびフライホイールダイオードＤ１によって
平滑する。これにより、出力端子２ｂにＤＣ電圧Ｖ５ｏ
ｕｔ（≒５ボルト）を出力する。この出力電圧Ｖ５ｏｕ
ｔは、配線４，７を介して制御基板１上のコンデンサＣ
４を充電するとともに、ＣＰＵ１００の電源入力端子Ｖ
ｃｃおよびリセット端子ＲＳＴに印加される。The step-down chopper circuit 20 on the power supply board 2
As in the case of the step-down chopper circuit 120 shown in FIG.
It includes an N transistor Q1, a voltage control circuit IC1, a reactor L1, a capacitor C1, and a flywheel diode D1. The NPN transistor Q1 to which the DC voltage Vin (Ｖ24 volts) is applied is periodically turned on and off by the voltage control circuit IC1, and the current flowing intermittently through the transistor Q1 is supplied to the reactor L1, the capacitor C1, and the flywheel diode D1. Smoothing. As a result, the DC voltage V5o is applied to the output terminal 2b.
ut (≒ 5 volts) is output. This output voltage V5ou
t denotes a capacitor C on the control board 1 via the wirings 4 and 7
4 and the power input terminal V
cc and the reset terminal RST.
【００１９】電源基板２上には、フィードバック端子２
ｄと電圧制御回路ＩＣ１の入力２１とをつなぐ配線１１
が設けられている。この配線１１は、配線９、配線１０
とともに第１のフィードバック信号線を構成している。
すなわち、この第１のフィードバック信号線９，１０，
１１を介して、ＣＰＵ１００に対する供給電圧Ｖ５ｃｃ
が制御基板１上から電源基板２上の電圧制御回路ＩＣ１
の入力２１へフィードバックされる（このフィードバッ
クされた電圧を「Ｖ５ＦＢ１」で表す。）。On the power supply board 2, a feedback terminal 2
Wiring 11 connecting d to input 21 of voltage control circuit IC1
Is provided. This wiring 11 is composed of wiring 9 and wiring 10
Together form a first feedback signal line.
That is, the first feedback signal lines 9, 10,.
11, supply voltage V5cc to CPU 100
From the control board 1 to the voltage control circuit IC1 on the power board 2
(The feedback voltage is represented by “V5FB1”).
【００２０】また、降圧チョッパ回路２０の出力電圧Ｖ
５ｏｕｔが、電源基板２上で、第２のフィードバック信
号線１２を介して電圧制御回路ＩＣ１の入力２１にフィ
ードバックされている（このフィードバックされた電圧
を「Ｖ５ＦＢ２」で表す。）。しかし、この第２のフィ
ードバック信号線１２にはダイオードＤ２が介挿されて
いるので、このダイオードＤ２に約０．６ボルトの電圧
降下が生じる。したがって、第１のフィードバック信号
線９，１０，１１が導通している場合、第２のフィード
バック信号線１２は実質的には働かず、電圧制御回路Ｉ
Ｃ１の入力電圧は第１のフィードバック信号線９，１
０，１１によるフィードバック電圧Ｖ５ＦＢ１となる。The output voltage V of the step-down chopper circuit 20
5out is fed back to the input 21 of the voltage control circuit IC1 via the second feedback signal line 12 on the power supply board 2 (this feedback voltage is represented by "V5FB2"). However, since the diode D2 is interposed in the second feedback signal line 12, a voltage drop of about 0.6 volt occurs in the diode D2. Therefore, when the first feedback signal lines 9, 10, 11 are conducting, the second feedback signal line 12 does not substantially work, and the voltage control circuit I
The input voltage of C1 is applied to the first feedback signal line 9,1.
The feedback voltage becomes V5FB1 based on 0 and 11.
【００２１】そして、電圧制御回路ＩＣ１は、このフィ
ードバック電圧Ｖ５ＦＢ１と基準電圧Ｖ５ｒｅｆ（＝５
ボルト）とを比較して、その差に応じてトランジスタＱ
１のオンのパルス幅を増減し、ＣＰＵ１に対する供給電
圧Ｖ５ｃｃを目標値５ボルトに制御する。ここで電圧制
御回路ＩＣ１は差動増幅を行うので、入力消費は僅かで
あり、フィードバック信号線９，１０，１１における電
圧降下は無視することができる。The voltage control circuit IC1 calculates the feedback voltage V5FB1 and the reference voltage V5ref (= 5
Volts), and according to the difference, the transistor Q
The pulse width of ON of 1 is increased or decreased, and the supply voltage V5cc to the CPU 1 is controlled to the target value of 5 volts. Here, since the voltage control circuit IC1 performs differential amplification, the input consumption is small, and the voltage drop in the feedback signal lines 9, 10, and 11 can be ignored.
【００２２】このように、ＣＰＵ１００に対する供給電
圧Ｖ５ｃｃを直接制御しているので、ＣＰＵ１００に対
する供給電圧Ｖ５ｃｃを安定化できる。例えば、２４ボ
ルト系配線３に介挿されたスイッチＳＷ１がオンされる
と、配線３，６、コンデンサＣ３、配線８，５の経路に
突入電流ｉ１が流れて、ＣＰＵ１のＧＮＤ端子の電位が
ΔＶ＝ｉ１×（ｒ３＋ｒ６）だけ上昇する。このため、
コンデンサＣ４から配線７，４を通して電流ｉ２が逆流
してＣＰＵ１００のリセット端子ＲＳＴの電圧Ｖ５ｃｃ
が降下しようとする。このとき、第１のフィードバック
信号線９，１０，１１を介して、このリセット端子ＲＳ
Ｔの電圧Ｖ５ｃｃを制御基板１上から電源基板２上の電
圧制御回路ＩＣ１の入力２１へフィードバックすること
により、ＣＰＵ１００に対する供給電圧Ｖ５ｃｃを直接
制御して安定化できる。したがって、ＣＰＵ１００のリ
セットを効果的に防止できる。逆に言えば、このように
ＣＰＵ１００に対する供給電圧Ｖ５ｃｃを安定化できる
ので、図２中に示したようなソフトスタート回路１１０
を省略しているのである。これにより電子機器を低コス
トに作製することができる。As described above, since the supply voltage V5cc to the CPU 100 is directly controlled, the supply voltage V5cc to the CPU 100 can be stabilized. For example, when the switch SW1 inserted in the 24-volt system wiring 3 is turned on, an inrush current i1 flows in the paths of the wirings 3, 6, the capacitor C3, and the wirings 8, 5, and the potential of the GND terminal of the CPU 1 becomes ΔV. = I1 × (r3 + r6). For this reason,
The current i2 flows backward from the capacitor C4 through the wirings 7 and 4, and the voltage V5cc of the reset terminal RST of the CPU 100
Tries to descend. At this time, the reset terminal RS via the first feedback signal lines 9, 10, 11
By feeding back the voltage V5cc of T from the control board 1 to the input 21 of the voltage control circuit IC1 on the power supply board 2, the supply voltage V5cc to the CPU 100 can be directly controlled and stabilized. Therefore, reset of the CPU 100 can be effectively prevented. Conversely, since the supply voltage V5cc to the CPU 100 can be stabilized, the soft start circuit 110 shown in FIG.
Is omitted. Thus, the electronic device can be manufactured at low cost.
【００２３】なお、第１のフィードバック信号線９，１
０，１１のうち、例えば基板間の配線１０が断線した場
合、電圧制御回路ＩＣ１の入力電圧は第２のフィードバ
ック信号線１２によるフィードバック電圧Ｖ５ＦＢ２と
なる。したがって、降圧チョッパ回路２０の出力電圧Ｖ
５ｏｕｔが異常に上昇しようとする傾向を、このフィー
ドバック電圧Ｖ５ＦＢ２によって抑えることができる。The first feedback signal lines 9, 1
Of the lines 0 and 11, for example, when the wiring 10 between the substrates is broken, the input voltage of the voltage control circuit IC1 becomes the feedback voltage V5FB2 from the second feedback signal line 12. Therefore, the output voltage V of the step-down chopper circuit 20
The tendency of 5out to abnormally increase can be suppressed by the feedback voltage V5FB2.
【００２４】[0024]
【発明の効果】以上より明らかなように、請求項１の電
子機器は、上記ＣＰＵに対する供給電圧を上記第１の基
板上から上記第２の基板上の上記電圧制御部の入力へフ
ィードバックする配線（第１のフィードバック信号線）
を備えているので、上記電源回路の電圧制御部によって
上記ＣＰＵに対する供給電圧を直接制御できる。したが
って、上記ＣＰＵに対する供給電圧を安定化でき、ＣＰ
Ｕのリセットを効果的に防止できる。As apparent from the above description, in the electronic device of the first aspect, the wiring for feeding back the supply voltage to the CPU from the first substrate to the input of the voltage control unit on the second substrate. (First feedback signal line)
, The supply voltage to the CPU can be directly controlled by the voltage control unit of the power supply circuit. Therefore, the supply voltage to the CPU can be stabilized, and CP
U reset can be effectively prevented.
【００２５】請求項２に記載の電子機器では、上記電源
回路の出力電圧を上記第２の基板上で上記電圧制御部の
入力へフィードバックする配線（第２のフィードバック
信号線）にダイオードが介挿されているので、このダイ
オードに電圧降下が生じる。したがって、第１のフィー
ドバック信号線が導通している場合は、第２のフィード
バック信号線は実質的に働かず、上記ＣＰＵに対する供
給電圧を第１のフィードバック信号線によるフィードバ
ックによって制御できる。一方、上記第１のフィードバ
ック信号線が断線した場合は、上記出力電圧が異常に上
昇しようとする傾向を上記第２のフィードバック信号線
によるフィードバックによって抑えることができる。In the electronic device according to the present invention, a diode is inserted in a wiring (second feedback signal line) for feeding back the output voltage of the power supply circuit to the input of the voltage control unit on the second substrate. Therefore, a voltage drop occurs in this diode. Therefore, when the first feedback signal line is conductive, the second feedback signal line does not substantially operate, and the supply voltage to the CPU can be controlled by the feedback by the first feedback signal line. On the other hand, when the first feedback signal line is broken, the tendency of the output voltage to abnormally increase can be suppressed by feedback using the second feedback signal line.
【図１】 この発明の一実施形態の電子機器を示す回路
図である。FIG. 1 is a circuit diagram showing an electronic apparatus according to an embodiment of the present invention.
【図２】 従来の電子機器を示す回路図である。FIG. 2 is a circuit diagram showing a conventional electronic device.
【図３】 従来の電子機器の２４ボルト系の立ち上がり
波形を示す図である。FIG. 3 is a diagram showing a rising waveform of a 24 volt system of a conventional electronic device.
１ 制御基板 ２ 電源基板 ９，１０，１１ 第１のフィードバック信号線 １２ 第２のフィードバック信号線 １００ ＣＰＵ ＩＣ１ 電圧制御回路 DESCRIPTION OF SYMBOLS 1 Control board 2 Power supply board 9,10,11 1st feedback signal line 12 2nd feedback signal line 100 CPU IC1 Voltage control circuit
Claims (2)
記ＣＰＵは、このＣＰＵに対する供給電圧を検出して、
この供給電圧が正常動作電圧から外れた所定値になった
とき、このＣＰＵをリセットするリセット機能を有し、 上記第１の基板へ供給するための出力電圧を発生させる
電源回路を搭載した第２の基板を備え、上記電源回路は
上記出力電圧を上記第２の基板上でフィードバックして
制御する電圧制御部を有する電子機器において、 上記ＣＰＵに対する供給電圧を上記第１の基板上から上
記第２の基板上の上記電圧制御部の入力へフィードバッ
クする配線を備えたことを特徴とする電子機器。A first substrate having a CPU mounted thereon, wherein the CPU detects a supply voltage to the CPU,
A second circuit having a reset function for resetting the CPU when the supply voltage becomes a predetermined value deviating from the normal operation voltage, and a power supply circuit for generating an output voltage to be supplied to the first substrate; Wherein the power supply circuit includes a voltage control unit that controls the output voltage by feeding back the output voltage on the second substrate. The power supply circuit supplies a voltage supplied to the CPU to the second substrate from the first substrate. An electronic device comprising a wiring for feeding back to an input of the voltage control unit on the substrate.
制御部の入力へフィードバックする配線にダイオードが
介挿されていることを特徴とする電子機器。2. The electronic device according to claim 1, wherein a diode is interposed in a wiring for feeding back an output voltage of the power supply circuit to an input of the voltage control unit on the second board. And electronic equipment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10049643A JPH11249750A (en) | 1998-03-02 | 1998-03-02 | Electronic equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10049643A JPH11249750A (en) | 1998-03-02 | 1998-03-02 | Electronic equipment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11249750A true JPH11249750A (en) | 1999-09-17 |
Family
ID=12836903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10049643A Pending JPH11249750A (en) | 1998-03-02 | 1998-03-02 | Electronic equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11249750A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005327270A (en) * | 2004-05-13 | 2005-11-24 | Marvell World Trade Ltd | Voltage regulator feedback protection method and device |
-
1998
- 1998-03-02 JP JP10049643A patent/JPH11249750A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005327270A (en) * | 2004-05-13 | 2005-11-24 | Marvell World Trade Ltd | Voltage regulator feedback protection method and device |
| JP2005354896A (en) * | 2004-05-13 | 2005-12-22 | Marvell World Trade Ltd | Method and device for protecting feedback in voltage regulator |
| JP4712453B2 (en) * | 2004-05-13 | 2011-06-29 | マーベル ワールド トレード リミテッド | Voltage regulator feedback protection method and apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040124818A1 (en) | Mechanism for providing over-voltage protection during power up of DC-DC converter | |
| EP3311477B1 (en) | Power supplier, power supply system, and voltage adjustment method | |
| JP2007528689A (en) | Drooping amplifier circuit for DC-DC converter | |
| EP1596267B1 (en) | Voltage regulator feedback protection method and apparatus | |
| US20170300077A1 (en) | Power management circuit and associated power management method | |
| US8093879B2 (en) | Semiconductor circuit | |
| JP4506303B2 (en) | Electronic control unit | |
| JP2000305668A (en) | Circuit for suppressing power supply voltage fluctuation | |
| US6201374B1 (en) | Voltage regulation and power switching system | |
| US8487596B2 (en) | Driving circuitry and an integrated circuit for use therein | |
| JPH11249750A (en) | Electronic equipment | |
| JP2004180472A (en) | Power supply switching circuit | |
| CN102255480B (en) | Power conversion device and pulse width modulation signal control device thereof | |
| JP6537316B2 (en) | POWER SUPPLY DEVICE, AND IMAGE FORMING APPARATUS PROVIDED WITH POWER SUPPLY DEVICE | |
| US5377093A (en) | Current sensing circuit of a switching mode power supply | |
| KR100596612B1 (en) | Semiconductor integrated circuit device and electronic circuit | |
| JP2017063537A (en) | Power supply and image formation apparatus having the same | |
| JP2005312174A (en) | Power supply controller and washing machine having the same | |
| JP4172076B2 (en) | Constant voltage power supply | |
| JP7518150B2 (en) | Power supply semiconductor integrated circuit and power supply system | |
| US20080272650A1 (en) | XDSL CPE and power system thereof | |
| JP2006060978A (en) | Semiconductor integrated circuit for power control, and switching power unit | |
| JP2008244162A (en) | Component mounting device | |
| JP2002369507A (en) | Switching power unit | |
| US20240080972A1 (en) | Circuit board |