JPH1124935A - Terminal adapter - Google Patents
Terminal adapterInfo
- Publication number
- JPH1124935A JPH1124935A JP9173579A JP17357997A JPH1124935A JP H1124935 A JPH1124935 A JP H1124935A JP 9173579 A JP9173579 A JP 9173579A JP 17357997 A JP17357997 A JP 17357997A JP H1124935 A JPH1124935 A JP H1124935A
- Authority
- JP
- Japan
- Prior art keywords
- data
- sub
- terminal
- subunits
- main unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、パーソナルコンピ
ュータなどのデータ端末をＩＳＤＮ回線やデジタル高速
専用（ＨＳＤ）回線に接続してデータ通信を行うための
ターミナルアダプタに関する。The present invention relates to a terminal adapter for performing data communication by connecting a data terminal such as a personal computer to an ISDN line or a digital high-speed exclusive (HSD) line.
【０００２】[0002]
【従来の技術】図２は従来のターミナルアダプタの構成
を示すブロックである。図２において、メインユニット
１は、ここでの各部の制御及び各サブユニット２，３…
ｎと命令及びデータの送受信の制御を行うメインＣＰＵ
１１と、制御データ端末を接続するコネクタ１２と、そ
の他のＩＣ回路（Ｄ／Ｒ，ＤＰーＲＡＭ，制御プログラ
ム格納ＲＯＭ、ワーキング用ＲＡＭ）等から構成されて
いる。サブユニット２は、ここでの各部の制御及びメイ
ンユニット１と命令及びデータの送受信の制御を行うサ
ブＣＰＵ２１と、データ通信を行うためのデータ端末Ｄ
Ｔ２を接続するコネクタ２２と、サブＣＰＵ２１を駆動
するためのフラッシュメモリ２３と、フラッシュメモリ
２３を書き替えモード（ダウンロードモード）に設定す
るためのスイッチ２４と その他のＩＣ回路（Ｄ／Ｒ，
ＤＰーＲＡＭ））等から構成されている。また、サブユ
ニット３…ｎについても同様の構成である。すなわち、
サブＣＰＵ３１…ｎ１、コネクタ３２…ｎ２、フラッシ
ュメモリ３３…ｎ３及びデータ端末ＤＴ３…ＤＴｎを有
している。メインユニット１及びサブユニット２〜３は
データハイウェイに接続されてデータ伝送を行う。2. Description of the Related Art FIG. 2 is a block diagram showing a configuration of a conventional terminal adapter. In FIG. 2, a main unit 1 controls each part here and each sub unit 2, 3,.
n and a main CPU that controls transmission and reception of commands and data
11, a connector 12 for connecting a control data terminal, and other IC circuits (D / R, DP-RAM, control program storage ROM, working RAM) and the like. The sub-unit 2 includes a sub-CPU 21 that controls each unit here and controls transmission and reception of commands and data with the main unit 1, and a data terminal D for performing data communication.
A connector 22 for connecting T2, a flash memory 23 for driving the sub CPU 21, a switch 24 for setting the flash memory 23 to a rewrite mode (download mode), and other IC circuits (D / R,
DP-RAM)) and the like. The same applies to the sub-units 3... N. That is,
It has sub CPUs 31 ... n1, connectors 32 ... n2, flash memories 33 ... n3, and data terminals DT3 ... DTn. The main unit 1 and the subunits 2 and 3 are connected to a data highway to perform data transmission.
【０００３】次に上記従来例において、各サブユニット
２〜ｎのフラッシュメモリ２３〜ｎ３の記憶内容を書き
替える動作について説明する。Next, the operation of rewriting the storage contents of the flash memories 23 to n3 of the subunits 2 to n in the above conventional example will be described.
【０００４】例えば、サブユニット２は、スイッチ２４
を押しながら立ち上げることにより、サブＣＰＵ２１
が、このスイッチ２４のオンを認識して、ダウンロード
モードに設定する。このダウンロードモードにおいて、
コネクタ２２に接続した制御用データ端末からフラッシ
ュメモリ２３の記憶内容を書き替える。他のサブユニッ
ト３〜ｎの動作も同様である。For example, the subunit 2 includes a switch 24
By starting up while pressing, the sub CPU 21
Recognizes that the switch 24 is turned on, and sets the download mode. In this download mode,
The contents of the flash memory 23 are rewritten from the control data terminal connected to the connector 22. The operation of the other subunits 3 to n is the same.
【０００５】[0005]
【発明が解決しようとする課題】このように上記従来例
のターミナルアダプタでは、複数のサブユニットのフラ
ッシュメモリの記憶内容を書き替える場合、サブユニッ
トごとにダウンロードを行う必要がある。したがって、
制御用データ端末が１台のみの場合は、その１回ごとの
書き替え完了後に 次のサブユニットのコネクタに制御
用データ端末を接続し直して、ダウンロードによるフラ
ッシュメモリの記憶内容の書き替えを行う必要がある。
したがって、従来例では手間と時間が多大になるという
欠点がある。本発明では、このような従来の技術におけ
る課題を解決するものであり、簡単な操作で複数のサブ
ユニットのフラッシュメモリの記憶内容を自動的に書き
替えることが出来るようになり、その手間と時間が削減
できる優れたターミナルアダプタを提供する。As described above, in the conventional terminal adapter described above, when rewriting the storage contents of the flash memory of a plurality of subunits, it is necessary to download each subunit. Therefore,
When there is only one control data terminal, after the rewriting is completed each time, the control data terminal is reconnected to the connector of the next subunit, and the content stored in the flash memory is rewritten by downloading. There is a need.
Therefore, in the conventional example, there is a drawback that labor and time are increased. The present invention is to solve such a problem in the conventional technology, and it becomes possible to automatically rewrite the storage contents of the flash memory of a plurality of subunits with a simple operation, which takes time and time. Provide an excellent terminal adapter that can reduce the cost.
【０００６】[0006]
【課題を解決するための手段】この課題を解決するため
に本発明は メインユニットのコネクタに接続した制御
用データ端末からの書き込みデータを、一度、バックア
ップ記憶手段に保存し、この書き込みデータを各サブユ
ニットの書き替え記憶手段ヘ転送して、一度のダウンロ
ードで複数のサブユニットにおける書き替え記憶手段の
記憶内容の書き替えを行う。したがって、簡単な操作で
複数のサブユニットのフラッシュメモリが自動的に書き
替えられ、その手間と時間が削減される。In order to solve this problem, the present invention temporarily stores write data from a control data terminal connected to a connector of a main unit in a backup storage means, and stores the write data in each of the backup storage means. The data is transferred to the rewriting storage means of the subunit, and the contents stored in the rewriting storage means in a plurality of subunits are rewritten by one download. Therefore, the flash memories of a plurality of subunits are automatically rewritten by a simple operation, and the labor and time required for the rewriting are reduced.
【０００７】[0007]
【発明の実施の形態】本発明の請求項１記載の発明はサ
ブユニットへの命令処理及びデータの送受信を行うメイ
ンユニットと、データ端末を収容する複数のサブユニッ
トがデータハイウェイを通じて接続されるターミナルア
ダプタであり、メインユニットに制御用データ端末を接
続して、この制御用データ端末からメインユニット内の
バックアップ記憶手段へ書き込みデータをダウンロード
し、この書き込みデータを複数のサブユニットにおける
書き替え記憶手段に転送して、少なくとも１回のダウン
ロード処理で複数のサブユニットの書き替え記憶手段の
記憶内容の書き替えを行っている。また、メインユニッ
トとして、メインＣＰＵ、制御用データ端末を接続する
コネクタ、バックアップＲＡＭ、フラッシュメモリ、書
き替えのダウンロードを起動するためのスイッチ、サブ
ユニットへの命令及びデータ送受信を行うＲＡＭを備え
ている。さらに、サブユニットとして、サブＣＰＵ、フ
ラッシュメモリ、データ端末を接線するコネクタ及びデ
ータ送受信を行うＲＡＭを備えている。これによって、
一度のダウンロードで複数のサブユニットにおける書き
替え記憶手段の書き替が行われ、その手間と時間が削減
される。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The invention according to claim 1 of the present invention is a terminal in which a plurality of subunits accommodating a data terminal and a plurality of subunits accommodating a data terminal are connected through a data highway. An adapter, which connects a control data terminal to the main unit, downloads write data from the control data terminal to backup storage means in the main unit, and transfers the write data to rewrite storage means in a plurality of subunits. Then, the contents stored in the rewriting storage means of the plurality of subunits are rewritten by at least one download process. The main unit includes a main CPU, a connector for connecting a control data terminal, a backup RAM, a flash memory, a switch for activating download of rewriting, and a RAM for transmitting and receiving commands to and data from subunits. . Further, the sub-unit includes a sub-CPU, a flash memory, a connector for connecting a data terminal, and a RAM for transmitting and receiving data. by this,
Rewriting of the rewriting storage means in a plurality of subunits is performed by one download, and the labor and time are reduced.
【０００８】次に、本発明のターミナルアダプタの実施
形態を図面を参照して詳細に説明する。以下にあって図
２と同一の構成要素には同一の符号を付した。Next, an embodiment of the terminal adapter of the present invention will be described in detail with reference to the drawings. In the following, the same components as those in FIG. 2 are denoted by the same reference numerals.
【０００９】図１は本発明のターミナルアダプタの構成
を示すブロック図である。図１において、メインユニッ
ト１は、ここでの各部の制御及び各サブユニット２，３
…ｎとの間で命令及びデータの送受信の制御を行うメイ
ンＣＰＵ１１と、制御用（保守用）データ端末４０を接
続するコネクタ１２と、このコネクタ１２に接続した制
御用データ端末４０から入力されるフラッシュメモリへ
の書き込みデータを一時的に保存するバックアップＲＡ
Ｍ１３とを有している。さらに、このメインユニット１
には、ダウンロードモードで起動するためのスイッチ１
４と、その他のＩＣ回路（Ｄ／Ｒ，ＤＰーＲＡＭ，制御
プログラム格納ＲＯＭ、ワーキング用ＲＡＭ）等から構
成され、サブユニット２は、ここでの制御及びメインユ
ニット１との間で命令及びデータの送受信の制御を行う
サブＣＰＵ２１と、データ通信を行うためのデータ端末
を接続するコネクタ２２と、サブＣＰＵ２１を駆動する
フラッシュメモリ２３と、その他のＩＣ回路（Ｄ／Ｒ，
ＤＰーＲＡＭ）等から構成される。サブユニット３〜ｎ
についても同様の構成である。すなわち、サブＣＰＵ３
１…ｎ１、コネクタ３２…ｎ２及びフラッシュメモリ３
３…ｎ３を有している。FIG. 1 is a block diagram showing the configuration of the terminal adapter of the present invention. In FIG. 1, a main unit 1 controls each part here and each subunit 2, 3.
.. N, a main CPU 11 for controlling transmission and reception of commands and data, a connector 12 for connecting a control (maintenance) data terminal 40, and a control data terminal 40 connected to the connector 12. Backup RA for temporarily saving write data to flash memory
M13. Furthermore, this main unit 1
Switch 1 for starting in download mode
4 and other IC circuits (D / R, DP-RAM, control program storage ROM, working RAM), etc., and the subunit 2 controls and exchanges commands and data with the main unit 1 here. And a connector 22 for connecting a data terminal for performing data communication, a flash memory 23 for driving the sub CPU 21, and other IC circuits (D / R,
DP-RAM) and the like. Subunits 3 to n
Has the same configuration. That is, the sub CPU3
1... N1, connectors 32... N2 and flash memory 3
3... N3.
【００１０】次に上記実施形態において、各サブユニッ
ト２〜ｎのフラッシュメモリ２３〜ｎ３の記憶内容を書
き替える動作について説明する。Next, an operation of rewriting the storage contents of the flash memories 23 to n3 of the subunits 2 to n in the above embodiment will be described.
【００１１】メインユニット１のスイッチ１４を押しな
がら立ち上げることにより、メインＣＰＵ１１がこのス
イッチ１４のオンを認識し、ダウンロードモードに設定
される。ダウンロードモードにおいて、コネクタ１２に
接続した制御用データ端末４０にから、各サブユニット
２〜ｎのフラッシュメモリ２３〜ｎ３への書き込みデー
タを、一度、メインユニット１のバックアップＲＡＭ１
３に書き込む。その後、制御用データ端末４０から転送
コマンドを入力する。この転送コマンドによってメイン
ＣＰＵ１１がバックアップＲＡＭ１３に格納している書
き込みデータをフラッシュメモリ２３〜ｎ３へ自動的に
転送して、その書き込みを行い、全てのフラッシュメモ
リ２３〜ｎ３の書き替えを完了する。この動作は一つ制
御用データ端末４０をメインユニット１のコネクタ１２
に接続した状態で行われる。By starting up while pressing the switch 14 of the main unit 1, the main CPU 11 recognizes that the switch 14 is turned on, and sets the download mode. In the download mode, the write data to the flash memories 23 to n3 of each of the subunits 2 to n is once written to the backup RAM 1 of the main unit 1 from the control data terminal 40 connected to the connector 12.
Write to 3. Thereafter, a transfer command is input from the control data terminal 40. With this transfer command, the main CPU 11 automatically transfers the write data stored in the backup RAM 13 to the flash memories 23 to n3, writes the data, and completes rewriting of all the flash memories 23 to n3. This operation is performed by connecting one control data terminal 40 to the connector 12 of the main unit 1.
It is performed in the state connected to.
【００１２】このように、この実施形態では、サブユニ
ット２〜ｎのフラッシュメモリ２３〜ｎ３の書き替が、
メインユニット１のコネクタ１２に接続した制御用デー
タ端末４０からサブユニット２〜ｎのフラッシュメモリ
２３〜ｎ３ヘ書き込みデータを転送して一度のダウンロ
ード操作で行われる。As described above, in this embodiment, rewriting of the flash memories 23 to n3 of the subunits 2 to n is performed as follows.
The write data is transferred from the control data terminal 40 connected to the connector 12 of the main unit 1 to the flash memories 23 to n3 of the subunits 2 to n, and is performed by one download operation.
【００１３】[0013]
【発明の効果】以上のように本発明によれば、メインユ
ニットのコネクタに接続した制御用データ端末からの書
き込みデータを、一度、バックアップ記憶手段に保存し
た後に、各サブユニットの書き替え記憶手段ヘ転送して
いる。すなわち、一度のダウンロードで複数のサブユニ
ットにおける書き替え記憶手段の記憶内容の書き替を行
っている。この結果、簡単な操作で複数のサブユニット
の書き替え記憶手段の記憶内容が自動的に書き替えら
れ、その手間と時間が削減できるようになる。As described above, according to the present invention, the write data from the control data terminal connected to the connector of the main unit is once stored in the backup storage means, and then the rewrite storage means of each subunit is stored. Forwarding. That is, the contents stored in the rewriting storage means in a plurality of subunits are rewritten by one download. As a result, the stored contents of the rewriting storage means of the plurality of subunits are automatically rewritten by a simple operation, and the labor and time required for the rewriting can be reduced.
【図１】本発明のターミナルアダプタの実施形態におけ
る構成を示すブロック図FIG. 1 is a block diagram showing a configuration of a terminal adapter according to an embodiment of the present invention.
【図２】従来例におけるターミナルアダプタの構成を示
すブロック図FIG. 2 is a block diagram showing a configuration of a conventional terminal adapter.
１ メインユニット ２〜ｎ サブユニット １１ メインＣＰＵ １２，１４ コネクタ １３ バックアップＲＡＭ ２１ サブＣＰＵ ２２ コネクタ ２３〜ｎ３ フラッシュメモリ ４０ 制御用データ端末 Reference Signs List 1 main unit 2 to n subunit 11 main CPU 12, 14 connector 13 backup RAM 21 subCPU 22 connector 23 to n3 flash memory 40 control data terminal
Claims (3)
送受信を行うメインユニットと、データ端末を収容する
複数のサブユニットがデータハイウェイを通じて接続さ
れるターミナルアダプタであり、前記メインユニットに
制御用データ端末を接続して、この制御用データ端末か
らメインユニット内のバックアップ記憶手段へ書き込み
データをダウンロードし、この書き込みデータを前記複
数のサブユニットにおける書き替え記憶手段に転送し
て、少なくとも１回のダウンロード処理で複数のサブユ
ニットの書き替え記憶手段の記憶内容の書き替えを行う
ことを特徴とするターミナルアダプタ。1. A terminal adapter in which a main unit for processing instructions and transmitting and receiving data to and from a subunit and a plurality of subunits accommodating a data terminal are connected through a data highway. To download write data from the control data terminal to the backup storage means in the main unit, transfer the write data to the rewrite storage means in the plurality of subunits, and perform at least one download process. A terminal adapter for rewriting storage contents of rewriting storage means of a plurality of subunits.
バックアップＲＡＭ、フラッシュメモリ、書き替えのダ
ウンロードを起動するためのスイッチ、サブユニットへ
の命令及びデータ送受信を行うＲＡＭを備えることを特
徴とする請求項１記載のターミナルアダプタ。2. A connector for connecting a main CPU and a control data terminal as the main unit,
2. The terminal adapter according to claim 1, further comprising a backup RAM, a flash memory, a switch for activating download of rewriting, and a RAM for transmitting and receiving instructions to and data from the subunit.
コネクタ及びデータ送受信を行うＲＡＭを備えることを
特徴とする請求項１記載のターミナルアダプタ。3. The terminal adapter according to claim 1, further comprising a sub CPU, a flash memory, a connector for connecting a data terminal, and a RAM for transmitting and receiving data, as the sub unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9173579A JPH1124935A (en) | 1997-06-30 | 1997-06-30 | Terminal adapter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9173579A JPH1124935A (en) | 1997-06-30 | 1997-06-30 | Terminal adapter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1124935A true JPH1124935A (en) | 1999-01-29 |
Family
ID=15963197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9173579A Pending JPH1124935A (en) | 1997-06-30 | 1997-06-30 | Terminal adapter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1124935A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100474897B1 (en) * | 2002-04-01 | 2005-03-08 | 엘지전자 주식회사 | operating program backup apparatus in an electronic products |
| JP2009259266A (en) * | 2009-07-14 | 2009-11-05 | Yamaha Corp | Communication line connection device and version upgrade method for firmware of the same |
-
1997
- 1997-06-30 JP JP9173579A patent/JPH1124935A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100474897B1 (en) * | 2002-04-01 | 2005-03-08 | 엘지전자 주식회사 | operating program backup apparatus in an electronic products |
| JP2009259266A (en) * | 2009-07-14 | 2009-11-05 | Yamaha Corp | Communication line connection device and version upgrade method for firmware of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7233541B2 (en) | Storage device | |
| US5778195A (en) | PC card | |
| US7007116B2 (en) | Electronic apparatus and startup control method of storage device | |
| US6810444B2 (en) | Memory system allowing fast operation of processor while using flash memory incapable of random access | |
| US5884074A (en) | Microcomputer utilizing flash memory for data storage | |
| JPH04363746A (en) | Microcomputer system having dma function | |
| CN108108314B (en) | Exchanger system | |
| CN101882110A (en) | Method for downloading data and terminal equipment | |
| JPH1124935A (en) | Terminal adapter | |
| JP2005071155A (en) | Communication equipment terminal with updatable firmware | |
| JP2002208886A (en) | Portable terminal equipment, storage data updating method and firmware-updating method | |
| JPH0764868A (en) | Storage updating device | |
| JP4793798B2 (en) | Microcomputer | |
| JPH11238034A (en) | Data transfer system | |
| JP4988982B2 (en) | Microcomputer control method | |
| JPH10283172A (en) | Flash rom data rewrite system | |
| JP2001125659A (en) | Information processor | |
| JP2003108951A (en) | Pc card | |
| JPH03276383A (en) | Communication system for ic card | |
| JPH1055278A (en) | Memory mixed microcomputer | |
| JPH05303545A (en) | Data transfer device | |
| KR20040037636A (en) | Method and apparatus for recovering boot image in smart phone | |
| JPH09160783A (en) | Program download method | |
| JP2004186782A (en) | Data write control method | |
| JPH11219155A (en) | Display device |