JPH11243214A - Manufacture of microscopic structure - Google Patents
Manufacture of microscopic structureInfo
- Publication number
- JPH11243214A JPH11243214A JP10045255A JP4525598A JPH11243214A JP H11243214 A JPH11243214 A JP H11243214A JP 10045255 A JP10045255 A JP 10045255A JP 4525598 A JP4525598 A JP 4525598A JP H11243214 A JPH11243214 A JP H11243214A
- Authority
- JP
- Japan
- Prior art keywords
- sacrificial film
- film
- etching
- microstructure
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Pressure Sensors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、下部構造体と上
部構造体とを備えた微小構造体の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a microstructure having a lower structure and an upper structure.
【０００２】[0002]
【従来の技術】近年、ＩＣプロセス技術を活用すること
により、半導体基板上に微細な梁構造を作製すること
で、半導体センサーやアクチュエーターなど可動部を有
する微小素子（微小構造体）を作製した例が多数報告さ
れている。この手法により形成された微小素子は、基本
的にはＬＳＩ製造と同じ技術により形成される。したが
って、これら微小素子は、それらの駆動回路あるいは検
出回路との集積が容易であるという利点を有している。
また、大量生産が可能であるため、製造コストが安価な
こと、および、微細構造を容易に形成できること等の利
点を有する。ここで、従来よりある微小構造体の製造方
法について、その一例を示す。ここでは、基板と垂直方
向の加速度を測定するための加速度センサーを作製した
例について説明する。2. Description of the Related Art In recent years, a microelement (microstructure) having a movable part such as a semiconductor sensor or an actuator has been manufactured by manufacturing a fine beam structure on a semiconductor substrate by utilizing an IC process technology. Have been reported. Microelements formed by this method are basically formed by the same technology as in LSI manufacturing. Therefore, these microelements have an advantage that they can be easily integrated with their drive circuits or detection circuits.
Further, since mass production is possible, there are advantages such as low production cost and easy formation of a fine structure. Here, an example of a conventional method for manufacturing a microstructure will be described. Here, an example in which an acceleration sensor for measuring acceleration in a direction perpendicular to the substrate is manufactured will be described.
【０００３】まず、図４（ａ）に示すように、絶縁性基
体４０１上に下部電極４０２ａ，４０２ｂを形成する。
次に、図４（ｂ）に示すように、絶縁性基体４０１およ
び下部電極４０２ａ，４０２ｂ上に犠牲膜４０３を形成
する。ついで、図４（ｃ）に示すように、犠牲膜４０３
にスルーホール４０４を形成する。ついで、図４（ｄ）
に示すように、スルーホール４０４内を埋め込み下部電
極４０２ｂに接続する支持梁４０５および支持梁４０５
とつながっている可動電極４０６を同時に形成する。こ
れら支持梁４０５と可動電極４０６とで上部電極４０７
が構成される。そして、図４（ｅ）に示すように、犠牲
膜４０３を除去することで、可動電極４０６は支持梁４
０５により空中に支えられた構造となり、可動部を有し
た上部電極４０７が形成されることになる。First, as shown in FIG. 4A, lower electrodes 402a and 402b are formed on an insulating substrate 401.
Next, as shown in FIG. 4B, a sacrificial film 403 is formed on the insulating base 401 and the lower electrodes 402a and 402b. Next, as shown in FIG. 4C, the sacrificial film 403 is formed.
Then, a through hole 404 is formed. Next, FIG.
As shown in the figure, a support beam 405 and a support beam 405 that bury the inside of the through hole 404 and connect to the lower electrode 402b.
Is formed at the same time. The upper electrode 407 is formed by the support beam 405 and the movable electrode 406.
Is configured. Then, as shown in FIG. 4E, by removing the sacrificial film 403, the movable electrode 406 becomes
Thus, the upper electrode 407 having a movable portion is formed.
【０００４】しかし、スパッタ法やＣＶＤ法で形成され
る犠牲膜４０３ａでは、図５（ａ）に示すように、下部
電極４０２等の下地の形状を反映するため、犠牲膜４０
３の平坦化は実現できず、犠牲膜４０３ａ上には、形状
が複雑な上部電極４０７ａが形成されることになる。上
述した加速度センサーにおいては、図５（ａ）に示すよ
うに、平坦でない上部電極４０７ａの場合は、下部電極
４０２および上部電極４０７ａの間の容量変化量と、検
出される加速度との逆数が線形ではなくなる。この問題
を解決するため、図５（ｂ）に示すように、表面が平坦
化する形成法を用いた犠牲膜４０３ｂを使用し、この上
に平坦化された上部電極４０７ｂを形成する必要があ
る。現在のＳｉプロセスで使用されている材料の中で、
スピン−オン−グラス法により形成したシリコン酸化物
による膜（ＳＯＧ膜）は、表面が平坦に形成できるた
め、この技術を用いて作製すれば、図５（ｂ）に示すよ
うに、犠牲膜４０３上に形成される上部電極４０７の形
状も平坦化される。However, in the sacrificial film 403a formed by the sputtering method or the CVD method, as shown in FIG.
3 cannot be achieved, and an upper electrode 407a having a complicated shape is formed on the sacrificial film 403a. In the above-described acceleration sensor, as shown in FIG. 5A, in the case of the upper electrode 407a that is not flat, the reciprocal of the amount of capacitance change between the lower electrode 402 and the upper electrode 407a and the detected acceleration is linear. Not. In order to solve this problem, as shown in FIG. 5B, it is necessary to use a sacrificial film 403b using a formation method for flattening the surface, and form a flattened upper electrode 407b thereon. . Among the materials used in the current Si process,
Since a silicon oxide film (SOG film) formed by a spin-on-glass method can be formed to have a flat surface, if it is manufactured using this technique, as shown in FIG. 5B, the sacrificial film 403 is formed. The shape of the upper electrode 407 formed thereon is also flattened.
【０００５】しかし、図４（ｅ）に示したように、犠牲
膜は最終的には除去する必要がある。ここで、図６を用
い、上述した微小構造体製造時において用いた犠牲膜の
除去に関して説明する。なお図６（ａ）は、図４に示し
た微小構造体平面図を示し、図４は、そのＡＡ’断面を
示したものである。そして、図６（ｂ），（ｃ）は、図
６（ａ）のＢＢ’断面を示している。このような微小構
造体製造における犠牲膜除去では、図６（ｂ）および図
６（ｃ）に示す状態を経て、最終的に犠牲膜４０３がす
べて除去されることになる。すなわち、その初期段階で
は、図６（ｃ）に示すように、上部に上部電極４０７等
がない領域の基板４０１表面が露出しても、上部電極４
０７下部の犠牲膜４０３は残っている。そして、上部電
極４０７等がない領域の基板４０１表面が露出してから
は、基板４０１に対して水平方向へのエッチングにより
犠牲膜４０３の除去が行われることになる。[0005] However, as shown in FIG. 4E, the sacrificial film must be finally removed. Here, the removal of the sacrificial film used at the time of manufacturing the above-described microstructure will be described with reference to FIG. FIG. 6A is a plan view of the microstructure shown in FIG. 4, and FIG. 4 is a cross-sectional view along the line AA ′. FIGS. 6B and 6C show cross sections BB ′ of FIG. 6A. In the removal of the sacrificial film in the production of such a microstructure, the sacrificial film 403 is finally completely removed through the states shown in FIGS. 6B and 6C. That is, in the initial stage, as shown in FIG. 6C, even if the surface of the substrate 401 in a region where the upper electrode 407 or the like is not exposed is exposed, the upper electrode 4
The sacrifice film 403 below 07 remains. After the surface of the substrate 401 in a region where the upper electrode 407 and the like are not exposed, the sacrificial film 403 is removed by etching the substrate 401 in a horizontal direction.
【０００６】そのとき、基板４０１表面が露出するまで
の垂直方向のエッチング量６０１は１μｍ程度であるの
に対し、上述した水平方向のエッチング量６０２（図６
（ｃ））は数十μｍにも及ぶ場合がある。したがって、
微小構造体製造の際に単位時間あたりのエッチング量
（エッチングレート）が少ない物質を犠牲膜に使用する
と、犠牲膜除去処理が長時間になる。そして、このよう
な場合、次に示すような問題が発生することになる。ま
ず、第１に、犠牲膜除去処理において、支持梁や可動電
極などの微小構造体を構成する物質と、除去対象である
犠牲膜を構成する物質との間で、十分なエッチング選択
比が得られない場合、犠牲膜除去処理時に微小構造体の
構成物質までエッチングされ、その形状が設計した形状
から大きく異なることになる。また、第２に、エッチン
グ時間が長くなるため、犠牲膜除去処理により、微小構
造体を構成する物質の表面が酸化されるなど変質してし
まう。At this time, the vertical etching amount 601 until the surface of the substrate 401 is exposed is about 1 μm, whereas the horizontal etching amount 602 (FIG.
(C)) may reach several tens of μm. Therefore,
If a substance having a small amount of etching per unit time (etching rate) is used for the sacrificial film in the production of the microstructure, the sacrificial film removing process takes a long time. Then, in such a case, the following problem occurs. First, in the sacrificial film removal process, a sufficient etching selectivity is obtained between the material constituting the microstructure such as the support beam and the movable electrode and the material constituting the sacrificial film to be removed. If not, even the constituent material of the microstructure is etched during the sacrificial film removing process, and the shape thereof is greatly different from the designed shape. Second, since the etching time is long, the surface of the material constituting the microstructure is deteriorated by the sacrificial film removal treatment, such as being oxidized.
【０００７】このため、微小構造体を構成する物質に対
してエッチングレートが大きい物質を、犠牲膜に用いる
必要がある。また、微小構造体の構成物質と選択比が大
きくとれるエッチング除去処理条件を用いる必要があ
る。また、Ｓｉプロセスで微小構造体を形成する場合、
使用可能な犠牲膜の材料および犠牲膜除去処理に制限が
生じる。例えば、一般には、薬液を使用するウエット処
理の方が、選択比が大きくとれる条件を設定することが
可能となる。しかしながら、微小構造体の構造が超微細
になってくると、ウエット処理により犠牲膜を除去した
後、下部電極と可動電極とが密着し、これが乾燥した後
も離間せずに微小構造体が機能しなくなるという問題が
生じる。For this reason, it is necessary to use a substance having a higher etching rate than the substance constituting the microstructure for the sacrificial film. In addition, it is necessary to use etching removal processing conditions that can obtain a large selectivity with the constituent material of the microstructure. Also, when forming a microstructure by a Si process,
There are limitations on the sacrificial film materials that can be used and the sacrificial film removal process. For example, in general, in wet processing using a chemical solution, it is possible to set conditions under which a higher selectivity can be obtained. However, when the structure of the microstructure becomes ultra-fine, after removing the sacrificial film by wet processing, the lower electrode and the movable electrode adhere to each other, and the microstructure functions without separating even after it is dried. The problem that it does not work arises.
【０００８】したがって、上述した犠牲膜の除去はプラ
ズマを用いたドライ処理を用いることになる。このプラ
ズマ処理を用いる場合、プラズマにより生成した活性種
の中で電荷を持たないラジカルを用いたエッチングを利
用することになる。この場合、例えば、前述した犠牲膜
を平坦に形成することが可能なＳＯＧ膜は、エッチング
レートが０．１μｍ／ｍｉｎと比較的小さいため、これ
を除去するためにはエッチング時間が長くなる。この結
果、前述したように、微小構造体の構成物質も大きくエ
ッチングされてしまう。Accordingly, the above-described removal of the sacrificial film uses a dry process using plasma. When this plasma processing is used, etching using radicals having no charge in active species generated by plasma is used. In this case, for example, the SOG film capable of forming the above-mentioned sacrificial film flat has a relatively small etching rate of 0.1 μm / min, so that the etching time is long to remove it. As a result, as described above, the constituent material of the microstructure is also largely etched.
【０００９】[0009]
【発明が解決しようとする課題】すなわち、従来では、
平坦化が可能な材料を犠牲膜に用いた場合、その除去に
時間がかかり、微小構造体の構成物質にダメージを与え
てしまう。一方、犠牲膜にＰ−ＳｉＮを用いる場合、こ
のＰ−ＳｉＮは、エッチングレートは０．５μｍ／ｍｉ
ｎと非常に大きいので、その除去にはあまり時間がかか
らない。しかしながら、この材料を用いた場合、図５
（ａ）に示したように、下層に電極などがあると犠牲膜
を平坦に形成することができない。That is, conventionally,
When a material that can be planarized is used for the sacrificial film, it takes time to remove the sacrificial film, and the constituent material of the microstructure is damaged. On the other hand, when P-SiN is used for the sacrificial film, this P-SiN has an etching rate of 0.5 μm / mi.
Since it is very large, n, the removal does not take much time. However, when this material is used, FIG.
As shown in (a), if there is an electrode or the like in the lower layer, the sacrificial film cannot be formed flat.
【００１０】この発明は、以上のような問題点を解消す
るためになされたものであり、微小構造体にダメージを
与えることなく、平坦な可動部分を形成できるようにす
ることを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to form a flat movable portion without damaging a microstructure.
【００１１】[0011]
【課題を解決するための手段】この発明の微小構造体の
製造方法は、基板上に形成されて電極を備えた下部構造
体および可動する上部構造体を備え、上部構造体はその
少なくとも一部が下部構造体の上部に配置され、かつ、
上部構造体は下部構造体より離間して備えられた微小構
造体を製造する微小構造体の製造方法においてなされた
ものであり、まず、基板上に下部構造体を形成し、次
に、下部構造体を含む基板上に下部犠牲膜をその表面が
平坦となるように形成し、次に、下部犠牲膜上に上部犠
牲膜を形成し、下部犠牲膜および上部犠牲膜の一部側面
が露出するように上部犠牲膜上に上部構造体を形成し、
次に、微小構造体を構成する材料に比較して上部犠牲膜
および下部犠牲膜の方がエッチングレートの高い、か
つ、下部犠牲膜に比較して上部犠牲膜の方がエッチング
レートの高い条件のエッチングにより上部犠牲膜および
下部犠牲膜を選択的に除去するようにした。したがっ
て、まず、上部犠牲膜は平坦な状態の上に形成されるの
で、その表面は平坦に形成され、結果として、上部構造
体も平坦な状態の上に形成されることになる。そして、
上部犠牲膜と下部犠牲膜の除去では、下部犠牲膜のエッ
チングレートが上部犠牲膜に比較して低くても、下部犠
牲膜は横方向に加え上部方向からもエッチングされるよ
うになる。また、この発明の微小構造体の製造方法は、
まず、基板上に下部構造体を形成し、次に、下部構造体
を含む基板上に下部犠牲膜をその表面が平坦となるよう
に形成し、次に、下部犠牲膜上に上部犠牲膜を形成し、
次に、下部犠牲膜および上部犠牲膜の一部側面が露出す
るように上部犠牲膜上に上部構造体を形成し、次に、微
小構造体を構成する材料および下部犠牲膜に比較して上
部犠牲膜の方がエッチングレートの高い条件のエッチン
グにより上部犠牲膜を除去し、そして、微小構造体を構
成する材料に比較して下部犠牲膜の方がエッチングレー
トの高い条件のエッチングにより下部犠牲膜を除去する
ようにした。したがって、まず、上部犠牲膜は平坦な状
態の上に形成されるので、その表面は平坦に形成され、
結果として、上部構造体も平坦な状態の上に形成される
ことになる。そして、下部犠牲膜は横方向に加え上部方
向からもエッチングされるようになる。A method of manufacturing a microstructure according to the present invention includes a lower structure having electrodes formed on a substrate and a movable upper structure, and the upper structure has at least a part thereof. Is located above the lower structure, and
The upper structure is made in a method of manufacturing a microstructure for manufacturing a microstructure provided apart from the lower structure. First, the lower structure is formed on a substrate, and then the lower structure is formed. A lower sacrificial film is formed on the substrate including the body so that the surface thereof is flat, and then an upper sacrificial film is formed on the lower sacrificial film, and the side surfaces of the lower sacrificial film and the upper sacrificial film are partially exposed. To form an upper structure on the upper sacrificial film,
Next, the upper sacrificial film and the lower sacrificial film have a higher etching rate than the material forming the microstructure, and the upper sacrificial film has a higher etching rate than the lower sacrificial film. The upper sacrificial film and the lower sacrificial film are selectively removed by etching. Therefore, first, since the upper sacrificial film is formed on a flat state, the surface thereof is formed flat, and as a result, the upper structure is also formed on the flat state. And
In the removal of the upper sacrificial film and the lower sacrificial film, even if the etching rate of the lower sacrificial film is lower than that of the upper sacrificial film, the lower sacrificial film is etched not only in the lateral direction but also in the upper direction. Further, the method for manufacturing a microstructure according to the present invention includes:
First, a lower structure is formed on a substrate, then a lower sacrificial film is formed on the substrate including the lower structure so that the surface thereof is flat, and then an upper sacrificial film is formed on the lower sacrificial film. Forming
Next, the upper structure is formed on the upper sacrificial film so that a part of the side surface of the lower sacrificial film and the upper sacrificial film is exposed. Then, the upper structure is formed as compared with the material constituting the microstructure and the lower sacrificial film. The sacrificial film removes the upper sacrificial film by etching at a higher etching rate, and the lower sacrificial film by etching at a higher etching rate compared to the material constituting the microstructure. Was removed. Therefore, first, since the upper sacrificial film is formed on a flat state, its surface is formed flat,
As a result, the upper structure is also formed on a flat state. Then, the lower sacrificial film is etched not only from the lateral direction but also from the upper direction.
【００１２】[0012]
【発明の実施の形態】以下この発明の実施の形態を図を
参照して説明する。 実施の形態１ はじめに、本発明の第１の実施の形態を示す。図１は、
積層構造にした犠牲膜を用いたこの発明の実施の形態１
における微小構造体の製造工程を示す要部断面図であ
る。なお、本実施の形態では基板と垂直方向の加速度を
測定するための加速度センサーを製作した例を示す。ま
ず、図１（ａ）に示すように、絶縁性の基板１０１上
に、例えばアルミニウムからなる下部電極１０２ａ，１
０２ｂを形成する。これは、例えば、基板１０１上にス
パッタ法によりアルミニウム膜を膜厚０．３μｍ程度に
成膜し、これを公知のフォトリソグラフィ技術およびエ
ッチング技術で加工することにより形成すればよい。Embodiments of the present invention will be described below with reference to the drawings. Embodiment 1 First, a first embodiment of the present invention will be described. FIG.
Embodiment 1 of the present invention using a sacrificial film having a laminated structure
FIG. 6 is a cross-sectional view of a main part showing a manufacturing step of the microstructure in FIG. Note that this embodiment shows an example in which an acceleration sensor for measuring acceleration in a direction perpendicular to a substrate is manufactured. First, as shown in FIG. 1A, a lower electrode 102a, 1 made of, for example, aluminum is formed on an insulating substrate 101.
02b is formed. This may be formed, for example, by forming an aluminum film to a thickness of about 0.3 μm on the substrate 101 by a sputtering method and processing the aluminum film by a known photolithography technique and etching technique.
【００１３】次に図１（ｂ）に示すように、絶縁性基板
１０１および下部電極１０２ａ，１０２ｂ上に、下部犠
牲膜１０３を膜厚０．３μｍに形成する。この下部犠牲
膜１０３の形成に関して、より詳細に説明すると、ＳＯ
Ｇ材料であるシリコンアルコキシドを加水分解および脱
水縮合させることにより形成したゾルを、下部電極１０
２ａ，１０２ｂを含む絶縁性基板１０１上にスピンコー
トで塗布してそのゾルによる膜を形成する。この後、酸
素プラズマ処理および４００℃での熱処理を行うことに
より、ゾルによる膜をシリコン酸化膜とすることにより
下部犠牲膜１０３を形成する。このように、下部犠牲膜
１０３はＳＯＧ法により形成したので、図１（ｂ）に示
すように、下部犠牲膜１０３は表面が平坦に形成でき
る。Next, as shown in FIG. 1B, a lower sacrificial film 103 is formed to a thickness of 0.3 μm on the insulating substrate 101 and the lower electrodes 102a and 102b. The formation of the lower sacrificial film 103 will be described in more detail.
The sol formed by hydrolyzing and dehydrating and condensing silicon alkoxide, which is a G material, is applied to the lower electrode 10.
Spin coating is performed on the insulating substrate 101 including 2a and 102b to form a film using the sol. Thereafter, an oxygen plasma treatment and a heat treatment at 400 ° C. are performed, so that the lower sacrifice film 103 is formed by converting the sol film into a silicon oxide film. As described above, since the lower sacrificial film 103 is formed by the SOG method, the lower sacrificial film 103 can be formed to have a flat surface as shown in FIG.
【００１４】次に、図１（ｃ）に示すように、プラズマ
ＣＶＤ法で形成したシリコン窒化物（Ｐ−ＳｉＮ）から
なる上部犠牲膜１０４を膜厚０．４μｍ程度に形成す
る。次に、図１（ｄ）に示すように、公知のフォトリソ
グラフィ技術およびエッチング技術により、下部電極１
０２ｂ上部にあたる位置にスルーホール１０５を形成す
る。そして、図１（ｅ）に示すように、スルーホール１
０５内を埋め込み下部電極１０２ｂに接続する支持梁１
０６を形成し、また、この支持梁１０６に接着して接続
する可動電極１０７を形成する。ここで、支持梁１０６
および可動電極１０７は、例えばアルミニウムから構成
し膜厚０．５μｍ程度に形成する。これら支持梁１０６
と可動電極１０７とで上部電極１０８が構成される。Next, as shown in FIG. 1C, an upper sacrificial film 104 made of silicon nitride (P-SiN) is formed to a thickness of about 0.4 μm by a plasma CVD method. Next, as shown in FIG. 1D, the lower electrode 1 is formed by a known photolithography technique and etching technique.
A through-hole 105 is formed at a position corresponding to the upper part of 02b. Then, as shown in FIG.
05 that buries the inside of the support electrode 05 and connects to the lower electrode 102b
No. 06 is formed, and a movable electrode 107 connected to the support beam 106 by bonding is formed. Here, the support beam 106
The movable electrode 107 is made of, for example, aluminum and has a thickness of about 0.5 μm. These support beams 106
And the movable electrode 107 constitute an upper electrode 108.
【００１５】そして、図１（ｆ）に示すように、下部犠
牲膜１０３および上部犠牲膜１０４を除去する。この除
去は、例えば、ＣＦ4 ガスとＯ2 ガスとの混合ガスによ
るＣＦ4／Ｏ2プラズマを用いたドライエッチングにより
行う。このとき、エッチング処理室に対するＣＦ4 ガス
の流量は２４０sccm、Ｏ2 ガスの流量は１０sccmとし
た、また、そのエッチング処理室における圧力は１Ｔｏ
ｒｒとし、プラズマを発生させるためのマイクロ波パワ
ーは３００Ｗとした。Then, as shown in FIG. 1F, the lower sacrificial film 103 and the upper sacrificial film 104 are removed. This removal is performed, for example, by dry etching using CF 4 / O 2 plasma with a mixed gas of CF 4 gas and O 2 gas. At this time, the flow rate of the CF 4 gas to the etching chamber was 240 sccm, the flow rate of the O 2 gas was 10 sccm, and the pressure in the etching chamber was 1 To.
rr, and microwave power for generating plasma was 300 W.
【００１６】ここで、 図１（ｅ）での構造の第２の電
極６の下部にある積層構造の下部犠牲膜１０３および第
２の犠牲膜４をエッチングする際の模式図を図６に示
す。上述した条件のＣＦ4／Ｏ2プラズマでエッチングす
る場合、Ｐ−ＳｉＮの方がＳＯＧ膜よりエッチングレー
トが５倍大きい。図３に示すように、上部電極１０８下
部の上部犠牲膜１０４は、上部が上部電極１０８により
覆われているため、垂直方向のエッチングは起こらず、
上部電極端部からの横方向のエッチング３０１により除
去される。また、下部犠牲膜１０３においても、エッチ
ングの初期段階では、やはり横方向のエッチングにより
除去されていく。Here, FIG. 6 is a schematic diagram when the lower sacrificial film 103 and the second sacrificial film 4 of the laminated structure below the second electrode 6 of the structure of FIG. 1E are etched. . When etching with CF 4 / O 2 plasma under the above conditions, the etching rate of P-SiN is five times higher than that of the SOG film. As shown in FIG. 3, the upper sacrificial film 104 below the upper electrode 108 is not etched in the vertical direction because the upper portion is covered by the upper electrode 108.
It is removed by lateral etching 301 from the upper electrode end. Also, the lower sacrificial film 103 is also removed by the lateral etching in the initial stage of the etching.
【００１７】ここで、上部犠牲膜１０４はＰ−ＳｉＮで
構成してあるため、ＳＯＧ膜から構成された下部犠牲膜
１０３に比較して先にエッチング除去される。したがっ
て、下部犠牲膜１０３はその上面がドライエッチングに
おけるエッチャントに暴露することになり、上方向から
のエッチング３０２にも除去される。このため、下部犠
牲膜１０３は上方向と横方向の両方からエッチングされ
るため、総合的なエッチング速度が速くなる。この結
果、Ｐ−ＳｉＮからなる上層犠牲膜１０４が上部に配置
されていることで、ＳＯＧ膜からなる下部犠牲膜１０３
の除去速度は、それが単層の場合と比較して５倍とな
る。この結果エッチング時間も１／５ですむ。そして、
このように、下部犠牲膜１０３と上部犠牲膜１０４とを
除去することで、可動電極１０７は支持梁１０６により
空中に支えられた構造となり、可動部を有した上部電極
１０８が形成されることになる。Here, since the upper sacrificial film 104 is made of P-SiN, it is etched away earlier than the lower sacrificial film 103 made of an SOG film. Therefore, the upper surface of the lower sacrificial film 103 is exposed to the etchant in the dry etching, and is also removed by the etching 302 from above. For this reason, since the lower sacrificial film 103 is etched from both the upper direction and the lateral direction, the overall etching rate is increased. As a result, since the upper sacrificial film 104 made of P-SiN is disposed on the upper portion, the lower sacrificial film 103 made of the SOG film is formed.
Is five times faster than that of a single layer. As a result, the etching time can be reduced to 1/5. And
By removing the lower sacrificial film 103 and the upper sacrificial film 104 in this manner, the movable electrode 107 has a structure supported in the air by the support beam 106, and the upper electrode 108 having a movable portion is formed. Become.
【００１８】このように、この実施の形態１によれば、
平坦化が可能な材料からなる膜と、エッチングレートが
高い材料からなる膜との２層で犠牲膜を構成するように
したので、犠牲膜の平坦化と犠牲膜除去処理の短時間化
をはかることができる。なお、この実施の形態１では、
下部犠牲膜１０３にＳＯＧを、上部犠牲膜１０４にＰ−
ＳｉＮを使用したが、これに限るものではない。下部犠
牲膜には、複雑な工程を必要とせずに平坦化が可能な膜
を用い、この上の上部犠牲膜には、微小構造体を構成す
る部材に比較してエッチングレートが十分に大きい材料
を用いるようにすればよく、他の物質の組み合わせても
構わないことは言うまでもない。また、上記実施の形態
１では、犠牲膜除去処理にＣＦ4／Ｏ2プラズマを使用し
たが、これに限るものではなく、下部犠牲膜および上部
犠牲膜を除去することができ、上部犠牲膜のエッチング
レートが微小構造体を構成する部材に比較し十分に大き
い処理を用いるようにすればよい。As described above, according to the first embodiment,
Since the sacrifice film is composed of a film made of a material that can be planarized and a film made of a material having a high etching rate, the sacrifice film is planarized and the sacrifice film removal process is shortened. be able to. In the first embodiment,
The lower sacrificial film 103 is made of SOG, and the upper sacrificial film 104 is made of P-
Although SiN was used, it is not limited to this. For the lower sacrificial film, a film that can be planarized without requiring a complicated process is used, and for the upper sacrificial film, a material having an etching rate sufficiently higher than that of the members constituting the microstructure is used. Needless to say, a combination of other substances may be used. In the first embodiment, the CF 4 / O 2 plasma is used for the sacrificial film removing process. However, the present invention is not limited to this. The lower sacrificial film and the upper sacrificial film can be removed, and the upper sacrificial film can be removed. What is necessary is just to use the process whose etching rate is sufficiently large compared with the member which comprises a microstructure.
【００１９】実施の形態２ 次に、この発明の第２の実施の形態を示す。図２は、こ
の発明の第２の実施の形態における微小構造体の製造工
程を示す要部断面図である。この実施の形態２において
も、加速度センサーを例にとり説明する。まず、図２
（ａ）に示すように、絶縁性の基板２０１上に、例えば
アルミニウムからなる下部電極２０２ａ，２０２ｂを形
成する。これは、例えば、基板２０１上にスパッタ法に
よりアルミニウム膜を膜厚０．３μｍ程度に成膜し、こ
れを公知のフォトリソグラフィ技術およびエッチング技
術で加工することにより形成すればよい。加えて、この
実施の形態２では、それらの上に、例えば、ＥＣＲプラ
ズマＣＶＤ法により形成したシリコン酸化物（ＥＣＲ−
ＳｉＯ2 ）からなる保護膜２０３を形成する。Second Embodiment Next, a second embodiment of the present invention will be described. FIG. 2 is a fragmentary cross-sectional view showing a process for manufacturing a microstructure according to the second embodiment of the present invention. Also in the second embodiment, description will be made using an acceleration sensor as an example. First, FIG.
As shown in (a), lower electrodes 202a and 202b made of, for example, aluminum are formed on an insulating substrate 201. This may be formed, for example, by forming an aluminum film to a thickness of about 0.3 μm on the substrate 201 by a sputtering method and processing the aluminum film by a known photolithography technique and etching technique. In addition, in the second embodiment, for example, a silicon oxide (ECR-
A protective film 203 made of SiO 2 ) is formed.
【００２０】次に、図２（ｂ）に示すように、その保護
膜２０３上に、ポリイミドからなる下部犠牲膜２０４を
膜厚０．５μｍに形成する。これは、ポリイミドをワニ
ス状態で保護膜２０３上にスピン塗布し、これを熱硬化
させればよい。このポリイミドからなる膜は、塗布する
だけで表面を平坦に形成できる。次に、図２（ｃ）に示
すように、プラズマＣＶＤ法で形成したシリコン窒化物
（Ｐ−ＳｉＮ）からなる上部犠牲膜２０５を膜厚０．４
μｍ程度に形成する。次に図２（ｄ）に示すように、公
知のフォトリソグラフィ技術およびエッチング技術によ
り、下部電極２０２ｂ上部にあたる位置にスルーホール
２０６を形成する。Next, as shown in FIG. 2B, a lower sacrificial film 204 made of polyimide is formed on the protective film 203 to a thickness of 0.5 μm. This can be achieved by spin-coating polyimide in a varnish state on the protective film 203 and thermally curing the same. The surface of this polyimide film can be formed flat only by coating. Next, as shown in FIG. 2C, an upper sacrificial film 205 made of silicon nitride (P-SiN) formed by a plasma CVD method has a thickness of 0.4.
It is formed to about μm. Next, as shown in FIG. 2D, a through hole 206 is formed at a position above the lower electrode 202b by a known photolithography technique and etching technique.
【００２１】そして、図２（ｅ）に示すように、スルー
ホール２０６内を埋め込み下部電極２０２ｂに接続する
支持梁２０７を形成し、また、この支持梁２０７に接着
して接続する可動電極２０８を形成する。ここで、支持
梁２０７および可動電極２０８は、例えばアルミニウム
から構成し、膜厚０．５μｍ程度に形成する。これら支
持梁２０７と可動電極２０８とで上部電極２０９が構成
される。次に、図２（ｆ）に示すように、上部犠牲膜２
０５をエッチング除去する。これは、例えば、ＣＦ4 ガ
スとＯ2 ガスとの混合ガスによるＣＦ4／Ｏ2プラズマを
用いたドライエッチングにより行う。Then, as shown in FIG. 2E, a supporting beam 207 is formed to fill the through hole 206 and connect to the lower electrode 202b, and a movable electrode 208 bonded to and connected to the supporting beam 207 is formed. Form. Here, the support beam 207 and the movable electrode 208 are made of, for example, aluminum and have a thickness of about 0.5 μm. An upper electrode 209 is composed of the support beam 207 and the movable electrode 208. Next, as shown in FIG.
05 is removed by etching. This is performed, for example, by dry etching using CF 4 / O 2 plasma with a mixed gas of CF 4 gas and O 2 gas.
【００２２】このとき、エッチング処理室に対するＣＦ
4 ガスの流量は２４０sccm、Ｏ2 ガスの流量は１０sccm
とした、また、そのエッチング処理室における圧力は１
Ｔｏｒｒとし、プラズマを発生させるためのマイクロ波
パワーは３００Ｗとした。このＣＦ4／Ｏ2プラズマでエ
ッチングする場合、Ｐ−ＳｉＮの方がポリイミドよりエ
ッチングレートが６倍大きい。このため、このドライエ
ッチングでは、図２（ｆ）に示すように、上部犠牲膜２
０５はほぼ除去されるが、下部犠牲膜２０４はわずかし
かエッチングされない。At this time, the CF with respect to the etching chamber is
4 gas flow rate is 240 sccm, O 2 gas flow rate is 10 sccm
The pressure in the etching chamber was 1
Torr, and microwave power for generating plasma was 300 W. When etching with this CF 4 / O 2 plasma, the etching rate of P-SiN is 6 times higher than that of polyimide. For this reason, in this dry etching, as shown in FIG.
05 is almost removed, but the lower sacrificial film 204 is only slightly etched.
【００２３】次に、図２（ｇ）に示すように、Ｏ2 プラ
ズマにより、下部犠牲膜２０４をエッチング除去する。
この下部犠牲膜２０４は有機材料であるポリイミドから
構成されている。このため、下部犠牲膜２０４はＯ2 プ
ラズマにより容易に除去できる。また、このエッチング
では、下部犠牲膜２０４上部が露出しているため、より
早くエッチングが完了する。これに対し、このＯ2 プラ
ズマでは、無機材料は殆どエッチングできないため、保
護膜２０３や他の微小構造体の部材は、殆どエッチング
されない。しかし、あまりエッチング処理時間が長い
と、他の微小構造体の部材表面が酸化されるなどダメー
ジを受けることもある。しかし、この実施の形態２によ
れば、下部犠牲膜２０４の除去段階では、その表面が露
出しているので、エッチング除去処理がより迅速に行
え、それらダメージを抑制することができる。Next, as shown in FIG. 2G, the lower sacrificial film 204 is removed by etching using O 2 plasma.
The lower sacrificial film 204 is made of polyimide, which is an organic material. Therefore, the lower sacrificial film 204 can be easily removed by O 2 plasma. Further, in this etching, the etching is completed earlier because the upper portion of the lower sacrificial film 204 is exposed. On the other hand, with the O 2 plasma, the inorganic material can hardly be etched, so that the protective film 203 and other members of the microstructure are hardly etched. However, if the etching time is too long, the surface of the member of another microstructure may be oxidized and may be damaged. However, according to the second embodiment, since the surface of the lower sacrificial film 204 is exposed at the stage of removing the lower sacrificial film 204, the etching removal process can be performed more quickly and the damage can be suppressed.
【００２４】以上示したように、この実施の形態２で
は、下部犠牲膜にポリイミド膜を用いることで、下層に
配線層が存在していても、その表面を平坦に形成でき
る。そして、そのポリイミドからなる下部犠牲膜の上
に、微小構造体を構成する材料よりエッチングされやす
い材料からなる上部犠牲膜を備えるようにした。この結
果、この実施の形態２によれば、上記実施の形態１と同
様に、犠牲膜表面を平坦に形成できるとともに、この犠
牲膜の除去処理の短時間化を実現できる。As described above, in the second embodiment, by using the polyimide film for the lower sacrificial film, the surface can be formed flat even if the wiring layer is present in the lower layer. Then, on the lower sacrificial film made of the polyimide, an upper sacrificial film made of a material which is more easily etched than the material constituting the microstructure is provided. As a result, according to the second embodiment, as in the first embodiment, the surface of the sacrificial film can be formed flat, and the time required for removing the sacrificial film can be reduced.
【００２５】ところで、この実施の形態２では、図２に
示すように、下部犠牲膜２０４下に保護膜２０３を備え
るようにした。これば、ポリイミドからなる膜は吸湿性
を有するため、下部電極２０２ａ，２０２ｂ上に直接形
成すると、下部電極２０２ａ，２０２ｂを構成する材料
によっては腐食するなどの問題が発生する。このため、
ポリイミドからなる膜が下部電極２０２ａ，２０２ｂに
直接接触しないように、保護膜２０３を備えるようにし
た。なお、下部電極２０２ａ，２０２ｂ上に直接ポリイ
ミドからなる膜を形成しても、それら下部電極２０２
ａ，２０２ｂがダメージを受けない材料で構成されてい
る場合、保護膜を備えなくてもよい。In the second embodiment, as shown in FIG. 2, the protective film 203 is provided below the lower sacrificial film 204. In this case, since the polyimide film has a hygroscopic property, if it is formed directly on the lower electrodes 202a and 202b, a problem such as corrosion occurs depending on the material forming the lower electrodes 202a and 202b. For this reason,
The protective film 203 is provided so that the polyimide film does not directly contact the lower electrodes 202a and 202b. Even if a film made of polyimide is formed directly on the lower electrodes 202a and 202b,
When a and 202b are made of a material that is not damaged, the protective film may not be provided.
【００２６】なお、上記実施の形態２においては、下部
犠牲膜にポリイミドを用いるようにしたが、これに限る
ものではない。塗布などの簡便な方法により下層の電極
などの凹凸を吸収して表面が平坦に形成でき、酸素プラ
ズマによりエッチングできる材料を、下部犠牲膜の形成
に用いればよく、他の有機材料を用いるようにしてもよ
い。また、上記実施の形態１，２では、犠牲膜として２
層の積層構造としたが、これに限るものではなく、３層
以上の積層構造でもよい。また、すべての実施の形態に
おいて犠牲膜を２層にする目的が除去処理の短時間化と
平坦化の両立であったが、本発明によれば下部構造の保
護や、密着性の確保等、他の目的を同時に実現するよう
な犠牲膜を選択できるようになることは言うまでもな
い。In the second embodiment, polyimide is used for the lower sacrificial film. However, the present invention is not limited to this. A material that can absorb the unevenness of the lower electrode by a simple method such as coating and can form a flat surface and can be etched by oxygen plasma may be used for forming the lower sacrificial film, and other organic materials may be used. You may. In the first and second embodiments, the sacrificial film is formed as 2
Although the laminated structure of the layers is adopted, the present invention is not limited to this, and a laminated structure of three or more layers may be used. Further, in all of the embodiments, the purpose of making the sacrificial film two layers was to achieve both the reduction in the time of the removal process and the planarization. However, according to the present invention, the protection of the lower structure, the securing of the adhesion, etc. It goes without saying that a sacrificial film that simultaneously achieves another purpose can be selected.
【００２７】[0027]
【発明の効果】以上説明したように、この発明では、基
板上に形成されて電極を備えた下部構造体および可動す
る上部構造体を備え、上部構造体はその少なくとも一部
が下部構造体の上部に配置され、かつ、上部構造体は下
部構造体より離間して備えられた微小構造体を製造する
微小構造体の製造方法においてなされたものであり、ま
ず、基板上に下部構造体を形成し、次に、下部構造体を
含む基板上に下部犠牲膜をその表面が平坦となるように
形成し、次に、下部犠牲膜上に上部犠牲膜を形成し、下
部犠牲膜および上部犠牲膜の一部側面が露出するように
上部犠牲膜上に上部構造体を形成し、次に、微小構造体
を構成する材料に比較して上部犠牲膜および下部犠牲膜
の方がエッチングレートの高い、かつ、下部犠牲膜に比
較して上部犠牲膜の方がエッチングレートの高い条件の
エッチングにより上部犠牲膜および下部犠牲膜を選択的
に除去するようにした。また、この発明の微小構造体の
製造方法は、まず、基板上に下部構造体を形成し、次
に、下部構造体を含む基板上に下部犠牲膜をその表面が
平坦となるように形成し、次に、下部犠牲膜上に上部犠
牲膜を形成し、次に、下部犠牲膜および上部犠牲膜の一
部側面が露出するように上部犠牲膜上に上部構造体を形
成し、次に、微小構造体を構成する材料および下部犠牲
膜に比較して上部犠牲膜の方がエッチングレートの高い
条件のエッチングにより上部犠牲膜を除去し、そして、
微小構造体を構成する材料に比較して下部犠牲膜の方が
エッチングレートの高い条件のエッチングにより下部犠
牲膜を除去するようにした。したがって、まず、上部犠
牲膜は平坦な状態の上に形成されるので、その表面は平
坦に形成され、結果として、上部構造体も平坦な状態の
上に形成されることになる。そして、下部犠牲膜は横方
向に加え上部方向からもエッチングされるようになる。As described above, according to the present invention, the lower structure provided on the substrate and provided with the electrodes and the movable upper structure are provided, and the upper structure is at least partially formed of the lower structure. The upper structure is disposed in the upper structure, and the upper structure is formed in a method of manufacturing a micro structure for manufacturing a micro structure provided apart from the lower structure. First, the lower structure is formed on a substrate. Then, a lower sacrificial film is formed on the substrate including the lower structure so as to have a flat surface, and then an upper sacrificial film is formed on the lower sacrificial film, and the lower sacrificial film and the upper sacrificial film are formed. An upper structure is formed on the upper sacrificial film such that a part of the side surface is exposed, and then the upper sacrificial film and the lower sacrificial film have a higher etching rate than the material forming the microstructure. In addition, the upper sacrificial film is compared with the lower sacrificial film. It is was to selectively remove the upper sacrificial layer and the lower sacrificial layer by etching with high etch rates conditions. In the method of manufacturing a microstructure according to the present invention, first, a lower structure is formed on a substrate, and then a lower sacrificial film is formed on the substrate including the lower structure so that the surface is flat. Next, an upper sacrificial film is formed on the lower sacrificial film, and then, an upper structure is formed on the upper sacrificial film such that a part of the lower sacrificial film and the upper sacrificial film are exposed. The upper sacrificial film is removed by etching at a higher etching rate in the upper sacrificial film compared to the material constituting the microstructure and the lower sacrificial film, and
The lower sacrificial film is removed by etching under a condition where the etching rate of the lower sacrificial film is higher than that of the material constituting the microstructure. Therefore, first, since the upper sacrificial film is formed on a flat state, the surface thereof is formed flat, and as a result, the upper structure is also formed on the flat state. Then, the lower sacrificial film is etched not only from the lateral direction but also from the upper direction.
【００２８】この結果、本実施の形態によれば、微小構
造体の上部構造体を平坦な状態で形成できる上で、微小
構造体の構造体のエッチングや表面の変質が抑制できる
ようになる。また、エッチングレートの小さな物質も犠
牲膜として使用可能となるため、下層犠牲膜に下部構造
体の保護や下地との密着性の確保等の機能を持つような
物質を使用することが可能となる。As a result, according to the present embodiment, the upper structure of the microstructure can be formed in a flat state, and the etching of the structure of the microstructure and the deterioration of the surface can be suppressed. In addition, since a substance having a small etching rate can be used as a sacrificial film, it is possible to use a substance having a function of protecting a lower structure, securing adhesion to a base, and the like as the lower sacrificial film. .
【図１】 この発明の実施の形態１における微小構造体
の製造工程を示す要部断面図である。FIG. 1 is a fragmentary cross-sectional view showing a step for manufacturing a microstructure according to Embodiment 1 of the present invention.
【図２】 この発明の第２の実施の形態における微小構
造体の製造工程を示す要部断面図である。FIG. 2 is a fragmentary cross-sectional view showing a process for manufacturing a microstructure according to a second embodiment of the present invention.
【図３】 実施の形態１におけるエッチングの状態を説
明するための説明図である。FIG. 3 is an explanatory diagram for describing an etching state in the first embodiment.
【図４】 従来よりある微小構造体の製造工程を示す要
部断面図である。FIG. 4 is a fragmentary cross-sectional view showing a manufacturing process of a conventional microstructure.
【図５】 従来よりある微小構造体の製造方法で作製さ
れた、微小構造体の要部を示す断面図である。FIG. 5 is a cross-sectional view showing a main part of a microstructure manufactured by a conventional method for manufacturing a microstructure.
【図６】 従来よりある微小構造体の製造方法を説明す
るための説明図である。FIG. 6 is an explanatory diagram for explaining a conventional method for manufacturing a microstructure.
１０１…基板、１０２ａ，１０２ｂ…下部電極、１０３
…下部犠牲膜、１０４…上部犠牲膜、１０５…スルーホ
ール、１０６…支持梁、１０７…可動電極、１０８…上
部電極。101: substrate, 102a, 102b: lower electrode, 103
... Lower sacrificial film, 104 upper sacrificial film, 105 through hole, 106 support beam, 107 movable electrode, 108 upper electrode.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 久良木 億 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 ──────────────────────────────────────────────────の Continuing from the front page (72) Inventor Kuraki Billion 3-2-1, Nishishinjuku, Shinjuku-ku, Tokyo Nippon Telegraph and Telephone Corporation
Claims (5)
造体および可動する上部構造体を備え、前記上部構造体
はその少なくとも一部が前記下部構造体の上部に配置さ
れ、かつ、前記上部構造体は前記下部構造体より離間し
て備えられた微小構造体を製造する微小構造体の製造方
法において、 前記基板上に下部構造体を形成する第１の工程と、 前記下部構造体を含む前記基板上に下部犠牲膜をその表
面が平坦となるように形成する第２の工程と、 前記下部犠牲膜上に上部犠牲膜を形成する第３の工程
と、 前記下部犠牲膜および上部犠牲膜の一部側面が露出する
ように前記上部犠牲膜上に前記上部構造体を形成する第
４の工程と、 前記微小構造体を構成する材料に比較して前記上部犠牲
膜および前記下部犠牲膜の方がエッチングレートの高
い、かつ、前記下部犠牲膜に比較して前記上部犠牲膜の
方がエッチングレートの高い条件のエッチングにより前
記上部犠牲膜および前記下部犠牲膜を選択的に除去する
第５の工程とを備えたことを特徴とする微小構造体の製
造方法。A lower structure having electrodes formed on a substrate and having a movable upper structure, wherein the upper structure is at least partially disposed above the lower structure, and A method of manufacturing a microstructure in which an upper structure is manufactured so as to be provided apart from the lower structure; a first step of forming the lower structure on the substrate; A second step of forming a lower sacrificial film on the substrate so as to have a flat surface, a third step of forming an upper sacrificial film on the lower sacrificial film, and the lower sacrificial film and the upper sacrificial film. A fourth step of forming the upper structure on the upper sacrificial film so that a partial side surface of the film is exposed; and the upper sacrificial film and the lower sacrificial film in comparison with a material constituting the microstructure. Has a higher etching rate And a fifth step of selectively removing the upper sacrificial film and the lower sacrificial film by etching under a condition that the upper sacrificial film has a higher etching rate than the lower sacrificial film. A method for manufacturing a featured microstructure.
造体および可動する上部構造体を備え、前記上部構造体
はその少なくとも一部が前記下部構造体の上部に配置さ
れ、かつ、前記上部構造体は前記下部構造体より離間し
て備えられた微小構造体を製造する微小構造体の製造方
法において、 前記基板上に下部構造体を形成する第１の工程と、 前記下部構造体を含む前記基板上に下部犠牲膜をその表
面が平坦となるように形成する第２の工程と、 前記下部犠牲膜上に上部犠牲膜を第３の工程と、 前記下部犠牲膜および上部犠牲膜の一部側面が露出する
ように前記上部犠牲膜上に前記上部構造体を形成する第
４の工程と、 前記微小構造体を構成する材料および前記下部犠牲膜に
比較して前記上部犠牲膜の方がエッチングレートの高い
条件のエッチングにより前記上部犠牲膜を除去する第５
の工程と、 前記微小構造体を構成する材料に比較して前記下部犠牲
膜の方がエッチングレートの高い条件のエッチングによ
り前記下部犠牲膜を除去する第６の工程とを備えたこと
を特徴とする微小構造体の製造方法。2. A lower structure having electrodes formed on a substrate and having a movable upper structure, wherein at least a part of the upper structure is disposed above the lower structure, and A method of manufacturing a microstructure in which an upper structure is manufactured so as to be provided apart from the lower structure; a first step of forming the lower structure on the substrate; A second step of forming a lower sacrificial film on the substrate so as to have a flat surface; a third step of forming an upper sacrificial film on the lower sacrificial film; A fourth step of forming the upper structure on the upper sacrificial film such that a part of the side surface is exposed; and forming the upper sacrificial film in comparison with the material constituting the microstructure and the lower sacrificial film. Is the condition of high etching rate. Fifth of removing the upper sacrificial layer by quenching
And a sixth step of removing the lower sacrificial film by etching under conditions where the lower sacrificial film has a higher etching rate than the material constituting the microstructure. Of manufacturing microstructures.
造方法において、 前記第５の工程のエッチングはドライエッチングである
ことを特徴とする微小構造体の製造方法。3. The method for manufacturing a microstructure according to claim 1, wherein the etching in the fifth step is dry etching.
おいて、 前記第６の工程のエッチングはドライエッチングである
ことを特徴とする微小構造体の製造方法。4. The method for manufacturing a microstructure according to claim 2, wherein the etching in the sixth step is dry etching.
造体の製造方法において、 前記第１の工程の後の前記第２の工程の前に、前記下部
構造体を覆うように保護膜を形成することとを特徴とす
る微小構造体の製造方法。5. The method for manufacturing a microstructure according to claim 1, wherein the lower structure is protected so as to cover the lower structure before the second step after the first step. Forming a film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04525598A JP3441358B2 (en) | 1998-02-26 | 1998-02-26 | Manufacturing method of microstructure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04525598A JP3441358B2 (en) | 1998-02-26 | 1998-02-26 | Manufacturing method of microstructure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11243214A true JPH11243214A (en) | 1999-09-07 |
| JP3441358B2 JP3441358B2 (en) | 2003-09-02 |
Family
ID=12714181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04525598A Expired - Fee Related JP3441358B2 (en) | 1998-02-26 | 1998-02-26 | Manufacturing method of microstructure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3441358B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003012859A1 (en) * | 2001-07-30 | 2003-02-13 | Mitsubishi Denki Kabushiki Kaisha | Electrode structure, and method for manufacturing thin-film structure |
| EP1556307A1 (en) * | 2002-10-24 | 2005-07-27 | Koninklijke Philips Electronics N.V. | Method for manufacturing a micro-electromechanical device and micro-electromechanical device obtained therewith |
| US7485236B2 (en) | 2003-08-26 | 2009-02-03 | Qualcomm Mems Technologies, Inc. | Interference display cell and fabrication method thereof |
| US7709964B2 (en) | 2003-09-30 | 2010-05-04 | Qualcomm, Inc. | Structure of a micro electro mechanical system and the manufacturing method thereof |
| US7719754B2 (en) | 2008-09-30 | 2010-05-18 | Qualcomm Mems Technologies, Inc. | Multi-thickness layers for MEMS and mask-saving sequence for same |
| US7906353B2 (en) | 2004-09-27 | 2011-03-15 | Qualcomm Mems Technologies, Inc. | Method of fabricating interferometric devices using lift-off processing techniques |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0650986A (en) * | 1992-06-17 | 1994-02-25 | Motorola Inc | Tension-film-utilization type double-pin sensor |
| JPH08116070A (en) * | 1994-10-12 | 1996-05-07 | Nippondenso Co Ltd | Manufacture of semiconductor sensor |
| JPH08292113A (en) * | 1995-04-21 | 1996-11-05 | Mitsubishi Materials Corp | Pressure sensor and manufacture thereof |
| JPH0918018A (en) * | 1995-06-28 | 1997-01-17 | Nippondenso Co Ltd | Manufacture of semiconductor dynamic quantity sensor |
| JPH09260745A (en) * | 1996-03-27 | 1997-10-03 | Nissan Motor Co Ltd | Micro machine and method of manufacture |
| JPH09257618A (en) * | 1996-03-26 | 1997-10-03 | Toyota Central Res & Dev Lab Inc | Electro-static capacity type pressure sensor and production thereof |
| JPH09321318A (en) * | 1996-01-25 | 1997-12-12 | Motorola Inc | Semiconductor device with movable gate |
-
1998
- 1998-02-26 JP JP04525598A patent/JP3441358B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0650986A (en) * | 1992-06-17 | 1994-02-25 | Motorola Inc | Tension-film-utilization type double-pin sensor |
| JPH08116070A (en) * | 1994-10-12 | 1996-05-07 | Nippondenso Co Ltd | Manufacture of semiconductor sensor |
| JPH08292113A (en) * | 1995-04-21 | 1996-11-05 | Mitsubishi Materials Corp | Pressure sensor and manufacture thereof |
| JPH0918018A (en) * | 1995-06-28 | 1997-01-17 | Nippondenso Co Ltd | Manufacture of semiconductor dynamic quantity sensor |
| JPH09321318A (en) * | 1996-01-25 | 1997-12-12 | Motorola Inc | Semiconductor device with movable gate |
| JPH09257618A (en) * | 1996-03-26 | 1997-10-03 | Toyota Central Res & Dev Lab Inc | Electro-static capacity type pressure sensor and production thereof |
| JPH09260745A (en) * | 1996-03-27 | 1997-10-03 | Nissan Motor Co Ltd | Micro machine and method of manufacture |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003012859A1 (en) * | 2001-07-30 | 2003-02-13 | Mitsubishi Denki Kabushiki Kaisha | Electrode structure, and method for manufacturing thin-film structure |
| US6812568B2 (en) | 2001-07-30 | 2004-11-02 | Mitsubishi Denki Kabushiki Kaisha | Electrode structure, and method for manufacturing thin-film structure |
| JPWO2003012859A1 (en) * | 2001-07-30 | 2004-11-25 | 三菱電機株式会社 | Method for manufacturing electrode structure and thin film structure |
| CN100355057C (en) * | 2001-07-30 | 2007-12-12 | 三菱电机株式会社 | Electrode structure, and method for manufacturing thin-film structure |
| JP4540983B2 (en) * | 2001-07-30 | 2010-09-08 | 三菱電機株式会社 | Method for manufacturing electrode structure and thin film structure |
| DE10196677B4 (en) * | 2001-07-30 | 2014-03-13 | Mitsubishi Denki K.K. | Electrode structure and method of manufacturing a thin-film structural body |
| EP1556307A1 (en) * | 2002-10-24 | 2005-07-27 | Koninklijke Philips Electronics N.V. | Method for manufacturing a micro-electromechanical device and micro-electromechanical device obtained therewith |
| JP2006503717A (en) * | 2002-10-24 | 2006-02-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Method for manufacturing a microelectromechanical device and microelectromechanical device obtained by this method |
| US7485236B2 (en) | 2003-08-26 | 2009-02-03 | Qualcomm Mems Technologies, Inc. | Interference display cell and fabrication method thereof |
| US7709964B2 (en) | 2003-09-30 | 2010-05-04 | Qualcomm, Inc. | Structure of a micro electro mechanical system and the manufacturing method thereof |
| US7906353B2 (en) | 2004-09-27 | 2011-03-15 | Qualcomm Mems Technologies, Inc. | Method of fabricating interferometric devices using lift-off processing techniques |
| US7719754B2 (en) | 2008-09-30 | 2010-05-18 | Qualcomm Mems Technologies, Inc. | Multi-thickness layers for MEMS and mask-saving sequence for same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3441358B2 (en) | 2003-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9731962B2 (en) | MEMS device and fabrication method | |
| US9731960B2 (en) | MEMS capping method | |
| KR100574999B1 (en) | Method of forming pattern of semiconductor device | |
| JPH11243214A (en) | Manufacture of microscopic structure | |
| US7323355B2 (en) | Method of forming a microelectronic device | |
| US10199261B1 (en) | Via and skip via structures | |
| JP3123450B2 (en) | Semiconductor device and method of manufacturing the same | |
| US9082716B2 (en) | Method of manufacturing semiconductor device | |
| TWI720105B (en) | Method for fabricating semiconductor structures including a high resistivity layer, and related semiconductor structures | |
| JPH06244286A (en) | Manufacture of semiconductor device | |
| WO2004013038A3 (en) | Etch stop control for mems device formation | |
| JPH10199877A (en) | Method for forming protection film of semiconductor element | |
| JP2004130396A (en) | Micromachine | |
| JP3295172B2 (en) | Dry etching method and semiconductor device manufacturing method | |
| JP2743895B2 (en) | Method for manufacturing semiconductor device | |
| JPH0555455A (en) | Manufacture of semiconductor device | |
| JPH03108356A (en) | Manufacture of semiconductor substrate | |
| KR20200124623A (en) | Method and structure for low density silicon oxide for fusion bonding and debonding | |
| JPH02240947A (en) | Semiconductor device | |
| JPH10189543A (en) | Formation method for contact hole | |
| JPS61187251A (en) | Manufacture of semiconductor device | |
| JPH0794509A (en) | Semiconductor element and its manufacture | |
| JPH0621043A (en) | Manufacture of semiconductor device | |
| JPH088249A (en) | Method for forming interlayer insulation film | |
| JP2007287892A (en) | Method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140620 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |