JPH11238994A - 表面実装用基板 - Google Patents
表面実装用基板Info
- Publication number
- JPH11238994A JPH11238994A JP5428098A JP5428098A JPH11238994A JP H11238994 A JPH11238994 A JP H11238994A JP 5428098 A JP5428098 A JP 5428098A JP 5428098 A JP5428098 A JP 5428098A JP H11238994 A JPH11238994 A JP H11238994A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- shield cap
- wiring pattern
- surface mounting
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Abstract
多数の入出力端子を配設することができる表面実装用基
板を提供する。 【解決手段】 シールドキャップ50に基板20を把持
するための足部52を形成し、該足部52の下端が、基
板上面と基板底面の間に位置するようにシールドキャッ
プを基板に取り付ける。シールドキャップ50の足部5
2を、基板20の裏面に接触させていないため、該裏面
に多くの入出力端子を配設することが可能となる。ま
た、該シールドキャップ50を基板の上面で支持してい
ないため、基板上面の実装面積を大きくすることができ
る。
Description
面実装される、シールドキャップにて電磁シールドした
表面実装用基板に関するものである。
した表面実装用基板が配置されることがある。係る表面
実装用基板は、例えば、基板に配設されたICチップ等
のサポートモジュールとして、ICの単体の特性を補正
するため、ICの特性に適合するものが選択され取り付
けられている。この表面実装用基板は、数ミリ×数ミリ
の非常に小型の基板で、表面に抵抗、インダクタ、コン
デンサ等の受動素子が実装され、該実装表面は、電磁シ
ールド用のシールドキャップで覆われている。
としては、例えば、特開平4−216652号に開示さ
れているように、基板表面に実装する方法がある。この
方法では、図9(A)に示すように、基板220の表面
に、シールドキャップ250の取り付け用の配線パター
ン240を設け、該配線パターン240にシールドキャ
ップ250を半田230にて取り付ける。また、特開昭
63−314898号に記載されているように、シール
ドキャップにて基板周縁部を覆う方法もある。この方法
では、図9(B)に示すように、基板220の側面から
底面にかけて接続用の配線パターン240を設け、該シ
ールドキャップ250に基板220を嵌入し、配線パタ
ーン240とシールドキャップ250とを半田230に
より接続する。
(A)に示すように、シールドキャップを表面実装する
方法では、シールドキャップ250を実装するための配
線パターン240を設けるので、図中で示すように、該
配線パターン240の幅W1分だけ、上面の電子部品を
実装する面積が狭くなるという問題がある。
キャップを基板へ嵌入する方法においては、入出力端子
の配設に問題が生じる。即ち、相対的に大きな基板に置
いては、図9(B)中に示すようにピン290、或い
は、図9(C)に示すように基板290の裏面の中央部
にランド292を配設して、載置される基板への取り付
けは可能であるが、上述したようにICチップ等のサポ
ートモジュールを構成する表面実装用基板は、数ミリ角
であるため、ピンは大きさ的に配置不可能である。ま
た、図9(C)に示すようにランド292は、接続強度
及び信頼性から採用することが困難である。即ち、基板
中央のランド292にて接続すると、高い強度を発生し
得ないのに加えて、載置する基板と表面実装用基板との
間にあるランドが適正に接続できているかを光学的に確
認できない。このため、図9(D)に示すように表面実
装用基板の裏面の周囲に入出力端子280を配設すれ
ば、周囲で接続が取れるため、強固に基板に取り付け得
るのに加えて、入出力端子の半田付けが適正に行われて
いるか容易に確認できる。しかし、図8(B)に示すよ
うに、シールドキャップを基板へ嵌入する方法において
は、アースへ接続されるシールドキャップ250が基板
220の周囲を取り囲んでいるため、図9(D)に示す
ように基板の周縁に及ぶようには、入出力端子を配設す
ることができなかった。
(A)のように、シールドキャップ250に足部252
を設け、該足部252のみを、基板220の裏面まで延
在させる方法もある。しかしながら、係る方法において
も、図10(A)に示す表面実装用基板の裏面を表す図
10(B)のように、シールドキャップ250の足部2
52が存在するため、入出力端子280の配設に制約を
受ける。即ち、サポートモジュール用の小型の表面実装
用基板において、多数本の入出力端子を配設することは
できなかった。
なされたものであり、その目的とするところは、上面の
実装面積を大きくすると共に、裏面に多数の入出力端子
を配設することができる表面実装用基板を提供すること
にある。
目的を達成するため、基板上面を電子部品の実装面と
し、基板底面に入出力端子を配設し、該基板表面をシー
ルドキャップで覆った表面実装用基板であって、前記シ
ールドキャップに前記基板を把持するための足部を形成
し、前記足部の下端が前記基板上面と前記基板底面の間
に位置するように、前記シールドキャップを該基板に取
り付けたことを技術的特徴とする。
記基板の側面に、前記シールドキャップの足部を嵌入す
るための凹部を設けたことを技術的特徴とする。
て、前記基板側面の前記凹部を、前記シールドキャップ
の足部の下端面と当接するように形成し、該基板の底面
にキャスタレーションを形成したことを技術的特徴とす
る。
て、前記基板側面の前記凹部を、基板の上面から裏面ま
で貫通するよう形成したことを技術的特徴とする。
キャップの足部を基板の裏面に接触させていないため、
該裏面に多くの入出力端子を配設することが可能とな
る。また、該シールドキャップを基板の上面で支持して
いないため、基板上面の実装面積を大きくすることがで
きる。
面に設けた凹部でシールドキャップの足部を嵌入・固定
するため、シールドキャップを強固に固定することがで
きる。
の凹部をシールドキャップの足部の下端面と当接するよ
うに形成することで、シールドキャップとの接触を防
ぎ、該基板の底面にキャスタレーションを配設すること
を可能にする。ここで、裏面にキャスタレーションを設
けることで、該表面実装用基板を載置する基板に対し
て、該表面実装用基板を強固に固定することができる。
凹部を基板の上面から裏面まで貫通するよう形成してあ
るため、製造が容易である。
る表面実装用基板について図を参照して説明する。本実
施形態の表面実装用基板は、携帯無線機の基板に配設さ
れたICチップ等のサポートモジュールとして、ICの
単体の特性を補正するため、ICの特性に適合するもの
が選択され取り付けられる。
0の全体の構成、即ち、基板20にシールドキャップ5
0を載置した状態を示す斜視図であり、図2は、図1に
示す基板20にシールドキャップ50を載置する前の状
態を示す斜視図であり、また、図3は、図2に示す基板
20の裏面側に形成されるキャスタレーションを説明す
るための図である。図2に示すように基板20は、縦
6.3mm、横5.0mm、高さ1.0mmに形成されてい
る。図1に示すようにシールドキャップ50には、下方
に延在する足部52が形成されており、図2に示すよう
に基板20の側面には、該足部52を嵌入するための凹
部22が穿設されている。該凹部22内には、シールド
キャップ50との接続用の配線パターン42が配設され
ている。該基板20の上面には、抵抗、インダクタ(コ
イル)、コンデンサを実装するための配線パターン40
が形成されており、裏面には、図3に示すようにキャス
タレーション24が形成されている。該キャスタレーシ
ョン24には、配線パターン44が配設されている。
基板20の裏面には、周縁まで延在する配線パターン4
6が形成されている。それぞれの配線パターン46に
は、キャスタレーション24が各々配設されている。該
配線パターン46と、図3を参照して上述したキャスタ
レーション24内の配線パターン44とが、それぞれ入
出力端子を形成する。
す。基板は、下側から第1層31、第2層32、第3層
33、第4層34、第5層35の5枚の厚さ0.2mmの
ガラスセラミック板から成る。第1層31の外周には、
図3を参照して上述したキャスタレーション24が形成
され、内部にはビア61が形成されている。キャスタレ
ーション24の側壁には、図2を参照して上述したよう
に配線パターン44が配設されている。第1層31の裏
面には、図5(D)を参照して上述したようにキャスタ
レーション24と共に入出力端子を形成する配線パター
ン46が形成されている。ビア61は、図5(D)を参
照して上述した入出力端子を構成する配線パターン46
と上層(第2層32)のビア62Aとを接続するために
配設されている。
と、第3層のビア63とを接続するためのビア62A
と、第3層のビア63との接続用のビア62Bと、該ビ
ア62Aとビア62Bとを結ぶ配線パターン72Aと、
図2を参照して上述した基板の凹部22に配設される配
線パターン42の下端面を構成する配線パターン42a
と、ビア62Aと配線パターン42aとを結ぶ配線パタ
ーン72Bとが形成されている。
A、62Bと、第4層のビア64とを接続するめのビア
63が形成され、図2を参照して上述した基板20の側
面の凹部22を形成する切り欠き33aが側部に形成さ
れ、該切り欠き33aには、配線パターン42(図2参
照)の一部を構成する配線パターン42bが配設されて
いる。
と、第5層のビア(図示せず)とを接続するめのビア6
4が形成され、図2を参照して上述した凹部22を形成
する切り欠き34aが側部に形成され、該切り欠き34
aには、配線パターン42(図2参照)の一部を構成す
る配線パターン42cが配設されている。更に、ビア6
4相互を接続する配線パターン74Aと、ビア64と配
線パターン42cとを接続する配線パターン74Bとが
配設されている。
電子部品を表面実装するための配線パターン40が配設
され、該配線パターンの下方には、第4層34側との接
続を取るための図示しないビアが形成されている。ま
た、第5層35の側部には、凹部22を形成する切り欠
き35aが側部に形成され、該切り欠き35aには、配
線パターン42の一部を構成する配線パターン42dが
配設されている。
ターン(入出力端子)と、基板20の上面の表面実装用
の配線パターン40とは、図4中に示すビア及び配線パ
ターンを介して接続される。同様に、図5(D)に示す
配線パターン(入出力端子)中のグランドと、シールド
キャップ50とは、ビア及び配線パターンを介して接続
される。このシールドキャップ50への接続について図
5を参照して更に詳細に説明する。
り付けた状態の基板20の側面図であり、図5(B)
は、図5(A)のB−B縦断面図であり、図5(C)
は、シールドキャップ取り付け前の基板20の平面図で
あり、図5(D)は、上述したように基板の底面図であ
る。図5(D)及び図5(B)に示すようにキャスタレ
ーション24内の配線パターン44及び基板底面の配線
パターン46は、入出力端子を形成する。該基板裏面に
は14本の入出力端子(配線パターン44,46)が設
けられ、図5(D)中でGで指示した配線パターンがグ
ランド端子として用いられる。図5(B)に示すようグ
ランド端子(配線パターン46、44)は、図4を参照
して上述した第1層31及び第2層32のビア61、6
2Aを介して、第2層32上に形成された配線パターン
72Bに接続される。そして、該配線パターン72Bに
より、図2を参照して上述した凹部22内の配線パター
ン42の一部を形成する配線パターン42a、及び、凹
部22内の配線パターン42の一部を形成する図4を参
照して上述した第3、第4、第5層33、34、35の
側面の配線パターン42b、42c、42dがグランド
端子へ接続される。
れる基板(図示せず)の半田ペーストの印刷された電極
に、図5(D)に示す入出力端子(配線パターン44、
46)が対応するように載置された状態で、リフローさ
れることにより、該半田印刷された電極と入出力端子と
が接続される。この際に、電極上の半田ペーストがキャ
スタレーション24まで上がって来ることで、表面実装
用基板10が該基板に対して強固に固定される。即ち、
第1実施形態の表面実装用基板10では、基板側面の凹
部22をシールドキャップ50の足部52の下端面と当
接するように形成することで、シールドキャップとキャ
スタレーションとの接触を防ぎ、該基板の底面のキャス
タレーション24にて、基板に対して表面実装用基板を
強固に固定できるようにしてある。
は、図10(B)を参照して上述した表面実装用基板2
20と異なり、シールドキャップ50の足部52を基板
の裏面に接触させていないため、図5(D)を参照して
上述したように該裏面に多くの入出力端子を配設するこ
とが可能となる。また、図9(A)を参照して上述した
従来技術の表面実装用基板と異なり、該シールドキャッ
プを基板の上面で支持していないため、基板上面の実装
面積を大きくすることができる。
では、基板の側面に設けた凹部22で、シールドキャッ
プ50の足部52を嵌入・固定するため、シールドキャ
ップを強固に固定することができる。
について説明する。まず、図4に示す各第1〜第5層を
構成するセラミックグリーンシートを用意する。この実
施形態では、図4中に示す各層を多数個取りするため大
判のセラミックグリーンシートを用い、それぞれのシー
トに金型を用いてパンチングし、ビア形成用の通孔を形
成する。ここで、第1層31を形成するシートについて
は、該ビアと共に、キャスタレーション24を形成する
ための通孔を形成する。引き続き、第3層33、第4層
34、第5層35を形成するためのシートについて、図
2を参照して上述したシールドキャップ50の足部52
を嵌入する凹部22を形成するための通孔を、金型を用
いてパンチングにより形成する。図6に第3層33を形
成するためのセラミックグリーンシート80を示す。該
シート80には、ビアを形成するための通孔82と、凹
部を形成するための通孔84が穿設されている。なお、
図4に示す第2層32を形成するシートには、凹部を形
成するための通孔を開けない。これは、上述したように
該第2層32に、シールドキャップ50の足部52の下
端を当接させることで、シールドキャップと第1層に形
成される入出力端子を形成するキャスタレーション24
とが接触しないようにするためである。
ストを充填し、配線パターンを構成するように導体ペー
ストによりパターンをスクリーン印刷し、また、キャス
タレーションを形成する通孔及び凹部を形成する通孔の
側面に真空吸引により導体ペーストを印刷する。
るシートを張り合わせ、脱脂してから、該セラミックグ
リーンシートの積層体及び導体ペーストを同時焼成す
る。表面に配設されている配線パターンに、無電解めっ
きによりニッケル及び金を析出させ全工程を終了する。
この後、基板上面の配線パターン40(図2参照)に抵
抗、コイル、コンデンサを表面実装し、この後、1つ1
つの表面実装用基板用の基板に裁断してから(即ち、図
6中の鎖線に沿って裁断が行われる)、シールドキャッ
プ50を取り付けることで表面実装用基板10を完成す
る。
面実装用基板110について、図7及び図8を参照して
説明する。図1乃至図5を参照して上述した実施形態に
おいては、基板20の側面に形成される凹部22は、シ
ールドキャップ50の足部52の下端が当接するように
形成されていた。これに対して、第2実施形態の表面実
装用基板の基板120は、側面に形成される凹部122
が、基板の上面から裏面まで貫通するよう形成してあ
る。そして、該凹部122には、底面側、即ち、図中で
示す第1層131、第2層132の側面には、配線パタ
ーンが形成されておらず、上面側、即ち、第3層13
3、第4層134、第5層135の側面に、配線パター
ン142が形成されている。
0の裏面に配設される入出力端子中のグランド端子と、
シールドキャップ150とが接続される。このシールド
キャップ150への接続について図8を参照して説明す
る。
取り付けた状態の基板120の側面図であり、図8
(B)は、図8(A)のC−C縦断面図であり、図8
(C)は、シールドキャップ取り付け前の基板120の
平面図であり、図8(D)は、基板の底面図である。図
8(D)及び図8(B)に示すように基板裏面の配線パ
ターン146Bには、凹部122と接触するためキャス
タレーションが形成されておらず、凹部を接触しない配
線パターン146Aには、キャスタレーション124が
隣接して形成されている。該配線パターン146Aと配
線パターン146Bとが、14本の入出力端子を形成
し、図8(D)中でGで指示した配線パターンがグラン
ド端子として用いられる。
(配線パターン146B)は、図7を参照して上述した
第1層131及び第2層132に形成されているビア1
61、162Aを介して、第2層132上に形成された
配線パターン172Bに接続され、該配線パターン17
2Bにより図7を参照して上述した凹部122内の配線
パターン142を接続している。そして、該配線パター
ン142を介して、シールドキャップ150と上記グラ
ンド端子とが接続される。
では、図10(B)を参照して上述した表面実装用基板
220と異なり、シールドキャップ150の足部152
を基板の裏面に接触させていないため、図8(D)を参
照して上述したように該裏面に多くの入出力端子を配設
することが可能となる。また、図9(A)を参照して上
述した従来技術の表面実装用基板と異なり、該シールド
キャップを基板の上面で支持していないため、基板上面
の実装面積を大きくすることができる。
は、基板の側面に設けた凹部122で、シールドキャッ
プ150の足部152を嵌入・固定するため、シールド
キャップを強固に固定することができる。この表面実装
用基板110では、図8(C)に示すように、基板12
0の側面に形成される凹部122が、基板の上面から裏
面まで貫通するよう形成してあるため、製造し易い利点
がある。
表面実装用基板をセラミックにて構成する例を挙げた
が、樹脂により形成する表面実装用基板に対しても、本
発明の構成は好適に適用することができる。
板によれば、シールドキャップの足部を基板の裏面に接
触させていないため、該裏面に多くの入出力端子を配設
することが可能となる。また、該シールドキャップを基
板の上面で支持していないため、基板上面の実装面積を
大きくすることができる。
面に設けた凹部でシールドキャップの足部を嵌入・固定
するため、シールドキャップを強固に固定することがで
きる。
の凹部をシールドキャップの足部の下端面と当接するよ
うに形成することで、キャスタレーションを配設でき
る。これにより、表面実装用基板を載置する基板に対し
て、該表面実装用基板を強固に固定することが可能にな
る。
凹部を基板の上面から裏面まで貫通するよう形成してあ
るため、製造が容易である。
斜視図である。
前の状態を示す斜視図である。
レーションを示す説明図である。
状態の基板の側面図であり、図5(B)は、図5(A)
のB−B縦断面図であり、図5(C)は、シールドキャ
ップ取り付け前の基板の平面図であり、図5(D)は、
基板の底面図である。
ートの平面図である。
する前の状態を示す斜視図である。
状態の第2実施形態の表面実装用基板の側面図であり、
図8(B)は、図8(A)のC−C縦断面図であり、図
8(C)は、シールドキャップ取り付け前の基板の平面
図であり、図8(D)は、基板の底面図である。
基板の断面図であり、図9(C)は、従来技術の基板の
底面図であり、図9(D)は、小型の表面実装用基板の
底面図である。
あり、図10(B)は、図10(A)に示す表面実装用
基板の底面図である。
Claims (4)
- 【請求項1】 基板上面を電子部品の実装面とし、基板
底面に入出力端子を配設し、該基板表面をシールドキャ
ップで覆った表面実装用基板であって、 前記シールドキャップに前記基板を把持するための足部
を形成し、 前記足部の下端が前記基板上面と前記基板底面の間に位
置するように、前記シールドキャップを該基板に取り付
けたことを特徴とする表面実装用基板。 - 【請求項2】 前記基板の側面に、前記シールドキャッ
プの足部を嵌入するための凹部を設けたことを特徴とす
る請求項1の表面実装用基板。 - 【請求項3】 前記基板側面の前記凹部を、前記シール
ドキャップの足部の下端面と当接するように形成し、該
基板の底面にキャスタレーションを形成したことを特徴
とする請求項1又は2の表面実装用基板。 - 【請求項4】 前記基板側面の前記凹部を、前記基板の
上面から裏面まで貫通するよう形成したことを特徴とす
る請求項1又は2の表面実装用基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05428098A JP3679600B2 (ja) | 1998-02-19 | 1998-02-19 | 表面実装用基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05428098A JP3679600B2 (ja) | 1998-02-19 | 1998-02-19 | 表面実装用基板 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004226397A Division JP4018676B2 (ja) | 2004-08-03 | 2004-08-03 | 表面実装用基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11238994A true JPH11238994A (ja) | 1999-08-31 |
JP3679600B2 JP3679600B2 (ja) | 2005-08-03 |
Family
ID=12966165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05428098A Expired - Fee Related JP3679600B2 (ja) | 1998-02-19 | 1998-02-19 | 表面実装用基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3679600B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003078222A (ja) * | 2001-08-31 | 2003-03-14 | Mitsumi Electric Co Ltd | 電子機器 |
JP2004179561A (ja) * | 2002-11-28 | 2004-06-24 | Kyocera Corp | 電子装置 |
JP2005101371A (ja) * | 2003-09-25 | 2005-04-14 | Kyocera Corp | 電子装置 |
JP2007059533A (ja) * | 2005-08-23 | 2007-03-08 | Murata Mfg Co Ltd | 回路モジュール |
JP2007150330A (ja) * | 2006-12-26 | 2007-06-14 | Kyocera Corp | 電子部品及びその製造方法 |
JP2007251200A (ja) * | 2007-05-23 | 2007-09-27 | Kyocera Corp | 電子部品およびこれを備えた電子機器 |
WO2007132599A1 (ja) * | 2006-05-17 | 2007-11-22 | Murata Manufacturing Co., Ltd., | ケース付き多層モジュール |
JP2010067989A (ja) * | 2002-07-19 | 2010-03-25 | Panasonic Corp | モジュール部品 |
JP2013168520A (ja) * | 2012-02-15 | 2013-08-29 | Fujitsu Component Ltd | 電子装置 |
JP2015170827A (ja) * | 2014-03-10 | 2015-09-28 | セイコーエプソン株式会社 | 電子デバイス、電子機器および移動体 |
-
1998
- 1998-02-19 JP JP05428098A patent/JP3679600B2/ja not_active Expired - Fee Related
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003078222A (ja) * | 2001-08-31 | 2003-03-14 | Mitsumi Electric Co Ltd | 電子機器 |
JP2010067989A (ja) * | 2002-07-19 | 2010-03-25 | Panasonic Corp | モジュール部品 |
JP2010080968A (ja) * | 2002-07-19 | 2010-04-08 | Panasonic Corp | モジュール部品の製造方法 |
JP2004179561A (ja) * | 2002-11-28 | 2004-06-24 | Kyocera Corp | 電子装置 |
JP2005101371A (ja) * | 2003-09-25 | 2005-04-14 | Kyocera Corp | 電子装置 |
JP2007059533A (ja) * | 2005-08-23 | 2007-03-08 | Murata Mfg Co Ltd | 回路モジュール |
JP4692152B2 (ja) * | 2005-08-23 | 2011-06-01 | 株式会社村田製作所 | 回路モジュール及びその製造方法 |
KR100977391B1 (ko) | 2006-05-17 | 2010-08-20 | 가부시키가이샤 무라타 세이사쿠쇼 | 케이스 부착 다층 모듈 |
US7660132B2 (en) | 2006-05-17 | 2010-02-09 | Murata Manufacturing Co., Ltd. | Covered multilayer module |
WO2007132599A1 (ja) * | 2006-05-17 | 2007-11-22 | Murata Manufacturing Co., Ltd., | ケース付き多層モジュール |
JP4511513B2 (ja) * | 2006-12-26 | 2010-07-28 | 京セラ株式会社 | 電子部品及びその製造方法 |
JP2007150330A (ja) * | 2006-12-26 | 2007-06-14 | Kyocera Corp | 電子部品及びその製造方法 |
JP4511573B2 (ja) * | 2007-05-23 | 2010-07-28 | 京セラ株式会社 | 電子部品およびこれを備えた電子機器 |
JP2007251200A (ja) * | 2007-05-23 | 2007-09-27 | Kyocera Corp | 電子部品およびこれを備えた電子機器 |
JP2013168520A (ja) * | 2012-02-15 | 2013-08-29 | Fujitsu Component Ltd | 電子装置 |
JP2015170827A (ja) * | 2014-03-10 | 2015-09-28 | セイコーエプソン株式会社 | 電子デバイス、電子機器および移動体 |
Also Published As
Publication number | Publication date |
---|---|
JP3679600B2 (ja) | 2005-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6760227B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
EP0478879B1 (en) | A system of interconnecting electrical elements having differing bonding requirements for mounting said elements to a printed circuit board | |
JP3679600B2 (ja) | 表面実装用基板 | |
US6963493B2 (en) | Multilayer electronic devices with via components | |
US6609915B2 (en) | Interconnect for electrically connecting a multichip module to a circuit substrate and processes for making and using same | |
JPH07201634A (ja) | セラミックチップ部品 | |
JP2873645B2 (ja) | セラミック多層配線基板の製造方法 | |
JPH071821B2 (ja) | 配線基板 | |
JP4018676B2 (ja) | 表面実装用基板 | |
EP2061289A1 (en) | Interconnection of embedded passive components and substrates | |
KR100661639B1 (ko) | 표면실장 가능한 저온 동시소성 세라믹모듈 패키지 및 그제작방법 | |
JP2002043500A (ja) | 配線基板 | |
JPH0734511B2 (ja) | 多層基板の電子部品実装構造及びその実装方法 | |
JPH1154367A (ja) | 複合電子部品及びその製造方法並びにチップ状電子部品 | |
JP4032340B2 (ja) | 積層型電子部品 | |
JPH0533016Y2 (ja) | ||
JPH10335822A (ja) | 積層セラミック回路基板 | |
JP2003347467A (ja) | 電子装置 | |
JPH05166672A (ja) | 複合部品 | |
JPH0427155Y2 (ja) | ||
JPH084696Y2 (ja) | 混成集積回路 | |
JPH0142333Y2 (ja) | ||
JP2002280704A (ja) | 表面実装用電子部品の実装構造および実装方法 | |
US20050241851A1 (en) | Pin grid array package carrier and process of mounting passive component thereon | |
JPS63156390A (ja) | 混成集積回路部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
A521 | Written amendment |
Effective date: 20040803 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Effective date: 20041115 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20050112 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050419 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050513 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050916 |
|
A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20051209 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080520 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |