JPH11238802A - Automatically arreanged wiring and its device - Google Patents

Abstract

PROBLEM TO BE SOLVED: To equalize a voltage drop in a power source wiring in the designing stage of a standard cell arrangement, also to suppress the voltage drop. SOLUTION: In an actual consumed current calculation process S02, an actual consumed current of each standard cell and the sum total of the actual complete consumed current are calculated by using data of circuit activating rate, consumed current and load impedance taken among read-in data in a pre-determined data read-in process S01. After that, in a circuit separation process S03, standard cells are divided into cell groups of pre-determined numbers given in a design control, so that the sum of each actual consumed current is approximately equalized by considering circuit connection information and layout areas. Here, the cell groups are assumed, for example, such sub-blocks in a line laid out by an automatically arranged wiring.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、半導体集積回路に
おける論理回路、特に、標準セル（スタンダードセル）
の電圧降下を低減する自動配置配線及び自動配置配線装
置に関する。The present invention relates to a logic circuit in a semiconductor integrated circuit, and more particularly to a standard cell (standard cell).
The present invention relates to an automatic placement and routing apparatus and an automatic placement and routing apparatus for reducing the voltage drop of the data.

【０００２】[0002]

【従来の技術】半導体プロセスの微細化及び配線層の多
層化に伴って、該配線層を構成するメタル配線は、ます
ます薄膜化されることにより配線抵抗が増大すると共に
その配線ピッチが縮小されることにより配線容量が増大
している。このため、半導体集積回路を設計する上で配
線の寄生素子を考慮することが重要な設計要素となって
きている。2. Description of the Related Art With the miniaturization of semiconductor processes and the increase in the number of wiring layers, metal wirings constituting the wiring layers are increasingly thinned, thereby increasing wiring resistance and reducing the wiring pitch. This increases the wiring capacitance. Therefore, in designing a semiconductor integrated circuit, it is becoming an important design factor to consider wiring parasitic elements.

【０００３】集積回路の回路ブロックに電源電圧を供給
する電源配線の設計においては、回路の消費電流と電源
配線の寄生素子（抵抗、容量及びインダクタンス）とに
より、電源配線に電圧変動が生じる。殊に、動作周波数
が数百ＭＨｚを超える集積回路においては、配線抵抗に
起因する電圧降下と該電圧降下に起因する遅延に対する
対策が重要な課題となる。In designing a power supply line for supplying a power supply voltage to a circuit block of an integrated circuit, a voltage fluctuation occurs in the power supply line due to current consumption of the circuit and parasitic elements (resistance, capacitance, and inductance) of the power supply line. In particular, in an integrated circuit having an operation frequency exceeding several hundred MHz, it is important to take measures against a voltage drop caused by wiring resistance and a delay caused by the voltage drop.

【０００４】従来の自動配置配線方法は、電源配線に生
じる電圧降下の対策として、あらかじめ回路ブロック全
体の消費電力を見積っておき、その見積もり結果から電
源幅を決定したり、回路ブロックの形状に応じて電源補
強箇所を決めたりして自動配置配線処理を行なってい
る。In the conventional automatic placement and routing method, the power consumption of the entire circuit block is estimated in advance as a measure against the voltage drop occurring in the power supply wiring, and the power supply width is determined from the estimation result, or the shape of the circuit block is determined. The automatic placement and routing process is performed by determining the power supply reinforcement location.

【０００５】[0005]

【発明が解決しようとする課題】しかしながら、前記従
来の自動配置配線方法は、実際の標準セルの配置を考慮
していないため、各電源配線に対する電圧降下等が評価
されていない。従って、実際の配置処理においては各セ
ルの配置位置によって電圧降下量にばらつきが生じるの
で、種類が同一の標準セルであっても、配置位置によっ
て遅延時間がばらついてしまうという問題がある。その
結果、シミュレーションとの対応が不正確となって、結
果的に、過剰な設計マージンや必要以上の電源幅を設け
ることになり、集積回路の面積が大きくなる。However, since the conventional automatic placement and routing method does not take into account the actual placement of standard cells, the voltage drop or the like for each power supply wiring is not evaluated. Therefore, in the actual arrangement processing, the voltage drop amount varies depending on the arrangement position of each cell, so that there is a problem that the delay time varies depending on the arrangement position even for standard cells of the same type. As a result, the correspondence with the simulation becomes inaccurate. As a result, an excessive design margin or an unnecessarily large power supply width is provided, and the area of the integrated circuit is increased.

【０００６】本発明は、前記従来の問題を解決し、標準
セルを配置する設計段階で電源配線の電圧降下量を均等
化できるようにすることを第１の目的とし、電圧降下量
を抑制できるようにすることを第２の目的とする。SUMMARY OF THE INVENTION The first object of the present invention is to solve the above-mentioned conventional problem and to make it possible to equalize the voltage drop of the power supply wiring at the design stage of arranging the standard cells, thereby suppressing the voltage drop. The second object is to do so.

【０００７】[0007]

【課題を解決するための手段】本発明に係る第１の自動
配置配線方法は、第１の目的を達成し、複数の標準セル
を含む論理回路の自動配置配線方法であって、複数の標
準セルの各標準セルごとに、固有の消費電流データ、負
荷インピーダンスデータ及び回路活性化率データに基づ
いて実質的な消費電流である実質消費電流を算出する実
質消費電流算出工程と、実質消費電流の合計値がほぼ均
等となるように複数の標準セルを複数のセル群に分割す
る分割工程と、各セル群を論理回路の接続情報に基づい
て配置する配置工程とを備えている。A first automatic placement and routing method according to the present invention achieves the first object, and is an automatic placement and routing method for a logic circuit including a plurality of standard cells. A real current consumption calculating step of calculating a real current consumption, which is a real current consumption, based on unique current consumption data, load impedance data and circuit activation rate data for each standard cell of the cells; The method includes a dividing step of dividing a plurality of standard cells into a plurality of cell groups so that the total value becomes substantially equal, and an arranging step of arranging each cell group based on connection information of a logic circuit.

【０００８】第１の自動配置配線方法によると、論理回
路を構成する複数の標準セルを実質消費電流の合計値が
ほぼ均等となるように複数のセル群に分割するため、セ
ル群ごとの電圧降下量がほぼ均等となる。According to the first automatic placement and routing method, a plurality of standard cells constituting a logic circuit are divided into a plurality of cell groups so that the total value of the substantial current consumption is substantially equal. The amount of descent is almost equal.

【０００９】第１の自動配置配線方法において、分割工
程が、実質消費電流の総和である総消費電流を所定数で
除することによりセル群平均消費電流を算出する工程
と、セル群ごとの実質消費電流の合計値とセル群平均消
費電流の値との差が小さくなるまで複数の標準セルの分
割をし直す工程とを含み、配置工程がセル群ごとに各標
準セルを列形状に配置する工程を含むことが好ましい。In the first automatic placement and routing method, the dividing step includes a step of calculating a cell group average current consumption by dividing a total current consumption, which is a sum of the substantial current consumption, by a predetermined number; Dividing the plurality of standard cells until the difference between the total value of the current consumption and the value of the average current consumption of the cell group is reduced, and the arranging step arranges each standard cell in a column shape for each cell group. Preferably, a step is included.

【００１０】第１の自動配置配線方法において、分割工
程が、実質消費電流の総和である総消費電流を所定数で
除することによりセル群平均消費電流を算出する工程
と、セル群ごとの実質消費電流の合計値とセル群平均消
費電流の値との差が小さくなるまで複数の標準セルの分
割をし直す工程とを含み、配置工程が複数のセル群を格
子状の電源線に囲まれた領域に配置する工程を含むこと
が好ましい。In the first automatic placement and routing method, the dividing step includes a step of calculating a cell group average current consumption by dividing a total current consumption, which is a sum of the substantial current consumption, by a predetermined number; Re-dividing the plurality of standard cells until the difference between the total value of the current consumption and the value of the average current consumption of the cell group is reduced. It is preferable to include a step of arranging in a region where the light source is located.

【００１１】本発明に係る第２の自動配置配線方法は、
第２の目的を達成し、複数の標準セルを含む論理回路の
自動配置配線方法であって、複数の標準セルの各標準セ
ルごとに、固有の消費電流データ、負荷インピーダンス
データ及び回路活性化率データに基づいて実質的な消費
電流である実質消費電流を算出する実質消費電流算出工
程と、複数の標準セルのうち実質消費電流が相対的に大
きい標準セルを電源線側に配置する配置工程とを備えて
いる。According to a second automatic placement and routing method according to the present invention,
A second object of the present invention is to provide a method of automatically arranging and routing a logic circuit including a plurality of standard cells, wherein each of the plurality of standard cells has its own current consumption data, load impedance data, and circuit activation rate. A real consumption current calculation step of calculating a real consumption current that is a substantial consumption current based on the data; and an arrangement step of arranging a standard cell having a relatively large actual consumption current among the plurality of standard cells on the power supply line side. It has.

【００１２】第２の自動配置配線方法によると、複数の
標準セルのうち実質消費電流が相対的に大きい標準セル
を電源線側に配置するため、この実質消費電流が相対的
に大きい標準セルを、実質消費電流が相対的に小さい他
の標準セルを介して電源線に接続する場合よりも電圧降
下量が低減する。According to the second automatic placement and routing method, a standard cell having a relatively large current consumption among a plurality of standard cells is arranged on the power supply line side. In addition, the amount of voltage drop is reduced as compared with the case where the power supply line is connected via another standard cell whose actual current consumption is relatively small.

【００１３】本発明に係る第３の自動配置配線方法は、
第１又は第２の目的を達成し、複数の標準セルを含む論
理回路の自動配置配線方法であって、複数の標準セルの
各標準セルごとに、固有の消費電流データ、負荷インピ
ーダンスデータ及び回路活性化率データに基づいて実質
的な消費電流である実質消費電流を算出する実質消費電
流算出工程と、複数の標準セルを論理回路の接続情報に
基づいて複数のセル群に分割する仮配置工程と、実質消
費電流の値に基づいて一のセル群に属する標準セルと他
のセル群に属する標準セルとを交換する再配置工程とを
備えている。A third automatic placement and routing method according to the present invention comprises:
A method for automatically arranging and routing a logic circuit including a plurality of standard cells, which achieves the first or second object, wherein the current consumption data, the load impedance data, and the circuit unique to each of the plurality of standard cells are provided. A real current consumption calculating step of calculating a real current consumption which is a real current consumption based on the activation rate data; and a tentative placement step of dividing a plurality of standard cells into a plurality of cell groups based on logic circuit connection information. And a relocation step of replacing a standard cell belonging to one cell group with a standard cell belonging to another cell group based on the value of the substantial current consumption.

【００１４】第３の自動配置配線方法によると、論理回
路に含まれる複数の標準セルをいったん論理回路の接続
情報に基づいて仮配置した後に、実質消費電流の値に基
づいて一のセル群に属する標準セルと他のセル群に属す
る標準セルとを交換するため、一のセル群の実質消費電
流の合計値が相対的に大きく、他のセル群の実質消費電
流の合計値が相対的に小さい場合には、一のセル群全体
の電圧降下量が減少し且つ他のセル群全体の電圧降下量
が増大するため、論理回路全体の電圧降下量が均等化す
る。According to the third automatic placement and routing method, a plurality of standard cells included in a logic circuit are temporarily placed based on the connection information of the logic circuit, and then are temporarily grouped into one cell group based on the value of the actual current consumption. In order to exchange the standard cell belonging to the standard cell belonging to another cell group, the total value of the real current consumption of one cell group is relatively large, and the total value of the real current consumption of the other cell group is relatively large. If it is small, the voltage drop of the entire cell group decreases and the voltage drop of the other cell group increases, so that the voltage drop of the entire logic circuit is equalized.

【００１５】第３の自動配置配線方法において、再配置
工程が、実質消費電流の合計値が相対的に大きい一のセ
ル群に属する標準セルのうち実質消費電流が相対的に大
きい標準セルと、実質消費電流の合計値が相対的に小さ
い他のセル群に属する標準セルのうち実質消費電流が相
対的に小さい標準セルとを、一のセル群の実質消費電流
の合計値及び他のセル群の実質消費電流の合計値の差が
小さくなるように交換する工程を含むことが好ましい。[0015] In the third automatic placement and routing method, the rearrangement step may include, among the standard cells belonging to one cell group having a relatively large total current consumption, a standard cell having a relatively large current consumption; Among standard cells belonging to another cell group having a relatively small sum of the substantial current consumption, a standard cell having a relatively small substantial current consumption is referred to as a total cell of the substantial current consumption of one cell group and another cell group. It is preferable to include a step of exchanging such that the difference between the total values of the substantial consumption currents of the above is reduced.

【００１６】第３の自動配置配線方法において、再配置
工程が、実質消費電流が大きい一の標準セルと、該一の
標準セルよりも電源線側に近い位置に配置され且つ実質
消費電流が一の標準セルに比べて小さい標準セルとを交
換する工程を含むことが好ましい。In the third automatic placement and routing method, the rearrangement step includes the step of arranging one standard cell having a substantial current consumption and a position closer to the power supply line side than the one standard cell and having a substantial current consumption. It is preferable to include a step of exchanging a standard cell smaller than the standard cell.

【００１７】本発明に係る第１の自動配置配線装置は、
第１の目的を達成し、複数の標準セルを含む論理回路の
自動配置配線装置であって、複数の標準セルを含む論理
回路の自動配置配線装置であって、論理回路の接続情報
を入力する接続情報入力手段と、各標準セルの固有の消
費電流データを入力する固有消費電流データ入力手段
と、各標準セルの負荷インピーダンスデータを入力する
負荷インピーダンスデータ入力手段と、各標準セルの回
路活性化率データを入力する回路活性化率データ入力手
段と、標準セルごとに、入力された消費電流データ、負
荷インピーダンスデータ及び回路活性化率データに基づ
いて実質的な消費電流である実質消費電流を算出する実
質消費電流算出手段と、実質消費電流の合計値がほぼ均
等となるように複数の標準セルを複数のセル群に分割す
る分割手段と、各セル群を接続情報に基づいて配置する
配置手段とを備えている。A first automatic placement and routing apparatus according to the present invention comprises:
An automatic placement and routing apparatus for a logic circuit including a plurality of standard cells, which achieves the first object, wherein the connection information of the logic circuit is input. Connection information input means, unique current consumption data input means for inputting unique current consumption data of each standard cell, load impedance data input means for inputting load impedance data of each standard cell, and circuit activation of each standard cell Circuit activation rate data input means for inputting rate data, and calculating, for each standard cell, the actual current consumption which is the actual current consumption based on the input current consumption data, load impedance data and circuit activation rate data A dividing means for dividing a plurality of standard cells into a plurality of cell groups such that the total value of the substantial current consumption becomes substantially equal; And a placement means for placing on the basis of the group on the connection information.

【００１８】第１の自動配置配線装置によると、論理回
路を構成する複数の標準セルを実質消費電流の合計値が
ほぼ均等となるように複数のセル群に分割するため、セ
ル群ごとの電圧降下量がほぼ均等となる。According to the first automatic placement and routing apparatus, a plurality of standard cells constituting a logic circuit are divided into a plurality of cell groups so that the total value of the substantial current consumption is substantially equal. The amount of descent is almost equal.

【００１９】第１の自動配置配線装置において、分割手
段が、実質消費電流の総和である総消費電流を所定数で
除することによりセル群平均消費電流を算出するセル群
平均消費電流算出部と、セル群ごとの実質消費電流の合
計値とセル群平均消費電流の値との差が小さくなるまで
複数の標準セルの分割をし直す再分割部とを有し、配置
手段がセル群ごとに各標準セルを列形状に配置すること
が好ましい。In the first automatic placement and routing apparatus, the dividing means calculates a cell group average current consumption by dividing the total current consumption which is the sum of the substantial current consumption by a predetermined number. A re-division unit that re-divides a plurality of standard cells until the difference between the total value of the actual current consumption of each cell group and the value of the average current consumption of the cell group is reduced, and Preferably, each standard cell is arranged in a row.

【００２０】第１の自動配置配線装置において、分割手
段が、実質消費電流の総和である総消費電流を所定数で
除することによりセル群平均消費電流を算出するセル群
平均消費電流算出部と、セル群ごとの実質消費電流の合
計値とセル群平均消費電流の値との差が小さくなるまで
複数の標準セルの分割をし直す再分割部とを有し、配置
手段が複数のセル群を格子状の電源線に囲まれた領域に
配置することが好ましい。In the first automatic placement and routing apparatus, the dividing means calculates a cell group average current consumption by calculating a cell group average current consumption by dividing the total current consumption, which is the sum of substantial current consumption, by a predetermined number. A re-division unit that re-divides a plurality of standard cells until the difference between the total value of the actual current consumption of each cell group and the value of the average current consumption of the cell group decreases, and Is preferably arranged in a region surrounded by a grid-like power supply line.

【００２１】本発明に係る第２の自動配置配線装置は、
第２の目的を達成し、複数の標準セルを含む論理回路の
自動配置配線装置であって、論理回路の接続情報を入力
する接続情報入力手段と、各標準セルの固有の消費電流
データを入力する固有消費電流データ入力手段と、各標
準セルの負荷インピーダンスデータを入力する負荷イン
ピーダンスデータ入力手段と、各標準セルの回路活性化
率データを入力する回路活性化率データ入力手段と、標
準セルごとに、入力された消費電流データ、負荷インピ
ーダンスデータ及び回路活性化率データに基づいて実質
的な消費電流である実質消費電流を算出する実質消費電
流算出手段と、複数の標準セルのうち実質消費電流が相
対的に大きい標準セルを電源線側に配置する配置手段と
を備えている。A second automatic placement and routing apparatus according to the present invention comprises:
An automatic placement and routing apparatus for a logic circuit including a plurality of standard cells to achieve a second object, comprising: connection information input means for inputting connection information of a logic circuit; and unique current consumption data for each standard cell. Means for inputting specific consumption current data, load impedance data input means for inputting load impedance data of each standard cell, circuit activation rate data input means for inputting circuit activation rate data of each standard cell, and Means for calculating a real current consumption which is a real current consumption based on the input current consumption data, load impedance data and circuit activation rate data; and a real current consumption among a plurality of standard cells. And a arranging means for arranging a relatively large standard cell on the power supply line side.

【００２２】第２の自動配置配線装置によると、複数の
標準セルのうち実質消費電流が相対的に大きい標準セル
を電源線側に配置する配置手段を備えているため、実質
消費電流が相対的に大きい標準セルを、実質消費電流が
相対的に小さい他の標準セルを介して電源線に接続する
場合よりも電圧降下量が低減する。According to the second automatic placement and routing apparatus, since the arrangement means for arranging the standard cell having a relatively large current consumption among the plurality of standard cells on the power supply line side is provided, the substantial current consumption is relatively small. The voltage drop is smaller than when a standard cell having a relatively large current consumption is connected to the power supply line via another standard cell having a relatively small current consumption.

【００２３】本発明に係る第３の自動配置配線装置は、
第１の目的を達成し、複数の標準セルを含む論理回路の
自動配置配線装置であって、論理回路の接続情報を入力
する接続情報入力手段と、各標準セルの固有の消費電流
データを入力する固有消費電流データ入力手段と、各標
準セルの負荷インピーダンスデータを入力する負荷イン
ピーダンスデータ入力手段と、各標準セルの回路活性化
率データを入力する回路活性化率データ入力手段と、標
準セルごとに、入力された消費電流データ、負荷インピ
ーダンスデータ及び回路活性化率データに基づいて実質
的な消費電流である実質消費電流を算出する実質消費電
流算出手段と、複数の標準セルを接続情報に基づいて複
数のセル群に分割する仮配置手段と、実質消費電流の合
計値が相対的に大きいセル群に属する標準セルのうち実
質消費電流が相対的に大きい標準セルと、実質消費電流
の合計値が相対的に小さいセル群に属する標準セルのう
ち実質消費電流が相対的に小さい標準セルとを、一のセ
ル群の実質消費電流の合計値及び他のセル群の実質消費
電流の合計値の差が小さくなるように交換する再配置手
段とを備えている。A third automatic placement and routing apparatus according to the present invention comprises:
An automatic placement and routing apparatus for a logic circuit including a plurality of standard cells to achieve the first object, wherein connection information input means for inputting connection information of the logic circuit, and unique current consumption data of each standard cell are input. Means for inputting specific consumption current data, load impedance data input means for inputting load impedance data of each standard cell, circuit activation rate data input means for inputting circuit activation rate data of each standard cell, and Means for calculating a real current consumption which is a real current consumption based on the input current consumption data, load impedance data and circuit activation rate data, and a plurality of standard cells based on the connection information. Provisional arrangement means for dividing the cell into a plurality of cell groups by means of A large standard cell, and a standard cell having a relatively small real consumption current among the standard cells belonging to a cell group having a relatively small total value of the substantial current consumption, the total value of the substantial current consumption of one cell group and And a rearrangement means for performing replacement so as to reduce the difference between the total values of the substantial current consumption of the other cell groups.

【００２４】第３の自動配置配線装置によると、仮配置
手段が、論理回路に含まれる複数の標準セルをいったん
接続情報に基づいて仮配置した後に、再配置手段が、仮
配置された標準セルのうち、一の電源線に接続された実
質消費電流の合計値が相対的に大きい一のセル群と他の
電源線に接続された実質消費電流の合計値が相対的に小
さい他のセル群とが存在する場合に、一のセル群のうち
の消費電流が相対的に大きい標準セルと、他のセル群の
うちの消費電流が相対的に小さい他の標準セルとを一の
セル群の実質消費電流の合計値及び他のセル群の実質消
費電流の合計値の差が小さくなるように交換するため、
一の電源線の電圧降下量が減少し且つ他の電源線の電圧
降下量が増加するので、論理回路の電圧降下量が均等化
する。According to the third automatic placement and routing apparatus, the provisional placement means temporarily places the plurality of standard cells included in the logic circuit based on the connection information, and then the relocation means places the provisionally placed standard cell. Among them, one cell group connected to one power supply line and having a relatively large total current consumption and another cell group connected to another power supply line and having a relatively small total consumption current Is present, a standard cell having a relatively large current consumption of one cell group and another standard cell having a relatively small current consumption of another cell group are defined as one cell group. In order to reduce the difference between the total value of the real current consumption and the total value of the real current consumption of other cell groups,
Since the amount of voltage drop of one power supply line decreases and the amount of voltage drop of another power supply line increases, the amount of voltage drop of the logic circuit is equalized.

【００２５】第３の自動配置配線装置において、再配置
手段が、実質消費電流が大きい一の標準セルと、該一の
標準セルよりも電源線側に近い位置に配置され且つ実質
消費電流が一の標準セルに比べて小さい標準セルとを交
換するセル群内再配置部を有していることが好ましい。In the third automatic placement and routing apparatus, the rearrangement means includes one standard cell having a substantially large current consumption and a position closer to the power supply line side than the one standard cell and having a substantial current consumption. It is preferable to have a cell group relocation unit for exchanging a standard cell smaller than the standard cell.

【００２６】[0026]

【発明の実施の形態】（第１の実施形態）本発明に係る
第１の実施形態を図面に基づいて説明する。(First Embodiment) A first embodiment of the present invention will be described with reference to the drawings.

【００２７】図１は本発明の第１の実施形態に係る標準
セルの自動配置配線方法の処理フローを表わしている。
図１に示すように、まず、所定データ読み込み工程Ｓ０
１において、複数の標準セル同士を互いに接続するため
の論理回路の回路接続情報、自動配置配線を行なう際に
必要な設計制約、各標準セルのレイアウト（配置）デー
タ及び固有の消費電流データを含むライブラリデータ、
各標準セルの回路活性化率データ並びに各標準セルの負
荷インピーダンスデータをそれぞれ読み込む。FIG. 1 shows a processing flow of the standard cell automatic placement and routing method according to the first embodiment of the present invention.
As shown in FIG. 1, first, a predetermined data reading step S0
1 includes circuit connection information of a logic circuit for connecting a plurality of standard cells to each other, design constraints necessary for automatic placement and routing, layout (placement) data of each standard cell, and unique current consumption data. Library data,
The circuit activation rate data of each standard cell and the load impedance data of each standard cell are read.

【００２８】ここで、回路活性化率の算出方法は、論理
シミュレーションによって各標準セルごとにスイッチン
グ頻度を算出する方法や、論理回路が持つ論理関数に基
づいて、一の論理値から他の論理値に遷移する遷移確率
を算出する方法等がある。また、負荷インピーダンスの
算出方法は、回路接続情報と回路規模とに基づいて、フ
ァンアウト容量、ファンイン容量、配線抵抗及び配線容
量を算出する方法等がある。また設計制約は、アスペク
ト比等のレイアウトを行なう際の概略形状や該概略形状
の個数等を与えるデータである。Here, the circuit activation rate can be calculated by a method of calculating the switching frequency for each standard cell by a logic simulation or by using one logic value to another logic value based on a logic function of the logic circuit. , And the like. Further, as a method of calculating the load impedance, there is a method of calculating the fan-out capacity, the fan-in capacity, the wiring resistance, and the wiring capacity based on the circuit connection information and the circuit scale. The design constraint is data that gives a schematic shape when performing layout such as an aspect ratio, the number of the general shape, and the like.

【００２９】次に、実質消費電流算出工程Ｓ０２におい
て、所定データ読み込み工程Ｓ０１で読み込まれたデー
タのうちの、回路活性化率データ、消費電流データ及び
負荷インピーダンスデータを用いて、各標準セルの実質
的な消費電流及び該実質的な消費電流の総和である総消
費電流を算出する。Next, in a substantial current consumption calculating step S02, the circuit activation rate data, the current consumption data and the load impedance data of the data read in the predetermined data reading step S01 are used to calculate the substantial consumption of each standard cell. And the total current consumption, which is the sum of the actual current consumption and the substantial current consumption.

【００３０】次に、回路分割工程Ｓ０３において、回路
接続情報とレイアウト面積とを考慮しながら、総消費電
流を基に実質的な消費電流の合計値がほぼ均等となるよ
うに、複数の標準セルを設計制約で与えられる所定数の
セル群に分割する。ここでセル群は、自動配置配線方法
を用いてレイアウトされる際の、例えば、列形状のサブ
ブロックを構成する標準セルのグループをいい、従っ
て、このサブブロックの数がセル群の数となる。Next, in the circuit dividing step S03, taking into account the circuit connection information and the layout area, a plurality of standard cells are set so that the total value of the substantial current consumption becomes substantially equal based on the total current consumption. Is divided into a predetermined number of cell groups given by design constraints. Here, the cell group refers to, for example, a group of standard cells constituting a column-shaped sub-block when laid out using the automatic placement and routing method, and accordingly, the number of this sub-block is the number of the cell group .

【００３１】次に、配置工程Ｓ０４において、セル群に
分割された各標準セルを回路接続情報に基づいて配置し
た後、実配線処理工程Ｓ０５において、それぞれ配置さ
れた標準セル同士の配線処理を行なう。Next, after arranging the standard cells divided into the cell groups based on the circuit connection information in the arranging step S04, a wiring process is performed between the arranged standard cells in the actual wiring processing step S05. .

【００３２】以下、所定データ読み込み工程Ｓ０１、実
質消費電流算出工程Ｓ０２及び回路分割工程Ｓ０３の各
処理の詳細を図面を参照しながら説明する。The details of each of the predetermined data reading step S01, the substantial current consumption calculating step S02, and the circuit dividing step S03 will be described below with reference to the drawings.

【００３３】図２は本実施形態に係る自動配置配線方法
が対象とする論理回路の一例を示し、図２に示すよう
に、ＮＡＮＤ回路よりなるセル１、ＡＮＤ回路よりなる
セル２、３入力ＮＡＮＤ回路よりなるセル３、ＮＯＲ回
路よりなるセル４、ＡＮＤ回路よりなるセル５及びイン
バータ回路よりなるセル６を含んでいる。FIG. 2 shows an example of a logic circuit to which the automatic placement and routing method according to the present embodiment is applied. As shown in FIG. 2, a cell 1 composed of a NAND circuit, a cell 2 composed of an AND circuit, and a three-input NAND It includes a cell 3 composed of a circuit, a cell 4 composed of a NOR circuit, a cell 5 composed of an AND circuit, and a cell 6 composed of an inverter circuit.

【００３４】まず、所定データ読み込み工程Ｓ０１にお
いて、ライブラリデータの読み込み時に、入力波形の鈍
りによって発生するスイッチング時における標準セルの
種類ごとの消費電流データの貫通電流成分Ｉ₀ と消費電
流データの負荷依存成分ΔＩとが読み込まれ、さらに、
標準セルごとの負荷容量Ｃが読み込まれる。First, in the predetermined data reading step S01, at the time of reading library data, the through current component I ₀ of the current consumption data and the load dependency of the current consumption data for each type of standard cell at the time of switching caused by the dull input waveform. The component ΔI is read, and
The load capacity C for each standard cell is read.

【００３５】次に、実質消費電流算出工程Ｓ０２におい
て、各標準セルの実質的な消費電流である平均消費電流
を算出する。図３は該論理回路に含まれるセルの各消費
電流の算出例を示し、図３に示すように、標準セルの消
費電流は、例えば、消費電流データの貫通電流成分Ｉ₀
と、消費電流データの負荷依存成分ΔＩ及び負荷容量Ｃ
の積で表わされる充放電に基づく消費電流（ΔＩ×Ｃ）
との和として記述される。さらに、平均消費電流を、消
費電流データＩ₀ と負荷データΔＩ×Ｃとの和に回路活
性化率αを乗じて算出し、図３に示すセル１〜セル６の
各算出結果及び総和を得る。Next, in a substantial current consumption calculating step S02, an average current consumption which is a substantial current consumption of each standard cell is calculated. FIG. 3 shows a calculation example of each current consumption of the cells included in the logic circuit. As shown in FIG. 3, the current consumption of the standard cell is, for example, a through current component I _{0 of the} current consumption data.
And load-dependent component ΔI and load capacitance C of current consumption data
Consumption current based on charge / discharge expressed by the product of (ΔI × C)
Described as the sum of Further, the average current consumption is calculated by multiplying the sum of the current consumption data I ₀ and the load data ΔI × C by the circuit activation rate α, and the respective calculation results and the sum of the cells 1 to 6 shown in FIG. 3 are obtained. .

【００３６】次に、回路分割工程Ｓ０３において、実質
消費電流算出工程Ｓ０２の算出結果を基に、平均消費電
流の合計値が均等なセル群となるように論理回路を構成
するセル１〜セル６を分割する。ここで、例えば、図２
に示す論理回路を２つのセル列として配置するとする
と、図３に示す各平均消費電流の算出結果から、論理回
路の消費電流の総和は１１０（相対値）となり、この消
費電流の総和をセル列で除してなるセル群平均消費電流
はその値が５５（相対値）となる。従って、このセル群
平均消費電流の値に近づくように論理回路を分割してセ
ル１〜セル６をグループ化する。例えば、セル１、セル
３及びセル４をグループＡとし、セル２、セル５及びセ
ル６をグループＢとして分割した場合には、グループＡ
の消費電流は７０（相対値）となり、グループＢの消費
電流は４０（相対値）となってグループ間の消費電流が
不均等となる。そこで、セル１、セル２及びセル４をグ
ループＡとし、セル３、セル５及びセル６をグループＢ
として再度分割すれば、グループＡ及びグループＢが共
に消費電流が５５（相対値）となって均等化される。図
２において、第１のセル群１１がグループＡに相当し、
第２のセル群１２がグループＢに相当する。Next, in the circuit dividing step S03, based on the calculation result of the substantial current consumption calculating step S02, the cells 1 to 6 constituting the logic circuit are arranged so that the total value of the average current consumption becomes a uniform cell group. Split. Here, for example, FIG.
Is arranged as two cell columns, the sum of the current consumption of the logic circuit is 110 (relative value) from the calculation results of the average current consumption shown in FIG. The value of the average current consumption of the cell group divided by the above is 55 (relative value). Therefore, the logic circuit is divided so as to approach the value of the cell group average current consumption, and the cells 1 to 6 are grouped. For example, when cell 1, cell 3, and cell 4 are divided into group A, and cell 2, cell 5, and cell 6 are divided into group B, group A
Becomes 70 (relative value), the current consumption of group B becomes 40 (relative value), and the current consumption between the groups becomes uneven. Therefore, cell 1, cell 2, and cell 4 are group A, and cell 3, cell 5, and cell 6 are group B.
, The current consumption of both the group A and the group B is equalized to 55 (relative value). In FIG. 2, the first cell group 11 corresponds to group A,
The second cell group 12 corresponds to the group B.

【００３７】このように、第１のセル群１１と第２のセ
ル群１２との消費電流を均等化すると、例えば、回路遅
延が最大となる、いわゆる最悪回路遅延経路を構成する
標準セルがいずれのサブブロックに含まれていても、電
源配線の電圧降下が論理回路内で均等化されるため、回
路遅延の配置位置依存性がなくなるので、遅延のばらつ
きを抑制することができる。As described above, when the current consumptions of the first cell group 11 and the second cell group 12 are equalized, for example, a standard cell constituting a so-called worst circuit delay path which maximizes a circuit delay is determined. However, since the voltage drop of the power supply wiring is equalized in the logic circuit, the dependence of the circuit delay on the arrangement position is eliminated, and the variation in the delay can be suppressed.

【００３８】以上説明したように、本実施形態による
と、実質消費電流算出工程Ｓ０２及び回路分割工程Ｓ０
３を用いて、各セル群に属する標準セルの平均消費電流
の合計値を互いに均等化するように論理回路を分割して
配置するため、電源配線の電圧降下量が均等化されるの
で、回路遅延のばらつきを小さくすることができる。そ
の結果、論理回路の動作速度や電源幅等の設計マージン
を必要最小限度にまで削減でき、回路の面積を小さくで
きるので、半導体集積回路に集積化する際に該半導体集
積回路の高速化及び高集積化を図ることができる。As described above, according to the present embodiment, the substantial current consumption calculating step S02 and the circuit dividing step S0 are performed.
3, the logic circuits are divided and arranged so that the total value of the average current consumption of the standard cells belonging to each cell group is equalized to each other, so that the voltage drop amount of the power supply wiring is equalized. Variation in delay can be reduced. As a result, it is possible to reduce the design margins such as the operation speed and the power supply width of the logic circuit to the minimum necessary and to reduce the circuit area. Therefore, when the semiconductor integrated circuit is integrated, the speed and the speed of the semiconductor integrated circuit are increased. Integration can be achieved.

【００３９】なお、セル配置の設計制約として、本実施
形態に示した、電源配線の電圧降下を考慮した消費電流
に基づく制約の他に、通常の自動配置配線方法と同様
に、レイアウト面積や回路遅延による制約を加えてもよ
い。As the cell layout design restrictions, in addition to the restrictions based on the current consumption in consideration of the voltage drop of the power supply wiring shown in the present embodiment, the layout area and circuit A delay constraint may be added.

【００４０】また、本実施形態においては、説明を簡単
にするために、電源配線の寄生素子を抵抗成分のみとし
ており、以下の実施形態においても同様とする。In this embodiment, for simplicity of description, the parasitic element of the power supply wiring is made only of a resistance component, and the same applies to the following embodiments.

【００４１】以下、本発明の第１の実施形態に係る自動
配置配線方法を実現する自動配置配線装置について図面
を参照しながら説明する。Hereinafter, an automatic placement and routing apparatus for realizing the automatic placement and routing method according to the first embodiment of the present invention will be described with reference to the drawings.

【００４２】図４は本実施形態に係る自動配置配線装置
の動作フローを表わしている。本実施形態に係る自動配
置配線装置は外部記憶装置を備えたコンピュータを想定
しており、該外部記憶装置及びコンピュータの形態や機
種等を問わない。FIG. 4 shows an operation flow of the automatic placement and routing apparatus according to this embodiment. The automatic placement and routing apparatus according to the present embodiment assumes a computer having an external storage device, and the external storage device and the computer may be in any form or model.

【００４３】本実施形態に係る自動配置配線装置の動作
を説明すると、図４に示すように、あらかじめ、論理回
路に含まれる標準セルの配置と該配置の前提となる消費
電流の計算に必要な種々のデータを用意する。すなわ
ち、論理回路の接続記述よりなる回路接続情報２１、各
標準セルの固有の消費電流データが登録された消費電流
ライブラリ２２、各標準セルのファンアウト容量，ファ
ンイン容量，配線容量及び配線抵抗よりなる負荷データ
２３、標準セルの回路活性化率データ２４、自動配置配
線をする際に必要な設計制約２５及び各標準セルのレイ
アウトデータが登録されたレイアウトライブラリ２６を
用意する。The operation of the automatic placement and routing apparatus according to the present embodiment will now be described. As shown in FIG. 4, the arrangement of standard cells included in a logic circuit and the calculation of the current consumption required for the arrangement are performed in advance. Prepare various data. That is, the circuit connection information 21 including the connection description of the logic circuit, the current consumption library 22 in which the current consumption data unique to each standard cell is registered, the fan-out capacity, the fan-in capacity, the wiring capacity, and the wiring resistance of each standard cell. A load library 23 is prepared in which the load data 23, the standard cell circuit activation rate data 24, the design constraints 25 required for automatic placement and routing, and the layout data of each standard cell are registered.

【００４４】まず、これらのデータは、通常、外部記憶
装置に格納されており、該データのうちの、消費電流ラ
イブラリ２２、負荷データ２３及び回路活性化率データ
２４をＩ／Ｏ手段（図示せず）を通じて装置側に取り込
み、セル消費電流算出手段３１が、装置に入力されたデ
ータを基に標準セルごとの平均消費電流を図３に示した
手順を用いて算出することによりセル消費電流データ２
７を作成する。First, these data are usually stored in an external storage device, and among the data, the current consumption library 22, the load data 23 and the circuit activation rate data 24 are converted into I / O means (not shown). 3), the cell consumption current calculation means 31 calculates the average current consumption for each standard cell based on the data input to the device using the procedure shown in FIG. 2
7 is created.

【００４５】次に、回路分割手段３２は、平均消費電流
の合計値がほぼ均等となるように複数の標準セルを設計
制約２５で定義されたサブブロック数に分割する。ここ
で、回路分割手段３２は、セル群平均消費電流算出部と
してのサブブロック消費電流算出部３２１、再分割部と
してのセル群消費電流算出部３２２及びサブブロック消
費電流算出部３２１が出力するサブブロックの平均消費
電流（＝セル群平均消費電流）とセル群消費電流算出部
３２２から出力されるセル群ごとの消費電流とを比較す
る消費電流比較部３２３とを有している。Next, the circuit dividing means 32 divides the plurality of standard cells into the number of sub-blocks defined by the design constraint 25 so that the total value of the average current consumption becomes substantially equal. Here, the circuit dividing means 32 includes a sub-block consumption current calculation section 321 as a cell group average consumption current calculation section, a cell group consumption current calculation section 322 as a subdivision section, and a sub-block A current consumption comparison unit 323 for comparing the average current consumption of the block (= cell group average current consumption) with the current consumption of each cell group output from the cell group current consumption calculation unit 322 is provided.

【００４６】具体的には、サブブロック消費電流算出部
３２１は、各標準セルの平均消費電流の総和である総消
費電流を求め、該総消費電流を設計制約２５に含まれる
レイアウトの下位の階層となるサブブロック数で除すこ
とにより各サブブロックの割当電流量（＝セル群平均消
費電流）を算出する。一方、セル群消費電流算出部３２
２は、各標準セルの平均消費電流と設計制約２５に含ま
れるサブブロック数及びアスペクト比を基にして、レイ
アウト面積を考慮しながら、平均消費電流が均等となる
ように複数の標準セルを複数のセル群に分割した後、該
セル群に属する標準セルの平均消費電流を合算して、セ
ル群ごとの消費電流量を算出する。More specifically, the sub-block current consumption calculating section 321 obtains the total current consumption which is the sum of the average current consumption of each standard cell, and uses the total current consumption as a lower hierarchy of the layout included in the design constraint 25. By dividing by the number of sub-blocks, the allocated current amount of each sub-block (= cell group average current consumption) is calculated. On the other hand, the cell group current consumption calculation unit 32
2, a plurality of standard cells are set based on the average current consumption of each standard cell and the number of sub-blocks and the aspect ratio included in the design constraint 25 so that the average current consumption becomes uniform while considering the layout area. Then, the average current consumption of the standard cells belonging to the cell group is added to calculate the current consumption amount for each cell group.

【００４７】消費電流比較部３２３は、サブブロック消
費電流算出部３２１が算出した割当電流量と、セル群消
費電流算出部３２２が算出したセル群の消費電流量とを
比較し、これら２つの電流量の差が大きい場合は、その
差が小さくなるまで、セル群を生成するグループ化、該
セル群ごとの消費電流の算出及び比較の手順を再帰的に
繰り返す。このようにすると、論理回路を消費電流が均
等なセル群に分割することができる。The current consumption comparing section 323 compares the allocated current amount calculated by the sub-block current consumption calculating section 321 with the current consumption amount of the cell group calculated by the cell group current consumption calculating section 322. If the difference in the amount is large, the procedure of grouping to generate a cell group, the calculation of the current consumption for each cell group, and the comparison are recursively repeated until the difference becomes small. This makes it possible to divide the logic circuit into a group of cells having a uniform current consumption.

【００４８】次に、セル配置手段３３は、回路分割手段
３２が生成したセル群と回路接続情報２１と標準セルの
レイアウトライブラリ２６とを用いて、標準セルのセル
配置データ２８を作成し、その後、実配線処理手段３４
が、標準セル間の配線を行なって最終レイアウトデータ
２９を作成する。Next, the cell arranging means 33 creates the standard cell cell arrangement data 28 using the cell group, the circuit connection information 21 and the standard cell layout library 26 generated by the circuit dividing means 32. , Actual wiring processing means 34
However, the wiring between the standard cells is performed to create the final layout data 29.

【００４９】以下、回路分割手段３２の動作の詳細につ
いて図面を参照しながら説明する。Hereinafter, the operation of the circuit dividing means 32 will be described in detail with reference to the drawings.

【００５０】図５は標準セルよりなるセル列をレイアウ
トの下位の階層であるサブブロックとした場合のセル配
置を示している。図５に示すように、レイアウト上に互
いに平行に設けられた電源線及び接地線よりなる第１の
電源幹線４１及び第２の電源幹線４２との間には、第１
のセル列５１及び第２のセル列５２がそれぞれ配置され
ている。第１のセル列５１は、電源線及び接地線よりな
る第１の電源配線４３を介して第１の電源幹線４１及び
第２の電源幹線４２と電気的に接続され、第２のセル列
５２は、電源線及び接地線よりなる第２の電源配線４４
を介して第１の電源幹線４１及び第２の電源幹線４２と
電気的に接続されている。FIG. 5 shows a cell arrangement in a case where a cell row composed of standard cells is used as a sub-block which is a lower hierarchy of the layout. As shown in FIG. 5, a first power supply main line 41 and a second power supply main line 42 composed of a power supply line and a ground line provided in parallel with each other on the layout are provided with a first power supply main line 41 and a second power supply main line 42.
Cell row 51 and the second cell row 52 are arranged. The first cell column 51 is electrically connected to a first power line 41 and a second power line 42 via a first power line 43 composed of a power line and a ground line. Is a second power supply line 44 composed of a power supply line and a ground line.
Are electrically connected to the first power supply main line 41 and the second power supply main line.

【００５１】従って、回路分割手段３２のサブブロック
消費電流算出部３２１が、セル消費電流データ２７に基
づいて論理回路の総消費電流の１１０（相対値）を算出
し、また、セル群消費電流算出部３２２が、各セル列の
消費電流が最終的に５５（相対値）となるように論理回
路を分割することによりセル１〜セル６をグループ化す
る。その結果、セル１、セル２及びセル４がグループＡ
として第１のセル群５１に割り当てられると共に、セル
３、セル５及びセル６がグループＢとして第２のセル群
５２に割り当てられる。Therefore, the sub-block current consumption calculation section 321 of the circuit dividing means 32 calculates the total current consumption 110 (relative value) of the logic circuit based on the cell current consumption data 27, and calculates the cell group current consumption. The unit 322 groups the cells 1 to 6 by dividing the logic circuit so that the current consumption of each cell column finally becomes 55 (relative value). As a result, cell 1, cell 2 and cell 4 are group A
And the cell 3, the cell 5, and the cell 6 are assigned to the second cell group 52 as a group B.

【００５２】以上説明したように、本実施形態に係る自
動配置配線装置によると、セル消費電流算出手段３１と
回路分割手段３２とを用いて、論理回路の消費電流を均
等化するように該論理回路を分割（グループ化）して標
準セルを配置するため、電源配線の電圧降下量が均等化
されるので、回路遅延のばらつきを抑えることができ
る。これにより、論理回路の動作速度や電源幅等の設計
マージンを必要最小限度にまで削減できるため、半導体
集積回路の高速化及び高集積化を図ることができる。As described above, according to the automatic placement and routing apparatus according to the present embodiment, the logic circuit is configured to use the cell current consumption calculating means 31 and the circuit dividing means 32 so as to equalize the current consumption of the logic circuit. Since the circuits are divided (grouped) and the standard cells are arranged, the amount of voltage drop in the power supply wiring is equalized, so that variations in circuit delay can be suppressed. As a result, the design margin such as the operation speed of the logic circuit and the power supply width can be reduced to the necessary minimum, so that the speed and integration of the semiconductor integrated circuit can be increased.

【００５３】なお、セル配置の設計制約として、電源配
線の電圧降下を考慮した消費電流に基づく制約の他に、
通常の自動配置配線装置と同様に、レイアウト面積や回
路遅延による制約を加えてもよい。As a design constraint of the cell arrangement, in addition to the constraint based on the current consumption in consideration of the voltage drop of the power supply wiring,
Similar to a normal automatic placement and routing apparatus, restrictions due to layout area and circuit delay may be added.

【００５４】（第１の実施形態の一変形例）以下、本発
明の第１の実施形態の一変形例に係る自動配置配線方法
及びその装置について図面を参照しながら説明する。(Modification of First Embodiment) Hereinafter, an automatic placement and routing method and apparatus according to a modification of the first embodiment of the present invention will be described with reference to the drawings.

【００５５】第１の実施形態においては標準セルよりな
るセル列をサブブロックとしたが、本変形例において
は、電源幹線とサブブロックの電源配線とを格子状に配
置した場合の各電源幹線及び各電源配線で囲まれてなる
領域（以下、エリアと呼ぶ。）をサブブロックとする。In the first embodiment, a cell row composed of standard cells is used as a sub-block. However, in the present modification, each power supply main line and a power supply main line when a power supply main line and a power supply line of a sub-block are arranged in a grid are arranged. A region surrounded by each power supply wiring (hereinafter, referred to as an area) is a sub-block.

【００５６】図６はこのようなエリアをレイアウトの下
位の階層であるサブブロックとした場合のセル配置を示
している。図５に示すように、レイアウト上に互いに平
行に設けられた電源線及び接地線よりなる複数の電源幹
線５５と、該電源幹線５５と直交する電源線及び接地線
よりなる複数の電源配線５６が設けられており、複数の
エリアがこれらの電源幹線５５及び電源配線５６に囲ま
れて形成されている。複数のエリアのうちの第１のエリ
ア６１及び第２のエリア６２に着目すると、図４に示す
回路分割手段３２のセル群消費電流算出部３２２が、各
セル群の消費電流が均等化されるように論理回路を分割
する。本変形例においては、セル１及びセル３がグルー
プＡに、また、セル２、セル４及びセル６がグループＢ
として分割されるため、第１のエリア６１にグループＡ
を割り当て、第２のエリア６２にグループＢを割り当て
ることにより、各サブブロックの消費電流が共に４５
（相対値）となる。FIG. 6 shows a cell arrangement when such an area is used as a sub-block which is a lower hierarchy of the layout. As shown in FIG. 5, a plurality of power supply trunk lines 55 composed of a power supply line and a ground line provided in parallel with each other on a layout, and a plurality of power supply lines 56 composed of a power supply line and a ground line orthogonal to the power supply trunk line 55 are provided. A plurality of areas are formed so as to be surrounded by the power supply main line 55 and the power supply wiring 56. Focusing on the first area 61 and the second area 62 of the plurality of areas, the cell group current consumption calculator 322 of the circuit dividing means 32 shown in FIG. 4 equalizes the current consumption of each cell group. The logic circuit is divided as follows. In this modification, cell 1 and cell 3 belong to group A, and cell 2, cell 4 and cell 6 belong to group B.
, The first area 61 has the group A
And the group B is assigned to the second area 62, so that the current consumption of each sub-block is 45
(Relative value).

【００５７】このようにグループ化して配置することに
より、各エリア内に配置された標準セルの平均消費電流
がエリアごとに均等化されるため、論理回路の電圧降下
量がほぼ等しくなる。By grouping and arranging in this way, the average current consumption of the standard cells arranged in each area is equalized for each area, so that the voltage drop amounts of the logic circuits become substantially equal.

【００５８】また、セル群の消費電流を均等化すると、
例えば、最悪回路遅延経路を構成する標準セルが、複数
のエリアのうちのいずれのエリアに配置されていても、
電源配線の電圧降下量が回路内でほぼ均等化されるた
め、回路遅延の配置位置依存性がなくなるので、遅延の
ばらつきを抑制することができる。When the current consumption of the cell group is equalized,
For example, even if the standard cell constituting the worst circuit delay path is arranged in any one of the plurality of areas,
Since the voltage drop amount of the power supply wiring is substantially equalized in the circuit, the dependence of the circuit delay on the arrangement position is eliminated, so that the variation in the delay can be suppressed.

【００５９】また、電源幹線５５を格子状に配置してい
るため、第１の実施形態に比較して、電源配線５６の電
圧降下をより小さく抑えることができる。Further, since the power supply trunk lines 55 are arranged in a lattice, the voltage drop of the power supply wiring 56 can be suppressed smaller than in the first embodiment.

【００６０】（第２の実施形態）以下、本発明に係る第
２の実施形態を図面に基づいて説明する。(Second Embodiment) Hereinafter, a second embodiment according to the present invention will be described with reference to the drawings.

【００６１】第１の実施形態においては、複数の標準セ
ルのすべてを対象としてその平均消費電流を基に配置を
決定したが、本実施形態においては、配置対象となる標
準セルを特定の標準セルに限定し、自動配置配線処理の
簡便化を図っている。In the first embodiment, the placement is determined based on the average current consumption of all of the plurality of standard cells. In the present embodiment, the standard cells to be placed are designated as specific standard cells. To simplify the automatic placement and routing process.

【００６２】図７は本発明の第２の実施形態に係る標準
セルの自動配置配線方法の処理フローを表わしている。
図７に示すように、まず、所定データ読み込み工程Ｓ０
１において、論理回路の回路接続情報、自動配置配線を
行なう際に必要な設計制約、標準セルのレイアウトデー
タ及び固有の消費電流データを含むライブラリデータ、
各標準セルの回路活性化率データ並びに各標準セルの負
荷インピーダンスデータをそれぞれ読み込む。FIG. 7 shows a processing flow of the standard cell automatic placement and routing method according to the second embodiment of the present invention.
As shown in FIG. 7, first, a predetermined data reading step S0
1, library data including circuit connection information of a logic circuit, design constraints required for automatic placement and routing, layout data of standard cells, and unique current consumption data;
The circuit activation rate data of each standard cell and the load impedance data of each standard cell are read.

【００６３】次に、実質消費電流算出工程Ｓ０２におい
て、所定データ読み込み工程Ｓ０１で読み込んだデータ
のうちの、回路活性化率データ、消費電流データ及び負
荷インピーダンスデータを用いて、各標準セルの実質的
な消費電流及び該実質的な消費電流の総和である総消費
電流を算出する。Next, in the substantial current consumption calculating step S02, the circuit activation rate data, the current consumption data and the load impedance data of the data read in the predetermined data reading step S01 are used to calculate the substantial consumption of each standard cell. And the total current consumption, which is the sum of the current consumption and the substantial current consumption.

【００６４】次に、特定標準セル配置工程Ｓ１３におい
て、複数の標準セルのうちの特定の標準セル、例えば、
消費電流の大小等の特定の評価関数によって幾つかの標
準セルを選択し、選択された標準セルの配置を他の標準
セルよりも先に配置し、その後、不特定標準セル配置工
程Ｓ１４により特定の標準セル以外の標準セルを配置す
る。その後、実配線処理工程Ｓ０５において、特定標準
セル及び不特定標準セルの配線処理を行なう。Next, in a specific standard cell arranging step S13, a specific standard cell of a plurality of standard cells, for example,
Several standard cells are selected according to a specific evaluation function such as the magnitude of current consumption, and the arrangement of the selected standard cells is arranged before other standard cells. Place standard cells other than the standard cells. Thereafter, in the actual wiring processing step S05, wiring processing of the specific standard cell and the unspecified standard cell is performed.

【００６５】以下、平均消費電流が相対的に大きい標準
セルを特定標準セルに選んだ場合の効果を説明する。The effect when the standard cell having a relatively large average current consumption is selected as the specific standard cell will be described below.

【００６６】図８は電源配線に接続された３つの標準セ
ルの等価回路を示している。説明を簡単にするため、各
標準セル間に敷設されている電源配線はそれぞれ同一の
配線長及び配線幅を有しているとし、これにより各配線
抵抗は等しいとする。FIG. 8 shows an equivalent circuit of three standard cells connected to the power supply wiring. For the sake of simplicity, it is assumed that the power supply wirings laid between the standard cells have the same wiring length and wiring width, so that the wiring resistances are equal.

【００６７】電源幹線の電圧をＶ0 とし、各標準セルの
電源配線の接続点の電圧を電源幹線側から順にＶ1 ，Ｖ
2 ，Ｖ3 とすると、これらは以下に示す式（１），
（２）及び（３）のように表わされる。The voltage of the power supply main line is set to V0, and the voltages at the connection points of the power supply wiring of each standard cell are set to V1, V
2 and V3, these are given by the following equations (1),
They are represented as (2) and (3).

【００６８】 Ｖ1 ＝Ｖ0 −Ｒ×(Ｉ1 ＋Ｉ2 ＋Ｉ3 ） …（１） Ｖ2 ＝Ｖ0 −Ｒ×(Ｉ1 ＋Ｉ2 ＋Ｉ3 )−Ｒ×(Ｉ2 ＋Ｉ3 ) …（２） Ｖ3 ＝Ｖ0 −Ｒ×(Ｉ1 ＋Ｉ2 ＋Ｉ3 )−Ｒ×(Ｉ2 ＋Ｉ3 )−Ｒ×Ｉ3 ＝Ｖ0 −Ｒ×Ｉ1 −２Ｒ×Ｉ2 −３Ｒ×Ｉ3 …（３） 式（１）に示すように、電源幹線近傍の接続点の電位Ｖ
1 は、各標準セルの消費電流の総和に比例して電圧降下
が発生することが分かり、一方、式（３）に示すよう
に、電源幹線から最も離れた位置にある接続点の電位Ｖ
3 は、Ｉ3 の消費電流が大きくなるほど電圧降下が大き
くなり、その結果遅延時間の劣化が大きくなることが分
かる。従って、消費電流が相対的に大きいセルを電源幹
線の近傍に配置した方が、回路の遅延時間の劣化を抑制
することができる。これにより、論理回路の動作速度や
電源幅等の設計マージンを必要最小限度にまで削減でき
るため、半導体集積回路の高速化及び高集積化を図るこ
とができる。V1 = V0−R × (I1 + I2 + I3) (1) V2 = V0−R × (I1 + I2 + I3) −R × (I2 + I3) (2) V3 = V0−R × (I1 + I2 + I3) ) −R × (I2 + I3) −R × I3 = V0−R × I1−2R × I2−3R × I3 (3) As shown in the equation (1), the potential V at the connection point near the power supply main line.
1 indicates that a voltage drop occurs in proportion to the sum of the current consumption of each standard cell. On the other hand, as shown in equation (3), the potential V of the connection point located farthest from the power supply main line is obtained.
3 shows that as the current consumption of I3 increases, the voltage drop increases, and as a result, the deterioration of the delay time increases. Therefore, by arranging the cells having relatively large current consumption near the power supply main line, it is possible to suppress the deterioration of the delay time of the circuit. As a result, the design margin such as the operation speed of the logic circuit and the power supply width can be reduced to the necessary minimum, so that the speed and integration of the semiconductor integrated circuit can be increased.

【００６９】本実施形態においては、消費電流が大きい
一の標準セルについて、その位置と電圧降下との関係に
ついて説明したが、複数の標準セルのうちの消費電流が
最も大きい標準セルを電源幹線側に配置し、以降、降順
となるように標準セルを配置していく方法もある。この
場合は、上述の方法よりもさらに電源配線への接続点電
位の電圧降下量が少なくなるため、電源幹線から離れた
位置にあるセルの遅延時間の劣化を抑制することができ
る。また、論理回路に含まれる標準セル全体の配置に先
立って、特定の標準セルのみを配置するため、回路遅延
を考慮した標準セル配置を簡便に得ることができる。In the present embodiment, the relationship between the position and the voltage drop of one standard cell having a large current consumption has been described. However, the standard cell having the largest current consumption among the plurality of standard cells is connected to the power supply main line side. Then, there is a method of arranging the standard cells in descending order. In this case, since the voltage drop amount of the potential of the connection point to the power supply wiring is smaller than in the above-described method, it is possible to suppress the deterioration of the delay time of the cell located at a position distant from the power supply main line. In addition, since only a specific standard cell is arranged prior to the entire standard cell included in the logic circuit, a standard cell arrangement in consideration of circuit delay can be easily obtained.

【００７０】以下、本発明の第２の実施形態に係る自動
配置配線方法を実現する自動配置配線装置について図面
を参照しながら説明する。Hereinafter, an automatic placement and routing apparatus for realizing the automatic placement and routing method according to the second embodiment of the present invention will be described with reference to the drawings.

【００７１】図９は本実施形態に係る自動配置配線装置
の動作フローを表わしている。本実施形態に係る自動配
置配線装置は外部記憶装置を備えたコンピュータを想定
しており、該外部記憶装置及びコンピュータの形態や機
種等を問わない。また、図９において、図４に示す構成
要素と同一の構成要素には同一の符号を付すことにより
説明を省略する。FIG. 9 shows an operation flow of the automatic placement and routing apparatus according to the present embodiment. The automatic placement and routing apparatus according to the present embodiment assumes a computer having an external storage device, and the external storage device and the computer may be in any form or model. In FIG. 9, the same components as those shown in FIG.

【００７２】まず、図９に示すように、セル消費電流算
出手段３１は、装置に入力された所定データのうちの消
費電流ライブラリ２２、負荷データ２３及び回路活性化
率データ２４を用いて標準セルごとの平均消費電流を算
出してセル消費電流データ２７を作成する。First, as shown in FIG. 9, the cell current consumption calculating means 31 uses the current consumption library 22, load data 23 and circuit activation rate data 24 of the predetermined data inputted to the device to generate a standard cell current. An average current consumption is calculated for each cell to create cell current consumption data 27.

【００７３】次に、特定標準セル配置決定手段７１は、
セル消費電流データ２７の算出結果を基に特定の標準セ
ルを選択し、選択された標準セルの配置を決定して特定
標準セル配置データ７２を作成する。Next, the specific standard cell arrangement determining means 71
A specific standard cell is selected based on the calculation result of the cell current consumption data 27, the arrangement of the selected standard cell is determined, and specific standard cell arrangement data 72 is created.

【００７４】次に、セル配置手段７３は、特定標準セル
配置データ７２と回路接続情報２１とレイアウトライブ
ラリ２６とを用いて論理回路全体の標準セルのセル配置
データ２８を作成する。その後、実配線処理手段３４が
セル配置データ２８に基づいて標準セル間の配線を行な
って最終レイアウトデータ２９を作成する。Next, the cell arrangement means 73 creates the cell arrangement data 28 of the standard cells of the entire logic circuit using the specific standard cell arrangement data 72, the circuit connection information 21, and the layout library 26. Thereafter, the actual wiring processing means 34 performs wiring between the standard cells based on the cell arrangement data 28 to create final layout data 29.

【００７５】以下、図面を参照しながら具体例を説明す
る。図１０は消費電流が相対的に大きい標準セルを特定
の標準セルに選択し、該特定の標準セルを電源幹線側に
指定して配置する様子を示している。図１０に示すよう
に、レイアウト上に設けられた電源線及び接地線よりな
る電源幹線５５と、該電源幹線５５と直交し電源線及び
接地線よりなる電源配線５６とが配置されており、図１
０に示すセル１〜セル６は図２に示した６つの標準セル
とそれぞれ同等の標準セルとし、各標準セルの平均消費
電流は図３に示した一覧表のデータで表わされるとす
る。Hereinafter, specific examples will be described with reference to the drawings. FIG. 10 shows a state in which a standard cell having a relatively large current consumption is selected as a specific standard cell, and the specific standard cell is designated and arranged on the power supply main line side. As shown in FIG. 10, a power supply trunk line 55 composed of a power supply line and a ground line provided on the layout, and a power supply line 56 orthogonal to the power supply trunk line 55 and composed of a power supply line and a ground line are arranged. 1
It is assumed that cells 1 to 6 shown in FIG. 0 are standard cells equivalent to the six standard cells shown in FIG. 2 respectively, and the average current consumption of each standard cell is represented by the data in the list shown in FIG.

【００７６】図９に示す特定標準セル配置決定手段７１
が、セル１〜セル６のうちから平均消費電流が相対的に
大きいセル４及びセル３を選択し、電源幹線５５の近傍
に配置する。その後、セル配置手段７３が、残りのセル
１、セル２、セル５及びセル６を配置し、すべての標準
セルを含むセル配置データ２８を作成する。The specific standard cell arrangement determining means 71 shown in FIG.
However, the cell 4 and the cell 3 having relatively large average current consumption are selected from the cells 1 to 6 and arranged near the power supply main line 55. After that, the cell arranging means 73 arranges the remaining cells 1, 2, 5, and 6, and creates the cell arrangement data 28 including all the standard cells.

【００７７】このように、平均消費電流が相対的に大き
い標準セルの配置位置を電源幹線側に優先的に指定する
と、電源幹線から離れた位置にあるセル１及びセル６の
電源配線５６との接続点の電圧降下量が少なくなるた
め、セル１及びセル６の遅延時間の劣化を抑制すること
ができる。As described above, when the arrangement position of the standard cell having a relatively large average current consumption is designated preferentially on the power supply main line side, the connection between the power supply wiring 56 of the cell 1 and the cell 6 located far from the power supply main line is considered. Since the amount of voltage drop at the connection point is reduced, the deterioration of the delay time of the cell 1 and the cell 6 can be suppressed.

【００７８】また、ここでは、電源幹線５５側に配置す
る特定の標準セルをそれぞれ１つずつとしたが、特定の
標準セルを複数個選び、平均消費電流が大きい標準セル
から降順に、電源幹線５５側から配置してもよい。この
ようにすると、上述の方法よりもさらに電源配線５６に
おける接続点電位の電圧降下量が少なくなるため、他の
標準セルを介し電源幹線５５から離れた位置にある標準
セルの遅延時間の劣化を抑制することができる。In this example, one specific standard cell is arranged on the power supply main line 55 side. However, a plurality of specific standard cells are selected, and the power supply main lines are arranged in descending order from the standard cell having a large average current consumption. It may be arranged from the 55 side. In this case, since the voltage drop of the connection point potential in the power supply wiring 56 is further reduced as compared with the above-described method, deterioration of the delay time of the standard cell located at a position distant from the power supply main line 55 via another standard cell is reduced. Can be suppressed.

【００７９】以上説明したように、本実施形態に係る自
動配置配線装置によると、特定標準セル配置決定手段７
１とセル配置手段７３とが、標準セルごとの平均消費電
流の算出結果に基づいて該平均消費電流が相対的に大き
い特定の標準セルを電源幹線側に配置するため、論理回
路の遅延時間の増大を抑えることができる。その結果、
論理回路の動作速度や電源幅等の設計マージンを必要最
小限度にまで削減できるため、半導体集積回路の高速化
及び高集積化を図ることができる。As described above, according to the automatic placement and routing apparatus according to the present embodiment, the specific standard cell placement determination means 7
1 and the cell arranging means 73 arrange a specific standard cell having a relatively large average current consumption on the power supply main line side based on the calculation result of the average current consumption for each standard cell. The increase can be suppressed. as a result,
Since the design margins such as the operation speed of the logic circuit and the power supply width can be reduced to the necessary minimum, the speed and integration of the semiconductor integrated circuit can be increased.

【００８０】また、特定の標準セルを優先的に配置する
ため、論理回路を構成する標準セルのレイアウト指定の
簡便化を図ることができる。Further, since the specific standard cells are preferentially arranged, the layout designation of the standard cells constituting the logic circuit can be simplified.

【００８１】なお、セル配置の設計制約として、電源配
線の電圧降下を考慮した消費電流に基づく制約の他に、
通常の自動配置配線装置と同様に、レイアウト面積や回
路遅延による制約を加えてもよい。As the design constraints of the cell arrangement, in addition to the constraints based on the current consumption in consideration of the voltage drop of the power supply wiring,
Similar to a normal automatic placement and routing apparatus, restrictions due to layout area and circuit delay may be added.

【００８２】（第３の実施形態）以下、本発明に係る第
３の実施形態を図面に基づいて説明する。(Third Embodiment) Hereinafter, a third embodiment according to the present invention will be described with reference to the drawings.

【００８３】第２の実施形態においては、配置対象の標
準セルを特定の標準セルに限定し、自動配置配線の処理
の簡便化を図っている。本実施形態においては、いった
ん標準セルを仮配置した後に又は従来の自動配置方法を
用いてすべての標準セルの配置を行なった後に、標準セ
ルごとの平均消費電流データを基に再配置対象となる標
準セルを特定し、特定された標準セル同士を交換して平
均消費電流を均等化することにより、自動配置配線の処
理のさらなる簡便化を図っている。In the second embodiment, the standard cells to be arranged are limited to specific standard cells, thereby simplifying the automatic arrangement and wiring process. In the present embodiment, once the standard cells are temporarily arranged or after all the standard cells are arranged using the conventional automatic arrangement method, the standard cells are to be rearranged based on the average current consumption data for each standard cell. The standard cells are specified, and the specified standard cells are exchanged with each other to equalize the average current consumption, thereby further simplifying the automatic placement and routing process.

【００８４】図１１は本発明の第３の実施形態に係る標
準セルの自動配置配線方法の処理フローを表わしてい
る。図１１に示すように、まず、所定データ読み込み工
程Ｓ０１において、論理回路の回路接続情報、設計制
約、標準セルのレイアウトデータ及び固有の消費電流デ
ータを含むライブラリデータ、各標準セルの回路活性化
率データ並びに各標準セルの負荷インピーダンスデータ
をそれぞれ読み込む。FIG. 11 shows a processing flow of the standard cell automatic placement and routing method according to the third embodiment of the present invention. As shown in FIG. 11, first, in a predetermined data reading step S01, circuit connection information of a logic circuit, design constraints, library data including standard cell layout data and unique current consumption data, a circuit activation rate of each standard cell The data and the load impedance data of each standard cell are read.

【００８５】次に、実質消費電流算出工程Ｓ０２におい
て、所定データ読み込み工程Ｓ０１で読み込んだデータ
のうちの、回路活性化率データ、消費電流データ及び負
荷インピーダンスデータを用いて、各標準セルの実質的
な消費電流及び該実質的な消費電流の総和である総消費
電流を算出する。Next, in a substantial current consumption calculating step S02, the circuit activation rate data, the consumed current data and the load impedance data of the data read in the predetermined data reading step S01 are used to substantially reduce the actual consumption of each standard cell. And the total current consumption, which is the sum of the current consumption and the substantial current consumption.

【００８６】次に、仮配置決定工程Ｓ２３において、論
理回路に含まれる配置対象のすべての標準セルの配置を
決定した後、再配置工程としての特定標準セル交換工程
Ｓ２４において、実質消費電流算出工程Ｓ０２で算出し
た各標準セルの平均消費電流に基づいて、例えば、一の
セル群と該一のセル群よりも消費電流が小さい他のセル
群とに着目し、一のセル群のうち消費電流が相対的に大
きい標準セルを一の特定標準セルとし、他のセル群のう
ち消費電流が相対的に小さい標準セルを他の特定標準セ
ルとし、これら一の特定標準セルの配置位置と他の特定
標準セルの配置位置とを互いに交換することにより消費
電流を均等化する。Next, in the provisional placement determining step S23, after determining the placement of all the standard cells to be placed included in the logic circuit, in the specific standard cell replacing step S24 as a relocation step, the actual current consumption calculating step is performed. Based on the average current consumption of each standard cell calculated in S02, for example, focusing on one cell group and another cell group having a lower current consumption than the one cell group, the The standard cell having a relatively large is defined as one specific standard cell, and the standard cell having a relatively small current consumption among the other cell groups is defined as another specific standard cell. The current consumption is equalized by exchanging the arrangement positions of the specific standard cells with each other.

【００８７】以下、本発明の第３の実施形態に係る自動
配置配線方法を実現する自動配置配線装置について図面
を参照しながら説明する。Hereinafter, an automatic placement and routing apparatus for implementing the automatic placement and routing method according to the third embodiment of the present invention will be described with reference to the drawings.

【００８８】図１２は本実施形態に係る自動配置配線装
置の動作フローを表わしている。本実施形態に係る自動
配置配線装置は外部記憶装置を備えたコンピュータを想
定しており、該外部記憶装置及びコンピュータの形態や
機種等を問わない。また、図１２において、図４に示す
構成要素と同一の構成要素には同一の符号を付すことに
より説明を省略する。FIG. 12 shows an operation flow of the automatic placement and routing apparatus according to the present embodiment. The automatic placement and routing apparatus according to the present embodiment assumes a computer having an external storage device, and the external storage device and the computer may be in any form or model. In FIG. 12, the same components as those shown in FIG. 4 are denoted by the same reference numerals, and description thereof will be omitted.

【００８９】まず、図１２に示すように、セル消費電流
算出手段３１は、装置に入力された所定データのうちの
消費電流ライブラリ２２、負荷データ２３及び回路活性
化率データ２４を用いて標準セルごとの平均消費電流を
算出してセル消費電流データ２７を作成する。First, as shown in FIG. 12, the cell current consumption calculating means 31 uses the current consumption library 22, load data 23 and circuit activation rate data 24 of the predetermined data input to the device to generate a standard cell current. An average current consumption is calculated for each cell to create cell current consumption data 27.

【００９０】次に、セル仮配置手段８１は、回路接続情
報２１と設計制約２５と標準セルのレイアウトライブラ
リ２６とを用いて論理回路に含まれるすべての標準セル
の配置を暫定的に行なう。その後、再配置手段としての
特定標準セル交換手段８２が、交換する必要がある特定
標準セルを選択して、選択した特定標準セルの配置位置
を互いに交換する。Next, the cell temporary arrangement means 81 provisionally arranges all the standard cells included in the logic circuit using the circuit connection information 21, the design constraints 25, and the standard cell layout library 26. Thereafter, the specific standard cell exchange means 82 as the relocation means selects the specific standard cells that need to be exchanged, and exchanges the arrangement positions of the selected specific standard cells with each other.

【００９１】図１３及び図１４は標準セルよりなるセル
列をレイアウトの下位の階層であるサブブロックとした
場合のセル配置を示している。ここでは、平均消費電流
が大きい標準セルと平均消費電流が小さい標準セルとを
特定標準セルとして選択し、その配置位置を互いに交換
する。FIGS. 13 and 14 show a cell arrangement in the case where a cell row composed of standard cells is used as a sub-block which is a lower hierarchy of the layout. Here, a standard cell having a large average current consumption and a standard cell having a small average current consumption are selected as specific standard cells, and their arrangement positions are exchanged with each other.

【００９２】図１３に示すように、レイアウト上に互い
に平行に設けられた電源線及び接地線よりなる第１の電
源幹線４１及び第２の電源幹線４２との間には、第１の
セル列５１及び第２のセル列５２が配置されている。第
１のセル列５１は、電源線及び接地線よりなる第１の電
源配線４３を介して第１の電源幹線４１及び第２の電源
幹線４２と電気的に接続され、第２のセル列５２は、電
源線及び接地線よりなる第２の電源配線４４を介して第
１の電源幹線４１及び第２の電源幹線４２と電気的に接
続されている。ここで、セル１、セル２及びセル５より
なる第１のセル列５１と、セル３、セル４及びセル６よ
りなる第２のセル列５２とは、図１２に示すセル仮配置
手段８１により仮配置された状態であり、セル１〜セル
６は図２に示した６つの標準セルとそれぞれ同等の標準
セルとし、各標準セルの平均消費電流は図３に示した一
覧表のデータで表わされるとする。従って、このような
仮配置後の状態では、第１のセル列５１の相対的な消費
電流は５０であり、第２のセル列５２の相対的な消費電
流は６０であって不均等となる。この後、図１２に示す
特定標準セル交換手段８２が、第１のセル列５１のセル
５と、第２のセル列５２のセル４とをそれぞれ特定セル
に指定してこれらを互いに交換する。交換した結果、新
たに構成される、セル１、セル２及びセル５よりなる第
１のセル列５１とセル３、セル５及びセル６よりなる第
２のセル列５２との消費電流は共に相対値で５５となり
均等化される。As shown in FIG. 13, a first cell column is provided between a first power supply main line 41 and a second power supply main line 42 comprising a power supply line and a ground line provided in parallel with each other on the layout. 51 and a second cell row 52 are arranged. The first cell column 51 is electrically connected to a first power line 41 and a second power line 42 via a first power line 43 composed of a power line and a ground line. Are electrically connected to a first power supply main line 41 and a second power supply main line 42 via a second power supply line 44 composed of a power supply line and a ground line. Here, a first cell row 51 composed of cell 1, cell 2 and cell 5 and a second cell row 52 composed of cell 3, cell 4 and cell 6 are combined by temporary cell arrangement means 81 shown in FIG. In the provisionally arranged state, cells 1 to 6 are standard cells equivalent to the six standard cells shown in FIG. 2, respectively, and the average current consumption of each standard cell is represented by data in the list shown in FIG. Suppose. Therefore, in the state after such provisional placement, the relative current consumption of the first cell row 51 is 50, and the relative current consumption of the second cell row 52 is 60, which is unequal. . After that, the specific standard cell exchange means 82 shown in FIG. 12 designates the cells 5 in the first cell row 51 and the cells 4 in the second cell row 52 as specific cells, and exchanges them with each other. As a result of the exchange, the current consumption of the newly constructed first cell column 51 composed of cell 1, cell 2 and cell 5 and the second cell column 52 composed of cell 3, cell 5 and cell 6 are both relative. The value is 55, which is equalized.

【００９３】図１４は図１２に示すセル仮配置手段８１
により仮配置された他の状態を示している。図１３にお
いてはセル列間の交換を説明したが、ここではセル列内
の交換を説明する。図１４に示すように、第１のセル列
５１内では平均消費電流が最大であるセル４が第１の電
源幹線４１側に配置されておらず、また、第２のセル列
５２内でも平均消費電流が最大であるセル３が第１の電
源幹線４１側に配置されていないため、第１の電源幹線
４１から離れた位置にあるセルにおける電源配線４３，
４４との接続点電位の各電圧降下量が大きくなってい
る。FIG. 14 is a diagram showing a temporary cell placement means 81 shown in FIG.
Shows another state temporarily arranged. In FIG. 13, exchange between cell columns has been described. Here, exchange within a cell column will be described. As shown in FIG. 14, the cell 4 having the largest average current consumption is not arranged on the first power supply main line 41 side in the first cell row 51, and the averaged current consumption is also in the second cell row 52. Since the cell 3 having the largest current consumption is not arranged on the first power supply main line 41 side, the power supply wiring 43,
The amount of each voltage drop of the potential of the connection point with the gate 44 is large.

【００９４】その後、図２に示す特定標準セル交換手段
８２が、第１のセル列５１においてセル２及びセル４を
特定セルに指定すると共に、第２のセル列５２において
セル３及びセル６を特定セルに指定し、これらをセル列
内でそれぞれ交換する。Then, the specific standard cell exchange means 82 shown in FIG. 2 designates the cells 2 and 4 as the specific cells in the first cell row 51 and the cells 3 and 6 in the second cell row 52. Designate specific cells and exchange them within the cell row.

【００９５】交換した結果、再配置された第１のセル列
５１及び第２のセル列５２はいずれも消費電流の大きな
セルから順に第１の電源幹線４１側に配置されることに
なり、第１の電源幹線４１から離れた位置にあるセルの
電源配線との接続点電位の電圧降下量が少なくなるた
め、遅延時間の劣化を抑制することができる。As a result of the replacement, the rearranged first cell column 51 and second cell column 52 are both arranged on the first power supply main line 41 side in order from the cell having the largest current consumption. Since the amount of voltage drop of the potential of the connection point with the power supply wiring of the cell located at a position distant from one power supply main line 41 is reduced, deterioration of the delay time can be suppressed.

【００９６】以上説明したように、本実施形態に係る自
動配置配線装置によると、セル仮配置手段８１と特定標
準セル交換手段８２とが、標準セルごとの平均消費電流
の算出結果を基に特定の標準セルの配置位置を交換する
ため、電源配線の電圧降下量を均等にしたり、小さくし
たりすることができるようになり、回路遅延のばらつき
を小さくすることができる。これにより、論理回路の動
作速度や電源幅等の設計マージンを必要最小限度にまで
削減できるため、半導体集積回路の高速化及び高集積化
を図ることができる。As described above, according to the automatic placement and routing apparatus of the present embodiment, the provisional cell placement means 81 and the specified standard cell exchange means 82 specify the specified cell based on the calculation result of the average current consumption for each standard cell. Since the arrangement position of the standard cell is changed, the voltage drop amount of the power supply wiring can be equalized or reduced, and the variation in circuit delay can be reduced. As a result, the design margin such as the operation speed of the logic circuit and the power supply width can be reduced to the necessary minimum, so that the speed and integration of the semiconductor integrated circuit can be increased.

【００９７】また、回路全体のセル配置を行なった後に
特定のセルを配置交換するため、従来の自動配置配線装
置からの変更が少なく、効果的なレイアウトを簡便に得
ることができる。Further, since the specific cells are replaced after the cells are arranged in the entire circuit, there is little change from the conventional automatic placement and routing apparatus, and an effective layout can be easily obtained.

【００９８】なお、セル配置の設計制約として、電源配
線の電圧降下を考慮した消費電流に基づく制約の他に、
通常の自動配置配線装置と同様に、レイアウト面積や回
路遅延による制約を加えてもよい。As the design constraints of the cell arrangement, in addition to the constraints based on the current consumption in consideration of the voltage drop of the power supply wiring,
Similar to a normal automatic placement and routing apparatus, restrictions due to layout area and circuit delay may be added.

【００９９】また、本発明の第１〜第３の実施形態にお
いては、電源配線の寄生素子として抵抗成分のみを考え
たが、配線容量や配線インダクタンスを考慮した場合に
も、同様の効果を得ることができる。In the first to third embodiments of the present invention, only the resistance component is considered as the parasitic element of the power supply wiring. However, the same effect can be obtained when the wiring capacitance and the wiring inductance are considered. be able to.

【０１００】[0100]

【発明の効果】本発明の第１の自動配置配線方法及び第
１の自動配置配線装置によると、論理回路を構成する複
数の標準セルを実質消費電流の合計値がほぼ均等となる
ように複数のセル群に分割するため、セル群ごとの電圧
降下量がほぼ均等となるので、回路遅延のばらつきを抑
制できる。これにより、論理回路の動作速度や電源幅等
の設計マージンを削減できるため、半導体集積回路の高
速化及び高集積化を図ることができる。According to the first automatic placement and routing method and the first automatic placement and routing apparatus of the present invention, a plurality of standard cells constituting a logic circuit are provided so that the total value of the substantial current consumption is substantially equal. , The voltage drop amount of each cell group becomes substantially equal, so that variations in circuit delay can be suppressed. As a result, the design margin such as the operation speed of the logic circuit and the power supply width can be reduced, so that the speed and integration of the semiconductor integrated circuit can be increased.

【０１０１】第１の自動配置配線方法において、分割工
程が、実質消費電流の総和である総消費電流を所定数で
除することによりセル群平均消費電流を算出する工程
と、セル群ごとの実質消費電流の合計値とセル群平均消
費電流の値との差が小さくなるまで複数の標準セルの分
割をし直す工程とを含み、配置工程がセル群ごとに各標
準セルを列形状に配置する工程を含むと、列形状をなす
セル群をサブブロックとすれば、サブブロックごとの電
圧降下量がほぼ均等となるので、該サブブロックの遅延
のばらつきを確実に抑制できる。In the first automatic placement and routing method, the dividing step includes a step of calculating a cell group average current consumption by dividing a total current consumption, which is a sum of the substantial current consumption, by a predetermined number; Dividing the plurality of standard cells until the difference between the total value of the current consumption and the value of the average current consumption of the cell group is reduced, and the arranging step arranges each standard cell in a column shape for each cell group. If the steps are included, if the cell group forming the column shape is a sub-block, the amount of voltage drop for each sub-block becomes substantially equal, so that the variation in delay of the sub-block can be surely suppressed.

【０１０２】第１の自動配置配線方法において、分割工
程が、実質消費電流の総和である総消費電流を所定数で
除することによりセル群平均消費電流を算出する工程
と、セル群ごとの実質消費電流の合計値とセル群平均消
費電流の値との差が小さくなるまで複数の標準セルの分
割をし直す工程とを含み、配置工程が複数のセル群を格
子状の電源線に囲まれた領域に配置する工程を含むと、
格子状の電源線に囲まれた領域をサブブロックとすれ
ば、サブブロックごとの電圧降下量がほぼ均等となるの
で、該サブブロックの遅延のばらつきをさらに抑制でき
る。In the first automatic placement and routing method, the dividing step includes a step of calculating a cell group average current consumption by dividing a total current consumption, which is a sum of the substantial current consumption, by a predetermined number; Re-dividing the plurality of standard cells until the difference between the total value of the current consumption and the value of the average current consumption of the cell group is reduced. Including the step of placing the
If the area surrounded by the grid-like power supply lines is a sub-block, the amount of voltage drop in each sub-block becomes substantially equal, so that the variation in delay of the sub-block can be further suppressed.

【０１０３】本発明の第２の自動配置配線方法及び第２
の自動配置配線装置によると、複数の標準セルのうちで
実質消費電流が相対的に大きい標準セルを電源線側に配
置するため、この実質消費電流が相対的に大きい標準セ
ルを、実質消費電流が相対的に小さい他の標準セルを介
して電源線に接続する場合よりも電圧降下量が低減す
る。従って、実質消費電流が相対的に大きい標準セルで
あっても、遅延時間が増大することがなく、論理回路の
動作速度や電源幅等の設計マージンを削減できるため、
半導体集積回路の高速化及び高集積化を図ることができ
る。Second Automatic Placement and Routing Method and Second Embodiment of the Present Invention
According to the automatic placement and routing apparatus, the standard cell having a relatively large current consumption among the plurality of standard cells is arranged on the power supply line side. Is smaller than when the power supply line is connected to another power supply line via another standard cell having a relatively small voltage drop. Therefore, even in the case of a standard cell having a relatively large current consumption, the delay time does not increase, and the design margin such as the operation speed of the logic circuit and the power supply width can be reduced.
Higher speed and higher integration of a semiconductor integrated circuit can be achieved.

【０１０４】本発明の第３の自動配置配線方法による
と、複数の標準セルを接続情報に基づいていったん仮配
置した後、実質消費電流の値に基づいて一のセル群に属
する標準セルと他のセル群に属する標準セルとを交換す
るため、一のセル群の実質消費電流の合計値が相対的に
大きく、他のセル群の実質消費電流の合計値が相対的に
小さい場合には、一のセル群全体の電圧降下量が減少し
且つ他のセル群全体の電圧降下量が増大するため、論理
回路全体の電圧降下量が均等化するので、回路遅延のば
らつきを抑制できる。これにより、論理回路の動作速度
や電源幅等の設計マージンを削減できるため、半導体集
積回路の高速化及び高集積化を図ることができる。According to the third automatic placement and routing method of the present invention, after temporarily arranging a plurality of standard cells based on the connection information, the standard cells belonging to one cell group and the others are temporarily arranged based on the value of the actual current consumption. In order to replace the standard cell belonging to the cell group of, when the total value of the real current consumption of one cell group is relatively large and the total value of the real current consumption of the other cell group is relatively small, Since the voltage drop amount of one entire cell group decreases and the voltage drop amount of the other cell group increases, the voltage drop amount of the entire logic circuit is equalized, so that the variation in circuit delay can be suppressed. As a result, the design margin such as the operation speed of the logic circuit and the power supply width can be reduced, so that the speed and integration of the semiconductor integrated circuit can be increased.

【０１０５】第３の自動配置配線方法において、再配置
工程が、実質消費電流の合計値が相対的に大きい一のセ
ル群に属する標準セルのうち実質消費電流が相対的に大
きい標準セルと、実質消費電流の合計値が相対的に小さ
い他のセル群に属する標準セルのうち実質消費電流が相
対的に小さい標準セルとを、一のセル群の実質消費電流
の合計値及び他のセル群の実質消費電流の合計値の差が
小さくなるように交換する工程を含むと、一の電源線に
接続された実質消費電流の合計値が大きい一のセル群と
他の電源線に接続された実質消費電流の合計値が小さい
他のセル群が存在する場合に、一のセル群のうちの消費
電流が相対的に大きい標準セルと、他のセル群のうちの
消費電流が相対的に小さい標準セルとを交換するため、
一の電源線の電圧降下量が減少し且つ他の電源線の電圧
降下量が増加して論理回路の電圧降下量が均等化するの
で、回路遅延のばらつきを確実に抑制できる。In the third automatic placement and routing method, the rearrangement step comprises the steps of: a standard cell having a relatively large current consumption among the standard cells belonging to one cell group having a relatively large total current consumption; Among standard cells belonging to another cell group having a relatively small sum of the substantial current consumption, a standard cell having a relatively small substantial current consumption is referred to as a total cell of the substantial current consumption of one cell group and another cell group. Including a step of replacing the total value of the substantial current consumption of the cells so as to reduce the difference of the total value of the substantial current consumption. When there is another cell group having a small total value of the substantial current consumption, a standard cell having a relatively large current consumption in one cell group and a relatively small current consumption in another cell group are present. To exchange with a standard cell,
Since the amount of voltage drop of one power supply line decreases and the amount of voltage drop of another power supply line increases, and the amount of voltage drop of the logic circuit becomes equal, variations in circuit delay can be reliably suppressed.

【０１０６】第３の自動配置配線方法において、再配置
工程が、実質消費電流が大きい一の標準セルと、該一の
標準セルよりも電源線側に近い位置に配置され且つ実質
消費電流が一の標準セルに比べて小さい標準セルとを交
換する工程を含むと、消費電流が大きい一の標準セルが
他の標準セルを介して電源線に接続される場合に比べて
該一の標準セルの電圧降下量を確実に低減できる。In the third automatic placement and routing method, the rearrangement step includes the step of arranging one standard cell having a substantially larger current consumption and a position closer to the power supply line side than the one standard cell and having a substantially lower current consumption. The method includes a step of replacing a standard cell with a smaller standard cell compared to a standard cell having a larger current consumption than a case where the standard cell having a large current consumption is connected to a power supply line via another standard cell. The voltage drop can be reliably reduced.

【０１０７】本発明の第３の自動配置配線装置による
と、一の電源線に接続された実質消費電流の合計値が大
きい一のセル群と他の電源線に接続された実質消費電流
の合計値が小さい他のセル群が存在する場合に、一のセ
ル群のうちの消費電流が相対的に大きい標準セルと、他
のセル群のうちの消費電流が相対的に小さい標準セルと
を交換するため、一の電源線の電圧降下量が減少し且つ
他の電源線の電圧降下量が増加して論理回路の電圧降下
量が均等化するので、回路遅延のばらつきを抑制でき
る。これにより、論理回路の動作速度や電源幅等の設計
マージンを削減できるため、半導体集積回路の高速化及
び高集積化を図ることができる。According to the third automatic placement and routing apparatus of the present invention, the sum of the substantial current consumption of one cell group connected to one power supply line and the substantial actual current consumption connected to another power supply line is large. When there is another cell group having a small value, a standard cell having a relatively large current consumption in one cell group is replaced with a standard cell having a relatively small current consumption in another cell group. As a result, the amount of voltage drop of one power supply line decreases and the amount of voltage drop of another power supply line increases, thereby equalizing the amount of voltage drop of a logic circuit, thereby suppressing variations in circuit delay. As a result, the design margin such as the operation speed of the logic circuit and the power supply width can be reduced, so that the speed and integration of the semiconductor integrated circuit can be increased.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の第１の実施形態に係る自動配置配線方
法を表わす処理フロー図である。FIG. 1 is a process flowchart showing an automatic placement and routing method according to a first embodiment of the present invention.

【図２】本発明の第１〜第３の実施形態に係る自動配置
配線方法及び自動配置配線装置が対象とする論理回路を
示す回路図である。FIG. 2 is a circuit diagram showing a logic circuit targeted by the automatic placement and routing method and the automatic placement and routing apparatus according to the first to third embodiments of the present invention.

【図３】図２に示す論理回路が含む各セルの消費電流の
算出方法を示す図である。3 is a diagram illustrating a method for calculating current consumption of each cell included in the logic circuit illustrated in FIG. 2;

【図４】本発明の第１の実施形態に係る自動配置配線装
置の動作フロー図である。FIG. 4 is an operation flowchart of the automatic placement and routing apparatus according to the first embodiment of the present invention.

【図５】本発明の第１の実施形態に係る自動配置配線装
置が作成するセル配置を示し、セル列をサブブロックと
する平面図である。FIG. 5 is a plan view showing a cell arrangement created by the automatic placement and routing apparatus according to the first embodiment of the present invention, where a cell column is a sub-block.

【図６】本発明の第１の実施形態の一変形例に係る自動
配置配線装置のセル配置を示し、電源線で囲まれてなる
領域をサブブロックとする平面図である。FIG. 6 is a plan view showing a cell arrangement of the automatic placement and routing apparatus according to a modification of the first embodiment of the present invention, and a region surrounded by a power supply line as a sub-block;

【図７】本発明の第２の実施形態に係る自動配置配線方
法を表わす処理フロー図である。FIG. 7 is a processing flowchart illustrating an automatic placement and routing method according to a second embodiment of the present invention.

【図８】本発明の第２の実施形態に係る自動配置配線方
法の原理を説明するための、電源配線に接続された標準
セルの等価回路図である。FIG. 8 is an equivalent circuit diagram of a standard cell connected to a power supply line for explaining the principle of the automatic placement and routing method according to the second embodiment of the present invention.

【図９】本発明の第２の実施形態に係る自動配置配線装
置の動作フロー図である。FIG. 9 is an operation flowchart of the automatic placement and routing apparatus according to the second embodiment of the present invention.

【図１０】本発明の第２の実施形態に係る自動配置配線
装置のセル配置を示す平面図である。FIG. 10 is a plan view showing a cell arrangement of an automatic placement and routing apparatus according to a second embodiment of the present invention.

【図１１】本発明の第３の実施形態に係る自動配置配線
方法を表わす処理フロー図である。FIG. 11 is a processing flowchart illustrating an automatic placement and routing method according to a third embodiment of the present invention.

【図１２】本発明の第３の実施形態に係る自動配置配線
装置の動作フロー図である。FIG. 12 is an operation flowchart of the automatic placement and routing apparatus according to the third embodiment of the present invention.

【図１３】本発明の第３の実施形態に係る自動配置配線
装置のセル配置を示し、セル列間でセル交換を行なう様
子を表わす平面図である。FIG. 13 is a plan view showing a cell arrangement of the automatic placement and routing apparatus according to the third embodiment of the present invention, and showing how cells are exchanged between cell columns.

【図１４】本発明の第３の実施形態に係る自動配置配線
装置のセル配置を示し、セル列内でセル交換を行なう様
子を表わす平面図である。FIG. 14 is a plan view showing a cell arrangement of the automatic placement and routing apparatus according to the third embodiment of the present invention, and showing how cells are exchanged in a cell column.

【符号の説明】[Explanation of symbols]

Ｓ０１ 所定データ読み込み工程 Ｓ０２ 実質消費電流算出工程 Ｓ０３ 回路分割工程 Ｓ０４ 配置工程 Ｓ０５ 実配線処理工程 Ｓ１３ 特定標準セル配置工程 Ｓ１４ 不特定標準セル配置工程 Ｓ２３ 仮配置工程 Ｓ２４ 特定標準セル交換工程（再配置工程） １１ 第１のセル群 １２ 第２のセル群 ２１ 回路接続情報 ２２ 消費電流ライブラリ ２３ 負荷データ ２４ 回路活性化率データ ２５ 設計制約 ２６ レイアウトライブラリ ２７ セル消費電流データ ２８ セル配置データ ２９ 最終レイアウトデータ ３１ セル消費電流算出手段 ３２ 回路分割手段 ３２１ サブブロック消費電流算出部（セル群平均消費
電流算出部） ３２２ セル群消費電流算出部（再分割部） ３２３ 消費電流比較部 ３３ セル配置手段 ３４ 実配線処理手段 ４１ 第１の電源幹線 ４２ 第２の電源幹線 ４３ 第１の電源配線 ４４ 第２の電源配線 ５１ 第１のセル列 ５２ 第２のセル列 ５５ 電源幹線 ５６ 電源配線 ６１ 第１のエリア ６２ 第２のエリア ７１ 特定標準セル配置決定手段 ７２ 特定標準セル配置データ ７３ セル配置手段 ８１ セル仮配置手段 ８２ 特定標準セル交換手段（再配置手段） Ｉ₀ 消費電流の貫通電流成分 ΔＩ 消費電流の負荷依存成分 Ｃ 負荷容量 α 回路活性化率S01 Predetermined data reading step S02 Substantial current consumption calculating step S03 Circuit dividing step S04 Arranging step S05 Actual wiring processing step S13 Specific standard cell arranging step S14 Unspecified standard cell arranging step S23 Temporary arranging step S24 Specific standard cell replacing step (rearranging step) 11) first cell group 12 second cell group 21 circuit connection information 22 current consumption library 23 load data 24 circuit activation rate data 25 design constraint 26 layout library 27 cell current consumption data 28 cell arrangement data 29 final layout data 31 Cell consumption current calculation means 32 Circuit division means 321 Sub-block consumption current calculation section (cell group average consumption current calculation section) 322 Cell group consumption current calculation section (re-division section) 323 Current consumption comparison section 33 Cell placement means 34 Real wiring processing Means 41 First power trunk Line 42 Second power supply main line 43 First power supply wiring 44 Second power supply wiring 51 First cell row 52 Second cell row 55 Power supply main line 56 Power supply wiring 61 First area 62 Second area 71 Specific standard Cell arrangement determination means 72 Specific standard cell arrangement data 73 Cell arrangement means 81 Cell provisional arrangement means 82 Specific standard cell exchange means (rearrangement means) I ₀ Penetration current component of consumed current ΔI Load dependent component of consumed current C Load capacitance α circuit Activation rate

Claims (13)

【特許請求の範囲】[Claims] 【請求項１】 複数の標準セルを含む論理回路の自動配
置配線方法であって、 複数の標準セルの各標準セルごとに、固有の消費電流デ
ータ、負荷インピーダンスデータ及び回路活性化率デー
タに基づいて実質的な消費電流である実質消費電流を算
出する実質消費電流算出工程と、 前記実質消費電流の合計値がほぼ均等となるように前記
複数の標準セルを複数のセル群に分割する分割工程と、 各セル群を前記論理回路の接続情報に基づいて配置する
配置工程とを備えていることを特徴とする自動配置配線
方法。1. A method for automatically arranging and routing a logic circuit including a plurality of standard cells, wherein the method is based on current consumption data, load impedance data, and circuit activation rate data specific to each of the plurality of standard cells. And a dividing step of dividing the plurality of standard cells into a plurality of cell groups such that the total value of the substantial current consumption is substantially equal. And an arranging step of arranging each cell group based on the connection information of the logic circuit. 【請求項２】 前記分割工程は、 前記実質消費電流の総和である総消費電流を所定数で除
することによりセル群平均消費電流を算出する工程と、 セル群ごとの前記実質消費電流の合計値と前記セル群平
均消費電流の値との差が小さくなるまで複数の標準セル
の分割をし直す工程とを含み、 前記配置工程は、 セル群ごとに各標準セルを列形状に配置する工程を含む
ことを特徴とする請求項１に記載の自動配置配線方法。2. The dividing step includes: calculating a cell group average current consumption by dividing a total current consumption which is a sum of the substantial current consumptions by a predetermined number; and calculating a total of the real current consumptions for each cell group. Re-dividing the plurality of standard cells until the difference between the value and the value of the cell group average current consumption is reduced. The arranging step is a step of arranging each standard cell in a column shape for each cell group. 2. The automatic placement and routing method according to claim 1, further comprising: 【請求項３】 前記分割工程は、 前記実質消費電流の総和である総消費電流を所定数で除
することによりセル群平均消費電流を算出する工程と、 セル群ごとの前記実質消費電流の合計値と前記セル群平
均消費電流の値との差が小さくなるまで複数の標準セル
の分割をし直す工程とを含み、 前記配置工程は、 複数のセル群を格子状の電源線に囲まれた領域に配置す
る工程を含むことを特徴とする請求項１に記載の自動配
置配線方法。3. The dividing step includes: calculating a cell group average current consumption by dividing a total current consumption, which is a sum of the substantial current consumption, by a predetermined number; and a sum of the real current consumptions for each cell group. Re-dividing the plurality of standard cells until the difference between the value and the value of the cell group average current consumption is reduced.The arranging step includes surrounding the plurality of cell groups with a grid-like power supply line. 2. The automatic placement and routing method according to claim 1, further comprising the step of arranging in an area. 【請求項４】 複数の標準セルを含む論理回路の自動配
置配線方法であって、 複数の標準セルの各標準セルごとに、固有の消費電流デ
ータ、負荷インピーダンスデータ及び回路活性化率デー
タに基づいて実質的な消費電流である実質消費電流を算
出する実質消費電流算出工程と、 複数の標準セルのうち前記実質消費電流が相対的に大き
い標準セルを電源線側に配置する配置工程とを備えてい
ることを特徴とする自動配置配線方法。4. A method for automatically arranging and routing a logic circuit including a plurality of standard cells, wherein the method is based on current consumption data, load impedance data, and circuit activation rate data unique to each of the plurality of standard cells. Current consumption calculating step of calculating a substantial current consumption, which is a substantial current consumption, and an arranging step of arranging a standard cell having a relatively large substantial current consumption among a plurality of standard cells on a power supply line side. An automatic placement and routing method. 【請求項５】 複数の標準セルを含む論理回路の自動配
置配線方法であって、 複数の標準セルの各標準セルごとに、固有の消費電流デ
ータ、負荷インピーダンスデータ及び回路活性化率デー
タに基づいて実質的な消費電流である実質消費電流を算
出する実質消費電流算出工程と、 複数の標準セルを前記論理回路の接続情報に基づいて複
数のセル群に分割する仮配置工程と、 前記実質消費電流の値に基づいて一のセル群に属する標
準セルと他のセル群に属する標準セルとを交換する再配
置工程とを備えていることを特徴とする自動配置配線方
法。5. A method for automatically arranging and routing a logic circuit including a plurality of standard cells, wherein the method is based on unique current consumption data, load impedance data, and circuit activation rate data for each of the plurality of standard cells. A real consumption current calculation step of calculating a real consumption current that is a substantial consumption current; a tentative placement step of dividing a plurality of standard cells into a plurality of cell groups based on the connection information of the logic circuit; An automatic placement and routing method, comprising: a rearrangement step of replacing a standard cell belonging to one cell group with a standard cell belonging to another cell group based on a value of a current. 【請求項６】 前記再配置工程は、 前記実質消費電流の合計値が相対的に大きい一のセル群
に属する標準セルのうち前記実質消費電流が相対的に大
きい標準セルと、前記実質消費電流の合計値が相対的に
小さい他のセル群に属する標準セルのうち前記実質消費
電流が相対的に小さい標準セルとを、前記一のセル群の
実質消費電流の合計値及び前記他のセル群の実質消費電
流の合計値の差が小さくなるように交換する工程を含む
ことを特徴とする請求項５に記載の自動配置配線方法。6. The rearrangement step includes: a standard cell having a relatively large substantial current consumption among standard cells belonging to a cell group having a relatively large total value of the substantial current consumption; Among the standard cells belonging to another cell group whose total value is relatively small, the standard cell whose substantial current consumption is relatively small, and the total value of the substantial current consumption of the one cell group and the other cell group. 6. The automatic placement and routing method according to claim 5, further comprising the step of exchanging the difference so that the difference between the total values of the substantial current consumption is small. 【請求項７】 前記再配置工程は、 前記実質消費電流が大きい一の標準セルと、該一の標準
セルよりも電源線側に近い位置に配置され且つ前記実質
消費電流が前記一の標準セルに比べて小さい標準セルと
を交換する工程を含むことを特徴とする請求項５に記載
の自動配置配線方法。7. The re-arrangement step includes the step of: disposing a standard cell having a large substantial current consumption, and a standard cell being disposed closer to a power supply line side than the one standard cell and having the substantial current consumption being one of the standard cells. 6. The automatic placement and routing method according to claim 5, further comprising the step of exchanging a standard cell smaller than the standard cell. 【請求項８】 複数の標準セルを含む論理回路の自動配
置配線装置であって、 前記論理回路の接続情報を入力する接続情報入力手段
と、 各標準セルの固有の消費電流データを入力する固有消費
電流データ入力手段と、 各標準セルの負荷インピーダンスデータを入力する負荷
インピーダンスデータ入力手段と、 各標準セルの回路活性化率データを入力する回路活性化
率データ入力手段と、 標準セルごとに、入力された消費電流データ、負荷イン
ピーダンスデータ及び回路活性化率データに基づいて実
質的な消費電流である実質消費電流を算出する実質消費
電流算出手段と、 前記実質消費電流の合計値がほぼ均等となるように複数
の標準セルを複数のセル群に分割する分割手段と、 各セル群を前記接続情報に基づいて配置する配置手段と
を備えていることを特徴とする自動配置配線装置。8. A device for automatically placing and routing a logic circuit including a plurality of standard cells, comprising: connection information input means for inputting connection information of the logic circuit; and unique information for inputting unique current consumption data of each standard cell. Current consumption data input means, load impedance data input means for inputting load impedance data of each standard cell, circuit activation rate data input means for inputting circuit activation rate data of each standard cell, A real current consumption calculating means for calculating a real current consumption which is a real current consumption based on the inputted current consumption data, load impedance data and circuit activation rate data; and Dividing means for dividing the plurality of standard cells into a plurality of cell groups, and arranging means for arranging each cell group based on the connection information. An automatic placement and routing device, characterized in that are. 【請求項９】 前記分割手段は、 前記実質消費電流の総和である総消費電流を所定数で除
することによりセル群平均消費電流を算出するセル群平
均消費電流算出部と、 セル群ごとの前記実質消費電流の合計値と前記セル群平
均消費電流の値との差が小さくなるまで複数の標準セル
の分割をし直す再分割部とを有し、 前記配置手段は、 セル群ごとに各標準セルを列形状に配置することを特徴
とする請求項８に記載の自動配置配線装置。9. A cell group average current consumption calculation unit for calculating a cell group average current consumption by dividing a total current consumption, which is a sum of the substantial current consumption, by a predetermined number, A re-division unit that re-divides a plurality of standard cells until the difference between the total value of the substantial current consumption and the value of the cell group average current consumption is reduced; and 9. The automatic placement and routing apparatus according to claim 8, wherein the standard cells are arranged in a column shape. 【請求項１０】 前記分割手段は、 前記実質消費電流の総和である総消費電流を所定数で除
することによりセル群平均消費電流を算出するセル群平
均消費電流算出部と、 セル群ごとの前記実質消費電流の合計値と前記セル群平
均消費電流の値との差が小さくなるまで複数の標準セル
の分割をし直す再分割部とを有し、 前記配置手段は、 複数のセル群を格子状の電源線に囲まれた領域に配置す
ることを特徴とする請求項８に記載の自動配置配線装
置。10. A cell group average current consumption calculation unit for calculating a cell group average current consumption by dividing a total current consumption, which is a sum of the substantial current consumption, by a predetermined number, A re-division unit that re-divides a plurality of standard cells until the difference between the total value of the substantial current consumption and the value of the cell group average current consumption is reduced; and The automatic placement and routing apparatus according to claim 8, wherein the automatic placement and routing apparatus is arranged in a region surrounded by a grid-like power supply line. 【請求項１１】 複数の標準セルを含む論理回路の自動
配置配線装置であって、 前記論理回路の接続情報を入力する接続情報入力手段
と、 各標準セルの固有の消費電流データを入力する固有消費
電流データ入力手段と、 各標準セルの負荷インピーダンスデータを入力する負荷
インピーダンスデータ入力手段と、 各標準セルの回路活性化率データを入力する回路活性化
率データ入力手段と、 標準セルごとに、入力された消費電流データ、負荷イン
ピーダンスデータ及び回路活性化率データに基づいて実
質的な消費電流である実質消費電流を算出する実質消費
電流算出手段と、 複数の標準セルのうち前記実質消費電流が相対的に大き
い標準セルを電源線側に配置する配置手段とを備えてい
ることを特徴とする自動配置配線装置。11. An automatic placement and routing device for a logic circuit including a plurality of standard cells, comprising: connection information input means for inputting connection information of the logic circuit; and unique information for inputting unique current consumption data of each standard cell. Current consumption data input means, load impedance data input means for inputting load impedance data of each standard cell, circuit activation rate data input means for inputting circuit activation rate data of each standard cell, A real current consumption calculating means for calculating a real current consumption which is a real current consumption based on the inputted current consumption data, load impedance data and circuit activation rate data; and An arranging means for arranging a relatively large standard cell on the power supply line side. 【請求項１２】 複数の標準セルを含む論理回路の自動
配置配線装置であって、 前記論理回路の接続情報を入力する接続情報入力手段
と、 各標準セルの固有の消費電流データを入力する固有消費
電流データ入力手段と、 各標準セルの負荷インピーダンスデータを入力する負荷
インピーダンスデータ入力手段と、 各標準セルの回路活性化率データを入力する回路活性化
率データ入力手段と、 標準セルごとに、入力された消費電流データ、負荷イン
ピーダンスデータ及び回路活性化率データに基づいて実
質的な消費電流である実質消費電流を算出する実質消費
電流算出手段と、 複数の標準セルを前記接続情報に基づいて複数のセル群
に分割する仮配置手段と、 前記実質消費電流の合計値が相対的に大きいセル群に属
する標準セルのうち前記実質消費電流が相対的に大きい
標準セルと、前記実質消費電流の合計値が相対的に小さ
いセル群に属する標準セルのうち前記実質消費電流が相
対的に小さい標準セルとを、前記一のセル群の実質消費
電流の合計値及び前記他のセル群の実質消費電流の合計
値の差が小さくなるように交換する再配置手段とを備え
ていることを特徴とする自動配置配線装置。12. A device for automatically placing and routing a logic circuit including a plurality of standard cells, comprising: connection information input means for inputting connection information of the logic circuit; and unique information for inputting current consumption data unique to each standard cell. Current consumption data input means, load impedance data input means for inputting load impedance data of each standard cell, circuit activation rate data input means for inputting circuit activation rate data of each standard cell, A real current consumption calculating means for calculating a real current consumption which is a real current consumption based on the inputted current consumption data, load impedance data and circuit activation rate data, and a plurality of standard cells based on the connection information Tentative placement means for dividing the cell into a plurality of cell groups; and A standard cell having a relatively large current consumption; and a standard cell having a relatively small substantial current consumption among the standard cells belonging to a cell group having a relatively small sum of the substantial current consumption. And a rearrangement means for performing replacement so that a difference between the total value of the substantial current consumption of the other cell group and the total value of the substantial current consumption of the other cell group becomes small. 【請求項１３】 前記再配置手段は、 前記実質消費電流が大きい一の標準セルと、該一の標準
セルよりも電源線側に近い位置に配置され且つ前記実質
消費電流が前記一の標準セルに比べて小さい標準セルと
を交換するセル群内再配置部を有していることを特徴と
する請求項１２に記載の自動配置配線装置。13. The rearrangement means, wherein: one standard cell having a large substantial current consumption; and one standard cell arranged at a position closer to a power supply line side than the one standard cell and having the substantial current consumption. 13. The automatic placement and routing apparatus according to claim 12, further comprising a cell group relocation unit that exchanges a standard cell smaller than the standard cell.