JPH11233778A - Display device - Google Patents

Abstract

PROBLEM TO BE SOLVED: To prevent electrostatic breakdown in a driver integral type LCD (liquid crystal display unit). SOLUTION: An inspecting terminal 72 formed on an end portion on which input terminals 70 are arranged is connected with a protective circuit 80 via a resistance part 90. Large static electricity generated on the inspection terminal 72 is attenuated by the resistance part 90 and absorbed and eliminated by the protective circuit 80. When larger static electricity is generated, the resistance part 90 is disconnected, so that electrostatic breakdown of the protective circuit 80 and further a TFT(thin film transistor) element in an LCD which is to be caused by static electricity is prevented.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、半導体装置あるい
は液晶表示装置（ＬＣＤ：liquid crystal display）に
おいて、製造段階あるいは完成後の静電気による不良を
防いだ装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device or a liquid crystal display (LCD) for preventing a defect caused by static electricity at a manufacturing stage or after completion.

【０００２】[0002]

【従来の技術】メモリー、ロジック、マイクロコンピュ
ータ、ＬＣＤ等の半導体装置は、微細加工技術の進展に
伴い、小型化、大容量化が実現されている。中でも、Ｌ
ＣＤでは、絶縁基板上に形成される薄膜トランジスタ
（ＴＦＴ：thin film tansistor）の半導体層として、
それまで多用されてきた非晶質シリコン（ａ−Ｓｉ）に
代わって、多結晶シリコン（ｐ−Ｓｉ）を用いることに
より、表示画素部とともに、これを駆動するための周辺
ドライバーを同一基板上に形成したドライバー内蔵型が
開発、量産されるに至っている。2. Description of the Related Art Semiconductor devices such as memories, logics, microcomputers, and LCDs have been reduced in size and increased in capacity with the development of fine processing technology. Among them, L
In a CD, as a semiconductor layer of a thin film tansistor (TFT) formed on an insulating substrate,
By using polycrystalline silicon (p-Si) instead of amorphous silicon (a-Si) that has been frequently used until then, a display driver and a peripheral driver for driving the same are provided on the same substrate. The formed driver built-in type has been developed and mass-produced.

【０００３】図６は、ドライバー内蔵型ＬＣＤの全体平
面図である。ＴＦＴ基板（１）側には、中央部に、表示
画素部（３）、その周辺にゲートドライバー（４）、ド
レインドライバー（５）及びプリチャージドライバー
（６）が形成されている。表示画素部（３）には、左右
に延びたゲートライン（１０１）と上下に延びたドレイ
ンライン（１０２）が交差配置され、その交差部にはＴ
ＦＴ等からなるスイッチ素子（１０３）が形成され、液
晶駆動用の表示電極（１０４）がこれに接続されてい
る。ゲートドライバー（４）は、主にシフトレジスタか
らなり、ゲートライン（１０１）へ走査信号電圧を供給
する。ドレインドライバー（５）は、主にシフトレジス
タとサンプリングスイッチからなる。プリチャージドラ
イバー（６）は、必要により設けられ、主にシフトレジ
スタとサンプリングスイッチからなる。プリチャージド
ライバー（６）は、各走査期間において、ドレインドラ
イバー（５）よりも早くスタートされ、前の走査期間に
おいて各ドレインライン（１０２）に残った電圧を消去
する。FIG. 6 is an overall plan view of an LCD with a built-in driver. On the TFT substrate (1) side, a display pixel portion (3) is formed in the center, and a gate driver (4), a drain driver (5) and a precharge driver (6) are formed around the display pixel portion (3). In the display pixel portion (3), a gate line (101) extending left and right and a drain line (102) extending vertically are intersected.
A switch element (103) made of FT or the like is formed, and a display electrode (104) for driving a liquid crystal is connected to this. The gate driver (4) mainly includes a shift register, and supplies a scanning signal voltage to the gate line (101). The drain driver (5) mainly includes a shift register and a sampling switch. The precharge driver (6) is provided as needed and mainly includes a shift register and a sampling switch. The precharge driver (6) starts earlier than the drain driver (5) in each scanning period, and erases the voltage remaining on each drain line (102) in the previous scanning period.

【０００４】液晶を間に挟んでＴＦＴ基板（１）に対向
して配置される対向基板（２）側には、液晶駆動用の共
通電極（１１０）が表示画素部（３）の全域に対応して
形成されている。これら表示電極（１０４）と共通電極
（１１０）は液晶を誘電層としたコンデンサを構成し、
表示電極（１０４）毎に供給された画素信号電圧により
液晶を駆動し、透過率を制御することで表示が行われ
る。A common electrode (110) for driving the liquid crystal corresponds to the entire area of the display pixel portion (3) on the side of the counter substrate (2) which is disposed to face the TFT substrate (1) with the liquid crystal interposed therebetween. It is formed. The display electrode (104) and the common electrode (110) constitute a capacitor using liquid crystal as a dielectric layer.
The liquid crystal is driven by the pixel signal voltage supplied to each display electrode (104), and display is performed by controlling the transmittance.

【０００５】ＴＦＴ基板（１）の端部には、ゲートドラ
イバー（４）、ドレインドライバー（５）及びプリチャ
ージドライバー（６）を制御するための各種制御信号が
供給される入力端子（７０）が配列形成されている。こ
れら入力端子（７０）の配列に連続して、電源端子（７
１）、更には、検査端子（７２）が形成されている。こ
れら端子群（７０，７１）には、制御回路を搭載したフ
レキシブルプリント基板（ＦＰＣ）が接着され、電気的
に接続される。検査端子（７２）は、例えば、ゲートド
ライバー（４）、ドレインドライバー（５）及びプリチ
ャージドライバー（６）のシフトレジスタの最終段に配
線接続されている。そして、このシフトレジスタにクロ
ックパルス及びスタートパルスを供給してシフトレジス
タをスタートさせ、最終段からの出力を検出することに
より、これらのドライバー（４，５，６）の動作を判定
する。また、入力端子（７０）及び検査端子（７２）に
は、静電気を吸収して内部の素子を守るための保護回路
（８０）が設けられ、引き回し配線（７５，７６）によ
り接続されている。At an end of the TFT substrate (1), an input terminal (70) to which various control signals for controlling a gate driver (4), a drain driver (5) and a precharge driver (6) are supplied. An array is formed. Following the arrangement of these input terminals (70), the power supply terminals (7
1) Further, an inspection terminal (72) is formed. A flexible printed circuit board (FPC) on which a control circuit is mounted is adhered to these terminal groups (70, 71) and electrically connected. The inspection terminal (72) is connected to, for example, the last stage of the shift register of the gate driver (4), the drain driver (5), and the precharge driver (6). The operation of these drivers (4, 5, 6) is determined by supplying a clock pulse and a start pulse to the shift register to start the shift register and detecting the output from the last stage. The input terminal (70) and the inspection terminal (72) are provided with a protection circuit (80) for absorbing static electricity and protecting the internal elements, and are connected by leading wirings (75, 76).

【０００６】表示画素部（３）におけるスイッチ素子
（１０３）や、ゲートドライバー（４）、ドレインドラ
イバー（５）及びプリチャージドライバー（６）を構成
するＣＭＯＳは、ほぼ同じ構造のｐ−ＳｉＴＦＴにより
形成されている。ＴＦＴ基板（１）の要部断面構造を図
７に示す。左がスイッチ素子（１０３）部、右が入力端
子（７０）部、中央が入力端子（７０）の引き回し配線
（７５）部である。（１０）はガラス等の絶縁基板、
（１１）及び（２１）と（３１）は、各々Ｃｒ等の第１
の導電層からなるゲート電極及び台座膜、（１２）はゲ
ート絶縁膜、（１３）はｐ−Ｓｉ膜、（１４）は注入ス
トッパー、（１５）は層間絶縁膜、（１６）、（１
７）、（２６）及び（３６）は、各々Ａｌ等の第２の導
電層からなるソース電極、ドレイン電極、引き回し線及
び入力端、（１８）は平坦化絶縁膜、（１９）及び（３
９）は、ＩＴＯ（indium tin oxide）の透明導電層から
なる表示電極及び入力端コンタクト膜である。ｐ−Ｓｉ
（１３）は、ゲート電極（１１）に対向する領域が真性
層であるチャンネル領域（ＣＨ）とされ、その両側が、
Ｎ型またはＰ型に高濃度にドーピングされたソース領域
（Ｓ）及びドレイン領域（Ｄ）とされ、各々、層間絶縁
膜（１５）に開口されたコンタクトホールを介してソー
ス電極（１６）及びドレイン電極（１７）に接続されて
いる。Ｎ型では、ソース及びドレイン領域（Ｓ，Ｄ）と
チャンネル領域（ＣＨ）の間に低濃度にドーピングされ
たＬＤＤ領域（ＬＤ）を設けることが好ましい。また、
チャンネル領域（ＣＨ）を反対の導電型にチャンネルド
ープすることも可能である。なお、ドライバー部（４，
５，６）におけるＴＦＴには、表示電極（１９）は接続
されない。また、Ｃｒよりなる台座膜（２１，３１）
は、各々、Ａｌからなる引き回し線（２６）及び入力端
（３６）と、ガラスからなる基板（１０）との接着性を
高めるために設けられている。更に、入力端コンタクト
膜（３９）は、Ａｌからなる入力端（３６）と、ＦＰＣ
の接着材として用いられる異方性導電樹脂との接着性を
高めている。The CMOS constituting the switch element (103), the gate driver (4), the drain driver (5) and the precharge driver (6) in the display pixel section (3) is formed by p-Si TFTs having substantially the same structure. Have been. FIG. 7 shows a cross-sectional structure of a main part of the TFT substrate (1). The left part is the switch element (103) part, the right part is the input terminal (70) part, and the center is the routing wiring (75) part of the input terminal (70). (10) is an insulating substrate such as glass,
(11) and (21) and (31) are the first materials such as Cr, respectively.
(12) is a gate insulating film, (13) is a p-Si film, (14) is an implantation stopper, (15) is an interlayer insulating film, (16), (1)
7), (26) and (36) denote a source electrode and a drain electrode, a lead line and an input terminal, each of which is made of a second conductive layer of Al or the like, (18) a flattened insulating film, (19) and (3)
Reference numeral 9) denotes a display electrode and an input terminal contact film made of a transparent conductive layer of ITO (indium tin oxide). p-Si
In (13), a region facing the gate electrode (11) is defined as a channel region (CH), which is an intrinsic layer.
A source region (S) and a drain region (D) which are heavily doped with N-type or P-type are formed, and a source electrode (16) and a drain are formed through contact holes opened in an interlayer insulating film (15), respectively. It is connected to the electrode (17). For the N-type, it is preferable to provide a lightly doped LDD region (LD) between the source and drain regions (S, D) and the channel region (CH). Also,
It is also possible to channel-dope the channel region (CH) to the opposite conductivity type. The driver (4,
The display electrode (19) is not connected to the TFT in (5, 6). A pedestal film made of Cr (21, 31)
Are provided in order to enhance the adhesion between the lead wire (26) and the input end (36) made of Al and the substrate (10) made of glass. Further, the input terminal contact film (39) is composed of an input terminal (36) made of Al and an FPC.
The adhesiveness with the anisotropic conductive resin used as an adhesive of the above is improved.

【０００７】図８は入力端子（７０）及び検査端子（７
２）部の等価回路図である。引き回し配線（７５，７
６）にドレインとゲートを接続し、高電源線（８１）に
ソースを接続するＮ型の第１のトランジスタ（８３）、
及び、引き回し配線（７５）にドレインを接続し、低電
源線（８２）にソースとゲートを接続するＮ型の第２の
トランジスタ（８４）からなる保護回路（８０）が設け
られている。これらトランジスタ（８３，８４）は、図
７に示すＴＦＴと同じ構造で、各々、引き回し配線（７
５，７６）を介して入力端子（７０）及び検査端子（７
２）に接続されている。この構成で、端子（７０，７
２）に正の静電気が入った場合、第１のトランジスタ
（８３）がオンして高電源線（８１）に吸収され、負の
静電気が入った場合、第２のトランジスタ（８４）がオ
ンして低電源線（８２）に吸収される。従って、引き回
し配線（７５，７６）は、常に、低電源電圧ＶDDと高電
源電圧ＶSSとの間の範囲内の電圧とされ、内部の表示画
素部（３）やドライバー部（４，５，６）を構成するＴ
ＦＴ素子が静電破壊から守られる。FIG. 8 shows an input terminal (70) and an inspection terminal (7).
It is an equivalent circuit diagram of 2) part. Routing wiring (75, 7
6) an N-type first transistor (83) having a drain and a gate connected to it and a source connected to a high power supply line (81);
Further, a protection circuit (80) including an N-type second transistor (84) that connects the drain to the routing wiring (75) and connects the source and the gate to the low power supply line (82) is provided. These transistors (83, 84) have the same structure as the TFT shown in FIG.
5, 76) and the inspection terminal (7).
2) is connected. In this configuration, the terminals (70, 7
When positive static electricity enters 2), the first transistor (83) turns on and is absorbed by the high power supply line (81), and when negative static electricity enters, the second transistor (84) turns on. And is absorbed by the low power supply line (82). Therefore, the routing wiring (75, 76) is always set to a voltage in the range between the low power supply voltage VDD and the high power supply voltage VSS, and the internal display pixel section (3) and the driver section (4, 5, 6). T)
The FT element is protected from electrostatic breakdown.

【０００８】[0008]

【発明が解決しようとする課題】保護回路（８０）の第
１及び第２のトランジスタ（８３，８４）は、十分に耐
性の高い設計となっているが、これを越える大きな静電
気が検査端子（７２）に入った場合、第１のトランジス
タ（８３）や第２のトランジスタ（８４）を破壊してし
まう。これら第１及び第２のトランジスタ（８３，８
４）が絶縁破壊されて導通したり、配線交差部で層間シ
ョートが発生すると（ｚ）、電源線（８１，８２）の電
源電圧が変動したり、信号が変化してドライバー部
（４，５，６）の動作に悪影響を及ぼし、表示不良とな
る。更に大きな静電気が生じると、内部の表示画素部
（３）やドライバー部（４，５，６）を構成するＴＦＴ
素子が静電破壊される。The first and second transistors (83, 84) of the protection circuit (80) are designed to have sufficiently high resistance. 72), the first transistor (83) and the second transistor (84) are destroyed. These first and second transistors (83, 8)
If (4) is broken down and becomes conductive or if an interlayer short circuit occurs at the wiring intersection (z), the power supply voltage of the power supply line (81, 82) fluctuates or the signal changes to change the driver part (4, 5). , 6) adversely affects the operation, resulting in display failure. When a larger static electricity is generated, TFTs constituting the internal display pixel portion (3) and the driver portions (4, 5, 6)
The element is electrostatically damaged.

【０００９】絶縁基板が大型化されると、静電気が発生
しやすくなり、また、微細化が進み、高精細化がなさ
れ、駆動電圧が低減されたり、ＴＦＴ素子の数が増大す
ると、静電破壊の問題が顕著になってくる。特に、ドラ
イバー内蔵型ＬＣＤにおいて、ＴＦＴ素子が一つでも不
良となると、装置全体が不良となる。更に、このような
静電気の問題は、ＬＣＤのみならず、メモリー、ロジッ
ク、マイクロコンピュータにおいて、高精細化、大容量
化が実現されると、相対的に影響が大きくなり、静電気
対策は、これらの半導体装置においても、重要な課題と
となっている。When the size of the insulating substrate is increased, static electricity is liable to be generated. In addition, as the miniaturization progresses and the definition becomes higher, the driving voltage is reduced and the number of TFT elements is increased. The problem becomes more pronounced. In particular, in the LCD with a built-in driver, if even one TFT element becomes defective, the entire device becomes defective. Furthermore, such a problem of static electricity becomes relatively large when high definition and large capacity are realized not only in LCDs but also in memories, logics, and microcomputers. This is also an important issue in semiconductor devices.

【００１０】[0010]

【課題を解決するための手段】本発明はこの課題を解決
するために成され、基板上に形成された表示電極群と、
これら表示電極に表示信号電圧を供給するための薄膜ト
ランジスタ群と、これら薄膜トランジスタ群へ供給すべ
く外部で作成された信号電圧が入力される入力端子群
と、前記薄膜トランジスタ群に配線接続される検査端子
と、を有する表示装置において、前記検査端子は、抵抗
部を介して前記薄膜トランジスタに接続されている構成
である。SUMMARY OF THE INVENTION The present invention has been made to solve this problem, and has a display electrode group formed on a substrate;
A thin film transistor group for supplying a display signal voltage to these display electrodes, an input terminal group to which a signal voltage externally created to supply the thin film transistor group is input, and an inspection terminal connected to the thin film transistor group by wiring. , The inspection terminal is connected to the thin film transistor via a resistor.

【００１１】これにより、静電気が生じても、抵抗部で
静電気が減衰されるので内部の回路の静電破壊が防がれ
る。特に、前記抵抗部は、静電気により断線する構成で
ある。これにより、更に大きな静電気が生じても、断線
部分のために静電気が回路に入ることが防がれるので、
内部の回路が静電破壊から守られる。As a result, even if static electricity is generated, the static electricity is attenuated by the resistance portion, thereby preventing internal circuits from being damaged by static electricity. In particular, the resistance section is configured to be disconnected by static electricity. This prevents static electricity from entering the circuit due to the broken wire even if larger static electricity is generated.
Internal circuits are protected from electrostatic damage.

【００１２】[0012]

【発明の実施の形態】図１に、本発明の実施の形態にか
かるＬＣＤの入力端部の等価回路を示す。入力端子（７
０）の配列に連続して検査端子（７２）が形成され、各
々の入力端子（７０）及び検査端子（７２）の引き回し
配線（７５，７６）には、高電源線（８１）にソースを
接続したＮ型の第１のトランジスタ（８３）のゲートと
ドレインが接続されるとともに、低電源線（８２）にゲ
ートとソースを接続したＮ型の第２のトランジスタ（８
４）のドレインが接続されて保護回路（８０）が構成さ
れている。そして、検査端子（７２）は、抵抗部（９
０）を介して保護回路（８０）に接続されている。抵抗
部（９０）の抵抗は、数百オームから数十キロオームと
比較的低くされている。FIG. 1 shows an equivalent circuit of an input terminal of an LCD according to an embodiment of the present invention. Input terminal (7
Inspection terminals (72) are formed continuously in the arrangement of (0), and a source is connected to the high power supply line (81) in the lead wires (75, 76) of each input terminal (70) and the inspection terminal (72). The gate and the drain of the connected N-type first transistor (83) are connected, and the N-type second transistor (8) whose gate and source are connected to the low power supply line (82).
The protection circuit (80) is configured by connecting the drains of 4). The inspection terminal (72) is connected to the resistance section (9).
0) is connected to the protection circuit (80). The resistance of the resistance section (90) is relatively low, from several hundred ohms to several tens of kilohms.

【００１３】この構成で、通常の検査を行う際には、内
部のドライバー（４，５，６）より送られてきた信号は
低抵抗の抵抗部（９０）を介して伝達され、検査端子
（７２）にて検出される。そして、検査端子（７２）に
大きな静電気が生じると、まず、抵抗部（９０）におけ
るジュール熱により放熱されて減衰され、保護回路（８
０）にて吸収消去される。このため、保護回路（８０）
の耐性を越える大きな静電気が生じても、これが直接に
保護回路（８０）に入ることが防がれ、保護回路（８
０）が絶縁破壊されることが無くされる。更に、より大
きな静電気が生じた時は、低抵抗の抵抗部（９０）に大
電流が流れ、ジュール熱により抵抗部（９０）が断線す
ることにより、内部に静電気が入らないようにされる。
従って、保護回路（８０）の静電破壊が防がれ、更に、
内部の表示画素部（３）やドライバー部（４，５，６）
を構成するＴＦＴ素子の静電破壊が防がれる。なお、保
護回路（８０）のトランジスタとしてはＮ型とＰ型のト
ランジスタを用いることもできる。この場合は、配線接
続が多少異なるが、ここで説明した作用効果は全く同じ
である。With this configuration, when a normal test is performed, a signal sent from the internal driver (4, 5, 6) is transmitted through a low-resistance resistor section (90), and the test terminal ( 72). When a large amount of static electricity is generated at the inspection terminal (72), first, heat is radiated and attenuated by Joule heat in the resistance portion (90), and is attenuated.
Absorbed and erased at 0). Therefore, the protection circuit (80)
Even if a large static electricity exceeding the resistance of the protection circuit (8) is generated, it is prevented from directly entering the protection circuit (80), and the protection circuit (8
0) is not broken down. Further, when a larger static electricity is generated, a large current flows through the low-resistance resistance section (90), and the resistance section (90) is disconnected by Joule heat, so that the static electricity does not enter inside.
Therefore, electrostatic damage of the protection circuit (80) is prevented, and furthermore,
Internal display pixel section (3) and driver section (4, 5, 6)
Is prevented from being electrostatically damaged. Note that N-type and P-type transistors can be used as the transistors of the protection circuit (80). In this case, the wiring connection is slightly different, but the operation and effect described here are exactly the same.

【００１４】図２は、検査端子（７２）及び抵抗部（９
０）の構造図である。図２（ａ）は平面図、図２（ｂ）
はそのＡ−Ａ線に沿った断面図で、右側が検査端子（７
２）、左側が抵抗部（９０）である。基板（１０）上
に、第１の導電層であるＣｒからなる台座膜（３１）及
びこれと一体で抵抗部（９０）となる抵抗線（４１）が
形成されている。この抵抗線（４１）は、保護回路（８
０）の第１のトランジスタ（８３）であるＴＦＴのゲー
ト電極（１１）とドレイン電極（１７）、及び、第２の
トランジスタ（８４）であるＴＦＴのドレイン電極（１
７）に接続される。台座膜（３１）の上には、第２の導
電層であるＡｌ等からなる入力端（３６）が形成されて
いる。入力端（３６）の上には、ＩＴＯ等の透明導電層
からなる入力端コンタクト膜（３９）が形成されてい
る。本発明では、抵抗線（４１）は、複数のスリット
（４２）を設けることで、複数の細線とされ、抵抗が高
められている。抵抗線（４１）は単線としても良い。抵
抗値は、設計段階で総線幅を変えることによって調整す
ることができる。FIG. 2 shows an inspection terminal (72) and a resistance part (9).
It is a structural diagram of 0). FIG. 2A is a plan view, and FIG.
Is a cross-sectional view along the line AA, and the right side is the inspection terminal (7).
2) The left side is the resistance section (90). On a substrate (10), a pedestal film (31) made of Cr, which is a first conductive layer, and a resistance wire (41) serving as a resistance portion (90) integrally therewith are formed. This resistance line (41) is connected to the protection circuit (8
0) of the TFT, which is the first transistor (83), and the drain electrode (17) of the TFT, which is the second transistor (84);
7). On the pedestal film (31), an input terminal (36) made of Al or the like, which is a second conductive layer, is formed. An input terminal contact film (39) made of a transparent conductive layer such as ITO is formed on the input terminal (36). In the present invention, the resistance wire (41) is formed into a plurality of thin wires by providing a plurality of slits (42), and the resistance is increased. The resistance wire (41) may be a single wire. The resistance value can be adjusted by changing the total line width at the design stage.

【００１５】この構成で、検査端子（７２）に生じた大
きな静電気は、抵抗線（４１）にて、ジュール熱として
発熱されて減衰され、保護回路（８０）にて吸収消去さ
れる。このため、保護回路（８０）の耐性を越える大き
な静電気が直接に保護回路（８０）にて入って保護回路
（８０）を破壊することが防がれる。また、抵抗線（４
１）は、ＴＦＴのゲート電極（１１）と同一工程で形成
されるので、図７に示すように、ボトムゲート構造にお
いては、ＴＦＴ基板（１）の早い段階で形成される。こ
のため、製造の全工程において、静電破壊の発生を防ぐ
ことができる。In this configuration, large static electricity generated at the inspection terminal (72) is generated as Joule heat by the resistance wire (41), attenuated, and absorbed and erased by the protection circuit (80). Therefore, it is possible to prevent large static electricity exceeding the resistance of the protection circuit (80) from directly entering the protection circuit (80) and destroying the protection circuit (80). In addition, the resistance wire (4
Since 1) is formed in the same step as the gate electrode (11) of the TFT, as shown in FIG. 7, in the bottom gate structure, it is formed at an early stage of the TFT substrate (1). For this reason, it is possible to prevent the occurrence of electrostatic breakdown in all the manufacturing steps.

【００１６】図３は、検査端子（７２）及び抵抗部（９
０）の他の構造図である。図３（ａ）は平面図、図３
（ｂ）はそのＢ−Ｂ線に沿った断面図で、右側が検査端
子（７２）、左側が抵抗部（９０）である。抵抗部（９
０）となる抵抗線（４６）が入力端（３６）と一体でＡ
ｌにより形成されている。抵抗線（４６）は、図２の構
造と同様に、スリット（４７）により細線とされてお
り、抵抗値を調整することが可能である。ＡｌはＣｒよ
りも抵抗値が低いので、図２の構造よりも小さいレベル
で抵抗値の調整をすることができる。FIG. 3 shows an inspection terminal (72) and a resistance portion (9).
It is another structural drawing of 0). FIG. 3A is a plan view and FIG.
(B) is a cross-sectional view along the line BB. The right side is the inspection terminal (72), and the left side is the resistance part (90). Resistance section (9
0) is connected to the input terminal (36),
l. The resistance wire (46) is a thin wire formed by the slit (47), similarly to the structure of FIG. 2, and the resistance value can be adjusted. Since Al has a lower resistance value than Cr, the resistance value can be adjusted at a lower level than the structure of FIG.

【００１７】図４は、検査端子（７２）及び抵抗部（９
０）の更に他の構造図である。図４（ａ）は平面図、図
４（ｂ）はそのＣ−Ｃ線に沿った断面図で、右側が検査
端子（７２）、左側が抵抗部（９０）である。抵抗部
（９０）となる抵抗線（４９）が入力端コンタクト膜
（３９）と一体でＩＴＯにより形成されている。抵抗線
（４９）は、図２及び図３の構造と同様に、スリット
（５０）により細線とされているが、ＩＴＯは、Ｃｒや
Ａｌよりも抵抗が高いので、図２及び図３の構造よりも
大きい抵抗値の調整ができる。FIG. 4 shows an inspection terminal (72) and a resistance portion (9).
It is still another structural diagram of (0). FIG. 4A is a plan view, and FIG. 4B is a cross-sectional view along the line C-C. The right side is an inspection terminal (72), and the left side is a resistance part (90). A resistance wire (49) serving as a resistance portion (90) is formed of ITO integrally with the input terminal contact film (39). The resistance wire (49) is made into a fine wire by the slit (50) similarly to the structure of FIG. 2 and FIG. 3, but ITO has higher resistance than Cr and Al, so the structure of FIG. 2 and FIG. A larger resistance value can be adjusted.

【００１８】図５は、検査端子（７２）及び抵抗部（９
０）の構造図である。図５（ａ）は平面図、図５（ｂ）
はそのＤ−Ｄ線に沿った断面図で、右側が検査端子（７
２）、左側が抵抗部（９０）である。検査端子（７２）
は台座膜（３１）と入力端（３６）の間に、ＴＦＴのｐ
−Ｓｉ（１３）と同じｐ−Ｓｉ（３３）が介在され、こ
のｐ−Ｓｉ（３３）と一体でｐ−Ｓｉからなる抵抗線
（４３）が形成され、抵抗部（９０）となっている。抵
抗線（４３）は、図２、図３及び図４と同様、スリット
を設けて、複数の細線としても良い。このｐ−Ｓｉから
なる抵抗線（４３）は、ＴＦＴのソース及びドレイン領
域（Ｓ，Ｄ）と同時に形成され、シート抵抗が１０の２
乗から１０の４乗程度にされている。また、線幅の調整
により、抵抗線（４３）の抵抗値を数百オームから数十
キロオームと比較的小さくしている。FIG. 5 shows an inspection terminal (72) and a resistance portion (9).
It is a structural diagram of 0). FIG. 5A is a plan view, and FIG.
Is a cross-sectional view along the line D-D, and the inspection terminal (7
2) The left side is the resistance section (90). Inspection terminal (72)
Is the TFT p between the pedestal film (31) and the input end (36).
The same p-Si (33) as -Si (13) is interposed, and a resistance line (43) made of p-Si is formed integrally with the p-Si (33) to form a resistance portion (90). . The resistance wire (43) may be formed as a plurality of fine wires by providing a slit as in FIGS. 2, 3, and 4. The resistance line (43) made of p-Si is formed simultaneously with the source and drain regions (S, D) of the TFT, and has a sheet resistance of 10 2
The power is set to about 10 to the fourth power. Further, by adjusting the line width, the resistance value of the resistance wire (43) is relatively reduced from several hundred ohms to several tens of kilohms.

【００１９】この構成で、検査端子（７２）に生じた大
きな静電気は、抵抗線（４３）におけるジュール熱によ
り放熱されて減衰され、保護回路（８０）にて吸収消去
される。特に、この構造では、更に大きな静電気が発生
した場合は、ｐ−Ｓｉからなる抵抗線（４３）に大きな
電流が流れてジュール熱により溶融断線することで、保
護回路（８０）に静電気が入ることが防がれる。従っ
て、極めて大きな静電気が発生しても、抵抗部（９０）
が断線することで、保護回路（８０）が静電破壊から守
られる。In this configuration, large static electricity generated at the inspection terminal (72) is radiated by Joule heat in the resistance wire (43), attenuated, and absorbed and erased by the protection circuit (80). In particular, in this structure, when a larger static electricity is generated, a large current flows through the resistance wire (43) made of p-Si and is melted and broken by Joule heat, so that the static electricity enters the protection circuit (80). Is prevented. Therefore, even if extremely large static electricity is generated, the resistance portion (90)
Is protected, the protection circuit (80) is protected from electrostatic breakdown.

【００２０】[0020]

【発明の効果】以上の説明から明らかな如く、本発明
で、半導体装置の静電気対策が実現されたので、半導体
素子の静電破壊が防がれ、歩留まりを向上することがで
きた。As is apparent from the above description, the present invention has realized a countermeasure against static electricity in a semiconductor device, thereby preventing a semiconductor element from being damaged by static electricity and improving the yield.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の実施の形態にかかるＬＣＤの入力端部
の等価回路図である。FIG. 1 is an equivalent circuit diagram of an input terminal of an LCD according to an embodiment of the present invention.

【図２】本発明の実施の形態にかかる入力端部の構造図
である。FIG. 2 is a structural diagram of an input end according to the embodiment of the present invention;

【図３】本発明の実施の形態にかかる入力端部の構造図
である。FIG. 3 is a structural diagram of an input end according to the embodiment of the present invention;

【図４】本発明の実施の形態にかかる入力端部の構造図
である。FIG. 4 is a structural diagram of an input end according to the embodiment of the present invention;

【図５】本発明の実施の形態にかかる入力端部の構造図
である。FIG. 5 is a structural diagram of an input end according to the embodiment of the present invention;

【図６】ＬＣＤの平面図である。FIG. 6 is a plan view of the LCD.

【図７】ＬＣＤの各部の断面図である。FIG. 7 is a sectional view of each part of the LCD.

【図８】ＬＣＤの入力端部の等価回路図である。FIG. 8 is an equivalent circuit diagram of an input terminal of the LCD.

【符号の説明】[Explanation of symbols]

１ ＴＦＴ基板 ２ 対向基板 ３ 表示画素 ４ ゲートドライバー ５ ドレインドライバー ６ プリチャージドライバー １０ 基板 １１ ゲート電極 １２ ゲート絶縁膜 １３ ｐ−Ｓｉ １６ ソース電極 １７ ドレイン電極 １８ 平坦化絶縁膜 １９ 表示電極 ２１，３１ 台座膜 ２６ 引き回し線 ３６ 入力端 ３９ 入力端コンタクト膜 ７０ 入力端子 ７１ 電源端子 ７２ 検査端子 ７５ 引き回し配線 ８０ 保護回路 ８１，８２ 電源線 ８３，８４ トランジスタ １０１ ゲートライン １０２ ドレインライン １０３ スイッチ素子 １０４ 表示電極 １１０ 共通電極 Reference Signs List 1 TFT substrate 2 Counter substrate 3 Display pixel 4 Gate driver 5 Drain driver 6 Precharge driver 10 Substrate 11 Gate electrode 12 Gate insulating film 13 p-Si 16 Source electrode 17 Drain electrode 18 Flattening insulating film 19 Display electrode 21, 31 Base Film 26 Leading line 36 Input terminal 39 Input terminal contact film 70 Input terminal 71 Power supply terminal 72 Inspection terminal 75 Leading wiring 80 Protection circuit 81, 82 Power supply line 83, 84 Transistor 101 Gate line 102 Drain line 103 Switch element 104 Display electrode 110 Common display electrode

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】 基板上に形成された表示電極群と、これ
ら表示電極に表示信号電圧を供給するための薄膜トラン
ジスタ群と、これら薄膜トランジスタ群へ供給すべく外
部で作成された信号電圧が入力される入力端子群と、前
記薄膜トランジスタ群に配線接続される検査端子と、を
有する表示装置において、 前記検査端子は、前記薄膜トランジスタと同じ半導体層
により形成された抵抗部を介して前記薄膜トランジスタ
に接続されていることを特徴とする表示装置。1. A display electrode group formed on a substrate, a thin film transistor group for supplying a display signal voltage to these display electrodes, and an externally generated signal voltage supplied to the thin film transistor group. In a display device having an input terminal group and an inspection terminal wired and connected to the thin film transistor group, the inspection terminal is connected to the thin film transistor via a resistance portion formed of the same semiconductor layer as the thin film transistor. A display device characterized by the above-mentioned. 【請求項２】 前記半導体層は不純物がドーピングさ
れ、低抵抗化されていることを特徴とする請求項１記載
の表示装置。2. The display device according to claim 1, wherein the semiconductor layer is doped with an impurity to reduce the resistance. 【請求項３】 前記検査端子は、静電気吸収用の保護回
路に接続されていることを特徴とする請求項１または請
求項２記載の表示装置。3. The display device according to claim 1, wherein the inspection terminal is connected to a protection circuit for absorbing static electricity. 【請求項４】 前記抵抗部は、単数または複数の細線に
より形成されていることを特徴とする請求項１から請求
項３のいずれかに記載の表示装置。4. The display device according to claim 1, wherein the resistance portion is formed of one or more thin wires. 【請求項５】 前記抵抗部は、静電気により断線するこ
とを特徴とする請求項１から請求項４のいずれかに記載
の表示装置。5. The display device according to claim 1, wherein the resistance section is disconnected by static electricity. 【請求項６】 前記抵抗部は、前記薄膜トランジスタ及
び配線交差部と前記検査端子の間に配置されていること
を特徴とする請求項１から請求項５のいずれかに記載の
表示装置。6. The display device according to claim 1, wherein the resistance unit is disposed between the thin film transistor and the intersection of the wiring and the inspection terminal.