JPH11233445A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH11233445A JPH11233445A JP2805198A JP2805198A JPH11233445A JP H11233445 A JPH11233445 A JP H11233445A JP 2805198 A JP2805198 A JP 2805198A JP 2805198 A JP2805198 A JP 2805198A JP H11233445 A JPH11233445 A JP H11233445A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- epitaxial growth
- film
- buried layer
- whole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体装置、特にエ
ピタキシャル成長膜を用いた半導体基板を有する半導体
装置の製造方法。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, particularly a semiconductor device having a semiconductor substrate using an epitaxially grown film.
【０００２】[0002]
【従来の技術】従来、エピタキシャル成長膜を用いた半
導体基板の全域ないしは一部には、前記エピタキシャル
成長膜下に埋込層を設けている。前記埋込層は、前記埋
込層上に形成されるデバイスのオン抵抗の低抵抗化とと
もに、ソフトエラー及びラッチアップ耐性向上の為に用
いられる。2. Description of the Related Art Conventionally, a buried layer is provided under or below an epitaxially grown film in the whole or a part of a semiconductor substrate using the epitaxially grown film. The buried layer is used for reducing on-resistance of a device formed on the buried layer and improving soft error and latch-up resistance.
【０００３】半導体基板全域ないしは一部の領域に高濃
度不純物をドーピングし、熱拡散炉において不純物をド
ーピングした前記半導体基板をアニールすることによ
り、埋込層を形成する。埋込層を有する前記半導体基板
上にエピタキシャル成長膜を形成すると、前記埋込層の
不純物が固相拡散及びオートドーピングにより、エピタ
キシャル成長膜中に入り込むことが周知である。A buried layer is formed by doping a high-concentration impurity in the whole or a part of the semiconductor substrate and annealing the doped semiconductor substrate in a thermal diffusion furnace. It is well known that when an epitaxial growth film is formed on the semiconductor substrate having a buried layer, impurities in the buried layer enter the epitaxial growth film by solid phase diffusion and auto doping.
【０００４】図７は、従来の半導体装置の製造方法によ
るエピタキシャル成長膜を用いた埋込層を有する半導体
基板の断面図及び断面不純物濃度プロファイルを示す図
である。シリコン半導体基板１０１にＮ型の導電型の埋
込層１０６が形成され、シリコン半導体基板１０１上に
エピタキシャル成長膜１０７が形成される。埋込層１０
６の不純物は、エピタキシャル成長膜１０７形成中に固
相拡散及びオートドーピングにより、エピタキシャル成
長膜１０７に拡散する。FIG. 7 is a cross-sectional view of a semiconductor substrate having a buried layer using an epitaxially grown film by a conventional method of manufacturing a semiconductor device and a diagram showing a cross-sectional impurity concentration profile. An N-type conductivity buried layer 106 is formed in a silicon semiconductor substrate 101, and an epitaxial growth film 107 is formed on the silicon semiconductor substrate 101. Embedded layer 10
The impurity of No. 6 diffuses into the epitaxial growth film 107 by solid phase diffusion and auto doping during the formation of the epitaxial growth film 107.
【０００５】埋込層１０６の不純物のエピタキシャル成
長膜１０７への拡散量を減少するために、エピタキシャ
ル成長膜１０７形成中のガス圧力を低くしたり、エピタ
キシャル成長膜１０７形成前にプレアニールを行った
り、シリコン半導体基板１０１裏面を酸化膜で被覆した
り、エピタキシャル成長ソースガスをモノシランにした
り、シリコン半導体基板１０１にドーピングするＮ型の
導電型の不純物をリンまたは砒素の代わりにアンチモン
にする方法が知られている。[0005] In order to reduce the diffusion amount of impurities into the buried layer 106 into the epitaxial growth film 107, the gas pressure during the formation of the epitaxial growth film 107 is reduced, pre-annealing is performed before the formation of the epitaxial growth film 107, There are known methods for coating the back surface of the substrate 101 with an oxide film, using monosilane as an epitaxial growth source gas, and using antimony instead of phosphorus or arsenic for an N-type conductive impurity doped into the silicon semiconductor substrate 101.
【０００６】[0006]
【発明が解決しようとする課題】埋込層を有する半導体
基板上にエピタキシャル成長膜を形成すると、前記埋込
層の不純物の固相拡散及びオートドーピングにより、前
記埋込層の不純物の前記エピタキシャル成長膜中への拡
散が避けられず、所望のエピタキシャル成長膜厚を得る
ためには、前記エピタキシャル成長膜の膜厚を厚膜化す
ることにより対応していた。When an epitaxial growth film is formed on a semiconductor substrate having a buried layer, solid-phase diffusion and auto-doping of impurities in the buried layer cause impurities in the buried layer to be formed in the epitaxial growth film. In order to obtain a desired epitaxially grown film thickness, it is necessary to increase the film thickness of the epitaxially grown film.
【０００７】特に、Ｎ型の導電型の不純物はアニール工
程によりパイルアップすることが周知であり、前記半導
体基板に埋込層を形成し、前記半導体基板に不純物をド
ーピングしたことによる前記埋込層のダメージをエピタ
キシャル成長膜形成前に回復するためにもアニール工程
は不可欠であった。前記アニール工程はウェーハ交換等
の工程上、熱拡散炉内への酸素の流入を防ぐことは困難
であるため、アニール工程において前記シリコン半導体
基板の酸化膜形成を防ぐことが困難であった。すなわ
ち、Ｎ型の導電型の不純物をドーピングした前記半導体
基板のパイルアップを防止することは困難であった。よ
って、Ｎ型の導電型の不純物をドーピングした埋込層を
有する半導体基板にエピタキシャル成長膜を形成する
と、前記エピタキシャル成長膜形成中に前記埋込層の不
純物が固相拡散及びオートドーピングにより、前記エピ
タキシャル成長膜内に拡散し易いため、前記エピタキシ
ャル成長膜の薄膜化が困難であるという課題があった。In particular, it is well known that impurities of N-type conductivity are piled up by an annealing process. A buried layer is formed on the semiconductor substrate, and the buried layer is formed by doping the semiconductor substrate with an impurity. The annealing step was indispensable for recovering the damage before forming the epitaxially grown film. In the annealing step, it is difficult to prevent oxygen from flowing into the thermal diffusion furnace due to steps such as wafer exchange, so it was difficult to prevent the formation of an oxide film on the silicon semiconductor substrate in the annealing step. That is, it has been difficult to prevent pile-up of the semiconductor substrate doped with an N-type conductivity type impurity. Therefore, when an epitaxial growth film is formed on a semiconductor substrate having a buried layer doped with an N-type conductivity type impurity, the impurity of the buried layer is formed by solid phase diffusion and autodoping during the formation of the epitaxial growth film. There is a problem that it is difficult to reduce the thickness of the epitaxially grown film because it is easily diffused into the inside.
【０００８】エピタキシャル成長膜形成中のガス圧力を
低くしたり、エピタキシャル成長膜形成前にプレアニー
ルを行ったり、半導体基板裏面を酸化膜で被覆したり、
エピタキシャル成長ソースガスをモノシランにしたり、
半導体基板にドーピングするＮ型の導電型の不純物をリ
ンまたは砒素の代わりにアンチモンにすることにより、
埋込層の不純物の固相拡散及びオートドーピングによる
前記エピタキシャル成長膜への拡散量を抑制することが
可能となるが、それだけでは不十分であり、更にエピタ
キシャル成長膜中への埋込層の不純物の拡散量を減少さ
せることにより、エピタキシャル成長膜の薄膜化を行う
必要があるという課題があった。[0008] The gas pressure during the formation of the epitaxial growth film is reduced, pre-annealing is performed before the formation of the epitaxial growth film, the back surface of the semiconductor substrate is covered with an oxide film,
Monosilane can be used as the source gas for epitaxial growth,
By changing the N-type conductivity type impurity doped into the semiconductor substrate to antimony instead of phosphorus or arsenic,
Although it is possible to suppress the amount of diffusion of the impurity in the buried layer into the epitaxially grown film by solid-phase diffusion and auto-doping, this alone is insufficient, and furthermore, the diffusion of the impurity in the buried layer into the epitaxially grown film is not sufficient. There is a problem that it is necessary to reduce the thickness of the epitaxially grown film by reducing the amount.
【０００９】Ｎ型の導電型の不純物のパイルアップを予
想して、不純物ドーピング量を少なくするという方法も
知られているが、エピタキシャル成長膜形成後のエピタ
キシャル成長膜のシート抵抗が大きくなるという課題が
あった。本発明は以上のような点に着目してなされたも
ので、従来の埋込層を有する半導体基板上にエピタキシ
ャル成長膜を形成する半導体装置の製造方法よりも、前
記エピタキシャル成長膜の薄膜化が可能となる半導体装
置の製造方法を提供することを目的としている。Although a method of reducing the amount of impurity doping in anticipation of pile-up of N-type conductive impurities is known, there is a problem that the sheet resistance of the epitaxially grown film after the epitaxially grown film is increased. Was. The present invention has been made by paying attention to the above points, and it is possible to make the epitaxial growth film thinner than the conventional method of manufacturing a semiconductor device in which an epitaxial growth film is formed on a semiconductor substrate having a buried layer. It is an object of the present invention to provide a method for manufacturing a semiconductor device.
【００１０】[0010]
【課題を解決するための手段】本発明は上記の課題を解
決するために、次の手段を用いた。 （１）半導体基板全域ないしは一部の領域にＮ型の導電
型の不純物を１×１０16ａｔｍｓ／ｃｍ3〜１×１０21
ａｔｍｓ／ｃｍ3ドーピングする工程と、前記半導体基
板全域ないしは一部の領域にドーピングされた不純物を
拡散させる工程と、前記半導体基板全域ないしは一部の
領域をエッチングする工程と、前記半導体基板上にエピ
タキシャル成長膜を形成する工程を有することを特徴と
する半導体装置の製造方法。The present invention uses the following means to solve the above-mentioned problems. (1) An N-type impurity of 1 × 10 16 atms / cm 3 to 1 × 10 21 is doped into the whole or a part of the semiconductor substrate.
doping atms / cm 3 , diffusing impurities doped in the whole or a part of the semiconductor substrate, etching the whole or a part of the semiconductor substrate, and epitaxially growing on the semiconductor substrate A method for manufacturing a semiconductor device, comprising a step of forming a film.
【００１１】（２）前記半導体基板全域ないしは一部の
領域にドーピングするＮ型の導電型の不純物は、砒素で
あることを特徴とする請求項１記載の半導体装置の製造
方法。 （３）前記半導体基板全域ないしは一部の領域にドーピ
ングするＮ型の導電型の不純物は、リンであることを特
徴とする請求項１記載の半導体装置の製造方法。(2) The method of manufacturing a semiconductor device according to claim 1, wherein the N-type impurity doped into the whole or a part of the semiconductor substrate is arsenic. (3) The method of manufacturing a semiconductor device according to claim 1, wherein the N-type conductivity type impurity doped into the whole or a part of the semiconductor substrate is phosphorus.
【００１２】（４）前記半導体基板全域ないしは一部の
領域にドーピングされた不純物を拡散させる工程は、熱
拡散法により前記ドーピングされた不純物を前記半導体
基板に拡散させると共に、前記ドーピングされた不純物
を活性化させ、前記半導体基板に１０００〜２００００
Åの熱酸化膜が形成されることを特徴とする請求項１記
載の半導体装置の製造方法。(4) The step of diffusing the doped impurities into the whole or a part of the semiconductor substrate includes diffusing the doped impurities into the semiconductor substrate by a thermal diffusion method, and removing the doped impurities. Activating the semiconductor substrate,
2. The method for manufacturing a semiconductor device according to claim 1, wherein said thermal oxide film is formed.
【００１３】（５）前記半導体基板全域ないしは一部の
領域をエッチングされた工程は、前記半導体基板全域な
いしは一部の領域のエッチング量が１００〜１００００
Åであることを特徴とする請求項１記載の半導体装置の
製造方法。(5) In the step of etching the whole or a part of the semiconductor substrate, the etching amount of the whole or a part of the semiconductor substrate is 100 to 10,000.
2. The method for manufacturing a semiconductor device according to claim 1, wherein?
【００１４】[0014]
【発明の実施の形態】以下に、本発明の実施例を図面に
基づいて説明する。図１は、本発明の製造方法による半
導体装置の一実施例を示す模式的断面図及び断面不純物
濃度プロファイルを示す図である。図２は、アニール工
程の模式的ドライブインシーケンスを示す図である。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a schematic cross-sectional view showing one embodiment of a semiconductor device according to the manufacturing method of the present invention and a diagram showing a cross-sectional impurity concentration profile. FIG. 2 is a diagram showing a schematic drive-in sequence of the annealing step.
【００１５】シリコン半導体基板１０１、例えばＰ型の
導電型で２０〜３０Ω・ｃｍの抵抗率のシリコン半導体
基板の全域ないしは一部の領域にＮ型の導電型の不純
物、例えば砒素を１×１０16ａｔｍｓ／ｃｍ3〜１×１
０21ａｔｍｓ／ｃｍ3、エピタキシャル成長膜１０３に
形成するデバイスのオン抵抗低下と共に、ソフトエラー
及びラッチアップ耐性向上のため、好ましくは１×１０
19ａｔｍｓ／ｃｍ3〜５×１０20ａｔｍｓ／ｃｍ3、より
好ましくは１×１０20ａｔｍｓ／ｃｍ3ドーピングし、
アニール工程、例えば図３に示すようなドライブインシ
ーケンスを用いたアニールによりシリコン半導体基板１
０１に埋込層１０２が形成され、シリコン半導体基板１
０１上にエピタキシャル成長膜１０３、例えばガスソー
スとしてＳｉＨ2Ｃｌ2及びＰＨ3を用いたＮ型の導電型
のＣＶＤエピタキシャル成長膜を抵抗率２Ω・ｃｍ、膜
厚１０μｍで形成する。埋込層１０２の不純物はエピタ
キシャル成長膜１０３形成中に固相拡散及びオートドー
ピングにより、エピタキシャル成長膜１０３に拡散す
る。The whole or a part of the silicon semiconductor substrate 101, for example, a P-type silicon semiconductor substrate having a resistivity of 20 to 30 Ω · cm, is doped with 1 × 10 16 of N-type impurities, for example, arsenic. atms / cm 3 -1 × 1
0 21 atms / cm 3 , preferably 1 × 10 3 for lowering the on-resistance of the device formed on the epitaxial growth film 103 and improving the soft error and the latch-up resistance.
19 atms / cm 3 to 5 × 10 20 atms / cm 3 , more preferably 1 × 10 20 atms / cm 3 doping;
The silicon semiconductor substrate 1 is subjected to an annealing step, for example, annealing using a drive-in sequence as shown in FIG.
01, a buried layer 102 is formed on the silicon semiconductor substrate 1
An epitaxial growth film 103, for example, an N-type conductivity type CVD epitaxial growth film using SiH 2 Cl 2 and PH 3 as a gas source is formed with a resistivity of 2 Ω · cm and a film thickness of 10 μm. The impurities in the buried layer 102 diffuse into the epitaxial growth film 103 by solid phase diffusion and auto doping during the formation of the epitaxial growth film 103.
【００１６】図３は、エピタキシャル成長膜形成前の模
式的断面図及び断面不純物濃度プロファイルを示す図で
ある。シリコン半導体基板１０１の全域ないしは一部の
Ｎ型の導電型の不純物をドーピングし、シリコン半導体
基板１０１の全域ないしは一部にドーピングされた不純
物を熱拡散炉において、シリコン半導体基板１０１に熱
拡散させる。これにより、シリコン半導体基板１０１に
埋込層１０２及び熱酸化膜１０４及びパイルアップ層１
０５が形成される。前記熱拡散炉でのアニール工程は、
シリコン半導体基板１０１に埋込層１０２及び熱酸化膜
１０４及びパイルアップ層１０５を形成すると共に、エ
ピタキシャル成長膜形成前後でのマスク合わせの為のア
ライメントマークをも形成し、さらにシリコン半導体基
板１０１に不純物をドーピングしたことによる埋込層１
０２のダメージを回復する。熱酸化膜１０４の膜厚は１
０００〜２００００Åである。好ましくは、前記エピタ
キシャル成長膜形成前後のマスク合わせの為のアライメ
ントマークを形成し、かつ埋込層１０２の熱拡散量をで
きるだけ抑制し得る２０００〜５０００Å、より好まし
くは４０００Åに設定する。FIG. 3 shows a schematic cross-sectional view and a cross-sectional impurity concentration profile before an epitaxially grown film is formed. The whole or a part of the silicon semiconductor substrate 101 is doped with an N-type conductivity type impurity, and the impurity doped in the whole or a part of the silicon semiconductor substrate 101 is thermally diffused into the silicon semiconductor substrate 101 in a heat diffusion furnace. As a result, the buried layer 102, the thermal oxide film 104, and the pile-up layer 1 are formed in the silicon semiconductor substrate 101.
05 is formed. The annealing step in the thermal diffusion furnace,
The buried layer 102, the thermal oxide film 104, and the pile-up layer 105 are formed on the silicon semiconductor substrate 101, alignment marks for mask alignment before and after the formation of the epitaxial growth film are formed, and impurities are added to the silicon semiconductor substrate 101. Buried layer 1 due to doping
Heals 02 damage. The thickness of the thermal oxide film 104 is 1
2,000 to 20,000Å. Preferably, an alignment mark for mask alignment before and after the formation of the epitaxial growth film is formed, and the temperature is set to 2000 to 5000 °, more preferably 4000 °, which can minimize the amount of thermal diffusion of the buried layer 102 as much as possible.
【００１７】図３に示した構造のシリコン半導体基板１
０１上にエピタキシャル成長膜を形成する場合、前記エ
ピタキシャル成長膜形成前に熱酸化膜１０４をエッチン
グ、例えばＨＦ系エッチング液を用いたウェットエッチ
ングを行った後、ＨＦ−ＨＮＯ3系エッチング液、例え
ばＨ2Ｏで希釈した５０％ＨＦと７０％ＨＮＯ3の溶液を
用いて、パイルアップ層１０５を１００〜１００００Å
エッチングする。好ましくは、パイルアップ層１０５の
エッチングは、エッチング量が多いとシリコン半導体基
板１０１上に形成される前記エピタキシャル成長膜のシ
ート抵抗が高くなり、エッチング量が少ないと埋込層１
０２のわき上がりが大きくなるため、パイルアップ層１
０５のみを除去する５００〜１０００Åのエッチング量
を設定する。前記エッチング工程により、パイルアップ
層１０５が除去されるため、エピタキシャル成長膜内へ
の埋込層１０２の不純物の固相拡散及びオートドーピン
グによる埋込層１０２の不純物の前記エピタキシャル成
長膜への拡散が抑制されると共に、エピタキシャル成長
膜のシート抵抗の上昇を防止することが可能となる。The silicon semiconductor substrate 1 having the structure shown in FIG.
When an epitaxial growth film is formed on the substrate 01, the thermal oxide film 104 is etched before the epitaxial growth film is formed, for example, wet etching using an HF-based etching solution is performed, and then an HF-HNO 3 -based etching solution, for example, H 2 O is used. Using a solution of 50% HF and 70% HNO 3 diluted with
Etch. Preferably, in the etching of the pile-up layer 105, if the etching amount is large, the sheet resistance of the epitaxially grown film formed on the silicon semiconductor substrate 101 increases, and if the etching amount is small, the buried layer 1
02, the pile-up layer 1
An etching amount of 500 to 1000 ° for removing only 05 is set. Since the pile-up layer 105 is removed by the etching process, the solid-phase diffusion of the impurity of the buried layer 102 into the epitaxial growth film and the diffusion of the impurity of the buried layer 102 into the epitaxial growth film by auto-doping are suppressed. In addition, it is possible to prevent an increase in the sheet resistance of the epitaxially grown film.
【００１８】図１及び図３から、本発明の半導体装置の
製造方法により得られるエピタキシャル成長膜１０３
は、従来の半導体装置の製造方法により得られるエピタ
キシャル成長膜１０７と同膜厚を得ようとする場合、本
発明の製造方法によるエピタキシャル成長膜１０３と従
来の製造方法のエピタキシャル成長膜１０７とは、ほぼ
同じシート抵抗で０．５μｍ程度の薄膜化が可能である
ことがわかる。さらに、ソフトエラー及びラッチアップ
耐性を従来の製造方法による半導体装置と同等とするこ
とが可能となる。FIGS. 1 and 3 show that the epitaxially grown film 103 obtained by the method of manufacturing a semiconductor device according to the present invention.
In order to obtain the same thickness as the epitaxial growth film 107 obtained by the conventional semiconductor device manufacturing method, the epitaxial growth film 103 according to the manufacturing method of the present invention and the epitaxial growth film 107 according to the conventional manufacturing method have substantially the same sheet. It can be seen that the resistance can be reduced to about 0.5 μm. Further, the soft error and the latch-up resistance can be made equal to those of the semiconductor device according to the conventional manufacturing method.
【００１９】尚、シリコン半導体基板１０１にドーピン
グするＮ型の導電型の不純物は、砒素の代わりにリンを
用いても良い。また、パイルアップ層１０５は、シリコ
ン半導体基板１０１にドーピングされる不純物のドーズ
量及び埋込層１０２を形成するアニール工程のドライブ
インシーケンスに応じて変化するため、パイルアップ層
１０５のエッチング工程はパイルアップ層１０５の変化
に応じてエッチング量も変化させれば良い。すなわち、
パイルアップ層１０５のみを除去するエッチング量を選
択すれば良いことは言うまでもない。As the N-type impurity doped into the silicon semiconductor substrate 101, phosphorus may be used instead of arsenic. Further, since the pile-up layer 105 changes according to the dose of the impurity doped into the silicon semiconductor substrate 101 and the drive-in sequence of the annealing step for forming the buried layer 102, the etching step of the pile-up layer 105 is performed in a pile. The amount of etching may be changed according to the change of the up layer 105. That is,
It goes without saying that the etching amount for removing only the pile-up layer 105 may be selected.
【００２０】さらに、パイルアップ層１０５のウェット
エッチングには、Ｈ2Ｏで希釈した５０％ＨＦと７０％
ＨＮＯ3の溶液を用いているが、Ｈ2Ｏの代わりにＣＨ3
ＣＯＯＨを用いても良い。エッチング速度やエッチング
制御性を考慮して、ＨＦ及びＨＮＯ3の希釈割合を変え
たエッチング液を用いたり、エッチング液の撹拌や温度
調節を行っても良いことは言うまでもない。Further, for wet etching of the pile-up layer 105, 50% HF diluted with H 2 O and 70%
A solution of HNO 3 is used, but CH 3 is used instead of H 2 O.
COOH may be used. It is needless to say that an etching solution in which the dilution ratio of HF and HNO 3 is changed in consideration of the etching rate and the etching controllability may be used, or the stirring and the temperature adjustment of the etching solution may be performed.
【００２１】また、エッチング液はＨＦ−ＨＮＯ3系溶
液だけでなく、アルカリ系溶液、例えばＫＯＨ、ＮａＯ
Ｈ、ＥＰＷ、ＴＭＡＨ等のアルカリ液とＨ2ＯとＩＰ
Ａ、プロパノール、ブタノール、パイロカテコール等の
アルコールとの混合液を用いても良い。エッチング液に
アルカリ系溶液を用いると、異方性エッチングによりシ
リコン半導体基板１０１表面及び埋込層１０２表面が良
好な平坦面となるため、安定したエピタキシャル成長膜
１０３が得られやすい。The etching solution is not only an HF-HNO 3 solution but also an alkaline solution such as KOH, NaO
Alkaline solution such as H, EPW, TMAH, H 2 O and IP
A mixed solution with an alcohol such as A, propanol, butanol, or pyrocatechol may be used. When an alkaline solution is used as an etchant, the surface of the silicon semiconductor substrate 101 and the surface of the buried layer 102 become excellent flat surfaces by anisotropic etching, so that a stable epitaxial growth film 103 is easily obtained.
【００２２】パイルアップ層１０５のエッチング方法
は、ウェットエッチング法の代わりにドライエッチング
法、例えばプラズマエッチング、スパッタエッチング、
イオンビームエッチング等を用いても良い。シリコン半
導体基板１０１は、Ｐ型の導電型の基板の代わりにＮ型
の導電型のシリコン半導体基板を用いても良く、基板の
抵抗率も２０〜３０Ω・ｃｍに限らず、他の抵抗率、例
えば５〜１０Ω・ｃｍのシリコン半導体基板を用いても
良いことは言うまでもない。The method of etching the pile-up layer 105 is a dry etching method instead of the wet etching method, for example, plasma etching, sputter etching,
Ion beam etching or the like may be used. As the silicon semiconductor substrate 101, an N-type silicon semiconductor substrate may be used instead of the P-type substrate, and the resistivity of the substrate is not limited to 20 to 30 Ω · cm. For example, it goes without saying that a silicon semiconductor substrate of 5 to 10 Ω · cm may be used.
【００２３】図４は、本発明の半導体装置の製造方法を
示す第一の工程順断面図である。図４（ａ）は、シリコ
ン半導体基板１０１に酸化膜を膜厚１００００Å形成
し、埋込層１０２を形成する箇所をウェットエッチング
によりパターニングした様子を示している。図４（ｂ）
は、イオンインプランテーション法により、Ｎ型の導電
型の不純物をシリコン半導体基板１０１にドーピングし
た様子を示している。FIG. 4 is a first step-by-step cross-sectional view showing the method for manufacturing a semiconductor device of the present invention. FIG. 4A shows a state in which an oxide film is formed on the silicon semiconductor substrate 101 to a thickness of 10000.degree. FIG. 4 (b)
3 shows a state in which an impurity of N-type conductivity is doped into the silicon semiconductor substrate 101 by an ion implantation method.
【００２４】図４（ｃ）は、図４（ｂ）においてドーピ
ングした不純物を拡散させると共に、シリコン半導体基
板１０１のイオンインプランテーションによるドーピン
グダメージを回復させ、エピタキシャル成長膜形成前後
のマスク合わせのためのアライメントマークを形成する
ドライブインにより、埋込層１０２を形成すると共に、
熱酸化膜１０４及びパイルアップ層１０５を形成した様
子を示している。FIG. 4 (c) shows the alignment for masking before and after the epitaxial growth film is formed by diffusing the impurities doped in FIG. 4 (b) and recovering the doping damage due to the ion implantation of the silicon semiconductor substrate 101. The drive-in for forming the mark forms the buried layer 102 and
The state where the thermal oxide film 104 and the pile-up layer 105 are formed is shown.
【００２５】図４（ｄ）は、前記ドライブインによりシ
リコン半導体基板１０１に形成された熱酸化膜１０４を
ウェットエッチングにより、除去した様子を示してい
る。図４（ｅ）は、前記ドライブインによりシリコン半
導体基板１０１内に形成されたパイルアップ層１０５を
ウェットエッチングにより除去した様子を示している。FIG. 4D shows a state in which the thermal oxide film 104 formed on the silicon semiconductor substrate 101 by the drive-in is removed by wet etching. FIG. 4E shows a state in which the pile-up layer 105 formed in the silicon semiconductor substrate 101 by the drive-in is removed by wet etching.
【００２６】図４（ｆ）は、シリコン半導体基板１０１
上にエピタキシャル成長膜１０３を形成した様子を示し
ている。エピタキシャル成長膜を形成すると同時に、埋
込層１０２の不純物が固相拡散及びオートドーピングに
より、エピタキシャル成長膜１０３に拡散した様子を示
している。図５は、本発明の半導体装置の製造方法を示
す第二の工程順断面図である。FIG. 4F shows a silicon semiconductor substrate 101.
The state where the epitaxial growth film 103 is formed thereon is shown. The figure shows that the impurities in the buried layer 102 diffused into the epitaxially grown film 103 by solid phase diffusion and auto-doping at the same time when the epitaxially grown film was formed. FIG. 5 is a sectional view in a second process order showing the method for manufacturing a semiconductor device of the present invention.
【００２７】図５（ａ）は、シリコン半導体基板１０１
に酸化膜を膜厚１００００Å形成し、埋込層１０２を形
成する箇所をウェットエッチングによりパターニングし
た様子を示している。図５（ｂ）は、イオンインプラン
テーション法により、Ｎ型の導電型の不純物をシリコン
半導体基板１０１にドーピングした様子を示している。FIG. 5A shows a silicon semiconductor substrate 101.
10 shows a state in which an oxide film is formed at a thickness of 10,000 ° and a portion where the buried layer 102 is to be formed is patterned by wet etching. FIG. 5B shows a state in which an N-type impurity is doped into the silicon semiconductor substrate 101 by an ion implantation method.
【００２８】図５（ｃ）は、図５（ｂ）においてドーピ
ングした不純物を拡散させると共に、シリコン半導体基
板１０１のイオンインプランテーションによるドーピン
グダメージを回復させ、エピタキシャル成長膜形成前後
のマスク合わせのためのアライメントマークを形成する
ドライブインにより、埋込層１０２を形成すると共に、
熱酸化膜１０４及びパイルアップ層１０５を形成した様
子を示している。FIG. 5 (c) shows the alignment for mask alignment before and after the formation of the epitaxial growth film, while diffusing the impurities doped in FIG. 5 (b) and recovering the doping damage due to the ion implantation of the silicon semiconductor substrate 101. The drive-in for forming the mark forms the buried layer 102 and
The state where the thermal oxide film 104 and the pile-up layer 105 are formed is shown.
【００２９】図５（ｄ）は、前記ドライブインによりシ
リコン半導体基板１０１に形成された熱酸化膜１０４を
ウェットエッチングにより、除去した様子を示してい
る。図５（ｅ）は、前記ドライブインによりシリコン半
導体基板１０１内に形成されたパイルアップ層１０５を
ドライエッチングにより除去した様子を示している。FIG. 5D shows a state in which the thermal oxide film 104 formed on the silicon semiconductor substrate 101 by the drive-in is removed by wet etching. FIG. 5E shows a state in which the pile-up layer 105 formed in the silicon semiconductor substrate 101 by the drive-in is removed by dry etching.
【００３０】図５（ｆ）は、シリコン半導体基板１０１
上にエピタキシャル成長膜１０３を形成した様子を示し
ている。エピタキシャル成長膜を形成すると同時に、埋
込層１０２の不純物が固相拡散及びオートドーピングに
より、エピタキシャル成長膜１０３に拡散した様子を示
している。図６は、本発明の半導体装置の製造方法を示
す第三の工程順断面図である。FIG. 5F shows a silicon semiconductor substrate 101.
The state where the epitaxial growth film 103 is formed thereon is shown. The figure shows that the impurities in the buried layer 102 diffused into the epitaxially grown film 103 by solid phase diffusion and auto-doping at the same time when the epitaxially grown film was formed. FIG. 6 is a sectional view showing a third step in the method of manufacturing the semiconductor device according to the present invention.
【００３１】図６（ａ）は、シリコン半導体基板１０１
に酸化膜を膜厚３５０Å形成し、ＣＶＤ法によるチッ化
膜を堆積させ、フォトリソグラフィー法により前記チッ
化膜をパターニングし、埋込層１０２を形成する箇所を
ウェットエッチングによりパターニングした様子を示し
ている。図６（ｂ）は、イオンインプランテーション法
により、Ｎ型の導電型の不純物をシリコン半導体基板１
０１にドーピングした様子を示している。FIG. 6A shows a silicon semiconductor substrate 101.
An oxide film is formed to a thickness of 350 °, a nitride film is deposited by a CVD method, the nitride film is patterned by a photolithography method, and a portion where the buried layer 102 is formed is patterned by wet etching. I have. FIG. 6B shows an N-type conductivity type impurity implanted in the silicon semiconductor substrate 1 by ion implantation.
01 is shown.
【００３２】図６（ｃ）は、フォトレジストを剥離した
後、図６（ｂ）においてドーピングした不純物を拡散さ
せると共に、前記不純物のイオンインプランテーション
によるシリコン半導体基板１０１のドーピングダメージ
を回復させ、エピタキシャル成長膜形成前後のマスク合
わせのためのアライメントマークを形成するドライブイ
ンにより、埋込層１０２を形成すると共に、熱酸化膜１
０４及びパイルアップ層１０５を形成した様子を示して
いる。FIG. 6C shows that after the photoresist is removed, the impurities doped in FIG. 6B are diffused, and the doping damage of the silicon semiconductor substrate 101 due to the ion implantation of the impurities is recovered, and the epitaxial growth is performed. The buried layer 102 is formed by drive-in for forming alignment marks for mask alignment before and after film formation, and the thermal oxide film 1 is formed.
04 and a state where the pile-up layer 105 is formed.
【００３３】図６（ｄ）は、前記チッ化膜をウェットエ
ッチング法、例えばリン酸を用いてエッチングした後、
前記ドライブインによりシリコン半導体基板１０１に形
成された熱酸化膜１０４をウェットエッチングにより、
除去した様子を示している。図６（ｅ）は、前記ドライ
ブインによりシリコン半導体基板１０１内に形成された
パイルアップ層１０５をウェットエッチングにより除去
した様子を示している。FIG. 6D shows that the nitrided film is etched by a wet etching method, for example, using phosphoric acid.
The thermal oxide film 104 formed on the silicon semiconductor substrate 101 by the drive-in is wet-etched,
This shows a state where it has been removed. FIG. 6E shows a state in which the pile-up layer 105 formed in the silicon semiconductor substrate 101 by the drive-in is removed by wet etching.
【００３４】図６（ｆ）は、シリコン半導体基板１０１
上にエピタキシャル成長膜１０３を形成した様子を示し
ている。エピタキシャル成長膜を形成すると同時に、埋
込層１０２の不純物が固相拡散及びオートドーピングに
より、エピタキシャル成長膜１０３に拡散した様子を示
している。FIG. 6F shows a silicon semiconductor substrate 101.
The state where the epitaxial growth film 103 is formed thereon is shown. The figure shows that the impurities in the buried layer 102 diffused into the epitaxially grown film 103 by solid phase diffusion and auto-doping at the same time when the epitaxially grown film was formed.
【００３５】[0035]
【発明の効果】上述したように、本発明による半導体装
置の製造方法において、シリコン半導体基板にドーピン
グされる不純物を拡散させると共に、エピタキシャル成
長膜形成前後でのマスク合わせのためのアライメントマ
ークをも形成し、さらに前記半導体基板に不純物をドー
ピングしたことによる埋込層のダメージを回復するアニ
ール工程により形成されるパイルアップ層をエッチング
することにより、前記シリコン半導体基板上に形成され
るエピタキシャル成長膜のシート抵抗を高抵抗化させる
ことなく、前記エピタキシャル成長膜厚の薄膜化でき
る。さらに、本発明の製造方法による半導体装置は、従
来の製造方法の半導体装置のソフトエラー及びラッチア
ップ耐性を損なうことがない。これにより、安価、高性
能な半導体装置を得ることが可能となる。As described above, in the method of manufacturing a semiconductor device according to the present invention, an impurity to be doped into a silicon semiconductor substrate is diffused and an alignment mark for mask alignment before and after the formation of an epitaxial growth film is formed. Further, the sheet resistance of the epitaxially grown film formed on the silicon semiconductor substrate is reduced by etching the pile-up layer formed by the annealing process for recovering the damage of the buried layer caused by doping the semiconductor substrate with impurities. The thickness of the epitaxially grown film can be reduced without increasing the resistance. Furthermore, the semiconductor device according to the manufacturing method of the present invention does not impair the soft error and the latch-up resistance of the semiconductor device according to the conventional manufacturing method. As a result, a low-cost, high-performance semiconductor device can be obtained.
【図１】図１は、本発明の半導体装置の製造方法により
作製された半導体装置の一実施例を示す模式的断面図及
び断面不純物濃度プロファイルを示す図である。FIG. 1 is a schematic cross-sectional view showing one embodiment of a semiconductor device manufactured by a method for manufacturing a semiconductor device according to the present invention, and a diagram showing a cross-sectional impurity concentration profile.
【図２】図２は，アニール工程の模式的ドライブインシ
ーケンスを示す図である。FIG. 2 is a diagram showing a schematic drive-in sequence of an annealing step.
【図３】図３は、エピタキシャル成長膜形成前の模式的
断面図及び断面不純物濃度プロファイルを示す図であ
る。FIG. 3 is a schematic cross-sectional view and a cross-sectional impurity concentration profile before an epitaxially grown film is formed.
【図４】図４は、本発明の半導体装置の製造方法を示す
第一の工程順断面図である。FIG. 4 is a first step-by-step cross-sectional view illustrating the method for manufacturing a semiconductor device of the present invention.
【図５】図５は、本発明の半導体装置の製造方法を示す
第二の工程順断面図である。FIG. 5 is a sectional view in a second process order showing a method for manufacturing a semiconductor device of the present invention.
【図６】図６は、本発明の半導体装置の製造方法を示す
第三の工程順断面図である。FIG. 6 is a third step-by-step cross-sectional view illustrating the method for manufacturing a semiconductor device of the present invention.
【図７】図７は、従来の半導体装置の製造方法により作
製された半導体装置を示す模式的断面図及び断面不純物
濃度プロファイルを示す図である。FIG. 7 is a schematic cross-sectional view showing a semiconductor device manufactured by a conventional method for manufacturing a semiconductor device, and a diagram showing a cross-sectional impurity concentration profile.
１０１ シリコン半導体基板 １０２ 埋込層 １０３ エピタキシャル成長膜 １０４ 熱酸化膜 １０５ パイルアップ層 １０６ 埋込層 １０７ エピタキシャル成長膜 Reference Signs List 101 silicon semiconductor substrate 102 buried layer 103 epitaxial growth film 104 thermal oxide film 105 pile-up layer 106 buried layer 107 epitaxial growth film
【手続補正書】[Procedure amendment]
【提出日】平成１０年６月２２日[Submission date] June 22, 1998
【手続補正１】[Procedure amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】請求項５[Correction target item name] Claim 5
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【手続補正２】[Procedure amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１１[Correction target item name] 0011
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００１１】（２）前記半導体基板全域ないしは一部の
領域にドーピングするＮ型の導電型の不純物は、砒素で
あることを特徴とする半導体装置の製造方法。 （３）前記半導体基板全域ないしは一部の領域にドーピ
ングするＮ型の導電型の不純物は、リンであることを特
徴とする半導体装置の製造方法。(2) A method of manufacturing a semiconductor device , wherein the N-type impurity doped into the whole or a part of the semiconductor substrate is arsenic. (3) The method of manufacturing a semiconductor device , wherein the N-type conductivity type impurity doped into the whole or a part of the semiconductor substrate is phosphorus.
【手続補正３】[Procedure amendment 3]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１２[Correction target item name] 0012
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００１２】（４）前記半導体基板全域ないしは一部の
領域にドーピングされた不純物を拡散させる工程は、熱
拡散法により前記ドーピングされた不純物を前記半導体
基板に拡散させると共に、前記ドーピングされた不純物
を活性化させ、前記半導体基板に１０００〜２００００
Åの熱酸化膜が形成されることを特徴とする半導体装置
の製造方法。(4) The step of diffusing the doped impurities into the whole or a part of the semiconductor substrate includes diffusing the doped impurities into the semiconductor substrate by a thermal diffusion method, and removing the doped impurities. Activating the semiconductor substrate,
The method for manufacturing a semiconductor device, wherein the thermal oxide film is formed.
【手続補正４】[Procedure amendment 4]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１３[Correction target item name] 0013
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００１３】（５）前記半導体基板全域ないしは一部の
領域をエッチングされた工程は、前記半導体基板全域な
いしは一部の領域のエッチング量が１００〜１００００
Åであることを特徴とする半導体装置の製造方法。(5) In the step of etching the whole or a part of the semiconductor substrate, the etching amount of the whole or a part of the semiconductor substrate is 100 to 10,000.
方法, a method for manufacturing a semiconductor device .
【手続補正５】[Procedure amendment 5]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１５[Correction target item name] 0015
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００１５】シリコン半導体基板１０１、例えばＰ型の
導電型で２０〜３０Ω・ｃｍの抵抗率のシリコン半導体
基板の全域ないしは一部の領域にＮ型の導電型の不純
物、例えば砒素を１×１０16ａｔｍｓ／ｃｍ3〜１×１
０21ａｔｍｓ／ｃｍ3、エピタキシャル成長膜１０３に
形成するデバイスのオン抵抗低下と共に、ソフトエラー
及びラッチアップ耐性向上のため、好ましくは１×１０
19ａｔｍｓ／ｃｍ3〜５×１０20ａｔｍｓ／ｃｍ3、より
好ましくは１×１０20ａｔｍｓ／ｃｍ3ドーピングし、
アニール工程、例えば図２に示すようなドライブインシ
ーケンスを用いたアニールによりシリコン半導体基板１
０１に埋込層１０２が形成され、シリコン半導体基板１
０１上にエピタキシャル成長膜１０３、例えばガスソー
スとしてＳｉＨ2Ｃｌ2及びＰＨ3を用いたＮ型の導電型
のＣＶＤエピタキシャル成長膜を抵抗率２Ω・ｃｍ、膜
厚１０μｍで形成する。埋込層１０２の不純物はエピタ
キシャル成長膜１０３形成中に固相拡散及びオートドー
ピングにより、エピタキシャル成長膜１０３に拡散す
る。The whole or a part of the silicon semiconductor substrate 101, for example, a P-type silicon semiconductor substrate having a resistivity of 20 to 30 Ω · cm, is doped with 1 × 10 16 of N-type impurities, for example, arsenic. atms / cm 3 -1 × 1
0 21 atms / cm 3 , preferably 1 × 10 3 for lowering the on-resistance of the device formed on the epitaxial growth film 103 and improving the soft error and the latch-up resistance.
19 atms / cm 3 to 5 × 10 20 atms / cm 3 , more preferably 1 × 10 20 atms / cm 3 doping;
The silicon semiconductor substrate 1 is subjected to an annealing process, for example, annealing using a drive-in sequence as shown in FIG.
01, a buried layer 102 is formed on the silicon semiconductor substrate 1
An epitaxial growth film 103, for example, an N type conductivity type CVD epitaxial growth film using SiH2 Cl2 and PH3 as a gas source is formed with a resistivity of 2 .OMEGA.cm and a film thickness of 10 .mu.m. The impurities in the buried layer 102 diffuse into the epitaxial growth film 103 by solid phase diffusion and auto doping during the formation of the epitaxial growth film 103.
Claims (5)
型の導電型の不純物を１×１０16ａｔｍｓ／ｃｍ3〜１
×１０21ａｔｍｓ／ｃｍ3ドーピングする工程と、前記
半導体基板全域ないしは一部の領域にドーピングされた
不純物を拡散させる工程と、前記半導体基板全域ないし
は一部の領域をエッチングする工程と、前記半導体基板
上にエピタキシャル成長膜を形成する工程を有すること
を特徴とする半導体装置の製造方法。1. An N region is formed over the whole or a part of a semiconductor substrate.
1 × 10 16 atoms / cm 3 -1
A step of doping × 10 21 atoms / cm 3, a step of diffusing an impurity doped into the whole or a part of the semiconductor substrate, a step of etching the whole or a part of the semiconductor substrate, A method for manufacturing a semiconductor device, comprising a step of forming an epitaxial growth film thereon.
にドーピングするＮ型の導電型の不純物は、砒素である
ことを特徴とする請求項１記載の半導体装置の製造方
法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the N-type impurity doped into the whole or a part of the semiconductor substrate is arsenic.
にドーピングするＮ型の導電型の不純物は、リンである
ことを特徴とする請求項１記載の半導体装置の製造方
法。3. The method of manufacturing a semiconductor device according to claim 1, wherein the N-type impurity doped into the whole or a part of the semiconductor substrate is phosphorus.
にドーピングされた不純物を拡散させる工程は、熱拡散
法により前記ドーピングされた不純物を前記半導体基板
に拡散させると共に、前記ドーピングされた不純物を活
性化させ、前記半導体基板に１０００〜２００００Åの
熱酸化膜が形成されることを特徴とする請求項１記載の
半導体装置の製造方法。4. The step of diffusing an impurity doped in the whole or a part of the semiconductor substrate comprises diffusing the doped impurity into the semiconductor substrate by a thermal diffusion method and activating the doped impurity. 2. The method according to claim 1, wherein a thermal oxide film of 1000 to 20000 DEG is formed on the semiconductor substrate.
をエッチングされた工程は、前記半導体基板全域ないし
は一部の領域のエッチング量が１００〜１００００Åで
あることを特徴とする請求項１記載の半導体装置の製造
方法。5. The semiconductor according to claim 1, wherein in the step of etching the whole or a part of the semiconductor substrate, the etching amount of the whole or a part of the semiconductor substrate is 100 to 10000 °. Device manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2805198A JPH11233445A (en) | 1998-02-10 | 1998-02-10 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2805198A JPH11233445A (en) | 1998-02-10 | 1998-02-10 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11233445A true JPH11233445A (en) | 1999-08-27 |
Family
ID=12237966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2805198A Pending JPH11233445A (en) | 1998-02-10 | 1998-02-10 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11233445A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005079382A (en) * | 2003-09-01 | 2005-03-24 | Seiko Epson Corp | Etching apparatus |
-
1998
- 1998-02-10 JP JP2805198A patent/JPH11233445A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005079382A (en) * | 2003-09-01 | 2005-03-24 | Seiko Epson Corp | Etching apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000031156A (en) | Vertical bipolar transistor having extrinsic base of suppressed roughness and fabrication thereof | |
| JPH06168952A (en) | Semiconductor device and its manufacture | |
| JPS58201358A (en) | Method of producing transistor having shallow emitter structure | |
| JPS59186367A (en) | Manufacture of semiconductor device | |
| JPH11233445A (en) | Manufacture of semiconductor device | |
| JP2010135533A (en) | Manufacturing method of embedded diffused silicon epitaxial wafer | |
| JPH11283991A (en) | Manufacture of semiconductor device | |
| JPH10189754A (en) | Manufacturing method of semiconductor device | |
| JP2000100931A (en) | Semiconductor device and manufacture thereof | |
| JP2003179066A (en) | Semiconductor device and its manufacturing method | |
| JP3537494B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JPS5969966A (en) | Semiconductor integrated circuit and manufacture thereof | |
| JP2743451B2 (en) | Method for manufacturing semiconductor device | |
| JPH03270020A (en) | Manufacture of semiconductor device | |
| KR890004424B1 (en) | Manufacturing method of semiconductor device | |
| JPH04324922A (en) | Semiconductor device and manufacture thereof | |
| JPH04196326A (en) | Manufacture of semiconductor device | |
| JPH05102173A (en) | Manufacture of semiconductor substrate | |
| JPH0227813B2 (en) | HANDOTAISOCHINOSEIZOHOHO | |
| JPH06188259A (en) | Manufacture of semiconductor device | |
| JPH04186724A (en) | Manufacture of semiconductor device | |
| JPS63234547A (en) | Manufacture of semiconductor element | |
| JPH05343416A (en) | Manufacture of semiconductor device | |
| JPS6122465B2 (en) | ||
| JPH01144679A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Effective date: 20040302 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |