JPH11231341A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH11231341A JPH11231341A JP2818898A JP2818898A JPH11231341A JP H11231341 A JPH11231341 A JP H11231341A JP 2818898 A JP2818898 A JP 2818898A JP 2818898 A JP2818898 A JP 2818898A JP H11231341 A JPH11231341 A JP H11231341A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- short
- circuit
- gate insulating
- portion near
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【０００１】[0001]
【発明の属する技術分野】本発明は、補助容量を有する
アクティブマトリックス液晶表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix liquid crystal display having an auxiliary capacitor.
【０００２】[0002]
【従来の技術】図９はアクティブマトリックス液晶表示
装置に用いられるＴＦＴアレイ基板上の１画素の構成を
示す平面説明図である。図９において１はゲートライン
であり、２はソースラインであり、３はドレイン電極で
あり、４はＩＴＯ(indium tinoxide）からなる画素電極
（以下、単に画素ＩＴＯという）であり、５は補助容量
電極（以下、Ｃｓ電極という）である。２６は、画素Ｉ
ＴＯ４とＣｓ電極５との重なり部分（斜線部）であり、
この重なり部分が補助容量を形成している。図１０は図
９中に示したＡ−Ａ線断面におけるＴＦＴアレイ基板の
断面説明図である。図１０において、４は画素ＩＴＯで
あり、７はガラス基板であり、８はゲート絶縁膜であ
り、９は絶縁膜である。ガラス基板７上にはＣｓ電極５
があり、ゲート絶縁膜８を介して画素ＩＴＯ４が形成さ
れている。最上層には絶縁膜９が形成されている。2. Description of the Related Art FIG. 9 is an explanatory plan view showing the structure of one pixel on a TFT array substrate used in an active matrix liquid crystal display device. In FIG. 9, 1 is a gate line, 2 is a source line, 3 is a drain electrode, 4 is a pixel electrode made of ITO (indium tin oxide) (hereinafter simply referred to as pixel ITO), and 5 is an auxiliary capacitor. Electrode (hereinafter referred to as Cs electrode). 26 is a pixel I
It is an overlapping portion (shaded portion) of TO4 and Cs electrode 5,
This overlapping portion forms an auxiliary capacitance. FIG. 10 is an explanatory cross-sectional view of the TFT array substrate taken along the line AA shown in FIG. 10, reference numeral 4 denotes a pixel ITO, 7 denotes a glass substrate, 8 denotes a gate insulating film, and 9 denotes an insulating film. Cs electrode 5 on glass substrate 7
The pixel ITO 4 is formed via the gate insulating film 8. An insulating film 9 is formed on the uppermost layer.
【０００３】ＴＦＴアレイ基板上には前述のゲートライ
ン１が複数本互いに平行に一定間隔を保って配設されて
いる。さらに、ＴＦＴアレイ基板上にはゲートラインか
ら所定の距離だけ隔ててゲートラインに平行にＣｓ電極
５が配設されている。つぎに、ゲートライン、Ｃｓ電極
およびこれらに覆われる部分以外のＴＦＴアレイ基板を
覆ってゲート絶縁膜（図１０参照）が成膜されている。
また、ソースラインが複数本互いに平行に一定間隔を保
って、かつゲート絶縁膜を介してゲートラインに交差す
るように配設されている。ゲートラインとソースライン
とによって区画される領域を画素という。ゲート絶縁膜
を介してＣｓ電極を覆って画素に画素ＩＴＯが配設され
ている。ゲートラインとソースラインとの交点にはスイ
ッチング素子（図示せず）が配設され、スイッチング素
子はソースラインと接続され、ドレイン電極を介して画
素ＩＴＯと接続される。画素ＩＴＯおよびスイッチング
素子は画素ごとに１個ずつアレイ状に配設されている。
さらに最上層に絶縁膜９が形成されてＴＦＴアレイ基板
が構成されている。On the TFT array substrate, a plurality of the aforementioned gate lines 1 are arranged in parallel with each other at a constant interval. Further, a Cs electrode 5 is disposed on the TFT array substrate at a predetermined distance from the gate line and in parallel with the gate line. Next, a gate insulating film (see FIG. 10) is formed so as to cover the gate line, the Cs electrode, and the TFT array substrate other than the portion covered by the gate line and the Cs electrode.
Also, a plurality of source lines are arranged parallel to each other at a constant interval and intersect with the gate lines via a gate insulating film. A region defined by the gate line and the source line is called a pixel. The pixel ITO is disposed on the pixel so as to cover the Cs electrode via the gate insulating film. A switching element (not shown) is provided at the intersection of the gate line and the source line, and the switching element is connected to the source line, and is connected to the pixel ITO via the drain electrode. One pixel ITO and one switching element are arranged in an array for each pixel.
Further, an insulating film 9 is formed on the uppermost layer to form a TFT array substrate.
【０００４】ＴＦＴアレイ基板に対向して配設される対
向基板（図示せず）上には対向電極、カラーフィルター
およびブラックマトリックスなどが配設されている。A counter electrode, a color filter, a black matrix, and the like are provided on a counter substrate (not shown) provided to face the TFT array substrate.
【０００５】さらに、ＴＦＴアレイ基板および対向基板
にはそれぞれ配向膜が形成され、両基板は一定間隔の隙
間を保って両基板の周辺部で接合され、両基板の隙間に
は液晶材料が注入されて液晶表示装置が構成されてい
る。[0005] Further, an alignment film is formed on each of the TFT array substrate and the opposing substrate, and the two substrates are joined to each other at a peripheral portion of the two substrates while maintaining a predetermined gap, and a liquid crystal material is injected into the gap between the two substrates. Thus, a liquid crystal display device is configured.
【０００６】さらに液晶表示装置には、スイッチング素
子を制御するための駆動回路や画面表示のための配向膜
やバックライトなどが配設されている。Further, the liquid crystal display device is provided with a drive circuit for controlling switching elements, an alignment film for screen display, a backlight, and the like.
【０００７】つぎに、ＴＦＴアレイ基板の製法を説明す
る。ガラス基板上にＣｒなどからなるゲートラインをス
パッタ法などによって形成する。こののち、ＳｉＮなど
からなるゲート絶縁膜を厚さ０．３μｍ程度にＣＶＤ法
などによって成膜する。ゲート絶縁膜上に、Ａｌなどか
らなるソースラインおよびドレイン電極をスパッタ法な
どによって形成する。さらに、画素ＩＴＯを厚さ０．１
μｍ程度にスパッタ法などによって形成するとともにド
レイン電極と接続する。こののち、最上層にＳｉＮなど
からなる絶縁膜を厚さ０．３μｍ程度にＣＶＤ法などに
よって成膜する。以上のようにしてＴＦＴアレイ基板を
完成する。Next, a method of manufacturing a TFT array substrate will be described. A gate line made of Cr or the like is formed on a glass substrate by a sputtering method or the like. Thereafter, a gate insulating film made of SiN or the like is formed to a thickness of about 0.3 μm by a CVD method or the like. A source line and a drain electrode made of Al or the like are formed on the gate insulating film by a sputtering method or the like. Further, the pixel ITO has a thickness of 0.1
It is formed to a thickness of about μm by a sputtering method and connected to the drain electrode. Thereafter, an insulating film made of SiN or the like is formed on the uppermost layer to a thickness of about 0.3 μm by a CVD method or the like. The TFT array substrate is completed as described above.
【０００８】このような液晶表示装置に用いられるＴＦ
Ｔアレイ基板の画素に生ずる短絡について説明する。[0008] TF used in such a liquid crystal display device
A short circuit occurring in a pixel of the T array substrate will be described.
【０００９】図９および図１０において、ゲート絶縁膜
８の重なり部分２６にピンホールなどの膜欠損が発生し
たばあいＣｓ電極５と画素ＩＴＯ４とが電気的短絡を起
こしその画素は点欠陥となってしまう。図１１は、従来
のアクティブマトリックス基板の画素構成においてＣｓ
電極５と画素ＩＴＯ４とのあいだのゲート絶縁膜中にピ
ンホールが生じたことを示す平面説明図であり、図１２
は、図１１に示したピンホールを含んだ画素構成を示す
断面説明図である。図１１および図１２において１１は
ピンホールであり、２１は画素ＩＴＯの凹部であり、そ
の他の符号は図９および図１０と共通である。In FIGS. 9 and 10, when a film defect such as a pinhole occurs in the overlapping portion 26 of the gate insulating film 8, an electrical short circuit occurs between the Cs electrode 5 and the pixel ITO4, and the pixel becomes a point defect. Would. FIG. 11 shows Cs in the pixel configuration of the conventional active matrix substrate.
FIG. 12 is an explanatory plan view showing that a pinhole has occurred in the gate insulating film between the electrode 5 and the pixel ITO4;
FIG. 12 is an explanatory sectional view showing a pixel configuration including the pinhole shown in FIG. 11. 11 and 12, reference numeral 11 denotes a pinhole, reference numeral 21 denotes a concave portion of the pixel ITO, and other reference numerals are common to those in FIGS.
【００１０】図１２に示したように、ゲート絶縁膜８を
分断するようにしてピンホール１１が生じていたところ
へ画素ＩＴＯ４を成膜したため、画素ＩＴＯ４において
もピンホール１１の形状に対応して画素ＩＴＯの凹部２
１が生じた形態が示されている。画素ＩＴＯ４がピンホ
ール１１中に入りこんでいるため画素ＩＴＯ４はＣｓ電
極５と短絡を生じている。As shown in FIG. 12, the pixel ITO4 is formed where the pinhole 11 is formed so as to divide the gate insulating film 8, so that the pixel ITO4 also corresponds to the shape of the pinhole 11. Concave part 2 of pixel ITO
The form in which 1 occurred is shown. Since the pixel ITO 4 enters the pinhole 11, the pixel ITO 4 is short-circuited with the Cs electrode 5.
【００１１】液晶表示装置において点欠陥は、その存在
がすぐに不良とは結びつかないものの、表示品質的には
存在しない方が望ましく、またその点欠陥の個数によっ
ては、液晶表示装置が不良品となってしまうこともあ
る。よって、このような点欠陥は修復できるものならば
修復するのが望ましい。このとき、重なり部分２６にお
けるゲート絶縁膜８の異常による点欠陥はＣｓ電極５と
画素ＩＴＯ４との短絡によるものであるから、この点欠
陥を修復するためには、何らかの方法で、Ｃｓ電極５と
画素ＩＴＯ４とを電気的に分離しなければならない。In a liquid crystal display device, although the existence of a point defect does not immediately lead to a defect, it is desirable that the point defect does not exist in terms of display quality. Sometimes it becomes. Therefore, it is desirable to repair such a point defect if it can be repaired. At this time, the point defect due to the abnormality of the gate insulating film 8 in the overlapping portion 26 is caused by the short circuit between the Cs electrode 5 and the pixel ITO4. The pixel ITO4 must be electrically separated.
【００１２】このための方法を示す従来例が、特開平２
−１０８０２８号公報に提案されている。図１３は、従
来のアクティブマトリックス基板の画素構成を示す平面
説明図である。図１３において、図９から図１２までに
示した要素と同一の要素には同一の符号を付したほか、
１０はすきまであり、２５はＣｓ電極であり、２７は画
素ＩＴＯ４とＣｓ電極２５との重なり部分（斜線部）で
ありＡは膜欠損の一例であるピンホールを示している。
図１３に示したＣｓ電極２５は、あらかじめ設計段階
で、Ｃｓ電極に凸部を多数付属させて凸部が重なり部分
となるようにしておき、いずれかの重なり部分でピンホ
ールが生じたばあいに凸部の根元の部分でカットして電
気的に分離しやすいような構成となっている。すなわ
ち、点Ａでゲート絶縁膜中にピンホールが発生したばあ
いは、図１３にＢで示した根元部をレーザで照射して溶
断してカット（以下、レーザカットという）し、Ｃｓ電
極２５および画素ＩＴＯ４の重なり部分２７とＣｓ電極
２５とを分離する。A conventional example showing a method for this is disclosed in
No. 08028. FIG. 13 is an explanatory plan view showing a pixel configuration of a conventional active matrix substrate. In FIG. 13, the same elements as those shown in FIGS. 9 to 12 are denoted by the same reference numerals,
Reference numeral 10 denotes a gap, reference numeral 25 denotes a Cs electrode, reference numeral 27 denotes an overlapping portion (shaded portion) between the pixel ITO 4 and the Cs electrode 25, and reference symbol A denotes a pinhole which is an example of a film defect.
In the design stage of the Cs electrode 25 shown in FIG. 13, a large number of projections are attached to the Cs electrode so that the projections are overlapped with each other. It is configured so that it is easy to electrically separate by cutting at the base of the convex portion. That is, when a pinhole is generated in the gate insulating film at the point A, the root portion shown by B in FIG. Further, the overlapping portion 27 of the pixel ITO4 is separated from the Cs electrode 25.
【００１３】[0013]
【発明が解決しようとする課題】補助容量を有する液晶
表示装置において補助容量の大きさを決定するひとつの
パラメータは、Ｃｓ電極と画素ＩＴＯとの重なり部の面
積である。ここで、ＴＦＴアレイ基板上においてＣｓ電
極５を配設するために要するスペースをできるだけ小さ
くしたうえで液晶表示装置の動作上必要な重なり部面積
を確保することが、開口率をできるだけ大きくしたいと
いう観点などの面で有利である。One parameter that determines the size of the auxiliary capacitance in the liquid crystal display device having the auxiliary capacitance is the area of the overlapping portion between the Cs electrode and the pixel ITO. Here, it is necessary to reduce the space required for disposing the Cs electrode 5 on the TFT array substrate as much as possible, and to secure the overlapping area necessary for the operation of the liquid crystal display device, in order to increase the aperture ratio as much as possible. It is advantageous in such aspects.
【００１４】しかし、Ｃｓ電極を図１３に示した凸部を
有する構成とすると、つぎのような不利な問題点があ
る。However, when the Cs electrode has the configuration shown in FIG. 13, there are the following disadvantages.
【００１５】Ｃｓ電極の部分的な切り離しを可能とす
るために、Ｃｓ電極と画素ＩＴＯとの重なり部分を複数
のセクション（凸部）にあらかじめ分けておく必要があ
る。このためには、ひとつのセクションと隣りのセクシ
ョンとのあいだにすきま１０を設ける必要があるが、こ
のすきま１０は補助容量の大きさには寄与しない。In order to enable partial separation of the Cs electrode, it is necessary to previously divide the overlapping portion between the Cs electrode and the pixel ITO into a plurality of sections (projections). For this purpose, it is necessary to provide a clearance 10 between one section and an adjacent section, but this clearance 10 does not contribute to the size of the auxiliary capacitance.
【００１６】短絡部の大きさが微小であっても、その
修復には最低限ひとつのセクション分の面積を犠牲にし
てしまう。Even if the size of the short-circuit portion is very small, at least one section is sacrificed for repairing the short-circuit portion.
【００１７】レーザカットのためのスペースを設けな
ければならない。このスペースも補助容量の大きさには
寄与しない。A space must be provided for laser cutting. This space also does not contribute to the size of the auxiliary capacitance.
【００１８】本発明は、前述の〜のような問題点を
解消するためになされたものであり、Ｃｓ電極のレイア
ウトは従来のままとし、前述の〜のような設計的不
利益を生ずることなく、Ｃｓ電極５と画素ＩＴＯ４間の
欠陥部の修復を可能とするＴＦＴアレイ基板およびその
製法ならびにそのＴＦＴアレイ基板を用いる液晶表示装
置を提供することを目的とする。The present invention has been made to solve the above-mentioned problems (1), (2), (3), (3), (3), (3), (3), (3), (3), (3), (2), (3) It is an object of the present invention to provide a TFT array substrate capable of repairing a defective portion between the Cs electrode 5 and the pixel ITO 4, a method of manufacturing the same, and a liquid crystal display device using the TFT array substrate.
【００１９】[0019]
【課題を解決するための手段】ゲート絶縁膜８中の短絡
発生箇所またはその近傍部分へのレーザ照射により、画
素ＩＴＯ４を選択的に除去し、短絡を選択的に解消す
る。なお、短絡を生ずる原因としては、ピンホールのば
あいを説明してきたが、ピンホールのほかには、微小な
異物残留による短絡なども含んでいるものとする。The pixel ITO4 is selectively removed by irradiating a short-circuiting point in the gate insulating film 8 or a portion in the vicinity thereof with a laser to selectively eliminate the short-circuit. Although the cause of the short circuit has been described in connection with the pinhole, it is also assumed that the pinhole includes a short circuit due to minute foreign matter remaining.
【００２０】本発明の液晶表示装置は、ＴＦＴアレイ基
板、該ＴＦＴアレイ基板に対向して配置される対向基
板、およびＴＦＴアレイ基板と対向基板とのあいだに介
装される液晶材料とからなり、前記ＴＦＴアレイ基板上
にゲートラインと該ゲートラインに平行な補助容量電極
とが設けられ、該ゲートライン、補助容量電極および前
記ＴＦＴアレイ基板を覆ってゲート絶縁膜が設けられ、
該ゲート絶縁膜を介して前記ゲートラインに交差するソ
ースラインが設けられ、前記ゲートラインと該ソースラ
インとの交差部にスイッチング素子が設けられ、前記ゲ
ート絶縁膜を介して少なくとも前記補助容量電極を覆っ
て画素電極が設けられ、該画素電極と前記スイッチング
素子とを接続するドレイン電極が設けられ、該画素電
極、該ドレイン電極、前記スイッチング素子および前記
ソースラインを覆って絶縁膜が設けられてなる液晶表示
装置であって、前記画素電極と補助容量電極との重なり
部分のゲート絶縁膜中に生じた短絡が選択的に解消され
てなるものである。The liquid crystal display device according to the present invention comprises a TFT array substrate, a counter substrate disposed to face the TFT array substrate, and a liquid crystal material interposed between the TFT array substrate and the counter substrate. A gate line and an auxiliary capacitance electrode parallel to the gate line are provided on the TFT array substrate, and a gate insulating film is provided to cover the gate line, the auxiliary capacitance electrode and the TFT array substrate,
A source line intersecting the gate line is provided through the gate insulating film, a switching element is provided at an intersection of the gate line and the source line, and at least the auxiliary capacitance electrode is provided through the gate insulating film. A pixel electrode provided to cover the pixel electrode; a drain electrode connecting the pixel electrode to the switching element; and an insulating film provided to cover the pixel electrode, the drain electrode, the switching element, and the source line. A liquid crystal display device wherein a short circuit generated in a gate insulating film at an overlapping portion between the pixel electrode and the auxiliary capacitance electrode is selectively eliminated.
【００２１】前記短絡が生じたゲート絶縁膜の短絡部分
に対応する画素電極の近傍部分および該短絡部分に対応
する絶縁膜の近傍部分が除去されることによって前記短
絡が選択的に解消されてなることが好ましい。The short-circuit is selectively eliminated by removing a portion near the pixel electrode corresponding to the short-circuit portion of the gate insulating film where the short-circuit has occurred and a portion near the insulating film corresponding to the short-circuit portion. Is preferred.
【００２２】前記短絡部分を含むゲート絶縁膜の近傍部
分および前記短絡部分に対応する補助容量電極の近傍部
分がさらに除去されることによって前記短絡が選択的に
解消されてなることが好ましい。It is preferable that the short-circuit is selectively eliminated by further removing a portion near the gate insulating film including the short-circuit portion and a portion near the auxiliary capacitance electrode corresponding to the short-circuit portion.
【００２３】また本発明の液晶表示装置に用いられる前
記ＴＦＴアレイ基板の製法は、（ａ）ガラス基板上に前
記ゲートラインおよび前記補助容量電極を形成し、
（ｂ）前記ゲート絶縁膜を形成し、（ｃ）該ゲート絶縁
膜上に前記ソースライン、前記スイッチング素子、前記
画素電極および前記ドレイン電極を形成し、（ｄ）前記
絶縁膜を形成し、かつ（ｅ）前記ゲート絶縁膜中に生じ
た短絡を選択的に解消する工程を含む製法である。Further, the method of manufacturing the TFT array substrate used in the liquid crystal display device of the present invention comprises the steps of: (a) forming the gate line and the auxiliary capacitance electrode on a glass substrate;
(B) forming the gate insulating film, (c) forming the source line, the switching element, the pixel electrode and the drain electrode on the gate insulating film, (d) forming the insulating film, and (E) a manufacturing method including a step of selectively eliminating a short circuit generated in the gate insulating film.
【００２４】前記短絡が生じたゲート絶縁膜の短絡部分
に対応する画素電極の近傍部分および該短絡部分に対応
する絶縁膜の近傍部分を除去することによって前記短絡
を選択的に解消することが好ましい。It is preferable that the short-circuit is selectively eliminated by removing a portion near the pixel electrode corresponding to the short-circuit portion of the gate insulating film where the short-circuit has occurred and a portion near the insulating film corresponding to the short-circuit portion. .
【００２５】前記絶縁膜の近傍部分表面にレーザ光を照
射して前記絶縁膜の近傍部分および前記画素電極の近傍
部分を昇華させて除去することが好ましい。It is preferable that the surface of the portion near the insulating film is irradiated with a laser beam to sublimate and remove the portion near the insulating film and the portion near the pixel electrode.
【００２６】前記レーザ光の波長が０．１μｍ〜１．０
６μｍであることが好ましい。The wavelength of the laser light is 0.1 μm to 1.0
It is preferably 6 μm.
【００２７】前記レーザ光の出力密度が前記絶縁膜の近
傍部分表面において１×１０2Ｊ／ｍ2〜１×１０4Ｊ／
ｍ2であることが好ましい。The output density of the laser light is 1 × 10 2 J / m 2 to 1 × 10 4 J / m on the surface near the insulating film.
m 2 is preferred.
【００２８】前記レーザ光がＹＡＧレーザおよびエキシ
マレーザのうちのいずれか１つによるものであることが
好ましい。It is preferable that the laser beam is generated by one of a YAG laser and an excimer laser.
【００２９】前記ゲート絶縁膜の近傍部分および前記補
助容量電極の近傍部分をさらに除去することによって前
記短絡を選択的に解消することが好ましい。It is preferable that the short circuit be selectively eliminated by further removing a portion near the gate insulating film and a portion near the auxiliary capacitance electrode.
【００３０】前記ゲート絶縁膜の近傍部分表面にレーザ
光を照射して前記ゲート絶縁膜の近傍部分および前記補
助容量電極の近傍部分を昇華させて除去することが好ま
しい。It is preferable that the surface of the portion near the gate insulating film is irradiated with a laser beam to sublimate and remove the portion near the gate insulating film and the portion near the auxiliary capacitance electrode.
【００３１】前記レーザ光の波長が０．１μｍ〜１．０
６μｍであることが好ましい。The wavelength of the laser light is 0.1 μm to 1.0
It is preferably 6 μm.
【００３２】前記レーザ光の出力密度が前記画素電極の
近傍部分表面において１×１０2Ｊ／ｍ2〜１×１０4Ｊ
／ｍ2であることが好ましい。The output density of the laser light is 1 × 10 2 J / m 2 to 1 × 10 4 J on the surface near the pixel electrode.
/ M 2 .
【００３３】前記レーザ光がＹＡＧレーザおよびエキシ
マレーザのうちのいずれか１つによるものであることが
好ましい。It is preferable that the laser beam is generated by one of a YAG laser and an excimer laser.
【００３４】また、本発明の他の液晶表示装置は、ＴＦ
Ｔアレイ基板、該ＴＦＴアレイ基板に対向して配置され
る対向基板、およびＴＦＴアレイ基板と対向基板とのあ
いだに介装される液晶材料とからなり、前記ＴＦＴアレ
イ基板上にゲートラインが設けられ、該ゲートラインお
よび前記ＴＦＴアレイ基板を覆ってゲート絶縁膜が設け
られ、該ゲート絶縁膜を介して前記ゲートラインに交差
するソースラインが設けられ、前記ゲートラインと該ソ
ースラインとの交差部にスイッチング素子が設けられ、
前記ゲート絶縁膜を介して少なくとも前記ゲートライン
の一部を覆って画素電極が設けられ、該画素電極と前記
スイッチング素子とを接続するドレイン電極が設けら
れ、該画素電極、該ドレイン電極、前記スイッチング素
子および前記ソースラインを覆って絶縁膜が設けられて
なる液晶表示装置であって、前記画素電極と前記ゲート
ラインの一部との重なり部分のゲート絶縁膜中に生じた
短絡が選択的に解消されてなるものである。Further, another liquid crystal display device of the present invention has a TF
A gate line is provided on the TFT array substrate, the substrate including a T array substrate, a counter substrate disposed to face the TFT array substrate, and a liquid crystal material interposed between the TFT array substrate and the counter substrate. A gate insulating film covering the gate line and the TFT array substrate; a source line intersecting the gate line via the gate insulating film; and a source line intersecting the gate line and the source line. A switching element is provided,
A pixel electrode is provided so as to cover at least a part of the gate line with the gate insulating film interposed therebetween, and a drain electrode for connecting the pixel electrode and the switching element is provided. The pixel electrode, the drain electrode, and the switching element A liquid crystal display device provided with an insulating film covering an element and the source line, wherein a short circuit generated in a gate insulating film in an overlapping portion between the pixel electrode and a part of the gate line is selectively eliminated. It has been done.
【００３５】前記短絡が生じたゲート絶縁膜の短絡部分
に対応する画素電極の近傍部分および該短絡部分に対応
する絶縁膜の近傍部分が除去されることによって前記短
絡が選択的に解消されてなることが好ましい。The short-circuit is selectively eliminated by removing a portion near the pixel electrode corresponding to the short-circuit portion of the gate insulating film where the short-circuit has occurred and a portion near the insulating film corresponding to the short-circuit portion. Is preferred.
【００３６】前記短絡部分を含むゲート絶縁膜の近傍部
分および前記短絡部分に対応する前記重なり部分の近傍
部分がさらに除去されることによって前記短絡が選択的
に解消されてなることが好ましい。Preferably, the short-circuit is selectively eliminated by further removing a portion near the gate insulating film including the short-circuit portion and a portion near the overlapping portion corresponding to the short-circuit portion.
【００３７】本発明の液晶表示装置に用いられる前記Ｔ
ＦＴアレイ基板の製法は、（ａ）ガラス基板上に前記ゲ
ートラインを形成し、（ｂ）前記ゲート絶縁膜を形成
し、（ｃ）該ゲート絶縁膜上に前記ソースライン、前記
スイッチング素子、前記画素電極および前記ドレイン電
極を形成し、（ｄ）前記絶縁膜を形成し、かつ（ｅ）前
記ゲート絶縁膜中に生じた短絡を選択的に解消する工程
を含む製法である。The above T used in the liquid crystal display device of the present invention.
The method of manufacturing the FT array substrate includes (a) forming the gate line on a glass substrate, (b) forming the gate insulating film, and (c) forming the source line, the switching element, and the Forming a pixel electrode and the drain electrode; (d) forming the insulating film; and (e) selectively eliminating a short circuit generated in the gate insulating film.
【００３８】前記短絡が生じたゲート絶縁膜の短絡部分
に対応する画素電極の近傍部分および該短絡部分に対応
する絶縁膜の近傍部分を除去することによって前記短絡
を選択的に解消することが好ましい。Preferably, the short-circuit is selectively eliminated by removing a portion near the pixel electrode corresponding to the short-circuit portion of the gate insulating film where the short-circuit has occurred and a portion near the insulating film corresponding to the short-circuit portion. .
【００３９】前記絶縁膜の近傍部分表面にレーザ光を照
射して前記絶縁膜の近傍部分および前記画素電極の近傍
部分を昇華させて除去することが好ましい。It is preferable that the surface of the portion near the insulating film is irradiated with laser light to remove the portion near the insulating film and the portion near the pixel electrode by sublimation.
【００４０】また、本発明のさらに他の液晶表示装置
は、ＴＦＴアレイ基板、該ＴＦＴアレイ基板に対向して
配置される対向基板、およびＴＦＴアレイ基板と対向基
板とのあいだに介装される液晶材料とからなり、前記Ｔ
ＦＴアレイ基板上にゲートラインと該ゲートラインに平
行な補助容量電極とが設けられ、該ゲートライン、補助
容量電極および前記ＴＦＴアレイ基板を覆ってゲート絶
縁膜が設けられ、該ゲート絶縁膜を介して前記ゲートラ
インに交差するソースラインが設けられ、前記ゲートラ
インと該ソースラインとの交差部にスイッチング素子が
設けられ、前記スイッチング素子の一部に接続してドレ
イン電極が設けられ、該ドレイン電極の一部を除いてド
レイン電極と前記スイッチング素子および前記ソースラ
インとを覆って絶縁膜が設けられ、該ドレイン電極の一
部に接続し、該絶縁膜を覆って画素電極が設けられてな
る液晶表示装置であって、前記画素電極と補助容量電極
との重なり部分のゲート絶縁膜中に生じた短絡が選択的
に解消されてなるものである。[0040] Still another liquid crystal display device of the present invention comprises a TFT array substrate, a counter substrate disposed to face the TFT array substrate, and a liquid crystal interposed between the TFT array substrate and the counter substrate. And T
A gate line and an auxiliary capacitance electrode parallel to the gate line are provided on the FT array substrate, and a gate insulating film is provided to cover the gate line, the auxiliary capacitance electrode, and the TFT array substrate. A source line intersecting the gate line is provided, a switching element is provided at an intersection of the gate line and the source line, and a drain electrode is provided so as to be connected to a part of the switching element. An insulating film is provided to cover the drain electrode, the switching element, and the source line except for a part of the liquid crystal, and a pixel electrode is provided to be connected to a part of the drain electrode and to cover the insulating film. In the display device, a short circuit generated in a gate insulating film in an overlapping portion between the pixel electrode and the auxiliary capacitance electrode is selectively eliminated. Than it is.
【００４１】前記短絡が生じたゲート絶縁膜の短絡部分
に対応する画素電極の近傍部分および該短絡部分に対応
する絶縁膜の近傍部分が除去されることによって前記短
絡が選択的に解消されてなることが好ましい。The short-circuit is selectively eliminated by removing a portion near the pixel electrode corresponding to the short-circuited portion of the gate insulating film and a portion near the insulating film corresponding to the short-circuited portion. Is preferred.
【００４２】前記短絡部分を含むゲート絶縁膜の近傍部
分および前記短絡部分に対応する補助容量電極の近傍部
分がさらに除去されることによって前記短絡が選択的に
解消されてなることが好ましい。It is preferable that the short-circuit is selectively eliminated by further removing a portion near the gate insulating film including the short-circuit portion and a portion near the auxiliary capacitance electrode corresponding to the short-circuit portion.
【００４３】本発明の液晶表示装置に用いられる前記Ｔ
ＦＴアレイ基板の製法は、（ａ）ガラス基板上に前記ゲ
ートラインおよび前記補助容量電極を形成し、（ｂ）前
記ゲート絶縁膜を形成し、（ｃ）該ゲート絶縁膜上に前
記ソースライン、前記スイッチング素子および前記ドレ
イン電極を形成し、（ｄ）前記絶縁膜を形成し、（ｅ）
画素電極を形成し、（ｆ）前記ゲート絶縁膜中に生じた
短絡を選択的に解消する工程を含む製法である。The T used in the liquid crystal display device of the present invention.
The method of manufacturing the FT array substrate includes: (a) forming the gate line and the auxiliary capacitance electrode on a glass substrate; (b) forming the gate insulating film; and (c) forming the source line on the gate insulating film. Forming the switching element and the drain electrode; (d) forming the insulating film;
(F) selectively removing a short circuit generated in the gate insulating film by forming a pixel electrode.
【００４４】前記短絡が生じたゲート絶縁膜の短絡部分
に対応する画素電極の近傍部分および該短絡部分に対応
する絶縁膜の近傍部分を除去することによって前記短絡
を選択的に解消することが好ましい。Preferably, the short-circuit is selectively eliminated by removing a portion near the pixel electrode corresponding to the short-circuit portion of the gate insulating film where the short-circuit has occurred and a portion near the insulating film corresponding to the short-circuit portion. .
【００４５】前記絶縁膜の近傍部分表面にレーザ光を照
射して前記絶縁膜の近傍部分および前記画素電極の近傍
部分を昇華させて除去することが好ましい。It is preferable that the surface of the portion near the insulating film be irradiated with a laser beam to sublimate and remove the portion near the insulating film and the portion near the pixel electrode.
【００４６】本発明にかかわるＴＦＴアレイ基板によれ
ば、そのＴＦＴアレイ基板を用いる液晶表示装置におい
て開口率低下などの設計的不利益を生じることなく、Ｃ
ｓ電極と画素ＩＴＯとのあいだの短絡の修復による表示
品質向上、歩留向上が可能となる。According to the TFT array substrate according to the present invention, the liquid crystal display device using the TFT array substrate does not suffer from a design disadvantage such as a decrease in aperture ratio, and can be used as a C / C array.
The display quality can be improved and the yield can be improved by repairing the short circuit between the s electrode and the pixel ITO.
【００４７】[0047]
【発明の実施の形態】以下、添付図面を参照しつつ、本
発明の実施の形態についてさらに詳細に説明する。Embodiments of the present invention will be described below in more detail with reference to the accompanying drawings.
【００４８】実施の形態１ 本実施の形態においては、ＴＦＴアレイ基板および液晶
表示装置の構成、ＴＦＴアレイ基板の製法は従来技術の
項において説明したものと同様である。Embodiment 1 In this embodiment, the structures of the TFT array substrate and the liquid crystal display device and the method of manufacturing the TFT array substrate are the same as those described in the section of the prior art.
【００４９】本実施の形態にかかわるＴＦＴアレイ基板
の絶縁膜中に生じた短絡として、たとえば図１１および
図１２に示したＣｓ電極と画素ＩＴＯとのあいだのゲー
ト絶縁膜に生じた短絡を修復する方法を説明する。図１
２において１１はピンホールでありゲート絶縁膜不良箇
所である。ピンホール１１で、Ｃｓ電極５と画素ＩＴＯ
４が直接接触しており、短絡欠陥が発生している。図１
は本発明の方法を適用して短絡を解消したＴＦＴアレイ
基板の画素構成を示す断面説明図であり、図２は、短絡
を解消したＴＦＴアレイ基板の画素構成を示す平面説明
図である。図１および図２において、６はＣｓ電極と画
素ＩＴＯの重なり部分（斜線部）であり、Ｒはレーザ照
射を示しており、その他の符号は図９〜図１３と共通で
ある。図１２に示したばあいと同様に、ピンホール１１
は画素ＩＴＯ４と同じ材料からなる部分である。ここ
で、絶縁膜の短絡部分の近傍部分にレーザを照射すると
図１のように画素ＩＴＯ４が上層の絶縁膜９とともに昇
華して除去される。ゲート絶縁膜中に生じたピンホール
１１などによる短絡が生じた短絡部分に対応する画素Ｉ
ＴＯの近傍部分（以下、単に画素ＩＴＯの近傍部分とい
う）とは、ゲート絶縁膜中の短絡部分および短絡部分の
周囲約３μｍ〜５μｍ角程度の領域（ただし、欠陥の大
きさによってはそれ以上のばあいもある）を含むゲート
絶縁膜の部分に対応する画素ＩＴＯの部分をいう。ま
た、ゲート絶縁膜中の短絡部分に対応する絶縁膜の近傍
部分（以下、単に絶縁膜の近傍部分という）とは、前述
した画素ＩＴＯの近傍部分と同じ面積でこの画素ＩＴＯ
の近傍部分の上層に位置する絶縁膜の部分をいう。以上
のような近傍部分を図２においてピンホール１１を囲む
矩形の領域２１として示した。この画素ＩＴＯの近傍部
分および絶縁膜の近傍部分のみを除去し、画素ＩＴＯの
他の部分および絶縁膜の他の部分には何らの処理をしな
いことを、画素ＩＴＯの近傍部分および絶縁膜の近傍部
分を選択的に除去するという。また、画素ＩＴＯの近傍
部分および絶縁膜の近傍部分を選択的に除去することに
よって短絡を解消することを選択的に短絡を解消すると
いう。As a short circuit generated in the insulating film of the TFT array substrate according to the present embodiment, for example, a short circuit generated in the gate insulating film between the Cs electrode and the pixel ITO shown in FIGS. 11 and 12 is repaired. The method will be described. FIG.
In FIG. 2, reference numeral 11 denotes a pinhole, which is a defective portion of the gate insulating film. The pinhole 11, the Cs electrode 5 and the pixel ITO
4 are in direct contact, and a short-circuit defect has occurred. FIG.
FIG. 2 is a sectional explanatory view showing a pixel configuration of a TFT array substrate in which a short circuit has been eliminated by applying the method of the present invention, and FIG. 2 is a plan explanatory view showing a pixel configuration of a TFT array substrate in which a short circuit has been eliminated. 1 and 2, reference numeral 6 denotes an overlapping portion (hatched portion) of the Cs electrode and the pixel ITO, R indicates laser irradiation, and other reference numerals are common to FIGS. 9 to 13. As in the case shown in FIG.
Is a portion made of the same material as the pixel ITO4. Here, when a portion of the insulating film near the short-circuit portion is irradiated with laser, the pixel ITO 4 is sublimated and removed together with the upper insulating film 9 as shown in FIG. Pixel I corresponding to a short-circuited portion where a short-circuit has occurred due to pinhole 11 or the like generated in the gate insulating film
A portion near the TO (hereinafter, simply referred to as a portion near the pixel ITO) is a short-circuit portion in the gate insulating film and a region of about 3 μm to 5 μm around the short-circuit portion (however, depending on the size of the defect, (There is a case in some cases). Further, a portion in the vicinity of the insulating film corresponding to the short-circuit portion in the gate insulating film (hereinafter, simply referred to as a portion in the vicinity of the insulating film) has the same area as the above-described portion in the vicinity of the pixel ITO.
Means the portion of the insulating film located in the upper layer in the vicinity of. In FIG. 2, the above-described vicinity is shown as a rectangular region 21 surrounding the pinhole 11. It is determined that only the portion near the pixel ITO and the portion near the insulating film are removed, and no processing is performed on the other portion of the pixel ITO and the other portion of the insulating film. That part is selectively removed. Eliminating the short circuit by selectively removing the vicinity of the pixel ITO and the vicinity of the insulating film is referred to as selectively eliminating the short.
【００５０】前述したように短絡を選択的に解消してＴ
ＦＴアレイ基板の画素を修復するために、絶縁膜の近傍
部分表面にレーザ光を照射する。As described above, the short circuit is selectively eliminated to reduce T
In order to repair the pixels on the FT array substrate, a laser beam is applied to the surface of the portion near the insulating film.
【００５１】修復に用いるレーザとしては、エキシマレ
ーザやＹＡＧレーザが使用できる。とくにＹＡＧレーザ
は、液晶表示装置のレーザ修復工程で一般的に用いられ
ているものであり、このレーザが使用可能であることは
新たな装置導入などが不要ということであり、その意義
は大きい。波長１．０６μｍのＹＡＧレーザを用いたば
あいの照射エネルギー典型値は１ショットあたり１×１
０4Ｊ／ｍ2程度である。このエネルギーで数発のショッ
トを照射することで画素ＩＴＯ４を除去することができ
る。ただし、画素ＩＴＯ４とゲート絶縁膜８との界面の
密着性などにある程度のばらつきがあるため、最適エネ
ルギーにも、ある程度の幅がある。As a laser used for repair, an excimer laser or a YAG laser can be used. In particular, a YAG laser is generally used in a laser repair process of a liquid crystal display device, and the fact that this laser can be used means that there is no need to introduce a new device, which is very significant. When using a YAG laser having a wavelength of 1.06 μm, a typical irradiation energy is 1 × 1 per shot.
0 is 4 J / m 2 approximately. By irradiating several shots with this energy, the pixel ITO4 can be removed. However, since there is a certain degree of variation in the adhesion at the interface between the pixel ITO 4 and the gate insulating film 8 and the like, the optimum energy also has a certain range.
【００５２】したがって、本実施の形態においては、レ
ーザ光の波長の範囲は０．１μｍ以上１．０６μｍ以下
とする。これは、現在液晶表示装置の修復に容易に利用
可能なレーザ光の波長がこの範囲にあるからである。さ
らに好ましくはレーザ光の波長は１．０６μｍとする。
これは、この波長のときに、ゲート絶縁膜とＩＴＯとの
界面でＩＴＯがうまくはがれるためである。このときの
機構はエキシマレーザを用いたときの光化学的は反応で
はなく、熱的なプロセスによるものと考えられている。Therefore, in the present embodiment, the range of the wavelength of the laser beam is set to 0.1 μm or more and 1.06 μm or less. This is because the wavelength of the laser beam which can be easily used for repairing the liquid crystal display device is in this range. More preferably, the wavelength of the laser beam is 1.06 μm.
This is because at this wavelength, the ITO can be removed at the interface between the gate insulating film and the ITO. It is considered that the mechanism at this time is not a photochemical reaction when an excimer laser is used, but a thermal process.
【００５３】また、レーザ光の照射エネルギーの出力密
度は、照射される絶縁膜の近傍部分表面において１×１
０2Ｊ／ｍ2以上１×１０4Ｊ／ｍ2以下とする。１×１０
2Ｊ／ｍ2以上とするのはこれ以下のエネルギーでは何ら
加工が行なわれないためであり、１×１０4Ｊ／ｍ2以下
とするのはゲート絶縁膜に傷をつけないでＩＴＯ除去す
るためである。さらに好ましくはレーザ光の照射エネル
ギーの出力密度は、照射される絶縁膜の近傍部分表面に
おいて１×１０3Ｊ／ｍ2程度とする。ただし、実際には
基板に加工が行なわれない程度のエネルギーでレーザ照
射を行ない、それで加工されなければ１０％程度ずつエ
ネルギーを上げ、さらに照射するという手順を繰り返
す。この手順により、いつかはゲート絶縁膜とＩＴＯと
の界面でＩＴＯが除去される適切なエネルギーが現われ
る。よって前述したエネルギーの出力密度はあくまで目
安である。The output density of the irradiation energy of the laser beam is 1 × 1 on the surface near the insulating film to be irradiated.
It is set to be from 0 2 J / m 2 to 1 × 10 4 J / m 2 . 1 × 10
The reason for setting it to 2 J / m 2 or more is that no processing is performed at an energy of less than this, and the setting of 1 × 10 4 J / m 2 or less removes ITO without damaging the gate insulating film. That's why. More preferably, the output density of the irradiation energy of the laser light is about 1 × 10 3 J / m 2 on the surface of the portion near the insulating film to be irradiated. However, laser irradiation is performed with an energy that does not actually process the substrate, and if not processed, the procedure of increasing the energy by about 10% and further irradiating is repeated. By this procedure, an appropriate energy for removing the ITO appears at the interface between the gate insulating film and the ITO someday. Therefore, the above-mentioned energy output density is only a guide.
【００５４】この修復方法によると、Ｃｓ電極５、画素
ＩＴＯ４の形状には何の制約も発生せず、従来のままの
形状が適用できる。また、Ｃｓ電極の部分的な切り離し
を要しないので矩形の領域２１の面積分の補助容量が減
少するだけですむ。さらに、この減少分は、ほとんどそ
の画素の表示性能に影響しないレベルである。よって、
設計上の不利益は生じない。According to this repairing method, there is no restriction on the shapes of the Cs electrode 5 and the pixel ITO 4, and the conventional shape can be applied. In addition, since it is not necessary to partially separate the Cs electrode, the auxiliary capacitance only needs to be reduced by the area of the rectangular region 21. Further, this reduction is a level that hardly affects the display performance of the pixel. Therefore,
There is no design penalty.
【００５５】本実施の形態において説明した短絡の修復
方法を適用して形成したＴＦＴアレイ基板においては、
Ｃｓ電極の部分的な切り離しを必要とすることなく、レ
ーザカットのためのスペースを設けることなく、したが
って開口率を犠牲にすることは全くないのでこのＴＦＴ
アレイ基板を用いた液晶表示装置においては高開口率で
点欠陥数の少ない高性能、かつ高品質の液晶表示装置を
高歩留で生産できる。In the TFT array substrate formed by applying the short-circuit repair method described in the present embodiment,
This TFT does not require partial separation of the Cs electrode, does not provide space for laser cutting, and therefore does not sacrifice the aperture ratio at all.
In a liquid crystal display device using an array substrate, a high-performance, high-quality liquid crystal display device having a high aperture ratio and a small number of point defects can be produced at a high yield.
【００５６】実施の形態２ 図３は、図１１に示したピンホールよりも大きなゲート
絶縁膜の欠損１２が発生したばあいのＴＦＴアレイ基板
の画素構成の例を示す平面説明図である。Embodiment 2 FIG. 3 is an explanatory plan view showing an example of a pixel configuration of a TFT array substrate when a defect 12 in a gate insulating film larger than the pinhole shown in FIG. 11 occurs.
【００５７】図４、図５および図６はこのばあいの欠損
による短絡をレーザ照射して修復した例を示す断面説明
図である。図４から図６までにおいて、１３はＣｓ電極
のエッジ部であり、１４はレーザ照射による除去後のエ
ッジであり、その他の符号は図１〜図３などと共通であ
る。実施の形態１のばあいと同様にして、前記欠損によ
る短絡および該短絡の周辺部分としてＣｓ上の膜欠損部
を囲み、それより１〜２μｍ程度大きい領域をゲート絶
縁膜の近傍部分（以下、単にゲート絶縁膜の近傍部分と
いう）という。また、前記欠損による短絡に対応するＣ
ｓ電極の近傍部分（以下、単にＣｓ電極の対応部分とい
う）とは、前記ゲート絶縁膜の近傍部分と同じ面積でゲ
ート絶縁膜の近傍部分の下層に位置するＣｓ電極の部分
をいう。本実施の形態のばあいも欠陥部に対応する画素
ＩＴＯの近傍部分の除去により欠陥を修復するのである
が、Ｃｓ電極のエッジ部１３の画素ＩＴＯは完全に除去
することが困難である。よって、このばあいは、図５の
ようにＣｓ電極５の近傍部分ごとレーザ照射による除去
を行なう。ただしこのばあいは、レーザ照射による除去
後のエッジ１４で、下層のＣｓ電極５と上層の画素ＩＴ
Ｏ４とが電気的に縦に短絡する可能性がある。よって、
さらに図６のようにＣｓ電極の近傍部分を除去したその
周辺として、除去したＣｓ電極近傍を囲み、それより３
〜５μｍ程度大きい領域（ＩＴＯの近傍部分という）で
も画素ＩＴＯ４を除去する。FIGS. 4, 5, and 6 are cross-sectional explanatory views showing examples in which a short circuit due to a defect in this case is repaired by laser irradiation. 4 to 6, reference numeral 13 denotes an edge portion of the Cs electrode, reference numeral 14 denotes an edge after removal by laser irradiation, and other reference numerals are common to those in FIGS. In the same manner as in the first embodiment, a short-circuit due to the defect and a film defect portion on Cs as a peripheral portion of the short-circuit are surrounded by a region about 1 to 2 μm larger than the region near the gate insulating film. (Referred to simply as a portion near the gate insulating film). In addition, C corresponding to the short circuit due to the defect
The portion in the vicinity of the s electrode (hereinafter, simply referred to as the portion corresponding to the Cs electrode) refers to a portion of the Cs electrode which has the same area as the portion in the vicinity of the gate insulating film and is located below the portion in the vicinity of the gate insulating film. In this embodiment as well, the defect is repaired by removing the portion near the pixel ITO corresponding to the defective portion, but it is difficult to completely remove the pixel ITO at the edge portion 13 of the Cs electrode. Therefore, in this case, the entire portion near the Cs electrode 5 is removed by laser irradiation as shown in FIG. In this case, however, the lower layer Cs electrode 5 and the upper layer pixel IT
O4 may be electrically short-circuited vertically. Therefore,
Further, as shown in FIG. 6, the vicinity of the removed Cs electrode is surrounded by removing the vicinity of the Cs electrode.
The pixel ITO4 is removed even in an area larger by about 5 μm (referred to as a portion near ITO).
【００５８】本実施の形態においては、レーザ光の波長
の範囲は０．１μｍ以上１．０６μｍ以下とする。これ
は、現在液晶表示装置の修復に容易に利用可能なレーザ
光の波長がこの範囲にあるからである。さらに好ましく
はレーザ光の波長は１．０６μｍとする。これは、この
波長のときに、ゲート絶縁膜とＩＴＯとの界面でＩＴＯ
がうまくはがれるためである。このときの機構はエキシ
マレーザを用いたときの光化学的は反応ではなく、熱的
なプロセスによるものと考えられている。In the present embodiment, the range of the wavelength of the laser beam is set to 0.1 μm or more and 1.06 μm or less. This is because the wavelength of the laser beam which can be easily used for repairing the liquid crystal display device is in this range. More preferably, the wavelength of the laser beam is 1.06 μm. This is because at this wavelength, the ITO at the interface between the gate insulating film and the ITO
Is to be able to peel off well. It is considered that the mechanism at this time is not a photochemical reaction when an excimer laser is used, but a thermal process.
【００５９】また、レーザ光の照射エネルギーの出力密
度は、照射される絶縁膜の近傍部分表面において１×１
０2Ｊ／ｍ2以上１×１０5Ｊ／ｍ2以下とする。１×１０
2Ｊ／ｍ2以上とするのはこれ以下のエネルギーでは何ら
加工が行なわれないためであり、１×１０5Ｊ／ｍ2以下
とするのはレーザ照射した周辺に望ましくないダメージ
が与えられないようにするためである。さらに好ましく
はレーザ光の照射エネルギーの出力密度は、照射される
絶縁膜の近傍部分表面において１×１０4Ｊ／ｍ2程度と
する。これは、Ｃｒなどのパターンをカットするために
適度のエネルギーである。The output density of the irradiation energy of the laser beam is 1 × 1 on the surface in the vicinity of the insulating film to be irradiated.
It is set to 0 2 J / m 2 or more and 1 × 10 5 J / m 2 or less. 1 × 10
The reason why it is 2 J / m 2 or more is that no processing is performed at an energy of less than 1 J / m 2 , and if it is 1 × 10 5 J / m 2 or less, undesired damage is not given to a laser-irradiated periphery. That's why. More preferably, the output density of the irradiation energy of the laser light is about 1 × 10 4 J / m 2 on the surface of the portion near the insulating film to be irradiated. This is an appropriate energy for cutting a pattern such as Cr.
【００６０】ＩＴＯの近傍部分におけるレーザ光の照射
エネルギーは前述した値と同様である（ＩＴＯ除去時の
エネルギーは、通常のパターンカットのエネルギーの約
１／１０程度である）。The irradiation energy of the laser beam in the vicinity of the ITO is the same as the aforementioned value (the energy at the time of removing the ITO is about 1/10 of the energy of the normal pattern cutting).
【００６１】また、本実施の形態にかかわるＴＦＴアレ
イ基板および液晶表示装置においても実施の形態１と同
様の効果をうる。The same effects as in the first embodiment can be obtained in the TFT array substrate and the liquid crystal display device according to the present embodiment.
【００６２】また、本実施の形態により、縦短絡の可能
性がなくなり、リペア完了となる。Further, according to the present embodiment, the possibility of a vertical short circuit is eliminated, and the repair is completed.
【００６３】実施の形態３ 本発明の、短絡を選択的に解消する方法は、実施の形態
１および２で説明したＴＦＴアレイ基板とは異なる構造
のＴＦＴアレイ基板に対しても応用できる。Embodiment 3 The method for selectively eliminating a short circuit according to the present invention can be applied to a TFT array substrate having a structure different from the TFT array substrate described in Embodiments 1 and 2.
【００６４】たとえば、図７は、補助容量電極を設ける
ことなくゲートラインの一部を覆って画素ＩＴＯを形成
しており、画素ＩＴＯの一部とゲートラインの一部との
重なり部とによって補助容量を形成するようにしたＴＦ
Ｔアレイ基板の平面説明図である。補助容量電極を設け
ないこと以外は実施の形態１または２と同様である。For example, FIG. 7 shows that a pixel ITO is formed so as to cover a part of a gate line without providing an auxiliary capacitance electrode, and an auxiliary part is formed by an overlapping part of the pixel ITO and a part of the gate line. TF to form capacity
It is a plane explanatory view of a T array substrate. This is the same as Embodiment 1 or 2 except that no auxiliary capacitance electrode is provided.
【００６５】図７において、７１は画素ＩＴＯの一部と
ゲートラインとの重なり部であり、他の符号は図１〜図
６と共通である。このような構造のＴＦＴアレイ基板に
おいても絶縁膜中に生じた膜欠損を実施の形態１または
２と同様に修復することができる。In FIG. 7, reference numeral 71 denotes an overlapping portion between a part of the pixel ITO and the gate line, and other reference numerals are the same as those in FIGS. In the TFT array substrate having such a structure, a film defect generated in the insulating film can be repaired similarly to the first or second embodiment.
【００６６】実施の形態４ 本発明の、短絡を選択的に解消する方法は、実施の形態
１、２および３で説明したＴＦＴアレイ基板とはさらに
異なる構造のＴＦＴアレイ基板に対しても応用できる。Fourth Embodiment The method for selectively eliminating a short circuit according to the present invention can be applied to a TFT array substrate having a structure further different from the TFT array substrates described in the first, second and third embodiments. .
【００６７】たとえば、図８はＴＦＴアレイ基板の断面
構造を比較して示した説明図である。図８において、３
１はスイッチング素子の半導体層であり、その他の符号
は図１〜７と共通である。図８の（ａ）は実施の形態
１、２および３で説明した構造を示しているのに対し、
図８の（ｂ）は、画素ＩＴＯを絶縁膜９の上方に設けた
構造を示している。画素ＩＴＯを絶縁膜９の上方に設け
たこと以外は実施の形態１、２または３と同様である。For example, FIG. 8 is an explanatory diagram showing a cross-sectional structure of a TFT array substrate in comparison. In FIG. 8, 3
Reference numeral 1 denotes a semiconductor layer of the switching element, and other reference numerals are common to FIGS. FIG. 8A shows the structure described in the first, second, and third embodiments.
FIG. 8B shows a structure in which the pixel ITO is provided above the insulating film 9. Embodiment 4 is the same as Embodiment 1, 2 or 3 except that the pixel ITO is provided above the insulating film 9.
【００６８】このような構造のＴＦＴアレイ基板におい
ても絶縁膜中に生じた膜欠損を実施の形態１、２または
３と同様に修復することができる。In the TFT array substrate having such a structure, film defects generated in the insulating film can be repaired in the same manner as in the first, second or third embodiment.
【００６９】[0069]
【発明の効果】本発明によると、高開口率で点欠陥数の
少ない液晶表示装置を高歩留で生産することができる。
つまり高性能、高品質の液晶表示装置を高歩留で生産す
ることができる。According to the present invention, a liquid crystal display device having a high aperture ratio and a small number of point defects can be produced at a high yield.
That is, a high-performance, high-quality liquid crystal display device can be produced at a high yield.
【図１】本発明の一実施の形態にかかわる短絡部分にレ
ーザ照射した画素構成を示す断面説明図である。FIG. 1 is an explanatory cross-sectional view showing a pixel configuration in which a short-circuit portion according to one embodiment of the present invention is irradiated with a laser.
【図２】本発明の一実施の形態にかかわる短絡部分にレ
ーザ照射した画素構成を示す平面説明図である。FIG. 2 is an explanatory plan view showing a pixel configuration in which a short-circuit portion according to one embodiment of the present invention is irradiated with laser.
【図３】本発明の他の実施の形態にかかわる短絡部分の
画素構成を示す平面説明図である。FIG. 3 is an explanatory plan view showing a pixel configuration of a short-circuit portion according to another embodiment of the present invention.
【図４】本発明の他の実施の形態にかかわる短絡部分の
画素構成を示す断面説明図である。FIG. 4 is an explanatory cross-sectional view showing a pixel configuration of a short-circuit portion according to another embodiment of the present invention.
【図５】本発明の他の実施の形態にかかわる短絡部分に
レーザ照射した画素構成を示す断面説明図である。FIG. 5 is an explanatory cross-sectional view showing a pixel configuration in which a short-circuit portion according to another embodiment of the present invention is irradiated with a laser.
【図６】本発明の他の実施の形態にかかわる短絡部分に
レーザ照射した画素構成を示す断面説明図である。FIG. 6 is an explanatory cross-sectional view showing a pixel configuration in which a short-circuit portion is irradiated with a laser according to another embodiment of the present invention.
【図７】本発明の他の実施の形態にかかわるＴＦＴアレ
イ基板を示す平面説明図である。FIG. 7 is an explanatory plan view showing a TFT array substrate according to another embodiment of the present invention.
【図８】本発明の他の実施の形態にかかわるＴＦＴアレ
イ基板を示す断面説明図である。FIG. 8 is an explanatory sectional view showing a TFT array substrate according to another embodiment of the present invention.
【図９】従来のＴＦＴアレイ基板の画素構成を示す平面
説明図である。FIG. 9 is an explanatory plan view showing a pixel configuration of a conventional TFT array substrate.
【図１０】従来のＴＦＴアレイ基板の画素構成を示す断
面説明図である。FIG. 10 is an explanatory sectional view showing a pixel configuration of a conventional TFT array substrate.
【図１１】従来のＴＦＴアレイ基板の短絡部分を示す平
面説明図である。FIG. 11 is an explanatory plan view showing a short-circuited portion of a conventional TFT array substrate.
【図１２】従来のＴＦＴアレイ基板の短絡部分を示す断
面説明図である。FIG. 12 is an explanatory sectional view showing a short-circuited portion of a conventional TFT array substrate.
【図１３】従来技術による短絡部分の修復方法を示す平
面説明図である。FIG. 13 is an explanatory plan view showing a method of repairing a short-circuit portion according to a conventional technique.
１ ゲートライン ２ ソースライン ３ ドレイン電極 ４ 画素ＩＴＯ ５、２５ Ｃｓ電極 ６、２６、２７ 重なり部 ７ ガラス基板 ８ ゲート絶縁膜 ９ 絶縁膜 １１ ピンホール １２ 欠損 DESCRIPTION OF SYMBOLS 1 Gate line 2 Source line 3 Drain electrode 4 Pixel ITO 5, 25 Cs electrode 6, 26, 27 Overlapping part 7 Glass substrate 8 Gate insulating film 9 Insulating film 11 Pinhole 12 Defect
Claims (26)
に対向して配置される対向基板、およびＴＦＴアレイ基
板と対向基板とのあいだに介装される液晶材料とからな
り、前記ＴＦＴアレイ基板上にゲートラインと該ゲート
ラインに平行な補助容量電極とが設けられ、該ゲートラ
イン、補助容量電極および前記ＴＦＴアレイ基板を覆っ
てゲート絶縁膜が設けられ、該ゲート絶縁膜を介して前
記ゲートラインに交差するソースラインが設けられ、前
記ゲートラインと該ソースラインとの交差部にスイッチ
ング素子が設けられ、前記ゲート絶縁膜を介して少なく
とも前記補助容量電極を覆って画素電極が設けられ、該
画素電極と前記スイッチング素子とを接続するドレイン
電極が設けられ、該画素電極、該ドレイン電極、前記ス
イッチング素子および前記ソースラインを覆って絶縁膜
が設けられてなる液晶表示装置であって、前記画素電極
と補助容量電極との重なり部分のゲート絶縁膜中に生じ
た短絡が選択的に解消されてなる液晶表示装置。1. A TFT array substrate comprising: a TFT array substrate; a counter substrate disposed to face the TFT array substrate; and a liquid crystal material interposed between the TFT array substrate and the counter substrate. A gate line and a storage capacitor electrode parallel to the gate line are provided, and a gate insulating film is provided to cover the gate line, the storage capacitor electrode and the TFT array substrate, and the gate line is provided to the gate line via the gate insulating film. An intersecting source line is provided, a switching element is provided at an intersection of the gate line and the source line, and a pixel electrode is provided so as to cover at least the auxiliary capacitance electrode via the gate insulating film. A drain electrode connecting the pixel electrode, the drain electrode, the switching element, A liquid crystal display device provided with an insulating film covering the source line, wherein a short circuit generated in a gate insulating film in an overlapping portion between the pixel electrode and the auxiliary capacitance electrode is selectively eliminated. Display device.
分に対応する画素電極の近傍部分および該短絡部分に対
応する絶縁膜の近傍部分が除去されることによって前記
短絡が選択的に解消されてなる請求項１記載の液晶表示
装置。2. The short-circuit is selectively eliminated by removing a portion near the pixel electrode corresponding to the short-circuit portion of the gate insulating film where the short-circuit has occurred and a portion near the insulating film corresponding to the short-circuit portion. The liquid crystal display device according to claim 1, wherein:
部分および前記短絡部分に対応する補助容量電極の近傍
部分がさらに除去されることによって前記短絡が選択的
に解消されてなる請求項２記載の液晶表示装置。3. The short-circuit is selectively eliminated by further removing a portion near the gate insulating film including the short-circuit portion and a portion near the auxiliary capacitance electrode corresponding to the short-circuit portion. Liquid crystal display device.
用いられる前記ＴＦＴアレイ基板の製法であって、
（ａ）ガラス基板上に前記ゲートラインおよび前記補助
容量電極を形成し、（ｂ）前記ゲート絶縁膜を形成し、
（ｃ）該ゲート絶縁膜上に前記ソースライン、前記スイ
ッチング素子、前記画素電極および前記ドレイン電極を
形成し、（ｄ）前記絶縁膜を形成し、かつ（ｅ）前記ゲ
ート絶縁膜中に生じた短絡を選択的に解消する工程を含
む製法。4. A method of manufacturing the TFT array substrate used in the liquid crystal display device according to claim 2, wherein
(A) forming the gate line and the auxiliary capacitance electrode on a glass substrate; (b) forming the gate insulating film;
(C) forming the source line, the switching element, the pixel electrode, and the drain electrode on the gate insulating film; (d) forming the insulating film; and (e) forming in the gate insulating film. A manufacturing method including a step of selectively eliminating a short circuit.
分に対応する画素電極の近傍部分および該短絡部分に対
応する絶縁膜の近傍部分を除去することによって前記短
絡を選択的に解消する請求項４記載の製法。5. The method according to claim 1, wherein the short-circuit is selectively eliminated by removing a portion near the pixel electrode corresponding to the short-circuit portion of the gate insulating film and a portion near the insulating film corresponding to the short-circuit portion. Item 4. The production method according to Item 4.
照射して前記絶縁膜の近傍部分および前記画素電極の近
傍部分を昇華させて除去する請求項５記載の製法。6. The method according to claim 5, wherein a laser beam is applied to a surface of a portion near the insulating film to sublimate and remove a portion near the insulating film and a portion near the pixel electrode.
０６μｍである請求項６記載の製法。7. A laser beam having a wavelength of 0.1 μm to 1 μm.
The method according to claim 6, wherein the thickness is 06 µm.
近傍部分表面において１×１０2Ｊ／ｍ2〜１×１０4Ｊ
／ｍ2である請求項６記載の製法。8. The output density of the laser beam is 1 × 10 2 J / m 2 to 1 × 10 4 J on the surface near the insulating film.
/ M 2 a method according to claim 6, wherein.
シマレーザのうちのいずれか１つによるものである請求
項６記載の製法。9. The method according to claim 6, wherein the laser light is generated by one of a YAG laser and an excimer laser.
記補助容量電極の近傍部分をさらに除去することによっ
て前記短絡を選択的に解消する請求項５記載の製法。10. The method according to claim 5, wherein the short-circuit is selectively eliminated by further removing a portion near the gate insulating film and a portion near the auxiliary capacitance electrode.
ーザ光を照射して前記ゲート絶縁膜の近傍部分および前
記補助容量電極の近傍部分を昇華させて除去する請求項
１０記載の製法。11. The method according to claim 10, wherein a laser beam is applied to a surface of a portion near the gate insulating film to sublimate and remove a portion near the gate insulating film and a portion near the auxiliary capacitance electrode.
１．０６μｍである請求項１１記載の製法。12. The laser beam has a wavelength of 0.1 μm or more.
The method according to claim 11, wherein the thickness is 1.06 µm.
極の近傍部分表面において１×１０2Ｊ／ｍ2〜１×１０
4Ｊ／ｍ2である請求項１１記載の製法。13. The output density of the laser light is 1 × 10 2 J / m 2 to 1 × 10 2 on the surface in the vicinity of the pixel electrode.
4 J / m 2 a method according to claim 11, wherein.
キシマレーザのうちのいずれか１つによるものである請
求項１１記載の製法。14. The method according to claim 11, wherein the laser beam is generated by one of a YAG laser and an excimer laser.
板に対向して配置される対向基板、およびＴＦＴアレイ
基板と対向基板とのあいだに介装される液晶材料とから
なり、前記ＴＦＴアレイ基板上にゲートラインが設けら
れ、該ゲートラインおよび前記ＴＦＴアレイ基板を覆っ
てゲート絶縁膜が設けられ、該ゲート絶縁膜を介して前
記ゲートラインに交差するソースラインが設けられ、前
記ゲートラインと該ソースラインとの交差部にスイッチ
ング素子が設けられ、前記ゲート絶縁膜を介して少なく
とも前記ゲートラインの一部を覆って画素電極が設けら
れ、該画素電極と前記スイッチング素子とを接続するド
レイン電極が設けられ、該画素電極、該ドレイン電極、
前記スイッチング素子および前記ソースラインを覆って
絶縁膜が設けられてなる液晶表示装置であって、前記画
素電極と前記ゲートラインの一部との重なり部分のゲー
ト絶縁膜中に生じた短絡が選択的に解消されてなる液晶
表示装置。15. A TFT array substrate comprising: a TFT array substrate; a counter substrate disposed to face the TFT array substrate; and a liquid crystal material interposed between the TFT array substrate and the counter substrate. A gate line is provided, a gate insulating film is provided to cover the gate line and the TFT array substrate, and a source line intersecting the gate line via the gate insulating film is provided, and the gate line and the source line are provided. A switching element is provided at an intersection with the pixel electrode, a pixel electrode is provided so as to cover at least a part of the gate line via the gate insulating film, and a drain electrode connecting the pixel electrode and the switching element is provided. , The pixel electrode, the drain electrode,
In a liquid crystal display device provided with an insulating film covering the switching element and the source line, a short circuit generated in a gate insulating film in an overlapping portion of the pixel electrode and a part of the gate line is selectively generated. The liquid crystal display device which is solved.
部分に対応する画素電極の近傍部分および該短絡部分に
対応する絶縁膜の近傍部分が除去されることによって前
記短絡が選択的に解消されてなる請求項１５記載の液晶
表示装置。16. The short-circuit is selectively eliminated by removing a portion near the pixel electrode corresponding to the short-circuit portion of the gate insulating film in which the short-circuit has occurred and a portion near the insulating film corresponding to the short-circuit portion. The liquid crystal display device according to claim 15, comprising:
傍部分および前記短絡部分に対応する前記重なり部分の
近傍部分がさらに除去されることによって前記短絡が選
択的に解消されてなる請求項１６記載の液晶表示装置。17. The short-circuit is selectively eliminated by further removing a portion near the gate insulating film including the short-circuit portion and a portion near the overlap portion corresponding to the short-circuit portion. Liquid crystal display device.
装置に用いられる前記ＴＦＴアレイ基板の製法であっ
て、（ａ）ガラス基板上に前記ゲートラインを形成し、
（ｂ）前記ゲート絶縁膜を形成し、（ｃ）該ゲート絶縁
膜上に前記ソースライン、前記スイッチング素子、前記
画素電極および前記ドレイン電極を形成し、（ｄ）前記
絶縁膜を形成し、かつ（ｅ）前記ゲート絶縁膜中に生じ
た短絡を選択的に解消する工程を含む製法。18. A method for manufacturing the TFT array substrate used in the liquid crystal display device according to claim 16 or 17, wherein (a) forming the gate line on a glass substrate;
(B) forming the gate insulating film, (c) forming the source line, the switching element, the pixel electrode and the drain electrode on the gate insulating film, (d) forming the insulating film, and (E) a manufacturing method including a step of selectively eliminating a short circuit generated in the gate insulating film.
部分に対応する画素電極の近傍部分および該短絡部分に
対応する絶縁膜の近傍部分を除去することによって前記
短絡を選択的に解消する請求項１８記載の製法。19. The method according to claim 19, wherein the short-circuit is selectively eliminated by removing a portion near the pixel electrode corresponding to the short-circuited portion of the gate insulating film and a portion near the insulating film corresponding to the short-circuited portion. Item 18. The method according to Item 18.
を照射して前記絶縁膜の近傍部分および前記画素電極の
近傍部分を昇華させて除去する請求項１９記載の製法。20. The method according to claim 19, wherein a laser beam is applied to a surface of a portion near the insulating film to sublimate and remove a portion near the insulating film and a portion near the pixel electrode.
板に対向して配置される対向基板、およびＴＦＴアレイ
基板と対向基板とのあいだに介装される液晶材料とから
なり、前記ＴＦＴアレイ基板上にゲートラインと該ゲー
トラインに平行な補助容量電極とが設けられ、該ゲート
ライン、補助容量電極および前記ＴＦＴアレイ基板を覆
ってゲート絶縁膜が設けられ、該ゲート絶縁膜を介して
前記ゲートラインに交差するソースラインが設けられ、
前記ゲートラインと該ソースラインとの交差部にスイッ
チング素子が設けられ、前記スイッチング素子の一部に
接続してドレイン電極が設けられ、該ドレイン電極の一
部を除いてドレイン電極と前記スイッチング素子および
前記ソースラインとを覆って絶縁膜が設けられ、該ドレ
イン電極の一部に接続し、該絶縁膜を覆って画素電極が
設けられてなる液晶表示装置であって、前記画素電極と
補助容量電極との重なり部分のゲート絶縁膜中に生じた
短絡が選択的に解消されてなる液晶表示装置。21. A liquid crystal display comprising: a TFT array substrate; a counter substrate disposed to face the TFT array substrate; and a liquid crystal material interposed between the TFT array substrate and the counter substrate. A gate line and a storage capacitor electrode parallel to the gate line are provided, and a gate insulating film is provided to cover the gate line, the storage capacitor electrode, and the TFT array substrate, and the gate line is provided to the gate line via the gate insulating film. Intersecting source lines are provided,
A switching element is provided at an intersection of the gate line and the source line, and a drain electrode is provided so as to be connected to a part of the switching element. A drain electrode and the switching element are provided except for a part of the drain electrode. A liquid crystal display device, comprising: an insulating film provided to cover the source line, a part of the drain electrode connected to the drain electrode, and a pixel electrode provided to cover the insulating film. A liquid crystal display device in which a short circuit generated in a gate insulating film in an overlapping portion with the above is selectively removed.
部分に対応する画素電極の近傍部分および該短絡部分に
対応する絶縁膜の近傍部分が除去されることによって前
記短絡が選択的に解消されてなる請求項２１記載の液晶
表示装置。22. The short-circuit is selectively eliminated by removing a portion near the pixel electrode corresponding to the short-circuited portion of the gate insulating film in which the short-circuit has occurred and a portion near the insulating film corresponding to the short-circuited portion. The liquid crystal display device according to claim 21, comprising:
傍部分および前記短絡部分に対応する補助容量電極の近
傍部分がさらに除去されることによって前記短絡が選択
的に解消されてなる請求項２２記載の液晶表示装置。23. The short-circuit is selectively eliminated by further removing a portion near the gate insulating film including the short-circuit portion and a portion near the auxiliary capacitance electrode corresponding to the short-circuit portion. Liquid crystal display device.
装置に用いられる前記ＴＦＴアレイ基板の製法であっ
て、（ａ）ガラス基板上に前記ゲートラインおよび前記
補助容量電極を形成し、（ｂ）前記ゲート絶縁膜を形成
し、（ｃ）該ゲート絶縁膜上に前記ソースライン、前記
スイッチング素子および前記ドレイン電極を形成し、
（ｄ）前記絶縁膜を形成し、（ｅ）画素電極を形成し、
かつ（ｆ）前記ゲート絶縁膜中に生じた短絡を選択的に
解消する工程を含む製法。24. A method of manufacturing the TFT array substrate used in the liquid crystal display device according to claim 22 or 23, wherein (a) forming the gate line and the auxiliary capacitance electrode on a glass substrate; (C) forming the source line, the switching element, and the drain electrode on the gate insulating film;
(D) forming the insulating film, (e) forming a pixel electrode,
And (f) a method for selectively eliminating a short circuit generated in the gate insulating film.
部分に対応する画素電極の近傍部分および該短絡部分に
対応する絶縁膜の近傍部分を除去することによって前記
短絡を選択的に解消する請求項２４記載の製法。25. The method according to claim 25, wherein the short-circuit is selectively eliminated by removing a portion near the pixel electrode corresponding to the short-circuit portion of the gate insulating film and a portion near the insulating film corresponding to the short-circuit portion. Item 24. The method according to Item 24.
を照射して前記絶縁膜の近傍部分および前記画素電極の
近傍部分を昇華させて除去する請求項２５記載の製法。26. The method according to claim 25, wherein a laser beam is applied to a surface of a portion near the insulating film to sublimate and remove a portion near the insulating film and a portion near the pixel electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2818898A JP3631364B2 (en) | 1998-02-10 | 1998-02-10 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2818898A JP3631364B2 (en) | 1998-02-10 | 1998-02-10 | Liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11231341A true JPH11231341A (en) | 1999-08-27 |
| JP3631364B2 JP3631364B2 (en) | 2005-03-23 |
Family
ID=12241730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2818898A Expired - Fee Related JP3631364B2 (en) | 1998-02-10 | 1998-02-10 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3631364B2 (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030000411A (en) * | 2001-06-25 | 2003-01-06 | 주식회사 에셀텍 | Tft-lcd repair method using nd:yag laser |
| US6583829B2 (en) | 2000-03-06 | 2003-06-24 | Hitachi, Ltd. | Liquid crystal display having an opening in each pixel electrode corresponding to each storage line |
| CN100357991C (en) * | 2004-03-09 | 2007-12-26 | 三星Sdi株式会社 | Flat panel display and method for fabricating the same |
| CN100372147C (en) * | 2003-01-21 | 2008-02-27 | 三洋电机株式会社 | Laser restoration method for electric field light emitting display device |
| CN100437313C (en) * | 2006-11-07 | 2008-11-26 | 友达光电股份有限公司 | Pixel structure and its repair method |
| CN100442479C (en) * | 2004-04-28 | 2008-12-10 | 友达光电股份有限公司 | Method for repairing thin-film transistor array substrate and thin film removing method |
| US7507590B2 (en) | 2005-02-10 | 2009-03-24 | Toshiba Matsushita Display Technology Co., Ltd. | Method of manufacturing array substrate and method of manufacturing organic EL display device |
| KR100929327B1 (en) * | 2002-12-31 | 2009-11-27 | 엘지디스플레이 주식회사 | Cancellation method of liquid crystal display device |
| CN101800195A (en) * | 2009-02-10 | 2010-08-11 | 索尼公司 | The manufacture method of display device and display device |
-
1998
- 1998-02-10 JP JP2818898A patent/JP3631364B2/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6583829B2 (en) | 2000-03-06 | 2003-06-24 | Hitachi, Ltd. | Liquid crystal display having an opening in each pixel electrode corresponding to each storage line |
| KR20030000411A (en) * | 2001-06-25 | 2003-01-06 | 주식회사 에셀텍 | Tft-lcd repair method using nd:yag laser |
| KR100929327B1 (en) * | 2002-12-31 | 2009-11-27 | 엘지디스플레이 주식회사 | Cancellation method of liquid crystal display device |
| CN100372147C (en) * | 2003-01-21 | 2008-02-27 | 三洋电机株式会社 | Laser restoration method for electric field light emitting display device |
| CN100357991C (en) * | 2004-03-09 | 2007-12-26 | 三星Sdi株式会社 | Flat panel display and method for fabricating the same |
| CN100442479C (en) * | 2004-04-28 | 2008-12-10 | 友达光电股份有限公司 | Method for repairing thin-film transistor array substrate and thin film removing method |
| US7507590B2 (en) | 2005-02-10 | 2009-03-24 | Toshiba Matsushita Display Technology Co., Ltd. | Method of manufacturing array substrate and method of manufacturing organic EL display device |
| CN100437313C (en) * | 2006-11-07 | 2008-11-26 | 友达光电股份有限公司 | Pixel structure and its repair method |
| CN101800195A (en) * | 2009-02-10 | 2010-08-11 | 索尼公司 | The manufacture method of display device and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3631364B2 (en) | 2005-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6856374B1 (en) | Display and method for repairing defects thereof | |
| US8384837B2 (en) | Array substrate of liquid crystal display device and repair method thereof | |
| JP4422648B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| US8013947B2 (en) | Display device and manufacturing method of the same | |
| JP3977061B2 (en) | Liquid crystal display device and defect repair method thereof | |
| JPH11231341A (en) | Liquid crystal display device | |
| JP3270361B2 (en) | Thin film transistor array and method of manufacturing the same | |
| JPH095786A (en) | Tft array substrate as well as liquid crystal display device formed by using the tft array substrate and production of tft array substrate | |
| JP3255848B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JPH08328035A (en) | Liquid crystal display device and its production and method for repairing spot defect | |
| JP3480155B2 (en) | Active matrix display device and manufacturing method thereof | |
| RU2486556C1 (en) | Method for manufacturing of liquid-crystal panel, glass substrate for liquid-crystal panel and liquid-crystal panel comprising it | |
| JP2812346B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP3386735B2 (en) | Active matrix substrate defect repair method and liquid crystal panel manufacturing method | |
| JP2002182185A (en) | Liquid crystal display device and manufacturing method therefor | |
| KR100488942B1 (en) | Tft-lcd with dummy pattern serving both as light shielding and repair | |
| JPH11190858A (en) | Active matrix type display device and its manufacture | |
| JP2000075319A (en) | Method for correcting defect of active matrix substrate, production and defect correction apparatus | |
| JP2000221527A (en) | Liquid crystal display device | |
| JPH095785A (en) | Tft array substrate as well as liquid crystal display device formed by using the tft array substrate and production of tft array substrate | |
| JPH0317614A (en) | Production of active matrix display device | |
| JP2005309356A (en) | Thin film transistor array and method of repairing the same | |
| KR100372301B1 (en) | Thin film transistor array and method for fabricating the same | |
| JPH11212480A (en) | Planar display device and its manufacture | |
| KR100885804B1 (en) | Thin film transistor lcd and method for manufacturing lcd |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040401 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040817 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040907 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041216 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |