JPH11215823A - 多出力コンバータ - Google Patents
多出力コンバータInfo
- Publication number
- JPH11215823A JPH11215823A JP1661598A JP1661598A JPH11215823A JP H11215823 A JPH11215823 A JP H11215823A JP 1661598 A JP1661598 A JP 1661598A JP 1661598 A JP1661598 A JP 1661598A JP H11215823 A JPH11215823 A JP H11215823A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- period
- input
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 本発明は、入力直流電圧から複数種類の直流
電圧を生成出力する多出力コンバータに係り、小型化、
低価格化が可能な多出力コンバータを実現する。 【解決手段】 主トランス１と、主トランス１の一次巻
線に印加する入力直流電圧をオン・オフするスイッチン
グ手段２と、主トランス１の二次巻線に現れる電圧から
入力直流電圧よりも低い直流電圧を生成出力する降圧回
路３と、降圧回路３の出力電圧に基づきスイッチング手
段２をオン・オフ制御する制御回路４とを備える降圧形
コンバータにおいて、降圧回路３に並列に、主トランス
１の二次巻線に現れる電圧から、入力直流電圧と降圧回
路３の出力電圧との間の任意の直流電圧を生成出力する
昇圧回路５を少なくとも１つ配置してあることを特徴と
する。
電圧を生成出力する多出力コンバータに係り、小型化、
低価格化が可能な多出力コンバータを実現する。 【解決手段】 主トランス１と、主トランス１の一次巻
線に印加する入力直流電圧をオン・オフするスイッチン
グ手段２と、主トランス１の二次巻線に現れる電圧から
入力直流電圧よりも低い直流電圧を生成出力する降圧回
路３と、降圧回路３の出力電圧に基づきスイッチング手
段２をオン・オフ制御する制御回路４とを備える降圧形
コンバータにおいて、降圧回路３に並列に、主トランス
１の二次巻線に現れる電圧から、入力直流電圧と降圧回
路３の出力電圧との間の任意の直流電圧を生成出力する
昇圧回路５を少なくとも１つ配置してあることを特徴と
する。
Description
【０００１】
【発明の属する技術分野】本発明は、入力直流電圧から
複数種類の直流電圧を生成出力する多出力コンバータに
係り、特に３Ｖ系のコンバータから３Ｖ以上の各種電圧
を生成するのに好適な多出力コンバータに関する。近
年、通信機器等の電子機器に使用されるディジタルＩＣ
や論理ＬＳＩ等の電源電圧は、消費電力の低減や高速動
作に伴う発生雑音の抑制等の観点から５Ｖから３．０Ｖ
あるいは３．３Ｖの３Ｖ系へ移行しつつあるが、完全に
５Ｖ系の電圧が不要となる訳ではなく、一部のディジタ
ルＩＣや論理ＬＳＩでは、５Ｖ系の電圧を必要とする。
また、アナログＩＣでは、８Ｖ、１０Ｖ、１２Ｖ等の電
圧が必要である。したがって、通信機器等の電子機器の
直流電源たるコンバータとして、３Ｖ系だけでなく、５
Ｖ、８Ｖ、１０Ｖ、１２Ｖ等の各種電圧が取り出せる多
出力コンバータの開発が望まれている。
複数種類の直流電圧を生成出力する多出力コンバータに
係り、特に３Ｖ系のコンバータから３Ｖ以上の各種電圧
を生成するのに好適な多出力コンバータに関する。近
年、通信機器等の電子機器に使用されるディジタルＩＣ
や論理ＬＳＩ等の電源電圧は、消費電力の低減や高速動
作に伴う発生雑音の抑制等の観点から５Ｖから３．０Ｖ
あるいは３．３Ｖの３Ｖ系へ移行しつつあるが、完全に
５Ｖ系の電圧が不要となる訳ではなく、一部のディジタ
ルＩＣや論理ＬＳＩでは、５Ｖ系の電圧を必要とする。
また、アナログＩＣでは、８Ｖ、１０Ｖ、１２Ｖ等の電
圧が必要である。したがって、通信機器等の電子機器の
直流電源たるコンバータとして、３Ｖ系だけでなく、５
Ｖ、８Ｖ、１０Ｖ、１２Ｖ等の各種電圧が取り出せる多
出力コンバータの開発が望まれている。
【０００２】
【従来の技術】３Ｖ系の電源には、各種構成のコンバー
タが使用されるが、その一例を図５に示してある。図５
は、フォワード形降圧コンバータの構成例である。図５
において、このコンバータは、入力電圧（例えば４８
Ｖ）からそれよりも低い出力電圧（例えば３．３Ｖ）を
得るもので、入力の平滑コンデンサＣ１、主トランス１
５、主トランジスタＴＲ１、整流用のダイオードＤ１、
還流用のダイオードＤ２、出力平滑回路（Ｌ１，Ｃ２）
及び制御回路２０を備える。
タが使用されるが、その一例を図５に示してある。図５
は、フォワード形降圧コンバータの構成例である。図５
において、このコンバータは、入力電圧（例えば４８
Ｖ）からそれよりも低い出力電圧（例えば３．３Ｖ）を
得るもので、入力の平滑コンデンサＣ１、主トランス１
５、主トランジスタＴＲ１、整流用のダイオードＤ１、
還流用のダイオードＤ２、出力平滑回路（Ｌ１，Ｃ２）
及び制御回路２０を備える。
【０００３】主トランス１５の一次巻線Ｎｐは、一端が
入力端子１６に接続され、他端が主トランジスタＴＲ１
のコレクタに接続される。主トランジスタＴＲ１は、エ
ミッタが入力端子１７に接続され、ベースが制御回路２
０の出力端に接続される。平滑コンデンサＣ１は、入力
端子１６と１７の間、つまり、一次巻線Ｎｐの一端と主
トランジスタＴＲ１のエミッタとの間に設けられる。
入力端子１６に接続され、他端が主トランジスタＴＲ１
のコレクタに接続される。主トランジスタＴＲ１は、エ
ミッタが入力端子１７に接続され、ベースが制御回路２
０の出力端に接続される。平滑コンデンサＣ１は、入力
端子１６と１７の間、つまり、一次巻線Ｎｐの一端と主
トランジスタＴＲ１のエミッタとの間に設けられる。
【０００４】主トランス１５の二次巻線Ｎｓは、一端が
ダイオードＤ１のアノードに接続され、他端が出力端子
１９に接続される。ダイオードＤ１のカソードは、リア
クトルＬ１の一端とダイオードＤ２のカソードとに接続
される。ダイオードＤ２のアノードは、出力端子１９に
接続される。リアクトルＬ１の他端は、出力端子１８と
制御回路２０の入力端とコンデンサＣ２の一端とに接続
される。コンデンサＣ２の他端は、出力端子１９に接続
される。
ダイオードＤ１のアノードに接続され、他端が出力端子
１９に接続される。ダイオードＤ１のカソードは、リア
クトルＬ１の一端とダイオードＤ２のカソードとに接続
される。ダイオードＤ２のアノードは、出力端子１９に
接続される。リアクトルＬ１の他端は、出力端子１８と
制御回路２０の入力端とコンデンサＣ２の一端とに接続
される。コンデンサＣ２の他端は、出力端子１９に接続
される。
【０００５】このフォワード形降圧コンバータは、制御
回路２０が主トランジスタＴＲ１をオン・オフ制御して
主トランス１５の一次巻線Ｎｐに印加される入力直流電
圧をオン・オフし、主トランジスタＴＲ１のオン期間内
に二次巻線Ｎｐに誘起される電圧をダイオードＤ１で整
流し、リアクトルＬ１とコンデンサＣ２で平滑して出力
し、主トランジスタＴＲ１のオフ期間内ではリアクトル
Ｌ１に蓄積されたエネルギーをダイオードＤ２を介して
還流させて出力する。
回路２０が主トランジスタＴＲ１をオン・オフ制御して
主トランス１５の一次巻線Ｎｐに印加される入力直流電
圧をオン・オフし、主トランジスタＴＲ１のオン期間内
に二次巻線Ｎｐに誘起される電圧をダイオードＤ１で整
流し、リアクトルＬ１とコンデンサＣ２で平滑して出力
し、主トランジスタＴＲ１のオフ期間内ではリアクトル
Ｌ１に蓄積されたエネルギーをダイオードＤ２を介して
還流させて出力する。
【０００６】そして、以上の動作過程で制御回路２０が
入力電圧変動に基づく出力電圧変動を検出し、主トラン
ジスタＴＲ１の導通幅（オン期間）を制御することによ
って出力電圧の安定化を図るように動作する。得られる
出力電圧Ｖｏは、主トランス１５の二次巻線Ｎｓの電圧
をＶｓ、デューティ比をＤｒとすれば、 Ｖｏ＝Ｖｓ・Ｄｒ ・・・・・（１） と表せる。なお、デューティＤｒは、主トランジスタＴ
Ｒ１のオン期間をｔｏｎ、周期をＴとすれば、Ｄｒ＝ｔ
ｏｎ／Ｔである。
入力電圧変動に基づく出力電圧変動を検出し、主トラン
ジスタＴＲ１の導通幅（オン期間）を制御することによ
って出力電圧の安定化を図るように動作する。得られる
出力電圧Ｖｏは、主トランス１５の二次巻線Ｎｓの電圧
をＶｓ、デューティ比をＤｒとすれば、 Ｖｏ＝Ｖｓ・Ｄｒ ・・・・・（１） と表せる。なお、デューティＤｒは、主トランジスタＴ
Ｒ１のオン期間をｔｏｎ、周期をＴとすれば、Ｄｒ＝ｔ
ｏｎ／Ｔである。
【０００７】ところで、上述したようなコンバータを用
いて多出力コンバータを構成する場合には、例えば図６
に示す構成が考えられる。図６は、従来技術による多出
力コンバータの構成例である。例えば、３．３Ｖと５Ｖ
の２種の直流電圧を得る場合には、図６（ａ）に示すよ
うに、３．３Ｖ用のコンバータ２１と５Ｖ用のコンバー
タ２２とを並列に配置する、ないしは、図６（ｂ）に示
すように、３．３Ｖ用のコンバータ２３と５Ｖのモジュ
ール電源２４を並列に配置するのである。
いて多出力コンバータを構成する場合には、例えば図６
に示す構成が考えられる。図６は、従来技術による多出
力コンバータの構成例である。例えば、３．３Ｖと５Ｖ
の２種の直流電圧を得る場合には、図６（ａ）に示すよ
うに、３．３Ｖ用のコンバータ２１と５Ｖ用のコンバー
タ２２とを並列に配置する、ないしは、図６（ｂ）に示
すように、３．３Ｖ用のコンバータ２３と５Ｖのモジュ
ール電源２４を並列に配置するのである。
【０００８】
【発明が解決しようとする課題】しかし、電子機器の小
型化、低価格化に伴い電源にも小型化、低価格化の要請
が強くなって来ているので、図６（ａ）に示す構成で
は、部品点数、実装スペースが共に増加し、小型化の要
請に応えることができない。部品点数の増加は、コスト
アップの要因となり、低価格化の要請に応えることが困
難である。
型化、低価格化に伴い電源にも小型化、低価格化の要請
が強くなって来ているので、図６（ａ）に示す構成で
は、部品点数、実装スペースが共に増加し、小型化の要
請に応えることができない。部品点数の増加は、コスト
アップの要因となり、低価格化の要請に応えることが困
難である。
【０００９】また、図６（ｂ）に示す構成では、モジュ
ール電源が高価であり、低価格化の要請に応えることが
できず、また実装スペースとしてモジュール電源の配置
必要スペースを縮小変更できず小型化の要請に応えるこ
とが困難である。本発明の目的は、小型化、低価格化の
要請に応えることのできる多出力コンバータを提供する
ことにある。
ール電源が高価であり、低価格化の要請に応えることが
できず、また実装スペースとしてモジュール電源の配置
必要スペースを縮小変更できず小型化の要請に応えるこ
とが困難である。本発明の目的は、小型化、低価格化の
要請に応えることのできる多出力コンバータを提供する
ことにある。
【００１０】
【課題を解決するための手段】図１は、請求項１乃至請
求項３に記載の発明の原理ブロック図である。請求項１
に記載の発明は、主トランス１と、主トランス１の一次
巻線に印加する入力直流電圧をオン・オフするスイッチ
ング手段２と、主トランス１の二次巻線に現れる電圧か
ら入力直流電圧よりも低い直流電圧を生成出力する降圧
回路３と、降圧回路３の出力電圧に基づきスイッチング
手段２をオン・オフ制御する制御回路４とを備える降圧
形コンバータにおいて、降圧回路３に並列に、主トラン
ス１の二次巻線に現れる電圧から、入力直流電圧と降圧
回路３の出力電圧との間の任意の直流電圧を生成出力す
る昇圧回路５を少なくとも１つ配置してあることを特徴
とする。
求項３に記載の発明の原理ブロック図である。請求項１
に記載の発明は、主トランス１と、主トランス１の一次
巻線に印加する入力直流電圧をオン・オフするスイッチ
ング手段２と、主トランス１の二次巻線に現れる電圧か
ら入力直流電圧よりも低い直流電圧を生成出力する降圧
回路３と、降圧回路３の出力電圧に基づきスイッチング
手段２をオン・オフ制御する制御回路４とを備える降圧
形コンバータにおいて、降圧回路３に並列に、主トラン
ス１の二次巻線に現れる電圧から、入力直流電圧と降圧
回路３の出力電圧との間の任意の直流電圧を生成出力す
る昇圧回路５を少なくとも１つ配置してあることを特徴
とする。
【００１１】即ち、主トランス１と、スイッチング手段
２と、降圧回路３と、制御回路４とを備えるコンバータ
は、入力直流電圧（例えば４８Ｖ）よりも低い直流電圧
（例えば３．３Ｖ）を生成出力する通常の降圧形コンバ
ータである。請求項１に記載の発明では、このような通
常の降圧形コンバータには何らの変更も加えずに、主ト
ランス１の二次側に降圧回路３と並列に昇圧回路５を少
なくとも１つ追加し、３．３Ｖよりも高い例えば５Ｖを
得るようにしてある。
２と、降圧回路３と、制御回路４とを備えるコンバータ
は、入力直流電圧（例えば４８Ｖ）よりも低い直流電圧
（例えば３．３Ｖ）を生成出力する通常の降圧形コンバ
ータである。請求項１に記載の発明では、このような通
常の降圧形コンバータには何らの変更も加えずに、主ト
ランス１の二次側に降圧回路３と並列に昇圧回路５を少
なくとも１つ追加し、３．３Ｖよりも高い例えば５Ｖを
得るようにしてある。
【００１２】ディジタルＩＣや論理ＬＳＩの電源電圧の
低電圧化が図られている昨今では、低電圧化の対象部品
は個数が多く重負荷となるので、降圧形コンバータは大
容量が必要となる。一方、低電圧化が困難な部品は数が
少なく軽負荷となり比較的小容量で良い場合が多い。し
たがって、降圧回路３に並列に昇圧回路５を並置しても
当該昇圧回路５の負荷は軽いので問題が生ずる可能性は
少ない。昇圧回路５を複数設ける場合も同様である。
低電圧化が図られている昨今では、低電圧化の対象部品
は個数が多く重負荷となるので、降圧形コンバータは大
容量が必要となる。一方、低電圧化が困難な部品は数が
少なく軽負荷となり比較的小容量で良い場合が多い。し
たがって、降圧回路３に並列に昇圧回路５を並置しても
当該昇圧回路５の負荷は軽いので問題が生ずる可能性は
少ない。昇圧回路５を複数設ける場合も同様である。
【００１３】請求項２に記載の発明は、請求項１に記載
の多出力コンバータにおいて、昇圧回路は、入力直流電
圧をオン・オフするスイッチング手段２のオン期間の前
側部分で昇圧動作を行わせる制御手段を備えることを特
徴とする。請求項３に記載の発明は、請求項１に記載の
多出力コンバータにおいて、昇圧回路は、入力直流電圧
をオン・オフするスイッチング手段２のオン期間の後側
部分で昇圧動作を行わせる制御手段を備えることを特徴
とする。
の多出力コンバータにおいて、昇圧回路は、入力直流電
圧をオン・オフするスイッチング手段２のオン期間の前
側部分で昇圧動作を行わせる制御手段を備えることを特
徴とする。請求項３に記載の発明は、請求項１に記載の
多出力コンバータにおいて、昇圧回路は、入力直流電圧
をオン・オフするスイッチング手段２のオン期間の後側
部分で昇圧動作を行わせる制御手段を備えることを特徴
とする。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図２は、請求項１乃至請求項３に
対応する実施形態の多出力コンバータの構成である。本
実施形態の多出力コンバータは、図５に示したフォワー
ド形降圧コンバータにおいて、主トランス１５の二次側
に、降圧回路８と並列に新たに昇圧回路９を追加したも
のである。なお、入力電圧は、４８Ｖとし、降圧回路８
の出力電圧Ｖ01は、３．３Ｖとし、昇圧回路９の出力電
圧Ｖ02は５Ｖとしてある。
を参照して説明する。図２は、請求項１乃至請求項３に
対応する実施形態の多出力コンバータの構成である。本
実施形態の多出力コンバータは、図５に示したフォワー
ド形降圧コンバータにおいて、主トランス１５の二次側
に、降圧回路８と並列に新たに昇圧回路９を追加したも
のである。なお、入力電圧は、４８Ｖとし、降圧回路８
の出力電圧Ｖ01は、３．３Ｖとし、昇圧回路９の出力電
圧Ｖ02は５Ｖとしてある。
【００１５】昇圧回路９は、整流用のダイオードＤ３、
還流用のダイオードＤ４、トランジスタＴＲ２、リアク
トルＬ２、逆流防止用のダイオードＤ５、平滑用のコン
デンサＣ３及び制御回路１０を備える。ダイオードＤ３
は、アノードが主トランス１５の二次巻線Ｎｓの一端に
接続され、カソードがダイオードＤ４のカソードとリア
クトルＬ２の一端とに接続される。リアクトルＬ２の他
端はトランジスタＴＲ２のコレクタとダイオードＤ５の
アノードに接続され、ダイオードＤ５のカソードはコン
デンサＣ３の一端と共に出力端子１１に接続され、また
制御回路１０の入力端に接続される。
還流用のダイオードＤ４、トランジスタＴＲ２、リアク
トルＬ２、逆流防止用のダイオードＤ５、平滑用のコン
デンサＣ３及び制御回路１０を備える。ダイオードＤ３
は、アノードが主トランス１５の二次巻線Ｎｓの一端に
接続され、カソードがダイオードＤ４のカソードとリア
クトルＬ２の一端とに接続される。リアクトルＬ２の他
端はトランジスタＴＲ２のコレクタとダイオードＤ５の
アノードに接続され、ダイオードＤ５のカソードはコン
デンサＣ３の一端と共に出力端子１１に接続され、また
制御回路１０の入力端に接続される。
【００１６】トランジスタＴＲ２は、ベースが制御回路
１０の出力端に接続され、エミッタが、主トランス１５
の二次巻線Ｎｓの他端とダイオードＤ４のアノードとコ
ンデンサＣ３の他端と共に出力端子１２に接続される。
以上の構成と請求項との対応関係は、次のようになって
いる。主トランス１には、主トランス１５が対応する。
スイッチング手段２には、主トランジスタＴＲ１が対応
する。降圧回路３には、降圧回路８が対応する。制御回
路４には、制御回路２０が対応する。昇圧回路５には、
昇圧回路９が対応する。制御手段には、制御回路１０と
トランジスタＴＲ２の全体が対応する。
１０の出力端に接続され、エミッタが、主トランス１５
の二次巻線Ｎｓの他端とダイオードＤ４のアノードとコ
ンデンサＣ３の他端と共に出力端子１２に接続される。
以上の構成と請求項との対応関係は、次のようになって
いる。主トランス１には、主トランス１５が対応する。
スイッチング手段２には、主トランジスタＴＲ１が対応
する。降圧回路３には、降圧回路８が対応する。制御回
路４には、制御回路２０が対応する。昇圧回路５には、
昇圧回路９が対応する。制御手段には、制御回路１０と
トランジスタＴＲ２の全体が対応する。
【００１７】次に、本実施形態の動作を図３、図４をも
参照して説明する。図３は、請求項２に記載の前制御の
タイムチャート、図４は、請求項３に記載の後制御のタ
イムチャートである。まず、前制御について説明する。
主トランス１５の二次側電圧Ｖｓは、図３に示すよう
に、主トランジスタＴＲ１のオン期間において正極性と
なり、オフ期間において負極性となる。
参照して説明する。図３は、請求項２に記載の前制御の
タイムチャート、図４は、請求項３に記載の後制御のタ
イムチャートである。まず、前制御について説明する。
主トランス１５の二次側電圧Ｖｓは、図３に示すよう
に、主トランジスタＴＲ１のオン期間において正極性と
なり、オフ期間において負極性となる。
【００１８】一方、制御回路１０は、主トランス１５の
二次側電圧Ｖｓが正極性である期間において、その前半
部分｛期間［〓］｝においてトランジスタＴＲ２をオン
動作させ、後半部分｛期間［〓］｝においてトランジス
タＴＲ２をオフ動作させている。主トランス１５の二次
側電圧Ｖｓが正極性である期間｛期間[〓]＋期間[〓]｝
において、その二次側電圧ＶｓがダイオードＤ３で整流
され、リアクトルＬ２に印加され、リアクトルＬ２にエ
ネルギーが蓄積される。具体的には、期間［〓］では、
トランジスタＴＲ２がオン作動しているので、リアクト
ルＬ２には二次側電圧Ｖｓの全てが印加され蓄積される
のに対し、期間［〓］では、トランジスタＴＲ２をオフ
作動しているので、リアクトルＬ２には二次側電圧Ｖｓ
から出力電圧Ｖ02を差し引いた分が印加され蓄積され
る。
二次側電圧Ｖｓが正極性である期間において、その前半
部分｛期間［〓］｝においてトランジスタＴＲ２をオン
動作させ、後半部分｛期間［〓］｝においてトランジス
タＴＲ２をオフ動作させている。主トランス１５の二次
側電圧Ｖｓが正極性である期間｛期間[〓]＋期間[〓]｝
において、その二次側電圧ＶｓがダイオードＤ３で整流
され、リアクトルＬ２に印加され、リアクトルＬ２にエ
ネルギーが蓄積される。具体的には、期間［〓］では、
トランジスタＴＲ２がオン作動しているので、リアクト
ルＬ２には二次側電圧Ｖｓの全てが印加され蓄積される
のに対し、期間［〓］では、トランジスタＴＲ２をオフ
作動しているので、リアクトルＬ２には二次側電圧Ｖｓ
から出力電圧Ｖ02を差し引いた分が印加され蓄積され
る。
【００１９】そして、主トランジスタＴＲ１がオフ状態
にある期間［〓］では、期間［〓］と期間［〓］におい
て蓄積されたエネルギーが、還流用のダイオードＤ４を
介して負荷に放電される。この時、コンデンサＣ３に
は、エネルギーが充電されており、次の周期でＴＲ２が
オンである期間［〓］においてその蓄積されたエネルギ
ーを負荷に供給している。
にある期間［〓］では、期間［〓］と期間［〓］におい
て蓄積されたエネルギーが、還流用のダイオードＤ４を
介して負荷に放電される。この時、コンデンサＣ３に
は、エネルギーが充電されており、次の周期でＴＲ２が
オンである期間［〓］においてその蓄積されたエネルギ
ーを負荷に供給している。
【００２０】以上の動作における５Ｖ系出力を得る関係
式は、次のようになる。図３における各期間の電圧時間
積は、リアクトルＬ２の電圧をＶLとすれば、 （イ）期間［〓］・・・・Ｗ２・ＶL＝Ｗ２・Ｖｓ （ロ）期間［〓］・・・・(Ｗ１−Ｗ２)・ＶL＝(Ｗ１−Ｗ２)・(Ｖｓ−Ｖ02) （ハ）期間［〓］・・・・(１−Ｗ１）・Ｖ02 となるので、出力電圧Ｖ02は、 Ｖ02＝（Ｗ１・Ｖｓ）／（１−Ｗ２） ・・・・・（２） となる。例えば、Ｗ１＝０．４、Ｗ２＝０．３、Ｖｓ＝
９Ｖとした場合、Ｖ02＝５．１４Ｖとなる。
式は、次のようになる。図３における各期間の電圧時間
積は、リアクトルＬ２の電圧をＶLとすれば、 （イ）期間［〓］・・・・Ｗ２・ＶL＝Ｗ２・Ｖｓ （ロ）期間［〓］・・・・(Ｗ１−Ｗ２)・ＶL＝(Ｗ１−Ｗ２)・(Ｖｓ−Ｖ02) （ハ）期間［〓］・・・・(１−Ｗ１）・Ｖ02 となるので、出力電圧Ｖ02は、 Ｖ02＝（Ｗ１・Ｖｓ）／（１−Ｗ２） ・・・・・（２） となる。例えば、Ｗ１＝０．４、Ｗ２＝０．３、Ｖｓ＝
９Ｖとした場合、Ｖ02＝５．１４Ｖとなる。
【００２１】したがって、主トランジスタＴＲ１の導通
幅Ｗ１を一定とすれば、トランジスタＴＲ２の導通幅Ｗ
２を制御することにより、出力電圧Ｖ02に所定電圧を得
ることができ、安定化できることがわかる。次に、後制
御について説明する。主トランス１５の二次側電圧Ｖｓ
は、図３に示すように、主トランジスタＴＲ１のオン期
間において正極性となり、オフ期間において負極性とな
る。
幅Ｗ１を一定とすれば、トランジスタＴＲ２の導通幅Ｗ
２を制御することにより、出力電圧Ｖ02に所定電圧を得
ることができ、安定化できることがわかる。次に、後制
御について説明する。主トランス１５の二次側電圧Ｖｓ
は、図３に示すように、主トランジスタＴＲ１のオン期
間において正極性となり、オフ期間において負極性とな
る。
【００２２】一方、制御回路１０は、主トランス１５の
二次側電圧Ｖｓが正極性である期間において、その前半
部分｛期間［〓］｝においてトランジスタＴＲ２をオフ
動作させ、後半部分｛期間［〓］｝においてトランジス
タＴＲ２をオン動作させている。主トランス１５の二次
側電圧Ｖｓが正極性である期間｛期間[〓]＋期間[〓]｝
において、その二次側電圧ＶｓがダイオードＤ３で整流
され、リアクトルＬ２に印加され、リアクトルＬ２にエ
ネルギーが蓄積される。具体的には、期間［〓］では、
トランジスタＴＲ２がオフ作動しているので、リアクト
ルＬ２には二次側電圧Ｖｓから出力電圧Ｖ02を差し引い
た分が印加され蓄積されるのに対し、期間［〓］では、
トランジスタＴＲ２をオン作動しているので、リアクト
ルＬ２には二次側電圧Ｖｓの全てが印加され蓄積され
る。
二次側電圧Ｖｓが正極性である期間において、その前半
部分｛期間［〓］｝においてトランジスタＴＲ２をオフ
動作させ、後半部分｛期間［〓］｝においてトランジス
タＴＲ２をオン動作させている。主トランス１５の二次
側電圧Ｖｓが正極性である期間｛期間[〓]＋期間[〓]｝
において、その二次側電圧ＶｓがダイオードＤ３で整流
され、リアクトルＬ２に印加され、リアクトルＬ２にエ
ネルギーが蓄積される。具体的には、期間［〓］では、
トランジスタＴＲ２がオフ作動しているので、リアクト
ルＬ２には二次側電圧Ｖｓから出力電圧Ｖ02を差し引い
た分が印加され蓄積されるのに対し、期間［〓］では、
トランジスタＴＲ２をオン作動しているので、リアクト
ルＬ２には二次側電圧Ｖｓの全てが印加され蓄積され
る。
【００２３】そして、主トランジスタＴＲ１がオフ状態
にある期間［〓］では、期間［〓］と期間［〓］におい
て蓄積されたエネルギーが、還流用のダイオードＤ４を
介して負荷に放電される。この時、コンデンサＣ３に
は、エネルギーが充電されており、次の周期でＴＲ２が
オンである期間［〓］においてその蓄積されたエネルギ
ーを負荷に供給している。
にある期間［〓］では、期間［〓］と期間［〓］におい
て蓄積されたエネルギーが、還流用のダイオードＤ４を
介して負荷に放電される。この時、コンデンサＣ３に
は、エネルギーが充電されており、次の周期でＴＲ２が
オンである期間［〓］においてその蓄積されたエネルギ
ーを負荷に供給している。
【００２４】以上の動作における５Ｖ系出力を得る関係
式は、次のようになる。図３における各期間の電圧時間
積は、 （イ）期間［〓］・・・・(Ｗ１−Ｗ２)・ＶL＝(Ｗ１−Ｗ２)・(Ｖｓ−Ｖ02) （ロ）期間［〓］・・・・Ｗ２・ＶL＝Ｗ２・Ｖｓ （ハ）期間［〓］・・・・(１−Ｗ１）・Ｖ02 となるので、出力電圧Ｖ02は、 Ｖ02＝（Ｗ１・Ｖｓ）／（１−Ｗ２） ・・・・・（３） となる。即ち、後制御でも前述した前制御と同様の結果
が得られる。
式は、次のようになる。図３における各期間の電圧時間
積は、 （イ）期間［〓］・・・・(Ｗ１−Ｗ２)・ＶL＝(Ｗ１−Ｗ２)・(Ｖｓ−Ｖ02) （ロ）期間［〓］・・・・Ｗ２・ＶL＝Ｗ２・Ｖｓ （ハ）期間［〓］・・・・(１−Ｗ１）・Ｖ02 となるので、出力電圧Ｖ02は、 Ｖ02＝（Ｗ１・Ｖｓ）／（１−Ｗ２） ・・・・・（３） となる。即ち、後制御でも前述した前制御と同様の結果
が得られる。
【００２５】なお、本実施形態では、フォワード形の降
圧コンバータについて示したが、その他、例えばプッシ
ュプル形やフルブリッジ形、ハーフブリッジ形等の降圧
コンバータを用いても同様に構成できる。また、３．３
Ｖに対し５Ｖを得る回路構成を示したが、更に８Ｖ、１
０Ｖ、１２Ｖ等を同時に得る回路も構成できる。
圧コンバータについて示したが、その他、例えばプッシ
ュプル形やフルブリッジ形、ハーフブリッジ形等の降圧
コンバータを用いても同様に構成できる。また、３．３
Ｖに対し５Ｖを得る回路構成を示したが、更に８Ｖ、１
０Ｖ、１２Ｖ等を同時に得る回路も構成できる。
【００２６】
【発明の効果】以上説明したように、本発明の多出力コ
ンバータは、通常の降圧形コンバータの主トランスの二
次側に、降圧回路に並列に昇圧回路を追加するのみで良
いので回路が簡単で、実装スペースが小さく、低コスト
の電源を実現できる。
ンバータは、通常の降圧形コンバータの主トランスの二
次側に、降圧回路に並列に昇圧回路を追加するのみで良
いので回路が簡単で、実装スペースが小さく、低コスト
の電源を実現できる。
【図１】請求項１乃至請求項３に記載の発明の原理ブロ
ック図である。
ック図である。
【図２】実施形態の多出力コンバータの構成例である。
【図３】実施形態の動作タイムチャート（前制御）であ
る。
る。
【図４】実施形態の動作タイムチャート（後制御）であ
る。
る。
【図５】フォワード形の降圧コンバータの構成例であ
る。
る。
【図６】従来技術による多出力コンバータの構成例であ
る。（ａ）はコンバータの並列配置の構成図である。
（ｂ）はコンバータとモジュール電源の並列配置の構成
図である。
る。（ａ）はコンバータの並列配置の構成図である。
（ｂ）はコンバータとモジュール電源の並列配置の構成
図である。
１ 主トランス ２ スイッチング手段 ３ 降圧回路 ４ 制御回路 ５ 昇圧回路 ８ 降圧回路 ９ 昇圧回路 １０、２０ 制御回路 １５ 主トランス １６、１７ 入力端子 １８、１９ 出力端子 ＴＲ１ 主トランジスタ ＴＲ２ トランジスタ Ｄ１〜Ｄ５ ダイオード Ｃ１〜Ｃ３ コンデンサ Ｌ１、Ｌ２ リアクトル
Claims (3)
- 【請求項１】 主トランスと、前記主トランスの一次巻
線に印加する入力直流電圧をオン・オフするスイッチン
グ手段と、前記主トランスの二次巻線に現れる電圧から
前記入力直流電圧よりも低い直流電圧を生成出力する降
圧回路と、前記降圧回路の出力電圧に基づき前記スイッ
チング手段をオン・オフ制御する制御回路とを備える降
圧形コンバータにおいて、 前記降圧回路に並列に、前記主トランスの二次巻線に現
れる電圧から、前記入力直流電圧と前記降圧回路の出力
電圧との間の任意の直流電圧を生成出力する昇圧回路を
少なくとも１つ配置してあることを特徴とする多出力コ
ンバータ。 - 【請求項２】 請求項１に記載の多出力コンバータにお
いて、 前記昇圧回路は、前記入力直流電圧をオン・オフするス
イッチング手段のオン期間の前側部分で昇圧動作を行わ
せる制御手段を備えることを特徴とする多出力コンバー
タ。 - 【請求項３】 請求項１に記載の多出力コンバータにお
いて、 前記昇圧回路は、前記入力直流電圧をオン・オフするス
イッチング手段のオン期間の後側部分で昇圧動作を行わ
せる制御手段を備えることを特徴とする多出力コンバー
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1661598A JPH11215823A (ja) | 1998-01-29 | 1998-01-29 | 多出力コンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1661598A JPH11215823A (ja) | 1998-01-29 | 1998-01-29 | 多出力コンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11215823A true JPH11215823A (ja) | 1999-08-06 |
Family
ID=11921246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1661598A Withdrawn JPH11215823A (ja) | 1998-01-29 | 1998-01-29 | 多出力コンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11215823A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014060820A (ja) * | 2012-09-14 | 2014-04-03 | Sumitomo Heavy Ind Ltd | 作業機械 |
-
1998
- 1998-01-29 JP JP1661598A patent/JPH11215823A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014060820A (ja) * | 2012-09-14 | 2014-04-03 | Sumitomo Heavy Ind Ltd | 作業機械 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW578358B (en) | DC-DC converter | |
| US8767415B2 (en) | High efficiency and fast response AC-DC voltage converters | |
| TW578357B (en) | Method for controlling DC-DC converter | |
| US6232752B1 (en) | DC/DC converter with synchronous switching regulation | |
| US7486055B2 (en) | DC-DC converter having a diode module with a first series circuit and a second series with a flywheel diode | |
| US6728118B1 (en) | Highly efficient, tightly regulated DC-to-DC converter | |
| US7330366B2 (en) | DC-AC converter | |
| US8289731B2 (en) | Converter controller | |
| US20120159202A1 (en) | Power supply apparatus suitable for computer | |
| US20070053210A1 (en) | DC-DC converter | |
| JP4963724B2 (ja) | スイッチング電源、スイッチング電源を制御する制御回路およびスイッチング電源の制御方法 | |
| US11532979B2 (en) | Dual supply low-side gate driver | |
| JP2004304987A (ja) | 多出力ｄｃ−ｄｃコンバータ | |
| US7388761B1 (en) | High efficiency parallel post regulator for wide range input DC/DC converter | |
| US8331110B2 (en) | Switching capacitor—PWM power converter | |
| US7710087B2 (en) | Power converter and power converting method | |
| US7535207B2 (en) | Tapped converter | |
| US6486567B2 (en) | Multi-output DC-DC converter and electronic apparatus using the same | |
| JP4300758B2 (ja) | 画像形成装置用電源装置及び画像形成装置 | |
| CN100557931C (zh) | 开关变换器 | |
| US7079403B2 (en) | Isolated DC-DC converters | |
| JPH11215823A (ja) | 多出力コンバータ | |
| JP2937236B2 (ja) | スイッチングレギュレータ | |
| JP3014649B2 (ja) | Ｄｃ／ｄｃコンバータで構成される増設直流電源 | |
| US20140268910A1 (en) | Coupled inductor dc step down converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050405 |