JPH11215823A - 多出力コンバータ - Google Patents
多出力コンバータInfo
- Publication number
- JPH11215823A JPH11215823A JP1661598A JP1661598A JPH11215823A JP H11215823 A JPH11215823 A JP H11215823A JP 1661598 A JP1661598 A JP 1661598A JP 1661598 A JP1661598 A JP 1661598A JP H11215823 A JPH11215823 A JP H11215823A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- period
- input
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 本発明は、入力直流電圧から複数種類の直流
電圧を生成出力する多出力コンバータに係り、小型化、
低価格化が可能な多出力コンバータを実現する。 【解決手段】 主トランス1と、主トランス1の一次巻
線に印加する入力直流電圧をオン・オフするスイッチン
グ手段2と、主トランス1の二次巻線に現れる電圧から
入力直流電圧よりも低い直流電圧を生成出力する降圧回
路3と、降圧回路3の出力電圧に基づきスイッチング手
段2をオン・オフ制御する制御回路4とを備える降圧形
コンバータにおいて、降圧回路3に並列に、主トランス
1の二次巻線に現れる電圧から、入力直流電圧と降圧回
路3の出力電圧との間の任意の直流電圧を生成出力する
昇圧回路5を少なくとも1つ配置してあることを特徴と
する。
電圧を生成出力する多出力コンバータに係り、小型化、
低価格化が可能な多出力コンバータを実現する。 【解決手段】 主トランス1と、主トランス1の一次巻
線に印加する入力直流電圧をオン・オフするスイッチン
グ手段2と、主トランス1の二次巻線に現れる電圧から
入力直流電圧よりも低い直流電圧を生成出力する降圧回
路3と、降圧回路3の出力電圧に基づきスイッチング手
段2をオン・オフ制御する制御回路4とを備える降圧形
コンバータにおいて、降圧回路3に並列に、主トランス
1の二次巻線に現れる電圧から、入力直流電圧と降圧回
路3の出力電圧との間の任意の直流電圧を生成出力する
昇圧回路5を少なくとも1つ配置してあることを特徴と
する。
Description
【0001】
【発明の属する技術分野】本発明は、入力直流電圧から
複数種類の直流電圧を生成出力する多出力コンバータに
係り、特に3V系のコンバータから3V以上の各種電圧
を生成するのに好適な多出力コンバータに関する。近
年、通信機器等の電子機器に使用されるディジタルIC
や論理LSI等の電源電圧は、消費電力の低減や高速動
作に伴う発生雑音の抑制等の観点から5Vから3.0V
あるいは3.3Vの3V系へ移行しつつあるが、完全に
5V系の電圧が不要となる訳ではなく、一部のディジタ
ルICや論理LSIでは、5V系の電圧を必要とする。
また、アナログICでは、8V、10V、12V等の電
圧が必要である。したがって、通信機器等の電子機器の
直流電源たるコンバータとして、3V系だけでなく、5
V、8V、10V、12V等の各種電圧が取り出せる多
出力コンバータの開発が望まれている。
複数種類の直流電圧を生成出力する多出力コンバータに
係り、特に3V系のコンバータから3V以上の各種電圧
を生成するのに好適な多出力コンバータに関する。近
年、通信機器等の電子機器に使用されるディジタルIC
や論理LSI等の電源電圧は、消費電力の低減や高速動
作に伴う発生雑音の抑制等の観点から5Vから3.0V
あるいは3.3Vの3V系へ移行しつつあるが、完全に
5V系の電圧が不要となる訳ではなく、一部のディジタ
ルICや論理LSIでは、5V系の電圧を必要とする。
また、アナログICでは、8V、10V、12V等の電
圧が必要である。したがって、通信機器等の電子機器の
直流電源たるコンバータとして、3V系だけでなく、5
V、8V、10V、12V等の各種電圧が取り出せる多
出力コンバータの開発が望まれている。
【0002】
【従来の技術】3V系の電源には、各種構成のコンバー
タが使用されるが、その一例を図5に示してある。図5
は、フォワード形降圧コンバータの構成例である。図5
において、このコンバータは、入力電圧(例えば48
V)からそれよりも低い出力電圧(例えば3.3V)を
得るもので、入力の平滑コンデンサC1、主トランス1
5、主トランジスタTR1、整流用のダイオードD1、
還流用のダイオードD2、出力平滑回路(L1,C2)
及び制御回路20を備える。
タが使用されるが、その一例を図5に示してある。図5
は、フォワード形降圧コンバータの構成例である。図5
において、このコンバータは、入力電圧(例えば48
V)からそれよりも低い出力電圧(例えば3.3V)を
得るもので、入力の平滑コンデンサC1、主トランス1
5、主トランジスタTR1、整流用のダイオードD1、
還流用のダイオードD2、出力平滑回路(L1,C2)
及び制御回路20を備える。
【0003】主トランス15の一次巻線Npは、一端が
入力端子16に接続され、他端が主トランジスタTR1
のコレクタに接続される。主トランジスタTR1は、エ
ミッタが入力端子17に接続され、ベースが制御回路2
0の出力端に接続される。平滑コンデンサC1は、入力
端子16と17の間、つまり、一次巻線Npの一端と主
トランジスタTR1のエミッタとの間に設けられる。
入力端子16に接続され、他端が主トランジスタTR1
のコレクタに接続される。主トランジスタTR1は、エ
ミッタが入力端子17に接続され、ベースが制御回路2
0の出力端に接続される。平滑コンデンサC1は、入力
端子16と17の間、つまり、一次巻線Npの一端と主
トランジスタTR1のエミッタとの間に設けられる。
【0004】主トランス15の二次巻線Nsは、一端が
ダイオードD1のアノードに接続され、他端が出力端子
19に接続される。ダイオードD1のカソードは、リア
クトルL1の一端とダイオードD2のカソードとに接続
される。ダイオードD2のアノードは、出力端子19に
接続される。リアクトルL1の他端は、出力端子18と
制御回路20の入力端とコンデンサC2の一端とに接続
される。コンデンサC2の他端は、出力端子19に接続
される。
ダイオードD1のアノードに接続され、他端が出力端子
19に接続される。ダイオードD1のカソードは、リア
クトルL1の一端とダイオードD2のカソードとに接続
される。ダイオードD2のアノードは、出力端子19に
接続される。リアクトルL1の他端は、出力端子18と
制御回路20の入力端とコンデンサC2の一端とに接続
される。コンデンサC2の他端は、出力端子19に接続
される。
【0005】このフォワード形降圧コンバータは、制御
回路20が主トランジスタTR1をオン・オフ制御して
主トランス15の一次巻線Npに印加される入力直流電
圧をオン・オフし、主トランジスタTR1のオン期間内
に二次巻線Npに誘起される電圧をダイオードD1で整
流し、リアクトルL1とコンデンサC2で平滑して出力
し、主トランジスタTR1のオフ期間内ではリアクトル
L1に蓄積されたエネルギーをダイオードD2を介して
還流させて出力する。
回路20が主トランジスタTR1をオン・オフ制御して
主トランス15の一次巻線Npに印加される入力直流電
圧をオン・オフし、主トランジスタTR1のオン期間内
に二次巻線Npに誘起される電圧をダイオードD1で整
流し、リアクトルL1とコンデンサC2で平滑して出力
し、主トランジスタTR1のオフ期間内ではリアクトル
L1に蓄積されたエネルギーをダイオードD2を介して
還流させて出力する。
【0006】そして、以上の動作過程で制御回路20が
入力電圧変動に基づく出力電圧変動を検出し、主トラン
ジスタTR1の導通幅(オン期間)を制御することによ
って出力電圧の安定化を図るように動作する。得られる
出力電圧Voは、主トランス15の二次巻線Nsの電圧
をVs、デューティ比をDrとすれば、 Vo=Vs・Dr ・・・・・(1) と表せる。なお、デューティDrは、主トランジスタT
R1のオン期間をton、周期をTとすれば、Dr=t
on/Tである。
入力電圧変動に基づく出力電圧変動を検出し、主トラン
ジスタTR1の導通幅(オン期間)を制御することによ
って出力電圧の安定化を図るように動作する。得られる
出力電圧Voは、主トランス15の二次巻線Nsの電圧
をVs、デューティ比をDrとすれば、 Vo=Vs・Dr ・・・・・(1) と表せる。なお、デューティDrは、主トランジスタT
R1のオン期間をton、周期をTとすれば、Dr=t
on/Tである。
【0007】ところで、上述したようなコンバータを用
いて多出力コンバータを構成する場合には、例えば図6
に示す構成が考えられる。図6は、従来技術による多出
力コンバータの構成例である。例えば、3.3Vと5V
の2種の直流電圧を得る場合には、図6(a)に示すよ
うに、3.3V用のコンバータ21と5V用のコンバー
タ22とを並列に配置する、ないしは、図6(b)に示
すように、3.3V用のコンバータ23と5Vのモジュ
ール電源24を並列に配置するのである。
いて多出力コンバータを構成する場合には、例えば図6
に示す構成が考えられる。図6は、従来技術による多出
力コンバータの構成例である。例えば、3.3Vと5V
の2種の直流電圧を得る場合には、図6(a)に示すよ
うに、3.3V用のコンバータ21と5V用のコンバー
タ22とを並列に配置する、ないしは、図6(b)に示
すように、3.3V用のコンバータ23と5Vのモジュ
ール電源24を並列に配置するのである。
【0008】
【発明が解決しようとする課題】しかし、電子機器の小
型化、低価格化に伴い電源にも小型化、低価格化の要請
が強くなって来ているので、図6(a)に示す構成で
は、部品点数、実装スペースが共に増加し、小型化の要
請に応えることができない。部品点数の増加は、コスト
アップの要因となり、低価格化の要請に応えることが困
難である。
型化、低価格化に伴い電源にも小型化、低価格化の要請
が強くなって来ているので、図6(a)に示す構成で
は、部品点数、実装スペースが共に増加し、小型化の要
請に応えることができない。部品点数の増加は、コスト
アップの要因となり、低価格化の要請に応えることが困
難である。
【0009】また、図6(b)に示す構成では、モジュ
ール電源が高価であり、低価格化の要請に応えることが
できず、また実装スペースとしてモジュール電源の配置
必要スペースを縮小変更できず小型化の要請に応えるこ
とが困難である。本発明の目的は、小型化、低価格化の
要請に応えることのできる多出力コンバータを提供する
ことにある。
ール電源が高価であり、低価格化の要請に応えることが
できず、また実装スペースとしてモジュール電源の配置
必要スペースを縮小変更できず小型化の要請に応えるこ
とが困難である。本発明の目的は、小型化、低価格化の
要請に応えることのできる多出力コンバータを提供する
ことにある。
【0010】
【課題を解決するための手段】図1は、請求項1乃至請
求項3に記載の発明の原理ブロック図である。請求項1
に記載の発明は、主トランス1と、主トランス1の一次
巻線に印加する入力直流電圧をオン・オフするスイッチ
ング手段2と、主トランス1の二次巻線に現れる電圧か
ら入力直流電圧よりも低い直流電圧を生成出力する降圧
回路3と、降圧回路3の出力電圧に基づきスイッチング
手段2をオン・オフ制御する制御回路4とを備える降圧
形コンバータにおいて、降圧回路3に並列に、主トラン
ス1の二次巻線に現れる電圧から、入力直流電圧と降圧
回路3の出力電圧との間の任意の直流電圧を生成出力す
る昇圧回路5を少なくとも1つ配置してあることを特徴
とする。
求項3に記載の発明の原理ブロック図である。請求項1
に記載の発明は、主トランス1と、主トランス1の一次
巻線に印加する入力直流電圧をオン・オフするスイッチ
ング手段2と、主トランス1の二次巻線に現れる電圧か
ら入力直流電圧よりも低い直流電圧を生成出力する降圧
回路3と、降圧回路3の出力電圧に基づきスイッチング
手段2をオン・オフ制御する制御回路4とを備える降圧
形コンバータにおいて、降圧回路3に並列に、主トラン
ス1の二次巻線に現れる電圧から、入力直流電圧と降圧
回路3の出力電圧との間の任意の直流電圧を生成出力す
る昇圧回路5を少なくとも1つ配置してあることを特徴
とする。
【0011】即ち、主トランス1と、スイッチング手段
2と、降圧回路3と、制御回路4とを備えるコンバータ
は、入力直流電圧(例えば48V)よりも低い直流電圧
(例えば3.3V)を生成出力する通常の降圧形コンバ
ータである。請求項1に記載の発明では、このような通
常の降圧形コンバータには何らの変更も加えずに、主ト
ランス1の二次側に降圧回路3と並列に昇圧回路5を少
なくとも1つ追加し、3.3Vよりも高い例えば5Vを
得るようにしてある。
2と、降圧回路3と、制御回路4とを備えるコンバータ
は、入力直流電圧(例えば48V)よりも低い直流電圧
(例えば3.3V)を生成出力する通常の降圧形コンバ
ータである。請求項1に記載の発明では、このような通
常の降圧形コンバータには何らの変更も加えずに、主ト
ランス1の二次側に降圧回路3と並列に昇圧回路5を少
なくとも1つ追加し、3.3Vよりも高い例えば5Vを
得るようにしてある。
【0012】ディジタルICや論理LSIの電源電圧の
低電圧化が図られている昨今では、低電圧化の対象部品
は個数が多く重負荷となるので、降圧形コンバータは大
容量が必要となる。一方、低電圧化が困難な部品は数が
少なく軽負荷となり比較的小容量で良い場合が多い。し
たがって、降圧回路3に並列に昇圧回路5を並置しても
当該昇圧回路5の負荷は軽いので問題が生ずる可能性は
少ない。昇圧回路5を複数設ける場合も同様である。
低電圧化が図られている昨今では、低電圧化の対象部品
は個数が多く重負荷となるので、降圧形コンバータは大
容量が必要となる。一方、低電圧化が困難な部品は数が
少なく軽負荷となり比較的小容量で良い場合が多い。し
たがって、降圧回路3に並列に昇圧回路5を並置しても
当該昇圧回路5の負荷は軽いので問題が生ずる可能性は
少ない。昇圧回路5を複数設ける場合も同様である。
【0013】請求項2に記載の発明は、請求項1に記載
の多出力コンバータにおいて、昇圧回路は、入力直流電
圧をオン・オフするスイッチング手段2のオン期間の前
側部分で昇圧動作を行わせる制御手段を備えることを特
徴とする。請求項3に記載の発明は、請求項1に記載の
多出力コンバータにおいて、昇圧回路は、入力直流電圧
をオン・オフするスイッチング手段2のオン期間の後側
部分で昇圧動作を行わせる制御手段を備えることを特徴
とする。
の多出力コンバータにおいて、昇圧回路は、入力直流電
圧をオン・オフするスイッチング手段2のオン期間の前
側部分で昇圧動作を行わせる制御手段を備えることを特
徴とする。請求項3に記載の発明は、請求項1に記載の
多出力コンバータにおいて、昇圧回路は、入力直流電圧
をオン・オフするスイッチング手段2のオン期間の後側
部分で昇圧動作を行わせる制御手段を備えることを特徴
とする。
【0014】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図2は、請求項1乃至請求項3に
対応する実施形態の多出力コンバータの構成である。本
実施形態の多出力コンバータは、図5に示したフォワー
ド形降圧コンバータにおいて、主トランス15の二次側
に、降圧回路8と並列に新たに昇圧回路9を追加したも
のである。なお、入力電圧は、48Vとし、降圧回路8
の出力電圧V01は、3.3Vとし、昇圧回路9の出力電
圧V02は5Vとしてある。
を参照して説明する。図2は、請求項1乃至請求項3に
対応する実施形態の多出力コンバータの構成である。本
実施形態の多出力コンバータは、図5に示したフォワー
ド形降圧コンバータにおいて、主トランス15の二次側
に、降圧回路8と並列に新たに昇圧回路9を追加したも
のである。なお、入力電圧は、48Vとし、降圧回路8
の出力電圧V01は、3.3Vとし、昇圧回路9の出力電
圧V02は5Vとしてある。
【0015】昇圧回路9は、整流用のダイオードD3、
還流用のダイオードD4、トランジスタTR2、リアク
トルL2、逆流防止用のダイオードD5、平滑用のコン
デンサC3及び制御回路10を備える。ダイオードD3
は、アノードが主トランス15の二次巻線Nsの一端に
接続され、カソードがダイオードD4のカソードとリア
クトルL2の一端とに接続される。リアクトルL2の他
端はトランジスタTR2のコレクタとダイオードD5の
アノードに接続され、ダイオードD5のカソードはコン
デンサC3の一端と共に出力端子11に接続され、また
制御回路10の入力端に接続される。
還流用のダイオードD4、トランジスタTR2、リアク
トルL2、逆流防止用のダイオードD5、平滑用のコン
デンサC3及び制御回路10を備える。ダイオードD3
は、アノードが主トランス15の二次巻線Nsの一端に
接続され、カソードがダイオードD4のカソードとリア
クトルL2の一端とに接続される。リアクトルL2の他
端はトランジスタTR2のコレクタとダイオードD5の
アノードに接続され、ダイオードD5のカソードはコン
デンサC3の一端と共に出力端子11に接続され、また
制御回路10の入力端に接続される。
【0016】トランジスタTR2は、ベースが制御回路
10の出力端に接続され、エミッタが、主トランス15
の二次巻線Nsの他端とダイオードD4のアノードとコ
ンデンサC3の他端と共に出力端子12に接続される。
以上の構成と請求項との対応関係は、次のようになって
いる。主トランス1には、主トランス15が対応する。
スイッチング手段2には、主トランジスタTR1が対応
する。降圧回路3には、降圧回路8が対応する。制御回
路4には、制御回路20が対応する。昇圧回路5には、
昇圧回路9が対応する。制御手段には、制御回路10と
トランジスタTR2の全体が対応する。
10の出力端に接続され、エミッタが、主トランス15
の二次巻線Nsの他端とダイオードD4のアノードとコ
ンデンサC3の他端と共に出力端子12に接続される。
以上の構成と請求項との対応関係は、次のようになって
いる。主トランス1には、主トランス15が対応する。
スイッチング手段2には、主トランジスタTR1が対応
する。降圧回路3には、降圧回路8が対応する。制御回
路4には、制御回路20が対応する。昇圧回路5には、
昇圧回路9が対応する。制御手段には、制御回路10と
トランジスタTR2の全体が対応する。
【0017】次に、本実施形態の動作を図3、図4をも
参照して説明する。図3は、請求項2に記載の前制御の
タイムチャート、図4は、請求項3に記載の後制御のタ
イムチャートである。まず、前制御について説明する。
主トランス15の二次側電圧Vsは、図3に示すよう
に、主トランジスタTR1のオン期間において正極性と
なり、オフ期間において負極性となる。
参照して説明する。図3は、請求項2に記載の前制御の
タイムチャート、図4は、請求項3に記載の後制御のタ
イムチャートである。まず、前制御について説明する。
主トランス15の二次側電圧Vsは、図3に示すよう
に、主トランジスタTR1のオン期間において正極性と
なり、オフ期間において負極性となる。
【0018】一方、制御回路10は、主トランス15の
二次側電圧Vsが正極性である期間において、その前半
部分{期間[〓]}においてトランジスタTR2をオン
動作させ、後半部分{期間[〓]}においてトランジス
タTR2をオフ動作させている。主トランス15の二次
側電圧Vsが正極性である期間{期間[〓]+期間[〓]}
において、その二次側電圧VsがダイオードD3で整流
され、リアクトルL2に印加され、リアクトルL2にエ
ネルギーが蓄積される。具体的には、期間[〓]では、
トランジスタTR2がオン作動しているので、リアクト
ルL2には二次側電圧Vsの全てが印加され蓄積される
のに対し、期間[〓]では、トランジスタTR2をオフ
作動しているので、リアクトルL2には二次側電圧Vs
から出力電圧V02を差し引いた分が印加され蓄積され
る。
二次側電圧Vsが正極性である期間において、その前半
部分{期間[〓]}においてトランジスタTR2をオン
動作させ、後半部分{期間[〓]}においてトランジス
タTR2をオフ動作させている。主トランス15の二次
側電圧Vsが正極性である期間{期間[〓]+期間[〓]}
において、その二次側電圧VsがダイオードD3で整流
され、リアクトルL2に印加され、リアクトルL2にエ
ネルギーが蓄積される。具体的には、期間[〓]では、
トランジスタTR2がオン作動しているので、リアクト
ルL2には二次側電圧Vsの全てが印加され蓄積される
のに対し、期間[〓]では、トランジスタTR2をオフ
作動しているので、リアクトルL2には二次側電圧Vs
から出力電圧V02を差し引いた分が印加され蓄積され
る。
【0019】そして、主トランジスタTR1がオフ状態
にある期間[〓]では、期間[〓]と期間[〓]におい
て蓄積されたエネルギーが、還流用のダイオードD4を
介して負荷に放電される。この時、コンデンサC3に
は、エネルギーが充電されており、次の周期でTR2が
オンである期間[〓]においてその蓄積されたエネルギ
ーを負荷に供給している。
にある期間[〓]では、期間[〓]と期間[〓]におい
て蓄積されたエネルギーが、還流用のダイオードD4を
介して負荷に放電される。この時、コンデンサC3に
は、エネルギーが充電されており、次の周期でTR2が
オンである期間[〓]においてその蓄積されたエネルギ
ーを負荷に供給している。
【0020】以上の動作における5V系出力を得る関係
式は、次のようになる。図3における各期間の電圧時間
積は、リアクトルL2の電圧をVLとすれば、 (イ)期間[〓]・・・・W2・VL=W2・Vs (ロ)期間[〓]・・・・(W1−W2)・VL=(W1−W2)・(Vs−V02) (ハ)期間[〓]・・・・(1−W1)・V02 となるので、出力電圧V02は、 V02=(W1・Vs)/(1−W2) ・・・・・(2) となる。例えば、W1=0.4、W2=0.3、Vs=
9Vとした場合、V02=5.14Vとなる。
式は、次のようになる。図3における各期間の電圧時間
積は、リアクトルL2の電圧をVLとすれば、 (イ)期間[〓]・・・・W2・VL=W2・Vs (ロ)期間[〓]・・・・(W1−W2)・VL=(W1−W2)・(Vs−V02) (ハ)期間[〓]・・・・(1−W1)・V02 となるので、出力電圧V02は、 V02=(W1・Vs)/(1−W2) ・・・・・(2) となる。例えば、W1=0.4、W2=0.3、Vs=
9Vとした場合、V02=5.14Vとなる。
【0021】したがって、主トランジスタTR1の導通
幅W1を一定とすれば、トランジスタTR2の導通幅W
2を制御することにより、出力電圧V02に所定電圧を得
ることができ、安定化できることがわかる。次に、後制
御について説明する。主トランス15の二次側電圧Vs
は、図3に示すように、主トランジスタTR1のオン期
間において正極性となり、オフ期間において負極性とな
る。
幅W1を一定とすれば、トランジスタTR2の導通幅W
2を制御することにより、出力電圧V02に所定電圧を得
ることができ、安定化できることがわかる。次に、後制
御について説明する。主トランス15の二次側電圧Vs
は、図3に示すように、主トランジスタTR1のオン期
間において正極性となり、オフ期間において負極性とな
る。
【0022】一方、制御回路10は、主トランス15の
二次側電圧Vsが正極性である期間において、その前半
部分{期間[〓]}においてトランジスタTR2をオフ
動作させ、後半部分{期間[〓]}においてトランジス
タTR2をオン動作させている。主トランス15の二次
側電圧Vsが正極性である期間{期間[〓]+期間[〓]}
において、その二次側電圧VsがダイオードD3で整流
され、リアクトルL2に印加され、リアクトルL2にエ
ネルギーが蓄積される。具体的には、期間[〓]では、
トランジスタTR2がオフ作動しているので、リアクト
ルL2には二次側電圧Vsから出力電圧V02を差し引い
た分が印加され蓄積されるのに対し、期間[〓]では、
トランジスタTR2をオン作動しているので、リアクト
ルL2には二次側電圧Vsの全てが印加され蓄積され
る。
二次側電圧Vsが正極性である期間において、その前半
部分{期間[〓]}においてトランジスタTR2をオフ
動作させ、後半部分{期間[〓]}においてトランジス
タTR2をオン動作させている。主トランス15の二次
側電圧Vsが正極性である期間{期間[〓]+期間[〓]}
において、その二次側電圧VsがダイオードD3で整流
され、リアクトルL2に印加され、リアクトルL2にエ
ネルギーが蓄積される。具体的には、期間[〓]では、
トランジスタTR2がオフ作動しているので、リアクト
ルL2には二次側電圧Vsから出力電圧V02を差し引い
た分が印加され蓄積されるのに対し、期間[〓]では、
トランジスタTR2をオン作動しているので、リアクト
ルL2には二次側電圧Vsの全てが印加され蓄積され
る。
【0023】そして、主トランジスタTR1がオフ状態
にある期間[〓]では、期間[〓]と期間[〓]におい
て蓄積されたエネルギーが、還流用のダイオードD4を
介して負荷に放電される。この時、コンデンサC3に
は、エネルギーが充電されており、次の周期でTR2が
オンである期間[〓]においてその蓄積されたエネルギ
ーを負荷に供給している。
にある期間[〓]では、期間[〓]と期間[〓]におい
て蓄積されたエネルギーが、還流用のダイオードD4を
介して負荷に放電される。この時、コンデンサC3に
は、エネルギーが充電されており、次の周期でTR2が
オンである期間[〓]においてその蓄積されたエネルギ
ーを負荷に供給している。
【0024】以上の動作における5V系出力を得る関係
式は、次のようになる。図3における各期間の電圧時間
積は、 (イ)期間[〓]・・・・(W1−W2)・VL=(W1−W2)・(Vs−V02) (ロ)期間[〓]・・・・W2・VL=W2・Vs (ハ)期間[〓]・・・・(1−W1)・V02 となるので、出力電圧V02は、 V02=(W1・Vs)/(1−W2) ・・・・・(3) となる。即ち、後制御でも前述した前制御と同様の結果
が得られる。
式は、次のようになる。図3における各期間の電圧時間
積は、 (イ)期間[〓]・・・・(W1−W2)・VL=(W1−W2)・(Vs−V02) (ロ)期間[〓]・・・・W2・VL=W2・Vs (ハ)期間[〓]・・・・(1−W1)・V02 となるので、出力電圧V02は、 V02=(W1・Vs)/(1−W2) ・・・・・(3) となる。即ち、後制御でも前述した前制御と同様の結果
が得られる。
【0025】なお、本実施形態では、フォワード形の降
圧コンバータについて示したが、その他、例えばプッシ
ュプル形やフルブリッジ形、ハーフブリッジ形等の降圧
コンバータを用いても同様に構成できる。また、3.3
Vに対し5Vを得る回路構成を示したが、更に8V、1
0V、12V等を同時に得る回路も構成できる。
圧コンバータについて示したが、その他、例えばプッシ
ュプル形やフルブリッジ形、ハーフブリッジ形等の降圧
コンバータを用いても同様に構成できる。また、3.3
Vに対し5Vを得る回路構成を示したが、更に8V、1
0V、12V等を同時に得る回路も構成できる。
【0026】
【発明の効果】以上説明したように、本発明の多出力コ
ンバータは、通常の降圧形コンバータの主トランスの二
次側に、降圧回路に並列に昇圧回路を追加するのみで良
いので回路が簡単で、実装スペースが小さく、低コスト
の電源を実現できる。
ンバータは、通常の降圧形コンバータの主トランスの二
次側に、降圧回路に並列に昇圧回路を追加するのみで良
いので回路が簡単で、実装スペースが小さく、低コスト
の電源を実現できる。
【図1】請求項1乃至請求項3に記載の発明の原理ブロ
ック図である。
ック図である。
【図2】実施形態の多出力コンバータの構成例である。
【図3】実施形態の動作タイムチャート(前制御)であ
る。
る。
【図4】実施形態の動作タイムチャート(後制御)であ
る。
る。
【図5】フォワード形の降圧コンバータの構成例であ
る。
る。
【図6】従来技術による多出力コンバータの構成例であ
る。(a)はコンバータの並列配置の構成図である。
(b)はコンバータとモジュール電源の並列配置の構成
図である。
る。(a)はコンバータの並列配置の構成図である。
(b)はコンバータとモジュール電源の並列配置の構成
図である。
1 主トランス 2 スイッチング手段 3 降圧回路 4 制御回路 5 昇圧回路 8 降圧回路 9 昇圧回路 10、20 制御回路 15 主トランス 16、17 入力端子 18、19 出力端子 TR1 主トランジスタ TR2 トランジスタ D1〜D5 ダイオード C1〜C3 コンデンサ L1、L2 リアクトル
Claims (3)
- 【請求項1】 主トランスと、前記主トランスの一次巻
線に印加する入力直流電圧をオン・オフするスイッチン
グ手段と、前記主トランスの二次巻線に現れる電圧から
前記入力直流電圧よりも低い直流電圧を生成出力する降
圧回路と、前記降圧回路の出力電圧に基づき前記スイッ
チング手段をオン・オフ制御する制御回路とを備える降
圧形コンバータにおいて、 前記降圧回路に並列に、前記主トランスの二次巻線に現
れる電圧から、前記入力直流電圧と前記降圧回路の出力
電圧との間の任意の直流電圧を生成出力する昇圧回路を
少なくとも1つ配置してあることを特徴とする多出力コ
ンバータ。 - 【請求項2】 請求項1に記載の多出力コンバータにお
いて、 前記昇圧回路は、前記入力直流電圧をオン・オフするス
イッチング手段のオン期間の前側部分で昇圧動作を行わ
せる制御手段を備えることを特徴とする多出力コンバー
タ。 - 【請求項3】 請求項1に記載の多出力コンバータにお
いて、 前記昇圧回路は、前記入力直流電圧をオン・オフするス
イッチング手段のオン期間の後側部分で昇圧動作を行わ
せる制御手段を備えることを特徴とする多出力コンバー
タ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1661598A JPH11215823A (ja) | 1998-01-29 | 1998-01-29 | 多出力コンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1661598A JPH11215823A (ja) | 1998-01-29 | 1998-01-29 | 多出力コンバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11215823A true JPH11215823A (ja) | 1999-08-06 |
Family
ID=11921246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1661598A Withdrawn JPH11215823A (ja) | 1998-01-29 | 1998-01-29 | 多出力コンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11215823A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014060820A (ja) * | 2012-09-14 | 2014-04-03 | Sumitomo Heavy Ind Ltd | 作業機械 |
-
1998
- 1998-01-29 JP JP1661598A patent/JPH11215823A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014060820A (ja) * | 2012-09-14 | 2014-04-03 | Sumitomo Heavy Ind Ltd | 作業機械 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW578358B (en) | DC-DC converter | |
US8767415B2 (en) | High efficiency and fast response AC-DC voltage converters | |
TW578357B (en) | Method for controlling DC-DC converter | |
US6232752B1 (en) | DC/DC converter with synchronous switching regulation | |
US7486055B2 (en) | DC-DC converter having a diode module with a first series circuit and a second series with a flywheel diode | |
US6728118B1 (en) | Highly efficient, tightly regulated DC-to-DC converter | |
US7330366B2 (en) | DC-AC converter | |
US8289731B2 (en) | Converter controller | |
US20120159202A1 (en) | Power supply apparatus suitable for computer | |
US20070053210A1 (en) | DC-DC converter | |
JP4963724B2 (ja) | スイッチング電源、スイッチング電源を制御する制御回路およびスイッチング電源の制御方法 | |
US11532979B2 (en) | Dual supply low-side gate driver | |
JP2004304987A (ja) | 多出力dc−dcコンバータ | |
US7388761B1 (en) | High efficiency parallel post regulator for wide range input DC/DC converter | |
US8331110B2 (en) | Switching capacitor—PWM power converter | |
US7710087B2 (en) | Power converter and power converting method | |
US7535207B2 (en) | Tapped converter | |
US6486567B2 (en) | Multi-output DC-DC converter and electronic apparatus using the same | |
JP4300758B2 (ja) | 画像形成装置用電源装置及び画像形成装置 | |
CN100557931C (zh) | 开关变换器 | |
US7079403B2 (en) | Isolated DC-DC converters | |
JPH11215823A (ja) | 多出力コンバータ | |
JP2937236B2 (ja) | スイッチングレギュレータ | |
JP3014649B2 (ja) | Dc/dcコンバータで構成される増設直流電源 | |
US20140268910A1 (en) | Coupled inductor dc step down converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050405 |