JPH11214592A - Semiconductor device and electronic device - Google Patents

Semiconductor device and electronic device

Info

Publication number
JPH11214592A
JPH11214592A JP922998A JP922998A JPH11214592A JP H11214592 A JPH11214592 A JP H11214592A JP 922998 A JP922998 A JP 922998A JP 922998 A JP922998 A JP 922998A JP H11214592 A JPH11214592 A JP H11214592A
Authority
JP
Japan
Prior art keywords
semiconductor device
alloy material
powder
wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP922998A
Other languages
Japanese (ja)
Inventor
Nobuyoshi Maejima
信義 前嶋
Tsuneo Endo
恒雄 遠藤
Yasutoshi Kurihara
保敏 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP922998A priority Critical patent/JPH11214592A/en
Publication of JPH11214592A publication Critical patent/JPH11214592A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

PROBLEM TO BE SOLVED: To provide a small-size and low-cost semiconductor device which has an electromagnetic shield function and is superior in thermal fatigue resistance of connections of built-in electronic components and air tightness. SOLUTION: A wiring (metal) board 10, components such as one or more semiconductor elements 21 and passive elements connected to the wiring board through an alloy 25, and insulative resin-made seal body 30 covering specified parts of the wiring board and components are provided. The alloy 25 is an alloy composed of Sn 90 wt.% or more and (dispersion) added one or more metals selected among Sb, Ag, Zn, In, Cu and Bi. The seal body 30 contains a metal magnetic powder (alloy powder contg. Fe powder or at least one metal selected among Fe, Si, Al, Ni, Mo, Mn, Cu, Cr and Co) or ferrite powder 35-95 wt.% added to an org. (epoxy) resin and the thermal expansion coefficient is 14-20 ppm/ deg.C.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、電磁波の特に高周
波領域における障害を抑制し、小型化と廉価化を可能に
するとともに、半導体素子や受動素子等の固着部分（は
んだ接続部）の耐熱疲労性と気密性に優れる半導体装置
および電子装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention suppresses disturbances of electromagnetic waves, particularly in a high-frequency region, enables miniaturization and cost reduction, and achieves thermal fatigue of fixed parts (solder connection parts) of semiconductor elements and passive elements. The present invention relates to a semiconductor device and an electronic device which are excellent in airtightness and airtightness.

【０００２】[0002]

【従来の技術】近年の自動車用電話機，携帯用無線電話
装置，携帯用パーソナルコンピュータ，携帯用ビデオカ
メラ等の電子機器の小型化に伴って、電子回路を内蔵し
た高周波用小型ハイブリッドＩＣ装置に代表される半導
体装置が広く実用に供せられている。2. Description of the Related Art With the recent miniaturization of electronic devices such as automobile telephones, portable radio telephones, portable personal computers, portable video cameras, and the like, high-frequency compact hybrid IC devices with built-in electronic circuits are represented. Semiconductor devices are widely used in practice.

【０００３】このような用途に供せられる一般的な半導
体装置は、配線基板（配線金属基板）上に、ＭＯＳＦＥ
ＴやＩＣ等の能動素子を構成した半導体素子（半導体チ
ップ：チップ）、コンデンサや抵抗で代表される受動素
子等の部品（電子部品）がはんだ付け搭載され、所定の
入出力端子が取り付けられ、これらの搭載部品及び配線
基板がエポキシ樹脂等によるモールド樹脂で封止された
構造になっている。A general semiconductor device provided for such an application is a MOSFE on a wiring board (metal wiring board).
Components such as semiconductor elements (semiconductor chips: chips) that constitute active elements such as T and IC, and passive elements such as capacitors and resistors (electronic components) are mounted by soldering, and predetermined input / output terminals are attached. The mounting components and the wiring board are sealed with a mold resin such as an epoxy resin.

【０００４】このような従来技術における問題点とし
て、電磁波による悪影響が挙げられる。[0004] One of the problems in the prior art is the adverse effect of electromagnetic waves.

【０００５】具体的には、これらの機器から発生される
電磁波が人体に悪影響を及ぼしたり、周辺の電子機器を
誤動作させたり、逆に周辺の電子機器等で発生した電磁
波によりこれらの機器が誤動作する。このため最近で
は、このような電波障害を防ぐため、電磁干渉シールド
を施すようになってきた。More specifically, electromagnetic waves generated from these devices adversely affect the human body, cause peripheral electronic devices to malfunction, and conversely, these devices malfunction due to electromagnetic waves generated by peripheral electronic devices. I do. Therefore, recently, in order to prevent such radio interference, an electromagnetic interference shield has been provided.

【０００６】例えば、先行技術例１としての特開昭６４
−４１２４８号には、封止体を構成するベースやキャッ
プをフェライト又はフェライトに相当する特性を有する
物質によって形成するとともに、これらのベース及びキ
ャップからなるケースに半導体素子を含む集積回路装置
を収納し，このケースによりケース内外の電波を吸収す
るようにした気密封止型半導体装置が開示されている。For example, Japanese Patent Application Laid-Open No.
In JP-A-41248, a base and a cap forming a sealing body are formed of ferrite or a substance having characteristics equivalent to ferrite, and an integrated circuit device including a semiconductor element is housed in a case including the base and the cap. A hermetically sealed semiconductor device in which the case absorbs radio waves inside and outside the case is disclosed.

【０００７】ここで言うフェライトは、一般式ＭＦｅ2
Ｏ4，ＭＯ・ｎＦｅ2Ｏ3(Ｍ：２価金属，ｎ：整数)で示さ
れる亜鉄酸塩である。The ferrite referred to herein is a compound represented by the general formula MFe 2
It is a ferrite represented by O 4 , MO · nFe 2 O 3 (M: divalent metal, n: integer).

【０００８】先行技術例２としての特開平３−１３１０
５４号には、半導体を封止する材料（ポリブチレンテレ
フタレート)に磁性粉末(フェイライト)を混入した半導
体封止材料が開示されている。この文献には、ポリブチ
レンテレフタレートによって成形されたキャップを、半
導体素子や混成集積回路基板を支持する放熱フィンに、
接着剤により固定した混成集積回路装置が示されてい
る。JP-A-3-1310 as prior art example 2
No. 54 discloses a semiconductor sealing material in which a magnetic powder (ferrite) is mixed into a semiconductor sealing material (polybutylene terephthalate). According to this document, a cap formed of polybutylene terephthalate is used as a radiation fin supporting a semiconductor element or a hybrid integrated circuit board.
A hybrid integrated circuit device secured by an adhesive is shown.

【０００９】先行技術例３としての特開平５−９５０５
５号には、チップを機械的，化学的に保護する封止部材
を持つ半導体集積回路において、チップを導電率・透磁
率の高い物質で覆い、半導体集積回路自体を静電的・電
磁的に遮蔽する半導体集積回路が開示されている。これ
により、実装する電子回路基板の電磁遮蔽効率を向上さ
せて電子回路基板のノイズ対策を簡略化し、電子回路基
板の高密度実装及び電子機器の軽薄短小化を容易にして
いる。JP-A-5-9505 as prior art example 3
No. 5 discloses a semiconductor integrated circuit having a sealing member for mechanically and chemically protecting a chip. The chip is covered with a material having high conductivity and magnetic permeability, and the semiconductor integrated circuit itself is electrostatically and electromagnetically protected. A shielded semiconductor integrated circuit is disclosed. This improves the electromagnetic shielding efficiency of the electronic circuit board to be mounted, simplifies the countermeasures against noise of the electronic circuit board, and facilitates high-density mounting of the electronic circuit board and reduction in the size and weight of the electronic device.

【００１０】先行技術例４としての特開平８−５６０９
２号には、能動素子と受動素子とが同一の配線基板に実
装された混成集積回路素子において、能動素子，受動素
子及び配線基板が絶縁層で封止されており、この絶縁層
の外表面に軟磁性体粉末と有機結合剤とを含む絶縁性軟
磁性体層が形成された混成集積回路素子が開示されてい
る。JP-A-8-5609 as prior art example 4
No. 2 discloses a hybrid integrated circuit device in which an active element and a passive element are mounted on the same wiring board, wherein the active element, the passive element, and the wiring board are sealed with an insulating layer. Discloses a hybrid integrated circuit device in which an insulating soft magnetic layer containing a soft magnetic powder and an organic binder is formed.

【００１１】これにより、混成集積回路素子の動作を損
なうことなく、混成集積回路素子内の部品間や混成集積
回路素子が搭載されるマザーボード上の他部品との間の
電磁結合を防止している。As a result, electromagnetic coupling between components in the hybrid integrated circuit device and other components on the motherboard on which the hybrid integrated circuit device is mounted is prevented without impairing the operation of the hybrid integrated circuit device. .

【００１２】また、半導体装置を廉価に得る目的から、
近年では金属配線基板を混成集積回路装置の分野で広く
用いられてきている。In order to obtain a semiconductor device at low cost,
In recent years, metal wiring substrates have been widely used in the field of hybrid integrated circuit devices.

【００１３】例えば、先行技術例５としてのN.Sakamoto
らによる"An Improvement on Solder Joint Reliabilit
y for Aluminum Based IMST Substrate"：IMC 1992 Pro
ceedings，525〜532頁(1992年)には、アルミニウム基板
の一方の面上にエポキシ絶縁層を介して銅箔層を選択形
成した配線基板と、この配線基板上に半導体基体や受動
素子等をＰｂ−６０wt％Ｓｎはんだ材により搭載し、こ
れらの搭載部品をエポキシ樹脂でモールドした構造のハ
イブリッドＩＣが開示されている。For example, N. Sakamoto as Prior Art Example 5
"An Improvement on Solder Joint Reliabilit"
y for Aluminum Based IMST Substrate ": IMC 1992 Pro
In ceedings, pp. 525-532 (1992), a wiring board in which a copper foil layer is selectively formed on one surface of an aluminum substrate via an epoxy insulating layer, and a semiconductor substrate, a passive element, and the like on the wiring board are described. A hybrid IC having a structure in which a Pb-60 wt% Sn solder material is mounted and these mounted components are molded with an epoxy resin is disclosed.

【００１４】この先行技術例では、上記基板（Ａｌ)と
熱膨張率がほぼ等価（２５ppm/℃）な樹脂でモールドす
るのが、はんだ接続部の信頼性を維持する上で好ましい
ことを開示している。This prior art example discloses that it is preferable to mold with a resin having a thermal expansion coefficient substantially equivalent to that of the substrate (Al) (25 ppm / ° C.) in order to maintain the reliability of the solder connection. ing.

【００１５】[0015]

【発明が解決しようとする課題】しかしながら，先行技
術例１及び２の場合は、半導体素子を収納するベース及
びキャップからなるケース成形体をあらかじめ製作して
おく必要がある。この場合、製作過程におけるハンドリ
ングの容易性を保つ上でベースやキャップに寸法的な余
裕を持たせておく必要があるため、これらの部品を抜本
的に小型化するのは困難である。このことは、可及的に
配線長を短縮し、信号の遅延を抑えなければならない高
周波動作用半導体装置にとっては好ましくない。また、
これらの先行技術は、あらかじめ封止材を準備しておく
必要があるため、部品点数や製作工数が多くなり、半導
体装置製作コストの面で不利益をもたらす。However, in the case of the prior art examples 1 and 2, it is necessary to previously manufacture a case molded body comprising a base and a cap for accommodating the semiconductor element. In this case, it is necessary to allow the base and the cap to have a dimensional allowance in order to maintain the ease of handling in the manufacturing process, so that it is difficult to drastically reduce the size of these components. This is not preferable for a high-frequency operation semiconductor device in which the wiring length must be reduced as much as possible to suppress signal delay. Also,
In these prior arts, it is necessary to prepare a sealing material in advance, so that the number of parts and the number of manufacturing steps are increased, and disadvantages are caused in terms of semiconductor device manufacturing costs.

【００１６】また、先行技術例３及び４の場合は、能動
素子や受動素子を配線基板に搭載した後、樹脂を金型成
形あるいは塗布して硬化させる工程を経るため、半導体
装置の小型化が容易である。この結果、高周波動作用半
導体装置に必須な上述の要件（配線長の短縮，信号遅延
の抑制)を満たすことが可能である。In the case of the prior art examples 3 and 4, after the active element and the passive element are mounted on the wiring board, the resin is subjected to a step of molding or applying and curing the resin. Easy. As a result, it is possible to satisfy the above-mentioned requirements (reduction of wiring length and suppression of signal delay) necessary for the semiconductor device for high-frequency operation.

【００１７】しかしながらこれらの先行技術では、絶縁
性と電磁干渉シールド効果を併せて持たせるための多層
構造樹脂層を形成させるため、樹脂層形成の工程が複雑
になる。このことは、半導体装置のコスト低減の点で好
ましくない。However, in these prior arts, a resin layer forming process is complicated because a multi-layered resin layer is formed to have both an insulating property and an electromagnetic interference shielding effect. This is not preferable in terms of cost reduction of the semiconductor device.

【００１８】更に、先行技術例５のハイブリッドＩＣの
場合は、熱膨張率の小さい搭載部品、例えば、半導体素
子基体（Ｓｉ：３.５ppm/℃)，チップ抵抗体（アルミ
ナ：７ppm/℃)，チップコンデンサ（チタン酸バリウ
ム：１０ppm/℃)が、熱膨張率の大きい回路基板（Ａ
ｌ：２５ppm/℃)上にはんだ付けにより固着される。は
んだ付け部は搭載部品を基板上の所定位置に固定すると
ともに、上記ハイブリッドＩＣの配線及び熱放散路の役
割を担う。Furthermore, in the case of the hybrid IC of the prior art example 5, mounted components having a low coefficient of thermal expansion, for example, a semiconductor element substrate (Si: 3.5 ppm / ° C.), a chip resistor (alumina: 7 ppm / ° C.), A chip capacitor (barium titanate: 10 ppm / ° C) is used for a circuit board (A
l: 25 ppm / ° C). The soldering portion fixes the mounted component at a predetermined position on the board and plays a role of wiring and a heat dissipation path of the hybrid IC.

【００１９】しかしながら、上記ハイブリッドＩＣには
稼働（動作）時や休止時に伴う熱ストレスがくり返し印
加され、最終的にはんだ付け部の熱疲労破壊を生ずるに
至る。However, the above-mentioned hybrid IC is repeatedly subjected to thermal stress during operation (operation) or at rest, which eventually causes thermal fatigue fracture of the soldered portion.

【００２０】特に、回路基板に対してモールド樹脂の熱
膨張率が適切に調整されていない場合は、両者の接合界
面に過大な残留応力が内在することとなり、これに稼働
時や休止時に伴う熱応力が重畳されると、はんだ付け部
の熱疲労破壊が一層加速される。この熱疲労破壊が進む
と、断線，熱放散路の遮断等の悪影響を生ずる。この結
果、ハイブリッドＩＣはその回路機能を失う。In particular, when the coefficient of thermal expansion of the mold resin is not properly adjusted with respect to the circuit board, an excessive residual stress is present at the joint interface between the two, and this is accompanied by the heat generated during operation or at rest. When the stress is superimposed, the thermal fatigue fracture of the soldered portion is further accelerated. When this thermal fatigue fracture progresses, adverse effects such as disconnection and interruption of a heat dissipation path occur. As a result, the hybrid IC loses its circuit function.

【００２１】また、上記先行技術例５のハイブリッドＩ
Ｃの場合は、回路基板に対してモールド樹脂の熱膨張率
が適切に調整されていないと、両者の接合界面に過大な
残留応力が内在し、これに稼働時や休止時に伴う熱応力
が重畳されて、回路基板−モールド樹脂間の接合界面の
剥離が一層進行する。このような場合には、ハイブリッ
ドＩＣの内部に水分が侵入し、内部の回路機能を害す
る。The hybrid I of the above prior art example 5
In the case of C, if the coefficient of thermal expansion of the mold resin is not properly adjusted with respect to the circuit board, an excessive residual stress is present at the joint interface between the two, and the thermal stress caused during operation or at rest is superimposed thereon. As a result, the separation of the bonding interface between the circuit board and the mold resin further progresses. In such a case, moisture penetrates into the hybrid IC and impairs the internal circuit function.

【００２２】本発明の目的は、電磁的遮蔽機能を有しか
つ内蔵電子部品のはんだ接続部の耐熱疲労性と気密性に
優れる半導体装置を提供することにある。An object of the present invention is to provide a semiconductor device having an electromagnetic shielding function and having excellent thermal fatigue resistance and airtightness of a solder connection portion of a built-in electronic component.

【００２３】本発明の他の目的は、電磁的遮蔽機能を有
しかつ内蔵電子部品のはんだ接続部の耐熱疲労性と気密
性に優れる半導体装置の小型化および廉価化を図ること
にある。Another object of the present invention is to reduce the size and cost of a semiconductor device having an electromagnetic shielding function and having excellent thermal fatigue resistance and airtightness of a solder connection portion of a built-in electronic component.

【００２４】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【００２５】[0025]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。The following is a brief description of an outline of typical inventions disclosed in the present application.

【００２６】（１）配線基板と、前記配線基板に合金材
によって接続される一つ以上の部品と、前記配線基板の
所定部と前記部品を被覆する絶縁性樹脂からなる封止体
とを有し、前記合金材は９０wt％以上のＳｎにＳｂ，Ａ
ｇ，Ｚｎ，Ｉｎ，Ｃｕ及びＢｉの群から選択された１種
類以上の金属が添加（分散添加）された合金からなり、
前記封止体は有機樹脂に３５〜９５vol％の金属磁性体
粉末またはフェライト粉末が添加されかつ熱膨張率が１
４〜２０ppm/℃になっている。前記配線基板はＡｌ又は
Ｃｕからなる金属板の主面に絶縁層を介して配線が形成
された構造になっている。前記封止体はエポキシ樹脂
と、前記エポキシ樹脂に添加されたＦｅ粉末又はＦｅ，
Ｓｉ，Ａｌ，Ｎｉ，Ｍｏ，Ｍｎ，Ｃｕ，Ｃｒ及びＣｏの
群から選択された少なくとも１種類以上の金属を含む合
金粉末からなる金属磁性体粉末またはフェライト粉末か
らなっている。前記部品は半導体素子または受動素子も
しくは前記素子を組み込んだモジュールからなってい
る。(1) A wiring board, one or more parts connected to the wiring board by an alloy material, and a sealing part made of an insulating resin covering the predetermined part of the wiring board and the parts. The alloy material contains 90 wt% or more of Sn and Sb, A
an alloy to which at least one metal selected from the group consisting of g, Zn, In, Cu and Bi is added (dispersed);
The sealed body is obtained by adding 35 to 95 vol% of a metal magnetic powder or a ferrite powder to an organic resin and having a coefficient of thermal expansion of 1%.
It is 4 to 20 ppm / ° C. The wiring board has a structure in which wiring is formed on a main surface of a metal plate made of Al or Cu via an insulating layer. The sealing body is made of an epoxy resin and Fe powder or Fe, added to the epoxy resin.
It is made of a metal magnetic powder or ferrite powder made of an alloy powder containing at least one metal selected from the group consisting of Si, Al, Ni, Mo, Mn, Cu, Cr and Co. Said components consist of semiconductor elements or passive elements or modules incorporating said elements.

【００２７】（２）配線基板と、前記配線基板に合金材
によって接続される一つ以上の部品と、前記配線基板の
所定部と前記部品を被覆する絶縁性樹脂からなる封止体
とを有する半導体装置が、実装基板に合金材を介して接
続されてなる電子装置であり、前記部品を前記配線基板
に接続する合金材は９０wt％以上のＳｎにＳｂ，Ａｇ，
Ｚｎ，Ｉｎ，Ｃｕ及びＢｉの群から選択された１種類以
上の金属が添加された合金からなり、前記封止体は有機
樹脂に３５〜９５vol％の金属磁性体粉末またはフェラ
イト粉末が添加（分散添加）されかつ熱膨張率が１４〜
２０ppm/℃になり、前記半導体装置を前記実装基板に接
続する合金材の融点は前記部品を前記配線基板に接続す
る合金材の融点よりも低く構成されている。前記封止体
はエポキシ樹脂と、前記エポキシ樹脂に添加されたＦｅ
粉末又はＦｅ，Ｓｉ，Ａｌ，Ｎｉ，Ｍｏ，Ｍｎ，Ｃｕ，
Ｃｒ及びＣｏの群から選択された少なくとも１種類以上
の金属を含む合金粉末からなる金属磁性体粉末またはフ
ェライト粉末からなっている。前記部品は半導体素子ま
たは受動素子もしくは前記素子を組み込んだモジュール
からなっている。前記配線基板はＡｌ又はＣｕからなる
金属板の主面に絶縁層を介して配線が形成された構造に
なっている。(2) It has a wiring board, one or more parts connected to the wiring board by an alloy material, and a predetermined portion of the wiring board and a sealing body made of an insulating resin covering the parts. An electronic device in which a semiconductor device is connected to a mounting substrate via an alloy material, wherein the alloy material for connecting the component to the wiring substrate is Sb, Ag, 90% by weight or more of Sn.
The encapsulant is made of an alloy to which at least one metal selected from the group consisting of Zn, In, Cu and Bi is added, and the encapsulant contains 35 to 95 vol% of a metal magnetic powder or a ferrite powder (dispersion). Added) and has a coefficient of thermal expansion of 14 to
The melting point of the alloy material for connecting the semiconductor device to the mounting board is lower than the melting point of the alloy material for connecting the component to the wiring board. The sealing body is made of an epoxy resin and Fe added to the epoxy resin.
Powder or Fe, Si, Al, Ni, Mo, Mn, Cu,
It is made of a magnetic metal powder or a ferrite powder made of an alloy powder containing at least one or more metals selected from the group consisting of Cr and Co. Said components consist of semiconductor elements or passive elements or modules incorporating said elements. The wiring board has a structure in which wiring is formed on a main surface of a metal plate made of Al or Cu via an insulating layer.

【００２８】前記（１）の手段によれば、（ａ）合金材
はＳｎを主成分とする合金であり、封止体を構成する樹
脂の熱膨張率は１４〜２０ppm/℃であることから、剛性
が大きく熱歪吸収性に優れる合金材の利点と、配線基板
に対してモールド樹脂の熱膨張率が適切に調整されてい
る利点とが調和して、はんだ付け部の熱疲労破壊が一層
抑制される。According to the means (1), (a) the alloy material is an alloy containing Sn as a main component, and the resin constituting the sealing body has a coefficient of thermal expansion of 14 to 20 ppm / ° C. The advantage of the alloy material, which has high rigidity and excellent thermal strain absorption, and the advantage that the coefficient of thermal expansion of the mold resin is appropriately adjusted with respect to the wiring board are harmonized, and the thermal fatigue fracture of the soldered part is further reduced. Is suppressed.

【００２９】（ｂ）配線基板はＡｌ又はＣｕからなる金
属板の主面に絶縁層を介して配線が形成された構造にな
っているが、合金材はＳｎを主成分とする合金であり、
封止体を構成する樹脂の熱膨張率は１４〜２０ppm/℃で
あることから、剛性が大きく熱歪吸収性に優れる合金材
の利点と、配線基板に対してモールド樹脂の熱膨張率が
適切に調整されている利点とが調和して、はんだ接続部
の熱疲労破壊が一層抑制される。すなわち、半導体装置
に内蔵する部品のはんだ接続部の耐熱疲労性と気密性が
付与される。(B) The wiring board has a structure in which wiring is formed on a main surface of a metal plate made of Al or Cu via an insulating layer, and the alloy material is an alloy containing Sn as a main component.
Since the coefficient of thermal expansion of the resin that constitutes the sealing body is 14 to 20 ppm / ° C, the advantages of an alloy material with high rigidity and excellent thermal strain absorption and the appropriate coefficient of thermal expansion of the mold resin with respect to the wiring board are appropriate. In accordance with the advantage adjusted in the above, the thermal fatigue fracture of the solder connection portion is further suppressed. That is, heat fatigue resistance and airtightness of the solder connection part of the component built in the semiconductor device are imparted.

【００３０】（ｃ）封止体は、有機樹脂（エポキシ樹
脂）と、この有機樹脂に適度に添加された金属磁性体粉
末またはフェライト粉末によって所定の絶縁性と電磁的
遮蔽効果を有する。したがって、半導体装置内部で発生
した雑音の外部への放出や、外部雑音の半導体装置内部
への浸入を防止できるため、半導体装置自体及び半導体
装置の周辺機器の誤動作を防止できる。(C) The sealing body has a predetermined insulating property and an electromagnetic shielding effect by an organic resin (epoxy resin) and a metallic magnetic powder or a ferrite powder appropriately added to the organic resin. Therefore, emission of noise generated inside the semiconductor device to the outside and penetration of external noise into the semiconductor device can be prevented, so that malfunction of the semiconductor device itself and peripheral devices of the semiconductor device can be prevented.

【００３１】（ｄ）配線基板はＡｌ又はＣｕからなる金
属板の主面に絶縁層を介して配線が形成された構造にな
っているとともに、前記（ｃ）のように封止体内には金
属磁性体粉末またはフェライト粉末が添加されているこ
とから、電磁的遮蔽機能の向上を図ることができる。(D) The wiring board has a structure in which wiring is formed on the main surface of a metal plate made of Al or Cu via an insulating layer, and as shown in FIG. Since the magnetic powder or the ferrite powder is added, the electromagnetic shielding function can be improved.

【００３２】（ｅ）１層の絶縁性樹脂からなる封止体で
部品，合金材及び配線基板を被覆する構造であり、あら
かじめ用意するベースやキャップで封止体を形成しない
ことから、半導体装置の小型化が図れるとともに製造コ
ストの低減が図れる。(E) A structure in which a component, an alloy material, and a wiring board are covered with a sealing body made of one layer of insulating resin, and since the sealing body is not formed by a base or cap prepared in advance, the semiconductor device And the manufacturing cost can be reduced.

【００３３】（ｆ）半導体装置の小型化から配線長が短
縮でき、高周波特性に優れた半導体装置になる。(F) The semiconductor device can be reduced in size and the wiring length can be reduced, and the semiconductor device has excellent high-frequency characteristics.

【００３４】（ｇ）配線基板（配線金属基板）に対して
封止体（絶縁性樹脂）の熱膨張率が適切に調整されてい
ることによって配線基板と封止体間の接合界面の剥離が
一層抑制され、耐湿性の優れた半導体装置になる。(G) Since the coefficient of thermal expansion of the sealing body (insulating resin) is appropriately adjusted with respect to the wiring board (metal wiring board), peeling of the bonding interface between the wiring board and the sealing body is prevented. The semiconductor device is further suppressed and has excellent moisture resistance.

【００３５】前記（２）の手段によれば、前記手段
（１）の構成による半導体装置が電子装置の実装基板に
合金材を介して固定されていることから、前記手段
（１）による半導体装置が有する効果を有した電子装置
になる。According to the means (2), since the semiconductor device according to the structure of the means (1) is fixed to the mounting board of the electronic device via the alloy material, the semiconductor device according to the means (1) is used. An electronic device having the effects of the present invention.

【００３６】また、前記手段（１）の構成による半導体
装置が電子装置の実装基板に合金材（第２合金材）を介
して固定されているが、この合金材（第２合金材）の融
点は、前記半導体装置の部品を配線基板（配線金属基
板）に接続する合金材（第１合金材）の融点に比較して
低くなっていることから、電子装置の製造における半導
体装置の実装基板への接続時、前記第１合金材の融点よ
りも低い温度で接続を行うことによって半導体装置の部
品の合金材（第１合金材）を溶融させることなく接続で
きる。The semiconductor device having the structure of the means (1) is fixed to the mounting substrate of the electronic device via an alloy material (second alloy material). The melting point of this alloy material (second alloy material) is fixed. Is lower than the melting point of the alloy material (first alloy material) that connects the components of the semiconductor device to the wiring board (wiring metal board). By connecting at a temperature lower than the melting point of the first alloy material, the connection can be made without melting the alloy material (first alloy material) of the component of the semiconductor device.

【００３７】[0037]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for describing the embodiments of the present invention, components having the same functions are denoted by the same reference numerals, and their repeated description will be omitted.

【００３８】（実施形態１）図１乃至図１４は本発明の
一実施形態（実施形態１）である半導体装置に係わる図
である。(Embodiment 1) FIGS. 1 to 14 relate to a semiconductor device according to an embodiment (Embodiment 1) of the present invention.

【００３９】本実施形態１の半導体装置４０は、図１に
示すように、金属板１の一表面（主面：図中上面）に絶
縁層２を介して配線層３が選択形成された配線基板（配
線金属基板：回路基板）１０上に、半導体素子２１や、
チップ抵抗２２やチップコンデンサ２３などからなる受
動素子、さらには端子（リード）２４が、Ｓｎを主成分
としＳｂ，Ａｇ，Ｚｎ，Ｉｎ，Ｃｕ及びＢｉの群から選
択された１種類以上の金属が添加された合金材（第１合
金材）２５によって導電的及び機械的に固着されてい
る。As shown in FIG. 1, the semiconductor device 40 of the first embodiment has a wiring in which a wiring layer 3 is selectively formed on one surface (main surface: upper surface in the drawing) of a metal plate 1 via an insulating layer 2. On a substrate (wiring metal substrate: circuit board) 10, a semiconductor element 21,
The passive element including the chip resistor 22 and the chip capacitor 23, and the terminal (lead) 24 are made of at least one metal selected from the group consisting of Sb, Ag, Zn, In, Cu and Bi, having Sn as a main component. It is electrically and mechanically fixed by the added alloy material (first alloy material) 25.

【００４０】前記金属板１は、特に限定はされないが、
アルミニウム板からなり、その大きさは縦２０.５ｍ
ｍ，横３８ｍｍ，厚さ１.５ｍｍになっている。金属板
１は放熱性等をも考慮し、銅板でもよい。Although the metal plate 1 is not particularly limited,
It is made of aluminum plate and measures 20.5m in height.
m, width 38 mm, thickness 1.5 mm. The metal plate 1 may be a copper plate in consideration of heat dissipation and the like.

【００４１】前記絶縁層２は、例えば絶縁性のエポキシ
樹脂からなり、その厚さは８０μｍになっている。The insulating layer 2 is made of, for example, an insulating epoxy resin and has a thickness of 80 μm.

【００４２】前記配線層３は、例えば厚さ７０μｍの銅
層からなっている。この銅層は、金属板１の主面全域に
設けられた絶縁層２上に形成した銅層を選択的にエッチ
ングすることによって形成される。なお、前記配線層３
は絶縁層を介して数層に形成する多層構造であってもよ
い。The wiring layer 3 is made of, for example, a copper layer having a thickness of 70 μm. This copper layer is formed by selectively etching the copper layer formed on the insulating layer 2 provided over the entire main surface of the metal plate 1. The wiring layer 3
May have a multilayer structure formed in several layers via an insulating layer.

【００４３】前記半導体素子２１は、例えばシリコン
（Ｓｉ）からなり、パワーＭＯＳＦＥＴ等の能動素子が
組み込まれている。The semiconductor element 21 is made of, for example, silicon (Si), and incorporates an active element such as a power MOSFET.

【００４４】半導体素子２１の図示しない電極と、前記
配線層３の所定部分（ボンディングパッド部分）は、導
電性の金属線（ワイヤ）で接続されている。前記ワイヤ
２６は、例えばアルミニウム線からなり、超音波ボンデ
ィングによって接続されている。An electrode (not shown) of the semiconductor element 21 and a predetermined portion (bonding pad portion) of the wiring layer 3 are connected by a conductive metal wire (wire). The wire 26 is made of, for example, an aluminum wire and is connected by ultrasonic bonding.

【００４５】前記チップ抵抗２２は、例えばアルミナ基
板上に抵抗膜を形成した構造になっている。また、前記
チップコンデンサ２３は、例えばチタン酸バリウム層と
銀層との積層体構造になっている。また、端子（リー
ド）２４はリン青銅からなっている。The chip resistor 22 has a structure in which a resistance film is formed on, for example, an alumina substrate. The chip capacitor 23 has, for example, a laminate structure of a barium titanate layer and a silver layer. The terminals (leads) 24 are made of phosphor bronze.

【００４６】また、前記合金材（第１合金材）２５は、
例えばＳｎ−５wt%Ｓｂ材からなる厚さ２０〜１００μ
ｍの合金材２５からなり、各部品の電極と配線層３を電
気的かつ機械的に接続している。The alloy material (first alloy material) 25 is
For example, a thickness of 20 to 100 μm made of Sn-5wt% Sb material
The electrode 25 of each component is electrically and mechanically connected to the wiring layer 3.

【００４７】前記半導体素子２１，チップ抵抗２２，チ
ップコンデンサ２３，リード２４等の部品（搭載部品）
２１，２２，２３，２４、合金材２５、ワイヤ２６およ
び配線金属基板１０は、封止体３０によって封止されて
いる。金属板１の裏面は前記封止体３０から露出するよ
うになっている。Parts (mounted parts) such as the semiconductor element 21, chip resistor 22, chip capacitor 23, lead 24, etc.
21, 22, 23, 24, the alloy material 25, the wires 26, and the wiring metal substrate 10 are sealed by a sealing body 30. The back surface of the metal plate 1 is exposed from the sealing body 30.

【００４８】前記封止体３０は、絶縁性の有機樹脂に３
５〜９５vol％の金属磁性体粉末またはフェライト粉末
を分散添加し、熱膨張率が１４〜２０ppm/℃に調整され
ている。一例としては、モールド樹脂３０はエポキシ樹
脂に金属磁性体粉末３２としての鉄粉末が４０vol％添
加され、熱膨張率が１６ppm/℃に調整されている。ま
た、モールド樹脂３０の厚さは２ｍｍになっている。The sealing body 30 is made of an insulating organic resin.
5 to 95 vol% of a metal magnetic powder or a ferrite powder is dispersed and added, and the coefficient of thermal expansion is adjusted to 14 to 20 ppm / ° C. As an example, the mold resin 30 is prepared by adding 40 vol% of iron powder as the metal magnetic powder 32 to epoxy resin, and adjusting the coefficient of thermal expansion to 16 ppm / ° C. The thickness of the mold resin 30 is 2 mm.

【００４９】換言するならば、本実施形態１による半導
体装置は、金属（例えば，アルミニウム)板の主面に絶
縁層（例えば，エポキシ樹脂層）を介して配線層(例え
ば，銅配線)が選択形成された配線基板（回路基板）上
に、半導体素子，受動素子，端子の群から選択された少
なくとも一つを含む搭載部品が、合金材２５によって固
着され、これらの配線基板及び搭載部品並びに合金材
が、エポキシ樹脂に３５〜９５vol％の金属磁性体粉末
またはフェライト粉末を分散したトランスファモールド
による封止体（モールド樹脂)で被覆されていることを
第１の特徴とする。In other words, in the semiconductor device according to the first embodiment, a wiring layer (for example, copper wiring) is selected on the main surface of a metal (for example, aluminum) plate via an insulating layer (for example, epoxy resin layer). A mounting component including at least one selected from the group consisting of a semiconductor element, a passive element, and a terminal is fixed on the formed wiring board (circuit board) by an alloy material 25, and the wiring board, the mounting component, and the alloy are mounted. The first characteristic is that the material is covered with a sealing body (mold resin) by transfer molding in which 35 to 95 vol% of a metal magnetic substance powder or a ferrite powder is dispersed in an epoxy resin.

【００５０】そして特に、後述するように合金材を９０
wt％以上のＳｎに、Ｓｂ，Ａｇ，Ｚｎ，Ｉｎ，Ｃｕ及び
Ｂｉの群から選択された１種類以上の金属が添加された
合金とする点、及びモールド樹脂の熱膨張率が１４〜２
０ppm/℃に調整される点に第２の特徴がある。In particular, as described later, the alloy material is
An alloy in which at least one type of metal selected from the group consisting of Sb, Ag, Zn, In, Cu and Bi is added to Sn of at least wt%, and the coefficient of thermal expansion of the mold resin is 14 to 2
The second feature resides in that it is adjusted to 0 ppm / ° C.

【００５１】さらに、本実施形態１の半導体装置４０の
特徴について詳しく説明する。Further, features of the semiconductor device 40 according to the first embodiment will be described in detail.

【００５２】本実施形態１の半導体装置４０における封
止体（モールド樹脂）３０は、半導体装置４０を電磁的
に遮蔽することにより、半導体装置４０の内部で発生し
た雑音が外部へ放出すること、又は外部で発生した雑音
が半導体装置４０の内部に浸入することを防止するため
のものであり、本質的に電磁波に対する高い遮蔽効果を
有している必要がある。The sealing body (mold resin) 30 in the semiconductor device 40 according to the first embodiment is configured to electromagnetically shield the semiconductor device 40 to emit noise generated inside the semiconductor device 40 to the outside. Alternatively, it is for preventing noise generated outside from entering the inside of the semiconductor device 40, and is required to essentially have a high shielding effect against electromagnetic waves.

【００５３】図２はモールド樹脂３０の構造を示す断面
模式図である。モールド樹脂３０はマトリックスとして
のエポキシ樹脂３１に金属磁性体粉末またはフェライト
粉末としての鉄（鉄粉末）３２を分散させたものであ
る。ここで、エポキシ樹脂３１は、搭載部品，合金材及
び配線基板を機械的に保護したり、気密的に封止するた
めの主要な役割を担う。また、金属磁性体粉末またはフ
ェライト粉末としての鉄３２は、電磁波を吸収して熱に
変換する役割を担う。FIG. 2 is a schematic sectional view showing the structure of the mold resin 30. The mold resin 30 is obtained by dispersing an iron (iron powder) 32 as a magnetic metal powder or a ferrite powder in an epoxy resin 31 as a matrix. Here, the epoxy resin 31 plays a main role for mechanically protecting the mounted components, the alloy material, and the wiring board and for hermetically sealing them. The iron 32 as the metal magnetic powder or the ferrite powder plays a role of absorbing electromagnetic waves and converting them into heat.

【００５４】図３はエポキシ樹脂３１に４０vol％の鉄
粉末３２を分散したモールド樹脂３０の電磁波透過特性
を示す。図４は電磁波の透過特性測定法の概略を示す図
である。FIG. 3 shows the electromagnetic wave transmission characteristics of the mold resin 30 in which 40 vol% of the iron powder 32 is dispersed in the epoxy resin 31. FIG. 4 is a diagram schematically showing a method for measuring the transmission characteristics of electromagnetic waves.

【００５５】透過特性は、電磁波源用発信器５１と電磁
波強度測定器（受信用素子)５２とに、それぞれループ
径２ｍｍ以下の電磁波送信用微少ループアンテナ５３及
び電磁波受信用微少ループアンテナ５４を接続した装置
を用い、電磁波送信用微少ループアンテナ５３と電磁波
受信用微少ループアンテナ５４の間に、前記モールド樹
脂と同一組成で同一厚さの試料５５を配置して測定し
た。The transmission characteristics are as follows. An electromagnetic wave transmitting micro loop antenna 53 and an electromagnetic wave receiving micro loop antenna 54 having a loop diameter of 2 mm or less are connected to an electromagnetic wave source transmitter 51 and an electromagnetic wave intensity measuring device (receiving element) 52, respectively. Using the apparatus described above, a sample 55 having the same composition and the same thickness as the mold resin was arranged between the minute loop antenna 53 for electromagnetic wave transmission and the minute loop antenna 54 for electromagnetic wave reception, and measured.

【００５６】この際、金属磁性体粉末またはフェライト
粉末が存在しないエポキシ樹脂からなるモールド樹脂板
（比較試料）の場合の電磁界強度と比較した。At this time, the electromagnetic field strength was compared with that of a mold resin plate (comparative sample) made of an epoxy resin in which no metal magnetic substance powder or ferrite powder was present.

【００５７】図３の電磁波透過強度は、発信側強度を基
準にした場合の受信側強度として表される。測定結果に
よれば、周波数０.１〜１.５ＧHzの範囲で、本実施形態
１のモールド樹脂３０の場合（曲線Ａ)は、大部分の電
磁波が透過している比較試料のモールド樹脂板（曲線
Ｂ)に比べ、大幅な強度低下（遮蔽効果)が観測される。The electromagnetic wave transmission intensity shown in FIG. 3 is expressed as the intensity on the receiving side based on the intensity on the transmitting side. According to the measurement results, in the case of the mold resin 30 of the first embodiment (curve A) in the frequency range of 0.1 to 1.5 GHz, the mold resin plate of the comparative sample through which most of the electromagnetic waves are transmitted (curve A) Compared with the curve B), a significant decrease in intensity (shielding effect) is observed.

【００５８】また、図５はエポキシ樹脂３１に添加する
鉄粉末３２の量を変化させた場合のモールド樹脂３０の
電磁波透過特性を示す。FIG. 5 shows the electromagnetic wave transmission characteristics of the mold resin 30 when the amount of the iron powder 32 added to the epoxy resin 31 is changed.

【００５９】電磁波透過強度は、鉄粉末添加量の少ない
領域では大きく、添加量を増すにつれ低下している。特
に、添加量が３５vol％以上の領域では−４５dB以下と
極めて優れた遮蔽効果が得られる。したがって、本発明
では、モールド樹脂３０に電磁波に対する遮蔽性能を確
実に付与する観点から、好ましくは金属磁性体粉末また
はフェライト粉末の添加量を３５vol％以上に調整する
ことが重要である。The electromagnetic wave transmission intensity is high in the region where the amount of iron powder added is small, and decreases as the amount of addition increases. In particular, in the region where the addition amount is 35 vol% or more, an extremely excellent shielding effect of -45 dB or less can be obtained. Therefore, in the present invention, it is important to preferably adjust the addition amount of the metallic magnetic powder or the ferrite powder to 35 vol% or more from the viewpoint of reliably providing the mold resin 30 with the shielding performance against electromagnetic waves.

【００６０】一方，半導体装置の正常な回路動作を維持
するためには、搭載部品２１，２２，２３，２４、合金
材２５、ワイヤ２６及び配線層３の相互間は、モールド
樹脂３０の領域を経路にして電気的に接続されてはなら
ない。換言すると、モールド樹脂３０には適正な電気絶
縁性が付与される必要がある。On the other hand, in order to maintain the normal circuit operation of the semiconductor device, the area of the mold resin 30 is set between the mounted components 21, 22, 23, 24, the alloy material 25, the wires 26 and the wiring layer 3. It must not be electrically connected as a path. In other words, the mold resin 30 needs to be provided with appropriate electric insulation.

【００６１】図６は本実施形態１の半導体装置４０にお
ける端子２４間の電圧−電流特性を示すグラフである。
ここで、端子２４に連なる配線層３の間隔は０.５ｍｍ
そして配線層３間の対向長は約１０ｍｍであり、モール
ド樹脂３０における鉄粉末３２の添加量は４０vol％で
ある。FIG. 6 is a graph showing voltage-current characteristics between terminals 24 in the semiconductor device 40 of the first embodiment.
Here, the interval between the wiring layers 3 connected to the terminals 24 is 0.5 mm.
The facing length between the wiring layers 3 is about 10 mm, and the amount of the iron powder 32 added to the mold resin 30 is 40 vol%.

【００６２】本実施形態１の半導体装置４０におけるモ
ールド樹脂３０の場合（曲線Ａ)は、リーク電流は端子
間の印加電圧が１００Ｖで約１０μＡ、５００Ｖで６０
μＡである。この値は、金属磁性体粉末またはフェライ
ト粉末を添加しない比較試料のモールド樹脂を適用した
半導体装置の場合（曲線Ｂ)に比べてわずかに大きいけ
れども、半導体装置を実用する上で障害になるものでは
ない。In the case of the mold resin 30 in the semiconductor device 40 of the first embodiment (curve A), the leakage current is about 10 μA when the applied voltage between terminals is 100 V, and 60 when the applied voltage between terminals is 500 V
μA. Although this value is slightly larger than the case of the semiconductor device to which the mold resin of the comparative sample to which the metal magnetic powder or the ferrite powder is not added (curve B), it does not hinder the practical use of the semiconductor device. Absent.

【００６３】このように、本実施形態１の半導体装置４
０におけるモールド樹脂３０構造でも、金属磁性体粉末
またはフェライト粉末を添加しないモールド樹脂の場合
に比べて、遜色ない絶縁性を確保できる。As described above, the semiconductor device 4 of the first embodiment
Even with the structure of the mold resin 30 at 0, it is possible to secure insulation comparable to that of the mold resin without addition of the metal magnetic powder or ferrite powder.

【００６４】図７は半導体装置４０の端子２４間におけ
るリーク電流のモールド樹脂３０中における鉄粉末３２
の添加量依存性を示すグラフである。FIG. 7 shows an example of the leakage current between the terminals 24 of the semiconductor device 40.
3 is a graph showing the dependence on the amount of addition.

【００６５】印加電圧１００Ｖにおけるリーク電流は、
鉄粉末添加量の少ない領域では小さく、添加量の多い領
域で増えている。リーク電流の増加は、添加量を増すに
つれ導電粒子である鉄粉末３２相互間の絶縁距離が狭め
られることに基づく。しかしながら、特に添加量が９５
vol％までは数十μＡ以下と、半導体装置を実用する上
で支障のない優れた絶縁性が得られる。The leak current at an applied voltage of 100 V is:
It is small in the region where the amount of iron powder added is small, and increases in the region where the amount of iron powder is large. The increase in the leak current is based on the fact that the insulation distance between the iron powders 32, which are conductive particles, is reduced as the amount of addition increases. However, especially when the addition amount is 95
With up to several tens of μA up to vol%, excellent insulating properties that do not hinder practical use of the semiconductor device can be obtained.

【００６６】したがって、本発明では、モールド樹脂３
０に電気絶縁性を確実に付与する観点から、好ましくは
金属磁性体粉末またはフェライト粉末の添加量を９５vo
l％以下に調整することが重要である。Therefore, in the present invention, the molding resin 3
From the viewpoint of reliably providing electrical insulation to 0, preferably, the addition amount of the metallic magnetic powder or ferrite powder is set to 95 vo.
It is important to adjust to l% or less.

【００６７】以上のように、本実施形態１の構造のモー
ルド樹脂３０を適用した場合は、金属磁性体粉末または
フェライト粉末を添加しないモールド樹脂を適用した場
合に比べ、電磁波に対する優れた遮蔽効果と優れた電気
絶縁性を持たせることができる。As described above, when the mold resin 30 having the structure of the first embodiment is applied, an excellent shielding effect against electromagnetic waves is obtained as compared with the case where the mold resin to which the metallic magnetic powder or the ferrite powder is not added is applied. Excellent electrical insulation can be provided.

【００６８】金属磁性体粉末またはフェライト粉末とし
ての鉄の代替物質としては、珪素鋼（Ｆｅ−４wt％Ｓ
ｉ)，方向性珪素鋼（Ｆｅ−３wt％Ｓｉ)，アルパーム
（Ｆｅ−１６wt％Ａｌ)，センダスト（Ｆｅ−５wt％Ａ
ｌ−１０wt％Ｓｉ)，７８パーマロイ（Ｆｅ−７８.５wt
％Ｎｉ)，スーパーマロイ（Ｆｅ−５wt％Ｍｏ−７９wt
％Ｎｉ−０.３wt％Ｍｎ)，ミューメタル（Ｆｅ−５wt％
Ｃｕ−２wt％Ｃｒ−７７wt％Ｎｉ)，パーメンダー（Ｆ
ｅ−５０wt％Ｃｏ)，４５−２５パーミンバー（Ｆｅ−
４５wt％Ｎｉ−２５wt％Ｃｏ)を挙げることができる。As a substitute for iron as a magnetic metal powder or ferrite powder, silicon steel (Fe-4 wt% S
i), directional silicon steel (Fe-3wt% Si), alpalm (Fe-16wt% Al), sendust (Fe-5wt% A)
1-10wt% Si), 78 permalloy (Fe-78.5wt)
% Ni), Supermalloy (Fe-5wt% Mo-79wt)
% Ni-0.3 wt% Mn), mu metal (Fe-5 wt%)
Cu-2wt% Cr-77wt% Ni), Permender (F
e-50 wt% Co), 45-25 perminver (Fe-
45 wt% Ni-25 wt% Co).

【００６９】これらの代替物質を単独で、あるいは鉄や
上記代替物質を任意に組み合わせて添加することも可能
である。このような場合でも、モールド樹脂３０に優れ
た電磁波遮蔽性能と電気絶縁性を付与することができ
る。It is also possible to add these alternative substances alone or in combination with iron or any of the above alternative substances. Even in such a case, the mold resin 30 can be provided with excellent electromagnetic wave shielding performance and electrical insulation.

【００７０】表１は代替金属磁性体粉末またはフェライ
ト粉末３２を添加したモールド樹脂３０の電磁波透過強
度及びリーク電流を示す。粉末の添加量は４０vol％で
あり、マトリックスとしての樹脂３１はエポキシであ
る。いずれの粉末の場合も、優れた電磁波遮蔽効果と電
気絶縁性が得られている。Table 1 shows the electromagnetic wave transmission intensity and the leakage current of the mold resin 30 to which the alternative metal magnetic powder or the ferrite powder 32 was added. The amount of the powder added was 40 vol%, and the resin 31 as the matrix was epoxy. In each case, an excellent electromagnetic wave shielding effect and electrical insulation were obtained.

【００７１】[0071]

【表１】 [Table 1]

【００７２】以上まで説明した本発明の第１の特徴点に
基づき、半導体装置内部で発生した雑音の外部への放出
と、外部雑音の半導体装置内部への浸入を防止できるた
め、半導体装置自体及び半導体装置の周辺機器の誤動作
を防止できる。また、モールド樹脂３０に優れた電気絶
縁性が付与されているため、半導体装置の正常な回路動
作がなされる。Based on the first characteristic point of the present invention described above, it is possible to prevent the noise generated inside the semiconductor device from being emitted to the outside and the external noise from entering the inside of the semiconductor device. Malfunction of peripheral devices of the semiconductor device can be prevented. In addition, since the mold resin 30 is provided with excellent electric insulation, a normal circuit operation of the semiconductor device is performed.

【００７３】本発明における合金材２５は搭載部品を導
電的かつ強固に固着するためのものであり、本質的に高
い熱疲労破壊耐量を有している必要がある。The alloy material 25 according to the present invention is for electrically and firmly fixing the mounted component, and is required to have an essentially high thermal fatigue resistance.

【００７４】図８は相互に異なる物質を添加した合金材
の熱疲労破壊耐量を示すグラフである。合金材２５の熱
疲労破壊耐量を、半導体素子２１から金属板１に至る放
熱経路間の熱抵抗の温度サイクル数依存性として表して
いる。この評価に用いた半導体装置には樹脂モールドは
施していない。FIG. 8 is a graph showing the thermal fatigue resistance of alloys to which different substances are added. The resistance to thermal fatigue fracture of the alloy material 25 is expressed as the temperature cycle number dependency of the thermal resistance between the heat radiation paths from the semiconductor element 21 to the metal plate 1. No resin mold was applied to the semiconductor device used in this evaluation.

【００７５】同グラフにおいて、曲線ＡはＳｎ−５wt％
Ｓｂ（合金材Ａ)、曲線ＢはＰｂ−６０wt％Ｓｎ（合金
材Ｂ)、そして曲線ＣはＰｂ−５wt％Ｓｎ（合金材Ｃ)を
それぞれ適用した場合を示す。In the graph, curve A is Sn-5 wt%.
Sb (alloy material A), curve B shows the case where Pb-60 wt% Sn (alloy material B), and curve C shows the case where Pb-5 wt% Sn (alloy material C) was applied.

【００７６】合金材Ａの場合、熱抵抗の増大は温度サイ
クル数１０００回以上で生じている。In the case of the alloy material A, the increase in thermal resistance occurs when the number of temperature cycles is 1,000 or more.

【００７７】一方、合金材Ｂ及びＣの場合は、５０回あ
たりから変動し始めている。熱抵抗増大は熱的変動にと
もなう疲労破壊によってはんだ層にクラックを生じ、こ
れによる放熱経路の遮断によってもたらされる。On the other hand, in the case of the alloy materials B and C, the fluctuation starts from about 50 times. The increase in thermal resistance is caused by cracks in the solder layer due to fatigue failure due to thermal fluctuations, thereby interrupting the heat dissipation path.

【００７８】このように、本実施形態１に係る合金材Ａ
を適用した場合は、従来の部品搭載用はんだ材Ｂ及びＣ
を適用した場合に比べ、優れた熱疲労破壊耐量を示して
いる。As described above, the alloy material A according to the first embodiment is
Is applied, conventional solder materials B and C for component mounting are used.
In comparison with the case where is applied, the resistance to thermal fatigue fracture is excellent.

【００７９】これは、Ｓｎ−５wt％Ｓｂ材の剛性がＰｂ
−６０wt％Ｓｎ材やＰｂ−５wt％Ｓｎ材より高く、塑性
変形し難い（歪を生じ難い)材料であることに基づく。This is because the rigidity of the Sn-5 wt% Sb material is Pb
It is higher than the -60 wt% Sn material and the Pb-5 wt% Sn material, and is based on the fact that the material is hardly plastically deformed (strain is hardly generated).

【００８０】合金材ＡとしてのＳｎ−５wt％Ｓｂ材の代
替物としては、例えばＳｎ−３.５wt％Ａｇ，Ｓｎ−３.
５wt％Ａｇ−１.５wt％Ｉｎ，Ｓｎ−８.５wt％Ｚｎ−
１.５wt％Ｉｎ，Ｓｎ−４wt％Ａｇ−２wt％Ｚｎ−２wt
％Ｂｉ，Ｓｎ−４.５wt％Ｃｕ，Ｓｎ−４wt％Ｃｕ−３w
t％Ａｇ，Ｓｎ−２wt％Ｓｂ−１wt％Ｃｕ−２wt％Ａｇ
−２wt％Ｚｎ等がある。As an alternative to the Sn-5 wt% Sb material as the alloy material A, for example, Sn-3.5 wt% Ag, Sn-3.
5 wt% Ag-1.5 wt% In, Sn-8.5 wt% Zn-
1.5 wt% In, Sn-4 wt% Ag-2 wt% Zn-2 wt
% Bi, Sn-4.5 wt% Cu, Sn-4 wt% Cu-3 w
t% Ag, Sn-2wt% Sb-1wt% Cu-2wt% Ag
-2 wt% Zn.

【００８１】すなわち、Ｓｎを主成分（９０wt％以上)
とし、これにＳｂ，Ａｇ，Ｚｎ，Ｉｎ，Ｃｕ及びＢｉの
群から選択された１種類以上の金属が添加された合金材
である。このような合金材にはＰｂが用いられておら
ず、副次的な効果としてＰｂの毒性に基づく環境汚染問
題を解消するのに役立つ。That is, Sn is the main component (90 wt% or more)
This is an alloy material to which one or more metals selected from the group consisting of Sb, Ag, Zn, In, Cu and Bi are added. Since Pb is not used in such an alloy material, it contributes to solving an environmental pollution problem based on the toxicity of Pb as a secondary effect.

【００８２】ところで、本実施形態１におけるモールド
樹脂３０は、搭載部品を機械的に保護したり、耐湿性を
向上させるための封止である。また、モールド樹脂３０
は、配線基板１０と一体化されるものであり、この場合
の一体化界面に内部応力が導入されないことが望まし
い。Incidentally, the mold resin 30 in the first embodiment is a seal for mechanically protecting the mounted components and improving the moisture resistance. Also, the mold resin 30
Is integrated with the wiring board 10, and it is desirable that no internal stress be introduced into the integrated interface in this case.

【００８３】この第１の理由は、配線基板１０上に搭載
部品（２１，２２，２３，２４)がはんだ付け搭載され
ており、これらの部品を固着する合金材２５に、前記搭
載部品を介して一体化にともなう内部応力が導入される
と、その後の稼働時や休止時の温度変化に起因する応力
が重畳されるため、合金材２５の熱疲労破壊が生じやす
くなるためである。The first reason is that the mounted components (21, 22, 23, 24) are mounted on the wiring board 10 by soldering, and an alloy material 25 for fixing these components is attached via the mounted component. This is because, when the internal stress accompanying the integration is introduced, the stress caused by the temperature change at the time of subsequent operation or at rest is superimposed, so that the thermal fatigue fracture of the alloy material 25 is likely to occur.

【００８４】そして、第２の理由は、モールド樹脂３０
と配線基板１０との一体化界面２７（図１参照）に内部
応力を内蔵すると、その後の稼働時や休止時の温度変化
に起因する応力が重畳されて過大な界面応力を生じ、部
品搭載面側や周面側の界面２７の剥離に至る。この結
果、稼働環境下の水分が界面２７を通じてモールド樹脂
３０の内部に侵入し、配線層３，半導体素子２１，チッ
プ抵抗２２及びチップコンデンサ２３，端子２４，合金
材２５，金属線２６を腐食させ、半導体装置４０の正常
な回路機能を損ねるからである。The second reason is that the molding resin 30
When the internal stress is built into the integrated interface 27 (see FIG. 1) between the component and the wiring board 10, the stress caused by the temperature change during operation or at rest is superimposed to generate excessive interface stress, and the component mounting surface Of the interface 27 on the side and the peripheral surface. As a result, moisture in the operating environment enters the mold resin 30 through the interface 27, and corrodes the wiring layer 3, the semiconductor element 21, the chip resistor 22, the chip capacitor 23, the terminal 24, the alloy material 25, and the metal wire 26. This is because the normal circuit function of the semiconductor device 40 is impaired.

【００８５】図９は本実施形態１の半導体装置４０にお
けるモールド樹脂３０と配線基板１０とからなる一体化
物のそり量を示すクラフである。FIG. 9 is a graph showing the amount of warpage of an integrated product including the molding resin 30 and the wiring board 10 in the semiconductor device 40 of the first embodiment.

【００８６】ここで、配線基板１０の寸法は２０.５ｍ
ｍ×３８ｍｍ×１.５ｍｍ、トランスファモールドによ
るモールド樹脂３０の厚さは平均２ｍｍである。Here, the size of the wiring board 10 is 20.5 m.
mx 38 mm x 1.5 mm, and the average thickness of the mold resin 30 by transfer molding is 2 mm.

【００８７】グラフの縦軸は配線基板１０の長手方向
（３８ｍｍ)のそり量を表し、プラスの値は配線基板１
０側が凸になる形状を、マイナスの値は配線基板１０側
が凹になる形状を意味する。更に、横軸はモールド樹脂
３０の熱膨張率を表している。一体化物のそり量は、モ
ールド樹脂３０の熱膨張率が大きくなるにつれプラスの
大きな値を示している。この際、配線基板１０の初期そ
り量は２０μｍ（図中の破線)である。The vertical axis of the graph represents the amount of warpage in the longitudinal direction (38 mm) of the wiring board 10, and a positive value represents the wiring board 1.
A negative value means a shape that becomes convex, and a negative value means a shape that makes the wiring substrate 10 concave. Further, the horizontal axis represents the coefficient of thermal expansion of the mold resin 30. The amount of warpage of the integrated product shows a large positive value as the coefficient of thermal expansion of the mold resin 30 increases. At this time, the initial warpage of the wiring board 10 is 20 μm (broken line in the figure).

【００８８】同グラフにおいて、そり量の点からのみ考
察すれば、例えばモールド後に界面内部応力が導入され
ないようにするためには、モールド後の一体化物のそり
量が配線基板１０の初期そり量に近似させる（望ましく
は±１０μｍ以内，領域Ｒ)必要がある。このような観
点から判断すると、モールド樹脂３０の熱膨張率は１０
〜２０ppm/℃であることが望ましい。In the same graph, considering only the warpage amount, for example, in order to prevent the interface internal stress from being introduced after the molding, the warpage amount of the integrated product after the molding is reduced to the initial warpage amount of the wiring substrate 10. It is necessary to approximate (preferably within ± 10 μm, region R). Judging from such a viewpoint, the coefficient of thermal expansion of the mold resin 30 is 10
Desirably, it is 20 ppm / ° C.

【００８９】しかしながら、本発明者らの各種試験で
は、本発明に係る合金材２５を適用する場合は、熱膨張
率は１４〜２０ppm/℃の範囲に選択されるのが望ましい
ことが判明した。However, in various tests by the present inventors, it has been found that when the alloy material 25 according to the present invention is applied, it is desirable that the coefficient of thermal expansion be selected in the range of 14 to 20 ppm / ° C.

【００９０】[0090]

【表２】 [Table 2]

【００９１】表２は適用したモールド樹脂の熱膨張率と
各種試験による半導体装置の耐久性能の関係を示す。Table 2 shows the relationship between the coefficient of thermal expansion of the applied mold resin and the durability of the semiconductor device according to various tests.

【００９２】温度サイクル試験では、半導体装置４０に
−５５／１５０℃の温度変化を与え、合金材２５の熱疲
労破断による回路機能の劣化状況を追跡している。熱膨
張率６〜１３ppm/℃の領域及び２５ppm/℃の場合では，
いずれも５０００回以下の温度サイクルで回路機能の劣
化を生じている。これに対し１４〜２０ppm/℃の範囲で
は、いずれの試料も１００００回以上の温度サイクルを
与えても回路機能の劣化は生じていない。In the temperature cycle test, a temperature change of −55 / 150 ° C. is applied to the semiconductor device 40, and the deterioration state of the circuit function due to the thermal fatigue rupture of the alloy material 25 is tracked. In the range of thermal expansion coefficient 6 ~ 13ppm / ℃ and 25ppm / ℃,
In any case, the circuit function is deteriorated at a temperature cycle of 5000 times or less. On the other hand, in the range of 14 to 20 ppm / ° C., the circuit function did not deteriorate even if all the samples were subjected to 10,000 or more temperature cycles.

【００９３】また、高温高湿バイアス試験では、半導体
装置４０に８５℃，８５％ＲＨの雰囲気ストレスを与
え、更に配線層３と金属板１間に５００Ｖの直流電圧を
印加して、絶縁層２の電気的絶縁劣化状況を追跡してい
る。熱膨張率１３ppm/℃以下の領域及び２５ppm/℃の場
合では、いずれも２０００ｈ以下で絶縁劣化を生じてい
る。In the high-temperature and high-humidity bias test, an atmosphere stress of 85 ° C. and 85% RH is applied to the semiconductor device 40, and a DC voltage of 500 V is applied between the wiring layer 3 and the metal plate 1. The state of electrical insulation deterioration is tracked. In the case where the thermal expansion coefficient is 13 ppm / ° C. or less and the case where the thermal expansion coefficient is 25 ppm / ° C., insulation degradation occurs in 2000 h or less.

【００９４】これに対し１４〜２０ppm/℃の範囲では、
いずれの試料も５０００ｈ以上の試験によっても絶縁劣
化は観測されていない。On the other hand, in the range of 14 to 20 ppm / ° C.,
In any of the samples, no insulation deterioration was observed even in the test for 5000 hours or more.

【００９５】更に、プレッシャークッカ試験では、半導
体装置４０を１２１℃，２気圧の水蒸気雰囲気にさら
し、配線層３の短絡、搭載部品の化学的変質による半導
体装置の回路機能の劣化状況を追跡している。Further, in the pressure cooker test, the semiconductor device 40 is exposed to a water vapor atmosphere at 121 ° C. and 2 atm, and the deterioration of the circuit function of the semiconductor device due to the short circuit of the wiring layer 3 and the chemical deterioration of the mounted components is tracked. I have.

【００９６】熱膨張率１１ppm/℃以下の領域及び２５pp
m/℃の場合では、いずれも４００ｈ以下で回路機能の劣
化を生じている。A region having a thermal expansion coefficient of 11 ppm / ° C. or less and 25 pp
In the case of m / ° C., the circuit function was deteriorated at 400 hours or less.

【００９７】これに対し、１３〜２０ppm/℃の範囲で
は、いずれの試料も５００ｈ以上の試験によっても絶縁
劣化は観測されていない。On the other hand, in the range of 13 to 20 ppm / ° C., no insulation deterioration was observed in any of the samples even after the test for 500 hours or more.

【００９８】以上の試験を総合的に評価すると、望まし
いモールド樹脂３０の熱膨張率は１４〜２０ppm/℃の範
囲にあると言える。Comprehensively evaluating the above tests, it can be said that the desirable coefficient of thermal expansion of the mold resin 30 is in the range of 14 to 20 ppm / ° C.

【００９９】このように、合金材２５とモールド樹脂３
０の熱膨張率を選択する上記第２の特徴に基づき、半導
体装置４０に高いはんだ接続信頼性と優れた気密封止性
とを、上記第１の特徴に基づく効果（電磁波遮蔽性能，
電気絶縁性，小型化及び低コスト化)とともに付与でき
る。Thus, the alloy material 25 and the mold resin 3
Based on the second feature of selecting a coefficient of thermal expansion of 0, the semiconductor device 40 is provided with high solder connection reliability and excellent hermetic sealing performance by the effects (electromagnetic wave shielding performance,
Electrical insulation, miniaturization and cost reduction).

【０１００】モールド樹脂３０の熱膨張率の調整は、一
般的な手法によることが可能である。The adjustment of the coefficient of thermal expansion of the mold resin 30 can be performed by a general method.

【０１０１】すなわち、エポキシ樹脂に金属磁性体粉末
とともに熱膨張率調整材としてのガラス，シリカ，アル
ミナ等のセラミックス粉末を添加した後、これらを混練
して得た組成物がモールド樹脂３０になり得る。具体的
には、セラミックス粉末の添加量を調整することによ
り，熱膨張率を制御できる。That is, after adding a ceramic powder such as glass, silica, alumina or the like as a thermal expansion coefficient adjusting material to the epoxy resin together with the metal magnetic material powder, a composition obtained by kneading these may become the mold resin 30. . Specifically, the coefficient of thermal expansion can be controlled by adjusting the amount of ceramic powder added.

【０１０２】本実施形態１の実施態様によれば、配線基
板１０上に搭載部品２１，２２，２３，２４を合金材２
５により固着し、金属線２６を形成した後、トランスフ
ァモールドでモールド樹脂３０を形成することができ
る。According to the embodiment of the first embodiment, the mounted components 21, 22, 23, 24 are mounted on the wiring board 10 by the alloy material 2.
After the metal wires 26 are formed and fixed by the step 5, the molding resin 30 can be formed by transfer molding.

【０１０３】トランスファモールドの条件の一例として
は、下記の通りである。An example of the conditions for the transfer mold is as follows.

【０１０４】例えば樹脂タブレットの予備加熱温度を６
５℃、金型温度を１７５±５℃、金型クランプ力を１０
０ｔ、モールド圧力を８０kgf/cm2なる条件下でモール
ドし、次いで１７５±５℃で５ｈの条件下でキュアベー
クすることが可能である。For example, if the preheating temperature of the resin tablet is 6
5 ℃, mold temperature 175 ± 5 ℃, mold clamping force 10
It is possible to mold at 0 t under a condition of a molding pressure of 80 kgf / cm 2 and then cure and bake at 175 ± 5 ° C. for 5 hours.

【０１０５】また、配線基板１０上に搭載部品２１，２
２，２３，２４を合金材２５により固着し、金属線２６
を形成した後、例えばこれらに塗布したモールド用の樹
脂を１５０℃で２ｈの条件下で硬化熱処理する、いわゆ
るポッティング法により封止することも可能である。Also, the mounted components 21 and
2, 23, 24 are fixed by an alloy material 25, and a metal wire 26
After the formation, the resin for molding applied to these may be sealed by a so-called potting method in which a curing heat treatment is performed at 150 ° C. for 2 hours.

【０１０６】モールド樹脂３０の寸法精度の制御や量産
性及びハンドリングの観点から比較すれば、半導体装置
４０の小型化及び廉価化にとってはトランスファモール
ド法によるのが望ましい。From the viewpoint of control of the dimensional accuracy of the molding resin 30, mass production, and handling, it is desirable to use the transfer molding method in order to reduce the size and cost of the semiconductor device 40.

【０１０７】本実施形態１の半導体装置４０は、例えば
図１０に示すような回路を有している。The semiconductor device 40 according to the first embodiment has, for example, a circuit as shown in FIG.

【０１０８】すなわち、回路は、前記半導体素子２１を
駆動させるためのゲート駆動回路６０と、このゲート駆
動回路６０を制御するためのコントロール部７０とが内
蔵されている。That is, the circuit includes a gate drive circuit 60 for driving the semiconductor element 21 and a control unit 70 for controlling the gate drive circuit 60.

【０１０９】更に半導体装置４０は、共振電源コントロ
ールＩＣを採用し、耐圧２００ＶのパワーＭＯＳトラン
ジスタ８０を収納しており、小型，高効率，低ノイズの
共振型電源装置、特に共振型ＡＣ/ＤＣコンバータ電源
用として好適である。共振型ＡＣ/ＤＣコンバータの場
合は、スイッチング周波数０.５ＧHzで効率９０％以上
の性能が得られている。Further, the semiconductor device 40 employs a resonance power supply control IC and accommodates a power MOS transistor 80 with a withstand voltage of 200 V, and is a small, high-efficiency, low-noise resonance type power supply device, particularly a resonance type AC / DC converter. It is suitable for power supply. In the case of the resonance type AC / DC converter, performance of 90% or more in efficiency is obtained at a switching frequency of 0.5 GHz.

【０１１０】これは、（１）過電流，過電圧保護機能、
（２）過熱保護機能、（３）ゲート駆動回路、（４）ソ
フトスタート機能、（５）特性の揃った２個のパワーＭ
ＯＳトランジスタをそれぞれ内蔵していることに基づ
く。This is achieved by (1) an overcurrent / overvoltage protection function,
(2) overheat protection function, (3) gate drive circuit, (4) soft start function, (5) two powers M with uniform characteristics
This is based on the fact that each has an OS transistor.

【０１１１】上述したように、本実施形態１の半導体装
置４０は所定の回路動作をしている。このことは、モー
ルド樹脂３０に金属磁性体粉末３２が添加されてるけれ
ども、モールド樹脂３０は半導体装置４０の回路機能を
損なうほどの電気絶縁性低下を生じていないことを示唆
する。As described above, the semiconductor device 40 according to the first embodiment performs a predetermined circuit operation. This suggests that although the metal magnetic powder 32 is added to the mold resin 30, the mold resin 30 does not cause a decrease in electrical insulation enough to impair the circuit function of the semiconductor device 40.

【０１１２】また、図１１は電磁波雑音強度の測定結果
を示すグラフである。FIG. 11 is a graph showing the measurement results of electromagnetic wave noise intensity.

【０１１３】曲線Ａは動作状態にある半導体装置４０の
周囲で測定した強度であり、金属磁性体粉末を添加しな
いモールド樹脂を適用した比較試料による半導体装置
（回路構成，寸法等は、本実施形態１の半導体装置と同
一、以下単に比較例半導体装置とも呼称する)の雑音強
度を基準にして示す。Curve A shows the strength measured around the semiconductor device 40 in the operating state. The semiconductor device (the circuit configuration, dimensions, and the like are the same as those of the present embodiment) (The same as the first semiconductor device, hereinafter simply referred to as a comparative semiconductor device).

【０１１４】曲線から、本実施形態１の半導体装置４０
から放出される雑音の強度は、比較例半導体装置の場合
より大幅に低いことがわかる。From the curve, it is found that the semiconductor device 40 of the first embodiment
It can be seen that the intensity of the noise emitted from the semiconductor device is significantly lower than that of the comparative semiconductor device.

【０１１５】また、曲線Ｂは、半導体装置４０の周囲の
近傍で電磁波雑音を発生させた場合に半導体装置４０の
内部に侵入する電磁波雑音の強度を示す。この場合も、
上記比較例半導体装置の場合を基準にした値で示す。曲
線から、本実施形態１の半導体装置４０に侵入する雑音
強度は、比較例半導体装置の場合より大幅に低いことが
理解される。A curve B indicates the intensity of the electromagnetic noise that enters the semiconductor device 40 when the electromagnetic noise is generated near the periphery of the semiconductor device 40. Again,
The values are shown based on the case of the semiconductor device of the comparative example. It is understood from the curve that the noise intensity entering the semiconductor device 40 of the first embodiment is significantly lower than that of the comparative example semiconductor device.

【０１１６】以上のように、本実施形態１の半導体装置
４０には優れた電磁波遮蔽性能が付与されていることが
確認される。As described above, it is confirmed that the semiconductor device 40 of the first embodiment is provided with excellent electromagnetic wave shielding performance.

【０１１７】図１２はチップ抵抗体はんだ付け部の温度
サイクル試験による熱疲労破断寿命を示すグラフであ
る。図中の小さい□印はモールド樹脂３０を設けない場
合、大きい□印はモールド樹脂３０を設けた場合をそれ
ぞれ表す。FIG. 12 is a graph showing a thermal fatigue rupture life of a soldered portion of a chip resistor by a temperature cycle test. The small squares in the figure represent the case where the mold resin 30 is not provided, and the large squares represent the case where the mold resin 30 is provided.

【０１１８】モールド樹脂３０を設けない場合は、温度
サイクルの際の高温と低温間の温度差により破断による
断線サイクル数が変わる。断線サイクル数の下限値点の
包絡直線を求めると、実線が得られる。この実線が非モ
ールド構造の熱疲労破断寿命を表す。When the mold resin 30 is not provided, the number of disconnection cycles due to breakage changes due to a temperature difference between a high temperature and a low temperature during a temperature cycle. When the envelope straight line at the lower limit point of the number of disconnection cycles is obtained, a solid line is obtained. This solid line represents the thermal fatigue rupture life of the non-mold structure.

【０１１９】一方、モールド樹脂３０を設けた場合は、
温度差２０５℃（温度サイクル：−５５／１５０℃)の
条件下でも１１０００回の時点では断線は見られなかっ
た。この点の試験結果に対し、非モールド構造の試験結
果を線形被害則に基づいて適用すると、破線で示す直線
が得られる。この直線が本実施形態１の半導体装置４０
のチップ抵抗体２２はんだ付け部の熱疲労破断寿命と推
定される。On the other hand, when the mold resin 30 is provided,
Even under the condition of a temperature difference of 205 ° C. (temperature cycle: −55 / 150 ° C.), no disconnection was observed at 11,000 times. When the test result of the non-mold structure is applied based on the linear damage law to the test result of this point, a straight line indicated by a broken line is obtained. This straight line corresponds to the semiconductor device 40 of the first embodiment.
Of the soldered portion of the chip resistor 22 of FIG.

【０１２０】この寿命特性から、半導体装置４０の実稼
働条件（温度差：７０℃)における破断寿命を見積もる
と、約４５万回以上と推定される。From this life characteristic, when the rupture life of the semiconductor device 40 under actual operating conditions (temperature difference: 70 ° C.) is estimated, it is estimated to be about 450,000 times or more.

【０１２１】このように長い破断寿命が得られたのは、
（１）合金材２５自体が優れた耐熱疲労特性を有してい
ることに加えて、（２）モールド樹脂３０と配線基板１
０との一体化界面に内部応力を内蔵せず、外部要因の熱
応力が重畳されてもはんだ付け部に過大な応力が作用し
ないことに基づくものと考えられる。換言すれば、合金
材２５の剛性及び熱歪吸収性と、封止材としてのモール
ド樹脂３０の熱膨張率とが整合されていることに基づ
く。The reason why such a long breaking life was obtained was as follows.
(1) In addition to the alloy material 25 itself having excellent thermal fatigue resistance, (2) the mold resin 30 and the wiring board 1
This is presumably because no internal stress is built into the integrated interface with zero, and no excessive stress acts on the soldered portion even when thermal stress due to external factors is superimposed. In other words, it is based on the fact that the rigidity and thermal strain absorption of the alloy material 25 are matched with the coefficient of thermal expansion of the mold resin 30 as a sealing material.

【０１２２】図１３はチップコンデンサはんだ付け部の
温度サイクル試験による熱疲労破断寿命を示すグラフで
ある。図の見方は図１２の場合と同様である。FIG. 13 is a graph showing a thermal fatigue rupture life of a soldered portion of a chip capacitor by a temperature cycle test. The way of reading the figure is the same as that of FIG.

【０１２３】本実施形態１の半導体装置４０の実稼働条
件（温度差：７０℃)における、チップコンデンサはん
だ付け部の破断寿命は、１００万回以上と推定される。
このように長い破断寿命が得られた理由は、基本的にチ
ップ抵抗体の場合と同様である。Under the actual operating conditions (temperature difference: 70 ° C.) of the semiconductor device 40 of the first embodiment, the rupture life of the soldered portion of the chip capacitor is estimated to be 1,000,000 times or more.
The reason why such a long breaking life was obtained is basically the same as that of the chip resistor.

【０１２４】なお、チップ抵抗体よりチップコンデンサ
の場合に長い寿命が得られる。これは、チップ抵抗体
（母材：アルミナ)よりもチップコンデンサ（母材：チ
タン酸バリウム)の方が、配線基板１０との熱膨張率の
整合性に優れるためである。A longer life can be obtained with a chip capacitor than with a chip resistor. This is because the chip capacitor (base material: barium titanate) is more excellent in matching of the coefficient of thermal expansion with the wiring substrate 10 than the chip resistor (base material: alumina).

【０１２５】図１４はパワーＭＯＳＦＥＴ素子搭載部の
熱抵抗の推移を示すグラフである。図中の曲線Ａは本実
施形態１の半導体装置４０の場合、曲線Ｂ及びＣはそれ
ぞれ熱膨張率が８ppm/℃及び２５ppm/℃のモールド樹脂
を適用した比較例半導体装置の場合を示している。ただ
し、合金材２５としては、曲線Ａ，Ｂ，ＣともＳｎ−５
wt%Ｓｂ材を用いている。FIG. 14 is a graph showing the transition of the thermal resistance of the power MOSFET element mounting portion. A curve A in the figure shows a case of the semiconductor device 40 of the first embodiment, and curves B and C show a case of a comparative example semiconductor device to which a mold resin having a coefficient of thermal expansion of 8 ppm / ° C. and 25 ppm / ° C. is applied, respectively. . However, for the alloy material 25, the curves A, B, and C are all Sn-5.
wt% Sb material is used.

【０１２６】曲線Ａでは温度サイクル数が１万回までの
試験で熱抵抗の上昇を示していないのに対して、曲線Ｂ
及びＣでは１５０回以上で熱抵抗の上昇を示している。
このように、本実施例の場合に長い破断寿命が得られた
のは、基本的にチップ抵抗体の場合と同様の理由に基づ
く。Curve A shows no increase in thermal resistance in tests up to 10,000 temperature cycles, whereas curve B
And C show an increase in thermal resistance at 150 times or more.
As described above, the reason why a long rupture life was obtained in the case of the present embodiment is basically based on the same reason as in the case of the chip resistor.

【０１２７】逆に、比較例の場合は、モールド樹脂と回
路基板との一体化界面に内部応力を内蔵するため、外部
要因の熱応力が重畳されて、はんだ付け部に過大な応力
が作用する。この点が、短い寿命しか得られなかった理
由である。On the contrary, in the case of the comparative example, since the internal stress is built into the integrated interface between the mold resin and the circuit board, an excessive thermal stress is superimposed and an excessive stress acts on the soldered portion. . This is the reason why only a short life was obtained.

【０１２８】図１５は本実施形態１の半導体装置４０を
実装した電子装置９０の一部を示す模式的断面図であ
る。FIG. 15 is a schematic sectional view showing a part of an electronic device 90 on which the semiconductor device 40 of the first embodiment is mounted.

【０１２９】本実施形態１の電子装置９０は、図１７に
示すように、例えばガラスエポキシ材を母材とするプリ
ント基板のごとき回路配線の施された実装基板９１に、
半導体装置４０が端子（リード）２４を介して、合金材
（第２合金材）９２により固着されているものである。As shown in FIG. 17, an electronic device 90 according to the first embodiment includes a mounting board 91 provided with circuit wiring such as a printed board made of glass epoxy material as a base material.
The semiconductor device 40 is fixed with an alloy material (second alloy material) 92 via terminals (leads) 24.

【０１３０】半導体装置４０において、搭載部品２１，
２２，２３，２４を配線基板１０の配線層３に接続する
合金材（第１合金材）２５は、Ｓｎを主成分としＳｂ，
Ａｇ，Ｚｎ，Ｉｎ，Ｃｕ及びＢｉの群から選択された１
種類以上の金属が添加された合金によって構成されてい
る。In the semiconductor device 40, the mounted components 21,
The alloy material (first alloy material) 25 that connects 22, 22, and 24 to the wiring layer 3 of the wiring board 10 has Sn as a main component and Sb,
1 selected from the group consisting of Ag, Zn, In, Cu and Bi
It is composed of an alloy to which more than one kind of metal is added.

【０１３１】また、半導体装置４０のモールド樹脂３０
は、エポキシ樹脂に３５〜９５vol%の磁性体粉末を添加
したものであり、熱膨張率は１４〜２０ppm/℃に調整さ
れている。Also, the mold resin 30 of the semiconductor device 40
Is obtained by adding 35 to 95 vol% of magnetic powder to an epoxy resin, and the coefficient of thermal expansion is adjusted to 14 to 20 ppm / ° C.

【０１３２】前記端子２４を実装基板９１に接続する合
金材（第２合金材）９２は、前記第１合金材２５の融点
よりも低い融点のものが使用され、半導体装置４０の実
装の際、半導体装置４０のモールド樹脂３０内の各搭載
部品２１，２２，２３，２４の接合部分の溶融軟化を防
止している。例えば、前記第２合金材９２も前記第１合
金材２５と略同様な成分のものを使用する。As the alloy material (second alloy material) 92 for connecting the terminals 24 to the mounting board 91, one having a melting point lower than the melting point of the first alloy material 25 is used. Melt softening of the joints of the mounting components 21, 22, 23, 24 in the mold resin 30 of the semiconductor device 40 is prevented. For example, the second alloy material 92 has substantially the same composition as that of the first alloy material 25.

【０１３３】本実施形態１によれば以下の効果を奏す
る。According to the first embodiment, the following effects can be obtained.

【０１３４】（１）合金材（第１合金材）２５はＳｎを
主成分とする合金であり、封止体（モールド樹脂）３０
を構成する樹脂の熱膨張率は１４〜２０ppm/℃であるこ
とから、剛性が大きく熱歪吸収性に優れる合金材の利点
と、配線基板（配線金属基板）１０に対してモールド樹
脂３０の熱膨張率が適切に調整されている利点とが調和
して、はんだ付け部の熱疲労破壊が一層抑制される。(1) The alloy material (first alloy material) 25 is an alloy containing Sn as a main component.
Has a thermal expansion coefficient of 14 to 20 ppm / ° C., the advantage of an alloy material having high rigidity and excellent thermal strain absorption and the heat of the mold resin 30 with respect to the wiring substrate (wiring metal substrate) 10. In combination with the advantage that the expansion coefficient is appropriately adjusted, the thermal fatigue fracture of the soldered portion is further suppressed.

【０１３５】（２）配線基板１０はＡｌ又はＣｕからな
る金属板の主面に絶縁層を介して配線（配線層３）が形
成された構造になっているが、合金材２５はＳｎを主成
分とする合金であり、封止体３０を構成する樹脂の熱膨
張率は１４〜２０ppm/℃であることから、剛性が大きく
熱歪吸収性に優れる合金材の利点と、配線基板１０に対
してモールド樹脂３０の熱膨張率が適切に調整されてい
る利点とが調和して、はんだ接続部の熱疲労破壊が一層
抑制される。すなわち、半導体装置４０に内蔵する部品
のはんだ接続部の耐熱疲労性と気密性が付与される。(2) The wiring board 10 has a structure in which wiring (wiring layer 3) is formed on the main surface of a metal plate made of Al or Cu via an insulating layer, while the alloy material 25 is mainly made of Sn. Since the coefficient of thermal expansion of the resin constituting the sealing body 30 is 14 to 20 ppm / ° C., the rigidity is large, and the advantage of the alloy material having excellent thermal strain absorption is obtained. In combination with the advantage that the coefficient of thermal expansion of the mold resin 30 is appropriately adjusted, the thermal fatigue fracture of the solder connection portion is further suppressed. In other words, heat fatigue resistance and airtightness of the solder connection part of the component built in the semiconductor device 40 are imparted.

【０１３６】（３）封止体３０は、有機樹脂（エポキシ
樹脂３１）と、この有機樹脂に適度に添加された金属磁
性体粉末またはフェライト粉末によって所定の絶縁性と
電磁的遮蔽効果を有する。したがって、半導体装置４０
の内部で発生した雑音の外部への放出や、外部雑音の半
導体装置４０の内部への浸入を防止できるため、半導体
装置４０自体及び半導体装置４０の周辺機器の誤動作を
防止できる。(3) The sealing body 30 has a predetermined insulating property and an electromagnetic shielding effect by the organic resin (epoxy resin 31) and the metal magnetic powder or ferrite powder appropriately added to the organic resin. Therefore, the semiconductor device 40
Since the noise generated inside the semiconductor device 40 can be prevented from being emitted to the outside and the external noise can be prevented from entering the inside of the semiconductor device 40, malfunction of the semiconductor device 40 itself and peripheral devices of the semiconductor device 40 can be prevented.

【０１３７】（４）配線基板１０はＡｌ又はＣｕからな
る金属板の主面に絶縁層２を介して配線（配線層３）が
形成された構造になっているとともに、前記（３）のよ
うに封止体３０内には金属磁性体粉末またはフェライト
粉末が添加されていることから、電磁的遮蔽機能の向上
を図ることができる。(4) The wiring board 10 has a structure in which wiring (wiring layer 3) is formed on the main surface of a metal plate made of Al or Cu via an insulating layer 2 as described in (3) above. Since the magnetic metal powder or the ferrite powder is added to the sealing body 30, the electromagnetic shielding function can be improved.

【０１３８】（５）１層の絶縁性樹脂からなる封止体３
０で部品２１，２２，２３，２４，合金材２５及び配線
基板１０を被覆する構造であり、あらかじめ用意するベ
ースやキャップで封止体を形成しないことから、半導体
装置４０の小型化が図れるとともに製造コストの低減が
図れる。(5) Sealing body 3 made of one layer of insulating resin
0 covers the components 21, 22, 23, 24, the alloy material 25, and the wiring board 10. Since the sealing body is not formed by a base or a cap prepared in advance, the semiconductor device 40 can be downsized. Manufacturing cost can be reduced.

【０１３９】（６）半導体装置４０の小型化から配線長
が短縮でき、高周波特性に優れた半導体装置４０にな
る。(6) The semiconductor device 40 can be reduced in size and the wiring length can be shortened, and the semiconductor device 40 has excellent high-frequency characteristics.

【０１４０】（７）配線基板１０に対して封止体３０の
熱膨張率が適切に調整されていることによって配線基板
１０と封止体３０間の接合界面２７の剥離が一層抑制さ
れ、耐湿性の優れた半導体装置４０になる。(7) Since the coefficient of thermal expansion of the sealing body 30 is appropriately adjusted with respect to the wiring board 10, peeling of the bonding interface 27 between the wiring board 10 and the sealing body 30 is further suppressed, and moisture resistance is improved. The semiconductor device 40 has excellent properties.

【０１４１】（８）本実施形態１の半導体装置４０を実
装した電子装置９０は、半導体装置４０が有する効果を
有するとともに、半導体装置４０を実装する合金材（第
２合金材）９２は、半導体装置４０の配線基板１０に搭
載する部品２１，２２，２３，２４を接続する合金材
（第１合金材）２５の融点よりも低い融点のものが使用
されていることから、電子装置９０の製造における半導
体装置４０の実装基板９１への接続時、部品２１，２
２，２３，２４の配線基板１０に対する合金材（第１合
金材）２５を溶融軟化することなく接続することがで
き、電子装置９０の信頼性が高くなる。(8) The electronic device 90 on which the semiconductor device 40 of the first embodiment is mounted has the effects of the semiconductor device 40, and the alloy material (second alloy material) 92 on which the semiconductor device 40 is mounted is a semiconductor. Since the alloy material (first alloy material) 25 that connects the components 21, 22, 23, and 24 mounted on the wiring board 10 of the device 40 has a melting point lower than the melting point of the alloy material (first alloy material) 25, the electronic device 90 is manufactured. When the semiconductor device 40 is connected to the mounting board 91 at
The alloy material (first alloy material) 25 can be connected to the 2, 23, and 24 wiring boards 10 without melting and softening, and the reliability of the electronic device 90 is improved.

【０１４２】なお、本実施形態１においては、熱膨張率
は前記数値に限定されるものではない。すなわち、モー
ルド樹脂３０の熱膨張率は１６ppm/℃以外のエポキシ樹
脂からなるモールド樹脂３０であってもよい。In the first embodiment, the coefficient of thermal expansion is not limited to the above value. That is, the mold resin 30 may be made of an epoxy resin having a coefficient of thermal expansion other than 16 ppm / ° C.

【０１４３】表２は、モールド樹脂３０の熱膨張率を変
えた半導体装置４０における各種試験による耐久性能を
示すものである。各種試験とは、温度サイクル試験，高
温高湿バイアス試験，プレッシャクッカ試験である。い
ずれの半導体装置４０においても良好な結果を得ること
ができることが分かる。Table 2 shows the durability performance of various tests on the semiconductor device 40 in which the coefficient of thermal expansion of the mold resin 30 was changed. The various tests are a temperature cycle test, a high temperature and high humidity bias test, and a pressure cooker test. It can be seen that good results can be obtained in any of the semiconductor devices 40.

【０１４４】更に：前記実施形態１ではトランスファー
モールド構造の半導体装置を中心に説明したが、トラン
スファーモールド構造のみに限定されるものではなく、
図１６（ａ）に示すように、回路を構成する全ての搭載
部品２１，２２，２３，２４や配線（配線層３）をポッ
ティングにより樹脂被覆して封止体（モールド樹脂）３
０を形成したり、あるいは図１６（ｂ）に示すように、
回路を構成する搭載部品２１，２２，２３，２４や配線
（配線層３）の必要部を部分的にポッティングして封止
体（モールド樹脂）３０を形成する構造にたいしても本
発明を適用することが可能である。Further, in the first embodiment, the semiconductor device having the transfer mold structure has been mainly described. However, the present invention is not limited to only the transfer mold structure.
As shown in FIG. 16A, a sealing body (mold resin) 3 is obtained by covering all mounting components 21, 22, 23, 24 and wiring (wiring layer 3) constituting a circuit with a resin by potting.
0, or as shown in FIG.
The present invention is also applied to a structure in which a necessary part of mounting components 21, 22, 23, 24 and wiring (wiring layer 3) constituting a circuit is partially potted to form a sealing body (mold resin) 30. Is possible.

【０１４５】（実施形態２）図１７は本発明の他の実施
形態（実施形態２）である電子装置を示す模式的断面
図、図１８は電子装置の一部を示す模式的拡大断面図で
ある。(Embodiment 2) FIG. 17 is a schematic sectional view showing an electronic device according to another embodiment (Embodiment 2) of the present invention, and FIG. 18 is a schematic enlarged sectional view showing a part of the electronic device. is there.

【０１４６】本実施形態２の電子装置９０ａは、図１７
に示すように、前記実施形態１と同様の手法により製作
されたモールド型の半導体装置４０ａが、例えばポリイ
ミドフイルムに銅フイルム配線を設けたフレキシブルプ
リント基板（実装基板）９５に、当該半導体装置４０ａ
が備えるスルーホール配線２４ａを介して、例えばＰｂ
とＳｎを主成分とする合金材（第２合金材）９２により
接続されているものである。The electronic device 90a according to the second embodiment is different from the electronic device 90a shown in FIG.
As shown in FIG. 7, a mold-type semiconductor device 40a manufactured by the same method as in the first embodiment is mounted on a flexible printed board (mounting board) 95 provided with a copper film wiring on a polyimide film, for example.
Through a through-hole wiring 24a provided by
And an alloy material (second alloy material) 92 containing Sn as a main component.

【０１４７】そして、半導体装置４０ａは図１に示した
半導体装置４０とほぼ同様の構成であり、内部の回路基
板１０ａ上の搭載部品（図示を省略)がＳｎを主成分と
しＳｂ，Ａｇ，Ｚｎ，Ｉｎ，Ｃｕ及びＢｉの群から選択
された１種類以上の金属が添加された合金材（第１合金
材)２５ａによって固着され、搭載部品，合金材２５ａ
や配線基板１０ａが、金属磁性体粉末としての鉄粉末が
４０vol％添加され、熱膨張率が１６ppm/℃に調整され
たエポキシ樹脂からなるモールド樹脂３０ａ(厚さ１mm)
のトランスファモールドにより気密的に封止されてい
る。The semiconductor device 40a has substantially the same configuration as that of the semiconductor device 40 shown in FIG. 1. The components mounted on the internal circuit board 10a (not shown) are mainly composed of Sn and are composed of Sb, Ag, Zn. , In, Cu and Bi are fixed by an alloy material (first alloy material) 25a to which one or more metals selected from the group of the addition are added, and the mounting component, alloy material 25a
Resin 30a (thickness: 1 mm) made of an epoxy resin in which iron powder as a metal magnetic substance powder is added at 40 vol% and the coefficient of thermal expansion is adjusted to 16 ppm / ° C.
Is hermetically sealed by a transfer mold.

【０１４８】ここで、半導体装置４０ａの配線基板１０
ａ（特に、金属板１ａ)には、図１８の拡大断面図に示
すように直径０.４ｍｍの貫通孔２４ｂが設けられ、貫
通孔部分まで延長して設けられた絶縁層２ａ及び配線層
３ａが設けられ、スルーホール配線２４ａが形成されて
いる。フレキシブルプリント基板９５は、基材フイルム
としてのポリイミド層９５１（厚さ：６０μｍ）、配線
としての銅層９５２（厚さ：３０μｍ）、表面被覆材と
してのポリイミド層９５３(厚さ：６０μｍ）がサンド
ウイッチ状に積層されたものである。Here, the wiring board 10 of the semiconductor device 40a is
a (especially, the metal plate 1a) is provided with a through hole 24b having a diameter of 0.4 mm as shown in the enlarged sectional view of FIG. 18, and the insulating layer 2a and the wiring layer 3a provided to extend to the through hole portion. Are provided, and a through-hole wiring 24a is formed. The flexible printed board 95 has a polyimide layer 951 (thickness: 60 μm) as a base film, a copper layer 952 (thickness: 30 μm) as a wiring, and a polyimide layer 953 (thickness: 60 μm) as a surface covering material. They are laminated in a witch shape.

【０１４９】半導体装置４０ａとフレキシブルプリント
基板９５は、第２合金材９２としてのＰｂ−６０wt%Ｓ
ｎ材によりはんだ付けされている。The semiconductor device 40a and the flexible printed circuit board 95 are made of Pb-60 wt% S as the second alloy material 92.
Soldered with n material.

【０１５０】以下、このはんだ付け工程をプリント基板
はんだ付けと言う。このプリント基板はんだ付けでは、
プリント基板の所定部にＰｂ−６０wt%Ｓｎ材ペースト
を印刷した後、スルーホール配線２４ａが位置的に印刷
部に対応するように前記半導体装置４０ａを配置し、こ
れらを２２０℃に加熱した。Hereinafter, this soldering step will be referred to as printed circuit board soldering. In this printed circuit board soldering,
After printing a Pb-60 wt% Sn material paste on a predetermined portion of the printed circuit board, the semiconductor device 40a was arranged so that the through-hole wiring 24a corresponded to the printed portion, and these were heated to 220C.

【０１５１】したがって、半導体装置４０ａの内部の搭
載部品の全ての第１固着部位は、約２３０℃以上の融点
（正確には２３２〜２４０℃)を持つＳｎ−５wt%Ｓｂ材
からなる第１合金材２５ａによる「前作業」であらかじめ
固着されている。そのために、第２合金材９２で半導体
装置４０ａをフレキシブルプリント基板９５に固着する
「後作業」が、第２合金材９２の融点よりも第１合金材２
５ａの融点よりも低い２２０℃の加熱によって行なわれ
ても、第１固着部位の再溶融は生じない。Therefore, all the first fixing portions of the mounted components inside the semiconductor device 40a are made of the first alloy made of the Sn-5wt% Sb material having a melting point of about 230 ° C. or more (accurately, 232 to 240 ° C.). It is fixed in advance in the "pre-operation" by the material 25a. For this purpose, the “post-operation” for fixing the semiconductor device 40 a to the flexible printed circuit board 95 with the second alloy material 92 requires the first alloy material 2 to be higher than the melting point of the second alloy material 92.
Even if the heating is performed at 220 ° C. lower than the melting point of 5a, re-melting of the first fixing portion does not occur.

【０１５２】これによって、半導体装置４０ａの内の回
路定数は、半導体装置４０を得るためのプリント基板は
んだ付け工程を経た後であっても変動しない。すなわ
ち、半導体装置４０ａを、少なくとも第１合金材２５ａ
よりも融点の低い第２合金材９２によって、フレキシブ
ルプリント基板９５に固着することにより、半導体装置
４０ａの熱的な変質や性能劣化を防止できる。Thus, the circuit constant of the semiconductor device 40a does not change even after the printed circuit board soldering step for obtaining the semiconductor device 40. That is, the semiconductor device 40a is replaced with at least the first alloy material 25a.
By fixing the semiconductor device 40a to the flexible printed circuit board 95 with the second alloy material 92 having a lower melting point, thermal deterioration and performance deterioration of the semiconductor device 40a can be prevented.

【０１５３】これに対し、Ｐｂ−６０wt%Ｓｎ材からな
る第１合金材を用いた場合は、２２０℃のプリント基板
はんだ付け工程において、第１合金材としてのＰｂ−６
０wt%Ｓｎ材（融点：１８３℃)が再溶融し、半導体装置
４０ａ内の回路定数が変動した。On the other hand, when the first alloy material composed of Pb-60 wt% Sn material is used, in the printed circuit board soldering process at 220 ° C., Pb-6 as the first alloy material is used.
The 0 wt% Sn material (melting point: 183 ° C.) was re-melted, and the circuit constant in the semiconductor device 40a fluctuated.

【０１５４】また、Ｐｂ−６０wt%Ｓｎ材は、再溶融に
より１.１６倍の体積膨張を生ずる。この場合には、搭
載部品，モールド樹脂３０ａ及び回路基板１０ａで構成
される密閉空間で第１合金材からなる溶融はんだ材が受
ける圧力は、８０kg/mm2以上に達し、モールド樹脂３０
ａは回路基板１０ａから剥離すると同時に、溶融はんだ
材は剥離間隙を通して流出する。この流出により、配線
層３ａ間は電気的に短絡する。The Pb-60 wt% Sn material undergoes 1.16 times volume expansion by remelting. In this case, the pressure applied to the molten solder material made of the first alloy material in the enclosed space formed by the mounting components, the mold resin 30a and the circuit board 10a reaches 80 kg / mm 2 or more, and the mold resin 30
At the same time as a peels off from the circuit board 10a, the molten solder flows out through the peeling gap. Due to this outflow, the wiring layers 3a are electrically short-circuited.

【０１５５】しかし、本実施例の半導体装置４０ａ又は
半導体装置４０では、プリント基板はんだ付け工程で再
溶融を生じないため、配線層３ａ間は短絡しない。However, in the semiconductor device 40a or the semiconductor device 40 of the present embodiment, no re-melting occurs in the printed circuit board soldering step, so that no short circuit occurs between the wiring layers 3a.

【０１５６】一方、例えば融点の高い第１合金材（Ｐｂ
−５wt%Ｓｎ材)を用いて搭載部品を基板１０ａに固着す
るには、３００℃以上の温度に加熱する必要がある。こ
の場合には、基板１０ａの絶縁層２ａの熱的劣化によ
り、絶縁層２ａの絶縁耐力が低下する（交流実効値電圧
１５００Vの印加により、配線３ａ−金属板１ａ間は短
絡する)。On the other hand, for example, the first alloy material (Pb
In order to fix the mounted component to the substrate 10a using (-5 wt% Sn material), it is necessary to heat to a temperature of 300 ° C. or more. In this case, the insulation strength of the insulating layer 2a is reduced due to the thermal deterioration of the insulating layer 2a of the substrate 10a (the wiring 3a and the metal plate 1a are short-circuited by applying an AC effective value voltage of 1500 V).

【０１５７】しかし本実施形態では、上述したように２
２０℃の加熱であって３００℃以上の熱工程を経ていな
いため絶縁層２ａは劣化しておらず、上記交流電圧の印
加によっても、配線３ａ−金属板１ａ間は良好な電気絶
縁性が保たれる。この点からも、熱的耐久性の向上及び
熱的劣化の防止を図ることができる。However, in the present embodiment, as described above, 2
Since the heating is performed at 20 ° C. and the heating step is not performed at 300 ° C. or more, the insulating layer 2a is not deteriorated, and the good electrical insulation between the wiring 3a and the metal plate 1a is maintained even by the application of the AC voltage. Dripping. From this point as well, improvement in thermal durability and prevention of thermal degradation can be achieved.

【０１５８】ところで、本発明は上述の実施形態に記述
した範囲外にも適用され得る。By the way, the present invention can be applied outside the range described in the above embodiment.

【０１５９】すなわち、金属板１はアルミニウム以外
に、例えば銅，ニッケル，鉄，モリブデン，タングステ
ン，真鍮，鉄−ニッケル合金，鉄−ニッケル−コバルト
合金，銅−インバ−銅ラミネート複合金属，銅−モリブ
デン−銅ラミネート複合金属などの金属材に置き換える
ことが可能である。That is, in addition to aluminum, the metal plate 1 is made of, for example, copper, nickel, iron, molybdenum, tungsten, brass, iron-nickel alloy, iron-nickel-cobalt alloy, copper-invar-copper laminate composite metal, copper-molybdenum. -It can be replaced by a metal material such as a copper laminated composite metal.

【０１６０】また、モールド樹脂３０として適用される
エポキシ系樹脂としては、フィラーとしてＳｉＯ2（溶
融シリカ，結晶シリカ)やＺｎＯ粉末を添加したフェノ
ール硬化型エポキシ樹脂が用いられる。この場合、フィ
ラーは、所望の電磁波遮蔽特性，熱膨張率との兼ね合い
に応じて、任意の組成を選択することが可能である。更
に、ゴム変性エポキシ樹脂を用いた場合でも、その熱膨
張率が１４〜２０ppm/℃の範囲に選択される限り本発明
の効果を享受できる。As the epoxy resin applied as the mold resin 30, a phenol-curable epoxy resin to which SiO 2 (fused silica, crystalline silica) or ZnO powder is added as a filler is used. In this case, it is possible to select an arbitrary composition of the filler in accordance with the desired electromagnetic wave shielding characteristics and the desired coefficient of thermal expansion. Furthermore, even when a rubber-modified epoxy resin is used, the effects of the present invention can be enjoyed as long as the coefficient of thermal expansion is selected in the range of 14 to 20 ppm / ° C.

【０１６１】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない、例え
ば、前記実施形態では半導体素子基体としてのＳｉを中
心に述べたが、本発明ではこれのみに限定されず、Ｇａ
Ａｓ，ＧａＰ，ＳｉＣのごとき化合物半導体を母材にし
た半導体素子基体が搭載された場合でも本発明の効果を
享受できる。The invention made by the present inventor has been specifically described based on the embodiments. However, the present invention is not limited to the above-described embodiments, and can be variously modified without departing from the gist thereof. Needless to say, for example, in the above-described embodiment, the description has been made centering on Si as the semiconductor element substrate. However, the present invention is not limited to this.
The effects of the present invention can be enjoyed even when a semiconductor element base using a compound semiconductor such as As, GaP, or SiC as a base material is mounted.

【０１６２】本発明は少なくとも樹脂封止型の半導体装
置や樹脂封止型半導体装置を組み込んだ電子装置に適用
できる。The present invention can be applied to at least a resin-sealed semiconductor device and an electronic device incorporating the resin-sealed semiconductor device.

【０１６３】[0163]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.

【０１６４】（１）本発明によれば、内蔵部品のはんだ
接続部の耐熱疲労性が高く、耐湿性に優れかつ小型化と
廉価化が可能になる電磁的遮蔽機能を有する樹脂封止型
の半導体装置を提供することができる。(1) According to the present invention, a resin-sealed type having an electromagnetic shielding function that has high heat fatigue resistance, excellent moisture resistance, and enables miniaturization and cost reduction of a solder connection portion of a built-in component. A semiconductor device can be provided.

【０１６５】（２）本発明によれば、内蔵部品のはんだ
接続部の耐熱疲労性が高く、耐湿性に優れかつ小型化と
廉価化が可能になる電磁的遮蔽機能を有する樹脂封止型
の半導体装置を組み込んだ電子装置を提供することがで
き、電子装置の信頼性の向上を高めることができる。(2) According to the present invention, there is provided a resin-sealed type having an electromagnetic shielding function which has high heat fatigue resistance, excellent moisture resistance, and enables miniaturization and cost reduction of a solder connection portion of a built-in component. An electronic device in which a semiconductor device is incorporated can be provided, and the reliability of the electronic device can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の一実施形態（実施形態１）である半導
体装置を示す断面図である。FIG. 1 is a cross-sectional view illustrating a semiconductor device according to an embodiment (Embodiment 1) of the present invention.

【図２】本実施形態１の半導体装置の封止体を構成する
モールド樹脂の構造を示す模式的断面である。FIG. 2 is a schematic cross section showing a structure of a mold resin constituting a sealing body of the semiconductor device of the first embodiment.

【図３】エポキシ樹脂に鉄粉末を分散したモールド樹脂
の電磁波透過特性を示すグラフである。FIG. 3 is a graph showing electromagnetic wave transmission characteristics of a mold resin in which iron powder is dispersed in an epoxy resin.

【図４】電磁波の透過特性測定法の概略を示す模式図で
ある。FIG. 4 is a schematic diagram showing an outline of a method for measuring transmission characteristics of electromagnetic waves.

【図５】エポキシ樹脂に添加する鉄粉末の量を変化させ
た場合のモールド樹脂の電磁波透過特性を示すグラフで
ある。FIG. 5 is a graph showing electromagnetic wave transmission characteristics of a mold resin when an amount of iron powder added to an epoxy resin is changed.

【図６】本実施形態１の半導体装置における端子間の電
圧−電流特性を示すグラフである。FIG. 6 is a graph showing voltage-current characteristics between terminals in the semiconductor device of the first embodiment.

【図７】本実施形態１の半導体装置の端子間におけるリ
ーク電流のモールド樹脂中における鉄粉末の添加量依存
性を示すグラフである。FIG. 7 is a graph showing the dependence of the leakage current between terminals of the semiconductor device of Embodiment 1 on the amount of iron powder added to the mold resin.

【図８】本実施形態１の半導体装置に使用される合金材
の熱疲労破壊耐量を示すグラフである。FIG. 8 is a graph showing the thermal fatigue resistance of an alloy material used in the semiconductor device of the first embodiment.

【図９】本実施形態１の半導体装置におけるモールド樹
脂と配線基板（回路基板）との一体化物のそり量を示す
グラフである。FIG. 9 is a graph showing the amount of warpage of an integrated product of a mold resin and a wiring board (circuit board) in the semiconductor device of the first embodiment.

【図１０】本実施形態１の半導体装置の回路を示すブロ
ック図である。FIG. 10 is a block diagram illustrating a circuit of the semiconductor device according to the first embodiment.

【図１１】本実施形態１の半導体装置における電磁波雑
音強度の測定結果を示すグラフである。FIG. 11 is a graph showing measurement results of electromagnetic noise intensity in the semiconductor device of the first embodiment.

【図１２】本実施形態１の半導体装置におけるチップ抵
抗体はんだ付け部の温度サイクル試験による熱疲労破断
寿命を示すグラフである。FIG. 12 is a graph showing a thermal fatigue rupture life of the semiconductor device of the first embodiment in a temperature cycle test of a soldered portion of a chip resistor.

【図１３】本実施形態１の半導体装置におけるチップコ
ンデンサはんだ付け部の温度サイクル試験による熱疲労
破断寿命を示すグラフである。FIG. 13 is a graph showing a thermal fatigue rupture life of a semiconductor device of the first embodiment at a temperature cycle test of a soldered portion of a chip capacitor.

【図１４】本実施形態１の半導体装置におけるパワーＭ
ＯＳトランジスタ搭載部の熱抵抗の推移を示すグラフで
ある。FIG. 14 shows the power M in the semiconductor device of the first embodiment.
4 is a graph showing a change in thermal resistance of an OS transistor mounting portion.

【図１５】本実施形態１の半導体装置を組み込んだ電子
装置の模式的断面図である。FIG. 15 is a schematic sectional view of an electronic device incorporating the semiconductor device of the first embodiment.

【図１６】本発明の他の実施形態（実施形態２）である
電子装置を示す模式的断面図である。FIG. 16 is a schematic sectional view showing an electronic device according to another embodiment (Embodiment 2) of the present invention.

【図１７】本実施形態２の電子装置の一部を示す模式的
拡大断面図である。FIG. 17 is a schematic enlarged cross-sectional view illustrating a part of the electronic device according to the second embodiment.

【図１８】本発明の他の実施例（実施形態３）の半導体
装置の模式的断面図である。FIG. 18 is a schematic sectional view of a semiconductor device according to another embodiment (Embodiment 3) of the present invention.

【符号の説明】[Explanation of symbols]

１，１ａ…金属板、２，２ａ…絶縁層、３，３ａ…配線
層、１０，１０ａ…配線基板（配線金属基板）、２１…
半導体素子、２２…チップ抵抗、２３…チップコンデン
サ、２４…端子（リード）、２４ａ…スルーホール配
線、２４ｂ…貫通孔、２５…合金材（第１合金材）、２
５ａ…合金材（第１合金材)、２６…金属線（ワイ
ヤ）、２７…界面、３０，３０ａ…封止体（モールド樹
脂）、３１…エポキシ樹脂、、３２…鉄粉末、４０，４
０ａ…半導体装置、５１…電磁波源用発信器、５２…電
磁波強度測定器（受信用素子)、５３…電磁波送信用微
少ループアンテナ、５４…電磁波受信用微少ループアン
テナ、５５…試料、６０…ゲート駆動回路、７０…コン
トール部、８０…パワーＭＯＳトランジスタ、９０，９
０ａ…電子装置、９１…実装基板、９２…合金材（第２
合金材）、９５…フレキシブルプリント基板（実装基
板）、９５１…ポリイミド層、９５２…銅層、９５３…
ポリイミド層。1, 1a: metal plate, 2, 2a: insulating layer, 3, 3a: wiring layer, 10, 10a: wiring substrate (wiring metal substrate), 21:
Semiconductor element, 22: chip resistor, 23: chip capacitor, 24: terminal (lead), 24a: through-hole wiring, 24b: through hole, 25: alloy material (first alloy material), 2
5a: alloy material (first alloy material), 26: metal wire (wire), 27: interface, 30, 30a: sealed body (mold resin), 31: epoxy resin, 32: iron powder, 40, 4
0a: Semiconductor device, 51: Transmitter for electromagnetic wave source, 52: Electromagnetic wave intensity measuring device (receiving element), 53: Micro loop antenna for electromagnetic wave transmission, 54: Micro loop antenna for electromagnetic wave reception, 55: Sample, 60: Gate Driving circuit, 70: control section, 80: power MOS transistor, 90, 9
0a: electronic device, 91: mounting board, 92: alloy material (second
Alloy material), 95: Flexible printed board (mounting board), 951: Polyimide layer, 952: Copper layer, 953 ...
Polyimide layer.

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成１１年４月２１日[Submission date] April 21, 1999

【手続補正１】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】０００５[Correction target item name] 0005

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【０００５】具体的には、これらの機器から発生される
電磁波が周辺の電子機器を誤動作させたり、逆に周辺の
電子機器等で発生した電磁波によりこれらの機器が誤動
作する。このため最近では、このような電波障害を防ぐ
ため、電磁干渉シールドを施すようになってきた。[0005] Specifically, the electromagnetic waves generated from these devices or to malfunction electronics peripheral, by electromagnetic waves generated by electronic equipment near conversely these devices to malfunction. Therefore, recently, in order to prevent such radio interference, an electromagnetic interference shield has been provided.

Claims (8)

【特許請求の範囲】[Claims] 【請求項１】 配線基板と、前記配線基板に合金材によ
って接続される一つ以上の部品と、前記配線基板の所定
部と前記部品を被覆する絶縁性樹脂からなる封止体とを
有し、前記合金材は９０wt％以上のＳｎにＳｂ，Ａｇ，
Ｚｎ，Ｉｎ，Ｃｕ及びＢｉの群から選択された１種類以
上の金属が添加された合金からなり、前記封止体は有機
樹脂に３５〜９５vol％の金属磁性体粉末またはフェラ
イト粉末が添加されかつ熱膨張率が１４〜２０ppm/℃に
なっていることを特徴とする半導体装置。1. A circuit board comprising: a wiring board; one or more components connected to the wiring board by an alloy material; and a predetermined portion of the wiring board and a sealing body made of an insulating resin covering the components. , The alloy material contains 90% by weight or more of Sn with Sb, Ag,
The sealing body is made of an alloy to which at least one metal selected from the group consisting of Zn, In, Cu and Bi is added, and the encapsulant is obtained by adding 35 to 95 vol% of a metal magnetic powder or a ferrite powder to an organic resin; A semiconductor device having a coefficient of thermal expansion of 14 to 20 ppm / ° C. 【請求項２】 前記封止体はエポキシ樹脂と、前記エポ
キシ樹脂に添加されたＦｅ粉末又はＦｅ，Ｓｉ，Ａｌ，
Ｎｉ，Ｍｏ，Ｍｎ，Ｃｕ，Ｃｒ及びＣｏの群から選択さ
れた少なくとも１種類以上の金属を含む合金粉末からな
る金属磁性体粉末またはフェライト粉末からなっている
ことを特徴とする請求項１に記載の半導体装置。2. The sealing body includes an epoxy resin and Fe powder or Fe, Si, Al,
2. The ferrite powder according to claim 1, wherein the powder is made of a magnetic metal powder or a ferrite powder made of an alloy powder containing at least one metal selected from the group consisting of Ni, Mo, Mn, Cu, Cr and Co. Semiconductor device. 【請求項３】 前記部品は半導体素子または受動素子も
しくは前記素子を組み込んだモジュールからなっている
ことを特徴とする請求項１または請求項２に記載の半導
体装置。3. The semiconductor device according to claim 1, wherein the component is a semiconductor element, a passive element, or a module incorporating the element. 【請求項４】 前記配線基板はＡｌ又はＣｕからなる金
属板の主面に絶縁層を介して配線が形成された構造にな
っていることを特徴とする請求項１乃至請求項３のいず
れか１項に記載の半導体装置。4. The wiring board according to claim 1, wherein the wiring board has a structure in which wiring is formed on a main surface of a metal plate made of Al or Cu via an insulating layer. 2. The semiconductor device according to claim 1. 【請求項５】 配線基板と、前記配線基板に合金材によ
って接続される一つ以上の部品と、前記配線基板の所定
部と前記部品を被覆する絶縁性樹脂からなる封止体とを
有する半導体装置が、実装基板に合金材を介して接続さ
れてなる電子装置であり、前記部品を前記配線基板に接
続する合金材は９０wt％以上のＳｎにＳｂ，Ａｇ，Ｚ
ｎ，Ｉｎ，Ｃｕ及びＢｉの群から選択された１種類以上
の金属が添加された合金からなり、前記封止体は有機樹
脂に３５〜９５vol％の金属磁性体粉末またはフェライ
ト粉末が添加されかつ熱膨張率が１４〜２０ppm/℃にな
り、前記半導体装置を前記実装基板に接続する合金材の
融点は前記部品を前記配線基板に接続する合金材の融点
よりも低く構成されていることを特徴とする電子装置。5. A semiconductor comprising: a wiring substrate; one or more components connected to the wiring substrate by an alloy material; and a sealing body made of an insulating resin that covers the predetermined portion of the wiring substrate and the components. The device is an electronic device that is connected to a mounting board via an alloy material, and the alloy material that connects the component to the wiring board is Sb, Ag, Z of 90 wt% or more of Sn.
n, In, Cu and Bi are made of an alloy to which one or more kinds of metals selected from the group are added, and the encapsulant is obtained by adding 35 to 95 vol% of a metal magnetic powder or a ferrite powder to an organic resin; The coefficient of thermal expansion is 14 to 20 ppm / ° C., and the melting point of the alloy material for connecting the semiconductor device to the mounting board is lower than the melting point of the alloy material for connecting the component to the wiring board. Electronic device. 【請求項６】 前記封止体はエポキシ樹脂と、前記エポ
キシ樹脂に添加されたＦｅ粉末又はＦｅ，Ｓｉ，Ａｌ，
Ｎｉ，Ｍｏ，Ｍｎ，Ｃｕ，Ｃｒ及びＣｏの群から選択さ
れた少なくとも１種類以上の金属を含む合金粉末からな
る金属磁性体粉末またはフェライト粉末からなっている
ことを特徴とする請求項５に記載の電子装置。6. The sealing body includes an epoxy resin and Fe powder or Fe, Si, Al,
The metal magnetic powder or ferrite powder comprising an alloy powder containing at least one metal selected from the group consisting of Ni, Mo, Mn, Cu, Cr and Co. Electronic devices. 【請求項７】 前記部品は半導体素子または受動素子も
しくは前記素子を組み込んだモジュールからなっている
ことを特徴とする請求項５または請求項６に記載の電子
装置。7. The electronic device according to claim 5, wherein the component is a semiconductor element, a passive element, or a module incorporating the element. 【請求項８】 前記配線基板はＡｌ又はＣｕからなる金
属板の主面に絶縁層を介して配線が形成された構造にな
っていることを特徴とする請求項５乃至請求項７のいず
れか１項に記載の電子装置。8. The wiring substrate according to claim 5, wherein a wiring is formed on a main surface of a metal plate made of Al or Cu via an insulating layer. 2. The electronic device according to claim 1.
JP922998A 1998-01-21 1998-01-21 Semiconductor device and electronic device Pending JPH11214592A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP922998A JPH11214592A (en) 1998-01-21 1998-01-21 Semiconductor device and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP922998A JPH11214592A (en) 1998-01-21 1998-01-21 Semiconductor device and electronic device

Publications (1)

Publication Number Publication Date
JPH11214592A true JPH11214592A (en) 1999-08-06

Family

ID=11714590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP922998A Pending JPH11214592A (en) 1998-01-21 1998-01-21 Semiconductor device and electronic device

Country Status (1)

Country Link
JP (1) JPH11214592A (en)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001246493A (en) * 1999-12-28 2001-09-11 Toshiba Corp Soldering material, device or apparatus using same and its producing method
JP2001250873A (en) * 2000-01-24 2001-09-14 Infineon Technologies Ag Protection device and electric constituent element with device
WO2001073842A1 (en) * 2000-03-29 2001-10-04 Infineon Technologies Ag Housing for an electronic component
JP2002198684A (en) * 2000-12-26 2002-07-12 Kyocera Corp Electromagnetic wave absorber
JP2003017631A (en) * 2001-06-28 2003-01-17 Sanyo Electric Co Ltd Hybrid integrated circuit device and manufacturing method therefor
JP2003046291A (en) * 2001-08-01 2003-02-14 Kitagawa Ind Co Ltd Method for forming magnetic body, magnetic body and printed board
JP2003188041A (en) * 2001-12-18 2003-07-04 Sanyo Electric Co Ltd Chip component and circuit arrangement packaging the same
JP2003187641A (en) * 2001-12-18 2003-07-04 Toshiba Corp Conductive member for electric equipment
JP2003234214A (en) * 2002-02-08 2003-08-22 Toko Inc Electronic circuit module
JP2003347484A (en) * 2002-05-29 2003-12-05 Sanyo Electric Co Ltd Hybrid integrated circuit device
JP2004363184A (en) * 2003-06-02 2004-12-24 Grand Power Sources Inc Method of forming heat sink and its structure
JP2005217221A (en) * 2004-01-30 2005-08-11 Sony Corp Semiconductor package and method for manufacturing the same
JP2005252029A (en) * 2004-03-04 2005-09-15 Renesas Technology Corp Semiconductor device and its manufacturing method, electronic device and mounting structure
JP2011171333A (en) * 2010-02-16 2011-09-01 Shuho:Kk Circuit board and electric wire
JP2012020331A (en) * 2010-07-16 2012-02-02 Nihon Superior Co Ltd Joining structure
JP2017188647A (en) * 2016-03-31 2017-10-12 Tdk株式会社 Electronic circuit package arranged by using composite magnetic sealing material
JP2017188646A (en) * 2016-03-31 2017-10-12 Tdk株式会社 Composite magnetic sealing material
US9818518B2 (en) 2016-03-31 2017-11-14 Tdk Corporation Composite magnetic sealing material
CN107452691A (en) * 2016-04-25 2017-12-08 Tdk株式会社 Electronic circuit package
US9881877B2 (en) 2016-03-31 2018-01-30 Tdk Corporation Electronic circuit package using composite magnetic sealing material
JP2018067687A (en) * 2016-10-21 2018-04-26 株式会社村田製作所 Composite type electronic component and method of manufacturing the same
TWI631161B (en) * 2016-11-16 2018-08-01 Tdk股份有限公司 Composite magnetic sealing material and electronic circuit package using the same
CN109119380A (en) * 2017-06-23 2019-01-01 Tdk株式会社 Use the electronic circuit package of composite magnetic sealing material
US20190035744A1 (en) * 2016-03-31 2019-01-31 Tdk Corporation Electronic circuit package using composite magnetic sealing material

Cited By (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001246493A (en) * 1999-12-28 2001-09-11 Toshiba Corp Soldering material, device or apparatus using same and its producing method
JP2001250873A (en) * 2000-01-24 2001-09-14 Infineon Technologies Ag Protection device and electric constituent element with device
WO2001073842A1 (en) * 2000-03-29 2001-10-04 Infineon Technologies Ag Housing for an electronic component
JP2002198684A (en) * 2000-12-26 2002-07-12 Kyocera Corp Electromagnetic wave absorber
JP4623871B2 (en) * 2001-06-28 2011-02-02 三洋電機株式会社 Hybrid integrated circuit device
JP2003017631A (en) * 2001-06-28 2003-01-17 Sanyo Electric Co Ltd Hybrid integrated circuit device and manufacturing method therefor
JP2003046291A (en) * 2001-08-01 2003-02-14 Kitagawa Ind Co Ltd Method for forming magnetic body, magnetic body and printed board
JP4638626B2 (en) * 2001-08-01 2011-02-23 北川工業株式会社 Magnetic body molding method, magnetic body, and printed circuit board
JP2003188041A (en) * 2001-12-18 2003-07-04 Sanyo Electric Co Ltd Chip component and circuit arrangement packaging the same
JP2003187641A (en) * 2001-12-18 2003-07-04 Toshiba Corp Conductive member for electric equipment
JP2003234214A (en) * 2002-02-08 2003-08-22 Toko Inc Electronic circuit module
JP2003347484A (en) * 2002-05-29 2003-12-05 Sanyo Electric Co Ltd Hybrid integrated circuit device
JP2004363184A (en) * 2003-06-02 2004-12-24 Grand Power Sources Inc Method of forming heat sink and its structure
JP2005217221A (en) * 2004-01-30 2005-08-11 Sony Corp Semiconductor package and method for manufacturing the same
JP2005252029A (en) * 2004-03-04 2005-09-15 Renesas Technology Corp Semiconductor device and its manufacturing method, electronic device and mounting structure
JP2011171333A (en) * 2010-02-16 2011-09-01 Shuho:Kk Circuit board and electric wire
JP2012020331A (en) * 2010-07-16 2012-02-02 Nihon Superior Co Ltd Joining structure
TWI606918B (en) * 2016-03-31 2017-12-01 Tdk股份有限公司 Composite magnetic sealing material
US10269727B2 (en) 2016-03-31 2019-04-23 Tdk Corporation Composite magnetic sealing material and electronic circuit package using the same as mold material
US9818518B2 (en) 2016-03-31 2017-11-14 Tdk Corporation Composite magnetic sealing material
JP2017188647A (en) * 2016-03-31 2017-10-12 Tdk株式会社 Electronic circuit package arranged by using composite magnetic sealing material
CN107424961A (en) * 2016-03-31 2017-12-01 Tdk株式会社 Use the electronic circuit package of composite magnetic encapsulant
CN107452690A (en) * 2016-03-31 2017-12-08 Tdk株式会社 Composite magnetic encapsulant
CN107452690B (en) * 2016-03-31 2021-03-09 Tdk株式会社 Composite magnetic sealing material
US9881877B2 (en) 2016-03-31 2018-01-30 Tdk Corporation Electronic circuit package using composite magnetic sealing material
TWI714810B (en) * 2016-03-31 2021-01-01 日商Ｔｄｋ股份有限公司 Composite magnetic sealing material
US10615089B2 (en) 2016-03-31 2020-04-07 Tdk Corporation Composite magnetic sealing material
JP2019149551A (en) * 2016-03-31 2019-09-05 Tdk株式会社 Composite magnetic sealing material
US20190035744A1 (en) * 2016-03-31 2019-01-31 Tdk Corporation Electronic circuit package using composite magnetic sealing material
US10256194B2 (en) 2016-03-31 2019-04-09 Tdk Corporation Electronic circuit package using composite magnetic sealing material
JP2017188646A (en) * 2016-03-31 2017-10-12 Tdk株式会社 Composite magnetic sealing material
JP2019135770A (en) * 2016-03-31 2019-08-15 Tdk株式会社 Electronic circuit package arranged by using composite magnetic sealing material
CN107452691B (en) * 2016-04-25 2019-12-17 Tdk株式会社 Electronic circuit package
CN107452691A (en) * 2016-04-25 2017-12-08 Tdk株式会社 Electronic circuit package
US10763036B2 (en) 2016-10-21 2020-09-01 Murata Manufacturing Co., Ltd. Composite electronic component and manufacturing method for same
JP2018067687A (en) * 2016-10-21 2018-04-26 株式会社村田製作所 Composite type electronic component and method of manufacturing the same
TWI631161B (en) * 2016-11-16 2018-08-01 Tdk股份有限公司 Composite magnetic sealing material and electronic circuit package using the same
TWI709600B (en) * 2016-11-16 2020-11-11 日商Ｔｄｋ股份有限公司 Composite magnetic sealing material and electronic circuit package using the same
US10403582B2 (en) 2017-06-23 2019-09-03 Tdk Corporation Electronic circuit package using composite magnetic sealing material
CN109119380A (en) * 2017-06-23 2019-01-01 Tdk株式会社 Use the electronic circuit package of composite magnetic sealing material
TWI681522B (en) * 2017-06-23 2020-01-01 日商Ｔｄｋ股份有限公司 Electronic circuit package using composite magnetic sealing material
CN109119380B (en) * 2017-06-23 2022-04-05 Tdk株式会社 Electronic circuit package using composite magnetic encapsulant

Similar Documents

Publication Publication Date Title
JPH11214592A (en) Semiconductor device and electronic device
US6710263B2 (en) Semiconductor devices
EP0701278B1 (en) Semiconductor device and method for manufacturing same
EP1351301B1 (en) Semiconductor built-in millimeter-wave band module
EP0528684B1 (en) Thin type semiconductor device
US8253233B2 (en) Module including a sintered joint bonding a semiconductor chip to a copper surface
JPWO2003021664A1 (en) Semiconductor device, structure and electronic device
US20070053167A1 (en) Electronic circuit module and manufacturing method thereof
JP4030930B2 (en) Semiconductor power module
JP2003297873A (en) Semiconductor device, structure and electronic device
JP3555831B2 (en) Semiconductor device and electronic device
US6975512B1 (en) Thermally enhanced heat sink BGA package
JP2001035968A (en) Power semiconductor mounting package equipped with ball grid array
JP2005039168A (en) Ceramic package and tantalum electrolytic capacitor using the same
JPH1140708A (en) Semiconductor device
JPH10135377A (en) Molded semiconductor
US11640925B2 (en) System and method for a device package
JPH1140707A (en) Semiconductor device
US20050029658A1 (en) Circuit board and semiconductor device using the same
JP3426827B2 (en) Semiconductor device
JPH05291425A (en) Semiconductor package and its production
JP2000252392A (en) Wiring board for mounting semiconductor device and its mounting structure
JP2003229521A (en) Semiconductor module and manufacturing method therefor
JPH0451582A (en) Hybrid integrated circuit device
JP4105998B2 (en) High frequency circuit package lid, manufacturing method thereof, and high frequency circuit package using the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041130