JPH11214575A - Wiring board - Google Patents
Wiring boardInfo
- Publication number
- JPH11214575A JPH11214575A JP1705498A JP1705498A JPH11214575A JP H11214575 A JPH11214575 A JP H11214575A JP 1705498 A JP1705498 A JP 1705498A JP 1705498 A JP1705498 A JP 1705498A JP H11214575 A JPH11214575 A JP H11214575A
- Authority
- JP
- Japan
- Prior art keywords
- hole conductor
- wiring circuit
- metal
- circuit layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、少なくとも有機樹
脂を含む絶縁基板の表面および内部に配線回路層と金属
粉末を充填して形成したバイアホール導体を具備する、
半導体素子収納用パッケージなどに適した配線基板に関
するものであり、特に、配線回路層とバイアホール導体
との接続信頼性の向上に関するものである。[0001] The present invention relates to a via hole conductor formed by filling a wiring circuit layer and metal powder on the surface and inside of an insulating substrate containing at least an organic resin.
The present invention relates to a wiring board suitable for a package for accommodating a semiconductor element or the like, and more particularly to improvement in connection reliability between a wiring circuit layer and a via-hole conductor.
【０００２】[0002]
【従来技術】従来より、多層配線基板、例えば、半導体
素子を収納するパッケージに使用される多層配線基板と
して、アルミナ等の絶縁層とＷ、Ｍｏなどの高融点金属
からなる配線層とを具備したセラミック多層配線基板が
多用されているが、このようなセラミック配線基板は硬
くて脆い性質を有することから、製造工程または搬送工
程においてセラミックの欠けや割れ等が発生しやすく、
また、焼結前のグリーンシートにメタライズペーストを
印刷後にシートを積層して焼結する場合、焼結により得
られる基板に反り等の変形や寸法のばらつき等が発生し
やすいという問題があり、回路基板の超高密度化やフリ
ップチップ等のような基板の平坦度の厳しい要求に対し
て十分に対応できないという問題があった。2. Description of the Related Art Conventionally, a multi-layer wiring board, for example, a multi-layer wiring board used for a package for housing a semiconductor element has an insulating layer such as alumina and a wiring layer made of a high melting point metal such as W or Mo. Ceramic multilayer wiring boards are often used, but since such ceramic wiring boards are hard and brittle, ceramic chips or cracks are likely to occur in the manufacturing process or the transport process,
In addition, when a metallized paste is printed on a green sheet before sintering and the sheets are laminated and sintered, there is a problem that the substrate obtained by sintering is liable to be deformed such as warpage or dimensional variation and the like, There has been a problem that it is not possible to sufficiently cope with strict requirements for the flatness of the substrate such as ultra-high density of the substrate and flip chips.
【０００３】そこで、最近では、有機樹脂を含む絶縁層
表面に銅箔を接着した後、これをエッチングして微細な
回路を形成した基板や、銅などの金属粉末を含むペース
トを絶縁層に印刷して配線層を形成した後、これを積層
しあるいは積層後に、所望位置にマイクロドリルやパン
チング等によりバイア用の孔明けを行い、そのバイア内
壁にメッキ法により金属を付着させて配線層を接続して
多層化したプリント配線基板が提案されている。また、
絶縁層としては、その強度を高めるために、樹脂に対し
て、粉末状あるいは繊維状の無機質フィラーを分散させ
た基板も提案されており、これらの複合材料からなる絶
縁層上に多数の半導体素子を搭載したマルチチップモジ
ュール（ＭＣＭ）等への適用も検討されている。Therefore, recently, a copper foil is bonded to the surface of an insulating layer containing an organic resin and then etched to form a fine circuit, or a paste containing a metal powder such as copper is printed on the insulating layer. After forming a wiring layer by laminating or laminating, a via hole is drilled at a desired position by microdrilling or punching, and a metal is attached to the inner wall of the via by a plating method to connect the wiring layer A multilayer printed wiring board has been proposed. Also,
As an insulating layer, a substrate in which a powdery or fibrous inorganic filler is dispersed in a resin in order to increase the strength has been proposed, and a large number of semiconductor elements are provided on an insulating layer made of these composite materials. Application to a multi-chip module (MCM) or the like equipped with a is also being studied.
【０００４】このようなプリント配線板の多層化、配線
の超微細化、精密化の要求に対応して、有機樹脂を含む
絶縁層の表面に銅などの低抵抗金属を含む導体ペースト
で回路パターンを印刷して配線回路層を形成したり、バ
イアホール導体をホール内に金属粉末を含む導体ペース
トを充填して形成した高密度に多層化された配線基板を
作製する試みが行われている。[0004] In response to such demands for multi-layer printed wiring boards, ultra-fine wiring, and precision, circuit patterns are formed using a conductive paste containing a low-resistance metal such as copper on the surface of an insulating layer containing an organic resin. Has been attempted to form a wiring circuit layer by printing a wiring board, or to form a high-density multilayer wiring board formed by filling a conductive paste containing a metal powder in a via-hole conductor.
【０００５】この導体ペーストの充填によってバイアホ
ール導体を形成する方法は、従来のメッキ法によりスル
ーホール導体を形成するのに対して、バイアホール導体
を任意の箇所に設けることができるために、特に高密度
配線化に適した方法として注目されている。In the method of forming a via-hole conductor by filling the conductive paste, a via-hole conductor can be provided at an arbitrary position, whereas a through-hole conductor is formed by a conventional plating method. It is attracting attention as a method suitable for high-density wiring.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、低抵抗
金属を含む導体ペースト中には、絶縁層への印刷性およ
びホールへの充填性を高めるとともに、金属粉末を互い
に結合させるために結合用樹脂を配合させており、しか
も金属粉末表面には、高抵抗の酸化膜が生成されやすい
ことから、金属粉末の接触界面には、樹脂や酸化膜が介
在するために、通常の銅箔や銅メッキにより形成された
回路またはスルーホール導体よりも抵抗値が高いという
問題点があった。However, in a conductive paste containing a low-resistance metal, a bonding resin is used to improve the printability of the insulating layer and the filling property of the holes and to bond the metal powder to each other. Since a high-resistance oxide film is easily formed on the surface of the metal powder, a resin or oxide film is interposed at the contact interface of the metal powder. There is a problem that the resistance value is higher than the formed circuit or through-hole conductor.
【０００７】それに加えて、絶縁基板が有機樹脂を含有
している関係上、銅や銀等の低抵抗金属を焼結できるよ
うな温度で処理することができないために、配線とバイ
アホール導体間の接続信頼性が低く、ヒートサイクルや
ヒートショック等による熱変形さらには振動により、配
線回路層とバイアホール導体間との導体抵抗が増大する
という問題があるのが現状である。また、この樹脂分を
加熱分解したり、通電加熱を行うことなど様々な改良も
行われているが、これらの加熱処理においても十分な効
果が得られておらず、場合によっては、通電加熱によっ
ては通電時に発生する熱によって絶縁層に対して悪影響
を及ぼすなどの問題があった。In addition, since the insulating substrate contains an organic resin, it cannot be processed at a temperature at which a low-resistance metal such as copper or silver can be sintered, so that the wiring and the via-hole conductor cannot be treated. At present, there is a problem that the connection resistance between the wiring circuit layer and the via-hole conductor is increased due to low connection reliability and thermal deformation or vibration due to heat cycle, heat shock, or the like. In addition, various improvements have been made, such as heat decomposition of this resin component and conducting electric heating, but a sufficient effect has not been obtained even in these heating treatments, and in some cases, by conducting electric heating, There is a problem that heat generated at the time of energization adversely affects the insulating layer.
【０００８】従って、本発明は、配線回路層と導体ペー
ストを充填して形成したバイアホール導体との接続信頼
性に優れた配線基板を提供するものである。Accordingly, the present invention provides a wiring board having excellent connection reliability between a wiring circuit layer and a via-hole conductor formed by filling a conductive paste.
【０００９】[0009]
【課題を解決するための手段】本発明者等は、上記の課
題に対して検討を重ねた結果、配線基板における配線回
路層と、金属粉末を充填して形成したバイアホール導体
中の金属粉末とを、少なくともインジウム（Ｉｎ）ある
いは錫（Ｓｎ）を含有する低融点金属によって結合する
ことにより、配線回路層とバイアホール導体間の接続抵
抗を低下させることができるとともに、過酷な環境下に
おいて接続信頼性を向上できることを知見した。Means for Solving the Problems The present inventors have studied the above problems and found that the wiring circuit layer on the wiring board and the metal powder in the via-hole conductor formed by filling the metal powder were used. And a low-melting metal containing at least indium (In) or tin (Sn), whereby the connection resistance between the wiring circuit layer and the via-hole conductor can be reduced, and the connection can be made in a severe environment. We found that reliability could be improved.
【００１０】即ち、本発明の配線基板は、少なくとも有
機樹脂を含有する絶縁基板と、該絶縁基板表面および内
部に被着形成された配線回路層と、前記配線回路層間を
電気的に接続するために設けられ、少なくとも金属粉末
を充填してなるバイアホール導体を具備する配線基板に
おいて、前記配線回路層と前記バイアホール導体との接
続部に少なくともインジウム（Ｉｎ）あるいは錫（Ｓ
ｎ）を含有する低融点金属層を前記バイアホール導体長
さの１〜３０％の厚みで形成したことを特徴とするもの
であり、特に、前記配線回路層が金属箔からなり、さら
に、前記バイアホール導体が、銅粉末、銀粉末、銀−銅
合金粉末、銀被覆銅粉末のうちのいずれか１種からなる
平均粒径が３〜１０μｍの金属粉末を充填してなること
を特徴とするものである。That is, the wiring board of the present invention is for electrically connecting at least an insulating substrate containing an organic resin, a wiring circuit layer formed on the surface and inside of the insulating substrate, and the wiring circuit layer. And a wiring board provided with a via-hole conductor filled with at least a metal powder, at least a connection portion between the wiring circuit layer and the via-hole conductor is indium (In) or tin (S).
The low melting point metal layer containing n) is formed to have a thickness of 1 to 30% of the length of the via-hole conductor, and in particular, the wiring circuit layer is made of a metal foil. The via-hole conductor is characterized by being filled with a metal powder having an average particle diameter of 3 to 10 μm consisting of any one of copper powder, silver powder, silver-copper alloy powder, and silver-coated copper powder. Things.
【００１１】[0011]
【作用】従来の配線回路層と金属粉末の充填によって形
成されたバイアホール導体との接続は、バイアホール導
体中の金属粉末と配線回路層との点接触によるものであ
り、両者間の接触抵抗が大きく、しかも外部からの応力
等によって、その接続状態が変化しやすいために、抵抗
が変化するなどの問題がある。The conventional connection between the wiring circuit layer and the via-hole conductor formed by filling the metal powder is based on point contact between the metal powder in the via-hole conductor and the wiring circuit layer, and the contact resistance between the two. However, since the connection state is easily changed by external stress or the like, there is a problem that the resistance changes.
【００１２】これに対して、本発明によれば、配線回路
層とバイアホール導体中の金属粉末を低融点金属により
結合することにより、配線回路層とバイアホール導体中
の金属粉末とが低融点金属の介在による３次元的な面接
触によって接続されるために、両者間の接触抵抗を大幅
に低減できるとともに、配線回路層とバイアホール導体
とが強固に接合されているために、熱変形や振動によっ
ても両者間の接続状態が変化することがないために、配
線基板における回路としての信頼性を大幅に高めること
ができる。On the other hand, according to the present invention, the wiring circuit layer and the metal powder in the via-hole conductor are bonded with a low melting point metal, so that the wiring circuit layer and the metal powder in the via-hole conductor have a low melting point. Since the connection is made by three-dimensional surface contact due to the interposition of metal, the contact resistance between the two can be greatly reduced, and since the wiring circuit layer and the via-hole conductor are firmly joined, thermal deformation and Since the connection state between the two does not change due to vibration, the reliability of the circuit on the wiring board can be greatly improved.
【００１３】[0013]
【発明の実施の形態】以下、本発明の配線基板を図面を
もとに説明する。図１は、本発明の配線基板の一実施態
様として多層配線基板を説明するための概略断面図であ
る。図１に示すように、本発明の多層配線基板１は、有
機樹脂を含む複数の絶縁層２ａ〜２ｄを積層してなる絶
縁基板３の表面および内部に配線回路層４が形成され、
さらに、異なる層の配線回路層４を電気的に接続するた
めのバイアホール導体５とを具備するものであり、バイ
アホール導体５は、少なくとも金属粉末を充填して形成
されたものからなる。本発明における大きな特徴は、バ
イアホール導体５中の金属粉末と配線回路層４との接続
部に少なくともインジウム（Ｉｎ）あるいは錫（Ｓｎ）
を含有する低融点金属層を形成したことを特徴とする。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a wiring board according to the present invention will be described with reference to the drawings. FIG. 1 is a schematic cross-sectional view for explaining a multilayer wiring board as one embodiment of the wiring board of the present invention. As shown in FIG. 1, in a multilayer wiring board 1 of the present invention, a wiring circuit layer 4 is formed on the surface and inside of an insulating substrate 3 formed by laminating a plurality of insulating layers 2 a to 2 d containing an organic resin.
Further, a via-hole conductor 5 for electrically connecting different layers of the wiring circuit layer 4 is provided, and the via-hole conductor 5 is formed by filling at least a metal powder. A major feature of the present invention is that at least indium (In) or tin (Sn) is provided at the connection between the metal powder in the via-hole conductor 5 and the wiring circuit layer 4.
A low melting point metal layer containing
【００１４】そこで、図２にバイアホール導体５と配線
回路層４との接続部の拡大図を示した。図２に示すよう
に、例えば、配線回路層４が金属箔６からなる場合、金
属箔６とバイアホール導体５中の金属粉末７との接続
は、金属粉末７と金属箔６との点接触によるものである
が、本発明によれば、金属粉末７間の空隙部に低融点金
属８が充填された低融点金属層９を形成することによ
り、金属粉末７と金属箔６との接続が、前記点接触のみ
ならず、低融点金属８を介した３次元的な面接触により
接合されている。FIG. 2 is an enlarged view of a connection portion between the via-hole conductor 5 and the wiring circuit layer 4. As shown in FIG. 2, for example, when the wiring circuit layer 4 is made of the metal foil 6, the connection between the metal foil 6 and the metal powder 7 in the via-hole conductor 5 is made by the point contact between the metal powder 7 and the metal foil 6. According to the present invention, the low melting point metal layer 9 filled with the low melting point metal 8 is formed in the gap between the metal powders 7 so that the connection between the metal powder 7 and the metal foil 6 can be established. In addition, not only the point contact but also the three-dimensional surface contact via the low melting point metal 8 is used.
【００１５】このような接合によって、金属箔からなる
配線回路層４とバイアホール導体５とを強固に且つ低い
接触抵抗で接続することができる。特に、本発明によれ
ば、金属箔からなる配線回路層４とバイアホール導体５
間との初期抵抗を後述する実施例から明らかなように、
８×１０-5Ω−ｃｍ以下まで低減することができる。By such bonding, the wiring circuit layer 4 made of metal foil and the via-hole conductor 5 can be firmly connected with a low contact resistance. In particular, according to the present invention, the wiring circuit layer 4 made of metal foil and the via-hole conductor 5
As is clear from the examples described below, the initial resistance between
It can be reduced to 8 × 10 −5 Ω-cm or less.
【００１６】配線回路層４とバイアホール導体５との間
に低融点金属層９が存在しないと、配線回路層４とバイ
アホール導体５との強固な接続ができずに、ヒートサイ
クルやヒートショック等により、配線回路層４とバイア
ホール導体５中の金属粉末との接触部分が不安定となる
結果、配線回路層４とバイアホール導体５間の抵抗が大
きくなるという問題が発生する。If the low-melting metal layer 9 does not exist between the wiring circuit layer 4 and the via-hole conductor 5, a strong connection between the wiring circuit layer 4 and the via-hole conductor 5 cannot be obtained, resulting in a heat cycle or heat shock. As a result, the contact portion between the wiring circuit layer 4 and the metal powder in the via-hole conductor 5 becomes unstable, resulting in a problem that the resistance between the wiring circuit layer 4 and the via-hole conductor 5 increases.
【００１７】また、本発明によれば、前記低融点金属層
９は、バイアホール導体の前記配線回路層との結合端部
からバイアホール導体長さの１〜３０％の深さまで存在
することが重要である。これは、低融点金属層９がバイ
アホール導体の全体に存在する場合、低融点金属を加熱
により溶融処理した際に、溶融した低融点金属による表
面張力の発生によってバイアホール内の金属粉末を含む
導体が収縮してしまい、その結果、バイアホール導体５
と配線回路層４の接続部に空隙が発生してしまうためで
ある。なお、前記低融点金属層９の厚みは、バイアホー
ル導体の断面における平均厚みであり、バイアホール導
体長さとは、バイアホール導体５を両側から挟持する配
線回路層４間の距離である。According to the present invention, the low-melting point metal layer 9 may be present from the coupling end of the via-hole conductor with the wiring circuit layer to a depth of 1 to 30% of the length of the via-hole conductor. is important. This is because when the low-melting metal layer 9 is present in the entire via-hole conductor, when the low-melting metal is melted by heating, the metal powder in the via-hole is generated due to generation of surface tension due to the molten low-melting metal. The conductor shrinks, resulting in via-hole conductor 5
This is because a gap is generated at the connection portion between the wiring circuit layer 4 and the wiring circuit layer 4. The thickness of the low melting point metal layer 9 is an average thickness in a cross section of the via-hole conductor, and the via-hole conductor length is a distance between the wiring circuit layers 4 sandwiching the via-hole conductor 5 from both sides.
【００１８】従って、本発明によれば、低融点金属層９
の厚みがバイアホール導体長さの１％より小さいと、低
融点金属層９の形成による作用効果が十分に発揮され
ず、３０％よりも厚いと前述したようにバイアホール導
体の収縮によってバイアホール導体５と配線回路層４の
接続不良が生じるためである。Therefore, according to the present invention, the low melting point metal layer 9
If the thickness is less than 1% of the length of the via-hole conductor, the effect of the formation of the low-melting metal layer 9 will not be sufficiently exerted. If the thickness is more than 30%, the via-hole will contract due to shrinkage of the via-hole conductor as described above. This is because a connection failure between the conductor 5 and the wiring circuit layer 4 occurs.
【００１９】本発明において、配線回路層４は、銅、ア
ルミニウム、銅を含む合金などからなる金属箔が金属粉
末を充填して形成されたバイアホール導体５を封止する
上で望ましいが、その他、配線回路層４をメッキ膜で形
成してもその膜の緻密性から金属箔と同様な作用を有す
る。In the present invention, the wiring circuit layer 4 is preferably used for sealing the via-hole conductor 5 formed by filling a metal powder with a metal foil made of copper, aluminum, an alloy containing copper, or the like. Even if the wiring circuit layer 4 is formed of a plating film, it has the same action as a metal foil due to the denseness of the film.
【００２０】バイアホール導体５中に充填される金属粉
末としては、銅粉末、銀粉末、銀被覆銅粉末、銅銀合金
のうちのいずれかからなる平均粒径が３〜１０μｍ、特
に３〜７μｍ、最適には３〜５μｍの低抵抗の金属粉末
が望ましい。The metal powder to be filled in the via-hole conductor 5 is made of any one of copper powder, silver powder, silver-coated copper powder and copper-silver alloy and has an average particle size of 3 to 10 μm, particularly 3 to 7 μm. Optimally, a metal powder having a low resistance of 3 to 5 μm is desirable.
【００２１】本発明における絶縁基板３を形成する絶縁
層２は、絶縁材料としての電気的特性、耐熱性、および
機械的強度を有する熱硬化性樹脂、例えば、アラミド樹
脂、フェノール樹脂、エポキシ樹脂、イミド樹脂、フッ
素樹脂、フェニレンエーテル樹脂、ビスマレイミドトリ
アジン樹脂、ユリア樹脂、メラミン樹脂、シリコーン樹
脂、ウレタン樹脂、不飽和ポリエステル樹脂、アリル樹
脂等が、単独または組み合わせで含む。The insulating layer 2 forming the insulating substrate 3 in the present invention is made of a thermosetting resin having electrical properties, heat resistance and mechanical strength as an insulating material, for example, an aramid resin, a phenol resin, an epoxy resin, An imide resin, a fluorine resin, a phenylene ether resin, a bismaleimide triazine resin, a urea resin, a melamine resin, a silicone resin, a urethane resin, an unsaturated polyester resin, an allyl resin, and the like are included alone or in combination.
【００２２】また、上記の絶縁層２中には、絶縁基板あ
るいは配線基板全体の強度を高めるために、有機樹脂に
対してフィラーを複合化させることもできる。有機樹脂
と複合化されるフィラーとしては、ＳｉＯ2 、Ａｌ2 Ｏ
3 、ＺｒＯ2 、ＴｉＯ2 、ＡｌＮ、ＳｉＣ、ＢａＴｉＯ
3 、ＳｒＴｉＯ3 、ゼオライト、ＣａＴｉＯ3 、ほう酸
アルミニウム等の無機質フィラーが好適に用いられる。
また、ガラスやアラミド樹脂からなる不織布、織布など
に上記樹脂を含浸させて用いてもよい。なお、有機樹脂
とフィラーとは、体積比率で１５：８５〜５０：５０の
比率で複合化されるのが適当である。これらの中でも、
絶縁層の加工性、強度等の点で、エポキシ樹脂、イミド
樹脂、フェニレンエーテル樹脂と、シリカまたはアラミ
ド不織布との混合物であることが最も望ましい。In the insulating layer 2, a filler can be compounded with an organic resin in order to increase the strength of the entire insulating substrate or wiring substrate. SiO 2 , Al 2 O
3 , ZrO 2 , TiO 2 , AlN, SiC, BaTiO
3 , inorganic fillers such as SrTiO 3 , zeolite, CaTiO 3 and aluminum borate are preferably used.
Further, a nonwoven fabric or a woven fabric made of glass or aramid resin may be used by impregnating the above resin. The organic resin and the filler are preferably compounded in a volume ratio of 15:85 to 50:50. Among these,
In terms of workability, strength and the like of the insulating layer, a mixture of an epoxy resin, an imide resin, a phenylene ether resin, and a silica or aramid nonwoven fabric is most desirable.
【００２３】図１に示した本発明の多層配線基板は、例
えば、具体的に以下の方法によって作製される。まず、
図３に示すように、非硬化または半硬化の軟質状態の絶
縁層１０に対して、所定の箇所にバイアホール１１を形
成した後（図３（ａ））、そのホール１１内に金属粉末
を含む導体ペーストを充填してバイアホール導体１２を
形成する（図３（ｂ））。The multilayer wiring board of the present invention shown in FIG. 1 is manufactured, for example, specifically by the following method. First,
As shown in FIG. 3, after a via hole 11 is formed at a predetermined position in the non-cured or semi-cured soft insulating layer 10 (FIG. 3A), a metal powder is filled in the hole 11. The via-hole conductor 12 is formed by filling the conductive paste containing the conductive paste (FIG. 3B).
【００２４】この絶縁層１０は、前述したような熱硬化
性有機樹脂、または熱硬化性有機樹脂とフィラーなどの
組成物を混練機や３本ロールなどの手段によって十分に
混合し、これを圧延法、押し出し法、射出法、ドクター
ブレード法などによってシート状に成形する。また、所
望により熱処理して熱硬化性樹脂を半硬化させる。半硬
化には、樹脂が完全硬化するのに十分な温度よりもやや
低い温度に加熱すればよい。The insulating layer 10 is formed by sufficiently mixing the above-described thermosetting organic resin, or a composition of the thermosetting organic resin and a filler with a kneader or a three-roll machine, and rolling the mixture. It is formed into a sheet by a method, extrusion method, injection method, doctor blade method or the like. The thermosetting resin is semi-cured by heat treatment if desired. For semi-curing, the resin may be heated to a temperature slightly lower than a temperature sufficient to completely cure the resin.
【００２５】また、バイアホール１１の形成は、ドリ
ル、パンチング、サンドブラスト、あるいは炭酸ガスレ
ーザ、ＹＡＧレーザ、及びエキシマレーザ等の照射によ
る加工など公知の方法が採用される。The formation of the via hole 11 is performed by a known method such as drilling, punching, sandblasting, or processing by irradiation with a carbon dioxide gas laser, a YAG laser, an excimer laser, or the like.
【００２６】また、バイアホール１１内に充填する金属
ペーストは、銅粉末、銀粉末、銀被覆銅粉末、銅銀合金
のうちのいずれかの平均粒径が３〜１０μｍ、特に３〜
７μｍ、最適には３〜５μｍの低抵抗の金属粉末と、粉
末１００重量部に対して樹脂結合剤を２重量部以下、特
に０．０５〜１重量部の割合で含み、さらには適当な溶
剤等を含む。また、場合によっては、適当な硬化剤を含
む場合もある。The metal paste to be filled in the via hole 11 has an average particle size of 3 to 10 μm, particularly 3 to 10 μm among copper powder, silver powder, silver-coated copper powder and copper-silver alloy.
7 μm, optimally 3 to 5 μm low-resistance metal powder and 2 parts by weight or less, especially 0.05 to 1 part by weight of a resin binder with respect to 100 parts by weight of the powder; And so on. In some cases, the composition may contain an appropriate curing agent.
【００２７】前記金属粉末の平均粒径が３μｍよりも小
さいと、金属粉末同士の接触抵抗が増加してバイアホー
ル導体の抵抗が高くなる傾向にあり、１０μｍを越える
とバイアホール導体の低抵抗化が難しくなる傾向にあ
る。If the average particle size of the metal powder is smaller than 3 μm, the contact resistance between the metal powders increases and the resistance of the via-hole conductor tends to increase. If it exceeds 10 μm, the resistance of the via-hole conductor decreases. Tends to be difficult.
【００２８】導体ペースト中の樹脂結合剤としては、前
述した種々の絶縁層を構成する有機樹脂の他、セルロー
スなども使用される。この有機樹脂は、ホール内への充
填性を高めるとともに、前記金属粉末同士および金属粉
末と絶縁層とを結合する作用をなしている。この有機樹
脂は、金属ペースト中において、２重量部を越えると金
属粉末間に樹脂が介在することになり粉末同士を十分に
接触させることが難しくなり、バイアホール導体の抵抗
が大きくなるためである。なお、場合によっては、熱処
理によって樹脂結合剤を分解除去することも可能であ
る。As the resin binder in the conductive paste, cellulose and the like are used in addition to the above-mentioned organic resins constituting the various insulating layers. The organic resin enhances the filling property in the holes and has the function of bonding the metal powders and the metal powders with the insulating layer. If this organic resin exceeds 2 parts by weight in the metal paste, the resin is interposed between the metal powders, making it difficult to bring the powders into sufficient contact with each other and increasing the resistance of the via-hole conductor. . In some cases, it is possible to decompose and remove the resin binder by heat treatment.
【００２９】導体ペースト中の溶剤としては、用いる結
合用有機樹脂が溶解可能な溶剤であればよく、例えば、
イソプロピルアルコール、テルピネオール、２−オクタ
ノール、ブチルカルビトールアセテート等が用いられ
る。The solvent in the conductor paste may be any solvent that can dissolve the binding organic resin used.
Isopropyl alcohol, terpineol, 2-octanol, butyl carbitol acetate and the like are used.
【００３０】次に、図３（ｃ）に示すように、形成した
バイアホール導体１２の両端に、インジウム（Ｉｎ）あ
るいは錫（Ｓｎ）を含む低融点金属を塗布して低融点金
属層１３を形成する。この低融点金属層１３の形成方法
としては、直接バイアホール導体１２上に、低融点金属
を含むペーストを印刷塗布するか、低融点金属のメッキ
膜を形成するか、あるいは低融点金属からなるボールを
バイアホール導体１２の端部に埋込むことにより形成す
ることができる。Next, as shown in FIG. 3C, a low-melting metal containing indium (In) or tin (Sn) is applied to both ends of the formed via-hole conductor 12 to form a low-melting metal layer 13. Form. As a method of forming the low-melting-point metal layer 13, a paste containing a low-melting-point metal is printed and applied directly on the via-hole conductor 12, a low-melting-point metal plating film is formed, or a ball made of the low-melting-point metal is used. Is embedded in the end of the via-hole conductor 12.
【００３１】この時、低融点金属層１３の厚みは、その
後の工程によって低融点金属をバイアホール導体内に含
浸させた時の厚みが、バイアホール導体１２長さの１〜
３０％となるような厚みに制御される。At this time, the thickness of the low melting point metal layer 13 is such that the thickness when the low melting point metal is impregnated in the via hole conductor in a subsequent step is 1 to the length of the via hole conductor 12.
The thickness is controlled to be 30%.
【００３２】次に、図３（ｄ）に示すように、絶縁層１
０の少なくともバイアホール導体１２形成部を含む表面
に、配線回路層１４を形成する。配線回路層１４の形成
は、１）絶縁層１０の表面に金属箔を貼り付けた後、エ
ッチング処理して回路パターンを形成する方法、２）絶
縁層１０表面にレジストを形成して、メッキにより形成
する方法、３）転写フィルム表面に金属箔を貼り付け、
金属箔をエッチング処理して回路パターンを形成した
後、この金属箔からなる配線回路層１４を絶縁層１０表
面に転写させる方法、４）導体ペーストをスクリーン印
刷等の方法で印刷する方法等が挙げられる。Next, as shown in FIG.
The wiring circuit layer 14 is formed on the surface including at least the via-hole conductor 12 forming portion of No. 0. The wiring circuit layer 14 is formed by: 1) a method of forming a circuit pattern by attaching a metal foil to the surface of the insulating layer 10 and then performing an etching process; 2) forming a resist on the surface of the insulating layer 10 and plating. 3) Pasting a metal foil on the transfer film surface,
After forming a circuit pattern by etching the metal foil, a method of transferring the wiring circuit layer 14 made of the metal foil to the surface of the insulating layer 10, a method of printing a conductor paste by a method such as screen printing, and the like. Can be
【００３３】なお、配線回路層１４と絶縁層１０との密
着強度を高める上では、絶縁層１０の配線回路層１４の
形成箇所および／または転写フィルム表面の配線回路層
１４表面を０．１μｍ以上、特に０．３μｍ〜３μｍ、
最適には０．３〜１．５μｍに粗面加工することが望ま
しい。また、バイアホール導体１２の両端を封止する上
では、配線回路層１４は、厚みが５〜４０μｍの金属箔
からなることが望ましい。In order to increase the adhesion strength between the wiring circuit layer 14 and the insulating layer 10, the location of the wiring circuit layer 14 on the insulating layer 10 and / or the surface of the wiring circuit layer 14 on the surface of the transfer film must be 0.1 μm or more. , Especially 0.3 μm to 3 μm,
Optimally, it is desirable to roughen the surface to 0.3 to 1.5 μm. In order to seal both ends of the via-hole conductor 12, the wiring circuit layer 14 is preferably made of a metal foil having a thickness of 5 to 40 μm.
【００３４】また、配線回路層１４を前記３）の転写法
によって形成する場合には、転写前の金属箔からなる配
線回路層のバイアホール導体１２との接続箇所に、低融
点金属を含むペーストを印刷塗布したり、低融点金属の
メッキ膜を形成し、その後、配線回路層１４をバイアホ
ール導体１２上に転写させることにより、低融点金属層
１３と配線回路層１４とを同時に形成することもでき
る。In the case where the wiring circuit layer 14 is formed by the transfer method of the above 3), a paste containing a low melting point metal is provided at a portion where the wiring circuit layer made of metal foil before transfer is connected to the via-hole conductor 12. By forming a low-melting-point metal plating film, and then transferring the wiring circuit layer 14 onto the via-hole conductor 12, thereby simultaneously forming the low-melting-point metal layer 13 and the wiring circuit layer 14. Can also.
【００３５】また、所望により、配線回路層１４とバイ
アホール導体１２間に圧力を印加して、図３（ｅ）に示
すように、配線回路層１４、低融点金属層１３を絶縁層
１０内に埋め込み処理を行うこともできる。If desired, a pressure is applied between the wiring circuit layer 14 and the via-hole conductor 12 so that the wiring circuit layer 14 and the low-melting metal layer 13 are placed in the insulating layer 10 as shown in FIG. Can also be embedded.
【００３６】その後、絶縁層中に含まれる熱硬化性樹脂
が十分に硬化する温度で加熱して完全硬化させることに
より単層の配線基板を作製することができる。Thereafter, by heating at a temperature at which the thermosetting resin contained in the insulating layer is sufficiently cured and completely cured, a single-layer wiring board can be manufactured.
【００３７】また、多層化する場合には、図３（ａ）〜
（ｄ）あるいは（ａ）〜（ｅ）と同様な方法によって、
バイアホール導体、低融点金属層および配線回路層を形
成した絶縁層を複数作製し、それらを位置合わせして積
層圧着した後、絶縁層中に含まれる熱硬化性樹脂が十分
に硬化する温度で加熱して完全硬化させることにより図
１の多層配線基板を作製することができる。In the case of multi-layering, FIG.
(D) or by a method similar to (a) to (e),
After preparing a plurality of insulating layers on which via-hole conductors, low-melting metal layers, and wiring circuit layers are formed, aligning them, and laminating and pressing them, at a temperature at which the thermosetting resin contained in the insulating layers is sufficiently cured. By heating and completely curing, the multilayer wiring board of FIG. 1 can be manufactured.
【００３８】本発明によれば、上記における完全硬化処
理時の加熱処理によって、配線回路層１４とバイアホー
ル導体１２中の金属粉末間に配設した低融点金属層１３
が溶融し、結果として、図２に示すように、バイアホー
ル導体５中の金属粉末７間の間隙中に侵入して、配線回
路層と金属粉末とを結合することができる。According to the present invention, the low-melting metal layer 13 disposed between the wiring circuit layer 14 and the metal powder in the via-hole conductor 12 by the heat treatment at the time of the above-mentioned complete curing treatment.
Is melted, and as a result, as shown in FIG. 2, penetrates into the gap between the metal powders 7 in the via-hole conductor 5 and can bond the wiring circuit layer and the metal powder.
【００３９】なお、低融点金属の融点は、上記の製造方
法を考慮して、絶縁層中の熱硬化性樹脂の硬化温度以下
の温度で溶融可能であることが望ましく、より具体的に
は融点が１５０〜３００℃の範囲が適当である。The melting point of the low melting point metal is desirably meltable at a temperature equal to or lower than the curing temperature of the thermosetting resin in the insulating layer in consideration of the above-mentioned manufacturing method. Is suitably in the range of 150 to 300 ° C.
【００４０】また、低融点金属層の溶融処理は、熱硬化
性樹脂の完全硬化処理の他、前記図３（ｃ）の低融点金
属層１３を形成した後、あるいは図３（ｄ）の低融点金
属層１３の表面に配線回路層１４を形成して単層の配線
基板を作製し、積層する前に熱処理を施してもよい。The melting treatment of the low-melting-point metal layer may be performed by completely curing the thermosetting resin, or after forming the low-melting-point metal layer 13 shown in FIG. The wiring circuit layer 14 may be formed on the surface of the melting point metal layer 13 to form a single-layer wiring board, and heat treatment may be performed before lamination.
【００４１】かかる観点から、本発明において用いられ
る低融点金属は、少なくともインジウム（Ｉｎ）あるい
は錫（Ｓｎ）を含有するものであるが、具体的には、イ
ンジウム単体、錫単体の他に、鉛、金、銀、銅、ビスマ
スから選ばれる少なくとも１種の金属と複合化すること
ができ、例えば、Ｐｂ−Ｓｎ、Ａｇ−Ｃｕ−Ｓｎ、Ａｇ
−Ｂｉ−Ｃｕ−Ｓｎ、Ａｇ−Ｃｕ−Ｉｎ−Ｓｎ等が好適
である。From this point of view, the low melting point metal used in the present invention contains at least indium (In) or tin (Sn). , Gold, silver, copper, and bismuth, and can be complexed with, for example, Pb-Sn, Ag-Cu-Sn, Ag
-Bi-Cu-Sn, Ag-Cu-In-Sn and the like are preferable.
【００４２】上記のように、本発明においては、配線回
路層とバイアホール導体との接続構造において、所定厚
みの低融点金属層を形成して、バイアホール導体中の金
属粉末と配線回路層とを低融点金属によって結合するこ
とにより、その周辺の絶縁層に悪影響を及ぼすことな
く、配線回路層とバイアホール導体との接続抵抗の低減
とともに、強固で高信頼性の高い接続構造を形成するこ
とができるのである。As described above, in the present invention, in the connection structure between the wiring circuit layer and the via-hole conductor, a low-melting-point metal layer having a predetermined thickness is formed, and the metal powder in the via-hole conductor and the wiring circuit layer are connected to each other. A low-melting metal to form a strong, highly reliable connection structure while reducing the connection resistance between the wiring circuit layer and the via-hole conductor without adversely affecting the surrounding insulating layer. You can do it.
【００４３】[0043]
【実施例】実施例１ 平均粒径が約５μｍの略球形の酸化珪素７０体積％、フ
ェニレンエーテル樹脂３０体積％を用いてスラリーを調
製し、このスラリーを用いてドクターブレード法によっ
てキャリアシート上に塗布し、これを５０℃の温度で６
０分間乾燥して厚み１２０μｍの絶縁層を完成した。EXAMPLE 1 A slurry was prepared by using 70% by volume of substantially spherical silicon oxide having an average particle size of about 5 μm and 30% by volume of a phenylene ether resin, and the slurry was used to form a slurry on a carrier sheet by a doctor blade method. It is applied at a temperature of 50 ° C. for 6 hours.
After drying for 0 minutes, an insulating layer having a thickness of 120 μm was completed.
【００４４】次に、前記絶縁層に、ＮＣパンチングによ
り直径が０．１ｍｍのスルーホールを形成し、そのホー
ル内に平均粒径５．８μｍの銅粉末、平均粒径６．１μ
ｍの銀２０重量％−銅８０重量％の銀銅合金粉末、平均
粒径が５．３μｍの銀を３重量％の割合で銅粉末表面に
被覆した銀被覆銅粉末のいずれかの粉末９９．８重量部
と、セルロース０．２重量部、溶剤として２−オクタノ
ール１０重量部とを混合して調製した導電性ペーストを
充填してバイアホール導体を形成した。Next, a through hole having a diameter of 0.1 mm was formed in the insulating layer by NC punching, and a copper powder having an average particle diameter of 5.8 μm and an average particle diameter of 6.1 μm were formed in the hole.
powder of any one of a silver-copper powder containing 20% by weight of silver and 80% by weight of copper, a silver-copper alloy powder, and a silver powder having an average particle diameter of 5.3 μm coated on the surface of copper powder at a ratio of 3% by weight A conductive paste prepared by mixing 8 parts by weight, 0.2 parts by weight of cellulose, and 10 parts by weight of 2-octanol as a solvent was filled to form a via-hole conductor.
【００４５】一方、表１に示す各種低融点金属組成物９
９．８重量部、セルロース０．２重量部、溶剤として２
−オクタノール１０重量部とを混合して調製した低融点
金属を含有するペーストを調製した。On the other hand, various low melting point metal compositions 9 shown in Table 1
9.8 parts by weight, 0.2 parts by weight of cellulose, 2 as a solvent
A low-melting-point metal-containing paste prepared by mixing 10 parts by weight of octanol was prepared.
【００４６】[0046]
【表１】 [Table 1]
【００４７】そして、この低融点金属含有ペーストをバ
イアホール導体の両端に２５μｍの厚みで印刷塗布し
た。そして、この絶縁層のバイアホール導体を挟む表面
および裏面に、予め、銅箔からなる配線回路層が形成さ
れた転写フィルムをそれぞれ積層して、５０ｋｇ／ｃｍ
2 の圧力で圧着した後、転写フィルムを剥がして、配線
回路層を転写させた。Then, the paste containing the low-melting-point metal was applied by printing to both ends of the via-hole conductor in a thickness of 25 μm. Then, a transfer film on which a wiring circuit layer made of copper foil is formed in advance is laminated on the front and back surfaces of the insulating layer sandwiching the via-hole conductor, respectively, and 50 kg / cm
After pressure bonding under the pressure of 2 , the transfer film was peeled off, and the wiring circuit layer was transferred.
【００４８】その後、その積層物を１２０℃に加熱して
ペースト中の有機溶剤を揮散除去した後、さらに２００
℃で１時間加熱して低融点金属を溶融させるとともに、
絶縁層を完全に硬化させて、単層の配線基板を作製し
た。得られた配線基板の低融点金属層の厚みは、バイア
ホール導体長さの２０％にあたるものであった。Thereafter, the laminate was heated to 120 ° C. to volatilize and remove the organic solvent in the paste.
℃ 1 hour to melt the low melting point metal,
The insulating layer was completely cured to produce a single-layer wiring board. The thickness of the low melting point metal layer of the obtained wiring board was equivalent to 20% of the length of the via-hole conductor.
【００４９】そして、これらの処理後の配線基板におけ
る配線回路層の初期抵抗値を測定した。また、８５℃、
８５％相対湿度において１０００時間経過後の導通抵抗
（テスト１）と、９５％相対湿度中、−５５〜＋１２５
℃の温度範囲において１０００サイクル後の導通抵抗
（テスト２）を測定し、それぞれの条件における（テス
ト後抵抗値／初期抵抗値）×１００（％）で表される抵
抗変化率を計算し表２に示した。Then, the initial resistance value of the wiring circuit layer in the wiring board after these treatments was measured. 85 ° C,
Conduction resistance after 1000 hours at 85% relative humidity (Test 1) and -55 to +125 at 95% relative humidity
The conduction resistance (test 2) after 1000 cycles was measured in the temperature range of ° C., and the resistance change rate represented by (resistance after test / initial resistance) × 100 (%) under each condition was calculated. It was shown to.
【００５０】[0050]
【表２】 [Table 2]
【００５１】表２の結果によれば、配線回路層とバイア
ホール導体との間にＩｎおよびＳｎの群から選ばれる少
なくとも１種の低融点金属を被着させた本発明試料は、
配線回路層−バイアホール導体−配線回路層間の初期抵
抗を１０×１０-5Ω−ｃｍ以下まで低下させることがで
き、しかも、サイクル試験において抵抗の変化が５％以
下の優れた耐久性を示し長期にわたり接続信頼性の高い
ことが確認された。According to the results shown in Table 2, the sample of the present invention in which at least one kind of low melting point metal selected from the group consisting of In and Sn was deposited between the wiring circuit layer and the via-hole conductor,
The initial resistance between the wiring circuit layer, the via-hole conductor, and the wiring circuit layer can be reduced to 10 × 10 −5 Ω-cm or less, and the resistance change in a cycle test shows excellent durability of 5% or less. It was confirmed that connection reliability was high for a long time.
【００５２】実施例２ 実施例１の表２中の試料Ｎo.１１、３５の組み合わせに
おいて、バイアホール導体と低融点金属層の厚みとの関
係を表３に示すように種々変更し、実施例１と同様に評
価を行った。Example 2 In the combination of Sample Nos. 11 and 35 in Table 2 of Example 1, the relationship between the via-hole conductor and the thickness of the low melting point metal layer was variously changed as shown in Table 3, and Evaluation was performed in the same manner as in Example 1.
【００５３】[0053]
【表３】 [Table 3]
【００５４】その結果、低融点金属層の厚みがバイアホ
ール導体長さの１％よりも小さい試料Ｎo.４２、４８で
は、低抵抗化およひ耐久性の効果が十分でなく、また、
３０％を越えた試料Ｎo.４７、５２では、逆に抵抗が増
大した。この試料Ｎo.４７、５２について断面を観察し
た結果、バイアホール中の導体が収縮しており、バイア
ホール導体と配線回路層との界面に空隙が発生している
ことを確認した。As a result, in Samples Nos. 42 and 48 in which the thickness of the low melting point metal layer is smaller than 1% of the length of the via-hole conductor, the effects of lowering resistance and durability are not sufficient.
On the contrary, in samples No. 47 and 52 exceeding 30%, the resistance increased. As a result of observing the cross section of Sample Nos. 47 and 52, it was confirmed that the conductor in the via hole was contracted and that a void was generated at the interface between the via hole conductor and the wiring circuit layer.
【００５５】[0055]
【発明の効果】以上詳述した通り、本発明の配線基板に
よれば、配線回路層とバイアホール導体中の金属粉末間
を低融点金属で接合することにより、配線回路層とバイ
アホール導体との接続抵抗を大幅に低減することができ
るとともに、ヒートサイクルやヒートショック等の熱変
形や振動による接続信頼性の低下を抑制することができ
る。これにより、配線層の微細化と高密度化に十分に対
応することができ、超微細化、精密化の要求の応えうる
ことのできる高信頼性の多層配線板を作製することがで
きる。As described above in detail, according to the wiring board of the present invention, the wiring circuit layer and the metal powder in the via-hole conductor are joined with the low melting point metal, so that the wiring circuit layer and the via-hole conductor can be connected to each other. Can be greatly reduced, and a decrease in connection reliability due to thermal deformation or vibration such as a heat cycle or heat shock can be suppressed. Thereby, it is possible to sufficiently cope with the miniaturization and high density of the wiring layer, and it is possible to manufacture a highly reliable multilayer wiring board capable of meeting the demands for ultrafineness and precision.
【図１】本発明の配線基板の一実施態様として多層配線
基板を説明するための概略断面図である。FIG. 1 is a schematic cross-sectional view for explaining a multilayer wiring board as one embodiment of a wiring board of the present invention.
【図２】図１の多層配線基板における配線回路層とバイ
アホール導体との接触部の拡大断面図である。FIG. 2 is an enlarged sectional view of a contact portion between a wiring circuit layer and a via-hole conductor in the multilayer wiring board of FIG. 1;
【図３】本発明における多層配線基板の製造工程を説明
する工程図である。FIG. 3 is a process diagram illustrating a process for manufacturing a multilayer wiring board according to the present invention.
１ 多層配線基板 ２ａ〜２ｄ 絶縁層 ３ 絶縁基板 ４ 配線回路層 ５ バイアホール導体 ６ 金属箔 ７ 金属粉末 ８ 低融点金属 ９ 低融点金属層 DESCRIPTION OF SYMBOLS 1 Multilayer wiring board 2a-2d Insulating layer 3 Insulating board 4 Wiring circuit layer 5 Via hole conductor 6 Metal foil 7 Metal powder 8 Low melting metal 9 Low melting metal layer
Claims (3)
と、該絶縁基板表面および内部に被着形成された配線回
路層と、前記配線回路層間を電気的に接続するために設
けられ、少なくとも金属粉末を充填してなるバイアホー
ル導体を具備する配線基板において、前記配線回路層と
前記バイアホール導体との接続部に少なくともインジウ
ム（Ｉｎ）あるいは錫（Ｓｎ）を含有する低融点金属層
を前記バイアホール導体長さの１〜３０％の厚みで形成
したことを特徴とする配線基板。An insulating substrate containing at least an organic resin, a wiring circuit layer adhered and formed on the surface and inside of the insulating substrate, and at least a metal powder provided for electrically connecting the wiring circuit layers. A wiring board provided with a via-hole conductor filled with a low-melting-point metal layer containing at least indium (In) or tin (Sn) at a connection portion between the wiring circuit layer and the via-hole conductor. A wiring board formed with a thickness of 1 to 30% of a conductor length.
特徴とする請求項１記載の配線基板。2. The wiring board according to claim 1, wherein said wiring circuit layer is made of a metal foil.
末、銀−銅合金粉末、銀被覆銅粉末のうちのいずれか１
種からなる平均粒径が３〜１０μｍの金属粉末を充填し
てなることを特徴とする請求項１記載の配線基板。3. The method according to claim 1, wherein the via-hole conductor is made of one of copper powder, silver powder, silver-copper alloy powder, and silver-coated copper powder.
2. The wiring board according to claim 1, wherein the wiring board is filled with metal powder having an average particle size of 3 to 10 [mu] m.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01705498A JP3574738B2 (en) | 1998-01-29 | 1998-01-29 | Wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01705498A JP3574738B2 (en) | 1998-01-29 | 1998-01-29 | Wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11214575A true JPH11214575A (en) | 1999-08-06 |
| JP3574738B2 JP3574738B2 (en) | 2004-10-06 |
Family
ID=11933290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01705498A Expired - Lifetime JP3574738B2 (en) | 1998-01-29 | 1998-01-29 | Wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3574738B2 (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1220591A2 (en) * | 2000-12-26 | 2002-07-03 | Denso Corporation | Printed wiring board and method of manufacturing a printed wiring board |
| JP2003101235A (en) * | 2001-09-27 | 2003-04-04 | Kyocera Corp | Multilayer wiring board and method of manufacturing the same |
| US7169209B2 (en) | 2000-10-02 | 2007-01-30 | Asahi Kasei Kabushiki Kaisha | Functional alloy particles |
| JP2007042696A (en) * | 2005-08-01 | 2007-02-15 | Furukawa Circuit Foil Kk | Laminated circuit board |
| JP2007266183A (en) * | 2006-03-28 | 2007-10-11 | Fujitsu Ltd | Multilayer wiring board and its manufacturing method |
| JP2012074626A (en) * | 2010-09-29 | 2012-04-12 | Dainippon Printing Co Ltd | Laminated body for forming multilayer printed circuit board, method for manufacturing the same and multilayer printed circuit board formed by using the laminated body |
| JP2016225611A (en) * | 2015-05-27 | 2016-12-28 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Chip inductor |
| US10147533B2 (en) | 2015-05-27 | 2018-12-04 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
| JPWO2019044752A1 (en) * | 2017-08-29 | 2019-11-07 | 京セラ株式会社 | Circuit board and electronic device having the same |
-
1998
- 1998-01-29 JP JP01705498A patent/JP3574738B2/en not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7169209B2 (en) | 2000-10-02 | 2007-01-30 | Asahi Kasei Kabushiki Kaisha | Functional alloy particles |
| EP1220591A3 (en) * | 2000-12-26 | 2004-07-21 | Denso Corporation | Printed wiring board and method of manufacturing a printed wiring board |
| US6972070B2 (en) | 2000-12-26 | 2005-12-06 | Denso Corporation | Method of manufacturing a printed wiring board |
| EP1220591A2 (en) * | 2000-12-26 | 2002-07-03 | Denso Corporation | Printed wiring board and method of manufacturing a printed wiring board |
| JP4707289B2 (en) * | 2001-09-27 | 2011-06-22 | 京セラ株式会社 | Manufacturing method of multilayer wiring board |
| JP2003101235A (en) * | 2001-09-27 | 2003-04-04 | Kyocera Corp | Multilayer wiring board and method of manufacturing the same |
| JP2007042696A (en) * | 2005-08-01 | 2007-02-15 | Furukawa Circuit Foil Kk | Laminated circuit board |
| JP2007266183A (en) * | 2006-03-28 | 2007-10-11 | Fujitsu Ltd | Multilayer wiring board and its manufacturing method |
| US8158503B2 (en) | 2006-03-28 | 2012-04-17 | Fujitsu Limited | Multilayer interconnection substrate and method of manufacturing the same |
| JP2012074626A (en) * | 2010-09-29 | 2012-04-12 | Dainippon Printing Co Ltd | Laminated body for forming multilayer printed circuit board, method for manufacturing the same and multilayer printed circuit board formed by using the laminated body |
| JP2016225611A (en) * | 2015-05-27 | 2016-12-28 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Chip inductor |
| US10147533B2 (en) | 2015-05-27 | 2018-12-04 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
| JPWO2019044752A1 (en) * | 2017-08-29 | 2019-11-07 | 京セラ株式会社 | Circuit board and electronic device having the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3574738B2 (en) | 2004-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3051700B2 (en) | Method of manufacturing multilayer wiring board with built-in element | |
| US6359235B1 (en) | Electrical device mounting wiring board and method of producing the same | |
| JP3236818B2 (en) | Method for manufacturing multilayer wiring board with built-in element | |
| CN100409435C (en) | Electric circuit elements, electric circuit assembly, electric circuit built-in modules and manufacture thereof | |
| JPH11126978A (en) | Multilayered wiring board | |
| JP3207174B2 (en) | Wiring board mounted with electric element and method of manufacturing the same | |
| JP3187373B2 (en) | Wiring board | |
| JP3574738B2 (en) | Wiring board | |
| JP2001044590A (en) | Wiring board | |
| JP2004007006A (en) | Multilayer wiring board | |
| JP2002290052A (en) | Multilayer wiring board | |
| JP3595152B2 (en) | Wiring board and method of manufacturing the same | |
| JPH09293968A (en) | Method of manufacturing multilayer wiring substrate | |
| JP3554171B2 (en) | Circuit board manufacturing method | |
| JP3112258B2 (en) | Circuit board and its manufacturing method | |
| JP4863543B2 (en) | Conductive paste and method for manufacturing wiring board using the same | |
| JPH09293952A (en) | Manufacture of wiring board | |
| JPH10178247A (en) | Wiring board and method for manufacturing the same | |
| JP2000077849A (en) | Wiring board and its manufacture | |
| JP3597952B2 (en) | Wiring board and method of manufacturing the same | |
| JPH118472A (en) | Multilevel interconnection board | |
| JP2001102754A (en) | Multilayer wiring board | |
| JPH1154865A (en) | Multilayered printed wiring board and its manufacture | |
| JPH10178249A (en) | Wiring board and its manufacture | |
| JP2000077804A (en) | Wiring board and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20040629 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040705 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20080709 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20090709 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |