JPH11212759A - Method and circuit for detecting data buffer control abnormality - Google Patents
Method and circuit for detecting data buffer control abnormalityInfo
- Publication number
- JPH11212759A JPH11212759A JP1233798A JP1233798A JPH11212759A JP H11212759 A JPH11212759 A JP H11212759A JP 1233798 A JP1233798 A JP 1233798A JP 1233798 A JP1233798 A JP 1233798A JP H11212759 A JPH11212759 A JP H11212759A
- Authority
- JP
- Japan
- Prior art keywords
- request
- request information
- buffer
- data buffer
- buffer control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はデータバッファ制御
異常検出方法および回路に関し、特に主記憶装置にアク
セスするリクエスト情報を格納したバッファの誤動作を
検知するデータバッファ制御異常検出方法および回路に
関する。The present invention relates to a data buffer control abnormality detection method and circuit, and more particularly to a data buffer control abnormality detection method and circuit for detecting a malfunction of a buffer storing request information for accessing a main storage device.
【０００２】[0002]
【従来の技術】主記憶へのリクエスト情報を複数ワード
で構成されるデータバッファに一旦格納してから順次読
み出して主記憶アクセスを実行するデータ処理装置にお
いて、データバッファの制御部が故障すると、主記憶ア
クセスのシーケンスやアクセス内容が不正になりシステ
ムが誤動作する。2. Description of the Related Art In a data processing apparatus which temporarily stores request information to a main memory in a data buffer composed of a plurality of words and then sequentially reads out the main memory to execute main memory access, when a control unit of the data buffer fails, the main processing is performed. The sequence of the memory access and the contents of the access become incorrect, and the system malfunctions.
【０００３】これを避けるため、データバッファの制御
部の異常検出としてオーバーフロー／アンダーフローの
検出が従来より行われている。検出手段としては上記デ
ータバッファに格納されている未処置のリクエスト数を
カウントする手段を設けることにより行っていた。具体
的には、データバッファがフルのケースで次のリクエス
トを受け付けた場合オーバーフローとし、データバッフ
ァが空のケースでデータバッファから読み出したリクエ
ストの処理を実行するとアンダーフローにしていた。In order to avoid this, overflow / underflow detection has been conventionally performed as abnormality detection of the control unit of the data buffer. The detection is performed by providing a means for counting the number of unprocessed requests stored in the data buffer. Specifically, an overflow occurs when the next request is received when the data buffer is full, and an underflow occurs when the processing of the request read from the data buffer is executed when the data buffer is empty.
【０００４】[0004]
【発明が解決しようとする課題】上述した従来のデータ
バッファ制御部の異常検出手段では、次のようなケース
において異常発生時に直ちに異常を検出することができ
ない。すなわち、第一のケースはデータバッファ内の未
処置のリクエスト数が正しくカウントされずオーバーフ
ロー／アンダーフローが検出できない場合であり、第二
のケースはデータバッファの読み出しアドレスレジスタ
や書き込みアドレスレジスタが不正に更新された場合で
ある。The above-described abnormality detecting means of the conventional data buffer control unit cannot immediately detect an abnormality when an abnormality occurs in the following cases. In other words, the first case is a case where the number of unprocessed requests in the data buffer is not correctly counted and overflow / underflow cannot be detected, and the second case is that the read address register and the write address register of the data buffer are incorrect. This is the case when updated.
【０００５】上記のような場合には、データ化けが発生
するという問題がある。また、障害解析も困難になるこ
とから、ときには原因究明に多大な時間を要するという
問題がある。In the case described above, there is a problem that data corruption occurs. In addition, since failure analysis becomes difficult, there is a problem that it sometimes takes a lot of time to find the cause.
【０００６】本発明の目的は、データバッファの制御部
に異常が発生した場合、直ちに異常発生を検出すること
により、データ化けを未然に防ぐとともに障害解析時間
を短縮し、システムの保守性を向上させるデータバッフ
ァ制御異常検出方法および回路を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to immediately detect an abnormality when an abnormality occurs in a control unit of a data buffer, thereby preventing data from being garbled, shortening a failure analysis time, and improving system maintainability. It is an object of the present invention to provide a data buffer control abnormality detection method and circuit for causing the data buffer control abnormality to be detected.
【０００７】[0007]
【課題を解決するための手段】本発明のデータバッファ
制御異常検出方法は、主記憶装置に対するリクエスト情
報を複数ワードで構成されるバッファに格納し前記リク
エスト情報を順次に読み出して主記憶アクセスを行うデ
ータ処理装置において、前記バッファにリクエスト情報
を格納するとき前記リクエスト情報の前後のリクエスト
情報と区別するリクエスト番号を同時に格納し、前記バ
ッファからリクエスト情報を読み出したとき前記リクエ
スト情報に付随しているリクエスト番号が期待された値
か否かチェックするようにして実現される。According to the data buffer control abnormality detecting method of the present invention, main memory access is performed by storing request information for a main storage device in a buffer composed of a plurality of words and sequentially reading the request information. In the data processing device, when storing the request information in the buffer, a request number that distinguishes the request information from the request information before and after the request information is simultaneously stored, and when the request information is read from the buffer, the request attached to the request information This is realized by checking whether the number is an expected value.
【０００８】さらに、本発明のデータバッファ制御異常
検出方法において、前記リクエスト番号の個数は前記バ
ッファのワード数を超える個数であり、リクエスト情報
にリクエスト番号を付与するときリクエスト情報ごとに
異なるリクエスト番号をその個数だけ順次にラウンドし
て付与する。Further, in the data buffer control abnormality detecting method according to the present invention, the number of the request numbers exceeds the number of words in the buffer, and when a request number is assigned to the request information, a different request number is assigned to each request information. The number of rounds is sequentially given.
【０００９】さらに、本発明のデータバッファ制御異常
検出方法において、リクエスト情報に付与するリクエス
ト番号は直前のリクエスト情報に付与したリクエスト番
号に１を加えたものであり、前記バッファからリクエス
ト情報を読み出しとき前記リクエスト情報に付与された
リクエスト番号が直前のリクエスト情報に付与されたも
のよりも１だけ大きい値か否かをチェックする。Further, in the data buffer control abnormality detecting method according to the present invention, the request number assigned to the request information is obtained by adding 1 to the request number assigned to the immediately preceding request information. It is checked whether or not the request number assigned to the request information is a value larger by one than the one assigned to the immediately preceding request information.
【００１０】また、本発明のデータバッファ制御異常検
出回路は、主記憶装置に対するリクエスト情報を複数ワ
ードで構成されるバッファに格納し前記リクエスト情報
を順次に読み出して主記憶アクセスを行うデータ処理装
置において、前記バッファにリクエスト情報を格納する
とき前記リクエスト情報をその前後のリクエスト情報と
区別するリクエスト番号を生成してそのリクエスト情報
に付与するリクエスト番号生成部と、前記バッファから
リクエスト情報を読み出したとき前記リクエスト情報に
付随しているリクエスト番号が期待された値か否かチェ
ックするリクエスト番号チェック部とを具備して構成さ
れる。The data buffer control abnormality detecting circuit according to the present invention is directed to a data processing apparatus for performing a main memory access by storing request information for a main storage device in a buffer composed of a plurality of words and sequentially reading the request information. A request number generation unit that generates a request number for distinguishing the request information from request information before and after the request information when storing the request information in the buffer and adds the request information to the request information; A request number check unit for checking whether the request number attached to the request information is an expected value.
【００１１】さらに、本発明のデータバッファ制御異常
検出回路において、前記リクエスト番号生成部は前記バ
ッファのワード数を超える個数のリクエスト番号を生成
し、リクエスト情報にリクエスト番号を付与するときリ
クエスト情報ごとに異なるリクエスト番号をその個数だ
け順次にラウンドして付与する。Further, in the data buffer control abnormality detecting circuit according to the present invention, the request number generating section generates request numbers exceeding the number of words in the buffer, and assigns the request numbers to the request information for each request information. Different request numbers are sequentially rounded by that number and assigned.
【００１２】さらに、本発明のデータバッファ制御異常
検出回路において、前記リクエスト番号生成部は直前の
リクエスト情報に付与したリクエスト番号に１加えたリ
クエスト番号を生成し、前記リクエスト番号チェック部
は前記バッファからリクエスト情報を読み出したとき前
記リクエスト情報に付与されたリクエスト番号が直前の
リクエスト情報に付与されたものよりも１だけ大きい値
か否かをチェックする。Further, in the data buffer control abnormality detection circuit according to the present invention, the request number generation unit generates a request number obtained by adding one to the request number given to the immediately preceding request information, and the request number check unit outputs the request number from the buffer. When the request information is read, it is checked whether or not the request number assigned to the request information is a value larger by one than the one assigned to the immediately preceding request information.
【００１３】さらに、本発明のデータバッファ制御異常
検出回路において、前記バッファはリクエスト情報中の
アドレスコマンドを格納するアドレスコマンドバッファ
と、リクエスト情報中のライトデータを格納するライト
データバッファとを備える。Further, in the data buffer control abnormality detecting circuit according to the present invention, the buffer includes an address command buffer for storing an address command in the request information, and a write data buffer for storing write data in the request information.
【００１４】さらに、本発明のデータバッファ制御異常
検出回路において、前記アドレスコマンドバッファはア
ドレスコマンドとそのリクエスト番号と前記アドレスコ
マンドがライトデータを伴う場合にはそれを示すフラグ
とを含む。Further, in the data buffer control abnormality detecting circuit according to the present invention, the address command buffer includes an address command, a request number thereof, and a flag indicating the write command when the address command is accompanied by write data.
【００１５】すなわち、本発明のデータバッファ制御異
常検出回路は、主記憶に対するリクエスト情報を複数ワ
ードで構成されるデータバッファに格納する場合、リク
エスト情報とともにリクエスト番号を格納する。ここで
言うリクエスト番号とは０→１→２→３→０というよう
に規定の数値内を＋１づつ加算しながらラウンドし、各
リクエストごとに付与される番号のことである。ただ
し、このリクエスト番号を定義する数値の数は、データ
バッファのワード数より多くする。That is, the data buffer control abnormality detection circuit of the present invention stores a request number together with the request information when the request information for the main memory is stored in a data buffer composed of a plurality of words. The request number referred to here is a number assigned to each request by performing a round while adding +1 in a prescribed numerical value such as 0 → 1 → 2 → 3 → 0. However, the number of numerical values defining this request number should be greater than the number of words in the data buffer.
【００１６】そして、データバッファから取り出したリ
クエストの処理実行時に、各リクエストごとに付与され
たリクエスト番号が１つ前に処理したリクエスト番号の
値に＋１されたものかどうかをチェックする。チェック
の結果が＋１した値でない場合、バッファの制御部に異
常が起きていることになる。At the time of processing the requests retrieved from the data buffer, it is checked whether or not the request number assigned to each request is incremented by one from the value of the request number processed immediately before. If the result of the check is not the value obtained by adding 1, it means that an abnormality has occurred in the control unit of the buffer.
【００１７】[0017]
【発明の実施の形態】以下、本発明について図面を参照
しながら説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings.
【００１８】図１は本発明の実施の第一の形態を示す説
明図である。同図において、本発明によるデータバッフ
ァ制御異常検出回路は、主記憶装置に対するリクエスト
情報を複数ワードで構成されるバッファ３に格納し前記
リクエスト情報を順次に読み出して主記憶アクセスを行
うデータ処理装置において、前記バッファにリクエスト
情報を格納するとき前記リクエスト情報をその前後のリ
クエスト情報と区別するリクエスト番号を生成してその
リクエスト情報に付与するリクエスト番号生成部１と、
前記バッファからリクエスト情報を読み出したとき前記
リクエスト情報に付随しているリクエスト番号が期待さ
れた値か否かチェックするリクエスト番号チェック部２
とを具備する。FIG. 1 is an explanatory view showing a first embodiment of the present invention. In the figure, a data buffer control abnormality detecting circuit according to the present invention is a data processing device which stores request information for a main storage device in a buffer 3 composed of a plurality of words and sequentially reads out the request information to perform main storage access. A request number generating unit 1 for generating a request number for distinguishing the request information from request information before and after the request information when storing the request information in the buffer and adding the request number to the request information;
A request number checking unit 2 for checking whether the request number attached to the request information is an expected value when the request information is read from the buffer
And
【００１９】ここでバッファ３は、上記のリクエスト情
報を格納するリクエスト情報部３ａとそれに付与したリ
クエスト番号を格納するリクエスト番号部３ｂとを備え
ている。Here, the buffer 3 has a request information section 3a for storing the above request information and a request number section 3b for storing the request number assigned thereto.
【００２０】上記のリクエスト番号生成部１は前記バッ
ファのワード数を超える個数のリクエスト番号を生成
し、リクエスト情報にリクエスト番号を付与するときリ
クエスト情報ごとに異なるリクエスト番号をその個数だ
け順次にラウンドして付与する。The request number generating section 1 generates request numbers in a number exceeding the number of words in the buffer, and when request numbers are assigned to request information, sequentially rounds different request numbers for each request information by that number. To grant.
【００２１】ここでは、前記リクエスト番号生成部１は
直前のリクエスト情報に付与したリクエスト番号に１を
加えたリクエスト番号を生成し、前記リクエスト番号チ
ェック部２は前記バッファからリクエスト情報を読み出
したとき前記リクエスト情報に付与されたリクエスト番
号が直前のリクエスト情報に付与されたものよりも１だ
け大きい値か否かをチェックする。Here, the request number generator 1 generates a request number obtained by adding 1 to the request number given to the immediately preceding request information, and the request number checker 2 reads the request information from the buffer when the request information is read from the buffer. It is checked whether or not the request number assigned to the request information is larger than the value assigned to the immediately preceding request information by one.
【００２２】図２は本発明の実施の第二の形態を示す説
明図である。同図において、本発明によるデータバッフ
ァ制御異常検出回路は、リクエスト番号生成部１１とア
ドレスコマンドバッファ１４とライトデータバッファ１
３とリクエスト番号チェック部１２とを備えている。FIG. 2 is an explanatory view showing a second embodiment of the present invention. In the figure, a data buffer control abnormality detection circuit according to the present invention includes a request number generation unit 11, an address command buffer 14, and a write data buffer 1.
3 and a request number check unit 12.
【００２３】ここでは、主記憶に対するリクエスト情報
（アドレス、コマンド、ライトデータ）を、アドレスと
コマンドを格納するバッファ（以下、アドレスコマンド
バッファ１４と称す。）と，ライトデータを格納するバ
ッファ（以下、ライトデータバッファ１３と称す。）の
二種類に分け、アドレスコマンドバッファが８ワード構
成，ライトデータバッファが４ワード構成であるよう
に、構成に違いがあるケースについて説明する。Here, request information (address, command, write data) for the main memory is stored in a buffer (hereinafter, referred to as an address command buffer 14) for storing an address and a command, and a buffer (hereinafter, referred to as an address command buffer 14) for storing write data. A description will be given of a case where there is a difference in the configuration such that the address command buffer has an 8-word configuration and the write data buffer has a 4-word configuration.
【００２４】主記憶アクセスがライトデータを伴うリク
エストである場合、ライトデータバッファ１３の各ワー
ドにはライトデータとリクエスト番号生成部１１で生成
されたリクエスト番号（０００Ｈ〜１１１Ｈ）が格納さ
れる。最初のライトデータを伴う主記憶アクセスであれ
ばリクエスト番号は０００Ｈとなり、２回目の主記憶ア
クセスでは＋１した００１Ｈが格納される。そして、１
１１Ｈまでカウントアップされたら、次はまた０００Ｈ
に戻る。When the main memory access is a request accompanied by write data, each word of the write data buffer 13 stores the write data and the request number (000H to 111H) generated by the request number generator 11. In the case of the first main memory access involving write data, the request number becomes 000H, and in the second main memory access, 001H which is +1 is stored. And 1
After counting up to 11H, next time is 000H again
Return to
【００２５】アドレスコマンドバッファ１４の各ワード
にはアドレスコマンド，リクエスト番号生成部１１で生
成されたリクエスト番号（００００Ｈ〜１１１１Ｈ），
およびライトリクエスト番号（００００Ｈまたは１００
０Ｈ〜１１１１Ｈ）が格納される。Each word of the address command buffer 14 includes an address command, a request number (0000H to 1111H) generated by the request number generation unit 11,
And write request number (0000H or 100
0H to 1111H) are stored.
【００２６】リクエスト番号はライトデータの有無にか
かわらず００００Ｈから＋１づつカウントアップした番
号が格納され、１１１１Ｈの次は００００Ｈとなる。ま
た、ライトリクエスト番号の最上位ビットはライトデー
タを伴うリクエストか否かを示している。ライトデータ
を伴わないリクエスト時のライトリクエスト番号は常に
００００Ｈを格納し、ライトデータを伴うリクエストの
場合は１０００Ｈから＋１づつカウントアップされた値
が格納され、１１１１Ｈの次は１０００Ｈに戻る。Regarding the request number, a number counted up by +1 from 0000H regardless of the presence / absence of write data is stored, and becomes 0000H after 1111H. The most significant bit of the write request number indicates whether the request is accompanied by write data. The write request number at the time of a request without write data always stores 0000H, and in the case of a request with write data, a value incremented by +1 from 1000H is stored, and returns to 1000H after 1111H.
【００２７】次にリクエスト番号チェック部１２でのチ
ェック方法について説明する。Next, a checking method in the request number checking unit 12 will be described.
【００２８】各バッファに格納されたリクエスト情報を
順次取り出してリクエスト処理を行う際、アドレスコマ
ンドバッファ１４から読み出したリクエスト番号が１つ
前のリクエスト処理で読み出したリクエスト番号に＋１
された値がどうかチェックする。＋１された値でない場
合はオーバーフロー／アンダーフロー等の何らかの制御
異常が発生したことを意味する。When the request information stored in each buffer is sequentially taken out and the request processing is performed, the request number read from the address command buffer 14 is added to the request number read in the immediately preceding request processing by +1.
Check if the value is entered. If the value is not +1, it means that some control abnormality such as overflow / underflow has occurred.
【００２９】また、ライトリクエスト番号の最上位ビッ
トが”１”の場合は上述のようにライトデータを伴うリ
クエストであり、このときライトデータバッファ１３か
ら読み出したリクエスト番号の値も上記のチェック（１
つ前に処理したライトデータを伴うリクエストのリクエ
スト番号に＋１された値か否かのチェック）を行う。If the most significant bit of the write request number is "1", the request is accompanied by write data as described above. At this time, the value of the request number read from the write data buffer 13 is also checked (1).
It checks whether or not the request number of the request accompanied with the write data processed immediately before is a value obtained by adding +1.
【００３０】さらに、ライトリクエスト番号の下位３ビ
ットの値とライトデータバッファ１３から読み出したリ
クエスト番号の値が一致しているかどうかを確認するこ
とにより、アドレスコマンドバッファ１４とライトデー
タバッファ１３の間で整合がとれているかどうかも判断
可能になる。Further, by confirming whether the value of the lower 3 bits of the write request number matches the value of the request number read from the write data buffer 13, the address command buffer 14 and the write data buffer 13 It is also possible to determine whether or not there is a match.
【００３１】[0031]
【発明の効果】以上、詳細に説明したように、本発明は
次の効果を有する。As described above, the present invention has the following effects.
【００３２】第一の効果は、データ化けを未然に防げる
ことである。その理由は、データバッファからリクエス
ト情報を読み出して処理を実行する際に、制御異常を即
座に検出しているためである。The first effect is to prevent data corruption. The reason is that, when the request information is read from the data buffer and the process is executed, a control abnormality is immediately detected.
【００３３】第二の効果は、障害解析が容易になるとい
うことである。その理由は、第一の効果と同様に制御異
常を即座に検出していることから、障害発生時の情報が
得られやすいためである。The second effect is that the failure analysis becomes easy. The reason is that, similarly to the first effect, since a control abnormality is immediately detected, information at the time of occurrence of a failure is easily obtained.
【図１】本発明の実施の第一の形態を示す説明図。FIG. 1 is an explanatory view showing a first embodiment of the present invention.
【図２】本発明の実施の第二の形態を示す説明図。FIG. 2 is an explanatory view showing a second embodiment of the present invention.
１，１１ リクエスト番号生成部 ２，１２ リクエスト番号チェック部 ３ バッファ １３ ライトデータバッファ １４ アドレスコマンドバッファ 1, 11 Request number generation unit 2, 12 Request number check unit 3 Buffer 13 Write data buffer 14 Address command buffer
Claims (8)
数ワードで構成されるバッファに格納し前記リクエスト
情報を順次に読み出して主記憶アクセスを行うデータ処
理装置において、前記バッファにリクエスト情報を格納
するとき前記リクエスト情報の前後のリクエスト情報と
区別するリクエスト番号を同時に格納し、前記バッファ
からリクエスト情報を読み出したとき前記リクエスト情
報に付随しているリクエスト番号が期待された値か否か
チェックすることを特徴とするデータバッファ制御異常
検出方法。1. A data processing device for storing request information for a main storage device in a buffer composed of a plurality of words and sequentially reading out the request information to access the main storage, wherein the request information is stored in the buffer. A request number for distinguishing the request information from the request information before and after the request information is simultaneously stored, and when the request information is read from the buffer, it is checked whether the request number attached to the request information is an expected value. Data buffer control error detection method.
検出方法において、前記リクエスト番号の個数は前記バ
ッファのワード数を超える個数であり、リクエスト情報
にリクエスト番号を付与するときリクエスト情報ごとに
異なるリクエスト番号をその個数だけ順次にラウンドし
て付与することを特徴とするデータバッファ制御異常検
出方法。2. The data buffer control abnormality detecting method according to claim 1, wherein the number of the request numbers exceeds the number of words in the buffer, and a different request number is assigned to the request information when the request number is added to the request information. A data buffer control abnormality detecting method, wherein numbers are sequentially rounded by the number.
制御異常検出方法において、リクエスト情報に付与する
リクエスト番号は直前のリクエスト情報に付与したリク
エスト番号に１を加えたものであり、前記バッファから
リクエスト情報を読み出したとき前記リクエスト情報に
付与されたリクエスト番号が直前のリクエスト情報に付
与されたものよりも１だけ大きい値か否かをチェックす
ることを特徴とするデータバッファ制御異常検出方法。3. The data buffer control abnormality detecting method according to claim 1, wherein the request number assigned to the request information is obtained by adding 1 to the request number assigned to the immediately preceding request information. A data buffer control abnormality detection method, wherein when reading information, it is checked whether or not the request number assigned to the request information is greater than the value assigned to the immediately preceding request information by one.
数ワードで構成されるバッファに格納し前記リクエスト
情報を順次に読み出して主記憶アクセスを行うデータ処
理装置において、前記バッファにリクエスト情報を格納
するとき前記リクエスト情報をその前後のリクエスト情
報と区別するリクエスト番号を生成してそのリクエスト
情報に付与するリクエスト番号生成部と、前記バッファ
からリクエスト情報を読み出したとき前記リクエスト情
報に付随しているリクエスト番号が期待された値か否か
チェックするリクエスト番号チェック部とを具備するこ
とを特徴とするデータバッファ制御異常検出回路。4. A data processing device for storing request information for a main storage device in a buffer composed of a plurality of words and sequentially reading out the request information to access the main storage, wherein the request information is stored in the buffer. A request number generation unit for generating a request number for distinguishing the request information from the preceding and following request information and adding the request number to the request information, and expecting a request number attached to the request information when reading the request information from the buffer And a request number check unit for checking whether or not the received value is a given value.
検出回路において、前記リクエスト番号生成部は前記バ
ッファのワード数を超える個数のリクエスト番号を生成
し、リクエスト情報にリクエスト番号を付与するときリ
クエスト情報ごとに異なるリクエスト番号をその個数だ
け順次にラウンドして付与することを特徴とするデータ
バッファ制御異常検出回路。5. The data buffer control abnormality detecting circuit according to claim 4, wherein the request number generating unit generates request numbers of a number exceeding the number of words of the buffer, and assigns the request number to the request information. A data buffer control abnormality detection circuit characterized in that different request numbers are sequentially rounded for each number and given.
制御異常検出回路において、前記リクエスト番号生成部
は直前のリクエスト情報に付与したリクエスト番号に１
加えたリクエスト番号を生成し、前記リクエスト番号チ
ェック部は前記バッファからリクエスト情報を読み出し
たとき前記リクエスト情報に付与されたリクエスト番号
が直前のリクエスト情報に付与されたものよりも１だけ
大きい値か否かをチェックすることを特徴とするデータ
バッファ制御異常検出回路。6. The data buffer control abnormality detecting circuit according to claim 4, wherein the request number generation unit adds one to the request number assigned to the immediately preceding request information.
The request number check unit generates the added request number, and the request number check unit reads the request information from the buffer and determines whether the request number assigned to the request information is a value larger by one than the one assigned to the immediately preceding request information. A data buffer control abnormality detection circuit characterized by checking whether the data buffer control is abnormal.
バッファ制御異常検出回路において、前記バッファはリ
クエスト情報中のアドレスコマンドを格納するアドレス
コマンドバッファと、リクエスト情報中のライトデータ
を格納するライトデータバッファとを備えることを特徴
とするデータバッファ制御異常検出回路。7. The data buffer control abnormality detecting circuit according to claim 4, wherein said buffer is an address command buffer for storing an address command in request information, and write data for storing write data in request information. A data buffer control abnormality detection circuit, comprising: a buffer.
検出回路において、前記アドレスコマンドバッファはア
ドレスコマンドとそのリクエスト番号と前記アドレスコ
マンドがライトデータを伴う場合にはそれを示すフラグ
とを含むことを特徴とするデータバッファ制御異常検出
回路。8. The data buffer control abnormality detecting circuit according to claim 7, wherein the address command buffer includes an address command, a request number thereof, and a flag indicating the write command when the address command involves write data. Characteristic data buffer control abnormality detection circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1233798A JPH11212759A (en) | 1998-01-26 | 1998-01-26 | Method and circuit for detecting data buffer control abnormality |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1233798A JPH11212759A (en) | 1998-01-26 | 1998-01-26 | Method and circuit for detecting data buffer control abnormality |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11212759A true JPH11212759A (en) | 1999-08-06 |
Family
ID=11802493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1233798A Pending JPH11212759A (en) | 1998-01-26 | 1998-01-26 | Method and circuit for detecting data buffer control abnormality |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11212759A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007099584A1 (en) * | 2006-02-28 | 2007-09-07 | Fujitsu Limited | Error detector |
-
1998
- 1998-01-26 JP JP1233798A patent/JPH11212759A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007099584A1 (en) * | 2006-02-28 | 2007-09-07 | Fujitsu Limited | Error detector |
| EP1990733A1 (en) * | 2006-02-28 | 2008-11-12 | Fujitsu Limited | Error detector |
| EP1990733A4 (en) * | 2006-02-28 | 2009-12-02 | Fujitsu Ltd | Error detector |
| JP4834722B2 (en) * | 2006-02-28 | 2011-12-14 | 富士通株式会社 | Arithmetic processing device and control method of arithmetic processing device |
| US8196028B2 (en) | 2006-02-28 | 2012-06-05 | Fujitsu Limited | Error detection device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102084430B (en) | Method and apparatus for repairing high capacity/high bandwidth memory devices | |
| CA1213674A (en) | Pipeline error correction | |
| US4483003A (en) | Fast parity checking in cache tag memory | |
| EP0479230A2 (en) | Recovery method and apparatus for a pipelined processing unit of a multiprocessor system | |
| US3735105A (en) | Error correcting system and method for monolithic memories | |
| US6519717B1 (en) | Mechanism to improve fault isolation and diagnosis in computers | |
| US8195946B2 (en) | Protection of data of a memory associated with a microprocessor | |
| GB2201016A (en) | Memories and the testing thereof | |
| EP0023821A2 (en) | Apparatus and method for checking a memory and a computer system including a memory and apparatus for checking the memory | |
| US7404118B1 (en) | Memory error analysis for determining potentially faulty memory components | |
| EP0598471B1 (en) | Method and apparatus for verifying the orderly processing of data | |
| EP2645249A1 (en) | Information processing apparatus, and method of controlling information processing apparatus | |
| US8495452B2 (en) | Handling corrupted background data in an out of order execution environment | |
| JPH11212759A (en) | Method and circuit for detecting data buffer control abnormality | |
| US10140476B2 (en) | Tracing processing activity | |
| JP3025504B2 (en) | Information processing device | |
| JPS60142759A (en) | Error detection system of lru deciding storage device | |
| JPS592294A (en) | Test method of memory device | |
| JPS61112259A (en) | Control system for cache memory device | |
| JP2768371B2 (en) | Inspection method of random access memory | |
| JP4102769B2 (en) | Information processing system, failure location identification method, information processing apparatus | |
| JPS6043541B2 (en) | data processing equipment | |
| JPH06110721A (en) | Memory controller | |
| EP4205010A1 (en) | Fault resistant memory access | |
| JPH04115339A (en) | Memory error processing system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001017 |