JPH11204549A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH11204549A
JPH11204549A JP469798A JP469798A JPH11204549A JP H11204549 A JPH11204549 A JP H11204549A JP 469798 A JP469798 A JP 469798A JP 469798 A JP469798 A JP 469798A JP H11204549 A JPH11204549 A JP H11204549A
Authority
JP
Japan
Prior art keywords
wiring board
integrated circuit
circuit chip
semiconductor integrated
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP469798A
Other languages
English (en)
Inventor
Kazuhiko Terajima
寺嶋　　一彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP469798A priority Critical patent/JPH11204549A/ja
Publication of JPH11204549A publication Critical patent/JPH11204549A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 ＰＢＧＡの完成後、マザーボードに実装する
リフローハンダ付け行程で、配線基板と接着剤の界面の
気泡にＰＢＧＡ内部の水分が気化膨張して吹き出すこと
で配線基板と接着剤の界面に剥離が発生する。 【解決手段】 本発明の製造方法は、樹脂成分を主たる
構成材料とする配線基板３上に半導体集積回路チップ７
を実装し、マザーボードと接続するためのハンダボール
端子１１を有し、さらに半導体集積回路チップ７の周囲
を樹脂封止１０した構造を有するプラスチック・ボール
・グリッド・アレイ１２の製造方法であって、配線基板
６に半導体集積回路チップ７を接着剤８を用いて固着す
る行程の直前に、配線基板６表面に付着した水分を除去
する行程を有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、より詳しくは半導体集積回路チップを配線基
板のおもて面に実装し、さらに半導体集積回路チップを
樹脂封止し、そのうえ配線基板のうら面にマザーボード
と接続するためのハンダボール端子を備えるプラスチッ
ク・ボール・グリッド・アレイの製造方法に関する。
【０００２】
【従来の技術】一般的に、半導体集積回路チップは半導
体パッケージに封止して使用する。この半導体パッケー
ジの役割は半導体集積回路チップの各電極とマザーボー
ドとの電気的接続と、半導体集積回路チップの放熱と保
護などである。
【０００３】この半導体パッケージの一種であるプラス
チック・ボール・グリッド・アレイ（以下ＰＢＧＡと記
載する）は樹脂成分を主たる構成材料とする配線基板上
に半導体集積回路チップを実装し、マザーボードと接続
するためのハンダボール端子を有し、さらに半導体集積
回路チップの周囲を樹脂封止した構造をもつ。
【０００４】このＰＢＧＡは半導体パッケージの小型化
と電気特性と実装歩留まりの点で他に比べて有利な構造
を備えており、携帯型電話やポケットベルや携帯型電子
計算機などの分野で採用されている。
【０００５】以下、図面に基づいて従来の技術における
ＰＢＧＡの製造工程について説明する。図１は従来のＰ
ＢＧＡ１２の構造を示す断面図であり、図２は樹脂基板
１上の銅パターンを示す平面図である。
【０００６】図１に示す樹脂基板１は、その平面形状が
ほぼ四角形で、板厚が０．３ｍｍ程度の樹脂材料からな
る。樹脂基板１の材料としてはエポキシ樹脂やポリイミ
ド樹脂などの樹脂材料があげられるが、望ましくはガラ
ス繊維を含浸した熱硬化性のエポキシ樹脂である。
【０００７】この樹脂基板１の熱硬化性エポキシ樹脂が
半硬化状態のうちに、おもて面とうら面とに厚さ１８μ
ｍ程度の銅箔を貼る。
【０００８】つぎに銅箔を貼った樹脂基板１のおもて面
とうら面とを加圧しながら同時に加熱し熱硬化性エポキ
シ樹脂の硬化を完了させることで樹脂基板１のおもて面
とうら面に銅箔を固着する。
【０００９】その後、複数のスルーホール２を切削ドリ
ルなどの穴あけ手段により設ける。さらにスルーホール
２の壁面を含む樹脂基板１表面を洗浄し、樹脂基板１の
全面に無電界メッキ処理および電解メッキ処理により銅
メッキ層を設ける。このメッキ層はスルーホール２内面
まで施す。
【００１０】前述のように、おもて面とうら面に銅のう
す膜層を設けた樹脂基板１にエッチングマスクとエッチ
ング液を用いてエッチング処理を行う。このエッチング
処理により、図２に示すように樹脂基板１のおもて面に
半導体集積回路チップ７の各電極と電気的に接続するた
めの基板電極３と電気的経路を銅パターンとして設け
る。
【００１１】図２に示すように、基板電極３は、後の工
程で固着する半導体集積回路チップ７の外周を取り囲む
ようにして設ける。
【００１２】さらに、このエッチング処理により、樹脂
基板１のおもて面に基板電極３とスルーホール２を電気
的に接続するための電気的経路を銅パターンとして設け
る。
【００１３】さらに、このエッチング処理により、樹脂
基板１のうら面にハンダボール端子１１をハンダ付けす
るためのパッド電極４を銅パターンとして設ける。その
うえ樹脂基板１のうら面にパッド電極４とスルーホール
２を電気的に接続するための図示しない電気的経路を銅
パターンとして設ける。
【００１４】つぎに、前述のようにエッチング処理して
銅パターンを設けた樹脂基板１のおもて面とうら面に、
電気的経路を保護するための樹脂絶縁膜５を設ける。樹
脂絶縁膜５の材料としてはアクリル変成エポキシなどの
感光性樹脂組成物があげられる。
【００１５】樹脂絶縁膜５の材料として感光性樹脂組成
物を用いた場合は、露光現像処理を行うことで、樹脂基
板１のおもて面の基板電極３の部分は露出し、その他の
銅パターンは被服するように樹脂絶縁膜５を設ける。
【００１６】また、樹脂基板１のうら面も露光現像処理
を行うことで、パッド電極４の部分は露出し、その他の
銅パターンは被服するように樹脂絶縁膜５を設ける。
【００１７】以上説明したように、図１に示す配線基板
６はおもて面に基板電極３と樹脂絶縁膜５を有してい
る。さらに配線基板６はうら面にパッド電極４と樹脂絶
縁膜５を有している。また配線基板６はおもて面の基板
電極３とうら面のパッド電極４とをスルーホール２と銅
パターンからなる電気的経路とを介して電気的に接続し
ている。
【００１８】つぎに、配線基板６のおもて面とうら面の
樹脂絶縁膜５から露出している銅パターンの表面に、２
μｍから５μｍ程度のニッケル（Ｎｉ）メッキ層を設
け、その上層に０．５μｍ程度の導通性の優れる金（Ａ
ｕ）メッキ層を設ける。
【００１９】その後、半導体集積回路チップ７を熱硬化
性の樹脂組成物からなる接着剤８を加熱硬化すること
で、配線基板６のほぼ中央に固着する。接着剤８の材料
としては熱硬化性のエポキシ樹脂組成物があげられる。
【００２０】つぎに、半導体集積回路チップ７の各電極
と基板電極３を接続ワイヤー９を用いて電気的に接続す
る。接続ワイヤー９の材料として望ましいのは導通性の
優れる金（Ａｕ）ワイヤーである。
【００２１】その後、半導体集積回路チップ７の遮光と
保護を行うために、半導体集積回路チップ７と接続ワイ
ヤー９を熱硬化性の封止樹脂１０を用いたトランスファ
ー・モールド成型方法により樹脂封止する。
【００２２】つぎに配線基板６うら面のパッド電極４に
ハンダボールを供給し、加熱炉で加熱することにより、
ハンダボール端子１１を設ける。このハンダボール端子
１１は図示しないマザーボードの電極と電気的に接続す
るために用いる。図１に示す従来技術のＰＢＧＡ１２は
以上説明したような製造工程によって製造する。なお、
ＰＢＧＡ１２は、半導体集積回路チップ７の各電極とハ
ンダボール端子１１とを接続ワイヤー９と配線基板６を
介して電気的に接続している。
【００２３】
【発明が解決しようとする課題】従来技術のＰＢＧＡ１
２は半導体パッケージの小型化と電気特性と実装歩留ま
りの点で、他に比べて有利な構造を備えている。
【００２４】このＰＢＧＡ１２はハンダの融点以上に全
体加熱することによって、ハンダボール端子１１を溶融
し、マザーボードの電極と電気的に接続する。このリフ
ローハンダ付けの際にＰＢＧＡ１２の接着剤８と配線基
板６を接着した部分で発生する剥離が問題となってい
る。
【００２５】従来技術の製造方法では、接着剤８を用い
て半導体集積回路チップ７を配線基板６に固着する行程
で、配線基板６の表面に吸着した水分が接着剤８の硬化
温度の１５０℃程度に加熱されることで気化し、配線基
板６と接着剤８の界面に気泡が残る。
【００２６】前述のＰＢＧＡ１２完成後、マザーボード
に実装するリフローハンダ付け行程で、この配線基板６
と接着剤８の界面の気泡にＰＢＧＡ１２内の水分が気化
膨張して吹き出すことで配線基板６と接着剤８の界面に
剥離が発生する。
【００２７】また、ＰＢＧＡ１２のような表面実装型の
半導体パッケージは、熱膨張係数や弾性率などの材料特
性が異なる種々の材料を積層した構造からなる。とくに
熱膨張係数の材料間の差のため、リフローハンダ付けの
行程でＰＢＧＡ１２本体の温度が２００℃以上に達する
と、積層した各材料の界面にせん断力が生じ、界面の密
着力が弱い場合は剥離が起きる。
【００２８】前述のように、配線基板６と接着剤８の界
面に気泡があると、接着剤８の有効接着面積が減少し、
結果として界面の密着力が弱くなる。したがって、前述
のリフローハンダ付けの行程で配線基板６と接着剤８の
界面でせん断力による剥離が起きる。
【００２９】また、配線基板６と接着剤８の界面に気泡
が無い箇所でも、配線基板６と接着剤８の間に吸着水分
の層が介在するため密着力が弱くなる。したがって、前
述のリフローハンダ付けの行程で配線基板６と接着剤８
の吸着水分の層を介した接着面でせん断力による剥離が
起きる。
【００３０】この半導体集積回路チップ１２下部の剥離
により、配線基板６がマザーボード側に膨れ実装が不可
能になったり、ＰＢＧＡ１２内部の電気的経路が断線す
るなどの故障が発生し、半導体装置の信頼性を損なう致
命的な問題がある。
【００３１】（発明の目的）そこで本発明の目的は、上
記課題を解決して、半導体集積回路チップの剥離が無
く、耐湿性に優れた半導体装置の製造方法を提供するこ
とである。
【００３２】
【課題を解決するための手段】上記目的を達成するた
め、本発明においては、下記記載の半導体装置の製造方
法を採用する。
【００３３】本発明の半導体装置の製造方法は、樹脂成
分を主たる構成材料とする配線基板の表面に付着した水
分を除去する行程と、この配線基板に半導体集積回路チ
ップを接着剤を用いて固着する行程と、半導体集積回路
チップの各電極と配線基板に設ける基板電極とを導電性
のワイヤーで接続する行程と、半導体集積回路チップと
接続ワイヤーと基板電極を樹脂封止する行程と、配線基
板のうら面にマザーボードと接続するためのハンダボー
ルを設ける行程とを有することを特徴とする。
【００３４】本発明の半導体装置の製造方法において
は、樹脂成分を主たる構成材料とする配線基板の表面に
付着した水分を加熱除去する行程と、この配線基板に半
導体集積回路チップを接着剤を用いて固着する行程と、
半導体集積回路チップの各電極と配線基板に設ける基板
電極とを導電性のワイヤーで接続する行程と、半導体集
積回路チップと接続ワイヤーと基板電極を樹脂封止する
行程と、配線基板のうら面にマザーボードと接続するた
めのハンダボールを設ける行程とを有することを特徴と
する。
【００３５】本発明の半導体装置の製造方法において
は、樹脂成分を主たる構成材料とする配線基板の表面に
付着した水分を除去する行程と、この行程の終了後６０
分以内に前記配線基板に半導体集積回路チップを接着剤
を用いて固着する行程と、半導体集積回路チップの各電
極と配線基板に設ける基板電極とを導電性のワイヤーで
接続する行程と、半導体集積回路チップと接続ワイヤー
と基板電極を樹脂封止する行程と、配線基板のうら面に
マザーボードと接続するためのハンダボールを設ける行
程とを有することを特徴とする。
【００３６】本発明の半導体装置の製造方法は、樹脂成
分を主たる構成材料とする配線基板の表面に付着した水
分を加熱除去する行程と、この行程の終了後６０分以内
に前記配線基板に半導体集積回路チップを接着剤を用い
て固着する行程と、半導体集積回路チップの各電極と配
線基板に設ける基板電極とを導電性のワイヤーで接続す
る行程と、半導体集積回路チップと接続ワイヤーと基板
電極を樹脂封止する行程と、配線基板のうら面にマザー
ボードと接続するためのハンダボールを設ける行程を有
することを特徴とする。
【００３７】（作用）本発明の半導体装置の製造方法
は、樹脂成分を主たる構成材料とする配線基板上に半導
体集積回路チップを接着剤を用いて固着する行程の直前
に、配線基板表面に付着した水分を除去する行程を有し
ている。
【００３８】したがって、接着剤を用いて半導体集積回
路チップを配線基板に固着する行程で、配線基板の表面
に吸着した水分が接着剤の硬化温度の１５０℃程度に加
熱されることで気化し、配線基板と接着剤の界面に気泡
が残ることがない。したがって、ＰＢＧＡをマザーボー
ドに実装するリフローハンダ付け行程で、前述の界面の
気泡にＰＢＧＡ内の水分が気化膨張して吹き出すことが
なく、配線基板と接着剤の界面に剥離が発生しない。
【００３９】さらに本発明の半導体装置の製造行程は、
配線基板表面に付着した水分を除去する行程の終了後６
０分以内に、配線基板上に半導体集積回路チップを接着
剤を用いて固着する。
【００４０】したがって、水分を除去した配線基板表面
に再び水分が付着する前に、半導体集積回路チップの固
着を完了する。このため接着剤の加熱硬化の行程で接着
剤と配線基板の界面に気泡が残留することがない。した
がって、ＰＢＧＡをマザーボードに実装するリフローハ
ンダ付け行程で、前述の界面の気泡にＰＢＧＡ内の水分
が気化膨張して吹き出すことがなく、配線基板と接着剤
の界面に剥離が発生しない。
【００４１】また、配線基板と接着剤の界面に気泡が残
留していないため、接着剤の有効接着面積を多く確保で
き、結果として界面の良好な密着力が得られる。このた
め、リフローハンダ付けの行程でＰＢＧＡを全体加熱し
ても、配線基板と接着剤の界面でせん断力による剥離が
発生しない。
【００４２】また、配線基板６と接着剤８の間に吸着水
分の層が介在しない密着の良好な接着が可能になる。こ
のため、リフローハンダ付けの行程でＰＢＧＡを全体加
熱しても、配線基板と接着剤の界面でせん断力による剥
離が発生しない。
【００４３】
【発明の実施の形態】以下図面に基づいて本発明の製造
方法の最適な実施形態について説明する。図１は本発明
の製造方法を採用する半導体装置の構造を示す断面図で
ある。
【００４４】図１に示す樹脂基板１は、その平面形状が
ほぼ四角形で、板厚が０．３ｍｍ程度の樹脂材料からな
る。樹脂基板１の材料としてはエポキシ樹脂やポリイミ
ド樹脂などの樹脂材料があげられるが、望ましくはガラ
ス繊維を含浸した熱硬化性のエポキシ樹脂である。この
樹脂基板１の熱硬化性エポキシ樹脂が半硬化状態のうち
に、おもて面とうら面とに厚さ１８μｍ程度の銅箔を貼
る。
【００４５】つぎに銅箔を貼った樹脂基板１のおもて面
とうら面とを加圧しながら同時に加熱し熱硬化性エポキ
シ樹脂の硬化を完了させることで樹脂基板１のおもて面
とうら面に銅箔を固着する。
【００４６】その後、複数のスルーホール２を切削ドリ
ルなどの穴あけ手段により設ける。さらにスルーホール
２の壁面を含む樹脂基板１表面を洗浄し、樹脂基板１の
全面に無電界メッキ処理および電解メッキ処理により銅
メッキ層を設ける。このメッキ層はスルーホール２内面
まで施す。
【００４７】前述のように、おもて面とうら面に銅のう
す膜層を設けた樹脂基板１にエッチングマスクとエッチ
ング液を用いてエッチング処理を行う。このエッチング
処理により、図２に示すように樹脂基板１のおもて面に
半導体集積回路チップ７の各電極と電気的に接続するた
めの基板電極３と電気的経路を銅パターンとして設け
る。
【００４８】図２に示すように、基板電極３は、後の行
程で固着する半導体集積回路チップ７の外周を取り囲む
ようにして設ける。
【００４９】さらに、このエッチング処理により、樹脂
基板１のおもて面に基板電極３とスルーホール２を電気
的に接続するための電気的経路を銅パターンとして設け
る。さらに、このエッチング処理により、樹脂基板１の
うら面にハンダボール端子１１をハンダ付けするための
パッド電極４を銅パターンとして設ける。そのうえ樹脂
基板１のうら面にパッド電極４とスルーホール２を電気
的に接続するための図示しない電気的経路を銅パターン
として設ける。
【００５０】つぎに、前述のようにエッチング処理して
銅パターンを設けた樹脂基板１のおもて面とうら面に、
電気的経路を保護するための樹脂絶縁膜５を設ける。樹
脂絶縁膜５の材料としてはアクリル変成エポキシなどの
感光性樹脂組成物があげられる。
【００５１】樹脂絶縁膜５の材料として感光性樹脂組成
物を用いた場合は、露光現像処理を行うことで、樹脂基
板１のおもて面の基板電極３の部分は露出し、その他の
銅パターンは被服するように樹脂絶縁膜５を設ける。ま
た、樹脂基板１のうら面も露光現像処理を行うことで、
パッド電極４の部分は露出し、その他の銅パターンは被
服するように樹脂絶縁膜５を設ける。
【００５２】以上説明したように、図１に示す配線基板
６はおもて面に基板電極３と樹脂絶縁膜５を有してい
る。さらに配線基板６はうら面にパッド電極４と樹脂絶
縁膜５を有している。また配線基板６はおもて面の基板
電極３とうら面のパッド電極４とをスルーホール２と銅
パターンからなる電気的経路とを介して電気的に接続し
ている。
【００５３】つぎに、配線基板６のおもて面とうら面の
樹脂絶縁膜５から露出している銅パターンの表面に、２
μｍから５μｍ程度のニッケル（Ｎｉ）メッキ層を設
け、その上層に０．５μｍ程度の導通性の優れる金（Ａ
ｕ）メッキ層を設ける。
【００５４】つぎに、配線基板６を１５０℃で１５分か
ら３０分加熱することで、表面に付着している水分を除
去する。加熱には熱風オーブンや赤外線ヒーターのベル
ト炉などを用いる。
【００５５】配線基板６の表面に付着している水分を加
熱除去する場合、加熱温度は水分が気化する１００℃以
上が望ましい。また２００℃以上に長時間加熱すると配
線基板６が劣化する。したがって望ましい加熱温度は１
５０℃程度である。
【００５６】その後、配線基板６に熱硬化性の接着剤８
を供給し、さらに半導体集積回路チップ７を配線基板６
の中央に位置合わせして、接着剤８の厚みが５０μｍ程
度になるように押さえつける。
【００５７】つぎに、接着剤８を加熱することで硬化さ
せる。接着剤８の材料に熱硬化性のエポキシ樹脂組成物
を用いる場合は１５０℃で６０分程度加熱硬化を行う。
また、配線基板６上に半導体集積回路チップ７を接着剤
８を用い、加熱硬化して固着する行程は、配線基板６表
面に付着した水分を加熱除去する行程の終了後６０分以
内に完了する必要がある。
【００５８】接着剤８を加熱硬化して固着する行程を、
配線基板６表面に付着した水分を加熱除去する行程の終
了後６０分以内に完了しない場合は、再び配線基板６に
水分が付着し、本発明の効果が得られない。
【００５９】図３に配線基板６の１５０℃乾燥中の重量
変化を示す。図３から明らかなように配線基板６は１５
０℃投入後、表面に吸着している水分が脱離するため重
量が減少する。また、図４に配線基板６の１５０℃乾燥
終了後、半導体装置を組み立てるために雰囲気が管理さ
れたクリーンルーム（温度２２から２５℃，湿度３０か
ら６５％）に放置した場合の重量変化を示す。
【００６０】図４から配線基板６は乾燥後クリーンルー
ム内に放置すると、再び表面に水分が付着するため重量
が時間とともに増加し、６０分後にほとんど乾燥前の重
量にもっどっていることが解る。
【００６１】図３と図４から配線基板６では乾燥工程の
実施前後の可逆的重量変化により、空気中の水分の付着
と脱離が、可逆的に起きていることが解る。したがっ
て、配線基板６上に半導体集積回路チップ７を接着剤８
を用い、加熱硬化して固着する行程は、配線基板６表面
に付着した水分を除去する行程の終了後６０分以内に完
了する必要がある。
【００６２】エポキシ等量が１７５のビスフェノールＦ
型エポキシ樹脂と２エチル４メチルイミダゾールとジシ
アンジアミドをそれぞれ９０対５対５の重量比で混合し
て調整した熱硬化性の接着剤８を用いて、乾燥工程を行
わない配線基板６上に５ｍｍ角の半導体集積回路チップ
７を１５０℃６０分の加熱硬化により接着した場合のせ
ん断方向の接着力は５．８ｋｇｆであった。
【００６３】また、上記の接着剤８を用いて、１５０℃
３０分の表面乾燥工程を行なった直後の配線基板６上に
５ｍｍ角の半導体集積回路チップ７を１５０℃６０分の
加熱硬化により接着した場合のせん断方向の接着力は
９．８ｋｇｆであった。
【００６４】また、上記の接着剤８を用いて、１５０℃
３０分の表面乾燥工程を行なった後クリーンルーム内に
６０分放置した配線基板６上に５ｍｍ角の半導体集積回
路チップ７を１５０℃６０分の加熱硬化により接着した
場合のせん断方向の接着力は５．９ｋｇｆであった。
【００６５】このように、接着剤８を加熱硬化して接着
する行程を、配線基板６表面に付着した水分を加熱除去
する行程の終了後６０分以内に完了しない場合は、再び
配線基板６に水分が付着し、配線基板６と半導体集積回
路チップ７との良好な接着が得られない。
【００６６】また、配線基板６と半導体集積回路チップ
７との良好な接着を得るためには、接着剤８を加熱硬化
して固着する行程を、配線基板６表面に付着した水分を
加熱除去する行程の終了直後に完了することが望まし
い。
【００６７】また、配線基板６表面に付着した水分を除
去する方法としては前述の基板加熱の他に、配線基板６
を減圧雰囲気に放置して除去する方法があげられる。こ
の方法でも、接着剤８を加熱硬化して接着する行程を、
配線基板６表面に付着した水分を減圧除去する行程の終
了後６０分以内に完了しない場合は、再び配線基板６に
水分が付着し、配線基板６と半導体集積回路チップ７と
の良好な接着が得られない。
【００６８】さらに配線基板６と半導体集積回路チップ
７との良好な接着を得るためには、接着剤８を加熱硬化
して固着する行程を、配線基板６表面に付着した水分を
減圧除去する行程の終了直後に完了することが望まし
い。
【００６９】上記のように本発明の半導体装置の製造方
法は、配線基板６上に半導体集積回路チップ７を接着剤
８を用いて固着する行程の直前に、配線基板６表面に付
着した水分を除去する行程を有している。
【００７０】したがって、接着剤８を用いて半導体集積
回路チップ７を配線基板６に固着する工程で、配線基板
６が接着剤８の硬化温度である１５０℃程度に加熱され
ても表面に吸着した水分が除去されているため、水分の
気化による気泡が配線基板６と接着剤８の界面に残らな
い。
【００７１】したがって、ＰＢＧＡ１２をマザーボード
に実装するリフローハンダ付け行程で、前述の界面の気
泡にＰＢＧＡ１２内の水分が気化膨張して吹き出すこと
がなく、配線基板６と接着剤８の界面に剥離が発生しな
い。
【００７２】また、配線基板６と接着剤８の界面に気泡
が残留していないため、接着剤８の有効接着面積を多く
確保でき、結果として界面の良好な密着力が得られる。
このため、リフローハンダ付けの行程でＰＢＧＡ１２を
全体加熱しても、配線基板６と接着剤８の界面でせん断
力による剥離が発生しない。
【００７３】また、配線基板６と接着剤８の間に吸着水
分の層が介在しない密着の良好な接着が可能になる。こ
のため、リフローハンダ付けの行程でＰＢＧＡ１２を全
体加熱しても、配線基板と接着剤の界面でせん断力によ
る剥離が発生しない。
【００７４】つぎに、半導体集積回路チップ７の各電極
と基板電極３を接続ワイヤー９を用いて電気的に接続す
る。接続ワイヤー９の材料として望ましいのは導通性の
優れる金（Ａｕ）ワイヤーである。
【００７５】その後、半導体集積回路チップ７の遮光と
保護を行うために、半導体集積回路チップ７と接続ワイ
ヤー９を熱硬化性の封止樹脂１０を用いたトランスファ
ー・モールド成型方法により樹脂封止する。
【００７６】つぎに、配線基板６うら面のパッド電極４
にハンダボールを供給し、加熱炉で加熱することによっ
て、ハンダボール端子１１を設ける。このハンダボール
端子１１は図示しないマザーボードの電極と電気的に接
続するために用いる。なお、ＰＢＧＡ１２は、半導体集
積回路チップ７の各電極とハンダボール端子１１とを、
接続ワイヤー９と配線基板６を介して電気的に接続して
いる。
【００７７】以上説明したように、本発明の製造方法
は、配線基板６上に半導体集積回路チップ７を接着剤８
を用いて固着する行程の直前に、配線基板６表面に付着
した水分を除去する行程を有している。
【００７８】したがって、接着剤８を用いて半導体集積
回路チップ７を配線基板６に固着する行程で、配線基板
６の表面に吸着した水分が接着剤８の硬化温度の１５０
℃程度に加熱されることで気化し、配線基板６と接着剤
８の界面に気泡が残ることがない。したがって、接着剤
８の加熱硬化の行程で接着剤８と配線基板６の界面に気
泡が残留することがない。したがって、ＰＢＧＡ１２を
マザーボードに実装するリフローハンダ付け行程で、前
述の界面の気泡にＰＢＧＡ１２内の水分が気化膨張して
吹き出すことがなく、配線基板６と接着剤８の界面に剥
離が発生しない。
【００７９】さらに本発明の半導体装置の製造行程は、
配線基板６表面に付着した水分を除去する行程の終了後
６０分以内に、配線基板６上に半導体集積回路チップ７
を接着剤８を用いて固着する。
【００８０】したがって、水分を除去した配線基板６表
面に再び水分が付着する前に、半導体集積回路チップ７
の固着を完了する。このため接着剤８の加熱硬化の行程
で接着剤８と配線基板６の界面に気泡が残留することが
ない。したがって、ＰＢＧＡ１２をマザーボードに実装
するリフローハンダ付け行程で、前述の界面の気泡にＰ
ＢＧＡ１２内の水分が気化膨張して吹き出すことがな
く、配線基板６と接着剤８の界面に剥離が発生しない。
【００８１】また、配線基板６と接着剤８の界面に気泡
が残留していないため、接着剤８の有効接着面積を多く
確保でき、結果として界面の良好な密着力が得られる。
このため、リフローハンダ付けの行程でＰＢＧＡ１２を
全体加熱しても、配線基板６と接着剤８の界面でせん断
力による剥離が発生しない。
【００８２】また、配線基板６と接着剤８の間に吸着水
分の層が介在しない密着の良好な接着が可能になる。こ
のため、リフローハンダ付けの行程でＰＢＧＡ１２を全
体加熱しても、配線基板６と接着剤８の界面でせん断力
による剥離が発生しない。
【００８３】したがって、半導体集積回路チップ７下部
の剥離により、配線基板６がマザーボード側に膨れ実装
が不可能になったり、ＰＢＧＡ１２内部の電気的経路が
断線するなどの故障を生じない。したがって半導体集積
回路チップ下部の剥離により、配線基板がマザーボード
側に膨れ実装が不可能になったり、ＰＢＧＡ内部の電気
的経路が断線するなどの故障を発生することがなく、耐
湿性に優れた半導体装置が得られる。
【００８４】
【発明の効果】以上の説明から明らかなように、本発明
の半導体装置の製造方法においては、ＰＢＧＡの完成
後、マザーボードに実装するリフローハンダ付け行程
で、配線基板と接着剤の界面の気泡にＰＢＧＡ内部の水
分が気化膨張して吹き出すことで配線基板と接着剤の界
面に剥離が発生することはない。
【図面の簡単な説明】
【図１】本発明の実施形態における半導体装置の製造方
法のＰＢＧＡの構造を示す断面図である。
【図２】本発明の実施形態における半導体装置の製造方
法のＰＢＧＡにおける樹脂基板おもて面の銅パターンを
示す平面図である。
【図３】本発明の実施形態における半導体装置の製造方
法の配線基板の乾燥中の重量変化を示すグラフである。
【図４】本発明の実施形態における半導体装置の製造方
法の乾燥終了後の配線基板の重量変化を示すグラフであ
る。
【符号の説明】
１ 樹脂基板 ２ スルーホール ３ 基板電極 ４ パッド電極 ５ 樹脂絶縁膜 ６ 配線基板 ７ 半導体集積回路チップ ８ 接着剤 ９ 接続ワイヤー １０ 封止樹脂 １１ ハンダボール １２ ＰＢＧＡ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 樹脂成分を主たる構成材料とする配線基
    板の表面に付着した水分を除去する行程と、 この配線基板に半導体集積回路チップを接着剤を用いて
    固着する行程と、 半導体集積回路チップの各電極と配線基板に設ける基板
    電極とを導電性のワイヤーで接続する行程と、 半導体集積回路チップと接続ワイヤーと基板電極を樹脂
    封止する行程と、 配線基板のうら面にマザーボードと接続するためのハン
    ダボールを設ける行程とを有することを特徴とするプラ
    スチック・ボール・グリッド・アレイの半導体装置の製
    造方法。
  2. 【請求項２】 樹脂成分を主たる構成材料とする配線基
    板の表面に付着した水分を加熱除去する行程と、 この配線基板に半導体集積回路チップを接着剤を用いて
    固着する行程と、 半導体集積回路チップの各電極と配線基板に設ける基板
    電極とを導電性のワイヤーで接続する行程と、 半導体集積回路チップと接続ワイヤーと基板電極を樹脂
    封止する行程と、 配線基板のうら面にマザーボードと接続するためのハン
    ダボールを設ける行程とを有することを特徴とするプラ
    スチック・ボール・グリッド・アレイの半導体装置の製
    造方法。
  3. 【請求項３】 樹脂成分を主たる構成材料とする配線基
    板の表面に付着した水分を除去する行程と、 この行程の終了後６０分以内に前記配線基板に半導体集
    積回路チップを接着剤を用いて固着する行程と、 半導体集積回路チップの各電極と配線基板に設ける基板
    電極とを導電性のワイヤーで接続する行程と、 半導体集積回路チップと接続ワイヤーと基板電極を樹脂
    封止する行程と、 配線基板のうら面にマザーボードと接続するためのハン
    ダボールを設ける行程とを有することを特徴とするプラ
    スチック・ボール・グリッド・アレイの半導体装置の製
    造方法。
  4. 【請求項４】 樹脂成分を主たる構成材料とする配線基
    板の表面に付着した水分を加熱除去する行程と、 この行程の終了後６０分以内に前記配線基板に半導体集
    積回路チップを接着剤を用いて固着する行程と、 半導体集積回路チップの各電極と配線基板に設ける基板
    電極とを導電性のワイヤーで接続する行程と、 半導体集積回路チップと接続ワイヤーと基板電極を樹脂
    封止する行程と、 配線基板のうら面にマザーボードと接続するためのハン
    ダボールを設ける行程とを有することを特徴とするプラ
    スチック・ボール・グリッド・アレイの半導体装置の製
    造方法。
JP469798A 1998-01-13 1998-01-13 半導体装置の製造方法 Pending JPH11204549A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP469798A JPH11204549A (ja) 1998-01-13 1998-01-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP469798A JPH11204549A (ja) 1998-01-13 1998-01-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH11204549A true JPH11204549A (ja) 1999-07-30

Family

ID=11591093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP469798A Pending JPH11204549A (ja) 1998-01-13 1998-01-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH11204549A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010051976A (ko) * 1999-11-30 2001-06-25 가네꼬 히사시 패키지 그룹 몰드 및 다이싱법으로 제조되는 반도체 장치
US6472749B1 (en) * 1999-02-15 2002-10-29 Hitachi, Ltd. Semiconductor device having a shortened wiring length to reduce the size of a chip

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6472749B1 (en) * 1999-02-15 2002-10-29 Hitachi, Ltd. Semiconductor device having a shortened wiring length to reduce the size of a chip
US6838767B2 (en) 1999-02-15 2005-01-04 Hitachi, Ltd. Semiconductor device
KR20010051976A (ko) * 1999-11-30 2001-06-25 가네꼬 히사시 패키지 그룹 몰드 및 다이싱법으로 제조되는 반도체 장치

Similar Documents

Publication Publication Date Title
KR100268205B1 (ko) 칩캐리어모듈및그의제조방법
JP3661444B2 (ja) 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
US6201707B1 (en) Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate
JPH09199635A (ja) 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
JP3565090B2 (ja) 半導体装置の製造方法
JP3939847B2 (ja) 半導体装置の製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JP2001250876A (ja) 半導体装置及びその製造方法
JP3847839B2 (ja) 半導体装置
KR20040069513A (ko) 신뢰성 높은 볼 그리드 어레이 패키지와 그 제조 방법
JP3617072B2 (ja) チップキャリア
JPH08264581A (ja) パッケージ及びその製造方法
JP3217046B2 (ja) Ｂｇａ型ｉｃパッケージ
JP2002198458A (ja) 半導体装置及び半導体装置製造方法
JPH11204549A (ja) 半導体装置の製造方法
JPH104151A (ja) 半導体装置およびその製造方法
JP3768653B2 (ja) 半導体装置
JPH0951018A (ja) 半導体装置およびその製造方法
JP2001068604A (ja) 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器
JP3331146B2 (ja) Ｂｇａ型半導体装置の製造方法
JP2000031195A (ja) 半導体装置およびその製造方法
JP3938017B2 (ja) 電子装置
JPH11154717A (ja) 半導体装置
JP3482837B2 (ja) 半導体装置
JP3258564B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20041116

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20060711

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060718

A521 Written amendment

Effective date: 20060906

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061003