JPH11201926A - 検査装置及び検査方法 - Google Patents

検査装置及び検査方法

Info

Publication number
JPH11201926A
JPH11201926A JP802498A JP802498A JPH11201926A JP H11201926 A JPH11201926 A JP H11201926A JP 802498 A JP802498 A JP 802498A JP 802498 A JP802498 A JP 802498A JP H11201926 A JPH11201926 A JP H11201926A
Authority
JP
Japan
Prior art keywords
electronic component
printed wiring
wiring board
semiconductor chip
temperature distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP802498A
Other languages
English (en)
Inventor
Hideyuki Ito
秀幸 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP802498A priority Critical patent/JPH11201926A/ja
Publication of JPH11201926A publication Critical patent/JPH11201926A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Investigating Or Analyzing Materials Using Thermal Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Lasers (AREA)

Abstract

(57)【要約】 【課題】検査装置及び検査方法において、実装の信頼性
を向上し得るようにする。 【解決手段】本発明は、加熱手段により電子部品を所定
状態に加熱し、次いでこの加熱した電子部品の温度分布
を測定手段を介して測定し、得られる測定結果に基づい
て検査手段において電子部品の各電極とプリント配線板
の対応する電極との接続状態を検査することにより、電
子部品の温度分布が対応する電極同士の接続状態によつ
て異なる分布を示すことからこの電子部品の各電極とプ
リント配線板の対応する電極との接続状態を容易に検査
することができ、かくして実装の信頼性を向上し得る検
査装置及び検査方法を実現することができる。

Description

【発明の詳細な説明】
【０００１】
【目次】以下の順序で本発明を説明する。
【０００２】発明の属する技術分野 従来の技術 発明が解決しようとする課題（図９及び図１０） 課題を解決するための手段（図１〜図８） 発明の実施の形態 （１）本実施の形態による検査装置の構成（図１〜図
８） （２）本実施の形態の動作及び効果（図１〜図８） （３）他の実施の形態（図１〜図８） 発明の効果
【０００３】
【発明の属する技術分野】本発明は検査装置及び検査方
法に関し、例えばプリント配線板の一面にフリツプチツ
プ実装された半導体チツプの複数の電極（以下、これを
パツドと呼ぶ）と、当該プリント配線板のそれぞれ対応
する複数の電極（以下、これをランドと呼ぶ）との接続
状態を検査する検査装置及び検査方法に適用して好適な
ものである。
【０００４】
【従来の技術】近年、電子機器においては、軽薄短小化
傾向を強め、高機能集積化及び信号処理の高速化が進ん
できており、このような電子機器の軽薄短小化を実現す
るための半導体チツプの高密度実装技術の１つとしてフ
リツプチツプ実装がある。
【０００５】このフリツプチツプ実装においては、半導
体チツプの回路面に設けられた複数のパツド上に導電性
金属でなる突起電極（以下、これをバンプと呼ぶ）を形
成した後、この半導体チツプの回路面とプリント配線板
の一面とを対向させ、各バンプとプリント配線板の一面
に設けられたそれぞれ対応する複数の電極とを接続する
と共に、当該半導体チツプを所定の絶縁性樹脂でなる封
止樹脂によつて各バンプを埋め込むようにプリント配線
板の一面に一体に封止することにより行われる。
【０００６】
【発明が解決しようとする課題】ところで図９に示すよ
うに、例えば対向する側面１Ａから複数の入出力ピン２
が突出するように設けられてなる半導体パツケージ１を
各入出力ピン２をプリント配線板（図示せず）の対応す
る複数の電極に電気的及び物理的に接続するようにして
実装した場合には、これら各入出力ピン２に所定の検査
装置のプローブ３を接触させるようにして対応する電極
との接続状態を検査することができる。
【０００７】ところが図１０に示すように、フリツプチ
ツプ実装においては、半導体チツプ５のパツド６及びプ
リント配線板７のランド８並びにバンプ９がそれぞれ封
止樹脂１０に埋め込まれていることからパツド６及びラ
ンド８並びにバンプ９に検査装置のプローブ１１を接触
させ難い。従つてこのようなフリツプチツプ実装では、
半導体チツプ５とプリント配線板７との対応するパツド
６及びランド８同士の接続状態を検査し難く、このため
実装の信頼性が低い問題があつた。
【０００８】このような問題を解決するため、最近で
は、半導体チツプや電子機器の各種検査の標準化を目的
として発足したＪＴＡＧ（Joint Test Action Group ）
と呼ばれるグループにより、プリント配線板にランドと
導通された検査用端子を設けると共に、半導体チツプの
回路に自己診断機能をもたせ、この半導体チツプをプリ
ント配線板の一面にフリツプチツプ実装した後、検査用
端子に検査装置のプローブを接触させて当該半導体チツ
プの各パツドとプリント配線板の対応する各ランドとの
接続状態を検査する方法が提案されている。しかしなが
らこの方法では半導体チツプの回路設計が煩雑になる問
題があつた。
【０００９】本発明は以上の点を考慮してなされたもの
で、実装の信頼性を向上し得る検査装置及び検査方法を
提案しようとするものである。
【００１０】
【課題を解決するための手段】かかる課題を解決するた
め第１の発明においては、プリント配線板の一面に実装
された電子部品の各電極と、プリント配線板の対応する
電極との接続状態を検査する検査装置において、電子部
品を所定状態に加熱する加熱手段と、この加熱手段によ
つて加熱された電子部品の温度分布を測定する測定手段
と、当該測定手段から得られる測定結果に基づいて電子
部品の各電極と、プリント配線板の対応する電極との接
続状態を検査する検査手段とを設けるようにした。
【００１１】この結果、プリント配線板の一面に実装さ
れた電子部品を加熱することにより得られるこの電子部
品の温度分布が対応する電極同士の接続状態によつて異
なる分布を示すことから、当該電子部品の各電極とプリ
ント配線板の対応する電極との接続状態を容易に検査す
ることができる。
【００１２】また本発明においては、プリント配線板の
一面に実装された電子部品の各電極と、プリント配線板
の対応する電極との接続状態を検査する検査方法におい
て、電子部品を所定状態に加熱する第１のステツプと、
第１のステツプにおいて加熱した電子部品の温度分布を
測定し、得られる測定結果に基づいて電子部品の各電極
と、プリント配線板の対応する電極との接続状態を検査
する第２のステツプとを設けるようにした。
【００１３】この結果、プリント配線板の一面に実装さ
れた電子部品を加熱することにより得られるこの電子部
品の温度分布が対応する電極同士の接続状態によつて異
なる分布を示すことから、当該電子部品の各電極とプリ
ント配線板の対応する電極との接続状態を容易に検査す
ることができる。
【００１４】
【発明の実施の形態】以下図面について、本発明の一実
施の形態を詳述する。
【００１５】（１）本実施の形態による検査装置の構成 図１において、２０は全体として本発明による検査装置
を示し、プリント配線板２１の一面２１Ａにフリツプチ
ツプ実装された半導体チツプ（以下、これを実装半導体
チツプと呼ぶ）２２の回路面２２Ａと対向する面（以
下、これを裏面と呼ぶ）２２Ｂを加熱部２３により所定
温度で所定時間加熱した後、この実装半導体チツプ２２
の裏面２２Ｂの温度分布をサーモグラフイ２４を介して
測定し、得られた測定結果に基づいて検査部２５におい
て実装半導体チツプ２２及びプリント配線板２１の対応
する各パツド２６及びランド２７同士の接続状態を検査
するようになされている。
【００１６】実際上この検査装置２０において、加熱部
２３は、レーザ光源を有し、検査対象の実装半導体チツ
プ２２の裏面２２Ｂの中央部に所定時間、所定パワーの
レーザ光を照射することによりこの実装半導体チツプ２
２を所定温度で所定時間加熱する。これによりこの実装
半導体チツプ２２は、裏面２２Ｂの中央部から与えられ
た熱が周辺部及び内部に放射状に伝わる。
【００１７】従つて図２に示すように、実装半導体チツ
プ２２の全てのパツド２６がプリント配線板２１のそれ
ぞれ対応するランド２７とバンプ３０を介して電気的及
び物理的に正常に接続されている場合には、実装半導体
チツプ２２の裏面２２Ｂの中央部から内部に伝つた熱が
当該実装半導体チツプ２２の各パツド２６からこれら各
パツド２６上に設けられたバンプ３０及びプリント配線
板２１の対応するランド２７を順次介してプリント配線
板２１の内部に伝わる。
【００１８】この結果この場合には、図３に示すよう
に、実装半導体チツプ２２の裏面２２Ｂにおいて、その
中央部から周辺部に亘つて表面温度が放射状に順次低下
し、かつ各パツド２６とそれぞれ対向する裏面２２Ｂの
所定領域（以下、これをパツド対向領域と呼ぶ）２２Ｃ
の表面温度がこれら各パツド対向領域２２Ｃの周辺部分
の表面温度よりもさらに温度が低下するような温度分布
を示す。
【００１９】これに対して図４に示すように、実装半導
体チツプ２２及びプリント配線板２１の対応する各パツ
ド２６及びランド２７同士のうち、いずれかのパツド２
６及びランド２７同士がバンプ３０の欠落などによつて
正常に接続されていない場合には、このプリント配線板
２１の対応するランド２７と正常に接続されていないパ
ツド２６から当該プリント配線板２１側に熱を伝えるこ
とができないためにその分実装半導体チツプ２２内部の
温度が高くなる。
【００２０】この結果この場合には、図５に示すよう
に、実装半導体チツプ２２の裏面２２Ｂにおいて、その
中央部から周辺部に亘つて表面温度が放射状に順次低下
するものの、プリント配線板２１側に熱を伝えるパツド
２６及びランド２７同士の数が減少していることから上
述した対応する各パツド２６及びランド２７同士が正常
に接続されたときに比べて表面温度が全体的に高くなる
と共に、正常に接続された各パツド２６に対向する各パ
ツド対向領域２２Ｃがその周辺部分よりも表面温度が低
下するのに対して、正常に接続されていないパツド２６
と対向するパツド対向領域２２Ｄの表面温度が当該パツ
ド対向領域２２Ｄの周辺部分の表面温度とほぼ同じ温度
となるような温度分布を示す。
【００２１】このように実装半導体チツプ２２の各パツ
ド２６と、プリント配線板２１のそれぞれ対応するラン
ド２７との接続状態が異なると、当該実装半導体チツプ
２２の裏面２２Ｂを加熱したときの温度分布が異なる分
布を示す。
【００２２】かくしてこの検査部２５は、サーモグラフ
イ２４を介して測定して得られた実装半導体チツプ２２
の裏面２２Ｂの温度分布と、当該実装半導体チツプ２２
及びプリント配線板２１の対応する各パツド２６及びラ
ンド２７同士が全て正常に接続されたときの当該実装半
導体チツプ２２の裏面２２Ｂの温度分布とを比較するこ
とによりこれら各パツド２６及びランド２７同士がそれ
ぞれ正常に接続されているかどうかを検査する。
【００２３】ここで実際上図６に示すように、この検査
装置２０において検査部２５は、パーソナルコンピユー
タ構成でなり、実装半導体チツプ２２及びプリント配線
板２１の対応する各パツド２６及びランド２７同士が正
常に接続されたかどうかを検査するために用いる検査用
データＤ１がオペレータにより例えばキーボードでなる
操作部３１を介して予め入力され、この検査用データＤ
１を制御部（以下、これを主制御部と呼ぶ）３２が記憶
部３３にデータベースとして記憶する。
【００２４】因みに検査用データＤ１は、実装半導体チ
ツプ２２を示す識別情報と、当該実装半導体チツプ２２
及びプリント配線板２１の対応するパツド２６及びラン
ド２７同士が正常に接続されたときのこの実装半導体チ
ツプ２２の裏面２２Ｂにおける温度分布のデータ（以
下、これを基準温度分布データと呼ぶ）と、接続状態の
検査時（以下、これを単に接続状態検査時と呼ぶ）にお
ける実装半導体チツプ２２の裏面２２Ｂの加熱条件の情
報（以下、これを加熱条件情報と呼ぶ）等からなり、実
装半導体チツプ２２の大きさ、形状及びパツドの数等の
種類毎に記憶部３３にデータベースとして記憶される。
【００２５】そしてこの検査装置２０では、接続状態検
査時、実装半導体チツプ２２がその裏面２２Ｂを加熱部
２３及びサーモグラフイ２４に向け、かつこれら加熱部
２３及びサーモグラフイ２４から所定距離だけ離して配
置される。
【００２６】この状態において検査部２５では、オペレ
ータにより操作部３１を介してこの実装半導体チツプ２
２を示す識別情報が入力され、これにより主制御部３２
がこの識別情報に基づいて、記憶部３３からこれに予め
記憶した対応する検査用データＤ１を読み出し、当該読
み出した検査用データＤ１をＲＡＭ（Random AccessMem
ory）３４に一旦格納する。
【００２７】そして主制御部３２は、ＲＡＭ３４から検
査用データＤ１を読み出すと共に、当該読み出した検査
用データＤ１に基づいて得られる加熱条件情報に基づく
制御信号を加熱部２３の制御部（以下、これを加熱制御
部と呼ぶ）３５に与える。
【００２８】加熱制御部３５は、供給される制御信号に
基づいてレーザ光源でなる熱源３６を駆動制御すること
により、この熱源３６から加熱条件に応じたパワーのレ
ーザ光ＬＡ１を所定の射出継続時間射出させる。
【００２９】これによりこの加熱部２３は、図７に示す
ように、熱源３６から射出させたレーザ光ＬＡ１を実装
半導体チツプ２２の裏面２２Ｂの中央部に照射し、かく
してこのレーザ光ＬＡ１によつてこの実装半導体チツプ
２２の裏面２２Ｂを加熱する。
【００３０】これにより実装半導体チツプ２２において
は、図８に示すように、その裏面２２Ｂからレーザ光Ｌ
Ａ１による加熱に伴い熱輻射エネルギーでなる赤外線Ｌ
Ａ２を放射する。
【００３１】この場合サーモグラフイ２４（図６）で
は、実装半導体チツプ２２の裏面２２Ｂがレーザ光ＬＡ
１によつて（射出継続時間の間）加熱された後、この裏
面２２Ｂから放射される赤外線ＬＡ２を赤外線撮像素子
（CCD:Charge Coupled Device）３８を介して取り込む
と共に、この赤外線をその光強度に応じた電気信号に変
換して制御部（以下、これを測定制御部と呼ぶ）３９に
与える。
【００３２】測定制御部３９は、主制御部３２の制御の
もとに、赤外線撮像素子３８から与えられる電気信号を
温度に換算することにより実装半導体チツプ２２の裏面
２２Ｂの温度分布を表す温度分布データ（以下、これを
測定温度分布データと呼ぶ）Ｄ３を生成し、この測定温
度分布データＤ３を主制御部３２に与える。またこのと
き測定制御部３９は、この測定温度分布データＤ３を表
示部４０に与えることにより、当該表示部４０に測定温
度分布データＤ３に基づく温度分布画像を表示させ、か
くしてオペレータに実装半導体チツプ２２の裏面２２Ｂ
の温度分布を視覚的に認識させることができるようにな
されている。
【００３３】主制御部３２は、測定制御部３９から与え
られる測定温度分布データＤ３をＲＡＭ３４に一旦格納
すると共に、当該ＲＡＭ３４からこの測定温度分布デー
タＤ３と共に対応する検査用データＤ１を読み出し、当
該読み出した測定温度分布データＤ３と、検査用データ
Ｄ１に基づいて得られる基準温度分布データとを比較
し、得られる比較結果に基づいて実装半導体チツプ２２
及びプリント配線板２１の対応する各パツド２６及びラ
ンド２７同士がそれぞれバンプ３０を介して正常に接続
されているかどうかを判断し、このようにして接続状態
を検査し得るようになされている。
【００３４】因みにこのとき主制御部３２は、実装半導
体チツプ２２及びプリント配線板２１の対応する各パツ
ド２６及びランド２７同士が正常に接続されているかど
うかの検査結果を表示部４１に表示させるようになされ
ており、これによりオペレータに実装半導体チツプ２２
及びプリント配線板２１の対応する各パツド２６及びラ
ンド２７同士の接続状態の検査結果を視覚的に認識させ
ることができるようになされている。
【００３５】なおこの実施の形態の場合、検査部２５の
記憶部３３に記憶される基準温度分布データは、予め所
定の解析プログラムを用いて半導体チツプ２２の裏面２
２Ｂを加熱したときにどのような温度分布を示すかを加
熱条件を代えながら解析することにより、加熱条件毎に
それぞれ得られる解析結果に基づいて許容誤差を設定し
ている。
【００３６】（２）本実施の形態の動作及び効果 以上の構成において、この検査装置２０では、実装半導
体チツプ２２の裏面２２Ｂを加熱部２３によつて所定温
度で所定時間加熱した後、サーモグラフイ２４によつて
この裏面２２Ｂの温度分布を測定する。
【００３７】そしてこの検査装置２０では、検査部２５
によりサーモグラフイ２４によつて測定して得られた温
度分布データＤ３と対応する基準温度分布データとを比
較し、これにより得られる比較結果に基づいて実装半導
体チツプ２２及びプリント配線板２１の対応する各パツ
ド２６及びランド２７同士が正常に接続されているかど
うかを判断し、かくして接続状態を検査することができ
る。
【００３８】従つてこの検査装置２０では、実装半導体
チツプ２２及びプリント配線板２１の対応するパツド２
６及びランド２７同士の接続状態を、予め半導体チツプ
２２の回路を自己診断機能を持たせるように設計しなく
とも容易に検査することができる。
【００３９】またこの検査装置２０では、実装半導体チ
ツプ２２の裏面２２Ｂにレーザ光ＬＡ１を照射するよう
にして当該半導体チツプ２２の裏面２２Ｂを加熱するこ
とから、このレーザ光ＬＡ１の出力を制御することによ
り半導体チツプ２２の裏面２２Ｂに与える熱量を容易に
制御することができる。
【００４０】以上の構成によれば、加熱部２３により実
装半導体チツプ２２の裏面２２Ｂを加熱した後、サーモ
グラフイ２４によつてこの半導体チツプ２２の裏面２２
Ｂの温度分布を測定し、検査部２５によりこのサーモグ
ラフイ２４から得られた測定温度分布データＤ３と基準
温度分布データとを比較するようにして実装半導体チツ
プ２２及びプリント配線板２１の対応する各パツド２６
及びランド２７同士の接続状態を検査するようにしたこ
とにより、当該プリント配線板２１の一面２１Ａにフリ
ツプチツプ実装された半導体チツプ２２の各パツド２６
と、当該プリント配線板２１の対応するランド２７との
接続状態を容易に検査することができ、かくしてフリツ
プチツプ実装の信頼性を向上し得る検査装置及び検査方
法を実現することができる。
【００４１】（３）他の実施の形態 なお上述の実施の形態においては、本発明をプリント配
線板２１の一面２１Ａにフリツプチツプ実装された半導
体チツプ２２の各パツドと、当該プリント配線板２１の
対応するランド２７との接続状態を検査する検査装置及
び検査方法に適用するようにした場合について述べた
が、本発明はこれに限らず、本発明をプリント配線板の
一面に実装されたＢＧＡ（Ball Grid Array ）や、ＱＦ
Ｐ（Quad Flat Package ）型半導体パツケージ等のよう
なこの他種々の電子部品の各電極と、当該プリント配線
板の対応する電極との接続状態を検査する検査装置及び
検査方法に適用するようにしても良い。
【００４２】また上述の実施の形態においては、検査部
２５の記憶部３３に予め基準温度分布データを記憶して
おくようにした場合について述べたが、本発明はこれに
限らず、電子部品及びプリント配線板のそれぞれ対応す
る電極同士の接続状態を検査する毎に、この検査結果と
共に測定温度分布データＤ３を記憶部３３にデータベー
スとして記憶し、当該記憶した測定温度分布データＤ３
に基づいてこの基準温度分布データの許容誤差を例えば
小さくするように変更するようにしても良く、このよう
にすれば上述した実施の形態に比べて接続状態の検査基
準を上げてさらに実装の信頼性を向上させることができ
る。
【００４３】さらに上述の実施の形態においては、検査
部２５の記憶部３３に予め実装半導体チツプ２２及びプ
リント配線板２１の対応するパツド２６及びランド２７
同士がそれぞれ正常に接続されたときの当該実装半導体
チツプ２２の裏面２２Ｂの温度分布を示す基準温度分布
データを記憶するようにした場合について述べたが、本
発明はこれに限らず、実装半導体チツプ２２及びプリン
ト配線板２１の対応するパツド２６及びランド２７同士
のいずれかが正常に接続されていないときのこの実装半
導体チツプ２２の裏面２２Ｂの温度分布を示すデータ
や、接続状態の良否を判断するためのしきい値でなるデ
ータ等のように、この他種々の少なくとも１種類のデー
タを記憶しておき、これを接続状態の検査に用いるよう
にしても良い。
【００４４】さらに上述の実施の形態においては、電子
部品を所定状態に加熱する加熱手段として、所定のレー
ザ光ＬＡ１を射出する熱源３６を有する加熱部２３を適
用するようにした場合について述べたが、本発明はこれ
に限らず、電子部品を所定状態に加熱することができれ
ば、加熱炉等のようにこの他種々の加熱手段を適用する
ようにしても良い。
【００４５】さらに上述の実施の形態においては、加熱
手段によつて加熱された電子部品の温度分布を測定する
測定手段として、サーモグラフイ２４を適用するように
した場合について述べたが、本発明はこれに限らず、加
熱された電子部品の温度分布を測定することができれ
ば、この他種々の測定手段を適用するようにしても良
い。
【００４６】さらに上述の実施の形態においては、測定
手段から得られる測定結果に基づいて電子部品の各電極
と、プリント配線板の対応する電極との接続状態を検査
する検査手段として、検査部２５を適用するようにした
場合について述べたが、本発明はこれに限らず、測定手
段から得られる測定結果に基づいて電子部品の各電極
と、プリント配線板の対応する電極との接続状態を検査
することができれば、この他種々の検査手段を適用する
ようにしても良い。
【００４７】
【発明の効果】上述のように本発明によれば、電子部品
を所定状態に加熱する加熱手段と、この加熱手段によつ
て加熱された電子部品の温度分布を測定する測定手段
と、当該測定手段から得られる測定結果に基づいて電子
部品の各電極と、プリント配線板の対応する電極との接
続状態を検査する検査手段とを設けるようにしたことに
より、プリント配線板の一面に実装された電子部品を加
熱することにより得られるこの電子部品の温度分布が対
応する電極同士の接続状態によつて異なる分布を示すこ
とから、当該電子部品の各電極とプリント配線板の対応
する電極との接続状態を容易に検査することができ、か
くして実装の信頼性を向上し得る検査装置を実現するこ
とができる。
【００４８】また電子部品を所定状態に加熱する第１の
ステツプと、第１のステツプにおいて加熱した電子部品
の温度分布を測定し、得られる測定結果に基づいて電子
部品の各電極と、プリント配線板の対応する電極との接
続状態を検査する第２のステツプとを設けるようにした
ことにより、プリント配線板の一面に実装された電子部
品を加熱することにより得られるこの電子部品の温度分
布が対応する電極同士の接続状態によつて異なる分布を
示すことから、当該電子部品の各電極とプリント配線板
の対応する電極との接続状態を容易に検査することがで
き、かくして実装の信頼性を向上し得る検査方法を実現
することができる。
【図面の簡単な説明】
【図１】本発明による検査装置の構成の一実施の形態を
示す略線的ブロツク図である。
【図２】実装半導体チツプ及びプリント配線板の対応す
る各パツド及びランド同士がそれぞれ正常に接続されて
いるときのこの実装半導体チツプの裏面の加熱の説明に
供する略線的断面図である。
【図３】実装半導体チツプ及びプリント配線板の対応す
る各パツド及びランド同士がそれぞれ正常に接続されて
いるときのこの実装半導体チツプ２２の裏面の温度分布
の説明に供する略線的上面図である。
【図４】実装半導体チツプ及びプリント配線板の対応す
る各パツド及びランド同士のうち、いずれかが正常に接
続されていないときのこの実装半導体チツプの裏面の加
熱の説明に供する略線的断面図である。
【図５】実装半導体チツプ及びプリント配線板の対応す
る各パツド及びランド同士のうち、いずれかが正常に接
続されていないときのこの実装半導体チツプの裏面の温
度分布の説明に供する略線的上面図である。
【図６】検査装置の回路構成を示すブロツク図である。
【図７】実装半導体チツプの裏面の加熱の説明に供する
略線的断面図である。
【図８】裏面が加熱された実装半導体チツプの説明に供
する略線的断面図である。
【図９】実装半導体パツケージの各入出力ピンの接続状
態の検査の説明に供する略線的斜視図である。
【図１０】従来の実装半導体チツプの各電極の接続状態
の検査の説明に供する略線的断面図である。
【符号の説明】
２０……検査装置、２１……プリント配線板、２１Ａ…
…一面、２２……半導体チツプ、２２Ａ……回路面、２
２Ｂ……裏面、２２Ｃ、２２Ｄ……パツド対向領域、２
３……加熱部、２４……サーモグラフイ、２５……検査
部、２６……パツド、２７……ランド、３６……熱源、
Ｄ１……検査用データ、Ｄ３……測定温度分布データ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０５Ｋ 3/34 ５１２ Ｈ０５Ｋ 3/34 ５１２Ａ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】プリント配線板の一面に実装された電子部
    品の各電極と、上記プリント配線板の対応する電極との
    接続状態を検査する検査装置において、 上記電子部品を所定状態に加熱する加熱手段と、 上記加熱手段によつて加熱された上記電子部品の温度分
    布を測定する測定手段と、 上記測定手段から得られる測定結果に基づいて上記電子
    部品の各上記電極と、上記プリント配線板の対応する上
    記電極との接続状態を検査する検査手段とを具えること
    を特徴とする検査装置。
  2. 【請求項２】上記加熱手段は、 上記電子部品に所定時間、所定パワーの所定のレーザ光
    を照射することにより当該電子部品を加熱することを特
    徴とする請求項１に記載の検査装置。
  3. 【請求項３】上記検査手段は、 上記測定手段から得られる上記測定結果と、上記加熱手
    段によつて加熱される上記電子部品の予め設定された基
    準となる温度分布とを比較し、得られる比較結果に基づ
    いて上記電子部品の各上記電極と、上記プリント配線板
    の対応する上記電極との接続状態を検査することを特徴
    とする請求項１に記載の検査装置。
  4. 【請求項４】プリント配線板の一面に実装された電子部
    品の各電極と、上記プリント配線板の対応する電極との
    接続状態を検査する検査方法において、 上記電子部品を所定状態に加熱する第１のステツプと、 上記第１のステツプにおいて加熱した上記電子部品の温
    度分布を測定し、得られる測定結果に基づいて上記電子
    部品の各上記電極と、上記プリント配線板の対応する上
    記電極との接続状態を検査する第２のステツプとを具え
    ることを特徴とする検査方法。
  5. 【請求項５】上記第１のステツプでは、 上記電子部品に所定時間、所定パワーの所定のレーザ光
    を照射することにより当該電子部品を加熱することを特
    徴とする請求項４に記載の検査方法。
  6. 【請求項６】上記第２のステツプでは、 上記電子部品の上記温度分布を測定して得られた上記測
    定結果と、加熱される上記電子部品の予め設定された基
    準となる温度分布とを比較し、得られる比較結果に基づ
    いて上記電子部品の各上記電極と、上記プリント配線板
    の対応する上記電極との接続状態を検査することを特徴
    とする請求項４に記載の検査方法。
JP802498A 1998-01-19 1998-01-19 検査装置及び検査方法 Pending JPH11201926A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP802498A JPH11201926A (ja) 1998-01-19 1998-01-19 検査装置及び検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP802498A JPH11201926A (ja) 1998-01-19 1998-01-19 検査装置及び検査方法

Publications (1)

Publication Number Publication Date
JPH11201926A true JPH11201926A (ja) 1999-07-30

Family

ID=11681778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP802498A Pending JPH11201926A (ja) 1998-01-19 1998-01-19 検査装置及び検査方法

Country Status (1)

Country Link
JP (1) JPH11201926A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007024542A (ja) * 2005-07-12 2007-02-01 Matsushita Electric Works Ltd 検査方法及び検査装置
JP2007080881A (ja) * 2005-09-09 2007-03-29 Matsushita Electric Works Ltd 発光ダイオードの検査装置
JP2014535175A (ja) * 2011-11-14 2014-12-25 ケーエルエー−テンカー コーポレイション 高輝度発光ダイオードのための高スループット高温試験方法およびシステム
CN104698036A (zh) * 2015-04-01 2015-06-10 武汉理工大学 基于三维温度曲面相似性分析的涡流热成像缺陷识别方法
CN111434192A (zh) * 2017-09-08 2020-07-17 奥钢联钢铁公司 用于在覆有覆层的板材上建立电联接接触部的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007024542A (ja) * 2005-07-12 2007-02-01 Matsushita Electric Works Ltd 検査方法及び検査装置
JP2007080881A (ja) * 2005-09-09 2007-03-29 Matsushita Electric Works Ltd 発光ダイオードの検査装置
JP2014535175A (ja) * 2011-11-14 2014-12-25 ケーエルエー−テンカー コーポレイション 高輝度発光ダイオードのための高スループット高温試験方法およびシステム
CN104698036A (zh) * 2015-04-01 2015-06-10 武汉理工大学 基于三维温度曲面相似性分析的涡流热成像缺陷识别方法
CN111434192A (zh) * 2017-09-08 2020-07-17 奥钢联钢铁公司 用于在覆有覆层的板材上建立电联接接触部的方法

Similar Documents

Publication Publication Date Title
US5246291A (en) Bond inspection technique for a semiconductor chip
US6840667B2 (en) Method and apparatus for detection of defects using thermal stimulation
US5052816A (en) Junction inspection method and apparatus for electronic parts
US6564986B1 (en) Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board
US6428202B1 (en) Method for inspecting connection state of electronic part and a substrate, and apparatus for the same
CN1828281B (zh) X射线检查设备和x射线检查方法
US6375347B1 (en) Method for laser scanning flip-chip integrated circuits
US6144090A (en) Ball grid array package having electrodes on peripheral side surfaces of a package board
US8669777B2 (en) Assessing connection joint coverage between a device and a printed circuit board
JPH0922929A (ja) Ｂｇａパッケージ半導体素子及びその検査方法
US8574932B2 (en) PCB-mounted integrated circuits
JPH10335035A (ja) Ｂｇａ−ｉｃ用測定機構
CN114878603B (zh) 一种bga芯片虚焊检测方法及检测***
US6288346B1 (en) System and method for easily inspecting a bonded state of a BGA/CSP type electronic part to a board
JPH11201926A (ja) 検査装置及び検査方法
JPH10242219A (ja) バンプ検査方法
US20100177165A1 (en) Method of conducting preconditioned reliability test of semiconductor package using convection and 3-d imaging
JP2001012932A (ja) 実装部品検査方法
US9541602B2 (en) Electronic component inspection apparatus and method
JPS63305238A (ja) 電子部品の接合部検査方法
US6177989B1 (en) Laser induced current for semiconductor defect detection
US7662647B2 (en) Method for manufacturing semiconductor device
EP1668690B1 (en) Electric defects analyzer detecting all defects in pcb/mcm
CN109581202B (zh) 叠层封装的测试装置和测试***
JP2011185746A (ja) プリント基板の検査方法及びこれに用いる検査装置