JPH11195053A - Test pattern generating device - Google Patents
Test pattern generating deviceInfo
- Publication number
- JPH11195053A JPH11195053A JP9367951A JP36795197A JPH11195053A JP H11195053 A JPH11195053 A JP H11195053A JP 9367951 A JP9367951 A JP 9367951A JP 36795197 A JP36795197 A JP 36795197A JP H11195053 A JPH11195053 A JP H11195053A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- test pattern
- mouse
- display
- editing area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、テストパタン発生
装置、特にデジタル回路の機能検証に使用される論理シ
ミュレーション用テストパタン（デジタル波形）を発生
又は作成する装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a test pattern generator and, more particularly, to a device for generating or creating a test pattern (digital waveform) for logic simulation used for verifying the function of a digital circuit.
【０００２】[0002]
【従来の技術】回路構成が比較的安価で、小型化が容易
で、しかもノイズに対して優れているので、電気／電気
回路の大部分は急速にデジタル化されている。BACKGROUND OF THE INVENTION Most electrical / electrical circuits are being rapidly digitized because of their relatively inexpensive circuit construction, easy downsizing, and excellent noise immunity.
【０００３】設計されたデジタルＩＣ（集積）回路が設
計どおり正しく動作するか否か、その機能を検証する必
要がある。その為に、所望のデジタルテストパタンを発
生して被試験デジタル回路に入力し、その動作を検証す
る。It is necessary to verify whether a designed digital IC (integrated) circuit operates correctly as designed or not. For this purpose, a desired digital test pattern is generated and input to the digital circuit under test to verify its operation.
【０００４】従来のテストパタン発生装置は、例えば特
開平４−１５２４７１号公報に開示された回路シミュレ
ータ波形入力装置がある。これはディスプレイ及びマウ
スを用い、ディスプレイのウインドウ内に作画領域を定
め、入力編集ボタンであるマウスのクリック操作（ボタ
ンを押してすぐ離す）により所望のシミュレーション用
テストパタンを発生する。A conventional test pattern generator includes, for example, a circuit simulator waveform input device disclosed in Japanese Patent Application Laid-Open No. 4-152471. This uses a display and a mouse to define a drawing area in a window of the display, and generates a desired simulation test pattern by a click operation (press and release the button) of a mouse as an input / edit button.
【０００５】この従来の回路シミュレータ波形入力装置
の動作を簡単に説明する。ディスプレイの作画領域にお
いてシミュレータに入力する波形の開始点と、０から１
又は１から０への変化点情報をマウスのクリック操作に
より作成してシミュレータの入力フォーマット変換す
る。更に、入力された波形を編集して入力波形シミュレ
ータの入力フォーマットで記述することなく複雑な入力
波形をシミュレータに入力可能にしている。The operation of this conventional circuit simulator waveform input device will be briefly described. Starting point of the waveform input to the simulator in the drawing area of the display, 0 to 1
Alternatively, information on a change point from 1 to 0 is created by a mouse click operation, and the input format of the simulator is converted. Further, a complicated input waveform can be input to the simulator without editing the input waveform and describing the input waveform in the input format of the input waveform simulator.
【０００６】[0006]
【発明が解決しようとする課題】しかし、上述した回路
シミュレータ波形入力装置は、ゲートレベルの論理シミ
ュレーションのテストパタン発生には不向きである。そ
の理由は、例えば作画領域に波形のない状態から０→１
→０と変化する波形を作成する場合、最初の０の区間、
次の１の区間及び最後の０の区間を順次指定（入力）す
る必要がある為に、少なくともマウスのクリック操作を
４回行う必要がある。また、特開昭６３-２８４６７８
号公報の図形入力処理方式等で矩形等の図形入力に使用
されるドラッグ操作（マウスのボタンを押したまま移動
して離す）によっても３回以上の操作が必要となり、多
数の波形を発生するには極めて多くの操作を必要とす
る。However, the above-described circuit simulator waveform input device is not suitable for generating a test pattern in a gate-level logic simulation. The reason is, for example, that there is no waveform in the drawing area from 0 → 1
→ To create a waveform that changes to 0,
Since it is necessary to sequentially designate (input) the next 1 section and the last 0 section, it is necessary to perform at least four mouse click operations. Also, JP-A-63-284678
In the graphic input processing method disclosed in Japanese Patent Laid-Open Publication No. H10-163, a drag operation (moving and releasing while holding down a mouse button) used for inputting a graphic such as a rectangle also requires three or more operations, thereby generating a large number of waveforms. Requires an extremely large number of operations.
【０００７】従って、本発明の目的は、マウスの操作回
数を低減して複雑な波形（パタン）を迅速に発生するこ
とが可能なテストパタン発生装置を提供することにあ
る。Accordingly, it is an object of the present invention to provide a test pattern generator capable of rapidly generating a complicated waveform (pattern) by reducing the number of mouse operations.
【０００８】[0008]
【課題を解決するための手段】前述の課題を解決するた
め、本発明によるテストパタン発生装置は、デジタル回
路の論理シミュレーション等に使用される夫々所定時間
関係の複数のテストパタンを発生するテストパタン発生
装置において、１パタン長、テストパタン長及び信号数
を設定する入力設定手段と、該入力設定手段の設定に基
づき表示する波形編集領域を含む表示手段と、該表示手
段の波形編集領域の表示波形の選択部分をクリック／ド
ラッグ操作する操作手段とを備える。In order to solve the above-mentioned problems, a test pattern generating apparatus according to the present invention provides a test pattern generating a plurality of test patterns each having a predetermined time relationship used for logic simulation of a digital circuit or the like. In the generator, input setting means for setting one pattern length, test pattern length, and number of signals, display means including a waveform editing area displayed based on the settings of the input setting means, and display of the waveform editing area of the display means Operating means for clicking / dragging a selected portion of the waveform.
【０００９】前記波形編集領域の表示波形は、予め全て
０（又は１）に設定されている。The display waveforms in the waveform editing area are all set to 0 (or 1) in advance.
【００１０】前記操作手段は、マウスである。[0010] The operating means is a mouse.
【００１１】前記クリック/ドラッグ操作は、複数の波
形につき一括操作可能である。The click / drag operation can be operated collectively for a plurality of waveforms.
【００１２】[0012]
【発明の実施の形態】以下、本発明のテストパタン発生
装置の好適実施形態を添付図を参照して詳細に説明す
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a preferred embodiment of a test pattern generator according to the present invention will be described in detail with reference to the accompanying drawings.
【００１３】先ず、図１は本発明のテストパタン発生装
置に好適実施形態の構成図である。このテストパタン発
生装置は、ディスプレイ（例えばＣＲＴ）１、マウス
２、キーボード３及び処理装置４により構成される。ま
た、この処理装置４は制御演算部５、主記憶部６及び補
助記憶部７により構成される。マウス２で入力される位
置情報は、処理装置４で処理されてディスプレイ１に表
示される。FIG. 1 is a block diagram of a preferred embodiment of a test pattern generator according to the present invention. The test pattern generator includes a display (for example, a CRT) 1, a mouse 2, a keyboard 3, and a processing device 4. The processing device 4 includes a control operation unit 5, a main storage unit 6, and an auxiliary storage unit 7. The position information input by the mouse 2 is processed by the processing device 4 and displayed on the display 1.
【００１４】ディスプレイ１にはメニュー１１と波形編
集領域１２とを伴ったウインドウが表示される。キーボ
ード３は補助記憶部７へ保存する或いはそれから読み出
すテストパタンのファイル名を入力したり、束信号の数
値を入力し、その結果はディスプレイ１の波形編集領域
１２に表示される。A window with a menu 11 and a waveform editing area 12 is displayed on the display 1. The keyboard 3 inputs a file name of a test pattern stored in or read from the auxiliary storage unit 7 or a numerical value of a bundle signal, and the result is displayed in the waveform editing area 12 of the display 1.
【００１５】処理装置４では制御演算部５が入出力等の
処理を行い、波形編集領域１２の内容を主記憶部６へ保
持させる。テストパタン作成終了時には、主記憶部６の
内容は制御演算部５によって論理シミュレータへ入力可
能なデータに変換されて補助記憶部７へ保存される。In the processing device 4, the control operation unit 5 performs input / output processing and the like, and causes the main storage unit 6 to hold the contents of the waveform editing area 12. At the end of the test pattern creation, the contents of the main storage unit 6 are converted into data that can be input to the logic simulator by the control operation unit 5 and stored in the auxiliary storage unit 7.
【００１６】次に、図２は図１に示すテストパタン発生
装置を用いてテストパタンの編集作成又は発生を行う手
順を示すフローチャートである。先ずテストパタン発生
を開始すると、マウス２、キーボード３から１パタン
長、テストパタン長及び信号数を入力設定する（Ｓ
１）。これに基づいて次のステップ（Ｓ２）で雛形とな
る波形が制御演算部５で作成され、主記憶部６に内部波
形データとして保持される。Next, FIG. 2 is a flowchart showing a procedure for editing and creating or generating a test pattern using the test pattern generator shown in FIG. First, when test pattern generation is started, one pattern length, test pattern length, and number of signals are input and set from the mouse 2 and the keyboard 3 (S
1). Based on this, in the next step (S2), a waveform serving as a template is created by the control calculation unit 5, and is stored in the main storage unit 6 as internal waveform data.
【００１７】ここでは１例として、ステップＳ１で、１
パタン長=２００ｎｓ（ナノ秒）、テストパタン長=１１
パタン（２２００ｎｓ）、信号数＝３を設定した場合を
説明する。これにより作成された雛形波形は図３（ａ）
に示す如き画面となり、ディスプレイ１に表示され、主
記憶部６には図３（ｂ）に示す如き内部波形データＳＩ
ＧＮＡＬ１乃至ＳＩＧＮＡＬ３が保持される。この場合
には、全ての波形データは０である。Here, as an example, at step S1, 1
Pattern length = 200 ns (nanosecond), test pattern length = 11
A case where a pattern (2200 ns) and the number of signals = 3 will be described. The template waveform created in this way is shown in FIG.
Is displayed on the display 1 and the main storage unit 6 stores the internal waveform data SI as shown in FIG.
GNAL1 to SIGNAL3 are held. In this case, all the waveform data are 0.
【００１８】次に、ステップＳ３で波形編集を行う。ス
テップＳ４では波形編集を継続するか終了するかを判断
し、継続する場合にはステップＳ３へ戻り、メニューウ
インドウ１１で終了を選択した場合には次のステップＳ
５へ移行する。Next, waveform editing is performed in step S3. In step S4, it is determined whether to continue or end the waveform editing. If it is to be continued, the process returns to step S3. If the end is selected in the menu window 11, the next step S4 is performed.
Go to 5.
【００１９】ステップＳ３の波形編集を説明する。波形
編集はマウス２のクリック操作又はドラッグ操作によ
り、選択した波形（ＳＩＧＮＡＬ１乃至ＳＩＧＮＡＬ
３）を任意の値へ変更可能である。主記憶部６には任意
の値、或いは２パタン以上の任意波形を設定する任意波
形メモリがとられている。ここで設定した値、或いは波
形に変更する設定が可能であるが、既定値では０を１
に、また１は０に反転する設定である。The waveform editing in step S3 will be described. The waveform is edited by clicking or dragging the mouse 2 on the selected waveform (SIGNAL1 to SIGNAL).
3) can be changed to any value. The main storage section 6 has an arbitrary waveform memory for setting an arbitrary value or an arbitrary waveform of two or more patterns. The value set here or the setting to change to the waveform is possible, but the default value is 0 to 1.
And 1 is a setting to invert to 0.
【００２０】マウス２のボタン押下時の波形編集領域１
２での位置に相当する内部波形データの一を主記憶部６
に始点メモリとして記憶する。次に、ボタン開放時の波
形編集領域１２での位置に相当する内部波形データの位
置を主記憶部６に終点メモリとして記憶する。始点メモ
リと終点メモリの位置が同じであればクリック操作とし
異なればドラッグ操作とする。Waveform editing area 1 when mouse 2 button is pressed
One of the internal waveform data corresponding to the position in
As a starting point memory. Next, the position of the internal waveform data corresponding to the position in the waveform editing area 12 when the button is released is stored in the main storage unit 6 as an end point memory. If the positions of the start point memory and the end point memory are the same, a click operation is performed, and if they are different, a drag operation is performed.
【００２１】図３（ａ）の信号波形に対して、マウス２
によりクリック/ドラッグ操作を行った波形編集領域１
２の状態と、そのマウス操作を図４（ａ）に示す。図４
（ａ）は、図３（ａ）に対して乃至の波形編集を行
ったことを示す。The signal waveform shown in FIG.
Waveform editing area 1 with click / drag operation
FIG. 4A shows the state 2 and the mouse operation. FIG.
FIG. 3A shows that the following waveform editing has been performed on FIG.
【００２２】波形編集及び’はメニューウインドウ
１１から信号の全波形設定という項目を選択した後、
’でクリック操作したことを示す。これによって、波
形編集領域１２の信号ＳＩＧＮＡＬ３の波形は反転して
０から１に変更される波形編集を行う。After selecting the item "set all waveforms of signal" from the menu window 11, select "waveform editing".
'Indicates a click operation. As a result, the waveform of the signal SIGNAL3 in the waveform editing area 12 is inverted and the waveform is changed from 0 to 1.
【００２３】次に、波形編集はマウス２のドラッグ操
作により波形編集領域１２の全ての信号ＳＩＧＮＡＬ１
乃至ＳＩＧＮＡＬ２の２００乃至４００ｎｓ区間の波形
を反転したことを示す。マウス２の１回のドラッグ操作
で複数の信号波形を一括して同時に編集可能にしたこと
に注目されたい。これにより、マウス２による操作回数
が大幅に低減され波形編集が迅速且つ容易になることが
理解できよう。Next, waveform editing is performed by dragging the mouse 2 with respect to all the signals SIGNAL1 in the waveform editing area 12.
To SIGNAL2 in the 200 to 400 ns section. It should be noted that a single drag operation of the mouse 2 allows a plurality of signal waveforms to be edited simultaneously and collectively. Thus, it can be understood that the number of operations by the mouse 2 is greatly reduced, and the waveform editing becomes quick and easy.
【００２４】次に、波形編集乃至はマウス２のクリ
ック操作により、信号ＳＩＧＮＡＬ１のクリック操作が
行われた位置の１パタンの波形が反転される。各クリッ
ク操作により、選択された信号波形の１パタンの波形が
反転するので、０から１又は１から０への２度のクリッ
ク操作を行う必要がないことに注目されたい。Next, the waveform editing or the clicking operation of the mouse 2 inverts the waveform of one pattern at the position where the clicking operation of the signal SIGNAL1 is performed. Note that it is not necessary to perform two click operations from 0 to 1 or from 1 to 0 because each click operation inverts the waveform of one pattern of the selected signal waveform.
【００２５】また、波形編集乃至はマウス２のドラ
ッグ操作である。このドラッグ操作により、ドラッグ始
点と終点との間の特定信号（及びではＳＩＧＮＡＬ
２、ではＳＩＧＮＡＬ３）の波形が反転していること
を示す。Further, it is a waveform editing or drag operation of the mouse 2. By this drag operation, a specific signal between the drag start point and the end point (and SIGNAL
2 indicates that the waveform of SIGNAL3) is inverted.
【００２６】これら波形編集乃至を行う毎に、主記
憶部６に保持されている内部波形データも書き換えられ
る。波形編集領域１２の信号ＳＩＧＮＡＬ１乃至ＳＩＧ
ＮＡＬ３が図４（ａ）となったとき、主記億部６に保持
されている内部波形データは図４（ｂ）に示すとおりで
ある。これら少ないクリック/ドラッグ操作により比較
的複雑な３つの信号（ＳＩＧＮＡＬ１乃至ＳＩＧＮＡＬ
３）のテストパタンが比較的容易且つ迅速に発生するこ
とが理解できよう。Each time these waveform editing operations are performed, the internal waveform data stored in the main storage unit 6 is also rewritten. Signals SIGNAL1 to SIG of waveform editing area 12
When the NAL 3 changes to that shown in FIG. 4A, the internal waveform data held in the main storage unit 6 is as shown in FIG. 4B. By these few click / drag operations, three signals (SIGNAL1 to SIGNAL1) which are relatively complicated
It can be understood that the test pattern of 3) is generated relatively easily and quickly.
【００２７】最後に図２のステップＳ５で、論理シミュ
レータへ入力できるテストパタンデータを補助記憶部７
へ出力して、テストパタン発生動作を終了する。尚、図
４（ｂ）に示す主記憶部６の内部波形データは、図５に
示す形のテストパタンデータとして補助記憶部７へ出力
される。Finally, in step S5 of FIG. 2, test pattern data that can be input to the logic simulator is stored in the auxiliary storage unit 7.
And the test pattern generation operation ends. The internal waveform data in the main storage unit 6 shown in FIG. 4B is output to the auxiliary storage unit 7 as test pattern data in the form shown in FIG.
【００２８】以上、本発明のテストパタン発生装置の好
適実施形態を添付図を参照して説明した。しかし、本発
明は斯る特定実施形態のみに限定されるべきではなく、
用途に応じて種々の変形変更が可能である。The preferred embodiment of the test pattern generator according to the present invention has been described with reference to the accompanying drawings. However, the invention should not be limited to only such specific embodiments,
Various modifications can be made depending on the application.
【００２９】[0029]
【発明の効果】上述の説明から理解される如く、本発明
のテストパタン発生装置によると、予め１パタン長、テ
ストパタン長及び信号数を設定入力し、ディスプレイの
波形編集領域上でマウス等によりクリック/ドラッグ操
作により１パタン長又は複数パタン長にわたり、また任
意信号数につき波形編集する。従って、複数の信号波形
（テストパタン）を簡単且つ迅速に発生することができ
るという実用上の顕著な効果を有する。本発明はゲート
レベルの論理シミュレータのテストパタン発生装置に好
適である。As will be understood from the above description, according to the test pattern generator of the present invention, one pattern length, test pattern length and the number of signals are set and input in advance, and the mouse is used on the waveform editing area of the display. The waveform is edited over one pattern length or a plurality of pattern lengths by click / drag operation and for an arbitrary number of signals. Therefore, there is a practically remarkable effect that a plurality of signal waveforms (test patterns) can be generated easily and quickly. The present invention is suitable for a test pattern generator of a gate-level logic simulator.
【図１】本発明のテストパタン発生装置の好適実施形態
の構成図である。FIG. 1 is a configuration diagram of a preferred embodiment of a test pattern generator according to the present invention.
【図２】図１のテストパタン発生装置によるテストパタ
ン発生編集手順を示すフローチャートである。FIG. 2 is a flowchart showing a test pattern generation and editing procedure by the test pattern generation device of FIG. 1;
【図３】本発明のテストパタン発生装置の入力設定状態
を示し、（ａ）はそのディスプレイ画面、（ｂ）は内部
データである。3A and 3B show an input setting state of the test pattern generator of the present invention, wherein FIG. 3A shows a display screen thereof, and FIG. 3B shows internal data.
【図４】図３の入力設定状態で波形編集動作を示し、
（ａ）はディスプレイ画面、（ｂ）は内部データであ
る。FIG. 4 shows a waveform editing operation in the input setting state of FIG. 3,
(A) is a display screen, and (b) is internal data.
【図５】図４（ｂ）のデータを論理シミュレータのテス
トパタンデータに変換した図である。FIG. 5 is a diagram in which the data of FIG. 4B is converted into test pattern data of a logic simulator.
１ 表示手段（ディスプレイ） ２ クリック／ドラッグ操作手段（マウス） ３ 入力設定手段（キーボード） ４ 処理装置 ５ 制御演算部 ６ 主記憶部 ７ 補助記憶部 １１ メニュー １２ 波形編集領域 DESCRIPTION OF SYMBOLS 1 Display means (display) 2 Click / drag operation means (mouse) 3 Input setting means (keyboard) 4 Processing device 5 Control operation part 6 Main storage part 7 Auxiliary storage part 11 Menu 12 Waveform editing area
Claims (4)
使用される夫々所定時間関係の複数のテストパタンを発
生するテストパタン発生装置において、 １パタン長、テストパタン長及び信号数を設定する入力
設定手段と、 該入力設定手段の設定に基づき表示する波形編集領域を
含む表示手段と、 該表示手段の波形編集領域の表示波形の選択部分をクリ
ック／ドラッグ操作する操作手段とを備えることを特徴
とするテストパタン発生装置。An input setting means for setting one pattern length, a test pattern length and the number of signals, wherein the test pattern generation device generates a plurality of test patterns each having a predetermined time relationship used for a logic simulation or the like of a digital circuit. A test means comprising a display means including a waveform editing area to be displayed based on the setting of the input setting means, and an operation means for clicking / dragging a selected portion of a display waveform in the waveform editing area of the display means. Pattern generator.
０（又は１）に設定されていることを特徴とする請求項
１のテストパタン発生装置。2. The test pattern generator according to claim 1, wherein all display waveforms in said waveform editing area are set to 0 (or 1) in advance.
とする請求項１又は２のテストパタン発生装置。3. The test pattern generator according to claim 1, wherein said operation means is a mouse.
形につき一括操作可能であることを特徴とする請求項１
乃至３のいずれかのテストパタン発生装置。4. The method according to claim 1, wherein the click / drag operation can be performed collectively on a plurality of waveforms.
3. The test pattern generator according to any one of claims 1 to 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9367951A JPH11195053A (en) | 1997-12-26 | 1997-12-26 | Test pattern generating device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9367951A JPH11195053A (en) | 1997-12-26 | 1997-12-26 | Test pattern generating device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11195053A true JPH11195053A (en) | 1999-07-21 |
Family
ID=18490606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9367951A Pending JPH11195053A (en) | 1997-12-26 | 1997-12-26 | Test pattern generating device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11195053A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007171100A (en) * | 2005-12-26 | 2007-07-05 | Fujitsu Ten Ltd | Signal pattern creating device |
| JP2008310829A (en) * | 2008-09-01 | 2008-12-25 | Fujitsu Ten Ltd | Waveform editing program |
| US7580037B1 (en) * | 2003-09-05 | 2009-08-25 | Altera Corporation | Techniques for graphical analysis and manipulation of circuit timing requirements |
| JP2012060630A (en) * | 2010-08-11 | 2012-03-22 | Anritsu Corp | Emphasis addition device and emphasis addition method |
| CN111429552A (en) * | 2020-03-20 | 2020-07-17 | 上海御渡半导体科技有限公司 | Mouse-based rapid waveform editing method |
| CN114002583A (en) * | 2021-11-02 | 2022-02-01 | 厦门芯泰达集成电路有限公司 | Pattern editing tool and method based on integrated circuit automatic test system |
| CN116520049A (en) * | 2023-04-13 | 2023-08-01 | 广州致远仪器有限公司 | Waveform output setting method, device, equipment and storage medium |
-
1997
- 1997-12-26 JP JP9367951A patent/JPH11195053A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7580037B1 (en) * | 2003-09-05 | 2009-08-25 | Altera Corporation | Techniques for graphical analysis and manipulation of circuit timing requirements |
| JP2007171100A (en) * | 2005-12-26 | 2007-07-05 | Fujitsu Ten Ltd | Signal pattern creating device |
| JP2008310829A (en) * | 2008-09-01 | 2008-12-25 | Fujitsu Ten Ltd | Waveform editing program |
| JP2012060630A (en) * | 2010-08-11 | 2012-03-22 | Anritsu Corp | Emphasis addition device and emphasis addition method |
| US8832603B2 (en) | 2010-08-11 | 2014-09-09 | Anritsu Corporation | Emphasis-adding system and emphasis-adding method |
| CN111429552A (en) * | 2020-03-20 | 2020-07-17 | 上海御渡半导体科技有限公司 | Mouse-based rapid waveform editing method |
| CN111429552B (en) * | 2020-03-20 | 2023-08-08 | 上海御渡半导体科技有限公司 | Rapid waveform editing method based on mouse |
| CN114002583A (en) * | 2021-11-02 | 2022-02-01 | 厦门芯泰达集成电路有限公司 | Pattern editing tool and method based on integrated circuit automatic test system |
| CN116520049A (en) * | 2023-04-13 | 2023-08-01 | 广州致远仪器有限公司 | Waveform output setting method, device, equipment and storage medium |
| CN116520049B (en) * | 2023-04-13 | 2024-05-17 | 广州致远仪器有限公司 | Waveform output setting method, device, equipment and storage medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03257671A (en) | Design uptake system | |
| JPH04312186A (en) | System for generating graph | |
| JPH11195053A (en) | Test pattern generating device | |
| JP2001134469A (en) | Program debug device for testing semiconductor | |
| JP2998674B2 (en) | Document creation support device for design work | |
| JPH08263536A (en) | Flowchart generating device | |
| JPH10171460A (en) | Waveform display/correction device | |
| KR100375828B1 (en) | Method for making VHDL codes with flow chart conversion from IP interface waveform | |
| JPH07182401A (en) | Designing support device for printed circuit board | |
| JP3125754B2 (en) | Circuit symbol creation system | |
| JP2004132754A (en) | Test pattern generation device | |
| JP2940124B2 (en) | Substrate CAD system | |
| JP3195088B2 (en) | Simulation equipment | |
| JPH05283529A (en) | Database generating system for lsi design | |
| JPH0827808B2 (en) | Test data editing device | |
| JPH08194831A (en) | Method and device for processing picture | |
| JPH08220195A (en) | Test pattern design system for verification | |
| JP2870885B2 (en) | Test pattern creation device | |
| JP2006331212A (en) | Logic simulation method and apparatus thereof | |
| JPH10132906A (en) | Method and device for designing test pattern for verification | |
| JPH0735828A (en) | Apparatus and method for generating test pattern | |
| JPH07287622A (en) | Waveform displaying method for arbitrary waveform generator | |
| JPH04274518A (en) | Device for preparing picture signal processing program by dsp | |
| JPH09190458A (en) | Cad system | |
| JPH11345252A (en) | Logic verifying device |