JPH11186263A - Semiconductor device and manufacture thereof - Google Patents
Semiconductor device and manufacture thereofInfo
- Publication number
- JPH11186263A JPH11186263A JP34812197A JP34812197A JPH11186263A JP H11186263 A JPH11186263 A JP H11186263A JP 34812197 A JP34812197 A JP 34812197A JP 34812197 A JP34812197 A JP 34812197A JP H11186263 A JPH11186263 A JP H11186263A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- metal film
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【０００１】[0001]
【発明が属する技術分野】本発明は、半導体装置等の電
子デバイスにおける配線構造に関し、特に金属配線のエ
レクトロマイグレーション耐性およびストレスマイグレ
ーション耐性を向上させた配線構造およびその製造方法
に関するものである。The present invention relates to a wiring structure in an electronic device such as a semiconductor device, and more particularly to a wiring structure having improved electromigration resistance and stress migration resistance of metal wiring and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】近年、半導体集積回路装置、特にＬＳＩ
においては、その構成要素の微細化が進み、金属配線の
断面積が減少することによって、電流密度が増加してき
ている。このため、たとえばアルミニウム（Ａｌ）配線
においては、電流密度の増大に伴って、配線を構成する
Ａｌ原子が電子の流れる方向へ流され、それによってボ
イドが成長して、抵抗上昇し、不良に至るという、エレ
クトロマイグレーションが、電子デバイスの構成要素を
微細化するに際して顕著な問題となってきている。2. Description of the Related Art In recent years, semiconductor integrated circuit devices, especially LSI
In, the current density has been increasing due to the miniaturization of the components and the reduction in the cross-sectional area of the metal wiring. Therefore, for example, in an aluminum (Al) wiring, as the current density increases, Al atoms constituting the wiring are caused to flow in the direction in which electrons flow, whereby a void grows and the resistance increases, leading to failure. That is, electromigration has become a remarkable problem in miniaturizing components of an electronic device.
【０００３】一方、絶縁膜とＡｌ等からなる金属配線と
の熱膨張係数の違いによる応力緩和により、Ａｌ原子が
移動して、ボイドが形成される、ストレスマイグレーシ
ョンも問題になってきている。On the other hand, stress migration due to the relaxation of stress due to the difference in thermal expansion coefficient between the insulating film and the metal wiring made of Al or the like causes formation of voids due to the movement of Al atoms, and stress migration has also become a problem.
【０００４】その対策として、Ａｌ中に銅（Ｃｕ）等の
不純物原子を添加したり、チタン（Ｔｉ）、窒化チタン
（ＴｉＮ）等の高融点金属膜を積層した積層配線等が用
いられてきた。As a countermeasure, a laminated wiring in which an impurity atom such as copper (Cu) is added to Al or a high melting point metal film such as titanium (Ti) or titanium nitride (TiN) is laminated has been used. .
【０００５】従来の半導体装置における配線の形成方法
について、図４を参照して説明する。A method for forming a wiring in a conventional semiconductor device will be described with reference to FIG.
【０００６】図４（ａ）に示すように、半導体基板等の
支持基板３０１上に形成された第１の絶縁膜３０２上
に、密着層３０３と、Ｃｕ原子３０５を微量含んだＡｌ
膜３０４と、その上部に反射防止膜として３０６及び３
０７を順次成膜する。上記密着層及び反射防止膜は１０
ｎｍ以上の金属膜の単層構造もしくは積層構造が用いら
れる。この図では、密着層にＴｉＮ膜３０３を５０ｎ
ｍ、また反射防止膜にはＴｉ膜３０６を５０ｎｍとＴｉ
Ｎ膜３０７を３０ｎｍ用いた。その後フォトリソグラフ
ィ法及びドライエッチング法により所定の配線パターン
に形成し、４００℃程度の温度で熱処理を行う。その後
図示はしていないが、Ａｌ層３０４を含む配線全体を覆
うように第２の絶縁膜を形成する。As shown in FIG. 4A, an adhesion layer 303 and an Al containing a small amount of Cu atoms 305 are formed on a first insulating film 302 formed on a supporting substrate 301 such as a semiconductor substrate.
A film 304, and 306 and 3 as antireflection films on the film 304;
07 are sequentially formed. The adhesion layer and the antireflection film are 10
A single-layer structure or a stacked structure of a metal film having a thickness of at least nm is used. In this figure, a 50 nm TiN film 303 is used for the adhesion layer.
m, and a Ti film 306 of 50 nm
An N film 307 having a thickness of 30 nm was used. Thereafter, a predetermined wiring pattern is formed by photolithography and dry etching, and heat treatment is performed at a temperature of about 400 ° C. Thereafter, although not shown, a second insulating film is formed so as to cover the entire wiring including the Al layer 304.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、このよ
うな従来の方法で作製された配線では、その断面積が縮
小するに従ってエレクトロマイグレーション耐性および
ストレスマイグレーション耐性を高める必要性のあるこ
とが明らかとなった。However, it has become clear that the wiring manufactured by such a conventional method needs to increase the electromigration resistance and the stress migration resistance as the cross-sectional area decreases. .
【０００８】特に最近、配線層間の接続にタングステン
（Ｗ）等の配線とは異種の金属でプラグを形成する場合
が一般的である。この場合エレクトロマイグレーション
現象は、電子により、まずＣｕ原子が先に陰極側から陽
極側に輸送され、陰極側Ａｌ膜中のＣｕ原子が枯渇して
からＡｌ原子が輸送され始めることが報告されている(C
-K-Hu,et.al.,Proceedings of Second International W
orkshop on Stress Induced Phenomena in Metallizati
on,(AIP Press,New York,1993),p195)。In particular, recently, a plug is generally formed of a metal different from a wiring such as tungsten (W) for connection between wiring layers. In this case, it is reported that in the electromigration phenomenon, the Cu atoms are first transported from the cathode side to the anode side by the electrons, and the Al atoms start to be transported after the Cu atoms in the cathode side Al film are depleted. (C
-K-Hu, et.al., Proceedings of Second International W
orkshop on Stress Induced Phenomena in Metallizati
on, (AIP Press, New York, 1993), p195).
【０００９】このようなＷプラグで配線を終端した場合
のエレクトロマイグレーション寿命について、密着層及
び反射防止膜の材料依存性を発明者らが実験した結果を
図５に示す。FIG. 5 shows the results of experiments conducted by the inventors on the material dependence of the adhesion layer and the antireflection film for the electromigration life when the wiring is terminated with such a W plug.
【００１０】密着層及び反射防止膜の材料としては、Ｔ
ｉＮ膜とＴｉ膜について比較した。即ち配線構造として
は、反射防止膜／Ａｌ膜／密着層の順で、ＴｉＮ／Ａｌ
（０．５ｗｔ％Ｃｕ添加）／ＴｉＮ／Ｔｉ＝３０／５０
０／２０／２０ｎｍ（以下構造Ａと記す）と、ＴｉＮ／
Ｔｉ／Ａｌ（０．５ｗｔ％Ｃｕ添加）／Ｔｉ＝３０／５
０／５００／５０ｎｍ（以下構造Ｂと記す）である。As materials for the adhesion layer and the antireflection film, T
The iN film and the Ti film were compared. That is, as the wiring structure, in the order of antireflection film / Al film / adhesion layer, TiN / Al
(0.5 wt% Cu added) / TiN / Ti = 30/50
0/20/20 nm (hereinafter referred to as structure A) and TiN /
Ti / Al (adding 0.5 wt% Cu) / Ti = 30/5
0/500/50 nm (hereinafter referred to as structure B).
【００１１】この図５の結果から、密着層及び反射防止
膜として、５０ｎｍのＴｉ膜がＡｌ膜に直接接触した構
造Ｂの場合、構造Ａに比べてエレクトロマイグレーショ
ン耐性が劣化することがわかった。この原因は以下の通
りである。From the results shown in FIG. 5, it was found that the electromigration resistance of the structure B in which the 50 nm Ti film was directly in contact with the Al film as the adhesion layer and the antireflection film was lower than that of the structure A. The cause is as follows.
【００１２】構造Ｂの場合、成膜後の熱処理によりＡｌ
とＴｉが反応し、アルミチタン（以下Ａｌ3Ｔｉと記
す）膜３０８及び３０９が形成され、Ａｌ膜の断面積が
減少するため、実行的に電流密度が増加することが一つ
の要因である。In the case of the structure B, heat treatment after film formation causes Al
And Ti react with each other to form aluminum titanium (hereinafter, referred to as Al 3 Ti) films 308 and 309, and the cross-sectional area of the Al film is reduced, so that one factor is that the current density is effectively increased.
【００１３】またエレクトロマイグレーションによるＡ
ｌ3Ｔｉ膜中で、Ａｌ中のＣｕ原子の拡散速度が、Ｔｉ
Ｎ膜中及びＴｉＮ膜とＡｌ膜との界面の拡散速度よりも
大きく、Ａｌ3Ｔｉ膜中がＣｕの支配的拡散経路である
ことを見出した。それがエレクトロマイグレーション耐
性劣化の原因であることを突き止めた。A by electromigration
In the l 3 Ti film, the diffusion rate of Cu atoms in Al
It was found that the diffusion rate of Cu was larger than that of the N film and that of the interface between the TiN film and the Al film, and that the Al 3 Ti film was the dominant diffusion path of Cu. It has been found that this is the cause of the degradation of electromigration resistance.
【００１４】一方、構造Ａのように、ＴｉＮ膜がＡｌ膜
に直接接触した場合、配線形成後の熱処理等によりＴｉ
Ｎ膜からの窒素（Ｎ）原子がＡｌ膜中に拡散することを
見出した。図６に上記構造の熱処理後におけるＮの深さ
方向のプロファイルをグロー放電発光分光法を用い、調
べた結果を示す。これよりＡｌ膜中にＴｉＮ膜のＮが拡
散していることがわかる。Ａｌ膜中にＮ原子が多量に存
在した場合、エレクトロマイグレーション及びストレス
マイグレーション耐性が劣化することが報告されており
(Jon Klema et.al., Proceedings of 1984 Reliability
Physics Simposium, p1,1984)、構造Ａではこれ以上の
改善はできない。On the other hand, when the TiN film is in direct contact with the Al film as in the structure A, the TiN film is heat-treated after the wiring is formed.
It has been found that nitrogen (N) atoms from the N film diffuse into the Al film. FIG. 6 shows the result of examining the profile of N in the depth direction after the heat treatment of the above structure using glow discharge emission spectroscopy. This indicates that N of the TiN film is diffused in the Al film. It has been reported that when a large amount of N atoms is present in an Al film, electromigration and stress migration resistance deteriorate.
(Jon Klema et.al., Proceedings of 1984 Reliability
Physics Simposium, p1, 1984), no further improvement is possible with structure A.
【００１５】上記課題について鑑み、本発明はエレクト
ロマイグレーション耐性およびストレスマイグレーショ
ン耐性を向上させることができる配線構造を有する半導
体装置およびその製造方法を提供するものである。In view of the above problems, the present invention provides a semiconductor device having a wiring structure capable of improving electromigration resistance and stress migration resistance, and a method of manufacturing the same.
【００１６】[0016]
【課題を解決するための手段】この目的を達成するため
に、本発明では、絶縁性支持基体上に金属窒化膜と第１
金属膜と第２金属膜をこの順またはその逆の順に積層し
た配線において、前記第２金属膜中には５重量％以下の
添加物を有しており、前記金属窒化膜は前記第２金属膜
と４５０℃以下の熱処理では金属間化合物を形成しない
ことを特徴とし、前記第１金属膜は窒素との化合物では
ないことを特徴としている。In order to achieve the above object, according to the present invention, a metal nitride film is formed on an insulating support base.
In a wiring in which a metal film and a second metal film are stacked in this order or vice versa, the second metal film has an additive of 5% by weight or less, and the metal nitride film is formed of the second metal film. It is characterized in that no intermetallic compound is formed by heat treatment with the film at 450 ° C. or lower, and the first metal film is not a compound with nitrogen.
【００１７】また前記第１金属膜と前記第２の金属膜の
間にバリア層を有することを特徴としている。Further, a barrier layer is provided between the first metal film and the second metal film.
【００１８】前記第１金属膜の膜厚は０．５ｎｍ以上５
ｎｍ以下であるか、または前記膜厚の金属と前記第２金
属の合金化により形成されたものであることを特徴とし
ている。The first metal film has a thickness of 0.5 nm or more and 5 nm or more.
nm or less, or formed by alloying a metal of the above thickness with the second metal.
【００１９】本発明の半導体装置の配線の形成方法は、
絶縁性支持基体上に窒化金属膜と第１金属膜と第２金属
膜をこの順又はその逆の順に成膜する工程と、その後に
４５０℃以下の熱処理を行う工程を有する配線形成工程
において、前記第２金属膜は第１添加物を５重量％以下
含有した膜であり、前記金属窒化膜は前記第２金属膜と
前記熱処理では金属間化合物を形成しないこと特徴と
し、前記第２金属膜は窒素との化合物ではないことを特
徴としている。According to the method of forming a wiring of a semiconductor device of the present invention,
A step of forming a metal nitride film, a first metal film, and a second metal film on the insulating support base in this order or vice versa, and then performing a heat treatment at 450 ° C. or lower, The second metal film is a film containing 5% by weight or less of a first additive, and the metal nitride film does not form an intermetallic compound in the heat treatment with the second metal film. Is not a compound with nitrogen.
【００２０】また前記第２金属膜に第２添加物を含有
し、前記熱処理により前記第２添加物を拡散し、前記第
１金属膜と前記第２金属膜の界面にバリア層を形成する
工程を有することを特徴とし、前記熱処理温度における
前記第２金属膜中での前記第２添加物の拡散速度は前記
第１添加物に比べて大きいことを特徴としている。Forming a barrier layer at an interface between the first metal film and the second metal film by including a second additive in the second metal film and diffusing the second additive by the heat treatment; Wherein the diffusion rate of the second additive in the second metal film at the heat treatment temperature is higher than that of the first additive.
【００２１】前記第１金属膜の膜厚は０．５ｎｍ以上５
ｎｍ以下であることを特徴としている。The first metal film has a thickness of 0.5 nm or more and 5 nm or more.
nm or less.
【００２２】[0022]
【発明の実施の形態】本発明の半導体装置およびその製
造方法では、第２金属膜（たとえばＡｌ）と金属窒化膜
（たとえばＴｉＮ）の間に第１金属膜（たとえばＴｉ）
を配置しておくことにより、金属窒化膜と第２金属膜が
直接接触しないため、金属窒化膜中の窒素が第２金属膜
中に拡散せず、エレクトロマイグレーション及びストレ
スマイグレーション耐性を向上させることができる。DESCRIPTION OF THE PREFERRED EMBODIMENTS In a semiconductor device and a method of manufacturing the same according to the present invention, a first metal film (eg, Ti) is interposed between a second metal film (eg, Al) and a metal nitride film (eg, TiN).
Is arranged, the metal nitride film and the second metal film do not come into direct contact with each other, so that nitrogen in the metal nitride film does not diffuse into the second metal film, thereby improving electromigration and stress migration resistance. it can.
【００２３】また前記第１金属膜（Ｔｉ）の膜厚を０．
５ｎｍ以上５ｎｍ以下であるか、または前記膜厚の金属
と前記第２金属の合金化により形成することにより、第
１添加物のエレクトロマイグレーション時の支配的な拡
散経路となる上記第１金属膜または、第１金属膜と前記
第２金属との合金層の膜厚を薄くでき、エレクトロマイ
グレーション耐性を向上させることができる。The thickness of the first metal film (Ti) is set to 0.1.
The first metal film or 5 nm or more or 5 nm or less, which is formed by alloying a metal having the film thickness with the second metal, serves as a dominant diffusion path during electromigration of the first additive. The thickness of the alloy layer of the first metal film and the second metal can be reduced, and the electromigration resistance can be improved.
【００２４】また前記第１金属膜と前記第２金属膜の界
面にバリア層を形成する工程を有することにより、エレ
クトロマイグレーション時の支配的な拡散経路への第１
添加物の拡散を防ぐことができ、エレクトロマイグレー
ション耐性を向上させることができる。In addition, the method includes a step of forming a barrier layer at an interface between the first metal film and the second metal film, so that the first diffusion path to the dominant diffusion path during electromigration is provided.
Diffusion of the additive can be prevented, and electromigration resistance can be improved.
【００２５】以下、本発明の実施形態について、図面を
参照しながら説明する。 （実施形態１）第１の実施形態について図１を用いて説
明する。図１はこの実施形態の配線構造断面図および製
造工程断面図である。Hereinafter, embodiments of the present invention will be described with reference to the drawings. (Embodiment 1) A first embodiment will be described with reference to FIG. FIG. 1 is a sectional view of a wiring structure and a sectional view of a manufacturing process according to this embodiment.
【００２６】図１（ａ）に示すように、複数個の回路要
素を備えたシリコン１０１上にシリコン酸化膜１０２を
形成する。酸化膜１０２の形成後、その上に、Ｔｉ膜１
０３及びＴｉＮ膜１０４の積層膜を密着層として形成す
る。その後、Ｔｉ膜１０５を０．５ｎｍ〜５ｎｍと、配
線金属膜としてＣｕ原子１０７を０.５〜２.０ｗｔ％添
加したＡｌ膜１０６と、Ｔｉ膜１０８を０．５〜５ｎｍ
と、反射防止膜１０９としてＴｉＮ膜を、それぞれこの
順に、スパッタ装置内で真空搬送して連続成膜した。As shown in FIG. 1A, a silicon oxide film 102 is formed on silicon 101 having a plurality of circuit elements. After the oxide film 102 is formed, a Ti film 1
03 and the TiN film 104 are formed as an adhesion layer. Thereafter, the Ti film 105 is 0.5 nm to 5 nm, the Al film 106 containing 0.5 to 2.0 wt% of Cu atoms 107 as a wiring metal film, and the Ti film 108 is 0.5 nm to 5 nm.
And a TiN film as an anti-reflection film 109 were successively vacuum-conveyed in a sputtering apparatus in this order to form a continuous film.
【００２７】その後図１（ｂ）に示すように、フォトリ
ソグラフィ法及びドライエッチング法により所定の配線
パターンに形成し、図１（ｃ）に示すように、４００
℃、３０分の熱処理を行う。この場合、未反応のＴｉが
残らず、全てＡｌ3Ｔｉ膜１１０、１１１になるよう
に、熱処理時間を十分行う必要がある。これは配線構造
を形成した後、さらに絶縁膜を形成した後の熱処理で、
未反応ＴｉがＡｌと反応し、Ａｌ配線に静水圧下で引っ
張り応力がかかり、空孔やボイドができないようにする
ためである。このために必要な最低の熱処理時間は以下
の式で示される。Thereafter, as shown in FIG. 1B, a predetermined wiring pattern is formed by a photolithography method and a dry etching method, and as shown in FIG.
Heat treatment at 30 ° C. for 30 minutes. In this case, it is necessary to sufficiently perform the heat treatment time so that unreacted Ti does not remain and all of the Al 3 Ti films 110 and 111 are formed. This is a heat treatment after forming a wiring structure and further forming an insulating film.
This is because unreacted Ti reacts with Al and tensile stress is applied to the Al wiring under hydrostatic pressure, so that voids and voids are not formed. The minimum heat treatment time required for this is given by the following equation.
【００２８】ｔ２×０．６７Ｅ−１３×ｅｘｐ（１．８
５／ｋＴ）［分］ ここでｔ：Ｔｉ膜厚［ｎｍ］、ｋ：ボルツマン定数
（８．６２Ｅ―５［ｅＶ］）、Ｔ：熱処理温度［Ｋ］で
ある。その後Ａｌ層１０６を含む配線構造を覆うように
第２の絶縁膜を形成する。T2 × 0.67E-13 × exp (1.8
5 / kT) [min] Here, t: Ti film thickness [nm], k: Boltzmann constant (8.62E-5 [eV]), and T: heat treatment temperature [K]. After that, a second insulating film is formed so as to cover the wiring structure including the Al layer 106.
【００２９】この配線構造およびこの製造方法では、Ｔ
ｉＮ膜とＡｌ配線の間に０．５ｎｍ以上のＴｉ膜を挟ん
でいるため、直接ＴｉＮ膜とＡｌ膜が接触することはな
く、熱処理によりＴｉＮ膜中のＮがＡｌ膜中に拡散する
ことはない。Ｔｉ膜は六方最密（ｈｃｐ）構造であり、
それぞれの格子定数はａ＝２．９５０３Å、ｃ＝４．６
８６Åであり、０．５ｎｍ以上であれば、最低１単位格
子以上存在することになる。その上Ｔｉ膜は５ｎｍ以下
と薄くしているため、Ａｌ膜中のＣｕの支配的拡散経路
となるＡｌ3Ｔｉ膜１１０の膜厚も約３０ｎｍ以下であ
り、従来よりも薄く、そのためエレクトロマイグレーシ
ョン耐性も向上する。In this wiring structure and this manufacturing method, T
Since a Ti film of 0.5 nm or more is interposed between the iN film and the Al wiring, the TiN film and the Al film do not come into direct contact with each other, and N in the TiN film diffuses into the Al film by heat treatment. Absent. The Ti film has a hexagonal close-packed (hcp) structure,
The respective lattice constants are a = 2.9503Å and c = 4.6.
86 °, and if it is 0.5 nm or more, there is at least one unit lattice or more. In addition, since the Ti film is thinner than 5 nm, the thickness of the Al 3 Ti film 110, which is the dominant diffusion path of Cu in the Al film, is also less than about 30 nm, which is thinner than the conventional one, and therefore, the electromigration resistance Also improve.
【００３０】またＡｌ膜の結晶構造、最稠密面及びその
最近接原子間距離は面心立方格子（ｆｃｃ）（１１１）
２．８９３４Åである。一方Ａｌ3Ｔｉ膜の結晶構造及
び最稠密面は体心立方晶（ｂｃｔ）（１１２）であり、
その最近接原子間距離及び第２最近接原子間距離は２．
７２１７及び２．８８７４Åである。従ってＡｌ3Ｔｉ
膜とＡｌ膜間の最稠密面間の不整合性は１％と５％と非
常によく整合しているため、その界面でのＣｕ原子の拡
散速度は小さくなり、エレクトロマイグレーション耐性
向上に非常に有効である。The crystal structure of the Al film, the densest surface and the distance between its nearest neighbor atoms are determined by the face-centered cubic lattice (fcc) (111)
2.8934 °. On the other hand, the crystal structure and the densest plane of the Al 3 Ti film are body-centered cubic (bct) (112),
The closest inter-atomic distance and the second closest inter-atomic distance are 2.
7217 and 2.8874 °. Therefore, Al 3 Ti
Since the inconsistency between the close-packed surfaces between the film and the Al film is very well matched at 1% and 5%, the diffusion rate of Cu atoms at the interface is small, and the electromigration resistance is greatly improved. It is valid.
【００３１】またＴｉ膜の結晶構造、最稠密面及びその
最近接原子間距離はｈｃｐ（００２）２．９５０３Åで
あり、Ａｌ膜との不整合性は３％であり、これも非常に
よく整合している。従ってＴｉ膜上に成膜したＡｌ膜は
（１１１）配向性が非常によくなり、エレクトロマイグ
レーション耐性向上に非常に有効である。Further, the crystal structure of the Ti film, the closest plane, and the distance between its closest atoms are hcp (002) 2.9503 °, and the inconsistency with the Al film is 3%, which is also very well matched. doing. Therefore, the Al film formed on the Ti film has a very good (111) orientation and is very effective in improving electromigration resistance.
【００３２】また配線構造を構成するＴｉ膜１０５、１
０８とＴｉＮ膜１０４、１０９は同一スパッタ装置の同
一チャンバー内で、窒素流量の切り替えだけで成膜可能
であるため、スループット等の面でも非常に有効であ
る。The Ti films 105, 1 forming the wiring structure
08 and the TiN films 104 and 109 can be formed in the same chamber of the same sputtering apparatus only by switching the nitrogen flow rate, which is very effective in terms of throughput and the like.
【００３３】（実施形態２）次に、第２の実施形態につ
いて説明する。図２は、この実施形態の構造断面図およ
び製造工程断面図である。(Embodiment 2) Next, a second embodiment will be described. 2A and 2B are a sectional view of a structure and a sectional view of a manufacturing process of this embodiment.
【００３４】図２（ａ）に示すように、複数個の回路要
素を備えたシリコン基板１０１上にシリコン酸化膜１０
２を形成する。酸化膜１０２の形成後、その上に、Ｔｉ
膜１０３及びＴｉＮ膜１０４の積層膜を密着層として形
成する。その後、Ｔｉ膜１０５を０．５〜５ｎｍと、配
線金属膜としてＣｕ原子１０７を０.５〜２.０ｗｔ％と
Ｓｉ原子１１２を０．５ｗｔ％以下添加したＡｌ膜１０
６と、Ｔｉ膜１０８を０．５〜５ｎｍと、反射防止膜１
０９としてＴｉＮ膜を、それぞれこの順に、スパッタ装
置内で真空搬送して連続成膜した。実施形態１と異なる
点は、Ａｌ膜１０６中にＳｉ原子１１２を添加している
点である。As shown in FIG. 2A, a silicon oxide film 10 is formed on a silicon substrate 101 having a plurality of circuit elements.
Form 2 After the formation of the oxide film 102, Ti
A laminated film of the film 103 and the TiN film 104 is formed as an adhesion layer. Thereafter, the Ti film 105 is 0.5 to 5 nm, and the Al film 10 to which 0.5 to 2.0 wt% of Cu atoms 107 and 0.5 wt% or less of Si atoms 112 are added as a wiring metal film.
6, the thickness of the Ti film 108 is 0.5 to 5 nm,
As 09, a TiN film was successively vacuum-transferred in the sputtering apparatus in this order to form a continuous film. The difference from the first embodiment is that Si atoms 112 are added to the Al film 106.
【００３５】Ａｌ膜１０６中に添加したＳｉ原子１１２
は、後に加える熱処理温度におけるＡｌ膜中での拡散速
度がＣｕ原子１０７に比べて大きい原子であれば他の原
子、マンガン（Ｍｎ）、亜鉛（Ｚｎ）等でもよい。以下
にＡｌ中のＳｉ原子及びＣｕ原子の拡散速度係数（Ｄ
ｏ）及び活性化エネルギー（Ｑ）を示す。Si atoms 112 added to the Al film 106
May be another atom such as manganese (Mn) or zinc (Zn) as long as the diffusion rate in the Al film at the heat treatment temperature to be added later is higher than that of the Cu atom 107. The diffusion rate coefficients of Si and Cu atoms in Al (D
o) and activation energy (Q).
【００３６】Ｓｉ原子：Ｄｏ＝０．９ｃｍ２／ｓ、Ｑ＝
３０．６ｋｃａｌ／ｍｏｌ Ｃｕ原子：Ｄｏ＝０．１５ｃｍ２／ｓ、Ｑ＝３０．２ｋ
ｃａｌ／ｍｏｌ また多量のＳｉ原子を加えると、熱処理後もＡｌ膜中に
残留し、エレクトロマイグレーション耐性を劣化させる
可能性があるので、０．５ｗｔ％以下にする必要があ
る。Si atom: Do = 0.9 cm 2 / s, Q =
30.6 kcal / mol Cu atom: Do = 0.15 cm2 / s, Q = 30.2 k
cal / mol Further, if a large amount of Si atoms are added, they remain in the Al film even after the heat treatment and may deteriorate the electromigration resistance. Therefore, the content needs to be 0.5 wt% or less.
【００３７】その後図２（ｂ）に示すように、フォトリ
ソグラフィ法及びドライエッチング法により所定の配線
パターンに形成し、図２（ｃ）に示すように、４００℃
３０分の熱処理を行う。この熱処理により、Ａｌ膜とＴ
ｉ膜が反応し、Ａｌ3Ｔｉ膜１１０及び１１１が形成さ
れる。それと同時にＡｌ膜１０６中のＳｉ原子１１２は
Ｃｕ原子１０７よりもＡｌ中での拡散速度が大きいため
Ｃｕよりも先にＡｌ3Ｔｉ膜とＡｌ膜界面に拡散し、Ａ
ｌとＳｉとＴｉの混合されたバリア膜１１３及び１１４
が形成され、ＣｕのＡｌ3Ｔｉ膜への拡散を防ぐ。その
後Ａｌ膜１０６を含む配線構造を覆うように第２の絶縁
膜としてシリコン酸化膜を形成する。Thereafter, as shown in FIG. 2B, a predetermined wiring pattern is formed by a photolithography method and a dry etching method, and as shown in FIG.
A heat treatment for 30 minutes is performed. By this heat treatment, the Al film and T
The i film reacts, and Al 3 Ti films 110 and 111 are formed. At the same time, the Si atoms 112 in the Al film 106 diffuse at the interface between the Al 3 Ti film and the Al film before Cu because the diffusion speed in Al is higher than that of the Cu atoms 107, and A
barrier films 113 and 114 in which l, Si and Ti are mixed
Are formed to prevent Cu from diffusing into the Al 3 Ti film. Thereafter, a silicon oxide film is formed as a second insulating film so as to cover the wiring structure including the Al film 106.
【００３８】上記構造及び製造方法では、実施形態１と
同様に、ＴｉＮ膜からのＡｌ膜へのＮの拡散を防ぐこと
ができる。更にエレクトロマイグレーション時のＣｕ拡
散速度が大きいため、Ｃｕの主な拡散経路となるＡｌ3
Ｔｉ膜は形成されるが、Ａｌ3Ｔｉ膜とＡｌ膜との界面
には、バリア膜１１３及び１１４が自己整合的にできる
ため、ＣｕのＡｌ3Ｔｉへの拡散を防ぐことができ、エ
レクトロマイグレーション耐性も向上する。In the above structure and manufacturing method, similarly to the first embodiment, diffusion of N from the TiN film to the Al film can be prevented. Furthermore, since the Cu diffusion rate during electromigration is high, Al 3
Although a Ti film is formed, barrier films 113 and 114 can be formed in a self-alignment manner at the interface between the Al 3 Ti film and the Al film, so that diffusion of Cu into Al 3 Ti can be prevented, and electromigration can be prevented. Improves resistance.
【００３９】またＡｌ膜１０６の配向性は成膜時の下地
膜により決定される。従ってバリア膜１１４を本発明に
示すような自己整合的形成方法ではなく、Ａｌ成膜前に
通常のスパッタ法にて成膜した場合は、Ａｌ膜１０６の
配向性は上記バリア膜１１４の結晶性により決定される
ため、あまり良くならない。しかし本製造方法であれば
実施形態１でも述べたように、結晶性の整合性の非常に
よいＴｉ膜上にＡｌ膜を成膜するため、その配向性が非
常によくなり、エレクトロマイグレーション耐性向上に
非常に有効である。The orientation of the Al film 106 is determined by the underlying film at the time of film formation. Therefore, when the barrier film 114 is formed not by the self-aligned formation method as shown in the present invention but by a normal sputtering method before the Al film formation, the orientation of the Al film 106 is determined by the crystallinity of the barrier film 114. Is not so good because it is determined by However, in the case of this manufacturing method, as described in the first embodiment, since the Al film is formed on the Ti film having very good crystallinity, the orientation becomes very good, and the electromigration resistance is improved. Very effective.
【００４０】（実施形態３）次に、第３の実施形態につ
いて説明する。図３は、この実施形態の構造断面図およ
び製造工程断面図である。(Embodiment 3) Next, a third embodiment will be described. FIG. 3 is a cross-sectional view of the structure and a cross-sectional view of a manufacturing process of this embodiment.
【００４１】図３（ａ）に示すように、複数個の回路要
素を備えたシリコン基板２０１上に第１の絶縁膜として
シリコン酸化膜２０２を形成する。As shown in FIG. 3A, a silicon oxide film 202 is formed as a first insulating film on a silicon substrate 201 having a plurality of circuit elements.
【００４２】酸化膜２０２の形成後、そこにフォトリソ
グラフィ法及びドライエッチング法により後に配線にな
る部分を削り、溝を形成する。After the formation of the oxide film 202, a portion to be a wiring later is cut by photolithography and dry etching to form a groove.
【００４３】その後、バリア層２０３としてタンタルナ
イトライド（ＴａＮ）膜を形成する。その後、タンタル
（Ｔａ）膜２０４を０．５〜５ｎｍと、配線金属膜とし
てＣｕ膜中にすず（Ｓｎ）原子２０６を０.５〜２.０ｗ
ｔ％と０．５ｗｔ％以下の銀（Ａｇ）２０７等を含ませ
たＣｕ膜２０５を成膜した。このＳｎ原子２０６はＣｕ
配線のエレクトロマイグレーション耐性向上に効果があ
る。After that, a tantalum nitride (TaN) film is formed as the barrier layer 203. After that, the tantalum (Ta) film 204 is 0.5 to 5 nm, and the tin (Sn) atoms 206 are 0.5 to 2.0 watts in the Cu film as a wiring metal film.
A Cu film 205 containing silver (Ag) 207 at t% and 0.5 wt% or less was formed. This Sn atom 206 is Cu
This is effective for improving the electromigration resistance of the wiring.
【００４４】Ｃｕ膜２０５中に添加したＡｇ原子２０７
は、後に加える熱処理温度におけるＣｕ膜中での拡散速
度がＳｎ原子２０６に比べて大きい原子であれば他の原
子でもよい。たとえば、コバルト（Ｃｏ）、鉄（Ｆ
ｅ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タリウ
ム（ＴＩ）、亜鉛（Ｚｎ）等である。Ag atom 207 added to Cu film 205
May be another atom as long as the diffusion rate in the Cu film at the heat treatment temperature to be added later is higher than that of the Sn atom 206. For example, cobalt (Co), iron (F
e), nickel (Ni), palladium (Pd), thallium (TI), zinc (Zn) and the like.
【００４５】以下にＣｕ中のＡｇ原子及びＳｎ原子の拡
散速度係数（Ｄｏ）及び活性化エネルギー（Ｑ）を示
す。The diffusion rate coefficient (Do) and the activation energy (Q) of Ag atoms and Sn atoms in Cu are shown below.
【００４６】Ａｇ原子：Ｄｏ＝０．６３ｃｍ２／ｓ、Ｑ
＝４６．５ｋｃａｌ／ｍｏｌ Ｓｎ原子：Ｄｏ＝０．１１ｃｍ２／ｓ、Ｑ＝４５．０ｋ
ｃａｌ／ｍｏｌ また多量のＡｇ原子を加えると、熱処理後もＣｕ膜中に
残留し、エレクトロマイグレーション耐性を劣化させる
可能性があるので、０．５ｗｔ％以下にする必要があ
る。Ag atom: Do = 0.63 cm 2 / s, Q
= 46.5 kcal / mol Sn atom: Do = 0.11 cm2 / s, Q = 45.0 k
cal / mol Further, if a large amount of Ag atoms are added, they may remain in the Cu film even after the heat treatment, and may deteriorate the electromigration resistance.
【００４７】その後図３（ｂ）に示すように、４００
℃、３０分の熱処理を行い、Ａｇ原子２０７を拡散させ
るとともに、Ｔａ膜２０４とＣｕ膜２０５との界面に析
出させ、バリア膜２１０を形成する。Thereafter, as shown in FIG.
A heat treatment is performed at 30 ° C. for 30 minutes to diffuse the Ag atoms 207 and precipitate them at the interface between the Ta film 204 and the Cu film 205 to form the barrier film 210.
【００４８】その後図３（ｃ）に示すように、化学的機
械研磨法（ＣＭＰ）によって溝以外の不要なＣｕ膜２０
５、バリア膜２１０、Ｔａ膜２０４、ＴａＮ膜２０３を
除去することにより、配線を形成する。その後溝を覆う
ように第２の絶縁膜としてシリコン酸化膜を形成する。Thereafter, as shown in FIG. 3C, the unnecessary Cu film 20 other than the groove is formed by chemical mechanical polishing (CMP).
5. The wiring is formed by removing the barrier film 210, the Ta film 204, and the TaN film 203. Thereafter, a silicon oxide film is formed as a second insulating film so as to cover the groove.
【００４９】上記構造及び製造方法では、ＴａＮ膜２０
３からのＣｕ膜２０５へのＮの拡散を防ぐことができ
る。更にエレクトロマイグレーション時にＳｎ原子２０
６のＴａ膜２０４への拡散は、バリア膜２１０により防
ぐことができ、エレクトロマイグレーション耐性も向上
する。In the above structure and manufacturing method, the TaN film 20
3 can be prevented from diffusing into the Cu film 205. Furthermore, at the time of electromigration, Sn atoms 20
6 can be prevented from diffusing into the Ta film 204 by the barrier film 210, and the electromigration resistance is also improved.
【００５０】上述の実施形態では、半導体装置の配線の
形成について述べたが、たとえばセラミックスやガラス
等からなる絶縁基板、耐熱性絶縁フィルムたとえばポリ
イミドフィルムやポリアミドフィルムの上に微細なパタ
ーンの配線を形成するときにも本発明を適用することが
できる。In the above-described embodiment, the formation of the wiring of the semiconductor device has been described. However, the wiring of a fine pattern is formed on an insulating substrate made of, for example, ceramics or glass, or a heat-resistant insulating film such as a polyimide film or a polyamide film. The present invention can also be applied when performing the above.
【００５１】また金属窒化膜としては、配線金属膜がＡ
ｌの場合はＴｉＮのほかに、ＴａＮやＷＮを用いてもよ
い。また配線金属膜がＣｕの場合はＴａＮのほかに、Ｔ
ｉＮやＷＮを用いてもよい。As the metal nitride film, the wiring metal film is made of A
In the case of 1, TaN or WN may be used in addition to TiN. When the wiring metal film is Cu, in addition to TaN, T
iN or WN may be used.
【００５２】[0052]
【発明の効果】以上のように、本発明は、第２金属膜と
金属窒化膜の間に第１金属膜を有することにより、金属
窒化膜と第２金属膜が直接接触しないため、金属窒化膜
中の窒素が第２金属膜中に拡散せず、エレクトロマイグ
レーション及びストレスマイグレーション耐性を向上さ
せることができる。As described above, according to the present invention, since the first metal film is provided between the second metal film and the metal nitride film, the metal nitride film and the second metal film do not come into direct contact with each other. Nitrogen in the film does not diffuse into the second metal film, so that electromigration and stress migration resistance can be improved.
【００５３】また前記第１金属膜の膜厚を０．５ｎｍ以
上５ｎｍ以下であるか、または前記膜厚の金属と前記第
２金属の合金化により形成することにより、第１添加物
のエレクトロマイグレーション時の支配的な拡散経路と
なる上記第１金属膜または、第１金属膜と前記第２金属
との合金層の膜厚を薄くでき、エレクトロマイグレーシ
ョン耐性を向上させることができる。Further, the first metal film is formed to have a thickness of 0.5 nm or more and 5 nm or less, or by forming an alloy of the metal having the above thickness and the second metal, so that electromigration of the first additive can be achieved. The thickness of the first metal film or an alloy layer of the first metal film and the second metal, which becomes a dominant diffusion path at the time, can be reduced, and the electromigration resistance can be improved.
【００５４】また前記第１金属膜と前記第２金属膜の界
面にバリア層を形成する工程を有することにより、エレ
クトロマイグレーション時の支配的な拡散経路への第１
添加物の拡散を防ぐことができ、エレクトロマイグレー
ション耐性を向上させることができる。In addition, the method includes a step of forming a barrier layer at the interface between the first metal film and the second metal film, so that the first diffusion to the dominant diffusion path at the time of electromigration is performed.
Diffusion of the additive can be prevented, and electromigration resistance can be improved.
【図１】第１の実施形態を示す製造工程断面図FIG. 1 is a sectional view of a manufacturing process showing a first embodiment.
【図２】第２の実施形態を示す製造工程断面図FIG. 2 is a sectional view showing a manufacturing process according to a second embodiment.
【図３】第３の実施形態を示す製造工程断面図FIG. 3 is a sectional view showing a manufacturing process according to a third embodiment;
【図４】従来の製造工程断面図FIG. 4 is a sectional view of a conventional manufacturing process.
【図５】電子デバイスの配線のエレクトロマイグレーシ
ョン寿命の構造依存性を示す図FIG. 5 is a diagram showing the structure dependence of the electromigration lifetime of wiring of an electronic device.
【図６】従来の電子デバイスの配線の特にＴｉＮ／Ａｌ
（０．５ｗｔ％Ｃｕ添加）／ＴｉＮ／Ｔｉ構造での各元
素の断面プロファイル特性図FIG. 6 shows the wiring of a conventional electronic device, particularly TiN / Al
(0.5 wt% Cu added) / TiN / Ti cross-sectional profile characteristic diagram of each element in structure
１０１ 半導体基板 １０２ 第１の絶縁膜 １０３ Ｔｉ膜 １０４ ＴｉＮ膜 １０５ Ｔｉ膜 １０６ Ａｌ膜 １０７ Ｃｕ原子 １０８ Ｔｉ膜 １０９ ＴｉＮ膜 １１０ Ａｌ3Ｔｉ膜 １１１ Ａｌ3Ｔｉ膜 １１２ Ｓｉ原子 １１３ バリア膜 １１４ バリア膜 ２０１ 半導体基板 ２０２ 第１の絶縁膜 ２０３ ＴａＮ膜 ２０４ Ｔａ膜 ２０５ Ｃｕ膜 ２０６ Ｓｎ原子 ２０７ Ａｇ原子 ３０１ 半導体基板 ３０２ 第１の絶縁膜 ３０３ Ｔｉ膜 ３０４ Ａｌ膜 ３０５ Ｃｕ原子 ３０６ Ｔｉ膜 ３０７ ＴｉＮ膜 ３０８ Ａｌ3Ｔｉ膜 ３０９ Ａｌ3Ｔｉ膜101 semiconductor substrate 102 a first insulating film 103 Ti film 104 TiN film 105 Ti film 106 Al film 107 Cu atoms 108 Ti film 109 TiN film 110 Al 3 Ti film 111 Al 3 Ti film 112 Si atoms 113 barrier film 114 barrier film 201 Semiconductor substrate 202 first insulating film 203 TaN film 204 Ta film 205 Cu film 206 Sn atom 207 Ag atom 301 semiconductor substrate 302 first insulating film 303 Ti film 304 Al film 305 Cu atom 306 Ti film 307 TiN film 308 Al 3 Ti film 309 Al 3 Ti film
Claims (21)
属膜と第２金属膜をこの順またはその逆の順に積層した
配線において、 前記第２金属膜中には５重量％以下の第１添加物を有し
ており、 前記金属窒化膜は前記第２金属膜と４５０℃以下の熱処
理では金属間化合物を形成せず、 前記第１金属膜は窒素との化合物ではない半導体装置。1. A wiring in which a metal nitride film, a first metal film, and a second metal film are laminated on an insulating support base in this order or vice versa, wherein 5% by weight or less is contained in the second metal film. A semiconductor device comprising a first additive, wherein the metal nitride film does not form an intermetallic compound with the second metal film by heat treatment at 450 ° C. or lower, and the first metal film is not a compound with nitrogen.
バリア層を有する請求項１記載の半導体装置。2. The semiconductor device according to claim 1, further comprising a barrier layer between said first metal film and said second metal film.
５ｎｍ以下であるか、または前記膜厚の金属と前記第２
金属の合金化により形成されたもので請求項１又は２に
記載の半導体装置。3. The film thickness of the first metal film is 0.5 nm or more and 5 nm or less, or the thickness of the metal of the first metal film is
The semiconductor device according to claim 1, wherein the semiconductor device is formed by alloying a metal.
前記第１添加物は銅である請求項３記載の半導体装置。4. The method according to claim 1, wherein the second metal film is aluminum.
The semiconductor device according to claim 3, wherein the first additive is copper.
記第１金属膜はアルミニウムと０．５ｎｍ以上５ｎｍ以
下のチタン膜との反応により形成された合金である請求
項４記載の半導体装置。5. The semiconductor device according to claim 4, wherein said metal nitride film is titanium nitride, and said first metal film is an alloy formed by a reaction between aluminum and a titanium film having a thickness of 0.5 nm or more and 5 nm or less.
シリコンからなる混合層である請求項５記載の半導体装
置。6. The semiconductor device according to claim 5, wherein said barrier layer is a mixed layer made of aluminum, titanium and silicon.
加物はすずである請求項３記載の半導体装置。7. The semiconductor device according to claim 3, wherein said second metal film is copper, and said first additive is tin.
チタンであり、前記第１金属膜はタンタル又はチタンで
請求項７記載の半導体装置。8. The semiconductor device according to claim 7, wherein said metal nitride film is tantalum nitride or titanium nitride, and said first metal film is tantalum or titanium.
属膜と第２金属膜をこの順又はその逆の順に成膜する工
程と、その後に４５０℃以下の熱処理を行う工程を有す
る配線形成工程において、 前記第２金属膜は第１添加物を５重量％以下含有した膜
であり、 前記金属窒化膜は前記第２金属膜と前記熱処理では金属
間化合物を形成しないこと特徴とし、 前記第２金属膜は窒素との化合物ではない半導体装置の
製造方法。9. A step of forming a metal nitride film, a first metal film, and a second metal film on an insulating support base in this order or vice versa, and thereafter performing a heat treatment at 450 ° C. or lower. In the wiring forming step, the second metal film is a film containing 5% by weight or less of a first additive, and the metal nitride film does not form an intermetallic compound in the heat treatment with the second metal film, The method of manufacturing a semiconductor device, wherein the second metal film is not a compound with nitrogen.
し、前記熱処理により前記第２添加物を拡散し、前記第
１金属膜と前記第２金属膜の界面にバリア層を形成する
工程を有することを特徴とし、前記熱処理温度における
前記第２金属膜中での前記第２添加物の拡散速度は前記
第１添加物に比べて大きい請求項９記載の半導体装置の
製造方法。10. The second metal film contains a second additive, and the heat treatment diffuses the second additive to form a barrier layer at an interface between the first metal film and the second metal film. The method of manufacturing a semiconductor device according to claim 9, further comprising a step, wherein a diffusion rate of the second additive in the second metal film at the heat treatment temperature is higher than that of the first additive.
上５ｎｍ以下で請求項９又は１０に記載の半導体装置の
製造方法。11. The method according to claim 9, wherein a thickness of the first metal film is 0.5 nm or more and 5 nm or less.
り、前記第１添加物は銅である請求項１１記載の半導体
装置の製造方法。12. The method according to claim 11, wherein the second metal film is aluminum, and the first additive is copper.
前記第１金属膜はチタンであり、前記熱処理によりチタ
ンとアルミニウムの合金層を形成する工程を有する請求
項１３記載の半導体装置の製造方法。13. The metal nitride film is titanium nitride,
14. The method of manufacturing a semiconductor device according to claim 13, wherein the first metal film is titanium, and the method includes a step of forming an alloy layer of titanium and aluminum by the heat treatment.
シリコンである請求項１３記載の半導体装置の製造方
法。14. The method according to claim 13, wherein the second additive is silicon of 0.5% by weight or less.
添加物はすずである請求項１１記載の半導体装置の製造
方法。15. The first metal film is made of copper, and the first metal film is made of copper.
The method according to claim 11, wherein the additive is tin.
化チタンであり、前記第１金属膜はタンタル又はチタン
である請求項１５記載の半導体装置の製造方法。16. The method according to claim 15, wherein the metal nitride film is tantalum nitride or titanium nitride, and the first metal film is tantalum or titanium.
金属化合物、およびＡｌ膜を積層した配線構造を有する
半導体装置であって、 前記Ａｌ膜は添加物としてＣｕを有しており、前記Ａｌ
Ｔｉ金属化合物の膜厚は、３０ｎｍ以下である半導体装
置。17. A TiN film and an AlTi film on a silicon substrate.
A semiconductor device having a wiring structure in which a metal compound and an Al film are stacked, wherein the Al film has Cu as an additive,
A semiconductor device in which the thickness of the Ti metal compound is 30 nm or less.
金属化合物、およびＡｌ膜を積層した配線構造を有する
半導体装置であって、 前記Ａｌ膜は添加物としてＣｕを有しており、前記Ａｌ
膜と前記ＡｌＴｉ金属化合物との間に前記Ｃｕの拡散防
止のバリア層が設けられている半導体装置。18. A TiN film and an AlTi film on a silicon substrate.
A semiconductor device having a wiring structure in which a metal compound and an Al film are stacked, wherein the Al film has Cu as an additive,
A semiconductor device in which a barrier layer for preventing the diffusion of Cu is provided between a film and the AlTi metal compound.
金属膜、および不純物を含む配線金属膜を積層する工程
と、熱処理により、前記配線金属膜と前記第１の金属膜
との間に前記第１の金属膜と前記配線金属膜の構成原子
による化合物を形成する工程とを備え、前記化合物の膜
厚は、３０ｎｍ以下である半導体装置の製造方法。19. A step of laminating a metal nitride film, a first metal film, and a wiring metal film containing impurities on a silicon substrate, and performing a heat treatment between the wiring metal film and the first metal film. Forming a compound of constituent atoms of the first metal film and the wiring metal film, wherein the compound has a thickness of 30 nm or less.
金属膜、および第１の不純物および第２の不純物を含む
配線金属膜を積層する工程と、熱処理により、前記配線
金属膜と前記窒化金属膜との間に、前記第１の金属膜と
前記配線金属膜の構成原子による化合物を形成するとと
もに、前記化合物と前記配線金属膜との間にバリア層を
形成する工程とを備えた半導体装置の製造方法。20. A step of laminating a metal nitride film, a first metal film, and a wiring metal film containing a first impurity and a second impurity on a silicon substrate; A step of forming a compound by constituent atoms of the first metal film and the wiring metal film between the first metal film and the wiring metal film, and forming a barrier layer between the compound and the wiring metal film. Device manufacturing method.
溝中に、窒化金属膜、第１の金属膜、マイグレーション
耐性を向上させる第１の不純物と、第２の不純物とを含
む配線層を形成する工程と、前記第２の不純物を前記第
１の金属膜表面に析出させてバリア層を形成する工程
と、前記溝以外の前記絶縁膜上に形成された前記窒化金
属膜、前記第１の金属膜、前記バリア層、および配線層
を研磨し前記溝に埋め込む工程とを有する半導体装置の
製造方法。21. A step of forming a groove in an insulating film, and a wiring including a metal nitride film, a first metal film, a first impurity for improving migration resistance, and a second impurity in the groove. Forming a layer, depositing the second impurity on the surface of the first metal film to form a barrier layer, the metal nitride film formed on the insulating film other than the groove, Polishing the first metal film, the barrier layer, and the wiring layer to fill the trench.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34812197A JPH11186263A (en) | 1997-12-17 | 1997-12-17 | Semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34812197A JPH11186263A (en) | 1997-12-17 | 1997-12-17 | Semiconductor device and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11186263A true JPH11186263A (en) | 1999-07-09 |
Family
ID=18394893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34812197A Pending JPH11186263A (en) | 1997-12-17 | 1997-12-17 | Semiconductor device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11186263A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100369970B1 (en) * | 1999-02-25 | 2003-01-30 | 닛본 덴기 가부시끼가이샤 | Manufacturing method of semiconductor device |
| JP2008515229A (en) * | 2004-09-30 | 2008-05-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Uniform copper interconnect for post-processing and formation method |
| JP2013514662A (en) * | 2009-12-16 | 2013-04-25 | ナショナル セミコンダクター コーポレーション | Low ohmic contacts with germanium for gallium nitride or other nitride based power devices |
| US9162224B2 (en) | 2011-12-20 | 2015-10-20 | Canon Kabushiki Kaisha | Device and method for manufacturing the same |
-
1997
- 1997-12-17 JP JP34812197A patent/JPH11186263A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100369970B1 (en) * | 1999-02-25 | 2003-01-30 | 닛본 덴기 가부시끼가이샤 | Manufacturing method of semiconductor device |
| JP2008515229A (en) * | 2004-09-30 | 2008-05-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Uniform copper interconnect for post-processing and formation method |
| JP2013514662A (en) * | 2009-12-16 | 2013-04-25 | ナショナル セミコンダクター コーポレーション | Low ohmic contacts with germanium for gallium nitride or other nitride based power devices |
| US9162224B2 (en) | 2011-12-20 | 2015-10-20 | Canon Kabushiki Kaisha | Device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5843843A (en) | Method for forming a wiring layer a semiconductor device | |
| EP0552968B1 (en) | Semiconductor device including a wiring layer | |
| US6461675B2 (en) | Method for forming a copper film on a substrate | |
| US5266521A (en) | Method for forming a planarized composite metal layer in a semiconductor device | |
| KR960010056B1 (en) | Semiconductor device and menufacturing method thereof | |
| US6436825B1 (en) | Method of copper barrier layer formation | |
| JP3353874B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6573607B2 (en) | Semiconductor device and manufacturing method thereof | |
| EP0421735A2 (en) | Method of Manufacturing a Semiconductor Device | |
| KR100211627B1 (en) | A semiconductor device having multi-level wirings and a method of manufacturing the same | |
| JPH04280425A (en) | Wiring formation | |
| US6841477B1 (en) | Metal interconnection, semiconductor device, method for forming metal interconnection and method for fabricating semiconductor device | |
| JPH05152450A (en) | Method of forming conductive region to silicon semiconductor device and silicon semiconductor device with conductive region | |
| US5795796A (en) | Method of fabricating metal line structure | |
| JPH11186263A (en) | Semiconductor device and manufacture thereof | |
| JPH06310509A (en) | Wiring structure of semiconductor integrated circuit | |
| JP2555949B2 (en) | Method for manufacturing semiconductor device | |
| JP4221737B2 (en) | Metal wiring manufacturing method | |
| KR100443796B1 (en) | Method for forming a copper metal line | |
| JPH11283981A (en) | Semiconductor device and manufacture thereof | |
| JP3283965B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7553762B2 (en) | Method for forming metal silicide layer | |
| US5888899A (en) | Method for copper doping of aluminum films | |
| JP2559829B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2003309082A (en) | Structure of semiconductor device |