JPH11184683A - 電子機器 - Google Patents
電子機器Info
- Publication number
- JPH11184683A JPH11184683A JP9353118A JP35311897A JPH11184683A JP H11184683 A JPH11184683 A JP H11184683A JP 9353118 A JP9353118 A JP 9353118A JP 35311897 A JP35311897 A JP 35311897A JP H11184683 A JPH11184683 A JP H11184683A
- Authority
- JP
- Japan
- Prior art keywords
- storage element
- bios program
- storage
- program
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】
【課題】 電子機器においてアクシデント等で、記憶素
子1に格納してあるBIOSプログラムが破損している
場合、システムは正常に起動しなくなり、記憶素子1自
体を交換しなければならなかった。しかし、交換するこ
とは電子機器の製造及び品質上好ましいものではない上
に、多大な手間と労力が必要であった。 【解決手段】 BIOSプログラムが破損している場
合、切り替え装置3で「記憶素子1」を選択から、「記
憶装置2」を選択に切り替える。正常なBIOSプログ
ラムが書き込まれたものを記憶装置2に接続する。リセ
ットスイッチ5をオンすることで、システム4は記憶装
置2のBIOSプログラムから正常に起動するため、そ
の後記憶素子1のBIOSプログラムを電気的に書き換
えることで容易に修復が出来る。
子1に格納してあるBIOSプログラムが破損している
場合、システムは正常に起動しなくなり、記憶素子1自
体を交換しなければならなかった。しかし、交換するこ
とは電子機器の製造及び品質上好ましいものではない上
に、多大な手間と労力が必要であった。 【解決手段】 BIOSプログラムが破損している場
合、切り替え装置3で「記憶素子1」を選択から、「記
憶装置2」を選択に切り替える。正常なBIOSプログ
ラムが書き込まれたものを記憶装置2に接続する。リセ
ットスイッチ5をオンすることで、システム4は記憶装
置2のBIOSプログラムから正常に起動するため、そ
の後記憶素子1のBIOSプログラムを電気的に書き換
えることで容易に修復が出来る。
Description
【0001】
【発明の属する技術分野】本発明は、BIOSプログラ
ムを記憶素子1に格納してなる電子機器に関する。
ムを記憶素子1に格納してなる電子機器に関する。
【0002】
【従来の技術】近年、パーソナルコンピュータを始めと
する電子機器の処理能力の向上は目を見張るものがあ
り、システムが益々複雑化していく傾向にある。この種
の電子機器のソフトウエアは、ハードディスク、FDD
等の2次記憶媒体からシステムのメモリにロードされて
実行されるアプリケーションプログラムと、あらかじめ
システムに搭載されている基本動作部分のBIOSプロ
グラムから構成される。しかし、システムの複雑化に伴
いBIOSプログラム自身の改良(不良対策、バージョ
ンアップ等)が頻繁に発生するようになったため、近年
BIOSプログラムは電気的に消去・書き込み可能な記
憶素子に格納されるようになり、改良のたび記憶素子自
体を交換する必要はなくなった。
する電子機器の処理能力の向上は目を見張るものがあ
り、システムが益々複雑化していく傾向にある。この種
の電子機器のソフトウエアは、ハードディスク、FDD
等の2次記憶媒体からシステムのメモリにロードされて
実行されるアプリケーションプログラムと、あらかじめ
システムに搭載されている基本動作部分のBIOSプロ
グラムから構成される。しかし、システムの複雑化に伴
いBIOSプログラム自身の改良(不良対策、バージョ
ンアップ等)が頻繁に発生するようになったため、近年
BIOSプログラムは電気的に消去・書き込み可能な記
憶素子に格納されるようになり、改良のたび記憶素子自
体を交換する必要はなくなった。
【0003】この記憶素子は、システムを正常に起動さ
せた後、書き換えプログラムを実行することで、すでに
格納済みの旧プログラムを消去、その後新プログラムを
書き込み、といった手順で電気的にBIOSプログラム
を書き換えることが可能である。
せた後、書き換えプログラムを実行することで、すでに
格納済みの旧プログラムを消去、その後新プログラムを
書き込み、といった手順で電気的にBIOSプログラム
を書き換えることが可能である。
【0004】
【発明が解決しようとする課題】しかし、前述の従来技
術では、記憶素子に格納しているBIOSプログラムの
書き換え中(旧プログラム消去時等)に停電等のアクシ
デントが発生した場合に、システムの基本動作部分であ
るBIOSプログラムが正常に書き換わっていない(消
去されている等)ため、システムは正常に起動出来なく
なり、電気的に容易にBIOSプログラムの変更出来な
くなる。更にBIOSプログラムが格納された記憶素子
は、前述したように書き換え可能であるため、基板に実
装されていることが大部分で、交換することは電子機器
の製造及び品質上好ましいものではない上に、多大な手
間と労力が必要である、という課題があった。本発明は
このような課題を解決するために、記憶素子を交換する
ことなく、容易に記憶素子に格納されたBIOSプログ
ラムの修復が出来ることを目的とする。
術では、記憶素子に格納しているBIOSプログラムの
書き換え中(旧プログラム消去時等)に停電等のアクシ
デントが発生した場合に、システムの基本動作部分であ
るBIOSプログラムが正常に書き換わっていない(消
去されている等)ため、システムは正常に起動出来なく
なり、電気的に容易にBIOSプログラムの変更出来な
くなる。更にBIOSプログラムが格納された記憶素子
は、前述したように書き換え可能であるため、基板に実
装されていることが大部分で、交換することは電子機器
の製造及び品質上好ましいものではない上に、多大な手
間と労力が必要である、という課題があった。本発明は
このような課題を解決するために、記憶素子を交換する
ことなく、容易に記憶素子に格納されたBIOSプログ
ラムの修復が出来ることを目的とする。
【0005】
【課題を解決するための手段】かかる目的を達成するた
め、本発明の電子機器は、基本入出力プログラムが格納
された第1の記憶素子と、当該記憶素子に割り付けられ
たアドレスと重複するアドレスに割り付けられ、書き換
え可能な第2の記憶素子と、前記第1及び第2の記憶素
子の内、一の記憶素子を選択し、読み出し可能に設定す
る記憶素子切換装置と、を有することを特徴とする。こ
の場合において、前記第2の記憶素子に前記基本入出力
プログラムを格納する手段を更に有することが望まし
い。更にこの場合において、前記記憶素子切換装置は、
当該電子機器に設けられ、手動操作可能なスイッチであ
ることが望ましい。また、この場合において、前記記憶
素子切換装置は、前記重複したアドレスへの書き込みを
行う場合には、常に、第2の記憶素子への書き込みを可
能に設定することが望ましい。
め、本発明の電子機器は、基本入出力プログラムが格納
された第1の記憶素子と、当該記憶素子に割り付けられ
たアドレスと重複するアドレスに割り付けられ、書き換
え可能な第2の記憶素子と、前記第1及び第2の記憶素
子の内、一の記憶素子を選択し、読み出し可能に設定す
る記憶素子切換装置と、を有することを特徴とする。こ
の場合において、前記第2の記憶素子に前記基本入出力
プログラムを格納する手段を更に有することが望まし
い。更にこの場合において、前記記憶素子切換装置は、
当該電子機器に設けられ、手動操作可能なスイッチであ
ることが望ましい。また、この場合において、前記記憶
素子切換装置は、前記重複したアドレスへの書き込みを
行う場合には、常に、第2の記憶素子への書き込みを可
能に設定することが望ましい。
【0006】本発明によれば、アクシデント時等に切り
替え装置で「記憶装置」を選択に切り替え、「記憶素
子」を選択しないように設定し、正常なBIOSプログ
ラムが書き込まれたものを記憶装置に接続する。当然、
システムは記憶装置のBIOSプログラムから正常にシ
ステムが起動するため、その後記憶素子を電気的にBI
OSプログラムを書き換えることで容易に修復が出来
る。
替え装置で「記憶装置」を選択に切り替え、「記憶素
子」を選択しないように設定し、正常なBIOSプログ
ラムが書き込まれたものを記憶装置に接続する。当然、
システムは記憶装置のBIOSプログラムから正常にシ
ステムが起動するため、その後記憶素子を電気的にBI
OSプログラムを書き換えることで容易に修復が出来
る。
【0007】
【発明の実施の形態】以下、図面を使用して本発明の実
施例について説明する。図1は、本発明の実施例を示す
ブロック図である。
施例について説明する。図1は、本発明の実施例を示す
ブロック図である。
【0008】符号1は、記憶素子であり、BIOSプロ
グラムが格納されていて、システムからの要望により、
BIOSプログラムを実行することが出来る。記憶素子
は、前述したように電気的書き換え可能であるEEPR
OM(NEC技報 Vol.42 NO.11/1989 P22-P23等参照)
もしくはフラッシュPROM等が使用され、システムの
アドレスバス、データバス、チップセレクト信号CS1
が接続されている。
グラムが格納されていて、システムからの要望により、
BIOSプログラムを実行することが出来る。記憶素子
は、前述したように電気的書き換え可能であるEEPR
OM(NEC技報 Vol.42 NO.11/1989 P22-P23等参照)
もしくはフラッシュPROM等が使用され、システムの
アドレスバス、データバス、チップセレクト信号CS1
が接続されている。
【0009】符号2は、記憶装置であり、記憶素子1同
様にシステムからの要望により、内部のプログラムを実
行することが出来る。記憶装置は、前述のEEPRO
M、フラッシュPROM、電気的に書き換え不能なマス
クROM等が使用され、システムのアドレスバス、デー
タバス、チップセレクト信号CS2が接続されている。
様にシステムからの要望により、内部のプログラムを実
行することが出来る。記憶装置は、前述のEEPRO
M、フラッシュPROM、電気的に書き換え不能なマス
クROM等が使用され、システムのアドレスバス、デー
タバス、チップセレクト信号CS2が接続されている。
【0010】又、記憶装置は、チップセレクト信号を別
に接続することで異なった目的でも利用可能であり、例
えばROMディスク等に使用可能である。
に接続することで異なった目的でも利用可能であり、例
えばROMディスク等に使用可能である。
【0011】符号3は、チップセレクト信号の切り替え
装置であり、「記憶素子1」又は「記憶装置2」を選択
できる。例えば、ディップスイッチやジャンパーにより
実現される。「記憶素子1」を選択するとシステムから
のCS信号をCS1として出力し、記憶素子1からBI
OSプログラムを読み出して実行し、又、「記憶装置
2」を選択するとシステムからのCS信号をCS2とし
て出力し、記憶装置2から当該プログラムを読み出して
実行することができる。ただし、記憶素子が割り付けら
れているアドレスに書き込みを行う場合には、常に記憶
素子1が選択されるように構成されている。これはCP
Uから出力される周知の読み出し/書き込み信号と上記
のCS信号との演算を行う回路によって容易に実現する
ことができる。例えば、書き込み信号とCS信号との論
理積を記憶素子1の書き込み許可信号入力端子に接続す
ればよい。
装置であり、「記憶素子1」又は「記憶装置2」を選択
できる。例えば、ディップスイッチやジャンパーにより
実現される。「記憶素子1」を選択するとシステムから
のCS信号をCS1として出力し、記憶素子1からBI
OSプログラムを読み出して実行し、又、「記憶装置
2」を選択するとシステムからのCS信号をCS2とし
て出力し、記憶装置2から当該プログラムを読み出して
実行することができる。ただし、記憶素子が割り付けら
れているアドレスに書き込みを行う場合には、常に記憶
素子1が選択されるように構成されている。これはCP
Uから出力される周知の読み出し/書き込み信号と上記
のCS信号との演算を行う回路によって容易に実現する
ことができる。例えば、書き込み信号とCS信号との論
理積を記憶素子1の書き込み許可信号入力端子に接続す
ればよい。
【0012】符号4は、電子機器のシステム4でCP
U、その他IC、メモリ、FDD、HDD、電源等から
なり、システムが正常起動することで、記憶素子1の内
容を電気的に書き換える事が可能である。
U、その他IC、メモリ、FDD、HDD、電源等から
なり、システムが正常起動することで、記憶素子1の内
容を電気的に書き換える事が可能である。
【0013】符号5は、リセットスイッチ5でハードウ
エアリセット、ソフトウエアリセットを実現するもので
あり、リセットスイッチ5をオンすることでシステム4
を再起動することが出来る。
エアリセット、ソフトウエアリセットを実現するもので
あり、リセットスイッチ5をオンすることでシステム4
を再起動することが出来る。
【0014】以下に、図1に示す実施例の動作につい
て、図2に示すフローチャートを参照しながら説明す
る。停電等のアクシデント(書き換え失敗、初期不良
等)が発生することで、記憶素子1に格納されているB
IOSプログラムが破損しているとする。その場合、リ
セットスイッチ5をオンしてシステム4の再起動を行っ
ても、BIOSプログラムはシステムの基本動作部分の
プログラムであるためシステム4は正常に起動しない。
そこで、切替え装置3を「記憶素子1」を選択から「記
憶装置2」を選択に切り替える。次に、記憶装置2に正
常なBIOSプログラムを格納する。リセットスイッチ
5をオンし、システムの再起動を行う。結果システム
は、記憶装置2のBIOSプログラムを実行することで
正常に起動する。この後、例えばFDDからシステムを
通じて記憶素子1のBIOSプログラムを電気的に容易
に書き換える。このとき、切換装置3が「記憶素子2」
の選択状態になっているが、当該アドレスに対して書き
込みを行う場合には常に「記憶素子1」が選択されるの
で、記憶素子1に書き込みを行うことができるのであ
る。切り替え装置3を「記憶装置2」を選択から「記憶
素子1」を選択に切り替える。再びリセットスイッチ5
をオンし、システムの再起動を行うことで、システムは
記憶素子1のBIOSプログラムから正常に起動する。
上記手順を踏むことで、記憶素子1を交換することなく
起動不能になった電子機器で容易に修復することが出来
る。
て、図2に示すフローチャートを参照しながら説明す
る。停電等のアクシデント(書き換え失敗、初期不良
等)が発生することで、記憶素子1に格納されているB
IOSプログラムが破損しているとする。その場合、リ
セットスイッチ5をオンしてシステム4の再起動を行っ
ても、BIOSプログラムはシステムの基本動作部分の
プログラムであるためシステム4は正常に起動しない。
そこで、切替え装置3を「記憶素子1」を選択から「記
憶装置2」を選択に切り替える。次に、記憶装置2に正
常なBIOSプログラムを格納する。リセットスイッチ
5をオンし、システムの再起動を行う。結果システム
は、記憶装置2のBIOSプログラムを実行することで
正常に起動する。この後、例えばFDDからシステムを
通じて記憶素子1のBIOSプログラムを電気的に容易
に書き換える。このとき、切換装置3が「記憶素子2」
の選択状態になっているが、当該アドレスに対して書き
込みを行う場合には常に「記憶素子1」が選択されるの
で、記憶素子1に書き込みを行うことができるのであ
る。切り替え装置3を「記憶装置2」を選択から「記憶
素子1」を選択に切り替える。再びリセットスイッチ5
をオンし、システムの再起動を行うことで、システムは
記憶素子1のBIOSプログラムから正常に起動する。
上記手順を踏むことで、記憶素子1を交換することなく
起動不能になった電子機器で容易に修復することが出来
る。
【0015】
【発明の効果】以上説明のように本発明は、電子機器に
おいて、記憶素子の内容が破損した時に、記憶装置と切
り替え装置を用いて、記憶装置から仮起動することで容
易に記憶素子の内容を正常に書き換えることができ、特
にシステムの安定性を重要設計事項とする電子機器等に
用いることで顕著な効果が得られる。
おいて、記憶素子の内容が破損した時に、記憶装置と切
り替え装置を用いて、記憶装置から仮起動することで容
易に記憶素子の内容を正常に書き換えることができ、特
にシステムの安定性を重要設計事項とする電子機器等に
用いることで顕著な効果が得られる。
【図1】本発明の一実施の形態を示すブロック図。
【図2】図1に示す実施例の動作を説明するためのフロ
ーチャート図。
ーチャート図。
1 記憶素子 2 記憶装置 3 切替え装置 4 システム 5 リセットスイッチ
Claims (4)
- 【請求項1】基本入出力プログラムが格納された第1の
記憶素子と、 当該記憶素子に割り付けられたアドレスと重複するアド
レスに割り付けられ、書き換え可能な第2の記憶素子
と、 前記第1及び第2の記憶素子の内、一の記憶素子を選択
し、読み出し可能に設定する記憶素子切換装置と、を有
することを特徴とする電子機器。 - 【請求項2】請求項1記載の電子機器において、前記第
2の記憶素子に前記基本入出力プログラムを格納する手
段を更に有することを特徴とする電子機器。 - 【請求項3】請求項1記載の電子機器において、前記記
憶素子切換装置は、当該電子機器に設けられ、手動操作
可能なスイッチであることを特徴とする電子機器。 - 【請求項4】請求項2記載の電子機器において、前記記
憶素子切換装置は、前記重複したアドレスへの書き込み
を行う場合には、常に、第2の記憶素子への書き込みを
可能に設定することを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9353118A JPH11184683A (ja) | 1997-12-22 | 1997-12-22 | 電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9353118A JPH11184683A (ja) | 1997-12-22 | 1997-12-22 | 電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11184683A true JPH11184683A (ja) | 1999-07-09 |
Family
ID=18428696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9353118A Withdrawn JPH11184683A (ja) | 1997-12-22 | 1997-12-22 | 電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11184683A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008165452A (ja) * | 2006-12-28 | 2008-07-17 | Nec Corp | 情報記憶装置、情報記憶方法及びプログラム |
JP2009093584A (ja) * | 2007-10-12 | 2009-04-30 | Buffalo Inc | 接続装置 |
JP2009265846A (ja) * | 2008-04-23 | 2009-11-12 | Toshiba Tec Corp | データ処理装置およびその起動方法 |
-
1997
- 1997-12-22 JP JP9353118A patent/JPH11184683A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008165452A (ja) * | 2006-12-28 | 2008-07-17 | Nec Corp | 情報記憶装置、情報記憶方法及びプログラム |
JP2009093584A (ja) * | 2007-10-12 | 2009-04-30 | Buffalo Inc | 接続装置 |
JP2009265846A (ja) * | 2008-04-23 | 2009-11-12 | Toshiba Tec Corp | データ処理装置およびその起動方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6308265B1 (en) | Protection of boot block code while allowing write accesses to the boot block | |
US20080141016A1 (en) | Computer System and Related Method for Preventing Failure of Updating BIOS Programs | |
KR100280637B1 (ko) | 고정된플래시롬의데이터갱신이가능한컴퓨터시스템및그제어방법 | |
US20030076311A1 (en) | Computer having a display interface with two basic input/output systems | |
US11294779B2 (en) | Memory device providing fast data recovery | |
WO2000054133A1 (fr) | Dispositif de traitement de donnees, procede de sauvegarde/chargement de donnees et support de memorisation de donnees | |
US6216225B1 (en) | PC system having flash-ROM controlling device and method for protecting BIOS stored in flash-ROM | |
JPH11184683A (ja) | 電子機器 | |
JP2002175193A (ja) | プログラム書き換え装置及びプログラム書き換え方法 | |
JPH11265283A (ja) | 記憶装置におけるファームウェアの修正方法及び記憶装置 | |
JPH09330272A (ja) | Bios制御方式 | |
JPH09146774A (ja) | パーソナルコンピュータシステム | |
JPH09265399A (ja) | Bios書き込み方法 | |
JP2005050079A (ja) | サーバ装置、bios更新プログラム、初期起動プログラム、及びbios更新方法 | |
JP2005128613A (ja) | 画像形成装置 | |
JPH08161160A (ja) | 光ディスク再生装置のファームウエア更新方法 | |
JP7219813B2 (ja) | 演算処理装置、車両制御装置及び更新方法 | |
US20070169077A1 (en) | Replacing a ROM image in a computer's ROM | |
JPH10161942A (ja) | 情報記憶方法及び情報記憶装置及び情報処理装置 | |
JPH09305395A (ja) | 電子機器 | |
JP3498028B2 (ja) | ブートプログラム書き換えシステム | |
JP2002073360A (ja) | 起動情報書換装置 | |
JP2000172917A (ja) | 自動販売機の制御装置 | |
JPH0765586A (ja) | Eepromアクセス方式 | |
JPH0498473A (ja) | 携帯端末装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050301 |