JPH11177247A - Wiring board - Google Patents
Wiring boardInfo
- Publication number
- JPH11177247A JPH11177247A JP9345245A JP34524597A JPH11177247A JP H11177247 A JPH11177247 A JP H11177247A JP 9345245 A JP9345245 A JP 9345245A JP 34524597 A JP34524597 A JP 34524597A JP H11177247 A JPH11177247 A JP H11177247A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- power supply
- signal wiring
- openings
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Waveguides (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、２つの電源層の間
に信号配線層が挟まれた配線構造、いわゆるストリップ
ライン型配線を有する配線基板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board having a wiring structure in which a signal wiring layer is sandwiched between two power supply layers, that is, a so-called strip line type wiring.
【０００２】[0002]
【従来の技術】集積回路チップ等の電子部品を搭載する
配線基板の配線構造に、上下２つの電源層（例えばパワ
ー層とグランド層）の間に信号配線層を形成する、いわ
ゆるストリップライン型配線を採用することがある。こ
のストリップライン型配線は、上下の電源層と信号配線
層との間で電磁的な結合が生じ、周波数特性が良好であ
ること、あるいは、配線として平面的な要素によって構
成されているため、製造が容易であることなどの利点が
ある。2. Description of the Related Art A so-called strip line type wiring in which a signal wiring layer is formed between two upper and lower power supply layers (for example, a power layer and a ground layer) in a wiring structure of a wiring board on which electronic components such as integrated circuit chips are mounted. May be adopted. This strip line type wiring is manufactured because electromagnetic coupling occurs between the upper and lower power supply layers and the signal wiring layer, and the frequency characteristics are good, or because the wiring is constituted by planar elements. There are advantages, such as that it is easy.
【０００３】ところで、このような配線基板として、絶
縁層に樹脂、あるいは樹脂を含む複合材料を用いた場
合、絶縁層上に、銅メッキ等によってメッキ層を形成
し、これを電源層として用いる。しかし、絶縁層とこの
上に形成したメッキ層との間にメッキ液が閉じこめられ
ることがあり、その後加熱されたときに、このメッキ液
により、メッキ層がフクレを生じたり、絶縁層からのハ
ガレを生じ、メッキ層の密着性が低下する場合がある。
このため、電源層として平板状（ベタ状）のものは採用
し難いことが多い。そこで、電源層（メッキ層）に適当
な間隔で、即ち、所定ピッチで格子状に円形状や正方形
状の開口を設けることが行われている。メッキ後に加熱
して閉じこめられたメッキ液を、この開口を通じて飛散
させ、メッキ層の密着性を向上させ、ハンダ付け工程
等、その後の加熱工程において、電源層（メッキ層）の
フクレやハガレを防止するためである。When a resin or a composite material containing a resin is used for an insulating layer of such a wiring board, a plating layer is formed on the insulating layer by copper plating or the like, and this is used as a power supply layer. However, the plating solution may be trapped between the insulating layer and the plating layer formed thereon, and when heated thereafter, the plating solution may cause blistering of the plating layer or peeling from the insulating layer. And the adhesion of the plating layer may be reduced.
For this reason, it is often difficult to adopt a flat (solid) power supply layer. Therefore, a circular or square opening is provided in the power supply layer (plating layer) at an appropriate interval, that is, in a lattice at a predetermined pitch. The plating solution that is heated and trapped after plating is scattered through this opening to improve the adhesion of the plating layer and prevent blistering and peeling of the power supply layer (plating layer) in the subsequent heating process such as the soldering process. To do that.
【０００４】さらに、このような電源層（メッキ層）を
用いてストリップライン型配線を構成するには、上下２
つの電源層のいずれにも、格子状に開口を形成する。こ
の場合、図５に示すように、絶縁層Ｉｐを介して信号配
線層Ｓｐを挟む上下２つの電源層Ｐｕ，Ｐｄについて、
それぞれ形成される開口、例えば正方形状の開口Ｏｕと
Ｏｄとは、同一ピッチで形成され、かつ、積層方向（図
中上下方向）に重なる、つまり、平面視したときに開口
Ｏｕ，Ｏｄの位置が揃うように形成するのが通常であっ
た。共通の基準点からの各開口Ｏｕ，Ｏｄまでの寸法を
同一にできる等、設計が簡易に出来る。また、信号配線
層Ｓｐを引き回す形状や位置、この信号配線層Ｓｐと接
続させるビア（図示しない）の配置等を設計するのに当
たり、開口Ｏｕ，Ｏｄが重なって表示されると、図が見
易くなり、設計も容易になるからである。Further, in order to form a strip line type wiring using such a power supply layer (plating layer), two upper and lower wirings are required.
Openings are formed in a grid pattern in each of the two power supply layers. In this case, as shown in FIG. 5, the upper and lower two power supply layers Pu and Pd sandwiching the signal wiring layer Sp via the insulating layer Ip are:
The openings formed, for example, square openings Ou and Od are formed at the same pitch and overlap in the stacking direction (vertical direction in the drawing), that is, the positions of the openings Ou and Od when viewed in a plan view. Usually, they were formed so as to be aligned. The design can be simplified, for example, the dimensions from the common reference point to the openings Ou, Od can be made the same. Also, when designing the shape and position of the signal wiring layer Sp and the arrangement of vias (not shown) connected to the signal wiring layer Sp, etc., if the openings Ou and Od are displayed overlapping, the figure becomes easy to see. This is because the design becomes easy.
【０００５】[0005]
【発明が解決しようとする課題】ところで、信号配線層
Ｓｐの有する特性インピーダンスＺ０は、一定であるこ
とが望まれる。上記のようにした場合には、上下に電源
層のある部分を選択して信号配線層Ｓｐを引き回すよう
にすれば、特性インピーダンスの変動も生じない。とこ
ろが、配線密度を高くするため、多くの信号配線層を引
き回すことが必要になってくると、開口Ｏｕ，Ｏｄの位
置に関係なく、即ち、開口Ｏｕ，Ｏｄと色々な位置関係
になるように信号配線層Ｓｐを形成せざるを得ず、信号
配線層Ｓｐの持つ特性インピーダンスＺ０が変動し、部
分的に高くなることがあった。例えば、信号配線層Ｓｐ
のうち、直上および直下に電源層Ｐｕ，Ｐｄが位置する
部分と、直上および直下に開口Ｏｕ，Ｏｄが位置する部
分とでは、信号配線層Ｓｐと電源層Ｐｕ，Ｐｄとの結合
状態が異なり、前者に比較して後者の場合には、信号配
線層Ｓｐと電源層Ｐｕ，Ｐｄとの結合が疎になる分、特
性インピーダンスＺ０が上昇する。このように信号配線
層の特性インピーダンスＺ０が、部分的に変化すると、
その変化部分で信号の反射を生じるなど、伝送する信号
に歪みや遅れが生じ、好ましくない。また、隣り合う信
号配線層の特性インピーダンスが異なるため、信号配線
層毎に伝送特性が異なることになり、好ましくない。The characteristic impedance Z0 of the signal wiring layer Sp is desired to be constant. In the case described above, the characteristic impedance does not fluctuate if the signal wiring layer Sp is routed by selecting a certain portion of the power supply layer above and below. However, when it is necessary to route many signal wiring layers in order to increase the wiring density, it is necessary to arrange various signal relations with the openings Ou and Od regardless of the positions of the openings Ou and Od. In some cases, the signal wiring layer Sp must be formed, and the characteristic impedance Z0 of the signal wiring layer Sp fluctuates and sometimes becomes higher. For example, the signal wiring layer Sp
Of these, the coupling state between the signal wiring layer Sp and the power supply layers Pu and Pd is different between a part where the power supply layers Pu and Pd are located directly above and directly below and a part where the openings Ou and Od are located directly above and below. In the latter case, the characteristic impedance Z0 increases in the latter case as much as the coupling between the signal wiring layer Sp and the power supply layers Pu and Pd is weakened. As described above, when the characteristic impedance Z0 of the signal wiring layer partially changes,
Signals to be transmitted are distorted or delayed, such as reflection of signals at the changed portions, which is not preferable. Further, since the characteristic impedance of the adjacent signal wiring layers is different, the transmission characteristics are different for each signal wiring layer, which is not preferable.
【０００６】本発明は、かかる問題点に鑑みてなされた
ものであって、開口を有する２つの電源層に信号配線層
が挟まれた配線構造を有する配線基板において、信号配
線層の特性インピーダンスの変動を小さくすることがで
きる配線基板を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has been made in consideration of the above problem. In a wiring board having a wiring structure in which a signal wiring layer is sandwiched between two power supply layers having openings, the characteristic impedance of the signal wiring layer is reduced. It is an object of the present invention to provide a wiring board capable of reducing fluctuation.
【０００７】[0007]
【課題を解決するための手段】まず、請求項１に記載の
解決手段は、上下２つの電源層の間に信号配線層が挟ま
れた配線構造を有する配線基板であって、上記２つの電
源層は、少なくとも上記信号配線層を挟む領域におい
て、いずれも、格子状に開口を備え、かつ、上記開口は
２つの電源層について同一ピッチで形成されており、し
かも、この２つの電源層を重ねて見たときに、上側の電
源層の開口と下側の電源層の開口とは、電源層の平面方
向に互いにずれて形成されていることを特徴とする配線
基板である。A first aspect of the present invention is a wiring board having a wiring structure in which a signal wiring layer is sandwiched between two upper and lower power supply layers. Each of the layers has openings in a lattice pattern at least in a region sandwiching the signal wiring layer, and the openings are formed at the same pitch for two power supply layers. When viewed from above, the opening of the upper power supply layer and the opening of the lower power supply layer are formed so as to be shifted from each other in the plane direction of the power supply layer.
【０００８】上記構成を有する本発明の配線基板は、２
つの電源層のうち、上側の電源層の開口と下側の電源層
の開口とでは、電源層の平面方向に互いにずれて形成さ
れている。従って、少なくとも上下いずれかの電源層が
信号配線層に近くなって結合するため、開口の位置が上
下の電源層で揃っている場合に比較して、特性インピー
ダンスがそれほど高くなる場合がない。従って、全体と
して、特性インピーダンスの変動が小さく抑えられる。
これにより、信号配線層の伝送特性を良好にすることが
できる。また、信号配線層間の伝送特性の違いも少なく
することができる。[0008] The wiring board of the present invention having the above-described structure has a structure of 2
Of the two power supply layers, the opening of the upper power supply layer and the opening of the lower power supply layer are formed so as to be shifted from each other in the plane direction of the power supply layer. Therefore, since at least one of the upper and lower power supply layers is coupled near the signal wiring layer, there is no case where the characteristic impedance becomes so high as compared with the case where the openings are aligned in the upper and lower power supply layers. Therefore, the fluctuation of the characteristic impedance can be suppressed as a whole.
Thereby, the transmission characteristics of the signal wiring layer can be improved. Further, a difference in transmission characteristics between the signal wiring layers can be reduced.
【０００９】ここで、電源層とは、電位が正電位、負電
位あるいは接地（グランド）電位に固定される配線層を
指し、具体的には、例えば、パワー層やグランド層を指
す。また、２つの電源層は、直流的に見て、同じ電位
（例えば上下２層ともグランド層）であっても、異なる
電位（例えば、上層はパワー層、下層はグランド層）で
あってもよい。なお、配線構造として２つの電源層の間
に信号配線層が挟まれていればよく、配線基板全体で見
たときに、電源層を２つに限定するものではない。従っ
て、配線基板内に３つ以上の電源層を有していてもよ
い。また、電源層に設けられる開口の形状は、いずれの
形状でも良いが、例えば正方形状や六角形状、円形状の
もの等が挙げられる。なお、電源層や信号配線層が形成
される絶縁層は、樹脂または樹脂を含む複合材料からな
り、電源層はメッキによって形成されていることが好ま
しい。樹脂等の絶縁層上にメッキによって電源層を形成
する場合には、絶縁層と電源層との間に閉じこめられた
メッキ液等を加熱によって除去する際に、電源層に形成
した開口を経由してメッキ液等を除去でき、これによっ
てその後の加熱工程（ハンダ付け工程等）における、電
源層のフクレ、ハガレ等の不具合を防止できるからであ
る。Here, the power supply layer refers to a wiring layer whose potential is fixed to a positive potential, a negative potential, or a ground (ground) potential, and specifically refers to, for example, a power layer or a ground layer. Further, the two power supply layers may have the same potential (for example, both upper and lower layers are ground layers) or different potentials (for example, the upper layer is a power layer and the lower layer is a ground layer) when viewed in direct current. . Note that a signal wiring layer may be sandwiched between two power supply layers as a wiring structure, and the number of power supply layers is not limited to two when viewed from the entire wiring substrate. Therefore, the wiring board may have three or more power supply layers. The shape of the opening provided in the power supply layer may be any shape, and examples thereof include a square shape, a hexagonal shape, and a circular shape. Note that the insulating layer on which the power supply layer and the signal wiring layer are formed is preferably made of resin or a composite material containing resin, and the power supply layer is preferably formed by plating. When a power supply layer is formed by plating on an insulating layer of resin or the like, when a plating solution or the like trapped between the insulating layer and the power supply layer is removed by heating, the power supply layer passes through an opening formed in the power supply layer. This is because plating solution and the like can be removed by this, so that in the subsequent heating step (such as a soldering step), problems such as blistering and peeling of the power supply layer can be prevented.
【００１０】さらに、請求項２に記載の解決手段は、請
求項１に記載の配線基板であって、前記開口のずれは、
前記電源層の平面方向縦横にそれぞれ１／２ピッチずつ
のずれであることを特徴とする配線基板である。[0010] Further, according to a second aspect of the present invention, in the wiring board according to the first aspect, the displacement of the opening is:
The wiring board is characterized in that the power supply layer is vertically and horizontally shifted by 縦 pitch each.
【００１１】上記構成を有する本発明の配線基板は、開
口が、電源層の平面方向に縦横にそれぞれ１／２ピッチ
ずつずれて形成されている。このように、開口のずれの
大きさが縦横それぞれ１／２ピッチである場合には、信
号配線層の特性インピーダンスの変動がもっとも抑制さ
れる。例えば、上側の電源層の開口の真下に信号配線層
が位置する場合でも、この信号配線層の真下には、下側
の電源層が位置している（開口が位置していない）。こ
のため、信号配線層は、この下側の電源層と結合するの
で、特性インピーダンスはそれほど上昇しない。また、
この逆の場合も同様である。このようになるので、信号
配線層をどの様に引き回しても、その信号配線層のもつ
特性インピーダンスの位置による変動を小さくできる。In the wiring board of the present invention having the above structure, the openings are formed so as to be vertically and horizontally shifted by 電源 pitch in the plane direction of the power supply layer. As described above, when the size of the displacement of the opening is ピ ッ チ pitch in each of the vertical and horizontal directions, the variation of the characteristic impedance of the signal wiring layer is most suppressed. For example, even when the signal wiring layer is located immediately below the opening of the upper power supply layer, the lower power supply layer is located immediately below this signal wiring layer (the opening is not located). For this reason, since the signal wiring layer is coupled to the lower power supply layer, the characteristic impedance does not increase so much. Also,
The same applies to the reverse case. Thus, no matter how the signal wiring layer is routed, it is possible to reduce the variation due to the position of the characteristic impedance of the signal wiring layer.
【００１２】なお、この場合において、開口の大きさ
は、上側の電源層の開口と下側の電源層の開口とが重な
らない大きさとされていると良い。信号配線層のどの部
分を見ても、少なくとも直上または直下のいずれかには
電源層が位置しているようになるので、信号配線層は、
少なくとも直上または直下にある電源層と結合させるこ
とができるため、さらに信号配線層の特性インピーダン
スは高くならないようにすることができるからである。In this case, it is preferable that the size of the opening is such that the opening of the upper power supply layer does not overlap with the opening of the lower power supply layer. Regardless of which part of the signal wiring layer is viewed, the power supply layer will be located at least either directly above or directly below the signal wiring layer.
This is because the characteristic impedance of the signal wiring layer can be prevented from increasing further because it can be coupled to at least the power supply layer immediately above or immediately below.
【００１３】さらに、請求項３に記載の解決手段は、上
下２つの電源層の間に信号配線層が挟まれた配線構造を
有する配線基板であって、上記２つの電源層は、少なく
とも上記信号配線層を挟む領域において、いずれも、複
数の開口を備え、しかも、この２つの電源層を重ねて見
たときに、上側の電源層の開口と下側の電源層の開口と
が、互いに重ならない配置で形成されていることを特徴
とする配線基板である。A third aspect of the present invention is a wiring board having a wiring structure in which a signal wiring layer is sandwiched between two upper and lower power supply layers, wherein the two power supply layers include at least the signal power supply layer. Each of the regions sandwiching the wiring layer has a plurality of openings, and when the two power layers are viewed in an overlapping manner, the opening of the upper power layer and the opening of the lower power layer overlap each other. It is a wiring board characterized by being formed in an arrangement which is not necessary.
【００１４】上記構成を有する本発明の配線基板は、上
側の電源層の開口と下側の電源層の開口とが、互いに重
ならない配置で形成されている。このため、信号配線層
のどの部分を見ても、少なくとも直上または直下のいず
れかには電源層が位置しているようになる。したがっ
て、信号配線層は、直上または直下にある電源層と結合
するため、いずれの部分でも信号配線層の特性インピー
ダンスはあまり高くならない。また、特性インピーダン
スの変動も小さくすることができる。In the wiring board of the present invention having the above structure, the opening of the upper power supply layer and the opening of the lower power supply layer are formed so as not to overlap with each other. For this reason, the power supply layer is located at least immediately above or immediately below any part of the signal wiring layer. Therefore, since the signal wiring layer is coupled to the power supply layer immediately above or immediately below, the characteristic impedance of the signal wiring layer does not become very high in any part. Further, the fluctuation of the characteristic impedance can be reduced.
【００１５】[0015]
【発明の実施の形態】本発明の実施の形態を、図と共に
説明する。図１は本実施形態にかかる配線基板１０のう
ち、積層方向上側（図中上方）の電源層であるパワー層
Ｐ１と、積層方向下側（図中下方）の電源層であるグラ
ンド層Ｐ２とに、信号配線層Ｓが挟まれて、いわゆるス
トリップライン型配線構造を備えた部分の部分拡大斜視
図である。なお、パワー層Ｐ１とグランド層Ｐ２の間に
はエポキシ系樹脂やガラス−エポキシ樹脂複合材料等か
らなる絶縁層Ｉｐが、さらに、図示しないが、パワー層
Ｐ１の上、あるいはグランド層Ｐ２の下にも、同様に絶
縁層が形成されて、各層間の絶縁を保っている。また、
図１では、信号配線層Ｓを１本のみ示したが、実際に
は、多数本形成されている。ここで、パワー層Ｐ１およ
びグランド層Ｐ２は、絶縁層上にいずれもＣｕ無電解メ
ッキおよびＣｕ電解メッキによって形成され、図１から
明らかなように、いずれも縦横所定ピッチＸ１，Ｘ２
（例えばＸ１＝Ｘ２＝５５０μｍ）で格子状に、円形で
同径の開口Ｏ１，Ｏ２がそれぞれ形成されている。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows a power board P1 as a power supply layer on the upper side in the stacking direction (upper side in the figure) and a ground layer P2 as a power supply layer on the lower side in the stacking direction (lower side in the figure). 2 is a partially enlarged perspective view of a portion having a so-called strip line type wiring structure with a signal wiring layer S interposed therebetween. An insulating layer Ip made of an epoxy resin or a glass-epoxy resin composite material or the like is further provided between the power layer P1 and the ground layer P2, although not shown, above the power layer P1 or below the ground layer P2. Similarly, an insulating layer is similarly formed to maintain insulation between the layers. Also,
Although only one signal wiring layer S is shown in FIG. 1, a large number are actually formed. Here, the power layer P1 and the ground layer P2 are both formed on the insulating layer by Cu electroless plating and Cu electrolytic plating. As is apparent from FIG.
(For example, X1 = X2 = 550 μm), circular openings O1 and O2 having the same diameter are formed in a lattice shape.
【００１６】しかも、この開口Ｏ１とＯ２とは、２つの
電源層（パワー層Ｐ１，グランド層Ｐ２）を重ねて見た
ときに、即ち、積層方向（図中上下方向）から平面視し
たときに、パワー層Ｐ１及びグランド層Ｐ２の平面方向
縦横に（図中矢印方向に）、それぞれピッチＸ１，Ｘ２
の１／２ずつ、即ち１／２ピッチずつずれて形成されて
いる。このため、これらを平面視すると、図２（ａ）に
示すように、開口Ｏ１（実線で示す）と開口Ｏ２（破線
で示す）とが、互いに、格子目に入り込むようにされて
いる。しかも、図２（ａ）に示した開口Ｏ１，Ｏ２の直
径が比較的小さい、即ち、そのピッチＸ１（＝Ｘ２）に
比して、（（√２）／２）Ｘ１≒０．７Ｘ１より小さい
ため、開口Ｏ１とＯ２とが重ならないようにされてい
る。なお、図２においては、信号配線層Ｓを、多数本記
載した。一方、比較形態として、開口Ｏ１’，Ｏ２’が
重なるようにした場合（従来形態）を、図２（ｂ）に示
す。Moreover, the openings O1 and O2 are formed when the two power supply layers (the power layer P1 and the ground layer P2) are superimposed, that is, when viewed in a plan view from the lamination direction (vertical direction in the drawing). , The power layer P1 and the ground layer P2 in the vertical and horizontal directions (in the direction of the arrows in the figure) in the plane direction.
, That is, shifted by 1/2 pitch. Therefore, when viewed in a plan view, as shown in FIG. 2A, the opening O1 (shown by a solid line) and the opening O2 (shown by a broken line) enter each other into a lattice. Moreover, the diameters of the openings O1 and O2 shown in FIG. 2A are relatively small, that is, smaller than ((√2) / 2) X1 ≒ 0.7X1 compared to the pitch X1 (= X2). Therefore, the openings O1 and O2 do not overlap. In FIG. 2, many signal wiring layers S are shown. On the other hand, FIG. 2B shows a comparative example in which the openings O1 ′ and O2 ′ are overlapped (conventional form).
【００１７】図２（ａ）から判るように、各信号配線Ｓ
と開口Ｏ１，Ｏ２との位置関係は様々であり、また、一
本の信号配線層Ｓにおいても、場所（部分）によって、
開口Ｏ１，Ｏ２との位置関係が変わる。しかし、開口Ｏ
１，Ｏ２同士が１／２ピッチずれて形成されているた
め、パワー層Ｐ１、グランド層Ｐ２のいずれかが信号配
線層Ｓの近くに位置するようになる。例えば、開口Ｏ１
の直下に信号配線層Ｓが位置する場合（信号配線層Ｓの
直上に開口Ｏ１が位置する場合）には、グランド層Ｐ２
が信号配線層Ｓの近く、具体的には直下に位置する。さ
らに、開口Ｏ１，Ｏ２が重ならないようにされているの
で、いずれの場合においても、信号配線層Ｓの直上及び
直下の少なくともいずれかには、パワー層Ｐ１またはグ
ランド層Ｐ２のいずれかが存在することが判る。As can be seen from FIG. 2A, each signal wiring S
And the openings O1 and O2 have various positional relationships, and even in one signal wiring layer S, depending on the location (portion),
The positional relationship between the openings O1 and O2 changes. However, opening O
Since the layers 1 and O2 are shifted from each other by ピ ッ チ pitch, one of the power layer P1 and the ground layer P2 is located near the signal wiring layer S. For example, the opening O1
In the case where the signal wiring layer S is located immediately below the wiring (when the opening O1 is located immediately above the signal wiring layer S), the ground layer P2
Are located near the signal wiring layer S, specifically, directly below. Further, since the openings O1 and O2 do not overlap each other, in any case, either the power layer P1 or the ground layer P2 exists immediately above or immediately below the signal wiring layer S. You can see that.
【００１８】従って、信号配線層Ｓのうち、直上に開口
Ｏ１がある部分、例えば具体的には、信号配線層Ｓ１の
うち、直上に開口Ｏ１ａがある部分Ｓ１ａは、その直下
には、開口Ｏ２でなく、グランド層Ｐ２が存在する。こ
のため、そのような部分（例えば、直上に開口Ｏ１ａが
ある部分Ｓ１ａ）は、グランド層Ｐ２と結合するので、
この部分における特性インピーダンスＺ０（例えば、部
分Ｓ１ａの特性インピーダンスＺ０ａ）は、あまり高く
ならない。一方、信号配線層Ｓのうち、直下に開口Ｏ２
がある部分、例えば具体的には、信号配線層Ｓ１のう
ち、直下に開口Ｏ２ｂがある部分Ｓ１ｂであっても、そ
の直上には、開口Ｏ１でなく、パワー層Ｐ１が存在す
る。このため、そのような部分（例えば、直下に開口Ｏ
２ｂがある部分Ｓ１ｂ）は、パワー層Ｐ１と結合するの
で、この部分における特性インピーダンスＺ０（例え
ば、例えば、部分Ｓ１ｂの特性インピーダンスＺ０ｂ）
は、あまり高くならない。なお、これらの部分（部分Ｓ
１ａ，Ｓ１ｂ）が、図２（ａ）に示すような配線構造と
した場合の信号配線層Ｓのうちで、もっとも特性インピ
ーダンスＺ０が高くなる部分である。開口（Ｏ１，Ｏ
２）があるために、信号配線層Ｓの上または下の電源層
（パワー層Ｐ１やグランド層Ｐ２）との結合が疎になる
からである。Accordingly, a portion of the signal wiring layer S having the opening O1 immediately above, for example, specifically, a portion S1a of the signal wiring layer S1 having the opening O1a immediately above is directly below the opening O2. Instead, a ground layer P2 exists. Therefore, such a portion (for example, the portion S1a having the opening O1a immediately above) is coupled to the ground layer P2,
The characteristic impedance Z0 in this portion (for example, the characteristic impedance Z0a of the portion S1a) does not become very high. On the other hand, in the signal wiring layer S, the opening O2
Even if there is a certain portion, for example, specifically, a portion S1b of the signal wiring layer S1 having the opening O2b immediately below, the power layer P1 exists directly above the portion instead of the opening O1. Therefore, such a portion (for example, the opening O
Since the portion S1b where 2b is present is coupled to the power layer P1, the characteristic impedance Z0 in this portion (for example, the characteristic impedance Z0b of the portion S1b).
Does not get too high. These parts (part S
1a and S1b) are portions where the characteristic impedance Z0 is the highest in the signal wiring layer S in the case of the wiring structure as shown in FIG. 2A. Opening (O1, O
This is because, due to the presence of 2), the coupling with the power supply layer (the power layer P1 or the ground layer P2) above or below the signal wiring layer S becomes loose.
【００１９】さらに、直上にパワー層Ｐ１があり、直下
にもグランド層Ｐ２がある部分、例えば具体的には、信
号配線層Ｓ１のうち、直上直下に開口のない部分Ｓ１ｃ
は、パワー層Ｐ１とグランド層Ｐ２のいずれとも結合す
るので、この部分（例えば、部分Ｓ１ｃ）における特性
インピーダンスＺ０（例えば、部分Ｓ１ｃの特性インピ
ーダンスＺ０ｃ）は、もちろん低く保たれる。従って、
図２（ａ）に示すような配線構造とした場合、例えば、
信号配線層Ｓ１の特性インピーダンスについていえば、
図中左から、Ｚ０ｂ，Ｚ０ｃ，Ｚ０ａの順に変動し、変
動幅は、Ｚ０ｃ〜Ｚ０ａまたはＺ０ｂの範囲となる。つ
まり、信号配線層Ｓの各部分の特性インピーダンスＺ０
の変動は、最大でも、上下に電源層がある場合から上ま
たは下に電源層がある場合、即ち、例えば、Ｚ０ｃ〜Ｚ
０ａまたはＺ０ｂの範囲の比較的小さな変動に止まる。
従って、伝送される信号が、反射等によって歪んだり遅
れたりすることを抑制することができる。またこのこと
は、多数の信号配線層を形成したときに、隣り合う信号
配線層の特性インピーダンスがあまり異ならないように
できることをも示している。このため、信号配線層間の
特性の違い、例えば、信号の歪み量や遅れ量の違いをも
少なくできる。Furthermore, there is a power layer P1 immediately above and a ground layer P2 immediately below, for example, specifically, a portion S1c of the signal wiring layer S1 having no opening immediately below.
Is coupled to both the power layer P1 and the ground layer P2, so that the characteristic impedance Z0 (for example, the characteristic impedance Z0c of the portion S1c) in this portion (for example, the portion S1c) is kept low. Therefore,
In the case of a wiring structure as shown in FIG.
Regarding the characteristic impedance of the signal wiring layer S1,
From the left in the figure, the order changes in the order of Z0b, Z0c, and Z0a, and the range of change is in the range of Z0c to Z0a or Z0b. That is, the characteristic impedance Z0 of each part of the signal wiring layer S
At the maximum, when there is a power layer above and below, or when there is a power layer above or below, that is, for example, Z0c to Z0c
Only a relatively small variation in the range 0a or Z0b.
Therefore, it is possible to suppress the transmitted signal from being distorted or delayed due to reflection or the like. This also indicates that when a large number of signal wiring layers are formed, the characteristic impedances of adjacent signal wiring layers can be kept from being very different. Therefore, differences in characteristics between signal wiring layers, for example, differences in signal distortion and delay can be reduced.
【００２０】ついで、図２（ｂ）に示す、開口Ｏ１’と
Ｏ２’とが重なった配線構造とした比較形態の場合を考
える。この場合には、信号配線層Ｓ’のうち、直上およ
び直下に開口Ｏ１’，Ｏ２’がある部分、例えば具体的
には、信号配線層Ｓ１’のうち、直上下に開口Ｏ１’ａ
およびＯ２’ａ（Ｏ１’ａに重ねて図示する）がある部
分Ｓ１’ａでは、直上下共に電源層が無く、結合すべき
電源層が遠く離れて存在する。このため、そのような部
分（例えば、直上下に開口Ｏ１’ａおよびＯ２’ａがあ
る部分Ｓ１’ａ）は、電源層との結合が疎になり、この
部分における特性インピーダンスＺ０（例えばＺ０’
ａ）は、高くなる。さらに詳細にいうと、直上下に開口
Ｏ１’，Ｏ２’の中心がある部分では、特性インピーダ
ンスが特に高くなる。Next, consider the case of the comparative example shown in FIG. 2B, in which the wiring structure is such that the openings O1 'and O2' overlap. In this case, portions of the signal wiring layer S 'having openings O1' and O2 'immediately above and directly below, for example, specifically, openings O1'a directly above and below the signal wiring layer S1'
In a portion S1'a where the power supply layers O2'a and O2'a (shown superimposed on O1'a) have no power supply layers directly above and below, power supply layers to be coupled exist far apart. Therefore, such a portion (for example, a portion S1'a having openings O1'a and O2'a immediately above and below) has a low coupling with the power supply layer, and the characteristic impedance Z0 (for example, Z0 ') in this portion is reduced.
a) is higher. More specifically, the characteristic impedance is particularly high in the portion where the centers of the openings O1 'and O2' are located directly above and below.
【００２１】一方、直上下に電源層（パワー層やグラン
ド層）がある部分、例えば具体的には、信号配線層Ｓ
１’のうち、直上直下に開口のない部分Ｓ１’ｃは、上
下の電源層いずれとも結合するので、この部分（例え
ば、部分Ｓ１’ｃ）における特性インピーダンスＺ０
（例えばＺ０’ｃ）は、低く保たれる。従って、図２
（ｂ）に示すような配線構造とした場合、信号配線層Ｓ
１’の特性インピーダンスについていえば、図中左か
ら、Ｚ０’ｃ，Ｚ０’ａの順に変動し、変動幅は、Ｚ
０’ｃ〜Ｚ０’ａの範囲となり、変動幅が上記した図２
（ａ）に示すような配線構造とした場合よりも大きくな
る。つまり、信号配線層Ｓ’の各部分の特性インピーダ
ンスＺ０’の変動は、上下いずれにも電源層がある場合
から上および下のいずれにも電源層がない場合、即ち、
Ｚ０’ｃ〜Ｚ０ａの範囲の変動になり、変動幅が大きく
なる。従って、伝送される信号が、反射等によって大き
く歪んだり遅れたりすることがある。またこのことは、
多数の信号配線層を形成したときに、隣り合う信号配線
層の特性インピーダンスが、信号配線層の形成される場
所によって大きく変動する場合があることをも示してい
る。このため、信号配線層間の特性の違い、例えば、信
号の歪み量や遅れ量の違いも大きくなることがある。On the other hand, a portion where a power supply layer (power layer or ground layer) is located immediately above and below, for example, specifically, a signal wiring layer S
1 ', a portion S1'c having no opening immediately above and below is coupled to any of the upper and lower power supply layers, so that the characteristic impedance Z0 in this portion (eg, the portion S1'c) is provided.
(Eg, Z0'c) is kept low. Therefore, FIG.
In the case of the wiring structure shown in FIG.
As for the characteristic impedance of 1 ′, it changes in the order of Z0′c and Z0′a from the left in the figure, and the fluctuation range is Z0′c.
In the range of 0'c to Z0'a, the fluctuation range is as shown in FIG.
It becomes larger than the case where the wiring structure as shown in FIG. In other words, the variation of the characteristic impedance Z0 'of each part of the signal wiring layer S' varies from the case where there is a power layer both above and below, to the case where there is no power layer above and below, that is,
The fluctuation is in the range of Z0'c to Z0a, and the fluctuation width is large. Therefore, the transmitted signal may be greatly distorted or delayed due to reflection or the like. This also means
It also shows that when a large number of signal wiring layers are formed, the characteristic impedance of adjacent signal wiring layers may vary greatly depending on where the signal wiring layers are formed. For this reason, differences in characteristics between signal wiring layers, for example, differences in signal distortion and delay may also be large.
【００２２】ついで、開口の径の大小による影響を確認
するため、以下のようなシミュレーションを行った。ま
ず、図３（ａ）（ｂ）に示すモデルＡ，Ｂは、上下の電
源層Ｐ３，Ｐ４に形成した開口Ｏ３とＯ４とが、積層方
向（図中上下方向）に１／２ピッチずれて形成されてい
る場合を想定した。さらに、図３（ａ）に示すモデルＡ
は、信号配線層ＳＡの中心が、開口Ｏ３および開口Ｏ４
の中心からそれぞれ１／４ピッチずれた位置にある場合
である。また、図３（ｂ）に示すモデルＢは、信号配線
層ＳＢの中心が、開口Ｏ３の中心から直下にある場合、
即ち、信号配線層ＳＢの直上に開口Ｏ３がある場合、ま
た開口Ｏ４からは１／２ピッチずれた位置にある場合で
ある。Next, in order to confirm the influence of the size of the opening, the following simulation was performed. First, in the models A and B shown in FIGS. 3A and 3B, the openings O3 and O4 formed in the upper and lower power supply layers P3 and P4 are shifted by 1/2 pitch in the stacking direction (vertical direction in the drawing). It is assumed that it is formed. Further, the model A shown in FIG.
Indicates that the center of the signal wiring layer SA has the openings O3 and O4
Are shifted from each other by ４ pitch from the center. Further, in the model B shown in FIG. 3B, when the center of the signal wiring layer SB is directly below the center of the opening O3,
That is, this is a case where the opening O3 is located immediately above the signal wiring layer SB, and a case where the opening O3 is shifted from the opening O4 by ピ ッ チ pitch.
【００２３】また、図３（ｃ）（ｄ）に示すモデルＣ、
Ｄは、上下の電源層Ｐ３’，Ｐ４’に形成した開口Ｏ
３’とＯ４’とが、積層方向（図中上下方向）に重なっ
て形成されている場合を想定した。さらに、図３（ｃ）
に示すモデルＣは、信号配線層ＳＣの中心が、開口Ｏ
３’および開口Ｏ４’の中心から１／２ピッチずれた位
置、即ち、直上下に電源層Ｐ３，Ｐ４のいずれもが位置
している場合である。また、図３（ｄ）に示すモデルＤ
は、信号配線層ＳＤの中心と、開口Ｏ３’および開口Ｏ
４’の中心が一致している場合、即ち、信号配線層ＳＤ
の直上下に開口Ｏ３’およびＯ４’の中心がある場合で
ある。The model C shown in FIGS.
D denotes openings O formed in upper and lower power supply layers P3 'and P4'.
It is assumed that 3 ′ and O4 ′ are formed so as to overlap in the stacking direction (vertical direction in the drawing). Further, FIG.
In the model C shown in FIG.
This is a case where the power supply layers P3 and P4 are located at positions shifted from the center of 3 'and the opening O4' by 1/2 pitch, that is, immediately above and below. Also, the model D shown in FIG.
Are the center of the signal wiring layer SD, the opening O3 ′ and the opening O3 ′.
4 ′ coincide with each other, that is, the signal wiring layer SD
Are located just above and below the center of the openings O3 ′ and O4 ′.
【００２４】この４種のモデルについて、開口Ｏ３，Ｏ
４，Ｏ３’，Ｏ４’の開口径Ｖを変化させた場合の、各
信号配線層ＳＡ，ＳＢ，ＳＣ，ＳＤの有する特性インピ
ーダンスＺ０を、ＡＰＳＩＭ ＳＰＩＣＥ（アプライド
・シミュレーション・テクノロジ社製）によって算出し
た。なお、各モデルとも、電源層Ｐ３，Ｐ４，Ｐ３’，
Ｐ４’および信号配線層ＳＡ，ＳＢ，ＳＣ，ＳＤは、い
ずれもＣｕ製を仮定し、厚さはいずれも１７μｍ、信号
配線層ＳＡ等の幅は３７μｍとした。また、電源層Ｐ
３，Ｐ３’の上側およびＰ４，Ｐ４’の下側の絶縁層、
および電源層Ｐ３等と信号配線層ＳＡ等との間の絶縁層
の厚さを、いずれも３３μｍとし、絶縁層Ｉの比誘電率
εｒ＝３．９とした。また、開口部Ｏ３等のピッチは、
５５０μｍ一定とした。計算結果を表１に、またそのグ
ラフを図４に示す。なお、表１においては、上段に特性
インピーダンスを、下段に開口径Ｖ＝０μｍの場合に対
する特性インピーダンスの増加率を表示した。For these four models, the openings O3, O
The characteristic impedance Z0 of each signal wiring layer SA, SB, SC, SD when the opening diameter V of 4, 4, 3 ', O4' is changed was calculated by APSIM SPICE (manufactured by Applied Simulation Technology). . In each model, the power supply layers P3, P4, P3 ',
P4 'and the signal wiring layers SA, SB, SC, and SD are all assumed to be made of Cu, the thickness is 17 μm, and the width of the signal wiring layer SA and the like is 37 μm. In addition, the power supply layer P
3, an insulating layer above P3 'and below P4 and P4',
In addition, the thickness of the insulating layer between the power supply layer P3 and the like and the signal wiring layer SA and the like was 33 μm, and the relative permittivity εr of the insulating layer I was 3.9. The pitch of the opening O3 and the like is as follows:
It was 550 μm constant. The calculation results are shown in Table 1, and the graph is shown in FIG. In Table 1, the upper part shows the characteristic impedance, and the lower part shows the rate of increase of the characteristic impedance with respect to the case where the opening diameter V is 0 μm.
【００２５】[0025]
【表１】 [Table 1]
【００２６】表１及び図４において、開口径Ｖ＝０の場
合とは、開口Ｏ３等が無い場合、即ち、ベタ状の電源層
とされている場合であり、この場合は、当然いずれのモ
デルでも同じ値（Ｚ０＝３９．５Ω）となる。また、モ
デルＣの場合、即ち、直上下に電源層Ｐ３’、Ｐ４’が
ある場合（図３（ｃ）参照）には、開口径Ｖが変化して
も、信号配線層ＳＣの特性インピーダンスは、変化せ
ず、ベタ状の電源層の場合と同じ特性インピーダンスを
保つことが判る。ここで、上記比較形態における信号配
線層Ｓ１’の部分Ｓ１’ｃは、この開口径Ｖ＝０の場合
もしくはモデルＣの場合に相当する。また、上記実施形
態における信号配線層Ｓ１の部分Ｓ１ｃも同様である
（図２（ａ）（ｂ）参照）。いずれの場合も、直上下に
電源層（パワー層やグランド層）Ｐ１，Ｐ２等が位置し
ているからである。In Table 1 and FIG. 4, the case where the opening diameter V = 0 is a case where there is no opening O3 or the like, that is, a case where the power supply layer is a solid power supply layer. However, the value is the same (Z0 = 39.5Ω). In the case of the model C, that is, in the case where the power supply layers P3 ′ and P4 ′ are directly above and below (see FIG. 3C), the characteristic impedance of the signal wiring layer SC does not change even if the aperture diameter V changes. It can be seen that the characteristic impedance does not change and maintains the same characteristic impedance as that of the solid power supply layer. Here, the portion S1'c of the signal wiring layer S1 'in the comparative embodiment corresponds to the case of the opening diameter V = 0 or the case of the model C. The same applies to the portion S1c of the signal wiring layer S1 in the above embodiment (see FIGS. 2A and 2B). This is because power supply layers (power layers and ground layers) P1 and P2 are located immediately above and below any case.
【００２７】また、モデルＡ、即ち、開口Ｏ３，Ｏ４が
１／２ピッチずれており、信号配線層ＳＡが、開口Ｏ３
等から１／４ピッチずれている場合（図３（ａ）参照）
についてみると、特性インピーダンスＺ０は、ほとんど
変化せず、Ｖ＝２５０μｍの場合でも＋６．６％の増加
に止まることが判る。信号配線層ＳＡは、いずれの開口
Ｏ３，Ｏ４からも１／４ピッチずつずれて、電源層Ｐ
３，Ｐ４に近づいており、電源層Ｐ３，Ｐ４とよく（密
に）結合するためと考えられる。In the model A, that is, the openings O3 and O4 are shifted by ピ ッ チ pitch, and the signal wiring layer SA is
When it is shifted by 1/4 pitch from the above (see FIG. 3A)
, It can be seen that the characteristic impedance Z0 hardly changes, and increases only + 6.6% even when V = 250 μm. The signal wiring layer SA is shifted from each of the openings O3 and O4 by １ ／ pitch, and
3 and P4, which is considered to be well (closely) coupled to the power supply layers P3 and P4.
【００２８】さらに、モデルＢ、即ち、開口Ｏ３，Ｏ４
が１／２ピッチずれており、信号配線層ＳＢの、直上に
開口Ｏ３がある場合（図３（ｂ）参照）についてみる
と、特性インピーダンスＺ０の変化は比較的小さく、Ｖ
＝２５０μｍの場合でも＋２９．１％の増加に止まるこ
とが判る。信号配線層ＳＢは、直上に開口Ｏ３が位置し
ているものの、直下には電源層Ｐ４が位置しているの
で、この電源層Ｐ４と密に結合する。このために、開口
径Ｖが変化しても特性インピーダンスＺ０はそれほど大
きく変化しないものと考えられる。ここで、上記実施形
態における信号配線層Ｓ１の部分Ｓ１ａは、このモデル
Ｂに相当する（図２（ａ）参照）。また、上下を逆にす
れば判るように、部分Ｓ１ｂもモデルＢに相当する。Further, the model B, that is, the openings O3 and O4
Are shifted by ピ ッ チ pitch, and there is an opening O3 immediately above the signal wiring layer SB (see FIG. 3B), the change in the characteristic impedance Z0 is relatively small,
It can be seen that the increase is only + 29.1% even in the case of = 250 μm. Although the signal wiring layer SB has the opening O3 located immediately above, but has the power supply layer P4 located immediately below, the signal wiring layer SB is tightly coupled to the power supply layer P4. Therefore, it is considered that the characteristic impedance Z0 does not change so much even when the opening diameter V changes. Here, the portion S1a of the signal wiring layer S1 in the above embodiment corresponds to the model B (see FIG. 2A). Further, as can be understood by reversing the upside down, the portion S1b also corresponds to the model B.
【００２９】従って、電源層Ｐ３，Ｐ４の開口Ｏ３，Ｏ
４を１／２ピッチずらして形成した場合における、信号
配線層の特性インピーダンスＺ０は、上記した寸法や材
質の場合には、信号配線層を形成する場所が変化しても
それほど変化しない。例えば、開口径Ｖ＝２５０μｍの
場合でも、３９．５〜５１．０Ωの変動、つまり、２
９．１％の変動に止まることが判る。Therefore, the openings O3, O3 of the power supply layers P3, P4
The characteristic impedance Z0 of the signal wiring layer in the case where 4 is shifted by ピ ッ チ pitch does not change so much even if the position where the signal wiring layer is formed changes in the case of the above-mentioned dimensions and materials. For example, even when the opening diameter V is 250 μm, the fluctuation of 39.5 to 51.0Ω, that is, 2
It can be seen that the fluctuation is only 9.1%.
【００３０】一方、モデルＤ、即ち、電源層Ｐ３’、Ｐ
４’の開口Ｏ３’，Ｏ４’が重なり、信号配線層ＳＤの
直上下に、これらの開口Ｏ３’，Ｏ４’の中心が位置す
る場合（図３（ｄ）参照）についてみると、特性インピ
ーダンスＺ０は、開口径Ｖが大きくなるにしたがって大
きく増加する。そして、例えば、Ｖ＝２５０μｍの場合
では、Ｖ＝０μｍ（ベタ電源層）の場合、あるいは、モ
デルＣの場合に比して、＋１０６％、つまり、２倍以上
に達することが判る。信号配線層ＳＤは、直上下に開口
Ｏ３’，Ｏ４’が位置しているため、開口径Ｖが増加す
ると、電源層Ｐ３’，Ｐ４’との距離が増え、結合が疎
になる。このために、開口径Ｖの増加と共に、特性イン
ピーダンスＺ０は増加するものと考えられる。ここで、
上記比較形態における信号配線層Ｓ１’の部分Ｓ１ａ’
は、このモデルＤに相当する（図２（ｂ）参照）。On the other hand, the model D, that is, the power supply layers P3 ', P
In the case where the openings O3 'and O4' of 4 'overlap and the centers of the openings O3' and O4 'are located directly above and below the signal wiring layer SD (see FIG. 3D), the characteristic impedance Z0 Greatly increases as the opening diameter V increases. Then, for example, in the case of V = 250 μm, it can be seen that the value reaches + 106%, that is, twice or more as compared with the case of V = 0 μm (solid power layer) or the case of the model C. Since the openings O3 ′ and O4 ′ are located immediately above and below the signal wiring layer SD, when the opening diameter V increases, the distance from the power supply layers P3 ′ and P4 ′ increases, and the coupling becomes loose. For this reason, it is considered that the characteristic impedance Z0 increases as the opening diameter V increases. here,
Portion S1a 'of signal wiring layer S1' in the above comparative embodiment
Corresponds to the model D (see FIG. 2B).
【００３１】従って、電源層Ｐ３’，Ｐ４’の開口Ｏ
３’，Ｏ４’を重ねて形成した場合における、信号配線
層の特性インピーダンスＺ０は、上記した寸法や材質の
場合には、信号配線層が形成される場所によって大きく
変動する。例えば、開口径Ｖ＝２５０μｍの場合には、
３９．５〜８１．２Ωの間で、つまり、１０６％もの変
動が生じることが判る。Therefore, the openings O in the power supply layers P3 'and P4'
The characteristic impedance Z0 of the signal wiring layer in the case where 3 ′ and O4 ′ are formed to overlap with each other greatly varies depending on the position where the signal wiring layer is formed in the case of the above-described dimensions and materials. For example, when the opening diameter V = 250 μm,
It can be seen that there is a variation between 39.5 and 81.2Ω, that is, as much as 106%.
【００３２】以上のように、電源層（Ｐ３，Ｐ４）の開
口（Ｏ３，Ｏ４）が、平面方向縦横に１／２ピッチずれ
て形成されている場合には、電源層（Ｐ３’，Ｐ４’）
の開口（Ｏ３’，Ｏ４’）が重なって形成されている場
合に比較して、特性インピーダンスＺ０の場所による変
動が、著しく低減できることが裏付けられた。なお、上
記実施形態及びシミュレーションにおいては、電源層の
開口が、平面方向縦横に１／２ピッチずれて形成されて
いる場合について説明した。このようにした場合に、も
っとも特性インピーダンスの変動を少なくすることが出
来るからである。As described above, when the openings (O3, O4) of the power supply layers (P3, P4) are formed so as to be shifted vertically and horizontally by 1/2 pitch in the plane direction, the power supply layers (P3 ', P4'). )
It is supported that the variation in the characteristic impedance Z0 due to the location can be remarkably reduced as compared with the case where the openings (O3 ′, O4 ′) are formed to overlap. In the above-described embodiment and the simulation, the case where the openings of the power supply layer are formed so as to be shifted by １ ／ pitch in the vertical and horizontal directions in the plane direction has been described. This is because, in such a case, the variation of the characteristic impedance can be minimized.
【００３３】しかし、開口が平面方向にずれていれば、
直上下に開口が位置する場合に比して、上下いずれかの
電源層と信号配線層との結合が密になり、特性インピー
ダンスの増加をその分抑制することができる。例えば、
図３（ｄ）において、破線で示すように、下側の電源層
Ｐ４’を平面方向（図中右側）に若干ずらして、開口Ｏ
３’と開口Ｏ４’ｗとが若干ずれるようにした場合に
は、信号配線層ＳＤは、図中中央の下側電源層Ｐ４’ｗ
との距離が近くなり、この下側電源層Ｐ４’ｗと密に結
合するようになる。従って、信号配線層ＳＤの特性イン
ピーダンスＺ０は、開口Ｏ３’，Ｏ４’が重なっている
場合（モデルＤの場合）に比較して、低い値に抑制され
る。このように、開口が平面方向にずれていれば、その
分特性インピーダンスの変動を少なくすることが出来
る。However, if the opening is shifted in the plane direction,
Compared to the case where the openings are located directly above and below, the coupling between the power supply layer and the signal wiring layer on either the upper or lower side becomes denser, and the increase in the characteristic impedance can be suppressed accordingly. For example,
In FIG. 3D, as shown by the broken line, the lower power supply layer P4 ′ is slightly shifted in the plane direction (the right side in the figure) so that the opening O
In the case where 3 ′ is slightly shifted from the opening O4′w, the signal wiring layer SD is connected to the lower power supply layer P4′w in the center of the drawing.
Is short, and the lower power supply layer P4'w is tightly coupled. Therefore, the characteristic impedance Z0 of the signal wiring layer SD is suppressed to a lower value as compared with the case where the openings O3 ′ and O4 ′ overlap (in the case of the model D). As described above, if the opening is displaced in the plane direction, the variation of the characteristic impedance can be reduced accordingly.
【００３４】また、２つの電源層を重ねて見たときに、
上側の電源層の開口と下側の電源層の開口とが、互いに
重ならない配置とされていれば、信号配線層のどの部分
を見ても、少なくとも直上下のいずれかに電源層が位置
するので、特性インピーダンスがあまり高くならず、ま
た、特性インピーダンスの変動を小さくできることも明
らかである。Further, when two power supply layers are viewed in an overlapping manner,
If the opening of the upper power supply layer and the opening of the lower power supply layer are arranged so as not to overlap each other, the power supply layer is located at least immediately above or below any part of the signal wiring layer. Therefore, it is clear that the characteristic impedance does not increase so much and the fluctuation of the characteristic impedance can be reduced.
【００３５】なお、以上においては、実施形態等に即し
て本発明を説明したが、本発明は上記実施形態等に限定
されるものではなく、発明の範囲内で適宜変更して適用
することが出来ることは言うまでもない。Although the present invention has been described with reference to the embodiments and the like, the present invention is not limited to the above embodiments and the like, and may be appropriately modified and applied within the scope of the invention. It goes without saying that you can do it.
【図１】実施形態にかかる配線基板の電源層及び信号配
線層の部分拡大斜視図である。FIG. 1 is a partially enlarged perspective view of a power supply layer and a signal wiring layer of a wiring board according to an embodiment.
【図２】配線基板のうち、２つの電源層および信号配線
層を重ねて平面視したときの部分拡大図であり、（ａ）
は実施形態にかかる配線基板、（ｂ）は比較形態にかか
る配線基板を示す。FIG. 2 is a partially enlarged view of a two-layered power supply layer and a signal wiring layer in a wiring board when viewed from above, and FIG.
Shows a wiring board according to the embodiment, and (b) shows a wiring board according to a comparative example.
【図３】シミュレーションを行った配線構造モデルを説
明する説明図である。FIG. 3 is an explanatory diagram illustrating a wiring structure model obtained by performing a simulation.
【図４】図３に示した各モデルについての、各電源層に
形成した開口の開口径と特性インピーダンスの関係を示
すグラフである。FIG. 4 is a graph showing a relationship between an opening diameter of an opening formed in each power supply layer and characteristic impedance for each model shown in FIG. 3;
【図５】上下２つの電源層に形成した開口が上下（積層
方向）に重なるように形成した従来のストリップライン
型配線の構造を示す部分拡大斜視図である。FIG. 5 is a partially enlarged perspective view showing a structure of a conventional stripline type wiring formed so that openings formed in two upper and lower power supply layers are vertically overlapped (stacking direction).
【符号の説明】 １０
配線基板 Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ３’，Ｐ４’，Ｐ４’ｗ
電源層 Ｏ１，Ｏ２，Ｏ３，Ｏ４，Ｏ３’，Ｏ４’
開口 Ｓ，Ｓ１，Ｓ１’，ＳＡ，ＳＢ，ＳＣ，ＳＤ
信号配線層 Ｖ
開口径 Ｉｐ，Ｉ
絶縁層[Explanation of Signs] 10
Wiring board P1, P2, P3, P4, P3 ', P4', P4'w
Power supply layers O1, O2, O3, O4, O3 ', O4'
Opening S, S1, S1 ', SA, SB, SC, SD
Signal wiring layer V
Opening diameter Ip, I
Insulating layer
Claims (3)
まれた配線構造を有する配線基板であって、上記２つの
電源層は、少なくとも上記信号配線層を挟む領域におい
て、 いずれも、格子状に開口を備え、かつ、上記開口は２つ
の電源層について同一ピッチで形成されており、 しかも、この２つの電源層を重ねて見たときに、上側の
電源層の開口と下側の電源層の開口とは、電源層の平面
方向に互いにずれて形成されていることを特徴とする配
線基板。1. A wiring board having a wiring structure in which a signal wiring layer is sandwiched between two upper and lower power layers, wherein the two power layers are at least in a region sandwiching the signal wiring layer. Openings are provided in a lattice shape, and the openings are formed at the same pitch for the two power supply layers. In addition, when the two power supply layers are viewed in an overlapping manner, the openings of the upper power supply layer and the lower power supply layer A wiring substrate, wherein the opening of the power supply layer is formed so as to be shifted from each other in a plane direction of the power supply layer.
記開口のずれは、前記電源層の平面方向縦横にそれぞれ
１／２ピッチずつのずれであることを特徴とする配線基
板。2. The wiring board according to claim 1, wherein the shift of the opening is a shift of ピ ッ チ pitch in each of a vertical direction and a horizontal direction of the power supply layer.
まれた配線構造を有する配線基板であって、上記２つの
電源層は、少なくとも上記信号配線層を挟む領域におい
て、 いずれも、複数の開口を備え、 しかも、この２つの電源層を重ねて見たときに、上側の
電源層の開口と下側の電源層の開口とが、互いに重なら
ない配置で形成されていることを特徴とする配線基板。3. A wiring board having a wiring structure in which a signal wiring layer is sandwiched between two upper and lower power supply layers, wherein the two power supply layers are at least in a region sandwiching the signal wiring layer. A plurality of openings are provided, and the opening of the upper power supply layer and the opening of the lower power supply layer are formed so as not to overlap each other when the two power supply layers are viewed in an overlapping manner. Wiring board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9345245A JPH11177247A (en) | 1997-12-15 | 1997-12-15 | Wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9345245A JPH11177247A (en) | 1997-12-15 | 1997-12-15 | Wiring board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11177247A true JPH11177247A (en) | 1999-07-02 |
Family
ID=18375294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9345245A Pending JPH11177247A (en) | 1997-12-15 | 1997-12-15 | Wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11177247A (en) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002111232A (en) * | 2000-10-03 | 2002-04-12 | Toppan Printing Co Ltd | Multilayer printed-wiring board |
| JP2002324979A (en) * | 2001-04-24 | 2002-11-08 | Ngk Spark Plug Co Ltd | Wiring board |
| JP2003124394A (en) * | 2001-10-18 | 2003-04-25 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| JP2005191901A (en) * | 2003-12-25 | 2005-07-14 | Ngk Spark Plug Co Ltd | Laminated body board with mesh hole ground strip line structure |
| JP2005191902A (en) * | 2003-12-25 | 2005-07-14 | Ngk Spark Plug Co Ltd | Laminated body board with mesh hole ground strip line structure |
| JP2006019665A (en) * | 2004-07-05 | 2006-01-19 | Ngk Spark Plug Co Ltd | Wiring board |
| JP2006019668A (en) * | 2004-07-05 | 2006-01-19 | Ngk Spark Plug Co Ltd | Wiring board |
| US7619489B2 (en) | 1999-09-20 | 2009-11-17 | Nec Corporation | Semiconductor integrated circuit |
| WO2010103721A1 (en) * | 2009-03-10 | 2010-09-16 | 住友ベークライト株式会社 | Circuit board |
| WO2011040030A1 (en) * | 2009-10-01 | 2011-04-07 | パナソニック株式会社 | Module and process for production thereof |
| JP2011119598A (en) * | 2009-12-07 | 2011-06-16 | Nitto Denko Corp | Wiring circuit board |
| JP2015231105A (en) * | 2014-06-04 | 2015-12-21 | 三菱電機株式会社 | Strip line |
| JPWO2016035630A1 (en) * | 2014-09-03 | 2017-04-27 | 株式会社村田製作所 | Component built-in board and board inspection method |
| JP2019516231A (en) * | 2016-02-26 | 2019-06-13 | ギガレーン カンパニー リミテッドＧｉｇａｌａｎｅ Ｃｏ．， Ｌｔｄ． | Flexible printed circuit board |
| WO2020218267A1 (en) * | 2019-04-22 | 2020-10-29 | 株式会社村田製作所 | Transmission line substrate and electronic apparatus |
-
1997
- 1997-12-15 JP JP9345245A patent/JPH11177247A/en active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8178974B2 (en) | 1999-09-20 | 2012-05-15 | Nec Corporation | Microstrip structure including a signal line with a plurality of slit holes |
| US7619489B2 (en) | 1999-09-20 | 2009-11-17 | Nec Corporation | Semiconductor integrated circuit |
| JP4582272B2 (en) * | 2000-10-03 | 2010-11-17 | 凸版印刷株式会社 | Multilayer printed wiring board |
| JP2002111232A (en) * | 2000-10-03 | 2002-04-12 | Toppan Printing Co Ltd | Multilayer printed-wiring board |
| JP2002324979A (en) * | 2001-04-24 | 2002-11-08 | Ngk Spark Plug Co Ltd | Wiring board |
| JP4680410B2 (en) * | 2001-04-24 | 2011-05-11 | 日本特殊陶業株式会社 | Wiring board |
| JP2003124394A (en) * | 2001-10-18 | 2003-04-25 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| JP2005191901A (en) * | 2003-12-25 | 2005-07-14 | Ngk Spark Plug Co Ltd | Laminated body board with mesh hole ground strip line structure |
| JP2005191902A (en) * | 2003-12-25 | 2005-07-14 | Ngk Spark Plug Co Ltd | Laminated body board with mesh hole ground strip line structure |
| JP2006019665A (en) * | 2004-07-05 | 2006-01-19 | Ngk Spark Plug Co Ltd | Wiring board |
| JP2006019668A (en) * | 2004-07-05 | 2006-01-19 | Ngk Spark Plug Co Ltd | Wiring board |
| WO2010103721A1 (en) * | 2009-03-10 | 2010-09-16 | 住友ベークライト株式会社 | Circuit board |
| WO2011040030A1 (en) * | 2009-10-01 | 2011-04-07 | パナソニック株式会社 | Module and process for production thereof |
| US8946563B2 (en) | 2009-10-01 | 2015-02-03 | Panasonic Intellectual Property Management Co., Ltd. | Module with exposed parts of copper foil and process for production thereof |
| JP2011119598A (en) * | 2009-12-07 | 2011-06-16 | Nitto Denko Corp | Wiring circuit board |
| JP2015231105A (en) * | 2014-06-04 | 2015-12-21 | 三菱電機株式会社 | Strip line |
| JPWO2016035630A1 (en) * | 2014-09-03 | 2017-04-27 | 株式会社村田製作所 | Component built-in board and board inspection method |
| JP2019516231A (en) * | 2016-02-26 | 2019-06-13 | ギガレーン カンパニー リミテッドＧｉｇａｌａｎｅ Ｃｏ．， Ｌｔｄ． | Flexible printed circuit board |
| JP2021073701A (en) * | 2016-02-26 | 2021-05-13 | ギガレーン カンパニー リミテッドＧｉｇａｌａｎｅ Ｃｏ．， Ｌｔｄ． | Flexible printed circuit board |
| WO2020218267A1 (en) * | 2019-04-22 | 2020-10-29 | 株式会社村田製作所 | Transmission line substrate and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11177247A (en) | Wiring board | |
| US7388756B1 (en) | Method and system for angled RF connection using a flexible substrate | |
| TWI423753B (en) | Multilayer wiring board | |
| CN105050313B (en) | The method of multilager base plate and manufacture multilager base plate | |
| EP2785155B1 (en) | Circuit board and electronic device | |
| US7948070B2 (en) | Semiconductor package having impedance matching device | |
| JPH05343820A (en) | Circuit board for multichip module | |
| CN105792512A (en) | Pad reinforcing structure | |
| JP4660738B2 (en) | Printed wiring board and electronic device | |
| US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
| US20050251777A1 (en) | Method and structure for implementing enhanced electronic packaging and PCB layout with diagonal vias | |
| US8227699B2 (en) | Printed circuit board | |
| CN105101642B (en) | A kind of method and multi-layer PCB board for increasing multi-layer PCB board metal foil area | |
| JP4141491B2 (en) | Circuit board with built-in pattern antenna | |
| CN211481587U (en) | Server switching card | |
| CN111787690A (en) | Circuit board | |
| JP6222747B2 (en) | Circuit structure | |
| JPS5987896A (en) | Multilayer printed board | |
| CN220455785U (en) | Backboard, chassis and quantum measurement and control system | |
| JP4010927B2 (en) | Circuit board with built-in pattern antenna | |
| WO2022070856A1 (en) | Wiring substrate and electronic device | |
| US11769720B2 (en) | Electronic substrate with first and second wirings supplied with same potential | |
| WO2023087188A1 (en) | Rigid-flexible circuit board, circuit board assembly, and electronic device | |
| JPH0786752A (en) | Substrate for electronic component mounting | |
| JP2517315B2 (en) | Electronic circuit package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050816 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060104 |