JPH1117537A - Pll frequency synthesizer - Google Patents
Pll frequency synthesizerInfo
- Publication number
- JPH1117537A JPH1117537A JP9166773A JP16677397A JPH1117537A JP H1117537 A JPH1117537 A JP H1117537A JP 9166773 A JP9166773 A JP 9166773A JP 16677397 A JP16677397 A JP 16677397A JP H1117537 A JPH1117537 A JP H1117537A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- controlled oscillator
- output signal
- voltage controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＰＬＬ周波数シン
セサイザに関し、特に、移動通信端末等に適用されるＰ
ＬＬ周波数シンセサイザに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a PLL frequency synthesizer, and more particularly to a PLL frequency synthesizer applied to a mobile communication terminal or the like.
The present invention relates to an LL frequency synthesizer.
【０００２】[0002]
【従来の技術】従来、ＰＬＬ周波数シンセサイザは一般
に、迅速な周波数の切り換えおよび高精度な出力周波数
が求められる。この要求を満たすためには出力周波数の
変化時点における対応を考慮した回路の構成が必要とな
る。2. Description of the Related Art Conventionally, a PLL frequency synthesizer generally requires quick frequency switching and high-precision output frequency. In order to satisfy this requirement, a circuit configuration that takes into account the correspondence at the time of the change of the output frequency is required.
【０００３】このような特性を得るために、例えば、特
開平７−８６９３３号公報の「ＰＬＬシンセサイザ」で
は、チャージポンプ回路を定常状態と過渡応答状態とで
物理的に変化させることで、切り換え手段に起因するＬ
ＰＦ特性への影響やノイズの影響が軽減される、として
いる。In order to obtain such characteristics, for example, in a "PLL synthesizer" disclosed in JP-A-7-86933, the switching means is physically changed between a steady state and a transient response state by a charge pump circuit. L due to
It is stated that the influence on the PF characteristic and the influence of noise are reduced.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、上記従
来例の技術においては、ＰＬＬ周波数シンセサイザを構
成した場合、複数のチャージポンプを切り換える必要が
ある。このためのセレクタ回路は、一般的にアナログス
イッチであり、切り換え時には瞬間的な電圧・電流変動
の起こることが避けられない。またその他に、スイッチ
自身の内部抵抗がＰＬＬの特性に少なからず影響を与え
ることが予想される。However, in the above-described prior art, when a PLL frequency synthesizer is configured, it is necessary to switch a plurality of charge pumps. The selector circuit for this is generally an analog switch, and it is inevitable that instantaneous voltage and current fluctuations occur at the time of switching. In addition, it is expected that the internal resistance of the switch itself will have a considerable effect on the characteristics of the PLL.
【０００５】仮に切り換えスイッチが物理的および電気
的に理想的なものであったとしても、チャージポンプ、
切り換えスイッチ、ＬＰＦを結ぶ信号線には、少なくと
もチャージポンプの選択数分の複数が必要となる。一般
的にスイッチはノイズ源であり、ＰＬＬの構成において
最も雑音に対して注意せねばならない場所が増えること
になる。従って、ＰＬＬ自身の特性は、個々の単一ルー
プの特性より劣化することが予想される。[0005] Even if the changeover switch is physically and electrically ideal, the charge pump,
The signal lines connecting the changeover switches and the LPFs need at least as many as the number of charge pumps selected. In general, a switch is a noise source, and places where attention must be paid to noise most in a PLL configuration increase. Therefore, the characteristics of the PLL itself are expected to be worse than the characteristics of each single loop.
【０００６】また、チャージポンプを切り換えた場合に
おいても、ＰＬＬ系全体の特性帯域はＬＰＦに依存す
る。例えば、ＶＣＯに音声変調端子を設けて、ＰＬＬ系
の中でＦＭあるいはＰＭ変調を行い、音声周波数がＰＬ
Ｌ系全体の帯域の中にある場合、変調された信号の周波
数偏差は入力信号の周波数に依存する。その結果、復調
時に音声レベルが変わってしまう。[0006] Even when the charge pump is switched, the characteristic band of the entire PLL system depends on the LPF. For example, an audio modulation terminal is provided in the VCO, and FM or PM modulation is performed in the PLL system, and the audio frequency is
When in the band of the entire L system, the frequency deviation of the modulated signal depends on the frequency of the input signal. As a result, the audio level changes during demodulation.
【０００７】変調器への入力信号に一般的な音声を入力
する場合、ＬＰＦのカットオフはその音声帯域の下端よ
りさらに小さい所にすれば依存の度合いは小さくなる。
しかし、その代償として周波数切り換え時間は長くな
る。つまり、従来技術例に示されるようなＰＬＬ系にお
いて、周波数偏差の入力信号周波数依存性低下と、周波
数切り換え時間短縮は、二律背反することになる問題を
伴う。[0007] In the case of inputting a general voice to the input signal to the modulator, the degree of dependence is reduced if the cutoff of the LPF is set to be smaller than the lower end of the voice band.
However, as a cost, the frequency switching time becomes longer. In other words, in a PLL system as shown in the prior art example, the reduction of the input signal frequency dependency of the frequency deviation and the shortening of the frequency switching time are accompanied by a problem that conflicts with each other.
【０００８】本発明は、高速度周波数切換性およびＰＬ
Ｌの低変調周波数偏差依存性のＰＬＬ周波数シンセサイ
ザを提供することを目的とする。SUMMARY OF THE INVENTION The present invention provides high speed frequency switching and PL
An object of the present invention is to provide a PLL frequency synthesizer having a low modulation frequency deviation dependence of L.
【０００９】[0009]
【課題を解決するための手段】かかる目的を達成するた
め、本発明のＰＬＬ周波数シンセサイザは、基準信号を
発生する基準周波数発生装置（１）、基準信号を分周す
るリファレンスディバイダ（２）、二つの信号の周波数
差および位相差に比例したパルス信号を出力する位相比
較器（３）、パルス信号に基づいた出力信号を出力する
チャージポンプ（４）、チャージポンプ（４）からの出
力信号を平滑化して高周波成分を除去する低域通過フィ
ルタ（５）、ＦＭまたはＰＭ変調波を出力する電圧制御
発振器（６）、が順次直列に接続された発振回路と、電
圧制御発振器（６）の出力信号を入力し分周した出力信
号を位相比較器（３）の二つの信号の他方の入力信号と
してフィードバック接続してＰＬＬ回路とするプリスケ
ーラ（７）と、電圧制御発振器（６）の出力信号を入力
信号とし復調した復調信号を電圧制御発振器（６）の第
１の制御信号とする復調器（１１）と、電圧制御発振器
（６）の第２の制御信号とする外部変調入力信号を入力
する入力端子（９）と、を有して構成され、低域通過フ
ィルタ（５）の出力の電圧値に応じ、且つ外部変調入力
信号により制御された周波数の出力信号を、電圧制御発
振器（６）が発生して出力することを特徴としている。In order to achieve the above object, a PLL frequency synthesizer according to the present invention comprises a reference frequency generator (1) for generating a reference signal, a reference divider (2) for dividing the reference signal, (2) A phase comparator that outputs a pulse signal proportional to a frequency difference and a phase difference between the two signals; a charge pump that outputs an output signal based on the pulse signal; and a smoothing output signal from the charge pump. An oscillation circuit in which a low-pass filter (5) configured to remove a high-frequency component and a voltage-controlled oscillator (6) for outputting an FM or PM modulated wave is connected in series, and an output signal of the voltage-controlled oscillator (6) And a prescaler (7) which is feedback-connected as the other input signal of the two signals of the phase comparator (3) to form a PLL circuit. A demodulator (11) using the output signal of the control oscillator (6) as an input signal and a demodulated signal demodulated as a first control signal of the voltage controlled oscillator (6); and a second control signal of the voltage controlled oscillator (6) And an input terminal (9) for inputting an external modulation input signal, the output having a frequency corresponding to the voltage value of the output of the low-pass filter (5) and controlled by the external modulation input signal. A signal is generated and output by the voltage controlled oscillator (6).
【００１０】さらに、上記のＰＬＬ周波数シンセサイザ
は、外部変調入力信号を復調器（１１）の出力信号に基
づき調整するレベル調整器（１０）を有し、このレベル
調整器（１０）の出力信号を電圧制御発振器（６）の制
御信号とするとよい。Further, the above-mentioned PLL frequency synthesizer has a level adjuster (10) for adjusting an external modulation input signal based on an output signal of the demodulator (11), and outputs the output signal of the level adjuster (10). The signal may be a control signal of the voltage controlled oscillator (6).
【００１１】また、復調器（１１）は、電圧制御発振器
（６）の出力信号から変調周波数偏差を検出し、この検
出した信号を出力し、変調周波数偏差を復調器（１１）
が検出した信号のレベルに応じてレベル調整器（１０）
が外部変調入力に調整を加え、電圧制御発振器（６）の
出力信号を任意に設定可能とするとよい。A demodulator (11) detects a modulation frequency deviation from an output signal of the voltage controlled oscillator (6), outputs the detected signal, and demodulates the modulation frequency deviation.
Level adjuster (10) according to the level of the signal detected by
Preferably adjusts the external modulation input so that the output signal of the voltage controlled oscillator (6) can be set arbitrarily.
【００１２】なお、上記の電圧制御発振器（６）の出力
信号は、ＦＭ信号またはＰＭ信号とするとよい。The output signal of the voltage controlled oscillator (6) may be an FM signal or a PM signal.
【００１３】[0013]
【発明の実施の形態】次に添付図面を参照して本発明に
よるＰＬＬ周波数シンセサイザの実施の形態を詳細に説
明する。図１および図２を参照すると本発明のＰＬＬ周
波数シンセサイザの一実施形態が示されている。図１
は、本実施形態のＰＬＬ周波数シンセサイザの回路構成
ブロック図である。また、図２は、図１の構成部のレベ
ル調整器のより詳細な回路構成ブロック図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of a PLL frequency synthesizer according to the present invention; Referring to FIGS. 1 and 2, one embodiment of the PLL frequency synthesizer of the present invention is shown. FIG.
1 is a circuit configuration block diagram of a PLL frequency synthesizer of the present embodiment. FIG. 2 is a more detailed circuit configuration block diagram of the level adjuster of the configuration unit of FIG.
【００１４】図１に示す本実施形態のＰＬＬ周波数シン
セサイザは、基準信号を発生する基準周波数発生装置
１、基準信号を分周するリファレンスディバイダ（分周
器）２、二つの信号の周波数差および位相差に比例した
パルス信号を出力する位相比較器３、パルス信号に基づ
いた出力信号を出力するチャージポンプ４、チャージポ
ンプ４からの出力信号を平滑化して高周波成分を除去す
る低域通過フィルタ（ＬＰＦ）５、ＦＭまたはＰＭ変調
波を出力する電圧制御発振器（ＶＣＯ）６、が順次直列
に接続され発振回路を形成する。The PLL frequency synthesizer of the present embodiment shown in FIG. 1 includes a reference frequency generator 1 for generating a reference signal, a reference divider (divider) 2 for dividing the reference signal, a frequency difference and a position of the two signals. A phase comparator 3 that outputs a pulse signal proportional to the phase difference; a charge pump 4 that outputs an output signal based on the pulse signal; a low-pass filter (LPF) that smoothes an output signal from the charge pump 4 to remove a high-frequency component 5) A voltage controlled oscillator (VCO) 6 for outputting an FM or PM modulated wave is sequentially connected in series to form an oscillation circuit.
【００１５】また、プリスケーラ（分周器）７が、上記
の電圧制御発振器６の出力信号を入力し分周した出力信
号を位相比較器３の二つの信号の他方の入力信号として
フィードバック接続してＰＬＬ回路を形成する。A prescaler (frequency divider) 7 receives the output signal of the voltage-controlled oscillator 6 and feeds back the frequency-divided output signal as the other input signal of the two signals of the phase comparator 3. Form a PLL circuit.
【００１６】復調器１１は、上記の電圧制御発振器６の
出力信号を入力信号とし復調した復調信号を電圧制御発
振器６の第１の制御信号とする。さらに、ＶＣＯ６の出
力を回路全体の外部出力８とする他、ＶＣＯ６自身はＦ
Ｍ信号もしくはＰＭ信号の変調信号入力端子を持った変
調器でもある。また系全体としての外部変調入力端子９
を有し、この端子へ入力される外部変調信号は電圧制御
発振器６の第２の制御信号とされる。The demodulator 11 uses the output signal of the voltage controlled oscillator 6 as an input signal and sets a demodulated signal demodulated as a first control signal of the voltage controlled oscillator 6. Further, the output of the VCO 6 is used as the external output 8 of the whole circuit,
It is also a modulator having a modulation signal input terminal for an M signal or a PM signal. Also, the external modulation input terminal 9 as the whole system
The external modulation signal input to this terminal is used as a second control signal of the voltage controlled oscillator 6.
【００１７】また、図２でさらに詳細に示すレベル調整
器１０は、制御装置２１、外部入力信号レベル検出器
（レベル検出器ともいう）２２、変調周波数偏差レベル
検出器（レベル検出器ともいう）２３、信号送出レベル
調整器２４、記憶装置２５により構成される。The level adjuster 10 shown in more detail in FIG. 2 includes a control device 21, an external input signal level detector (also referred to as a level detector) 22, and a modulation frequency deviation level detector (also referred to as a level detector). 23, a signal transmission level adjuster 24, and a storage device 25.
【００１８】上記に構成されるレベル調整器１０は、外
部入力信号レベル検出器２２に外部変調入力（９）が入
力され、変調周波数偏差レベル検出器２３へ復調器１１
の出力信号が入力され、信号送出レベル調整器２４から
の出力信号が電圧制御発振器６へ接続される。In the level adjuster 10 configured as described above, an external modulation input (9) is input to an external input signal level detector 22, and a demodulator 11 is input to a modulation frequency deviation level detector 23.
Is output, and the output signal from the signal transmission level adjuster 24 is connected to the voltage controlled oscillator 6.
【００１９】次に、本実施形態の動作に関し、図面を参
照して詳細に説明する。図１を参照すると、基準周波数
発生装置１より発生された基準信号は、リファレンスデ
ィバイダ２により分周される。Next, the operation of the present embodiment will be described in detail with reference to the drawings. Referring to FIG. 1, a reference signal generated by a reference frequency generator 1 is divided by a reference divider 2.
【００２０】一方ＶＣＯ６は、ＬＰＦ５からの出力信号
の電圧値に応じた周波数の出力信号を発生する。発生さ
れた信号は、出力端子８、復調器１１とプリスケーラ７
に分岐され、これらにより分周される。On the other hand, the VCO 6 generates an output signal having a frequency corresponding to the voltage value of the output signal from the LPF 5. The generated signal is supplied to an output terminal 8, a demodulator 11 and a prescaler 7.
And the frequency is divided by these.
【００２１】リファレンスディバイダ２で分周された信
号と、プリスケーラ７によって分周された信号とは、位
相比較器３によって比較され、両信号の周波数差および
位相差に比例したパルス信号をチャージポンプ４に出力
する。The signal divided by the reference divider 2 and the signal divided by the prescaler 7 are compared by a phase comparator 3, and a pulse signal proportional to the frequency difference and the phase difference between the two signals is converted to a charge pump 4. Output to
【００２２】チャージポンプ４は、位相比較器３より出
力されるパルス信号に基づいて出力信号をＬＰＦ５に出
力する。ＬＰＦ５は、チャージポンプ４からの出力信号
を平滑化して高周波成分を除去し、その結果でＶＣＯ６
を制御する。ＶＣＯ６は、外部からの変調入力に応じ
て、ＦＭあるいはＰＭ変調波を出力する。The charge pump 4 outputs an output signal to the LPF 5 based on the pulse signal output from the phase comparator 3. The LPF 5 smoothes the output signal from the charge pump 4 to remove high frequency components, and as a result, the VCO 6
Control. The VCO 6 outputs an FM or PM modulated wave according to an external modulation input.
【００２３】外部変調入力端子９からの信号は、レベル
調整器１０によってそのレベルが調整され、ＶＣＯ６の
入力に到達する。The level of the signal from the external modulation input terminal 9 is adjusted by the level adjuster 10 and reaches the input of the VCO 6.
【００２４】復調器１１は、ＶＣＯ６の変調された信号
を受信し、復調することで現在の変調周波数偏差を得
て、その結果を基にレベル調整器１０を制御する。The demodulator 11 receives the modulated signal of the VCO 6 and obtains the current modulation frequency deviation by demodulation, and controls the level adjuster 10 based on the result.
【００２５】図２を参照すると、レベル調整器１０は、
制御装置２１、外部入力信号レベル検出器２２と変調周
波数偏差レベル検出器２３、信号送出レベル調整器２４
および記憶装置により構成される。Referring to FIG. 2, the level adjuster 10 includes:
Control device 21, external input signal level detector 22, modulation frequency deviation level detector 23, signal transmission level adjuster 24
And a storage device.
【００２６】上記で構成されるレベル調整器１０におい
て、外部入力信号端子９へ入力された信号は、外部入力
信号レベル検出器２２においてその信号レベルが検出さ
れる。また、復調器１１からの変調周波数偏差の値を示
す信号は、変調周波数偏差レベル検出器２３においてそ
の値が検出される。In the level adjuster 10 configured as described above, the signal level of the signal input to the external input signal terminal 9 is detected by an external input signal level detector 22. A signal indicating the value of the modulation frequency deviation from the demodulator 11 is detected by the modulation frequency deviation level detector 23.
【００２７】制御装置２１は、記憶装置２５に予め設定
されている値を基に、変調周波数偏差レベル検出器２３
が検出したレベルに対応する変調周波数偏差の値と、外
部入力信号レベル検出器２２が検出した値を比較して、
その値に差がなくなるように、信号送出レベル調整器２
４で信号をどのくらい増幅あるいは減衰するか指示を行
う。信号送出レベル調整器２４は、その値に応じて、外
部入力信号９から入力された信号を増幅あるいは減衰し
てＶＣＯ６の変調端子に送出する。The control device 21 controls the modulation frequency deviation level detector 23 based on a value preset in the storage device 25.
Compares the value of the modulation frequency deviation corresponding to the level detected with the value detected by the external input signal level detector 22,
The signal transmission level adjuster 2 is used so that there is no difference between the values.
In step 4, an instruction is given as to how much to amplify or attenuate the signal. The signal transmission level adjuster 24 amplifies or attenuates the signal input from the external input signal 9 and transmits the signal to the modulation terminal of the VCO 6 according to the value.
【００２８】次に、本発明の実施例の動作について、図
１を参照して詳細に説明する。ＶＣＯ６は上述の通り
（音声）変調信号入力端子を持ち、それ自身は変調波を
出力する。この変調波の変調周波数偏差は、音声信号の
周波数が変わっても変化しないことが望ましいが、音声
信号がＰＬＬ全体の帯域の中に入っている場合、結果と
して変調波の変調周波数偏差は音声信号の周波数に依存
してしまう。逆に、音声信号よりも非常に低い周波数を
帯域とするＰＬＬでは上記の問題は発生しないが、起動
時間や周波数切り換え時間が非常に長くなることにな
る。Next, the operation of the embodiment of the present invention will be described in detail with reference to FIG. The VCO 6 has a (voice) modulation signal input terminal as described above, and itself outputs a modulation wave. It is desirable that the modulation frequency deviation of the modulated wave does not change even if the frequency of the audio signal changes. However, when the audio signal is within the entire band of the PLL, the modulation frequency deviation of the modulation wave is consequently reduced. Frequency. Conversely, the above problem does not occur in a PLL in which the frequency band is much lower than that of the audio signal, but the start-up time and the frequency switching time become very long.
【００２９】そこで、ＬＰＦ５をＰＬＬ全体が高速に動
作するように高いカットオフを持つような特性に設計
し、変調周波数偏差を復調器１１で観測してその結果を
レベル調整器１０を用いてＶＣＯ９にフィードバックし
ている。Therefore, the LPF 5 is designed to have a high cut-off characteristic so that the entire PLL operates at high speed, the modulation frequency deviation is observed by the demodulator 11, and the result is used by the VCO 9 by using the level adjuster 10. Feedback.
【００３０】復調器１１は、一般的なＦＭあるいはＰＭ
信号を受信して、その変調周波数偏差（ｄｅｖｉａｔｉ
ｏｎ）を測定し、その結果を数値信号、あるいは電圧信
号といったスカラー値で表現して、レベル調整器１０に
伝達する。The demodulator 11 is a general FM or PM
Receiving the signal and its modulation frequency deviation (deviati
on) is measured, and the result is expressed as a scalar value such as a numerical signal or a voltage signal and transmitted to the level adjuster 10.
【００３１】レベル調整器１０は、復調器１１より出力
された信号と外部変調入力端子９より入力された信号を
常時観測および比較しており、復調器１１からの信号に
応じて外部変調入力端子９からの信号を増幅あるいは減
衰してＶＣＯ６の変調入力端子に伝達する。The level adjuster 10 constantly observes and compares the signal output from the demodulator 11 and the signal input from the external modulation input terminal 9, and according to the signal from the demodulator 11, controls the external modulation input terminal. 9 is amplified or attenuated and transmitted to the modulation input terminal of the VCO 6.
【００３２】上記の実施形態によれば、ＦＭ変調波を生
成するＰＬＬ周波数シンセサイザに関して、外部周波数
入力レベルを出力信号の周波数偏差に応じて変化させ
る。このことによって、複数のＬＰＦを切り換えるとい
ったスイッチ回路による電気的な急峻な変化によりＰＬ
Ｌ自身の特性が影響されることがない。また、出力信号
の周波数偏差がＰＬＬの帯域に依存することがなくな
り、高速化された状態を保ちつつＰＬＬの変調周波数偏
差依存性を小さくする。According to the above embodiment, with respect to the PLL frequency synthesizer that generates the FM modulation wave, the external frequency input level is changed according to the frequency deviation of the output signal. Due to this, the electrical steep change by the switch circuit such as switching of a plurality of LPFs causes the PL to change.
The characteristics of L itself are not affected. Further, the frequency deviation of the output signal does not depend on the band of the PLL, and the modulation frequency deviation dependence of the PLL is reduced while maintaining a high-speed state.
【００３３】ＶＣＯ６への変調入力信号レベルをレベル
調整器１０を介して制御可能である。また、レベル調整
器１０は、復調器１１で得られる変調周波数偏差に応じ
て動作することが可能である。従って、出力周波数偏差
が本来所望の値より大きく、あるいは小さくなっている
場合、その偏差を打ち消すように変調入力信号のレベル
を調整することが可能となる。The level of the modulation input signal to the VCO 6 can be controlled via the level adjuster 10. Also, the level adjuster 10 can operate according to the modulation frequency deviation obtained by the demodulator 11. Therefore, when the output frequency deviation is larger or smaller than the originally desired value, the level of the modulation input signal can be adjusted so as to cancel the deviation.
【００３４】尚、上述の実施形態は本発明の好適な実施
の一例ではあるがこれに限定されるものではなく、本発
明の要旨を逸脱しない範囲において種々変形実施可能で
ある。The above embodiment is an example of a preferred embodiment of the present invention, but the present invention is not limited to this, and various modifications can be made without departing from the gist of the present invention.
【００３５】[0035]
【発明の効果】以上の説明より明かなように、本発明の
ＰＬＬ周波数シンセサイザは、ＦＭまたはＰＭ変調波の
出力信号を分周した信号をフィードバック接続してＰＬ
Ｌ回路を形成する。さらに、出力されるＦＭまたはＰＭ
変調波の信号は復調され、この復調された信号に基づき
外部からの外部変調入力信号に増幅／減衰の調整を加
え、出力信号となるＦＭまたはＰＭ変調波を発振する発
振器の制御信号とする。本回路構成によれば、外部変調
入力端子から入力された信号のレベルを、変調信号の周
波数偏差に応じて任意に変えることができる。よって、
入力信号の周波数およびＬＰＦの特性に関係なく、出力
信号の周波数偏差を一定に保つことが可能となる。ま
た、ＬＰＦのカットオフ周波数を大きくして、周波数切
り換え時間を短縮した場合においても、出力信号の周波
数偏差を一定に保つことができる。As is apparent from the above description, the PLL frequency synthesizer of the present invention performs feedback connection on a signal obtained by dividing the frequency of an output signal of an FM or PM modulation wave.
An L circuit is formed. Further, the output FM or PM
The modulated wave signal is demodulated, and based on the demodulated signal, an external modulation input signal from the outside is adjusted for amplification / attenuation, and used as a control signal for an oscillator that oscillates an FM or PM modulated wave as an output signal. According to this circuit configuration, the level of the signal input from the external modulation input terminal can be arbitrarily changed according to the frequency deviation of the modulation signal. Therefore,
It is possible to keep the frequency deviation of the output signal constant regardless of the frequency of the input signal and the characteristics of the LPF. Further, even when the cutoff frequency of the LPF is increased to shorten the frequency switching time, the frequency deviation of the output signal can be kept constant.
【図１】本発明のＰＬＬ周波数シンセサイザの実施形態
を適用したＬＰＦ可変型ＰＬＬ周波数シンセサイザの回
路構成ブロック図である。FIG. 1 is a circuit configuration block diagram of an LPF variable PLL frequency synthesizer to which an embodiment of a PLL frequency synthesizer of the present invention is applied.
【図２】レベル調整器１０のより詳細な内部構成ブロッ
ク図である。FIG. 2 is a more detailed internal configuration block diagram of the level adjuster 10;
１ 基準周波数発生装置 ２ リファレンスディバイダ（分周器） ３ 位相比較器 ４ チャージポンプ ５ 低域通過フィルタ（ＬＰＦ） ６ 電圧制御発振器（ＶＣＯ） ７ プリスケーラ（分周器） ８ 信号出力端子 ９ 外部変調入力端子 １０ レベル調整器 １１ 復調器 ２１ 制御装置 ２２ 外部入力信号レベル検出器 ２３ 変調周波数偏差レベル検出器 ２４ 信号送出レベル調整器 ２５ 記憶装置 DESCRIPTION OF SYMBOLS 1 Reference frequency generator 2 Reference divider (divider) 3 Phase comparator 4 Charge pump 5 Low-pass filter (LPF) 6 Voltage controlled oscillator (VCO) 7 Prescaler (divider) 8 Signal output terminal 9 External modulation input Terminal 10 Level adjuster 11 Demodulator 21 Controller 22 External input signal level detector 23 Modulation frequency deviation level detector 24 Signal transmission level adjuster 25 Storage device
Claims (5)
（１）、前記基準信号を分周するリファレンスディバイ
ダ（２）、二つの信号の周波数差および位相差に比例し
たパルス信号を出力する位相比較器（３）、前記パルス
信号に基づいた出力信号を出力するチャージポンプ
（４）、該チャージポンプ（４）からの出力信号を平滑
化して高周波成分を除去する低域通過フィルタ（５）、
ＦＭまたはＰＭ変調波を出力する電圧制御発振器
（６）、が順次直列に接続された同期発振回路と、 前記電圧制御発振器（６）の出力信号を入力し分周した
出力信号を前記位相比較器（３）の二つの信号の他方の
入力信号としてフィードバック接続してＰＬＬ回路とす
るプリスケーラ（７）と、 前記電圧制御発振器（６）の出力信号を入力信号とし復
調した復調信号を前記電圧制御発振器（６）の第１の制
御信号とする復調器（１１）と、 前記電圧制御発振器（６）の第２の制御信号とする外部
変調入力信号を入力する入力端子（９）と、を有して構
成され、 前記低域通過フィルタ（５）の出力の電圧値に応じ、且
つ前記外部変調入力信号により制御された周波数の出力
信号を、前記電圧制御発振器（６）が発生して出力する
ことを特徴とするＰＬＬ周波数シンセサイザ。1. A reference frequency generator (1) for generating a reference signal, a reference divider (2) for dividing the reference signal, and a phase comparator for outputting a pulse signal proportional to a frequency difference and a phase difference between the two signals. A charge pump (4) for outputting an output signal based on the pulse signal; a low-pass filter (5) for smoothing an output signal from the charge pump (4) to remove a high-frequency component;
A synchronous oscillation circuit in which voltage-controlled oscillators (6) for outputting FM or PM modulated waves are sequentially connected in series; and an output signal obtained by dividing an output signal of the voltage-controlled oscillator (6) by the phase comparator. (3) a prescaler (7), which is feedback-connected as the other input signal of the two signals to form a PLL circuit, and a demodulated signal obtained by demodulating the output signal of the voltage controlled oscillator (6) as an input signal and the voltage controlled oscillator. (6) a demodulator (11) serving as a first control signal; and an input terminal (9) for inputting an external modulation input signal serving as a second control signal of the voltage controlled oscillator (6). The voltage-controlled oscillator (6) generates and outputs an output signal having a frequency corresponding to a voltage value of an output of the low-pass filter (5) and controlled by the external modulation input signal. Features PLL frequency synthesizer.
に、前記外部変調入力信号を前記復調器（１１）の出力
信号に基づき調整するレベル調整器（１０）を有し、該
レベル調整器（１０）の出力信号を前記電圧制御発振器
（６）の制御信号とすることを特徴とした請求項１記載
のＰＬＬ周波数シンセサイザ。2. The PLL frequency synthesizer further comprises a level adjuster (10) for adjusting the external modulation input signal based on an output signal of the demodulator (11). 2. The PLL frequency synthesizer according to claim 1, wherein an output signal is a control signal of said voltage controlled oscillator (6).
振器（６）の出力信号から変調周波数偏差を検出し、該
検出した信号を出力することを特徴とした請求項１また
は２記載のＰＬＬ周波数シンセサイザ。3. The demodulator (11) according to claim 1, wherein the demodulator (11) detects a modulation frequency deviation from an output signal of the voltage controlled oscillator (6) and outputs the detected signal. PLL frequency synthesizer.
１）が検出した信号のレベルに応じて前記レベル調整器
（１０）が前記外部変調入力に調整を加え、前記電圧制
御発振器（６）の出力信号を任意に設定可能としたこと
を特徴とした請求項１から３何れか１項記載のＰＬＬ周
波数シンセサイザ。4. The demodulator (1)
The level adjuster (10) adjusts the external modulation input in accordance with the level of the signal detected in 1), so that the output signal of the voltage controlled oscillator (6) can be arbitrarily set. The PLL frequency synthesizer according to claim 1.
は、ＦＭ信号またはＰＭ信号であることを特徴とした請
求項１から４何れか１項記載のＰＬＬ周波数シンセサイ
ザ。5. The PLL frequency synthesizer according to claim 1, wherein an output signal of said voltage controlled oscillator is an FM signal or a PM signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9166773A JPH1117537A (en) | 1997-06-24 | 1997-06-24 | Pll frequency synthesizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9166773A JPH1117537A (en) | 1997-06-24 | 1997-06-24 | Pll frequency synthesizer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1117537A true JPH1117537A (en) | 1999-01-22 |
Family
ID=15837429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9166773A Pending JPH1117537A (en) | 1997-06-24 | 1997-06-24 | Pll frequency synthesizer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1117537A (en) |
-
1997
- 1997-06-24 JP JP9166773A patent/JPH1117537A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5259007A (en) | Phase locked loop frequency synthesizer | |
| JPS6224974B2 (en) | ||
| JP2000031898A (en) | Transmission and receiving system for mobile telephone and transmitting method | |
| US8125255B2 (en) | PLL circuit | |
| US7349672B2 (en) | Digital signal transceiver | |
| JPH1117537A (en) | Pll frequency synthesizer | |
| JP3874942B2 (en) | Frequency variable system, voltage controlled oscillator using the same, and spread spectrum communication receiver using the same | |
| JP3203119B2 (en) | Frequency synthesizer circuit | |
| JP3715335B2 (en) | PLL synthesizer circuit | |
| JPH0758637A (en) | Frequency synthesizer | |
| KR100362879B1 (en) | A phase locked-loop control circuit for fast phase struck | |
| JP3248453B2 (en) | Oscillator | |
| JPH06291645A (en) | Frequency synthesizer | |
| JP3883743B2 (en) | Wireless device | |
| KR100387068B1 (en) | Phase loked loop of mobile communication station | |
| JPH0797745B2 (en) | Phase synchronization circuit | |
| JP2000022532A (en) | Frequency synthesizer | |
| JPH05327492A (en) | Ppl synthesizer | |
| JP4919011B2 (en) | Modulation circuit | |
| JPH1013228A (en) | Phase-locked loop oscillation circuit | |
| JP3801493B2 (en) | Transceiver using local oscillator | |
| JP2000013256A (en) | Transmission circuit | |
| JP3281833B2 (en) | PLL circuit | |
| JPH09130434A (en) | Modulation circuit for frequency synthesizer | |
| JPS63131705A (en) | Synthesizer modulation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010313 |