JPH1117015A - 半導体集積回路のレイアウト方法 - Google Patents
半導体集積回路のレイアウト方法Info
- Publication number
- JPH1117015A JPH1117015A JP9168381A JP16838197A JPH1117015A JP H1117015 A JPH1117015 A JP H1117015A JP 9168381 A JP9168381 A JP 9168381A JP 16838197 A JP16838197 A JP 16838197A JP H1117015 A JPH1117015 A JP H1117015A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- integrated circuit
- semiconductor integrated
- simulation
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 信頼性の高いEMチェック・シミュレーショ
ン手法を組み込んだ半導体集積回路のレイアウト方法を
提供する。 【解決手段】 半導体集積回路の本レイアウト方法のE
Mチェック・シミュレーション用データを作成する手順
では、レイアウトデータに基づき、半導体集積回路の配
線群を各配線要素に分割し、各配線要素の接続元及び接
続先を認識するステップS21、各配線要素の電流の分
岐先が3か所以上であるかどうか判定するステップS2
2と、電流の分岐先が3か所以上である配線要素を平面
的にメッシュ状の区画線に沿って区画し、次いで各区画
に電気抵抗を割り当て、電気抵抗をメッシュ状に接続し
た疑似抵抗網を形成するステップS23と、電流の分岐
先が2か所以下であると判定された配線要素及びステッ
プS23で形成した疑似抵抗網を有する配線要素につい
て抵抗値を算出するステップS24とを有する。
ン手法を組み込んだ半導体集積回路のレイアウト方法を
提供する。 【解決手段】 半導体集積回路の本レイアウト方法のE
Mチェック・シミュレーション用データを作成する手順
では、レイアウトデータに基づき、半導体集積回路の配
線群を各配線要素に分割し、各配線要素の接続元及び接
続先を認識するステップS21、各配線要素の電流の分
岐先が3か所以上であるかどうか判定するステップS2
2と、電流の分岐先が3か所以上である配線要素を平面
的にメッシュ状の区画線に沿って区画し、次いで各区画
に電気抵抗を割り当て、電気抵抗をメッシュ状に接続し
た疑似抵抗網を形成するステップS23と、電流の分岐
先が2か所以下であると判定された配線要素及びステッ
プS23で形成した疑似抵抗網を有する配線要素につい
て抵抗値を算出するステップS24とを有する。
Description
【0001】
【発明の属する技術分野】本発明は、EMチェック・シ
ミュレーションの実行手順を組み込んだ半導体集積回路
のレイアウト方法に関し、更に詳細には、信頼性の高い
EMチェック・シミュレーションの実行手順を組み込
み、欠陥のない配線パターンを備えた半導体集積回路の
レイアウト方法に関するものである。
ミュレーションの実行手順を組み込んだ半導体集積回路
のレイアウト方法に関し、更に詳細には、信頼性の高い
EMチェック・シミュレーションの実行手順を組み込
み、欠陥のない配線パターンを備えた半導体集積回路の
レイアウト方法に関するものである。
【0002】
【従来の技術】エレクトロマイグレーション(以下EM
と称する)チェックは、半導体集積回路、例えばLSI
の寿命を算出する有力な方法として多用されている。E
Mとは、金属に大電流ストレス(105 A/cm2 程度)
を与えたときに、金属原子が移動する現象を言い、これ
により配線の劣化が生じて、配線の信頼性及びICの寿
命を左右する要因となる。LSIの高集積化に伴って、
Al配線が細くなるとともにAl配線に流れる電流が大き
くなっているために、EMは大きな問題となっている。
EMは、温度勾配、電流密度、金属中の不純物、配線
幅、グレーンサイズ、配線上の保護膜の有無などに依存
すると言われている。
と称する)チェックは、半導体集積回路、例えばLSI
の寿命を算出する有力な方法として多用されている。E
Mとは、金属に大電流ストレス(105 A/cm2 程度)
を与えたときに、金属原子が移動する現象を言い、これ
により配線の劣化が生じて、配線の信頼性及びICの寿
命を左右する要因となる。LSIの高集積化に伴って、
Al配線が細くなるとともにAl配線に流れる電流が大き
くなっているために、EMは大きな問題となっている。
EMは、温度勾配、電流密度、金属中の不純物、配線
幅、グレーンサイズ、配線上の保護膜の有無などに依存
すると言われている。
【0003】ここで、図4を参照して、EMチェック・
シミュレーションの実行を組み込んだレイアウト設計の
一般的な作業手順を説明する。図4(a)に示すよう
に、先ず、ステップS11で、半導体集積回路(以下、
ICと言う)のレイアウト設計を行う。次いで、ステッ
プS12では、ステップS11でレイアウト設計した結
果として得た配線パターンのデータベース、例えばマス
クパターンのデータベースから、配線に関するデータを
読み出し、EMチェック・シミュレーションを実行する
ために必要なデータを作成する。ステップS13で、E
Mチェック・シミュレーションを実行する。ステップS
14では、EMチェック・シミュレーションで得た結果
の良否を判定する。シミュレーション結果が合格であれ
ば、この段階でレイアウトの作業手順は終了し、シミュ
レーション結果が不良であれば、再度、上記レイアウト
設計をやり直すために、ステップS11に戻る。
シミュレーションの実行を組み込んだレイアウト設計の
一般的な作業手順を説明する。図4(a)に示すよう
に、先ず、ステップS11で、半導体集積回路(以下、
ICと言う)のレイアウト設計を行う。次いで、ステッ
プS12では、ステップS11でレイアウト設計した結
果として得た配線パターンのデータベース、例えばマス
クパターンのデータベースから、配線に関するデータを
読み出し、EMチェック・シミュレーションを実行する
ために必要なデータを作成する。ステップS13で、E
Mチェック・シミュレーションを実行する。ステップS
14では、EMチェック・シミュレーションで得た結果
の良否を判定する。シミュレーション結果が合格であれ
ば、この段階でレイアウトの作業手順は終了し、シミュ
レーション結果が不良であれば、再度、上記レイアウト
設計をやり直すために、ステップS11に戻る。
【0004】ここで、図4(b)を参照して、ステップ
S12で行うシミュレーション用データの従来の作成手
順を関し、更に詳細に説明する。先ず、ステップS21
で、ステップS11で作成したICの配線パターン及び
配線のレイアウトデータをデータベースから読み出し、
配線群を各配線要素に分割する。次いで、ステップS2
4で、分割された各配線要素について抵抗値を算出し、
図6に示すようなネットリストとして算出結果を出力す
る。
S12で行うシミュレーション用データの従来の作成手
順を関し、更に詳細に説明する。先ず、ステップS21
で、ステップS11で作成したICの配線パターン及び
配線のレイアウトデータをデータベースから読み出し、
配線群を各配線要素に分割する。次いで、ステップS2
4で、分割された各配線要素について抵抗値を算出し、
図6に示すようなネットリストとして算出結果を出力す
る。
【0005】ここで、例を挙げ、図5を参照してステッ
プS21を更に詳細に説明する。例に挙げた事例の配線
パターンは、図5(a)に示すように、配線A、B、C
及びDの配線群からなり、配線A、B及びCは、それぞ
れ、その一端で配線Dに接続した構成になっている。先
ず、ステップS21で、図5(b)に示すように、配線
群A〜Dを各配線要素A、B、C及びDに分割する。分
割された配線要素A、B及びCは、それぞれ、一端で、
4個、2個及び3個のコンタクトを介して配線要素Dに
接続している。従来の手順では、配線要素A、B及びC
は、それぞれ、図5(c)に示すような等価回路で、配
線要素Dに接続されているものと見なされ、ステップS
24では、この等価回路に基づいて、各配線要素の抵抗
値が算出され、ネットリストとして出力される。また、
更に詳しく解析すれば、配線要素A、B、C及びD間
で、電流は、9個のコンタクトを経由して流れているに
もかかわらず、従来のEMチェック・シミュレーション
では、電流が配線要素A〜Cの3方向から配線要素Dに
流れ込み、1点に集中しているものとして扱われ、シミ
ュレーションされていた。
プS21を更に詳細に説明する。例に挙げた事例の配線
パターンは、図5(a)に示すように、配線A、B、C
及びDの配線群からなり、配線A、B及びCは、それぞ
れ、その一端で配線Dに接続した構成になっている。先
ず、ステップS21で、図5(b)に示すように、配線
群A〜Dを各配線要素A、B、C及びDに分割する。分
割された配線要素A、B及びCは、それぞれ、一端で、
4個、2個及び3個のコンタクトを介して配線要素Dに
接続している。従来の手順では、配線要素A、B及びC
は、それぞれ、図5(c)に示すような等価回路で、配
線要素Dに接続されているものと見なされ、ステップS
24では、この等価回路に基づいて、各配線要素の抵抗
値が算出され、ネットリストとして出力される。また、
更に詳しく解析すれば、配線要素A、B、C及びD間
で、電流は、9個のコンタクトを経由して流れているに
もかかわらず、従来のEMチェック・シミュレーション
では、電流が配線要素A〜Cの3方向から配線要素Dに
流れ込み、1点に集中しているものとして扱われ、シミ
ュレーションされていた。
【0006】そして、シミュレーション結果は、図6に
示すようなネットリストとして出力されている。図6に
示したネットリスト中、6−1は抵抗素子の識別番号、
6−2は接続ノード番号1、6−3は接続ノード番号、
6−4は抵抗値、6−5は配線層番号、6−6は最小配
線幅、6−7は隣接配線図形と切辺の幅1、6−8は隣
接図形と切辺の幅2、6−9はコンタクトホールの面
積、6−10はコンタクトホールの周囲長、6−11は
従来手順を用いた場合に3個の抵抗素子が1つのノード
に接続している例、及び6−12は3個の抵抗素子が接
続されるノード番号をそれぞれ示している。
示すようなネットリストとして出力されている。図6に
示したネットリスト中、6−1は抵抗素子の識別番号、
6−2は接続ノード番号1、6−3は接続ノード番号、
6−4は抵抗値、6−5は配線層番号、6−6は最小配
線幅、6−7は隣接配線図形と切辺の幅1、6−8は隣
接図形と切辺の幅2、6−9はコンタクトホールの面
積、6−10はコンタクトホールの周囲長、6−11は
従来手順を用いた場合に3個の抵抗素子が1つのノード
に接続している例、及び6−12は3個の抵抗素子が接
続されるノード番号をそれぞれ示している。
【0007】EMチェックのシミュレーションとは、実
際には、ネットリスト上の「電流密度」を計算する作業
である。「電流密度」は、「流れる電流の量」と「配線
抵抗」等により決定され、シミュレーションの精度を左
右する。このうち、「配線抵抗」では、電流の流れる
「向き」が1つの大きな要素となる。
際には、ネットリスト上の「電流密度」を計算する作業
である。「電流密度」は、「流れる電流の量」と「配線
抵抗」等により決定され、シミュレーションの精度を左
右する。このうち、「配線抵抗」では、電流の流れる
「向き」が1つの大きな要素となる。
【0008】
【発明が解決しようとする課題】上述のように、ICの
レイアウトデータから得た配線網のデータを解析した結
果、電流の分岐先が3か所以上ある場合には、特に、複
数個のコンタクトを介して1か所の接続を行うような場
合には、電流の向きを特定することができない。例え
ば、図5(a)の事例の場合、配線要素Dに注目する
と、配線要素A、B及びCと配線要素Dとの間では、配
線要素Dから他の配線要素への電流の分岐先が3か所以
上あり、電流の流れを特定し難く、特に複数個のコンタ
クトを介して接続している接続箇所では、更に電流の流
れを特定することが難しい。そこで、従来のEMチェッ
ク・シミュレーションでは、電流の合流点又は分岐点
は、仮に分岐先が3か所以上ある場合でも、1つの大き
なノードとして取り扱われていた。
レイアウトデータから得た配線網のデータを解析した結
果、電流の分岐先が3か所以上ある場合には、特に、複
数個のコンタクトを介して1か所の接続を行うような場
合には、電流の向きを特定することができない。例え
ば、図5(a)の事例の場合、配線要素Dに注目する
と、配線要素A、B及びCと配線要素Dとの間では、配
線要素Dから他の配線要素への電流の分岐先が3か所以
上あり、電流の流れを特定し難く、特に複数個のコンタ
クトを介して接続している接続箇所では、更に電流の流
れを特定することが難しい。そこで、従来のEMチェッ
ク・シミュレーションでは、電流の合流点又は分岐点
は、仮に分岐先が3か所以上ある場合でも、1つの大き
なノードとして取り扱われていた。
【0009】この結果、ネットリスト上で電流が1ヶ所
に集中しているので、EMチェック・シミュレーション
では、その箇所の電流密度が高いと、誤判断してしまう
ことが多かった。即ち、EMチェック・シミュレーショ
ンの結果、出力される電流密度のリスト上位に上述した
ノードが列挙され、真に電流密度の高いノードが埋もれ
て検出できないという問題が発生していた。例えば、1
00kゲートクラスの半導体集積回路を対象にして、シ
ミュレーションによることなく、配線群のEMチェック
を厳密な計算手法で計算したところ、あるノードの真の
電流密度は期待値として100であった。一方、対応す
る箇所について、上述した従来手法によりEMチェック
・シミュレーションを実行して得た電流密度は、120
という結果になり、約20%の誤差が含まれることが判
った。
に集中しているので、EMチェック・シミュレーション
では、その箇所の電流密度が高いと、誤判断してしまう
ことが多かった。即ち、EMチェック・シミュレーショ
ンの結果、出力される電流密度のリスト上位に上述した
ノードが列挙され、真に電流密度の高いノードが埋もれ
て検出できないという問題が発生していた。例えば、1
00kゲートクラスの半導体集積回路を対象にして、シ
ミュレーションによることなく、配線群のEMチェック
を厳密な計算手法で計算したところ、あるノードの真の
電流密度は期待値として100であった。一方、対応す
る箇所について、上述した従来手法によりEMチェック
・シミュレーションを実行して得た電流密度は、120
という結果になり、約20%の誤差が含まれることが判
った。
【0010】これでは、EMチェック・シミュレーショ
ンの結果に基づいて半導体集積回路のレイアウト設計手
順をやり直す意義がなくなり、欠陥のない半導体集積回
路をレイアウトすることが実際的にはできなくなる。そ
こで、本発明の目的は、信頼性の高いEMチェック・シ
ミュレーション手法を組み込んだ半導体集積回路のレイ
アウト方法を提供することである。
ンの結果に基づいて半導体集積回路のレイアウト設計手
順をやり直す意義がなくなり、欠陥のない半導体集積回
路をレイアウトすることが実際的にはできなくなる。そ
こで、本発明の目的は、信頼性の高いEMチェック・シ
ミュレーション手法を組み込んだ半導体集積回路のレイ
アウト方法を提供することである。
【0011】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体集積回路のレイアウト方法は、
半導体集積回路のレイアウト設計手順と、EMチェック
・シミュレーション用データを作成する手順と、EMチ
ェック・シミュレーションを実行する手順と、EMチェ
ック・シミュレーションを実行して得た結果が不良であ
れば、元のレイアウト設計手順に戻る手順とを備える半
導体集積回路のレイアウト方法において、EMチェック
・シミュレーション用データを作成する手順が、予め作
成された半導体集積回路のレイアウトデータを読み出
し、レイアウトデータに基づき、半導体集積回路の配線
パターンを構成する配線群を各配線要素に分割し、各配
線要素の接続元及び接続先を認識する第1ステップと、
認識した各配線要素の接続元及び接続先に基づき、各配
線要素の電流の分岐先が3か所以上であるかどうか判定
する第2のステップと、第2のステップで電流の分岐先
が3か所以上であると判定した配線要素を平面的にメッ
シュ状の区画線に沿って区画し、次いで各区画に電気抵
抗を割り当て、かつ割り当てた電気抵抗をメッシュ状に
接続した疑似抵抗網を形成する第3のステップと、第2
のステップで電流の分岐先が2か所以下であると判定さ
れた配線要素及び第3のステップで形成した疑似抵抗網
を有する配線要素について、それぞれ、抵抗値を算出す
る第4のステップとを有することを特徴としている。
に、本発明に係る半導体集積回路のレイアウト方法は、
半導体集積回路のレイアウト設計手順と、EMチェック
・シミュレーション用データを作成する手順と、EMチ
ェック・シミュレーションを実行する手順と、EMチェ
ック・シミュレーションを実行して得た結果が不良であ
れば、元のレイアウト設計手順に戻る手順とを備える半
導体集積回路のレイアウト方法において、EMチェック
・シミュレーション用データを作成する手順が、予め作
成された半導体集積回路のレイアウトデータを読み出
し、レイアウトデータに基づき、半導体集積回路の配線
パターンを構成する配線群を各配線要素に分割し、各配
線要素の接続元及び接続先を認識する第1ステップと、
認識した各配線要素の接続元及び接続先に基づき、各配
線要素の電流の分岐先が3か所以上であるかどうか判定
する第2のステップと、第2のステップで電流の分岐先
が3か所以上であると判定した配線要素を平面的にメッ
シュ状の区画線に沿って区画し、次いで各区画に電気抵
抗を割り当て、かつ割り当てた電気抵抗をメッシュ状に
接続した疑似抵抗網を形成する第3のステップと、第2
のステップで電流の分岐先が2か所以下であると判定さ
れた配線要素及び第3のステップで形成した疑似抵抗網
を有する配線要素について、それぞれ、抵抗値を算出す
る第4のステップとを有することを特徴としている。
【0012】複数個の配線要素1、2〜Nが一つの配線
要素Xと接続されている例について分岐先の数を勘定す
る場合、本発明方法で、配線要素Xの電位が他の配線要
素1、2〜N配線要素Xより高いと仮定して、分岐先を
勘定する。よって、配線要素Xから出る電流の分岐先は
N個となる。
要素Xと接続されている例について分岐先の数を勘定す
る場合、本発明方法で、配線要素Xの電位が他の配線要
素1、2〜N配線要素Xより高いと仮定して、分岐先を
勘定する。よって、配線要素Xから出る電流の分岐先は
N個となる。
【0013】好適には、第4ステップでは、算出した抵
抗値をネットリストとして出力する。また、疑似抵抗網
を構成する各抵抗を結ぶノードが、各一の区画の中央と
各一の区画と一の区画に隣接する区画と間の区画線の中
央に設けられているように疑似抵抗網を構成する。更に
は、配線要素が接続先で複数個のコンタクトを介して別
の配線要素に接続されているとき、疑似抵抗網を構成す
る各電気抵抗を結ぶノードとノードとの距離がコンタク
ト間の距離のうちの最短距離に等しくなるように設定
し、各コンタクトと接続するノードを指定し、かつコン
タクト及びノードを介して配線要素を接続している疑似
抵抗網を形成する。
抗値をネットリストとして出力する。また、疑似抵抗網
を構成する各抵抗を結ぶノードが、各一の区画の中央と
各一の区画と一の区画に隣接する区画と間の区画線の中
央に設けられているように疑似抵抗網を構成する。更に
は、配線要素が接続先で複数個のコンタクトを介して別
の配線要素に接続されているとき、疑似抵抗網を構成す
る各電気抵抗を結ぶノードとノードとの距離がコンタク
ト間の距離のうちの最短距離に等しくなるように設定
し、各コンタクトと接続するノードを指定し、かつコン
タクト及びノードを介して配線要素を接続している疑似
抵抗網を形成する。
【0014】本発明によれば、電流が分岐する電流分岐
点を有する配線要素をコンタクト数などに応じてメッシ
ュ状に再分割し、かつ疑似抵抗網を想定して、電流の流
れを実際の現象に則して分散させることにより、EMチ
ェック・シミュレーションを実行したときに、誤った擬
似的な電流集中情報を出力しないようにできる。これに
より、真に電流密度の高いノードを埋もれさせることな
く確実に検出することができる。即ち、複数本の配線が
合流する合流部分で発生する疑似エラーの発生を低減し
て、信頼性の高いEMチェック・シミュレーション結果
を得ることのできる。
点を有する配線要素をコンタクト数などに応じてメッシ
ュ状に再分割し、かつ疑似抵抗網を想定して、電流の流
れを実際の現象に則して分散させることにより、EMチ
ェック・シミュレーションを実行したときに、誤った擬
似的な電流集中情報を出力しないようにできる。これに
より、真に電流密度の高いノードを埋もれさせることな
く確実に検出することができる。即ち、複数本の配線が
合流する合流部分で発生する疑似エラーの発生を低減し
て、信頼性の高いEMチェック・シミュレーション結果
を得ることのできる。
【0015】
【発明の実施の形態】以下に、実施形態例を挙げ、添付
図面を参照して、本発明の実施の形態を具体的かつ詳細
に説明する。本発明に係る半導体集積回路のレイアウト
方法では、信頼の高いEMチェック・シミュレーション
結果を得るために、実際の電流流れ現象に則したシミュ
レーション用データを作成している。図1を参照して、
本発明に係る半導体集積回路のレイアウト方法の実行を
説明する。先ず、従来の方法と同様にして、図1(a)
に示すように、先ず、ステップS11で、半導体集積回
路(以下、ICと言う)のレイアウト設計を行い、ステ
ップS12に移行し、EMチェック・シミュレーション
を実行するために必要なデータを作成する。次いで、ス
テップS13では、作成したデータに基づいて、EMチ
ェック・シミュレーションを実行し、ステップS14に
移行するステップS14では、EMチェック・シミュレ
ーションで得た結果の良否を判定する。シミュレーショ
ン結果が合格であれば、この段階で半導体集積回路のレ
イアウトの作業手順は終了し、シミュレーション結果が
不良であれば、再度、上記レイアウト設計をやり直すた
めに、ステップS11に戻る。
図面を参照して、本発明の実施の形態を具体的かつ詳細
に説明する。本発明に係る半導体集積回路のレイアウト
方法では、信頼の高いEMチェック・シミュレーション
結果を得るために、実際の電流流れ現象に則したシミュ
レーション用データを作成している。図1を参照して、
本発明に係る半導体集積回路のレイアウト方法の実行を
説明する。先ず、従来の方法と同様にして、図1(a)
に示すように、先ず、ステップS11で、半導体集積回
路(以下、ICと言う)のレイアウト設計を行い、ステ
ップS12に移行し、EMチェック・シミュレーション
を実行するために必要なデータを作成する。次いで、ス
テップS13では、作成したデータに基づいて、EMチ
ェック・シミュレーションを実行し、ステップS14に
移行するステップS14では、EMチェック・シミュレ
ーションで得た結果の良否を判定する。シミュレーショ
ン結果が合格であれば、この段階で半導体集積回路のレ
イアウトの作業手順は終了し、シミュレーション結果が
不良であれば、再度、上記レイアウト設計をやり直すた
めに、ステップS11に戻る。
【0016】本発明では、ステップS12で行うシミュ
レーション用データの作成方法が従来とは異なっている
ので、図1(b)を参照して、以下に、更に詳細にステ
ップS12を説明する。先ず、ステップS21では、ス
テップS11で作成した半導体集積回路のレイアウトデ
ータを従来と同様に読み出し、配線群を各配線要素に分
割し、ステップS22に移行する。ステップS22で
は、分割された配線要素の電流の分岐先が3以上である
かどうか判定する。分岐先が3以上であれば、ステップ
S23に移行し、分岐先が2以下であれば、ステップS
23を飛ばしてステップS24に移行する。ステップS
23では、電流の分岐先が3か所以上であると判定した
配線要素を平面的にメッシュ状の区画線に沿って区画
し、次いで各区画に電気抵抗を割り当て、割り当てた電
気抵抗をメッシュ状に接続した疑似抵抗網を形成する。
ステップS24では、ステップS22からの配線要素及
びステップS23からの疑似抵抗網を有する配線要素の
配線抵抗、配線幅等のパラメータを算出し、EMチェッ
ク用の入力データを自動で精度よく生成し、EMチェッ
クにおける疑似エラーの発生を低減できるデータを出力
する。データは、例えばネットリストとして出力され
る。
レーション用データの作成方法が従来とは異なっている
ので、図1(b)を参照して、以下に、更に詳細にステ
ップS12を説明する。先ず、ステップS21では、ス
テップS11で作成した半導体集積回路のレイアウトデ
ータを従来と同様に読み出し、配線群を各配線要素に分
割し、ステップS22に移行する。ステップS22で
は、分割された配線要素の電流の分岐先が3以上である
かどうか判定する。分岐先が3以上であれば、ステップ
S23に移行し、分岐先が2以下であれば、ステップS
23を飛ばしてステップS24に移行する。ステップS
23では、電流の分岐先が3か所以上であると判定した
配線要素を平面的にメッシュ状の区画線に沿って区画
し、次いで各区画に電気抵抗を割り当て、割り当てた電
気抵抗をメッシュ状に接続した疑似抵抗網を形成する。
ステップS24では、ステップS22からの配線要素及
びステップS23からの疑似抵抗網を有する配線要素の
配線抵抗、配線幅等のパラメータを算出し、EMチェッ
ク用の入力データを自動で精度よく生成し、EMチェッ
クにおける疑似エラーの発生を低減できるデータを出力
する。データは、例えばネットリストとして出力され
る。
【0017】例えば、100kゲートクラスの半導体集
積回路を対象にして電流密度の期待値を100とした場
合に、本発明のEMチェック・シミュレーションを実行
すると、電流密度が102〜103という結果を得るこ
とができ、手作業で厳密にEMチェックした場合と、ほ
ぼ同レベルの電流密度情報を自動的に精度良く生成する
ことが可能となり、EMチェックにおける疑似エラーの
発生を低減することができる。また、同じ配線パターン
の配線群をシミュレーション対象として、従来手順に従
って得た電流密度情報が図8(a)に、本発明方法の手
順に従って得た電流密度情報が図8(b)に示されてい
る。図8(a)と図8(b)との比較から判るように、
従来手順による場合には電流密度が高い抵抗素子(例え
ば最上列の抵抗素子)であっても、本発明方法の手順を
使用することにより、実際には電流密度が低いことが判
る。
積回路を対象にして電流密度の期待値を100とした場
合に、本発明のEMチェック・シミュレーションを実行
すると、電流密度が102〜103という結果を得るこ
とができ、手作業で厳密にEMチェックした場合と、ほ
ぼ同レベルの電流密度情報を自動的に精度良く生成する
ことが可能となり、EMチェックにおける疑似エラーの
発生を低減することができる。また、同じ配線パターン
の配線群をシミュレーション対象として、従来手順に従
って得た電流密度情報が図8(a)に、本発明方法の手
順に従って得た電流密度情報が図8(b)に示されてい
る。図8(a)と図8(b)との比較から判るように、
従来手順による場合には電流密度が高い抵抗素子(例え
ば最上列の抵抗素子)であっても、本発明方法の手順を
使用することにより、実際には電流密度が低いことが判
る。
【0018】実施形態例1 本実施形態例は、図1(b)に示したシミュレーション
用データ作成フローを図2(a)に示す配線群に適用し
た、本発明に係る半導体集積回路のレイアウト方法の例
である。本実施形態例の半導体集積回路の配線群は、図
2(a)に示すように、配線A〜Cと、配線A〜Cとそ
れぞれコンタクトを介して接続された配線Dとから構成
されている。そこで、図2(a)に示す配線群にシミュ
レーション用データ作成フローを適用し、ステップS2
1で、この配線群を、図2(b)に示すように、配線要
素A〜Dに分割する。図2(b)に示す配線要素Dは、
電流の分岐先として配線要素A〜Cの3ヶ所を有する配
線要素であるから、ステップS23に移行する。ステッ
プS23では、図2(c)に示すように、配線要素Dを
メッシュ状の区画線に沿って区画し、各区画の中央と区
画同士の間の区画線の中央にノードを配置し、ノードと
ノードとの間に電気抵抗を割り当て、割り当てた電気抵
抗をノードを介してメッシュ状に接続した疑似抵抗網を
形成する。よって、図2(a)に示す配線群は、図2
(d)に示すような、配線要素Dの疑似抵抗網と配線要
素A〜Cを接続した等価回路となる。即ち、電流合流点
Dは、シミュレーション上で、ノードD1、D3及びD
12から構成される疑似抵抗網として処理される。即
ち、配線図形AはD1で、配線図形BはD3で、配線図
形CはD12でそれぞれ配線要素Dに接続されたものと
見なされ、電流が分散して流れるという実際の現象に則
して処理される。ステップS24では、図2(d)に示
すような等価回路に基づいて、各配線要素A〜Dの抵抗
値を計算し、その結果はネットリストとして出力され
る。
用データ作成フローを図2(a)に示す配線群に適用し
た、本発明に係る半導体集積回路のレイアウト方法の例
である。本実施形態例の半導体集積回路の配線群は、図
2(a)に示すように、配線A〜Cと、配線A〜Cとそ
れぞれコンタクトを介して接続された配線Dとから構成
されている。そこで、図2(a)に示す配線群にシミュ
レーション用データ作成フローを適用し、ステップS2
1で、この配線群を、図2(b)に示すように、配線要
素A〜Dに分割する。図2(b)に示す配線要素Dは、
電流の分岐先として配線要素A〜Cの3ヶ所を有する配
線要素であるから、ステップS23に移行する。ステッ
プS23では、図2(c)に示すように、配線要素Dを
メッシュ状の区画線に沿って区画し、各区画の中央と区
画同士の間の区画線の中央にノードを配置し、ノードと
ノードとの間に電気抵抗を割り当て、割り当てた電気抵
抗をノードを介してメッシュ状に接続した疑似抵抗網を
形成する。よって、図2(a)に示す配線群は、図2
(d)に示すような、配線要素Dの疑似抵抗網と配線要
素A〜Cを接続した等価回路となる。即ち、電流合流点
Dは、シミュレーション上で、ノードD1、D3及びD
12から構成される疑似抵抗網として処理される。即
ち、配線図形AはD1で、配線図形BはD3で、配線図
形CはD12でそれぞれ配線要素Dに接続されたものと
見なされ、電流が分散して流れるという実際の現象に則
して処理される。ステップS24では、図2(d)に示
すような等価回路に基づいて、各配線要素A〜Dの抵抗
値を計算し、その結果はネットリストとして出力され
る。
【0019】実施形態例2 本実施形態例は、図1(b)に示したシミュレーション
用データ作成フローを図3(a)に示す配線群に適用し
た、本発明に係る半導体集積回路のレイアウト方法の例
である。本実施形態例の半導体集積回路の配線群は、図
3(a)に示すように、配線A〜Cと、配線A〜Cとそ
れぞれコンタクトA1〜A4、B1とB2、C1〜C3
を介して接続された配線Dとから構成されている。そこ
で、図3(a)に示す配線群にシミュレーション用デー
タ作成フローを適用し、ステップS21で、この配線群
を、図3(b)に示すように、配線要素A〜Dに分割す
る。
用データ作成フローを図3(a)に示す配線群に適用し
た、本発明に係る半導体集積回路のレイアウト方法の例
である。本実施形態例の半導体集積回路の配線群は、図
3(a)に示すように、配線A〜Cと、配線A〜Cとそ
れぞれコンタクトA1〜A4、B1とB2、C1〜C3
を介して接続された配線Dとから構成されている。そこ
で、図3(a)に示す配線群にシミュレーション用デー
タ作成フローを適用し、ステップS21で、この配線群
を、図3(b)に示すように、配線要素A〜Dに分割す
る。
【0020】図3(b)に示す配線要素Dは、電流の分
岐先として配線要素A〜Cの3ヶ所を有する配線要素で
あるから、ステップS23に移行する。ステップS23
では、図3(c)に示すように、配線要素Dをメッシュ
状の区画線に沿って区画し、各区画の中央と区画同士の
間の区画線の中央にノードを配置し、ノードとノードと
の間に電気抵抗を割り当て、割り当てた電気抵抗をノー
ドを介してメッシュ状に接続した疑似抵抗網を形成す
る。疑似抵抗網では、疑似抵抗網を構成する各電気抵抗
を結ぶノードとノードの距離がコンタクトとコンタクト
との距離のうちの最短距離とが等しくなるように設定さ
れている。次いで、コンタクトA1〜A4、B1とB
2、及びC1〜C3とノードとの接続を指定することに
より、図3(a)に示す配線群は、図3(d)に示すよ
うな、配線要素Dの疑似抵抗網と配線要素A〜Cのを接
続した等価回路となる。即ち、電流合流点Dは、D1〜
D13から構成される疑似抵抗網として扱われ、配線要
素AのコンタクトA1とA2はD1、コンタクトA3は
D4、コンタクトA4はD6に、また配線要素Bのコン
タクトB1はD3、B2はD8に、配線要素Cのコンタ
クトC1はD13、C2はD12、C3はD11に、そ
れぞれ接続されたものと見なされ、実際の現象に則して
電流の流れが分散される。
岐先として配線要素A〜Cの3ヶ所を有する配線要素で
あるから、ステップS23に移行する。ステップS23
では、図3(c)に示すように、配線要素Dをメッシュ
状の区画線に沿って区画し、各区画の中央と区画同士の
間の区画線の中央にノードを配置し、ノードとノードと
の間に電気抵抗を割り当て、割り当てた電気抵抗をノー
ドを介してメッシュ状に接続した疑似抵抗網を形成す
る。疑似抵抗網では、疑似抵抗網を構成する各電気抵抗
を結ぶノードとノードの距離がコンタクトとコンタクト
との距離のうちの最短距離とが等しくなるように設定さ
れている。次いで、コンタクトA1〜A4、B1とB
2、及びC1〜C3とノードとの接続を指定することに
より、図3(a)に示す配線群は、図3(d)に示すよ
うな、配線要素Dの疑似抵抗網と配線要素A〜Cのを接
続した等価回路となる。即ち、電流合流点Dは、D1〜
D13から構成される疑似抵抗網として扱われ、配線要
素AのコンタクトA1とA2はD1、コンタクトA3は
D4、コンタクトA4はD6に、また配線要素Bのコン
タクトB1はD3、B2はD8に、配線要素Cのコンタ
クトC1はD13、C2はD12、C3はD11に、そ
れぞれ接続されたものと見なされ、実際の現象に則して
電流の流れが分散される。
【0021】ステップS24では、図3(d)に示すよ
うな等価回路に基づいて、各配線要素A〜Dの抵抗値を
計算し、計算結果を図7に示すようなネットリストとし
て出力する。図3(a)の配線群と同じ構成の図5に示
す配線群を対象にして従来の手順でシミュレーションし
た結果である図6の破線で囲んだ部分(6−11)と、
本実施形態例の計算結果を示す図7の破線を囲んだ部分
(7−1)とを対比すれば、本実施形態例のシミュレー
ション結果の精度が高い、即ちより現実的であることが
判る。
うな等価回路に基づいて、各配線要素A〜Dの抵抗値を
計算し、計算結果を図7に示すようなネットリストとし
て出力する。図3(a)の配線群と同じ構成の図5に示
す配線群を対象にして従来の手順でシミュレーションし
た結果である図6の破線で囲んだ部分(6−11)と、
本実施形態例の計算結果を示す図7の破線を囲んだ部分
(7−1)とを対比すれば、本実施形態例のシミュレー
ション結果の精度が高い、即ちより現実的であることが
判る。
【0022】
【発明の効果】本発明によれば、EMチェック・シミュ
レーション用データを作成する際、電流の分岐先が3か
所以上であると判定した配線要素を平面的にメッシュ状
の区画線に沿って区画し、次いで各区画に電気抵抗を割
り当て、次いで割り当てた電気抵抗をメッシュ状に接続
した疑似抵抗網を形成し、疑似抵抗網を有する配線要素
について抵抗値を算出することにより、精度の高いシミ
ュレーション結果を出力できる入力データを作成するこ
とができる。よって、本発明では信頼性の高いEMチェ
ック・シミュレーション結果を得ることができる。本発
明に係る半導体集積回路のレイアウト方法を使用するこ
とにより、例えばLSIのEMチェック用の入力データ
を精度よく自動生成し、EMチェックにおける疑似エラ
ーの発生を低減して、信頼性の高い配線パターンを備え
た半導体集積回路をレイアウトすることができる。
レーション用データを作成する際、電流の分岐先が3か
所以上であると判定した配線要素を平面的にメッシュ状
の区画線に沿って区画し、次いで各区画に電気抵抗を割
り当て、次いで割り当てた電気抵抗をメッシュ状に接続
した疑似抵抗網を形成し、疑似抵抗網を有する配線要素
について抵抗値を算出することにより、精度の高いシミ
ュレーション結果を出力できる入力データを作成するこ
とができる。よって、本発明では信頼性の高いEMチェ
ック・シミュレーション結果を得ることができる。本発
明に係る半導体集積回路のレイアウト方法を使用するこ
とにより、例えばLSIのEMチェック用の入力データ
を精度よく自動生成し、EMチェックにおける疑似エラ
ーの発生を低減して、信頼性の高い配線パターンを備え
た半導体集積回路をレイアウトすることができる。
【図1】図1(a)は本発明に係る半導体集積回路のレ
イアウト方法の作業手順を示すフローチャートであり、
及び図1(b)は図1(a)の半導体集積回路のレイア
ウト方法のステップS12の詳細を示すシミュレーショ
ン用データ作成手順のフローチャートである。
イアウト方法の作業手順を示すフローチャートであり、
及び図1(b)は図1(a)の半導体集積回路のレイア
ウト方法のステップS12の詳細を示すシミュレーショ
ン用データ作成手順のフローチャートである。
【図2】図2(a)は実施形態例1の配線群を示す配線
図形、図2(b)は配線要素分割後の配線図形、図2
(c)は配線要素Dのメッシュ分割を説明する平面図、
及び図2(d)はシミュレーション用の等価回路を示す
図である。
図形、図2(b)は配線要素分割後の配線図形、図2
(c)は配線要素Dのメッシュ分割を説明する平面図、
及び図2(d)はシミュレーション用の等価回路を示す
図である。
【図3】図3(a)は実施形態例2の配線群を示す配線
図形、図3(b)は配線要素分割後の配線図形、図3
(c)は配線要素Dのメッシュ分割を説明する平面図、
及び図3(d)はシミュレーション用の等価回路を示す
図である。
図形、図3(b)は配線要素分割後の配線図形、図3
(c)は配線要素Dのメッシュ分割を説明する平面図、
及び図3(d)はシミュレーション用の等価回路を示す
図である。
【図4】図4(a)は半導体集積回路の従来のレイアウ
ト方法の作業手順を示すフローチャートであり、及び図
4(b)は図4(a)の半導体集積回路のレイアウト方
法のステップS12の詳細を示すシミュレーション用デ
ータ作成手順のフローチャートである。
ト方法の作業手順を示すフローチャートであり、及び図
4(b)は図4(a)の半導体集積回路のレイアウト方
法のステップS12の詳細を示すシミュレーション用デ
ータ作成手順のフローチャートである。
【図5】図5(a)は従来方法による例の配線群を示す
配線図形、図5(b)は配線要素分割後の配線図形、及
び図5(c)はシミュレーション用の等価回路を示す図
である。
配線図形、図5(b)は配線要素分割後の配線図形、及
び図5(c)はシミュレーション用の等価回路を示す図
である。
【図6】従来の半導体集積回路のレイアウト方法中のシ
ミュレーション用データ作成手順により作成したネット
リストである。
ミュレーション用データ作成手順により作成したネット
リストである。
【図7】実施形態例2で本発明に係る半導体集積回路の
レイアウト方法中のシミュレーション用データ作成手順
により作成したネットリストである。
レイアウト方法中のシミュレーション用データ作成手順
により作成したネットリストである。
【図8】図8(a)は、従来手順で作成したネットリス
トから得た電流密度情報例を示し、図8(b)は本発明
方法の手順で作成したネットリストから得た電流密度情
報例を示している。
トから得た電流密度情報例を示し、図8(b)は本発明
方法の手順で作成したネットリストから得た電流密度情
報例を示している。
S11 レイアウト設計手順 S12 シミュレーション用データ作成手順 S13 EMチェック・シミュレーション実行手順 S14 シミュレーション結果判定手順 S21 配線要素分割手順 S22 電流の出入口の個数判定手順 S23 メッシュ分割、疑似抵抗網発生手順 S24 抵抗値算出手順 A〜C 配線図形 D 電流合流点の配線図形 A1〜A4 配線図形Aと電流合流点の配線図形Dをつ
なぐコンタクト図形 B1〜B2 配線図形Bと電流合流点の配線図形Dをつ
なぐコンタクト図形 C1〜C3 配線図形Cと電流合流点の配線図形Dをつ
なぐコンタクト図形 D1〜D13 抵抗の接続ノード 6−1 抵抗素子名 6−2 接続ノード番号1 6−3 接続ノード番号2 6−4 抵抗値 6−5 配線層番号 6−6 最小配線幅 6−7 隣接図形と切辺の幅1 6−8 隣接図形と切辺の幅2 6−9 コンタクトホールの面積 6−10 コンタクトホールの周囲長 6−11 従来技術を用いた場合に3個の抵抗素子が1
つのノードに接続している例 6−12 メッシュ分割の対象となるノード(3個の抵
抗素子がつながるノード) 7−1 本発明を用いて、図形再分割を行った場合の例
(6−12に対応する)
なぐコンタクト図形 B1〜B2 配線図形Bと電流合流点の配線図形Dをつ
なぐコンタクト図形 C1〜C3 配線図形Cと電流合流点の配線図形Dをつ
なぐコンタクト図形 D1〜D13 抵抗の接続ノード 6−1 抵抗素子名 6−2 接続ノード番号1 6−3 接続ノード番号2 6−4 抵抗値 6−5 配線層番号 6−6 最小配線幅 6−7 隣接図形と切辺の幅1 6−8 隣接図形と切辺の幅2 6−9 コンタクトホールの面積 6−10 コンタクトホールの周囲長 6−11 従来技術を用いた場合に3個の抵抗素子が1
つのノードに接続している例 6−12 メッシュ分割の対象となるノード(3個の抵
抗素子がつながるノード) 7−1 本発明を用いて、図形再分割を行った場合の例
(6−12に対応する)
Claims (4)
- 【請求項1】 半導体集積回路のレイアウト設計手順
と、EMチェック・シミュレーション用データを作成す
る手順と、EMチェック・シミュレーションを実行する
手順と、EMチェック・シミュレーションを実行して得
た結果が不良であれば、元のレイアウト設計手順に戻る
手順とを備える半導体集積回路のレイアウト方法におい
て、 EMチェック・シミュレーション用データを作成する手
順が、 予め作成された半導体集積回路のレイアウトデータを読
み出し、読み出したレイアウトデータに基づき、半導体
集積回路の配線パターンを構成する配線群を各配線要素
に分割し、各配線要素の接続元及び接続先を認識する第
1ステップと、 認識した各配線要素の接続元及び接続先に基づき、各配
線要素の電流の分岐先が3か所以上であるかどうか判定
する第2のステップと、 第2のステップで電流の分岐先が3か所以上であると判
定した配線要素を平面的にメッシュ状の区画線に沿って
区画し、次いで各区画に電気抵抗を割り当て、かつ割り
当てた電気抵抗をメッシュ状に接続した疑似抵抗網を形
成する第3のステップと、 第2のステップで電流の分岐先が2か所以下であると判
定された配線要素及び第3のステップで形成した疑似抵
抗網を有する配線要素について、それぞれ、抵抗値を算
出する第4のステップとを有することを特徴とする半導
体集積回路のレイアウト方法。 - 【請求項2】 第4ステップでは、算出した抵抗値をネ
ットリストとして出力することを特徴とする請求項1に
記載の半導体集積回路のレイアウト方法。 - 【請求項3】 疑似抵抗網を構成する各電気抵抗を結ぶ
ノードが、各一の区画の中央と各一の区画と一の区画に
隣接する区画と間の区画線の中央に設けられていること
を特徴とする請求項1又は2に記載の半導体集積回路の
レイアウト方法。 - 【請求項4】 配線要素が接続先で複数個のコンタクト
を介して別の配線要素に接続されているとき、 疑似抵抗網を構成する各電気抵抗を結ぶノードとノード
との距離がコンタクト間の距離のうちの最短距離に等し
くなるように設定し、各コンタクトと接続するノードを
指定し、かつコンタクト及びノードを介して配線要素を
接続している疑似抵抗網を形成することを特徴とする請
求項1から3のうちのいずれか1項に記載の半導体集積
回路のレイアウト方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9168381A JP3017131B2 (ja) | 1997-06-25 | 1997-06-25 | 半導体集積回路のレイアウト方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9168381A JP3017131B2 (ja) | 1997-06-25 | 1997-06-25 | 半導体集積回路のレイアウト方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1117015A true JPH1117015A (ja) | 1999-01-22 |
JP3017131B2 JP3017131B2 (ja) | 2000-03-06 |
Family
ID=15867055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9168381A Expired - Fee Related JP3017131B2 (ja) | 1997-06-25 | 1997-06-25 | 半導体集積回路のレイアウト方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3017131B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100398850B1 (ko) * | 1999-11-30 | 2003-09-19 | 닛본 덴끼 가부시끼가이샤 | 반도체 집적 회로에 대한 전자기 간섭 시뮬레이션을 위한 전원 모델, 전원 모델을 설계하는 방법, 전자기 간섭 시뮬레이터, 전원 모델 생성용 컴퓨터 프로그램을 저장하는 저장 매체, 및 전원 모델 설계 지원 시스템 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001351919A (ja) | 2000-06-05 | 2001-12-21 | Nec Corp | 配線故障解析方法 |
JP6022181B2 (ja) * | 2012-03-27 | 2016-11-09 | 株式会社ジーダット | 抵抗分布表示装置、プログラム及び記録媒体 |
-
1997
- 1997-06-25 JP JP9168381A patent/JP3017131B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100398850B1 (ko) * | 1999-11-30 | 2003-09-19 | 닛본 덴끼 가부시끼가이샤 | 반도체 집적 회로에 대한 전자기 간섭 시뮬레이션을 위한 전원 모델, 전원 모델을 설계하는 방법, 전자기 간섭 시뮬레이터, 전원 모델 생성용 컴퓨터 프로그램을 저장하는 저장 매체, 및 전원 모델 설계 지원 시스템 |
Also Published As
Publication number | Publication date |
---|---|
JP3017131B2 (ja) | 2000-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8751996B1 (en) | Automatically routing nets according to parasitic constraint rules | |
KR100268211B1 (ko) | 자동화된리던던트비아쌍삽입방법및,리던던트비아쌍을포함하는집적회로및컴퓨터화된설계시스템 | |
US5784289A (en) | Method for estimating routability and congestion in a cell placement fo integrated circuit chip | |
US8788999B1 (en) | Automatic routing system with variable width interconnect | |
US7530040B1 (en) | Automatically routing nets according to current density rules | |
US20060101367A1 (en) | Design method of semiconductor device and semiconductor device | |
JP3183728B2 (ja) | 集積回路解析方法および装置 | |
JPH10270563A (ja) | 集積回路の自動概略配線方法 | |
JPH07321211A (ja) | 半導体集積回路の配線方法 | |
US7216325B2 (en) | Semiconductor device, routing method and manufacturing method of semiconductor device | |
Pecht | Placement and routing of electronic modules | |
US7373628B1 (en) | Method of automatically routing nets using a Steiner tree | |
JP3017131B2 (ja) | 半導体集積回路のレイアウト方法 | |
JP4086816B2 (ja) | Bga部品搭載基板の層数見積もり装置及び方法並びに層数見積もりプログラム | |
US20070204245A1 (en) | Method for accelerating the RC extraction in integrated circuit designs | |
Venkataraman et al. | Determination of yield bounds prior to routing | |
US8336001B2 (en) | Method for improving yield rate using redundant wire insertion | |
JP3560451B2 (ja) | 半導体集積回路のレイアウト方法 | |
JP3548398B2 (ja) | 概略経路決定方法および概略経路決定方式 | |
JPH1065007A (ja) | 半導体集積回路の設計装置および設計方法 | |
JP2940950B2 (ja) | 半導体検証装置 | |
JP2002342401A (ja) | 半導体集積回路の自動配線装置とその配線方法及びコンピュータプログラム | |
JP2508227B2 (ja) | 半導体集積回路の概略配線経路決定方法 | |
JP2002215704A (ja) | モジュールの端子位置決定方法及び装置 | |
JPH05166929A (ja) | Lsi内セルの配置方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |