JPH11163525A - Manufacture of multilayer wiring board - Google Patents
Manufacture of multilayer wiring boardInfo
- Publication number
- JPH11163525A JPH11163525A JP32677997A JP32677997A JPH11163525A JP H11163525 A JPH11163525 A JP H11163525A JP 32677997 A JP32677997 A JP 32677997A JP 32677997 A JP32677997 A JP 32677997A JP H11163525 A JPH11163525 A JP H11163525A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit layer
- wiring circuit
- wiring
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、例えば、多層配線
基板及び半導体素子収納用パッケージなどに適した多層
配線基板とその製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer wiring board suitable for, for example, a multilayer wiring board and a package for accommodating a semiconductor device, and a method of manufacturing the same.
【０００２】[0002]
【従来技術】近年、電子機器は小型化が進んでいるが、
近年携帯情報端末の発達や、コンピューターを持ち運ん
で操作するいわゆるモバイルコンピューティングの普及
によってさらに小型、薄型且つ高精細の多層配線基板が
求められる傾向にある。2. Description of the Related Art In recent years, electronic devices have been reduced in size.
In recent years, with the development of portable information terminals and the spread of so-called mobile computing in which a computer is carried and operated, there is a tendency that a smaller, thinner, and higher-definition multilayer wiring board is required.
【０００３】また、通信機器に代表されるように、高速
動作が求められる電子機器が広く使用されるようになっ
てきた。高速動作が求められるということは、高い周波
数の信号に対し、正確なスイッチングが可能であるなど
多種な要求を含んでいる。そのような電子機器に対応す
るため、高速な動作に適した多層プリント配線板が求め
られている。[0003] Further, electronic devices that require high-speed operation, such as communication devices, have been widely used. The requirement for high-speed operation includes various requirements such as accurate switching of high-frequency signals. In order to cope with such electronic devices, a multilayer printed wiring board suitable for high-speed operation is required.
【０００４】高速な動作を行うためには、配線の長さを
短くし、電気信号の伝播に要する時間を短縮することが
必要である。配線の長さを短縮するために、配線の幅を
細くし、配線の間隙を小さくするという、小型、薄型且
つ高精細の多層配線基板が求められる傾向にある。In order to perform high-speed operation, it is necessary to reduce the length of wiring and shorten the time required for transmitting an electric signal. In order to reduce the length of the wiring, there is a tendency for a small, thin, and high-definition multilayer wiring substrate in which the width of the wiring is reduced and the gap between the wirings is reduced.
【０００５】そのような高密度配線の要求に対応するた
め、製造方法としてはビルドアツプ法が用いられてい
る。この方法は、例えば、絶縁基板表面に銅箔を一面に
接着した後、エッチング等の手段によりパターン化され
た配線回路層が形成された両面銅張ガラスエポキシ基板
などからなるコア基板の表面に、感光性樹脂を塗布し
て、露光現象してバイアホールを具備する絶縁層を形成
した後、その表面に銅メッキを施して、これをレジスト
塗布、エッチング、レジスト除去によりバイアホール導
体および配線回路層を形成する。In order to meet such a demand for high-density wiring, a build-up method is used as a manufacturing method. This method is, for example, after adhering a copper foil to the entire surface of the insulating substrate, on the surface of a core substrate such as a double-sided copper-clad glass epoxy substrate on which a wiring circuit layer patterned by means such as etching is formed, After applying a photosensitive resin to form an insulating layer having via holes by an exposure phenomenon, copper plating is applied to the surface of the insulating layer, and the resultant is coated with a resist, etched, and the resist is removed to form a via-hole conductor and a wiring circuit layer. To form
【０００６】その後、上記と同様にして、前記感光性樹
脂の塗布、バイアホールの形成、メッキによるバイアホ
ール導体、配線回路層を繰り返して多層化して多層配線
層を形成した後、最終的に、ドリル等により多層配線層
からコア基板を貫通するスルーホールを形成して、その
ホール内にメッキ層を形成して異なる層間の配線回路層
を接続したものである。Thereafter, in the same manner as described above, the photosensitive resin is applied, the via hole is formed, the via hole conductor and the wiring circuit layer are repeatedly formed by plating to form a multilayer wiring layer. A through hole is formed through a core substrate from a multilayer wiring layer by a drill or the like, and a plating layer is formed in the hole to connect wiring circuit layers between different layers.
【０００７】なお、この時に用いられる両面銅張ガラス
エポキシ基板としては、ガラス織布または不織布内にエ
ポキシ樹脂を含浸させたものが最も一般に使用されてい
る。[0007] As the double-sided copper-clad glass epoxy substrate used at this time, a glass woven fabric or nonwoven fabric impregnated with an epoxy resin is most commonly used.
【０００８】[0008]
【発明が解決しようとする課題】しかし、近年、ビルド
アップ法の普及に伴いその問題も明らかになってきた。
それは表面の平滑性が劣るという問題である。感光性樹
脂が液状の場合にはコア基板表面の凹凸がビルドアップ
された多層配線層表面にまで反映され、完成品の表面に
も凹凸が形成されてしまうのである。今後、フリップチ
ップ等のシリコンチップを基板表面にて直接接続するＤ
ＣＡ法がシリコンチップ実装の主流になると予測される
ているが、このような表面に凹凸のある基板ではＤＣＡ
法による実装を行うことができないという問題があっ
た。However, in recent years, the problem has been clarified with the spread of the build-up method.
It is a problem that surface smoothness is poor. When the photosensitive resin is in a liquid state, the irregularities on the surface of the core substrate are reflected even on the surface of the multilayer wiring layer that has been built up, and irregularities are formed on the surface of the finished product. In the future, silicon chips such as flip chips will be directly connected on the substrate surface.
The CA method is expected to be the mainstream of silicon chip mounting, but DCA is required for such a substrate having an uneven surface.
There was a problem that implementation by the law could not be performed.
【０００９】また、近年では感光性樹脂に代えて樹脂付
き銅箔を使用し、この樹脂付き銅箔を基板上に積層する
ビルドアップ法も開発されている。この方法の場合、通
常の基板では回路部分が凸となっているため回路部に空
隙が生じ、その部分で絶縁不良が生じる等の問題があっ
た。In recent years, a build-up method has been developed in which a copper foil with a resin is used instead of a photosensitive resin, and the copper foil with a resin is laminated on a substrate. In the case of this method, there is a problem that a circuit portion is convex in a normal substrate, so that a gap is formed in the circuit portion, and insulation failure occurs in the portion.
【００１０】さらに、コア基板の表面に感光性樹脂から
なる絶縁層を積層するする方法においても、通常のコア
基板表面の配線回路層は、絶縁基板表面に対して、凸と
なっているため、単層基板をその上に積層した場合に
は、凸となっている配線回路層の周囲に必然的に空隙が
生じその部分で絶縁不良が生じる等の問題があった。Further, in the method of laminating an insulating layer made of a photosensitive resin on the surface of the core substrate, the usual wiring circuit layer on the surface of the core substrate is convex with respect to the surface of the insulating substrate. When a single-layer substrate is laminated thereon, there is a problem that a void is inevitably formed around the protruding wiring circuit layer and insulation failure occurs at that portion.
【００１１】本発明は、上記のような従来のビルドアッ
プ法における課題を解決することを目的とするものであ
り、具体的には、コア基板表面にビルドアップ法により
形成された多層配線層を具備する多層配線基板の表面平
坦性を向上することのできる製造方法を提供することを
目的とするものである。SUMMARY OF THE INVENTION An object of the present invention is to solve the problems in the conventional build-up method as described above. Specifically, a multilayer wiring layer formed by a build-up method on a core substrate surface is provided. It is an object of the present invention to provide a manufacturing method capable of improving the surface flatness of a multilayer wiring board provided.
【００１２】[0012]
【課題を解決するための手段】本発明者は、上記目的に
対して検討を重ねた結果、ビルドアップ法により多層配
線層を形成するコア基板として、コア基板表面の配線回
路層の表面粗さを特定以上に粗くするとともに、配線回
路層を絶縁基板表面から所定量くぼませることにより、
上記目的が達成されることを見いだし、本発明に至っ
た。The inventor of the present invention has studied the above object, and as a result, as a core substrate on which a multilayer wiring layer is formed by a build-up method, the surface roughness of a wiring circuit layer on the surface of the core substrate is considered. By roughening the wiring circuit layer from the surface of the insulating substrate by a predetermined amount,
The inventors have found that the above-mentioned object is achieved, and have reached the present invention.
【００１３】即ち、本発明の多層配線基板の製造方法
は、絶縁基板表面に配線回路層が被着形成されたコア基
板の表面に、感光性樹脂を含有する絶縁層と配線回路層
とを順次積層して多層配線層を形成してなる多層配線基
板の製造方法において、前記コア基板表面の配線回路層
の表面粗さ（Ｒａ）が１００ｎｍ以上であり、且つ該配
線回路層が前記絶縁基板表面から０．１〜１０μｍくぼ
んで形成されていることを特徴とするものであり、さら
には、前記コア基板表面の配線回路層が、金属箔から形
成されていること、前記コア基板は、軟質状態の絶縁基
板前駆体の表面に、フィルム表面に形成された金属箔か
らなる配線回路層を圧着、転写して前記絶縁基板前駆体
表面に前記配線回路層を埋め込んだ後、該配線回路層の
表面をエッチング処理して作製されることを特徴とする
ものである。That is, according to the method of manufacturing a multilayer wiring board of the present invention, an insulating layer containing a photosensitive resin and a wiring circuit layer are sequentially formed on the surface of a core substrate having a wiring circuit layer adhered to the surface of the insulating substrate. In the method for manufacturing a multilayer wiring board formed by laminating a multilayer wiring layer, the surface roughness (Ra) of the wiring circuit layer on the surface of the core substrate is 100 nm or more, and the wiring circuit layer is formed on the surface of the insulating substrate. Wherein the wiring circuit layer on the surface of the core substrate is formed of a metal foil, and the core substrate is in a soft state. After the wiring circuit layer made of metal foil formed on the film surface is pressed and transferred onto the surface of the insulating substrate precursor to embed the wiring circuit layer on the insulating substrate precursor surface, then the surface of the wiring circuit layer The etching process It is characterized in that is manufactured by.
【００１４】[0014]
【発明の実施の形態】本発明の多層配線基板の製造方法
について図面をもとに説明する。まず、図１は、本発明
におけるコア基板の構造を説明するための概略断面図で
あり、図２は、その表面の要部拡大断面図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for manufacturing a multilayer wiring board according to the present invention will be described with reference to the drawings. First, FIG. 1 is a schematic cross-sectional view for explaining the structure of a core substrate in the present invention, and FIG. 2 is an enlarged cross-sectional view of a main part of the surface.
【００１５】図１において、本発明で用いられるコア基
板１には、絶縁基板２の表面に配線回路層３が被着形成
されたものであり、場合によっては、その絶縁基板２内
に内部配線層４や配線層間を接続するビアホール導体５
を具備していてもよい。Referring to FIG. 1, a core substrate 1 used in the present invention has a wiring circuit layer 3 formed on the surface of an insulating substrate 2. Via hole conductor 5 for connecting layers 4 and wiring layers
May be provided.
【００１６】本発明によれば、このコア基板１における
配線回路層の表面粗さ（Ｒａ）が、ＡＦＭ法による測定
で１００ｎｍ以上、特に３００ｎｍ以上であることが重
要である。これは、配線回路層の表面粗さを高めること
により、ビルドアップ法により形成される多層配線層、
特に絶縁層やビアホール導体を形成するメッキ層との密
着性を高め、電気的接続の信頼性を高めることができる
ためで、この表面粗さ（Ｒａ）が１００ｎｍよりも小さ
いと、後述するビルドアップ法により形成される多層配
線層における絶縁層やメッキ層との接触界面において、
ヒートサイクルやヒートショックによりクラックが生
じ、徐々に分離するといった不具合が生じるためであ
る。According to the present invention, it is important that the surface roughness (Ra) of the wiring circuit layer in the core substrate 1 is 100 nm or more, particularly 300 nm or more as measured by the AFM method. This is because, by increasing the surface roughness of the wiring circuit layer, a multilayer wiring layer formed by a build-up method,
In particular, it is possible to enhance the adhesion to the insulating layer and the plating layer forming the via-hole conductor, thereby improving the reliability of the electrical connection. If the surface roughness (Ra) is smaller than 100 nm, the build-up described later will be performed. In the contact interface with the insulating layer and plating layer in the multilayer wiring layer formed by the method,
This is because cracks occur due to a heat cycle or heat shock, and a problem such as gradual separation occurs.
【００１７】さらに、本発明によれば、この絶縁基板２
表面の配線回路層３は、絶縁基板２の表面に埋設され、
その表面から０．１〜１０μｍへこんでいることが重要
である。これは、コア基板１の配線回路層３とビルドア
ップ法により被着形成した絶縁層の界面が多層配線層の
はがれの起点となるため、この部分をへこませることに
よりビルドアップ法で形成した絶縁層と配線回路層とコ
ア基板のはがれを抑制することができる。Further, according to the present invention, the insulating substrate 2
The wiring circuit layer 3 on the surface is embedded in the surface of the insulating substrate 2,
It is important that the surface is depressed by 0.1 to 10 μm from the surface. This is because the interface between the wiring circuit layer 3 of the core substrate 1 and the insulating layer deposited and formed by the build-up method is a starting point of peeling of the multilayer wiring layer. Peeling of the insulating layer, the wiring circuit layer, and the core substrate can be suppressed.
【００１８】従って、配線回路層のへこみ量が０．１μ
ｍよりも小さい、あるいは配線回路層が絶縁基板表面か
ら突出していると、ビルドアップ法により形成される絶
縁層との間に空隙が形成され、多層配線層の密着不良を
生じたり、配線回路層による凹凸が多層配線層の表面に
まで反映されて、表面の平滑性が失われるためである。
なお、へこみ量が実質的にゼロでは、製造時のバラツキ
等の発生により部分的に配線回路層が凸状となる部分が
発生し、多層配線層表面の平滑性を完全に保証できない
ためである。また、逆にこのへこみ量が１０μｍよりも
大きいと、このへこみによる表面の凹凸が顕著となり、
多層配線層表面にその凹凸が反映される結果となるため
である。好適には、配線回路層のへこみ量は０．５〜４
μｍがよい。Therefore, the dent amount of the wiring circuit layer is 0.1 μm.
If the wiring circuit layer is smaller than m or the wiring circuit layer protrudes from the surface of the insulating substrate, a gap is formed between the wiring layer and the insulating layer formed by the build-up method. This is because the unevenness due to is reflected on the surface of the multilayer wiring layer, and the smoothness of the surface is lost.
If the amount of dent is substantially zero, a part where the wiring circuit layer becomes convex due to the occurrence of variation during manufacturing or the like occurs, and the smoothness of the surface of the multilayer wiring layer cannot be completely guaranteed. . On the other hand, when the amount of the dent is larger than 10 μm, the unevenness of the surface due to the dent becomes remarkable,
This is because the unevenness is reflected on the surface of the multilayer wiring layer. Preferably, the dent amount of the wiring circuit layer is 0.5 to 4
μm is good.
【００１９】上記のようなコア基板は、以下の方法によ
り作製することができる。ここでは、絶縁基板内に内部
配線層やビアホール導体を具備したコア基板の製造方法
について説明する。The core substrate as described above can be manufactured by the following method. Here, a method of manufacturing a core substrate having an internal wiring layer and a via-hole conductor in an insulating substrate will be described.
【００２０】まず、熱硬化性樹脂を含む軟質（未硬化ま
たはＢステージ状態）の絶縁シートを作製する。また、
この絶縁シートには、厚み方向に貫通するスルーホール
を形成し、そのスルーホール内に金属粉末を含む導体ペ
ーストをスクリーン印刷や吸引処理しながら充填して、
バイアホール導体を形成する。First, a soft (uncured or B-stage) insulating sheet containing a thermosetting resin is prepared. Also,
This insulating sheet is formed with a through hole penetrating in the thickness direction, and filled with a conductive paste containing a metal powder in the through hole while performing screen printing or suction processing,
Form via-hole conductors.
【００２１】次に、絶縁シートの表面に配線回路層を形
成する。配線回路層を形成する方法としては、１）絶縁
シートの表面に金属箔を貼り付けるか、メッキにより全
面に金属層を形成した後、エッチング処理して回路パタ
ーンを形成する方法、２）絶縁シート表面にレジストを
形成して、メッキにより形成する方法、３）転写シート
表面に金属箔を貼り付け、金属箔をエッチング処理して
回路パターンを形成した後、この金属箔からなる回路パ
ターンを絶縁シート表面に転写させる方法、４）導体ペ
ーストをスクリーン印刷法などにより回路パターンに印
刷する方法等が挙げられる。Next, a wiring circuit layer is formed on the surface of the insulating sheet. As a method of forming the wiring circuit layer, 1) a method of forming a circuit pattern by attaching a metal foil to the surface of the insulating sheet or forming a metal layer on the entire surface by plating and then performing an etching process; 2) an insulating sheet 3) A method of forming a resist on the surface and forming the same by plating. 3) A metal foil is attached to the surface of the transfer sheet, and the metal foil is etched to form a circuit pattern. And 4) a method of printing a conductive paste on a circuit pattern by screen printing or the like.
【００２２】本発明によれば、配線回路層を絶縁基板表
面に埋設する上で、３）の方法を採用することが望まし
い。具体的には、軟質状態の絶縁シートに対して、金属
箔による配線回路層が形成された転写シートを配線回路
層が絶縁シート表面に埋設できる１０ｋｇ／ｃｍ2 以上
の圧力で圧着して後、転写シートを剥がすことにより、
絶縁基板表面に対して配線回路層を埋設することができ
る。According to the present invention, it is desirable to employ the method 3) for embedding the wiring circuit layer on the surface of the insulating substrate. Specifically, after a transfer sheet on which a wiring circuit layer made of metal foil is formed is pressed against a soft insulating sheet at a pressure of 10 kg / cm 2 or more at which the wiring circuit layer can be embedded on the surface of the insulating sheet, By peeling off the transfer sheet,
The wiring circuit layer can be embedded in the surface of the insulating substrate.
【００２３】このようにして単層の配線層を形成するこ
とができる。そして、同様にして作製した複数の配線層
を位置合わせして密着した後、絶縁シート中の熱硬化性
樹脂の硬化温度に加熱することにより完全硬化したコア
基板を作製することができる。Thus, a single wiring layer can be formed. Then, a plurality of wiring layers produced in the same manner are aligned and adhered to each other, and then heated to the curing temperature of the thermosetting resin in the insulating sheet, whereby a completely cured core substrate can be produced.
【００２４】本発明によれば、その後、コア基板に対し
て、硫酸、ギ酸あるいは塩酸、所望により過酸化水素を
含んだエッチング液を上記のコア基板にスプレーする
か、またはコア基板をエッチング液中に浸漬して、配線
回路層における導体金属の粒界を選択的にエッチングし
て配線回路層の表面粗さ（Ｒａ）を１００ｎｍ以上に調
整するとともに、配線回路層を浸食して絶縁基板の表面
からわずかに凹ませることができる。この時用いられる
エッチング液としてはｐＨが５〜１が適当であり、その
エッチング液との接触時間は、２０秒〜５分が適当であ
る。According to the present invention, thereafter, the core substrate is sprayed with an etching solution containing sulfuric acid, formic acid or hydrochloric acid and, if desired, hydrogen peroxide, or the core substrate is placed in the etching solution. To adjust the surface roughness (Ra) of the wiring circuit layer to 100 nm or more by selectively etching the grain boundaries of the conductive metal in the wiring circuit layer, and to erode the wiring circuit layer to remove the surface of the insulating substrate. Can be slightly recessed from. The pH of the etchant used at this time is suitably 5 to 1, and the contact time with the etchant is suitably 20 seconds to 5 minutes.
【００２５】上記のコア基板の製造方法において、コア
基板における絶縁基板を形成する絶縁シートは、熱硬化
性有機樹脂、または熱硬化性有機樹脂とフィラーなどの
組成物を混練機や３本ロールなどの手段によって十分に
混合し、これを圧延法、押し出し法、射出法、ドクター
ブレード法などによってシート状に成形する。そして、
所望により熱処理して熱硬化性樹脂を半硬化させる。半
硬化には、樹脂が完全硬化するに十分な温度よりもやや
低い温度に加熱する。In the above method of manufacturing a core substrate, the insulating sheet forming the insulating substrate in the core substrate may be formed by mixing a thermosetting organic resin or a composition of a thermosetting organic resin and a filler with a kneader or a three-roller. And sufficiently formed into a sheet by a rolling method, an extrusion method, an injection method, a doctor blade method, or the like. And
The thermosetting resin is semi-cured by heat treatment if desired. For semi-curing, the resin is heated to a temperature slightly lower than a temperature sufficient to completely cure the resin.
【００２６】絶縁基板を形成する熱硬化性樹脂として
は、絶縁材料としての電気的特性、耐熱性、および機械
的強度を有する熱硬化性樹脂であれば特に限定されるも
のでなく、例えば、アラミド樹脂、フェノール樹脂、エ
ポキシ樹脂、イミド樹脂、フッ素樹脂、フェニレンエー
テル樹脂、ビスマイレイドトリアジン樹脂、ユリア樹
脂、メラミン樹脂、シリコーン樹脂、ウレタン樹脂、不
飽和ポリエステル樹脂、アリル樹脂等が、単独または組
み合わせて使用できる。The thermosetting resin forming the insulating substrate is not particularly limited as long as it is a thermosetting resin having electrical characteristics, heat resistance, and mechanical strength as an insulating material. Resins, phenolic resins, epoxy resins, imide resins, fluororesins, phenylene ether resins, bismaleid triazine resins, urea resins, melamine resins, silicone resins, urethane resins, unsaturated polyester resins, allyl resins, etc., alone or in combination Can be used.
【００２７】また、上記の絶縁基板２中には、配線基板
全体の強度を高めるために、有機樹脂に対してフィラー
を複合化させることもできる。有機樹脂と複合化される
フィラーとしては、ＳｉＯ2 、Ａｌ2 Ｏ3 、ＺｒＯ2 、
ＴｉＯ2 、ＡｌＮ、ＳｉＣ、ＢａＴｉＯ3 、ＳｒＴｉＯ
3 、ゼオライト、ＣａＴｉＯ3 、ほう酸アルミニウム等
の無機質フィラーが好適に用いられる。また、ガラスや
アラミド樹脂からなる不織布、織布などに上記樹脂を含
浸させて用いてもよい。なお、有機樹脂とフィラーと
は、体積比率で１５：８５〜５０：５０の比率で複合化
されるのが適当である。In the insulating substrate 2, a filler can be compounded with an organic resin in order to increase the strength of the entire wiring substrate. As fillers to be composited with the organic resin, SiO 2 , Al 2 O 3 , ZrO 2 ,
TiO 2 , AlN, SiC, BaTiO 3 , SrTiO
3 , inorganic fillers such as zeolite, CaTiO 3 and aluminum borate are preferably used. Further, a nonwoven fabric or a woven fabric made of glass or aramid resin may be used by impregnating the above resin. The organic resin and the filler are preferably compounded in a volume ratio of 15:85 to 50:50.
【００２８】また、コア基板中に内部配線層、ビアホー
ル導体を具備する場合には、上記と同様にして成形され
た絶縁層に対して、スルーホール（バイアホール）を形
成した後、そのスルーホール内に金属粉末からなる金属
ペーストを充填する。これらのホールの形成は、ドリ
ル、パンチング、サンドブラスト、あるいは炭酸ガスレ
ーザ、ＹＡＧレーザ、及びエキシマレーザ等の照射によ
る加工など公知の方法が採用される。When an internal wiring layer and a via-hole conductor are provided in the core substrate, a through-hole (via hole) is formed in the insulating layer formed in the same manner as described above, and then the through-hole is formed. The inside is filled with a metal paste made of metal powder. A well-known method such as drilling, punching, sandblasting, or processing by irradiation with a carbon dioxide gas laser, a YAG laser, an excimer laser, or the like is used to form these holes.
【００２９】一方、スルーホールに充填される金属ペー
ストは、銅粉末、銀粉末、銀被覆銅粉末、銅銀合金など
の、平均粒径が０．５〜５０μｍの金属粉末を含む。金
属粉末の平均粒径が０．５μｍよりも小さいと、金属粉
末同士の接触抵抗が増加してスルーホール導体の抵抗が
高くなる傾向にあり、５０μｍを越えるとスルーホール
導体の低抵抗化が難しくなる傾向にある。On the other hand, the metal paste filled in the through holes includes metal powder having an average particle size of 0.5 to 50 μm, such as copper powder, silver powder, silver-coated copper powder, and copper-silver alloy. If the average particle size of the metal powder is smaller than 0.5 μm, the contact resistance between the metal powders increases and the resistance of the through-hole conductor tends to increase. If the average particle size exceeds 50 μm, it is difficult to reduce the resistance of the through-hole conductor. Tend to be.
【００３０】また、ペースト中に添加される溶剤として
は、用いる結合用有機樹脂が溶解可能な溶剤であればよ
く、例えば、イソプロピルアルコール、テルピネオー
ル、２−オクタノール、ブチルカルビトールアセテート
等が用いられる。The solvent added to the paste may be any solvent in which the organic resin for binding used can be dissolved, and for example, isopropyl alcohol, terpineol, 2-octanol, butyl carbitol acetate and the like are used.
【００３１】上記の導体ペースト中の結合用有機樹脂と
しては、前述した種々の絶縁シートを構成する有機樹脂
の他、セルロースなども使用される。この有機樹脂は、
前記金属粉末同士を互いに接触させた状態で結合すると
ともに、金属粉末を絶縁シートに接着させる作用をなし
ている。この有機樹脂は、金属ペースト中において、
０．１乃至４０体積％、特に０．３乃至３０体積％の割
合で含有されることが望ましい。これは、樹脂量が０．
１体積％よりも少ないと、金属粉末同士を強固に結合す
ることが難しく、低抵抗金属を絶縁層に強固に接着させ
ることが困難となり、逆に４０体積％を越えると、金属
粉末間に樹脂が介在することになり粉末同士を十分に接
触させることが難しくなり、スルーホール導体の抵抗が
大きくなるためである。As the organic resin for bonding in the above-mentioned conductor paste, cellulose and the like are used in addition to the above-mentioned organic resins constituting the various insulating sheets. This organic resin is
The metal powders are bonded in a state where they are in contact with each other, and the metal powders are bonded to the insulating sheet. This organic resin, in the metal paste,
It is desirable that the content is 0.1 to 40% by volume, particularly 0.3 to 30% by volume. This means that the amount of resin is 0.1.
If the amount is less than 1% by volume, it is difficult to firmly bond the metal powders to each other, and it is difficult to firmly bond the low-resistance metal to the insulating layer. This makes it difficult to bring the powders into sufficient contact with each other and increases the resistance of the through-hole conductor.
【００３２】コア基板の表面における配線回路層および
内部配線層は、銅、アルミニウム、金、銀の群から選ば
れる少なくとも１種、または２種以上の合金からなるこ
とが望ましく、特に、銅、または銅を含む合金が最も望
ましい。また、場合によっては、導体組成物として回路
の抵抗調整のためにＮｉ−Ｃｒ合金などの高抵抗の金属
を混合、または合金化してもよい。さらには、配線層の
低抵抗化のために、前記低抵抗金属よりも低融点の金
属、例えば、半田、錫などの低融点金属を導体組成物中
の金属成分中に２〜２０重量％の割合で含んでもよい。
また金属箔により形成された内部配線層および配線回路
層の厚みは５〜４０μｍが適当である。The wiring circuit layer and the internal wiring layer on the surface of the core substrate are preferably made of at least one or two or more alloys selected from the group consisting of copper, aluminum, gold and silver. Alloys containing copper are most desirable. In some cases, a high-resistance metal such as a Ni—Cr alloy may be mixed or alloyed as the conductor composition for adjusting the resistance of the circuit. Further, in order to lower the resistance of the wiring layer, a metal having a lower melting point than the low-resistance metal, for example, a low-melting metal such as solder or tin is used in an amount of 2 to 20% by weight in the metal component in the conductor composition. It may be included in proportion.
The thickness of the internal wiring layer and the wiring circuit layer formed of a metal foil is suitably 5 to 40 μm.
【００３３】（多層配線層の形成）次に、本発明によれ
ば、上記のようにして作製したコア基板の表面に、ビル
ドアップ法により有機樹脂を含有する絶縁層と、配線回
路層とを順次積層して多層配線層を形成する。そこで、
具体的な多層配線層の１つの形成方法について図２をも
とに説明する。(Formation of Multilayer Wiring Layer) Next, according to the present invention, an insulating layer containing an organic resin and a wiring circuit layer are formed on the surface of the core substrate manufactured as described above by a build-up method. The layers are sequentially laminated to form a multilayer wiring layer. Therefore,
One specific method for forming a multilayer wiring layer will be described with reference to FIG.
【００３４】まず、図３（ａ）に示すように、前記のよ
うにして作製されたコア基板１０の表面に感光性樹脂か
らなる絶縁層１１を一面に形成する。絶縁層１１の形成
にあたっては感光性樹脂をカーテンコート法やスピンコ
ート法により塗布する方法が、均一な厚さで簡易に形成
できることから好適に採用される。絶縁層１１を形成す
る樹脂としては、周知の感光性樹脂が用いられ、例え
ば、感光性を有するポリイミド樹脂、エポキシ樹脂、エ
ポキシアクリレート樹脂、ポリエステル樹脂、ウレタン
アクリレート樹脂、ビスマレイドトリアジン（ＢＴ）樹
脂などが用いられ、絶縁層１１の厚みとしては、４０〜
１００μｍが好適である。First, as shown in FIG. 3A, an insulating layer 11 made of a photosensitive resin is formed on the entire surface of the core substrate 10 manufactured as described above. In forming the insulating layer 11, a method of applying a photosensitive resin by a curtain coating method or a spin coating method is preferably adopted because it can be easily formed with a uniform thickness. As a resin for forming the insulating layer 11, a known photosensitive resin is used, and for example, a photosensitive polyimide resin, an epoxy resin, an epoxy acrylate resin, a polyester resin, a urethane acrylate resin, a bismaleide triazine (BT) resin, and the like. Is used, and the thickness of the insulating layer 11 is 40 to
100 μm is preferred.
【００３５】次に、図３（ｂ）に示すように、絶縁層１
１に対して、露光、現像を施し、バイアホールを形成す
る部分の絶縁層１１を除去する。このように露光、現像
工程で形成することにより、微細なバイアホール１２を
得ることができる。Next, as shown in FIG.
Exposure and development are performed on 1 to remove a portion of the insulating layer 11 where a via hole is to be formed. By forming in the exposure and development steps in this manner, fine via holes 12 can be obtained.
【００３６】次に、図３（ｃ）のように、絶縁層１１上
に無電解メッキ、電解メッキ、蒸着法、スパッタリング
法、イオンプレーティング法などの薄膜形成法によって
一面に金属層を形成した後、フォトレジスト等を塗布
し、露光、現像し、不要な金属層をエッチングするなど
の、周知の方法によって配線回路層１３およびバイアホ
ール導体１４を形成する。なお、エッチングによる配線
回路層１３およびバイアホール導体１４の形成は、サブ
トラクティブ法及びアディティブ法のいずれでもよい。
この配線回路層は、銅、銀、金、アルミニウム、ニッケ
ルなどの低抵抗金属またはそれらを含む合金により形成
することが望ましい。Next, as shown in FIG. 3C, a metal layer was formed on the entire surface of the insulating layer 11 by a thin film forming method such as electroless plating, electrolytic plating, vapor deposition, sputtering, or ion plating. Thereafter, the wiring circuit layer 13 and the via-hole conductor 14 are formed by a known method such as applying a photoresist or the like, exposing and developing, and etching an unnecessary metal layer. The formation of the wiring circuit layer 13 and the via-hole conductor 14 by etching may be performed by either a subtractive method or an additive method.
This wiring circuit layer is desirably formed of a low-resistance metal such as copper, silver, gold, aluminum, and nickel, or an alloy containing them.
【００３７】そして、この配線回路層１３が形成された
絶縁層１１の表面に、上記図３（ａ）、図３（ｂ）およ
び図３（ｃ）で説明したのと同様な方法により、感光性
樹脂からなる絶縁層形成、絶縁層形成の露光、現像によ
るバイアホール形成、薄膜形成法による配線回路層およ
びバイアホール導体形成を、繰り返し施すことにより、
図３（ｄ）に示すような、任意の層数からなる多層配線
層１５を形成することができる。そして、必要に応じ
て、多層配線層１５の最表面にコンデンサ、半導体素
子、抵抗素子などの電気素子１６を実装する。Then, a photosensitive film is formed on the surface of the insulating layer 11 on which the wiring circuit layer 13 is formed by the same method as described with reference to FIGS. 3 (a), 3 (b) and 3 (c). The insulating layer formed of a conductive resin, exposure of the insulating layer formation, via hole formation by development, wiring circuit layer and via hole conductor formation by thin film formation method, by repeatedly performing,
As shown in FIG. 3D, a multilayer wiring layer 15 having an arbitrary number of layers can be formed. Then, an electric element 16 such as a capacitor, a semiconductor element, or a resistance element is mounted on the outermost surface of the multilayer wiring layer 15 as necessary.
【００３８】また、多層配線層の他の形成方法として、
コア基板の表面に、一方の面に樹脂が被覆された銅箔を
張りつけた後、その銅箔表面にドライフイルムをはり、
露光現像ののち、表面の銅箔をエッチング除去する。そ
の後、銅箔がエッチング除去された部分の樹脂をＣＯ2
レーザー等で分解除去してビアホール形成した後、全面
に銅メッキを施してビアホール導体を形成する。その
後、再度ドライフイルムを張り、露光現像してあと、エ
ッチングしてパターンを形成する。この一連の工程を繰
り返し行うことによっても多層配線層を形成することが
できる。Further, as another method of forming the multilayer wiring layer,
After attaching a copper foil coated with resin on one side to the surface of the core board, put a dry film on the copper foil surface,
After exposure and development, the copper foil on the surface is removed by etching. Then, the resin in the portion where the copper foil was removed by etching was replaced with CO 2
After decomposing and removing with a laser or the like to form a via hole, copper plating is applied to the entire surface to form a via hole conductor. Thereafter, a dry film is formed again, exposed and developed, and then etched to form a pattern. A multilayer wiring layer can also be formed by repeating this series of steps.
【００３９】また、上記多層配線層の形成にあたって
は、多層配線層の最表面の配線回路層を形成する前、ま
たは形成後に、レーザー照射やマイクロドリル等によ
り、多層配線層１５からコア基板１０を貫通するスルー
ホール用の貫通孔を形成し、その貫通孔内壁に、最表面
の配線回路層の形成と同時、または後工程として、薄膜
形成法により導体を被着形成してスルーホール導体を形
成してもよい。その場合、スルーホール導体は配線回路
層やバイアホール導体による高密度配線形成の障害とな
らないためには、できる限り小さい孔径であることが望
ましい。In forming the multilayer wiring layer, the core substrate 10 is removed from the multilayer wiring layer 15 by laser irradiation or micro drilling before or after forming the outermost wiring circuit layer of the multilayer wiring layer. Form a through hole for a through hole to penetrate, and form a through-hole conductor on the inner wall of the through-hole simultaneously with the formation of the outermost wiring circuit layer, or as a post-process by applying a conductor by a thin film formation method May be. In this case, the through-hole conductor preferably has a hole diameter as small as possible so as not to hinder the formation of high-density wiring by the wiring circuit layer and via-hole conductor.
【００４０】なお、上記の多層配線層の形成は、コア基
板の片面のみならず両面に形成しても何ら差し支えな
い。The above-mentioned multilayer wiring layer may be formed not only on one side but also on both sides of the core substrate.
【００４１】[0041]
【実施例】絶縁層として、有機樹脂としてイミド樹脂を
用い、さらに無機フィラーとして球状シリカを用い、こ
れらを有機樹脂：無機フィラーが体積比で５０：５０と
なる組成物を用い、これをドクターブレード法によって
厚さ１２０μｍの半硬化状態の絶縁基板を形成し、パン
チングにより所定位置に直径が０．１ｍｍのスルーホー
ルを形成した。EXAMPLE An imide resin was used as an organic resin as an insulating layer, spherical silica was used as an inorganic filler, and a composition in which the volume ratio of organic resin: inorganic filler was 50:50 was used by a doctor blade. A 120 μm-thick semi-cured insulating substrate was formed by a method, and a through-hole having a diameter of 0.1 mm was formed at a predetermined position by punching.
【００４２】そして、このスルーホールに、平均粒径が
４μｍの表面に銀を被覆した銅粉１００重量部、セルロ
ース０．２重量部、２−オクタノール１０重量部とを混
合した金属ペーストを充填し、５０℃で６０分加熱して
乾燥させた。Then, a metal paste obtained by mixing 100 parts by weight of copper powder coated with silver on the surface having an average particle diameter of 4 μm, 0.2 parts by weight of cellulose, and 10 parts by weight of 2-octanol was filled in the through holes. And dried at 50 ° C. for 60 minutes.
【００４３】次に、３２μｍ、１８μｍ、１２μｍ、９
μｍ、５μｍのいずれかの厚さの銅箔を接着した２枚の
転写シートの銅箔に対してフォトレジスト法によってそ
れぞれライン幅／ライン間隔が表１となる表面用配線回
路層および裏面用配線回路層を形成した。そして、スル
ーホール導体を形成した絶縁基板の表面側および裏面側
に転写シートを位置合わせして重ね合わせ、少なくとも
スルーホール導体形成位置に３０ｋｇ／ｃｍ2 の圧力を
印加して、スルーホール導体の両端部側から配線回路層
を絶縁層内に埋め込み処理した。この時のスルーホール
導体の端部に設けられる配線層の最小径は０．２ｍｍと
した。Next, 32 μm, 18 μm, 12 μm, 9
The wiring circuit layer for the front surface and the wiring for the back surface, in which the line width / line spacing is as shown in Table 1 by the photoresist method for the copper foil of the two transfer sheets to which the copper foil of any thickness of 5 μm or 5 μm is adhered. A circuit layer was formed. Then, the transfer sheet is positioned and superimposed on the front side and the back side of the insulating substrate on which the through-hole conductor is formed, and a pressure of 30 kg / cm 2 is applied to at least the position where the through-hole conductor is formed, and both ends of the through-hole conductor are applied. The wiring circuit layer was embedded in the insulating layer from the side of the part. At this time, the minimum diameter of the wiring layer provided at the end of the through-hole conductor was 0.2 mm.
【００４４】次に、上記のようにして作製したコア基板
に対して、ギ酸溶液からなるｐＨ３のエッチング液をス
プレーした後、その保持時間を表１のように変化させた
後、配線回路層の表面粗さ（Ｒａ）をＡＦＭ法により測
定した。また、コア基板表面の断面観察から、配線回路
層の絶縁基板表面からのへこみ量を測定した。なお、へ
こみ量の測定において、配線回路層の表面および絶縁基
板の表面は、粗面加工された各表面の平均表面粗さ（Ｒ
ａ）を基準とした。Next, after spraying an etching solution of pH 3 consisting of a formic acid solution onto the core substrate manufactured as described above, the holding time was changed as shown in Table 1, and then the wiring circuit layer was formed. The surface roughness (Ra) was measured by the AFM method. Further, the amount of dent of the wiring circuit layer from the surface of the insulating substrate was measured from the cross section of the surface of the core substrate. In the measurement of the dent amount, the surface of the wiring circuit layer and the surface of the insulating substrate had an average surface roughness (R
Based on a).
【００４５】また、比較のために、完全硬化された絶縁
基板の表面に、９μｍ、３２μｍ、１８μｍ、１２μｍ
の厚さの金属箔を一面に被着形成した後、これをレジス
ト塗布、エッチング処理を施し、表１のライン幅／ライ
ン間隔の表面用配線回路層を形成し、比較用のコア基板
を作製した。For comparison, 9 μm, 32 μm, 18 μm, 12 μm
After forming a metal foil having a thickness of 1 mm on one surface, the metal foil is coated with a resist and subjected to an etching treatment to form a surface wiring circuit layer having a line width / line interval shown in Table 1, thereby producing a core substrate for comparison. did.
【００４６】（多層配線層の形成） 次に、上記のようにして作製したコア基板の両面に
感光性エポキシ樹脂からなる絶縁材料を６０μｍの厚み
となるように一面に塗布し、１００℃で加熱して予備硬
化した後、露光、現像により絶縁層の一部を除去して、
コア基板表裏の絶縁層にバイアホールを形成した。(Formation of Multilayer Wiring Layer) Next, an insulating material made of a photosensitive epoxy resin is applied on both sides of the core substrate manufactured as described above so as to have a thickness of 60 μm, and heated at 100 ° C. After pre-curing, exposure, development to remove part of the insulating layer,
Via holes were formed in the insulating layers on the front and back of the core substrate.
【００４７】次いで、絶縁層の配線回路層形成箇所およ
びバイアホール導体形成箇所の絶縁層表面を触媒化処理
した後、無電解メッキ法により０．５μｍの厚さで銅を
析出させて、さらに電解メッキで１２μｍまで銅を析出
させた後、フォトレジストを全面に塗布し、露光、現像
し、不要部分の銅をエッチング除去して絶縁層の表面に
配線回路層およびバイアホール導体を形成した。Then, after catalyzing the surface of the insulating layer where the wiring circuit layer is formed and the via-hole conductor is formed, copper is deposited to a thickness of 0.5 μm by electroless plating. After copper was deposited to a thickness of 12 μm by plating, a photoresist was applied to the entire surface, exposed and developed, and unnecessary portions of copper were removed by etching to form a wiring circuit layer and a via-hole conductor on the surface of the insulating layer.
【００４８】さらに、上記絶縁層形成、バイアホール形
成、配線回路層、バイアホール導体形成を繰り返して施
し、配線回路層６層の多層配線層を形成した。Further, the formation of the insulating layer, the formation of the via hole, the formation of the wiring circuit layer, and the formation of the via hole conductor were repeatedly performed to form a multilayer wiring layer having six wiring circuit layers.
【００４９】 次に、上記のようにして形成したコア
基板の表面に、１２μｍ銅箔に５０μｍのエポキシ樹脂
が塗布されたエポキシ樹脂付き各種銅箔を熱ロールで貼
りつけた後、この基板にドライフイルムフォトレジスト
（ＤＦＲ）を貼りつけ、露光現像した。そして、塩化第
２鉄溶液でエッチングしてバイアホール形成部の銅箔を
除去した後、その部分の樹脂をＣＯ2 レーザーで除去し
た。全体に８μｍの銅メッキを施してバイアホール導体
を形成し、その導通を確保した後、全面に再度ＤＦＲを
貼りつけ，露光現像を行って、塩化第２鉄溶液で不要部
分をエッチング除去した。この一連の工程を繰り返し、
配線回路層６層の多層配線層を形成した。Next, on a surface of the core substrate formed as described above, various copper foils with an epoxy resin obtained by applying a 50 μm epoxy resin to a 12 μm copper foil are adhered by a hot roll, and then dried on the substrate. A film photoresist (DFR) was attached and exposed and developed. Then, after etching with a ferric chloride solution to remove the copper foil in the via-hole forming portion, the resin in that portion was removed with a CO 2 laser. After 8 μm copper plating was applied to the entire surface to form a via-hole conductor and its conduction was ensured, a DFR was again adhered to the entire surface, exposure and development were performed, and unnecessary portions were etched and removed with a ferric chloride solution. Repeat this series of steps,
A multilayer wiring layer having six wiring circuit layers was formed.
【００５０】上記のいずれかの方法により多層配線
層を形成した多層配線基板に対して、その表面のうねり
を触針式表面粗さ計により測定し、基板表面の平坦度を
測定した。また、この基板を−６５℃×３０分と１２５
℃×３０分の温度サイクルを５００回繰り返した後のコ
ア基板と多層配線層との断面観察を行い、コア基板と多
層配線層との接続状態を観察した。また、配線の導通抵
抗を測定しその変化率を測定し、変化率が１０％以内の
ものを○、１０％を越えるものを×とした。結果は、表
１に示した。The undulation of the surface of the multilayer wiring board on which the multilayer wiring layer was formed by any one of the above methods was measured by a stylus type surface roughness meter, and the flatness of the substrate surface was measured. The substrate was kept at -65 ° C for 30 minutes and 125
The cross section of the core substrate and the multilayer wiring layer was observed after repeating a temperature cycle of 500 ° C. × 30 minutes 500 times, and the connection state between the core substrate and the multilayer wiring layer was observed. In addition, the conduction resistance of the wiring was measured and the rate of change was measured. The results are shown in Table 1.
【００５１】[0051]
【表１】 [Table 1]
【００５２】表１の結果によれば、比較用として作製し
た配線回路層が絶縁コア基板表面よりも突出した試料Ｎ
o.１０〜１４では、多層配線層とコア基板の配線回路層
周辺に隙間が観察され、特にのビルドアップ法による
場合にはうねりも大きなものであった。According to the results shown in Table 1, the sample N in which the wiring circuit layer prepared for comparison protruded from the surface of the insulating core substrate was used.
In o.10 to 14, gaps were observed around the multilayer wiring layer and the wiring circuit layer of the core substrate, and undulation was particularly large in the case of the build-up method.
【００５３】また、コア基板の表面の配線回路層のへこ
み量が０．１μｍよりも小さい試料Ｎo.８、９では、多
層配線層の最表面におけるうねりは小さいものであった
が、多層配線層とコア基板との間にわずかに密着不良に
よる隙間が観察された。In samples Nos. 8 and 9 in which the amount of dent of the wiring circuit layer on the surface of the core substrate was smaller than 0.1 μm, the undulation on the outermost surface of the multilayer wiring layer was small. A gap due to poor adhesion was slightly observed between the substrate and the core substrate.
【００５４】また、配線回路層のへこみ量が１０μｍを
越える試料Ｎo.１５では、うねりが大きくなり平滑性が
損なわれ、ラインの断線が多発した。In the case of Sample No. 15 in which the dent amount of the wiring circuit layer exceeded 10 μm, the waviness increased, the smoothness was impaired, and the line was frequently broken.
【００５５】これに対して、本発明試料は、いずれも、
多層配線基板表面のうねりが５μｍ以下と小さく、且つ
熱サイクル試験においても良好な密着性が維持されると
ともに抵抗の変化も小さく、優れた安定性を示した。On the other hand, all of the samples of the present invention
The undulation on the surface of the multilayer wiring board was as small as 5 μm or less, good adhesion was maintained in the heat cycle test, and the change in resistance was small, indicating excellent stability.
【００５６】[0056]
【発明の効果】以上詳述した通り、本発明の多層配線基
板の製造方法は、コア基板の表面にビルドアップ法によ
り高密度多層配線層を形成した多層配線基板において、
基板表面のうねりを抑制した平坦性に優れるとともに、
コア基板とビルドアップ法により形成された多層配線層
との密着性を高め、熱サイクル試験においても優れた耐
久性を有する多層配線基板を作製することができる。こ
れにより、フリップチップなどのＩＣ素子の実装に対し
ても十分に対応が可能であり、且つ過酷な使用条件下で
の信頼性を高めることができる。As described above in detail, the method for manufacturing a multilayer wiring board according to the present invention relates to a multilayer wiring board having a high-density multilayer wiring layer formed on a surface of a core substrate by a build-up method.
Excellent flatness that suppresses undulation on the substrate surface,
Adhesion between the core substrate and the multilayer wiring layer formed by the build-up method is improved, and a multilayer wiring substrate having excellent durability even in a heat cycle test can be manufactured. As a result, it is possible to sufficiently cope with mounting of an IC element such as a flip chip, and it is possible to enhance reliability under severe use conditions.
【図１】本発明の多層配線基板の製造方法において用い
られるコア基板の概略断面図である。FIG. 1 is a schematic sectional view of a core substrate used in a method for manufacturing a multilayer wiring board of the present invention.
【図２】図１のコア基板の要部拡大断面図である。FIG. 2 is an enlarged sectional view of a main part of the core substrate of FIG. 1;
【図３】コア基板表面への多層配線層の形成方法を説明
するための工程図である。FIG. 3 is a process chart for explaining a method of forming a multilayer wiring layer on the surface of a core substrate.
１、１０ コア基板 ２ 絶縁基板 ３、１３ 配線回路層 ４ 内部配線層 ５ ビアホール導体 １１ 絶縁層 １２ バイアホール １４ バイアホール導体 １５ 多層配線層 １６ 電気素子 DESCRIPTION OF SYMBOLS 1, 10 Core substrate 2 Insulating substrate 3, 13 Wiring circuit layer 4 Internal wiring layer 5 Via hole conductor 11 Insulating layer 12 Via hole 14 Via hole conductor 15 Multilayer wiring layer 16 Electric element
Claims (3)
路層が被着形成されたコア基板の表面に、有機樹脂を含
有する絶縁層と配線回路層とを順次積層して多層配線層
を形成してなる多層配線基板の製造方法において、前記
コア基板表面の配線回路層の表面粗さ（Ｒａ）が１００
ｎｍ以上であり、且つ該配線回路層が前記絶縁基板表面
から０．１〜１０μｍくぼんで形成されていることを特
徴とする多層配線基板の製造方法。An insulating layer containing an organic resin and a wiring circuit layer are sequentially laminated on a surface of a core substrate in which a wiring circuit layer is formed on the surface of an insulating substrate containing an organic resin. In the method for manufacturing a multilayer wiring board formed, the surface roughness (Ra) of the wiring circuit layer on the surface of the core substrate is 100.
nm or more, and the wiring circuit layer is formed to be recessed from the surface of the insulating substrate by 0.1 to 10 μm.
から形成されていることを特徴とする請求項１記載の多
層配線基板の製造方法。2. The method according to claim 1, wherein the wiring circuit layer on the surface of the core substrate is formed of a metal foil.
体の表面に、フィルム表面に形成された金属箔からなる
配線回路層を圧着、転写して前記絶縁基板前駆体表面に
前記配線回路層を埋め込んだ後、該配線回路層の表面を
エッチング処理して作製されることを特徴とする請求項
１記載の多層配線基板の製造方法。3. The core substrate has a wiring circuit layer made of a metal foil formed on a film surface, which is pressed and transferred onto the surface of the insulating substrate precursor in a soft state, and the wiring circuit layer is formed on the surface of the insulating substrate precursor. 2. The method for manufacturing a multilayer wiring board according to claim 1, wherein the method is performed by etching the surface of the wiring circuit layer after embedding the layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32677997A JP3786512B2 (en) | 1997-11-27 | 1997-11-27 | Manufacturing method of multilayer wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32677997A JP3786512B2 (en) | 1997-11-27 | 1997-11-27 | Manufacturing method of multilayer wiring board |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006040853A Division JP2006173650A (en) | 2006-02-17 | 2006-02-17 | Multilayer wiring substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11163525A true JPH11163525A (en) | 1999-06-18 |
| JP3786512B2 JP3786512B2 (en) | 2006-06-14 |
Family
ID=18191619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32677997A Expired - Fee Related JP3786512B2 (en) | 1997-11-27 | 1997-11-27 | Manufacturing method of multilayer wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3786512B2 (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001044638A (en) * | 1999-07-30 | 2001-02-16 | Kyocera Corp | Multi-layer wiring board and manufacture thereof |
| JP2001284797A (en) * | 2000-03-28 | 2001-10-12 | Kyocera Corp | Multilayer wiring board and method for manufacturing it |
| JP2002118366A (en) * | 1999-09-02 | 2002-04-19 | Ibiden Co Ltd | Printed wiring board and manufacturing method thereof |
| JP2002118365A (en) * | 1999-09-02 | 2002-04-19 | Ibiden Co Ltd | Printed wiring board and manufacturing method thereof |
| JP2002118367A (en) * | 1999-09-02 | 2002-04-19 | Ibiden Co Ltd | Printed wiring board and manufacturing method thereof |
| JP2002204043A (en) * | 2000-10-31 | 2002-07-19 | Kyocera Corp | Circuit board and its manufacturing method |
| CN100399520C (en) * | 2002-12-26 | 2008-07-02 | 富士通株式会社 | Semiconductor device having multilevel wiring structure and method for fabricating the same |
| US7855894B2 (en) | 1999-09-02 | 2010-12-21 | Ibiden Co., Ltd. | Printed circuit board |
| US7864542B2 (en) | 1999-09-02 | 2011-01-04 | Ibiden Co., Ltd. | Printed circuit board |
-
1997
- 1997-11-27 JP JP32677997A patent/JP3786512B2/en not_active Expired - Fee Related
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001044638A (en) * | 1999-07-30 | 2001-02-16 | Kyocera Corp | Multi-layer wiring board and manufacture thereof |
| US8116091B2 (en) | 1999-09-02 | 2012-02-14 | Ibiden Co., Ltd. | Printed circuit board |
| JP2002118365A (en) * | 1999-09-02 | 2002-04-19 | Ibiden Co Ltd | Printed wiring board and manufacturing method thereof |
| US7978478B2 (en) | 1999-09-02 | 2011-07-12 | Ibiden Co., Ltd. | Printed circuit board |
| JP2002118367A (en) * | 1999-09-02 | 2002-04-19 | Ibiden Co Ltd | Printed wiring board and manufacturing method thereof |
| JP4646370B2 (en) * | 1999-09-02 | 2011-03-09 | イビデン株式会社 | Printed wiring board and printed wiring board manufacturing method |
| US8842440B2 (en) | 1999-09-02 | 2014-09-23 | Ibiden Co., Ltd. | Printed circuit board and method of manufacturing printed circuit board |
| US7855894B2 (en) | 1999-09-02 | 2010-12-21 | Ibiden Co., Ltd. | Printed circuit board |
| US7864542B2 (en) | 1999-09-02 | 2011-01-04 | Ibiden Co., Ltd. | Printed circuit board |
| US7995352B2 (en) | 1999-09-02 | 2011-08-09 | Ibiden Co., Ltd. | Printed circuit board |
| US7881069B2 (en) | 1999-09-02 | 2011-02-01 | Ibiden Co., Ltd. | Printed circuit board |
| US9060446B2 (en) | 1999-09-02 | 2015-06-16 | Ibiden Co., Ltd. | Printed circuit board |
| JP2002118366A (en) * | 1999-09-02 | 2002-04-19 | Ibiden Co Ltd | Printed wiring board and manufacturing method thereof |
| US8830691B2 (en) | 1999-09-02 | 2014-09-09 | Ibiden Co., Ltd. | Printed circuit board and method of manufacturing printed circuit board |
| US8107253B2 (en) | 1999-09-02 | 2012-01-31 | Ibiden Co., Ltd. | Printed circuit board |
| US8780573B2 (en) | 1999-09-02 | 2014-07-15 | Ibiden Co., Ltd. | Printed circuit board |
| US8331102B2 (en) | 1999-09-02 | 2012-12-11 | Ibiden Co., Ltd. | Printed circuit board |
| US8717772B2 (en) | 1999-09-02 | 2014-05-06 | Ibiden Co., Ltd. | Printed circuit board |
| US8763241B2 (en) | 1999-09-02 | 2014-07-01 | Ibiden Co., Ltd. | Method of manufacturing printed wiring board |
| JP2001284797A (en) * | 2000-03-28 | 2001-10-12 | Kyocera Corp | Multilayer wiring board and method for manufacturing it |
| JP4605939B2 (en) * | 2000-10-31 | 2011-01-05 | 京セラ株式会社 | Wiring board manufacturing method |
| JP2002204043A (en) * | 2000-10-31 | 2002-07-19 | Kyocera Corp | Circuit board and its manufacturing method |
| CN100399520C (en) * | 2002-12-26 | 2008-07-02 | 富士通株式会社 | Semiconductor device having multilevel wiring structure and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3786512B2 (en) | 2006-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1250033B1 (en) | Printed circuit board and electronic component | |
| JPH11126978A (en) | Multilayered wiring board | |
| US7307022B2 (en) | Method of treating conductive layer for use in a circuitized substrate and method of making said substrate having said conductive layer as part thereof | |
| JP4129166B2 (en) | Electrolytic copper foil, film with electrolytic copper foil, multilayer wiring board, and manufacturing method thereof | |
| JP3037662B2 (en) | Multilayer wiring board and method of manufacturing the same | |
| JP3786512B2 (en) | Manufacturing method of multilayer wiring board | |
| JP2004007006A (en) | Multilayer wiring board | |
| JP2000349437A (en) | Multilayered wiring board and its manufacture | |
| JP3728068B2 (en) | Multilayer wiring board | |
| JP3071764B2 (en) | Film with metal foil and method of manufacturing wiring board using the same | |
| JP3199637B2 (en) | Method for manufacturing multilayer wiring board | |
| JP2000138457A (en) | Multilayer interconnection board and its manufacture | |
| JP3694601B2 (en) | Multilayer wiring board | |
| JPH10107445A (en) | Multi-layered wiring board and manufacture thereof | |
| JP2001339164A (en) | Wiring board incorporating capacitor element | |
| JP2006173650A (en) | Multilayer wiring substrate | |
| JP2002252459A (en) | Multilayer wiring board and its manufacturing method | |
| JP4693258B2 (en) | Manufacturing method of multilayer wiring board | |
| JP2003046244A (en) | Multilayer wiring board and its manufacturing method | |
| JPH1174641A (en) | Multilayer wiring board | |
| JP2002208779A (en) | Method of forming columnar metal body and conductive structure | |
| JP2002290036A (en) | Method of manufacturing wiring board | |
| JP2001044638A (en) | Multi-layer wiring board and manufacture thereof | |
| KR100468195B1 (en) | A manufacturing process of multi-layer printed circuit board | |
| JP4570225B2 (en) | Film with metal foil and method for producing multilayer wiring board using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060314 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060320 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140331 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |