JPH11163144A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH11163144A JPH11163144A JP9329989A JP32998997A JPH11163144A JP H11163144 A JPH11163144 A JP H11163144A JP 9329989 A JP9329989 A JP 9329989A JP 32998997 A JP32998997 A JP 32998997A JP H11163144 A JPH11163144 A JP H11163144A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- fuse
- insulating film
- polycrystalline silicon
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体装置に用いら
れる、電圧印可型のポリシリコンヒューズに関し、ポリ
シリコン上のオーバーコートの構造、種類に依存せず、
１５Ｖ以下の電圧で安定した切断特性を有する構造に関
する発明である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage-applied polysilicon fuse used in a semiconductor device, and does not depend on the structure and type of overcoat on polysilicon.
The present invention relates to a structure having stable cutting characteristics at a voltage of 15 V or less.
【０００２】[0002]
【従来の技術】ポリシリコンヒューズは、従来より回路
の基準電圧の調整、ＲＯＭデータの入力など多くの分野
で利用されている。図３中の図３（ａ）は、ポリシリコ
ンヒューズが基準電圧の調整回路に使用された例であ
る。ＯＰアンプ回路の入力端子に、抵抗アレイ３１を接
続し、ヒューズ３２を切断して抵抗アレイの値を変える
ことで、基準電圧値が調整できる。同図（ｂ）は、この
ポリシリコンヒューズの断面図であり、ヒューズは以下
のように形成される。まず半導体基板３０１上に、酸化
膜３０２を形成した後、多結晶シリコン３０３を化学気
相成長法により、約４００ｎｍ程堆積させる。その後ヒ
ューズとなる部分をパターニングし、酸化膜あるいは窒
化膜等の絶縁膜３０４を多結晶シリコン上に形成する。
さらに、ヒューズ切断部の絶縁膜をエッチングして開口
部３０５を設け、ポリシリコンが容易に溶断するように
している。このポリシリコンヒューズの両端に電圧を与
えて電流を流すと、そのジュール熱でポリシリコンが溶
断し電気的に切断される。2. Description of the Related Art Polysilicon fuses have been used in many fields such as adjustment of a reference voltage of a circuit and input of ROM data. FIG. 3A in FIG. 3 shows an example in which a polysilicon fuse is used for a reference voltage adjusting circuit. By connecting the resistor array 31 to the input terminal of the OP amplifier circuit, cutting the fuse 32 and changing the value of the resistor array, the reference voltage value can be adjusted. FIG. 1B is a cross-sectional view of the polysilicon fuse. The fuse is formed as follows. First, after forming an oxide film 302 on a semiconductor substrate 301, polycrystalline silicon 303 is deposited to a thickness of about 400 nm by a chemical vapor deposition method. Thereafter, a portion to be a fuse is patterned, and an insulating film 304 such as an oxide film or a nitride film is formed on the polycrystalline silicon.
Further, an opening 305 is provided by etching the insulating film at the fuse cutting portion so that the polysilicon is easily blown. When a voltage is applied to both ends of the polysilicon fuse to cause a current to flow, the Joule heat causes the polysilicon to melt and be electrically disconnected.
【０００３】[0003]
【発明が解決しようとする課題】ポリシリコンヒューズ
は、それ自身のジュール熱でポリシリコンを溶断させる
ため、溶断電圧・電流値は、ポリシリコンの形状や、そ
の上に形成される、図３の絶縁膜３０４の構造、厚み等
に大きく依存する。そのため、安定した溶断特性を得る
ためには、従来技術で述べたように、ヒューズ部の絶縁
膜をエッチングして、開口部３０５を設けるのが一般的
である。しかしながら、半導体素子のオーバーコート膜
として広く利用される窒化膜を、絶縁膜として採用した
場合、窒化膜エッチング時、窒化膜とポリシリコンのエ
ッチングの選択比が取れないために、窒化膜と同時にポ
リシリコンもエッチングされ、ヒューズ部の細りや消失
という問題が発生した。またこれを防ぐため、同図
（ｃ）に示すように、ポリシリコン上に薄い酸化膜３０
６と窒化膜３０４を順次形成し、酸化膜を窒化膜エッチ
ングのストッパとする構造も可能であるが、ヒューズ切
断時、ポリシリコン上の酸化膜も溶融させるため、酸化
膜の膜厚バラツキで溶断電圧が変動し、安定的にヒュー
ズをカットできないという問題がある。例えば、ポリシ
リコン上の酸化膜厚が２００ナノメートルの時、１５Ｖ
程度で溶断するヒューズは、４００ナノメートルの酸化
膜厚になると２１Ｖ以上の電圧を要し、ヒューズ切断が
難しくなる。本発明は、このような点を鑑み考案された
もので、その目的はポリシリコン上の絶縁膜の構造、種
類に依存せず、１５Ｖ以下の電圧で安定した切断特性を
有するポリシリコンヒューズの構造を提供することにあ
る。Since the polysilicon fuse blows the polysilicon with its own Joule heat, the fusing voltage and current value are determined by the shape of the polysilicon and the polysilicon formed thereon as shown in FIG. It largely depends on the structure, thickness and the like of the insulating film 304. Therefore, in order to obtain stable fusing characteristics, it is common to provide an opening 305 by etching the insulating film of the fuse portion as described in the related art. However, when a nitride film widely used as an overcoat film of a semiconductor element is adopted as an insulating film, the nitride film and the polysilicon are not etched at the same time when the nitride film is etched. Silicon was also etched, causing a problem that the fuse portion was thinned or disappeared. In order to prevent this, a thin oxide film 30 is formed on the polysilicon as shown in FIG.
6 and a nitride film 304 are sequentially formed, and a structure in which the oxide film is used as a stopper for etching the nitride film is also possible. However, when the fuse is cut, the oxide film on the polysilicon is also melted. There is a problem that the voltage fluctuates and the fuse cannot be stably cut. For example, when the oxide film thickness on polysilicon is 200 nanometers, 15V
A fuse that blows at a level requires a voltage of 21 V or more when the oxide film thickness is 400 nanometers, and it becomes difficult to cut the fuse. The present invention has been devised in view of the above points, and has as its object the structure of a polysilicon fuse having a stable cutting characteristic at a voltage of 15 V or less regardless of the structure and type of an insulating film on polysilicon. Is to provide.
【０００４】[0004]
【課題を解決するための手段】上述した課題を解決する
ために、本発明の半導体装置は、半導体基板上に形成さ
れた酸化膜上に、多結晶シリコンで形成されたポリシリ
コンヒューズを有する構造において、該多結晶シリコン
層の表面が絶縁膜で覆われ、かつポリシリコンヒューズ
部の多結晶シリコン層の端部の少なくとも一つの側面
は、絶縁膜に被覆されず外気に開放されていることと、
前記多結晶シリコン層が高融点金属もしくは高融点金属
との化合物層からなることを特徴とする。また、本発明
の半導体装置は、ポリシリコンヒューズ構造において、
多結晶シリコン層の表面を覆う絶縁膜が酸化膜であるこ
とと、前記絶縁膜が窒化膜であることを特徴とする。In order to solve the above-mentioned problems, a semiconductor device according to the present invention has a structure in which a polysilicon fuse formed of polycrystalline silicon is formed on an oxide film formed on a semiconductor substrate. Wherein the surface of the polycrystalline silicon layer is covered with an insulating film, and at least one side surface of an end of the polycrystalline silicon layer of the polysilicon fuse portion is not covered with the insulating film and is open to the outside. ,
The polycrystalline silicon layer comprises a high melting point metal or a compound layer with a high melting point metal. Further, in the semiconductor device of the present invention, in the polysilicon fuse structure,
The insulating film covering the surface of the polycrystalline silicon layer is an oxide film, and the insulating film is a nitride film.
【０００５】[0005]
【作用】本発明の半導体装置においては、ポリシリコン
とポリシリコン上の絶縁膜を同時にエッチングし、ポリ
シリコンヒューズの端部が、絶縁膜に被覆されず、外気
に開放される構造になるようにパターニングを行う。こ
の開放構造を有するため、ヒューズ溶断時、ポリシリコ
ンの蒸発が容易に行われ、安定したヒューズの溶断特性
が得られる。また、ポリシリコンとポリシリコン上の絶
縁膜を同時にエッチングするので、絶縁膜構造に依存し
ない再現性の良いポリシリコンヒューズパターンを形成
することができる。In the semiconductor device of the present invention, the polysilicon and the insulating film on the polysilicon are simultaneously etched so that the end of the polysilicon fuse is not covered with the insulating film but is open to the outside. Perform patterning. Due to this open structure, the polysilicon is easily evaporated at the time of fuse blowing, and stable fuse blowing characteristics can be obtained. In addition, since the polysilicon and the insulating film on the polysilicon are simultaneously etched, a polysilicon fuse pattern with good reproducibility independent of the structure of the insulating film can be formed.
【０００６】[0006]
【発明の実施の形態】以下、図面に基づいて本発明の実
施例について説明する。図１は、本発明が適用された一
実施例を示す断面図である。まず同図（ａ）のように、
半導体基板１０１上に熱酸化膜法により酸化膜１０２を
形成する。ついで、化学気相成長法（ＣＶＤ法）により
６２０℃の温度で４００ナノメートル程度の多結晶シリ
コン層（ポリシリコン層）１０３を形成する。ポリシリ
コンは適当な不純物拡散工程を経て、数１０オーム程度
のシート抵抗になるよう調整する。本実施例では９５０
℃、ＰＯＣｌ３雰囲気中で不純物拡散を行い、ポリシリ
コンのシート抵抗を約３０Ωにしている。次に同図
（ｂ）のように、多結晶シリコンをエッチングし、ヒュ
ーズとなるポリシリコン領域を独立させる。さらに、Ｃ
ＶＤ法で酸化膜１０４を約６００ナノメートル形成した
後、ポリシリコン層と、後の工程で形成されるアルミニ
ュウム配線層を電気的に接続するコンタクト孔１０５を
形成するために、酸化膜１０４をエッチングする。その
際、ヒューズの切断領域となるポリシリコン上の酸化膜
も同時にエッチングし、ポリシリコン表面１０６が開口
されるようにパターニングする。その後、同図（ｃ）の
ごとく、アルミニュウム層１０７をスパッタリングによ
り１．０ミクロンの厚さに形成し、ポリシリコンヒュー
ズに電圧を印可するための配線電極を設ける。次いで、
その上部に、オーバーコート膜としてプラズマＣＶＤ法
により厚さ１．０ミクロンの窒化膜１０８を形成する。
同図（ｄ）は図（ｃ）の平面図である。（ｄ）図中の１
０９は、ヒューズ切断部を形成するためのマスクを示し
ており、その枠内が被エッチング領域である。次に図２
により、ヒューズ切断部を形成するためのフォトリソ・
エッチング工程を説明する。同図（ａ）のＡ−Ａ‘の断
面図が同図（ｂ）であり、同図（ａ）のマスク１０９に
より、フォトレジスト１１０をエッチングのマスクとし
て形成する。次いで、ＣＦ４系のガスを用いドライエッ
チングを行う。ＣＦ４系のガスは、窒化膜１０８とポリ
シリコン１０３を連続的に、かつ同時にエッチングす
る。その結果、ドライエッチング後は同図（ｃ）のよう
に、ポリシリコン１０３の側面が絶縁膜（窒化膜）１０
８で覆われることなく、外部に開放された構造１１１を
形成することができる。なお、ドライエッチングがＣＤ
Ｅ法の場合、ポリシリコンにサイドエッチングが入るた
め、あらかじめサイドエッチング量を考慮したマスク設
計を行っておく。本実施例では２ミクロンのマスクのリ
サイズを施している。以上のように形成されたポリシリ
コンヒューズにおいて、ヒューズ切断部、すなわち、図
２中の図（ａ）に示す、ヒューズの側面が開口している
部分の幅Ｗが５ミクロン、長さＬが１５ミクロンとなる
ようなマスクの場合、ヒューズ上の絶縁膜（窒化膜）の
厚みによらず、クランプ電圧１４Ｖ、印可電流１５０ミ
リアンペア、印可時間３０ミリ秒という条件でヒューズ
切断できた。また絶縁膜が酸化膜でも、同様の条件で切
断することができる。さらに、切断部の側面が外部に開
放されているため、ヒューズ残さもなく、電気的に安定
して切断することができた。なお、上述の実施例におい
ては、シート抵抗３０オームのポリシリコンを用いた
が、ポリシリコンの代わりに、モリブデン、タングステ
ンなどの高融点金属や、高融点金属との化合物層を適用
することも可能である。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a sectional view showing an embodiment to which the present invention is applied. First, as shown in FIG.
An oxide film 102 is formed on a semiconductor substrate 101 by a thermal oxide film method. Next, a polycrystalline silicon layer (polysilicon layer) 103 of about 400 nm is formed at a temperature of 620 ° C. by a chemical vapor deposition method (CVD method). The polysilicon is adjusted to have a sheet resistance of about several tens of ohms through an appropriate impurity diffusion process. In this embodiment, 950
The impurity is diffused in a POCl 3 atmosphere at a temperature of about 30 ° C. to set the sheet resistance of the polysilicon to about 30Ω. Next, as shown in FIG. 3B, the polysilicon is etched to make the polysilicon region serving as a fuse independent. Further, C
After the oxide film 104 is formed to a thickness of about 600 nm by the VD method, the oxide film 104 is etched to form a contact hole 105 for electrically connecting the polysilicon layer to an aluminum wiring layer formed in a later step. I do. At this time, the oxide film on the polysilicon which is to be a fuse cutting region is simultaneously etched and patterned so that the polysilicon surface 106 is opened. Thereafter, as shown in FIG. 3C, an aluminum layer 107 is formed to a thickness of 1.0 μm by sputtering, and a wiring electrode for applying a voltage to the polysilicon fuse is provided. Then
A nitride film 108 having a thickness of 1.0 μm is formed as an overcoat film thereon by a plasma CVD method.
FIG. 3D is a plan view of FIG. (D) 1 in the figure
Reference numeral 09 denotes a mask for forming a fuse cut portion, and the inside of the frame is a region to be etched. Next, FIG.
Photolithography for forming a fuse cut
The etching step will be described. FIG. 2B is a cross-sectional view taken along the line AA ′ of FIG. 2A, and the photoresist 110 is formed as an etching mask using the mask 109 of FIG. Next, dry etching is performed using a CF 4 -based gas. The CF 4 gas etches the nitride film 108 and the polysilicon 103 continuously and simultaneously. As a result, after the dry etching, the side surface of the polysilicon 103 is covered with the insulating film (nitride film) 10 as shown in FIG.
The structure 111 that is open to the outside can be formed without being covered with the structure 8. The dry etching is CD
In the case of the E method, since polysilicon is side-etched, a mask is designed in advance in consideration of the amount of side etching. In this embodiment, the mask is resized to 2 microns. In the polysilicon fuse formed as described above, the width W of the fuse cut portion, that is, the portion where the side surface of the fuse is open as shown in FIG. In the case of a mask having a micron size, the fuse could be cut under the conditions of a clamp voltage of 14 V, an applied current of 150 mA, and an applied time of 30 ms regardless of the thickness of the insulating film (nitride film) on the fuse. Even when the insulating film is an oxide film, it can be cut under the same conditions. Further, since the side surface of the cut portion is open to the outside, the fuse was not left, and the cut was electrically stable. In the above embodiment, polysilicon having a sheet resistance of 30 ohms is used. However, instead of polysilicon, a high-melting metal such as molybdenum or tungsten, or a compound layer with a high-melting metal may be used. It is.
【０００７】[0007]
【発明の効果】上述のように、本発明によれば、ポリシ
リコンとポリシリコン上の絶縁膜を同時にエッチング
し、ポリシリコンヒューズの端部が、絶縁膜に被覆され
ず、外気に開放される構造になるようにパターニング
（エッチング）するため、ヒューズ溶断時、ポリシリコ
ンの蒸発が容易に行われ、安定したヒューズの切断特性
が得られる。また、本発明の構造は、ポリシリコンヒュ
ーズ上の絶縁膜とポリシリコンを連続的かつ同時にエッ
チングすることで、実現させるため、絶縁膜構造に依存
しない再現性の良いポリシリコンヒューズパターンを形
成することができる。さらに切断条件は、現在多くの半
導体メーカーで使用している、自動テスト装置（ＬＳＩ
テスタ）の電流ドライブ仕様を十分満足するものであ
り、半導体装置の最終検査工程において、半導体装置の
テスト時間に負荷を与えることなく、ポリシリコンヒュ
ーズによる回路の調整を可能とするものである。As described above, according to the present invention, the polysilicon and the insulating film on the polysilicon are simultaneously etched, and the end of the polysilicon fuse is not covered with the insulating film but is opened to the outside air. Since patterning (etching) is performed so as to form a structure, polysilicon is easily evaporated at the time of blowing the fuse, and stable fuse cutting characteristics can be obtained. Further, the structure of the present invention is realized by continuously and simultaneously etching the insulating film and the polysilicon on the polysilicon fuse, so that a reproducible polysilicon fuse pattern independent of the insulating film structure is formed. Can be. Furthermore, cutting conditions are determined by the automatic test equipment (LSI) currently used by many semiconductor manufacturers.
Therefore, the circuit can be adjusted by the polysilicon fuse without applying a load to the test time of the semiconductor device in the final inspection process of the semiconductor device.
【図１】（ａ）〜（ｄ）は、本発明のポリシリコンヒュ
ーズを形成する時の工程順を示した断面図、ならびに平
面図。FIGS. 1A to 1D are a cross-sectional view and a plan view showing the order of steps when forming a polysilicon fuse of the present invention.
【図２】（ａ）〜（ｄ）は、本発明が適用される一実施
例の、ヒューズ切断部を形成する時の工程順を示した断
面図、ならびに平面図。FIGS. 2A to 2D are a cross-sectional view and a plan view showing a process sequence when forming a fuse cut portion according to an embodiment to which the present invention is applied;
【図３】（ａ）〜（ｃ）は、従来のポリシリコンヒュー
ズが適用された回路図、ならびにそのポリシリコンヒュ
ーズの構造を示す断面図。FIGS. 3A to 3C are a circuit diagram to which a conventional polysilicon fuse is applied, and a cross-sectional view showing a structure of the polysilicon fuse.
１０１、３０１ 半導体基板 １０２、１０４、３０２、３０６ 酸化膜 １０３、３０３ ポリシリコン １０５ コンタクト孔 １０７ アルミニュウム配線層 １０８ 窒化膜 １０９ ヒューズ切断部を形成するためのマスク １１０ フォトレジスト ３１、３２ ポリシリコンヒューズ抵抗のアレイ 101, 301 Semiconductor substrate 102, 104, 302, 306 Oxide film 103, 303 Polysilicon 105 Contact hole 107 Aluminum wiring layer 108 Nitride film 109 Mask for forming fuse cut portion 110 Photoresist 31, 32 Polysilicon fuse resistance array
Claims (4)
結晶シリコンで形成されたポリシリコンヒューズを有す
る構造において、該多結晶シリコン層の表面が絶縁膜で
覆われ、かつポリシリコンヒューズ部の多結晶シリコン
層の端部の少なくとも一つの側面は、絶縁膜に被覆され
ず外気に開放されていることを特徴とする半導体装置。In a structure having a polysilicon fuse formed of polycrystalline silicon on an oxide film formed on a semiconductor substrate, the surface of the polycrystalline silicon layer is covered with an insulating film, and the polysilicon fuse is formed. A semiconductor device, wherein at least one side surface of an end of the portion of the polycrystalline silicon layer is not covered with an insulating film and is open to the outside.
において、多結晶シリコン層が高融点金属もしくは高融
点金属との化合物層からなることを特徴とする半導体装
置。2. A semiconductor device according to claim 1, wherein said polycrystalline silicon layer comprises a high melting point metal or a compound layer with a high melting point metal.
において、多結晶シリコン層の表面を覆う絶縁膜が酸化
膜であることを特徴とする半導体装置。3. The semiconductor device according to claim 1, wherein the insulating film covering the surface of the polycrystalline silicon layer is an oxide film.
において、多結晶シリコン層の表面を覆う絶縁膜が窒化
膜であることを特徴とする半導体装置。4. The semiconductor device according to claim 1, wherein the insulating film covering the surface of the polycrystalline silicon layer is a nitride film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9329989A JPH11163144A (en) | 1997-12-01 | 1997-12-01 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9329989A JPH11163144A (en) | 1997-12-01 | 1997-12-01 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11163144A true JPH11163144A (en) | 1999-06-18 |
Family
ID=18227535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9329989A Withdrawn JPH11163144A (en) | 1997-12-01 | 1997-12-01 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11163144A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005302999A (en) * | 2004-04-12 | 2005-10-27 | Kawasaki Microelectronics Kk | Semiconductor integrated circuit |
| JP2010507256A (en) * | 2006-10-19 | 2010-03-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Electric fuse and method for producing the same |
-
1997
- 1997-12-01 JP JP9329989A patent/JPH11163144A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005302999A (en) * | 2004-04-12 | 2005-10-27 | Kawasaki Microelectronics Kk | Semiconductor integrated circuit |
| JP2010507256A (en) * | 2006-10-19 | 2010-03-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Electric fuse and method for producing the same |
| US8492871B2 (en) | 2006-10-19 | 2013-07-23 | International Business Machines Corporation | Electrical fuse and method of making |
| US9059171B2 (en) | 2006-10-19 | 2015-06-16 | International Business Machines Corporation | Electrical fuse and method of making |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3095811B2 (en) | Electrically programmable non-fusible element, semiconductor device including the element, and method of forming the element | |
| US5663590A (en) | Product of process for formation of vias (or contact openings) and fuses in the same insulation layer with minimal additional steps | |
| EP1479106B1 (en) | Fuse structure programming by electromigration of silicide enhanced by creating temperature gradient | |
| US5469981A (en) | Electrically blowable fuse structure manufacturing for organic insulators | |
| JP2817894B2 (en) | Writable MOS memory using metal fuse link and method of manufacturing the same | |
| JPH0563891B2 (en) | ||
| US4747076A (en) | Method of writing information into a fuse-type ROM | |
| GB2075751A (en) | Programmable semiconductor devices and their manufacture | |
| US5250464A (en) | Method of making a low capacitance, low resistance sidewall antifuse structure | |
| EP0445317B1 (en) | Semiconductor device with a fusible link and method of making a fusible link on a semiconductor substrate | |
| US5587613A (en) | Low-capacitance, isotropically etched antifuse and method of manufacture therefor | |
| JPH11163144A (en) | Semiconductor device | |
| JPH0969570A (en) | Semiconductor device and its manufacture | |
| EP0618620B1 (en) | Semiconductor fuse structures | |
| JPH01295440A (en) | Semiconductor device | |
| JPH065707A (en) | Fuse for semiconductor integrated circuit | |
| JPH0553072B2 (en) | ||
| JP4007912B2 (en) | Antifuse manufacturing method and antifuse manufacturing method for selectively electrically connecting adjacent conductive regions | |
| JPS6255949A (en) | Manufacture of semiconductor device | |
| JPS60134437A (en) | Fusing device and manufacture thereof | |
| JPH10116903A (en) | Manufacture of semiconductor device | |
| JP3043491B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH05121555A (en) | Manufacturer of electric circuit device using antifuse | |
| JPH05129441A (en) | Semiconductor device and manufacture thereof | |
| JP2004343011A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050201 |