JPH11162991A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH11162991A JPH11162991A JP33065297A JP33065297A JPH11162991A JP H11162991 A JPH11162991 A JP H11162991A JP 33065297 A JP33065297 A JP 33065297A JP 33065297 A JP33065297 A JP 33065297A JP H11162991 A JPH11162991 A JP H11162991A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- epitaxial layer
- thickness
- hydrogen heat
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特に素子領域中のデバイス特性を劣化する
重金属などの不純物や結晶欠陥を素子領域から除去する
ゲッタリング技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a gettering technique for removing impurities such as heavy metals and crystal defects that degrade device characteristics in an element region from the element region.
【０００２】[0002]
【従来の技術】半導体装置の製造工程において、デバイ
ス動作領域にＦｅ、Ｃｕといった重金属などの不純物が
存在するとデバイス特性が劣化するため、これらの不純
物を除去するゲッタリング技術がある。このゲッタリン
グ技術としては、特開平６−２０８９７号公報に開示さ
れているように、エピタキシャルウェーハの高酸素濃度
Ｐ+基板をＳｉ簿膜の気相成長前に水素を含む雰囲気内
で熱処理、例えば１０００℃で３分間以上保持する処理
を施し、強力なゲッタリング能力をもたせる方法があっ
た。2. Description of the Related Art In the manufacturing process of a semiconductor device, if impurities such as heavy metals such as Fe and Cu are present in a device operation region, device characteristics are degraded. Therefore, there is a gettering technique for removing these impurities. As the gettering technique, as disclosed in JP-A-6-20897, a high oxygen concentration P + substrate of an epitaxial wafer is heat-treated in an atmosphere containing hydrogen before vapor-phase growth of a Si film, for example, There has been a method in which a treatment for holding at 1000 ° C. for 3 minutes or more is performed to give a strong gettering ability.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、上記し
た従来の技術のゲッタリング技術にあっては、エピタキ
シャルウェーハのゲッタリング処理は、デバイスプロセ
ス以前に行うゲッタリング処理であるために、エピタキ
シャル成長時に混入する重金属などの不純物のゲッタリ
ングは可能であるが、デバイスプロセス中に混入する重
金属などの不純物のゲッタリングはできないという問題
点があった。However, in the above-described gettering technique of the prior art, the gettering process of the epitaxial wafer is a gettering process performed before the device process, so that it is mixed during epitaxial growth. Although gettering of impurities such as heavy metals is possible, there is a problem that gettering of impurities such as heavy metals mixed during the device process cannot be performed.
【０００４】本発明は上記の問題点に着目して成された
ものであって、その目的とするところは、デバイスプロ
セス中に混入する重金属などの不純物をゲッタリング
し、従来よりもｐｎ接合リークを低減し、それに伴いメ
モリセルの電荷保持時間を長くし、固体撮像装置の白傷
レベルを低減することができる半導体装置の製造方法を
提供することにある。The present invention has been made in view of the above problems, and an object of the present invention is to getter impurities such as heavy metals mixed in a device process and to reduce a pn junction leakage more than in the prior art. It is an object of the present invention to provide a method of manufacturing a semiconductor device capable of reducing the number of charges, increasing the charge retention time of the memory cell, and reducing the level of white spots in the solid-state imaging device.
【０００５】[0005]
【課題を解決するための手段】上記の目的を達成するた
めに、請求項１の発明に係る半導体装置の製造方法は、
半導体デバイス製造の最終工程において、新たに３３０
℃から８００℃の水素熱処理を施すようにして、前記半
導体デバイス製造により製造されるウェーハ中の不純物
をゲッタリングするようにしたことを特徴とする。In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention comprises:
In the final step of semiconductor device manufacturing, a new 330
An impurity in a wafer manufactured by the semiconductor device manufacturing is gettered by performing a hydrogen heat treatment at a temperature of from 800C to 800C.
【０００６】したがって、半導体デバイス製造の最終工
程となるように新たに挿入した３３０℃から８００℃の
水素熱処理は、半導体デバイス製造終了時での重金属な
どの不純物のゲッタリング状態を決定する。これは、本
発明で新たに挿入した水素熱処理以後に、半導体デバイ
ス製造中のような熱処理が行われず、不純物の拡散や、
ゲッタリングサイトからの再放出がほとんどなくなるた
めである。Therefore, the newly inserted hydrogen heat treatment at a temperature of 330 ° C. to 800 ° C. so as to be the final step of semiconductor device manufacturing determines the gettering state of impurities such as heavy metals at the end of semiconductor device manufacturing. This is because, after the hydrogen heat treatment newly inserted in the present invention, heat treatment such as during semiconductor device manufacturing is not performed, diffusion of impurities,
This is because there is almost no re-emission from the gettering site.
【０００７】３３０℃から８００℃の水素熱処理をＣＺ
ウェーハに行った場合、イントリンシックゲッタリン
グ、イクストリンシックゲッタリングともに、８００℃
以上の熱処理よりゲッタリング効率が大きく、ゲッタリ
ングが完全に終了しないうちは、ゲッタリングはその水
素熱処理の時間が長い程進む。A hydrogen heat treatment at 330 ° C. to 800 ° C. is performed by CZ
When performed on a wafer, both intrinsic gettering and intrinsic gettering are 800 ° C
The gettering efficiency is higher than the heat treatment described above, and the gettering proceeds as the hydrogen heat treatment time is longer before the gettering is completely completed.
【０００８】したがって、デバイスプロセス中に混入す
る重金属などの不純物をゲッタリングし、従来よりもｐ
ｎ接合リークを低減し、それに伴いメモリセルであれば
電荷保持時間を長くし、固体撮像装置であれば白傷レベ
ルを低減することができる。Accordingly, impurities such as heavy metals mixed during the device process are gettered, and
The n-junction leakage can be reduced, and accordingly, the charge retention time can be increased in the case of a memory cell, and the level of white defects can be reduced in the case of a solid-state imaging device.
【０００９】また、上記の目的を達成するために、請求
項２の発明に係る半導体装置の製造方法は、請求項１に
記載の半導体装置の製造方法において、前記水素熱処理
がエピタキシャルウェーハについて行われ、この水素熱
処理が、ゲッタリングする所望の汚染元素の拡散距離が
前記エピタキシャル層の厚さ以上になるような時間で行
われる。According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, wherein the hydrogen heat treatment is performed on an epitaxial wafer. The hydrogen heat treatment is performed for a time such that the diffusion distance of the desired contaminant element to be gettered is equal to or greater than the thickness of the epitaxial layer.
【００１０】このように、上記した水素熱処理が、エピ
タキシャルウェーハについて行われ、ゲッタリングされ
る所望の汚染元素の拡散距離が、使用されるエピタキシ
ャル層の厚さ以上になるような時間の水素熱処理とする
と、エピタキシャル層中に存在した重金属などの不純物
が、エピタキシャル層を堆積したゲッタリングサイトと
なる基板側に拡散し、捕獲される。As described above, the above-described hydrogen heat treatment is performed on the epitaxial wafer, and the hydrogen heat treatment is performed for such a time that the diffusion distance of the desired contaminant element to be gettered becomes equal to or greater than the thickness of the epitaxial layer used. Then, impurities such as heavy metals existing in the epitaxial layer are diffused and captured on the substrate side which is a gettering site where the epitaxial layer is deposited.
【００１１】したがって、デバイスプロセス中に混入す
る重金属などの不純物をゲッタリングし、従来よりもｐ
ｎ接合リークを低減し、それに伴いメモリセルであれば
電荷保持時間を長くし、固体撮像装置であれば白傷レベ
ルを低減することができる。Therefore, impurities such as heavy metals mixed during the device process are gettered, and p
The n-junction leakage can be reduced, and accordingly, the charge retention time can be increased in the case of a memory cell, and the level of white defects can be reduced in the case of a solid-state imaging device.
【００１２】また、上記の目的を達成するために、請求
項３の発明に係る半導体装置の製造方法は、請求項１に
記載の半導体装置の製造方法において、エピタキシャル
ウェーハのエピタキシャル層を積んだ基板が結晶欠陥を
以上含んだ基板であり、前記水素熱処理が、ゲッタリン
グする所望の汚染元素の拡散距離が前記エピタキシャル
層の厚さ以上になるような時間で行われる。According to a third aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the first aspect of the present invention. Is a substrate containing crystal defects or more, and the hydrogen heat treatment is performed for a time such that a diffusion distance of a desired contaminant element to be gettered is equal to or greater than the thickness of the epitaxial layer.
【００１３】したがって、エピタキシャルウェーハのエ
ピタキシャル層を積んだ基板が結晶欠陥を１×１０6／
ｃｍ3以上含んだ基板とした場合、基板側は更に強力な
ゲッタリングサイトとなる。ゲッタリングする所望の汚
染元素の拡散距離が、このエピタキシャル層の厚さ以上
になるような時間の上記した水素熱処理とすると、エピ
タキシャル層中に存在した重金属などの不純物が、ゲッ
タリングサイトとなる基板側に拡散し、捕獲される。Therefore, the substrate on which the epitaxial layer of the epitaxial wafer is stacked has a crystal defect of 1 × 10 6 /
When the substrate contains cm 3 or more, the substrate side becomes a more powerful gettering site. When the above-mentioned hydrogen heat treatment is performed for such a time that the diffusion distance of a desired contaminant element to be gettered is equal to or longer than the thickness of the epitaxial layer, impurities such as heavy metals existing in the epitaxial layer become substrates to be gettering sites. Spreads to the side and is captured.
【００１４】したがって、デバイスプロセス中に混入す
る重金属などの不純物をゲッタリングし、従来よりもｐ
ｎ接合リークを低減し、それに伴いメモリセルであれば
電荷保持時間を長くし、固体撮像装置であれば白傷レベ
ルを低減することができる。Therefore, impurities such as heavy metals mixed during the device process are gettered, and p
The n-junction leakage can be reduced, and accordingly, the charge retention time can be increased in the case of a memory cell, and the level of white defects can be reduced in the case of a solid-state imaging device.
【００１５】また、上記の目的を達成するために、請求
項３の発明に係る半導体装置の製造方法は、請求項１に
記載の半導体装置の製造方法において、前記水素熱処理
が無欠陥層が表面にあるＳｉウェーハに行われ、この水
素熱処理が、ゲッタリングする所望の汚染元素の拡散距
離が前記無欠陥層の厚さ以上になるような時間で行われ
る。According to a third aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the first aspect of the present invention, wherein the defect-free layer is formed on the surface by the hydrogen heat treatment. And the hydrogen heat treatment is performed for a time such that the diffusion distance of the desired contaminant element to be gettered is equal to or greater than the thickness of the defect-free layer.
【００１６】したがって、無欠陥層が表面にあるＳｉウ
ェーハに、ゲッタリングする所望の汚染元素の拡散距離
が、その無欠陥層の厚さ以上になるような時間の上記水
素熱処理を行うと、無欠陥層に存在した重金属などの不
純物が無欠陥層よりウェーハ深さ方向にあるゲッタリン
グサイトとなる欠陥層に拡散し、捕獲される。Therefore, if the above-mentioned hydrogen heat treatment is performed on the Si wafer having the defect-free layer on the surface so that the diffusion distance of the desired contaminant element to be gettered is equal to or greater than the thickness of the defect-free layer, Impurities such as heavy metals existing in the defect layer diffuse from the non-defect layer to the defect layer serving as a gettering site in the depth direction of the wafer and are captured.
【００１７】したがって、デバイスプロセス中に混入す
る重金属などの不純物をゲッタリングし、従来よりもｐ
ｎ接合リークを低減し、それに伴いメモリセルであれば
電荷保持時間を長くし、固体撮像装置であれば白傷レベ
ルを低減することができる。Therefore, impurities such as heavy metals mixed during the device process are gettered, and p
The n-junction leakage can be reduced, and accordingly, the charge retention time can be increased in the case of a memory cell, and the level of white defects can be reduced in the case of a solid-state imaging device.
【００１８】[0018]
【発明の実施の形態】以下、本発明の実施の形態を説明
する。本出願請求項１の発明に係る半導体装置の製造方
法では、半導体デバイス製造の最終工程において、新た
に３３０℃から８００℃の水素熱処理を施す。ここで水
素熱処理温度を３３０℃から８００℃とするのは、水素
熱処理温度が３３０℃未満では拡散時間が充分ではな
く、充分にゲッタリングすることができない。一方水素
熱処理温度が８００℃を超えるとボロン、ヒ素、リン、
フッ化ボロン等のドナー又はアクセプターとして本来有
用な元素が拡散を開始し不都合である。この水素熱処理
温度は好ましくは３５０℃〜５００℃であるのがよく、
さらに好ましくは３８０℃〜４５０℃であるのがよい。Embodiments of the present invention will be described below. In the method of manufacturing a semiconductor device according to the first aspect of the present invention, a new hydrogen heat treatment at 330 ° C. to 800 ° C. is performed in the final step of semiconductor device manufacturing. Here, the reason why the hydrogen heat treatment temperature is set to be from 330 ° C. to 800 ° C. is that if the hydrogen heat treatment temperature is lower than 330 ° C., the diffusion time is not sufficient and the gettering cannot be performed sufficiently. On the other hand, when the hydrogen heat treatment temperature exceeds 800 ° C., boron, arsenic, phosphorus,
An element originally useful as a donor or an acceptor such as boron fluoride starts to diffuse, which is inconvenient. The hydrogen heat treatment temperature is preferably 350 ° C. to 500 ° C.,
More preferably, the temperature is 380 ° C to 450 ° C.
【００１９】次ぎに、本発明に係る半導体装置の製造方
法の実施の形態を図面を参照して説明する。本発明の半
導体製造方法では、図１に示すように半導体基板１とし
て例えばボロンドーパントのｐ+型Ｓｉ基板を使用し、
その表面に化学気相成長によりボロンドーパントのｐ型
Ｓｉエピタキシャル層２を成長し、そのｐ+型エピタキ
シャル層２の表面側にボロイオン注入によりｐ型ウェル
３を形成し、フォトエッチング法により１辺が１mmの正
方形に形付けられたｐｎリーク測定領域を取り巻くよう
に素子分離用の熱酸化膜５を所定の厚さで形成する。そ
の後、ｎ型イオン注入層４をｐ+型エピタキシャル層２
の表面側にリンイオン注入により形成する。Next, an embodiment of a method of manufacturing a semiconductor device according to the present invention will be described with reference to the drawings. In the semiconductor manufacturing method of the present invention, as shown in FIG. 1, for example, a p + type Si substrate of a boron dopant is used as the semiconductor substrate 1,
A p-type Si epitaxial layer 2 of boron dopant is grown on the surface by chemical vapor deposition, and a p-type well 3 is formed on the surface side of the p + -type epitaxial layer 2 by boro ion implantation. A thermal oxide film 5 for element isolation is formed with a predetermined thickness so as to surround a pn leak measurement region shaped into a 1 mm square. Thereafter, the n-type ion implanted layer 4 p + -type epitaxial layer 2
Is formed by implanting phosphorus ions on the surface side.
【００２０】その後、層間絶縁酸化膜６を化学気相成長
法で形成し、ｎ型イオン注入層と多結晶Ｓｉ電極７が導
通するようにコンタクトを形成し、多結晶Ｓｉ電極７を
付着する。本発明の半導体製造方法では、図１の半導体
装置を作製するプロセスの最終工程に３３０℃から８０
０℃の水素熱処理を行う。ｐ型エピタキシャル層２の厚
さは所望の汚染元素の拡散距離と、水素熱処理時間との
兼ね合いで種々設定され、５μｍ乃至２０μｍ程度とさ
れる。Thereafter, an interlayer insulating oxide film 6 is formed by a chemical vapor deposition method, a contact is formed so that the n-type ion implantation layer and the polycrystalline Si electrode 7 are conducted, and the polycrystalline Si electrode 7 is attached. According to the semiconductor manufacturing method of the present invention, the final step of the process for manufacturing the semiconductor device of FIG.
A hydrogen heat treatment at 0 ° C. is performed. The thickness of the p-type epitaxial layer 2 is variously set in consideration of the diffusion distance of a desired contaminant element and the hydrogen heat treatment time, and is about 5 μm to 20 μm.
【００２１】[0021]
【実施例】（第１の実施例）本発明に係る半導体装置の
製造方法の第１の実施例を前述した図１及び図２に基づ
いて説明する。図１に示すように半導体基板１としてボ
ロンドーパントのｐ+型Ｓｉ基板を使用し、その表面に
化学気相成長によりボロンドーパントのｐ型Ｓｉエピタ
キシャル層２を成長し、そのｐ+型エピタキシャル層２
の表面側にボロイオン注入によりｐ型ウェル３を形成
し、フォトエッチング法により１辺が１mmの正方形に形
付けられたｐｎリーク測定領域を取り巻くように素子分
離用の熱酸化膜５を４０００オングストロームの厚さで
形成した。その後、ｎ型イオン注入層４をｐ+型エピタ
キシャル層２の表面側にリンイオン注入により形成し
た。(First Embodiment) A first embodiment of a method of manufacturing a semiconductor device according to the present invention will be described with reference to FIGS. Using the p + -type Si substrate boron dopant as the semiconductor substrate 1 as shown in FIG. 1, to grow a p-type Si epitaxial layer 2 of the boron dopant by chemical vapor deposition on the surface, the p + -type epitaxial layer 2
A p-type well 3 is formed on the surface side of the substrate by boro ion implantation, and a thermal oxide film 5 for element isolation is formed to a thickness of 4000 angstroms so as to surround a pn leak measurement region having a side of 1 mm by photoetching. It was formed with a thickness. Thereafter, an n-type ion-implanted layer 4 was formed on the surface of the p + -type epitaxial layer 2 by phosphorus ion implantation.
【００２２】その後、層間絶縁酸化膜６を化学気相成長
法で形成し、ｎ型イオン注入層と多結晶Ｓｉ電極７が導
通するようにコンタクトを形成し、多結晶Ｓｉ電極７を
付着した。図１の半導体装置を作製するプロセスの最終
工程に４００℃の水素熱処理を２０分行った。ｐ型エピ
タキシャル層２の厚さは５μｍ、１０μｍ、２０μｍの
３種類使用した。Thereafter, an interlayer insulating oxide film 6 was formed by a chemical vapor deposition method, a contact was formed so that the n-type ion implanted layer was electrically connected to the polycrystalline Si electrode 7, and the polycrystalline Si electrode 7 was attached. Hydrogen heat treatment at 400 ° C. was performed for 20 minutes in the final step of the process for manufacturing the semiconductor device in FIG. The thickness of the p-type epitaxial layer 2 was 5 μm, 10 μm, and 20 μm.
【００２３】それにより、図２に示される結果を得た。
図２は実施例の結果をエピタキシャル層２の厚さとリー
ク電流の関係として示したグラフである。その結果、計
測時の逆バイアス電圧は５Ｖであった。Ｆｅをゲッタリ
ングする所望の汚染元素と仮定した場合、４００℃の水
素熱処理を２０分行った時の拡散距離は、１５μｍであ
る。第１の実施例ではエピタキシャル層２の厚さが２０
μｍとＦｅの拡散距離に達していないときに比べ、エピ
タキシャル層２の厚さ１０μｍ、５μｍとゲッタリング
が進みやすくなるにつれてリーク電流は減少している。As a result, the result shown in FIG. 2 was obtained.
FIG. 2 is a graph showing the result of the example as a relationship between the thickness of the epitaxial layer 2 and the leakage current. As a result, the reverse bias voltage at the time of measurement was 5V. Assuming that Fe is a desired contaminant element for gettering, the diffusion distance when hydrogen heat treatment at 400 ° C. is performed for 20 minutes is 15 μm. In the first embodiment, the thickness of the epitaxial layer 2 is 20
The leak current decreases as gettering proceeds more easily, as the epitaxial layer 2 has a thickness of 10 μm and 5 μm, compared to when the diffusion distance of μm and Fe has not been reached.
【００２４】次ぎに以上の実施例１における反応機構に
つき説明する。半導体基板１としてｐ+型Ｓｉ基板の表
面側に化学気相成長によりｐ型Ｓｉエピタキシャル層２
を成長した。半導体基板１側に存在するドーパント、特
にボロンはＦｅと２００℃以下でペアを形成することが
知られている。表面側のエピタキシャル層２よりも半導
体基板１のボロン濃度は大きいので、エピタキシャル層
２中のＦｅなどの重金属不純物はデバイスプロセス中に
半導体基板１側に移動し、半導体基板１側でゲッタリン
グする。Next, the reaction mechanism in Example 1 will be described. A p-type Si epitaxial layer 2 is formed on a surface of a p + -type Si substrate as a semiconductor substrate 1 by chemical vapor deposition.
Grew. It is known that a dopant, especially boron, existing on the semiconductor substrate 1 side forms a pair with Fe at 200 ° C. or lower. Since the boron concentration of the semiconductor substrate 1 is higher than that of the epitaxial layer 2 on the front surface side, heavy metal impurities such as Fe in the epitaxial layer 2 move toward the semiconductor substrate 1 during the device process and getter at the semiconductor substrate 1 side.
【００２５】図１の半導体装置を製造するプロセスの最
終工程で４００℃の水素熱処理を２０分行った。この温
度は、ゲッタリング効率を上げることを目的として設定
されており、２０分の熱処理時間は半導体装置の製造に
おいて汚染元素の１つとして知られているＦｅの拡散距
離１５μｍとゲッタリングサイトまでの距離となるエピ
タキシャル層２の厚さとの関係を調べるためである。In the final step of the process for manufacturing the semiconductor device of FIG. 1, a hydrogen heat treatment at 400 ° C. was performed for 20 minutes. This temperature is set for the purpose of increasing the gettering efficiency, and the heat treatment time of 20 minutes requires a diffusion distance of 15 μm of Fe, which is known as one of the contaminants in the manufacture of a semiconductor device, to the gettering site. This is for examining the relationship between the distance and the thickness of the epitaxial layer 2.
【００２６】図２のようにリーク電流を測定した結果、
エピタキシャル層２の厚さが２０μｍとＦｅの拡散距離
に達していない時に比べ、エピタキシャル層２の厚さが
１０μｍ、５μｍとなるにつれてリーク電流は減少し
た。これは、エピタキシャル層２の厚さが２０μｍよ
り、１０μｍ、５μｍとゲッタリングサイトまでの距離
が短いほど、Ｆｅなどの重金属不純物が半導体基板１側
に多く移動し、ゲッタリングされたためと考えられる。As a result of measuring the leak current as shown in FIG.
The leakage current decreased as the thickness of the epitaxial layer 2 became 10 μm and 5 μm, compared to when the thickness of the epitaxial layer 2 was 20 μm and did not reach the Fe diffusion distance. This is presumably because, as the thickness of the epitaxial layer 2 becomes smaller than 20 μm and the distance from the gettering site to 10 μm or 5 μm is shorter, more heavy metal impurities such as Fe move toward the semiconductor substrate 1 and gettering occurs.
【００２７】（第２の実施例）本発明に係る半導体装置
の製造方法の第２の実施例を図１及び図３に示す。本発
明の第２の実施例では、上記した第１の実施例の半導体
基板１を用いて、使用したｐ型エピタキシャル層２の厚
さを２０μｍの１種類のウェーハとし、４００℃の水素
熱処理時間を２０分、６０分、１４０分の３種類とした
以外は第１の実施例と同じ測定を行った。(Second Embodiment) FIGS. 1 and 3 show a second embodiment of the method of manufacturing a semiconductor device according to the present invention. In the second embodiment of the present invention, the semiconductor substrate 1 of the above-described first embodiment is used to form one type of wafer having a thickness of the used p-type epitaxial layer 2 of 20 μm and a hydrogen heat treatment time of 400 ° C. The measurement was performed in the same manner as in the first example, except that the measurement time was changed to three types of 20 minutes, 60 minutes, and 140 minutes.
【００２８】それにより、図３に示される結果を得た。
図３は第２の実施例の結果を４００℃水素熱処理の時間
とリーク電流の関係として示したグラフである。その結
果、計測時の逆バイアス電圧は第１の実施例と同じ５Ｖ
であった。As a result, the result shown in FIG. 3 was obtained.
FIG. 3 is a graph showing the result of the second embodiment as a relationship between the time of the hydrogen heat treatment at 400 ° C. and the leak current. As a result, the reverse bias voltage at the time of measurement was 5 V, the same as in the first embodiment.
Met.
【００２９】４００℃の水素熱処理を２０分、６０分、
１４０分行った時のＦｅの拡散距離は、それぞれ１５μ
ｍ、２６μｍ、４０μｍである。第２の実施例では、エ
ピタキシャル層２中のＦｅなどの不純物のゲッタリング
サイトまで拡張するのに必要な距離となるエピタキシャ
ル層２の厚さが２０μｍであるのに対して、４００℃水
素熱処理が６０分と１４０分ではＦｅは半導体基板１側
まで達している。Hydrogen heat treatment at 400 ° C. for 20 minutes, 60 minutes,
The diffusion distance of Fe after 140 minutes was 15 μm each.
m, 26 μm, and 40 μm. In the second embodiment, the thickness of the epitaxial layer 2 which is the distance required to extend to the gettering site of impurities such as Fe in the epitaxial layer 2 is 20 μm, while the hydrogen heat treatment at 400 ° C. At 60 minutes and 140 minutes, Fe has reached the semiconductor substrate 1 side.
【００３０】すなわち、４００℃水素熱処理時間が２０
分では半導体基板１側でのＦｅなどのゲッタリングが十
分ではなかったが、６０分や１４０分ではゲッタリング
が十分に進んだと考えられる。このため、４００℃２０
分より４００℃６０分、４００℃１４０分とゲッタリン
グが進むにつれ、リーク電流が減少したと考えられる。That is, the hydrogen heat treatment time at 400 ° C. is 20
Although gettering of Fe and the like on the semiconductor substrate 1 side was not sufficient in the case of minutes, gettering is considered to have sufficiently advanced in 60 minutes and 140 minutes. Therefore, 400 ° C. 20
It is considered that the leak current decreased as the gettering progressed to 400 ° C. for 60 minutes and 400 ° C. for 140 minutes.
【００３１】（第３の実施例）本発明に係る半導体装置
の製造方法の第３の実施例を図４及び図５に示す。本発
明の第２の実施例では、図１でｐ型Ｓｉエピタキシャル
層２を形成する半導体基板１を、図４のように結晶欠陥
を１×１０6／ｃｍ3以上含んだｐ型Ｓｉ基板８とした以
外は、第１の実施例と同じ測定を行った。結晶欠陥を１
×１０6／ｃｍ3以上含んだｐ型Ｓｉ基板８の抵抗はボロ
ンドーパントで１０Ω・cmから１６Ω・cmであり、その
初期酸素濃度は１５×１０17ａｔｏｍｓ／ｃｍ3のＣＺ
基板である。ｐ型エピタキシャル層２の厚さは５μｍ、
１０μｍ、２０μｍの３種類使用した。(Third Embodiment) FIGS. 4 and 5 show a third embodiment of the method of manufacturing a semiconductor device according to the present invention. In the second embodiment of the present invention, the semiconductor substrate 1 on which the p-type Si epitaxial layer 2 is formed in FIG. 1 is replaced with a p-type Si substrate 8 having crystal defects of 1 × 10 6 / cm 3 or more as shown in FIG. The same measurement as in the first example was performed except that the measurement was performed. 1 crystal defect
The resistance of the p-type Si substrate 8 containing at least 10 6 / cm 3 is 10 Ω · cm to 16 Ω · cm with boron dopant, and the initial oxygen concentration is 15 × 10 17 atoms / cm 3 of CZ.
It is a substrate. The thickness of the p-type epitaxial layer 2 is 5 μm,
Three types of 10 μm and 20 μm were used.
【００３２】それにより、図５に示される結果を得た。
図５は第３の実施例の結果をエピタキシャル層２の厚さ
とリーク電流の関係として示したグラフである。その結
果、計測時の逆バイアス電圧は５Ｖであった。As a result, the result shown in FIG. 5 was obtained.
FIG. 5 is a graph showing the result of the third embodiment as a relationship between the thickness of the epitaxial layer 2 and the leak current. As a result, the reverse bias voltage at the time of measurement was 5V.
【００３３】第３の実施例では４００℃２０分の水素熱
処理を行い、その時のＦｅの拡散距離は１５μｍであ
る。第３の実施例ではエピタキシャル層２の厚さが２０
μｍとＦｅの拡散距離に達していない時に比べ、エピタ
キシャル層２の厚さ１０μｍ、５μｍとゲッタリングが
進みやすくなるにつれてリーク電流は減少している。こ
の際、結晶欠陥１×１０6／ｃｍ3以上含んだｐ型Ｓｉ基
板８はゲッタリングサイトとして作用する。In the third embodiment, hydrogen heat treatment is performed at 400 ° C. for 20 minutes, and the Fe diffusion distance at that time is 15 μm. In the third embodiment, the thickness of the epitaxial layer 2 is 20
The leakage current decreases as the gettering proceeds more easily, with the thickness of the epitaxial layer 2 being 10 μm and 5 μm than when the diffusion distance between μm and Fe has not been reached. At this time, the p-type Si substrate 8 containing crystal defects of 1 × 10 6 / cm 3 or more functions as a gettering site.
【００３４】（第４の実施例）本発明に係る半導体装置
の製造方法の第４の実施例を図４及び図６に示す。本発
明の第４の実施例では、使用したエピタキシャル層２の
厚さを２０μｍの１種類のウェーハとし、４００℃の水
素熱処理時間を２０分、６０分、１４０分の３種類とし
た。作製した半導体装置のエピタキシャル層２を形成す
るウェーハを結晶欠陥１×１０6／ｃｍ3以上含んだｐ型
Ｓｉ基板８とし、その抵抗はボロンドーパントで１０Ω
・ｃｍら１６Ω・ｃｍその初期酸素濃度は１５×１０17
ａｔｏｍｓ／ｃｍ3のＣＺ基板であること以外は第２の
実施例と同じ測定を行った。(Fourth Embodiment) FIGS. 4 and 6 show a fourth embodiment of the method of manufacturing a semiconductor device according to the present invention. In the fourth embodiment of the present invention, one type of wafer having a thickness of 20 μm was used for the epitaxial layer 2 used, and the hydrogen heat treatment time at 400 ° C. was set to three types of 20 minutes, 60 minutes, and 140 minutes. The wafer on which the epitaxial layer 2 of the manufactured semiconductor device is formed is a p-type Si substrate 8 containing crystal defects of 1 × 10 6 / cm 3 or more, and has a resistance of 10Ω by boron dopant.
・ Cm to 16Ω ・ cm The initial oxygen concentration is 15 × 10 17
The same measurement as in the second example was performed except that the CZ substrate was atoms / cm 3 .
【００３５】そして、図６に示される結果を得た。図６
は第４の実施例の結果を４００℃水素熱処理の時間とリ
ーク電流の関係として示したグラフである。その結果、
計測時の逆バイアス電圧は第２の実施例と同じ５Ｖであ
った。Then, the result shown in FIG. 6 was obtained. FIG.
Is a graph showing the results of the fourth example as a relationship between the time of the 400 ° C. hydrogen heat treatment and the leakage current. as a result,
The reverse bias voltage at the time of measurement was 5 V, the same as in the second embodiment.
【００３６】第２の実施例と比べると、４００℃水素熱
処理時間が２０分から６０分、１４０分とゲッタリング
が進むとリーク電流は減少する傾向は同じであった。結
晶欠陥１×１０6／ｃｍ3以上含んだｐ型Ｓｉ基板８は第
３の実施例と同じく、ゲッタリングサイトとして作用す
る。As compared with the second embodiment, the tendency of the leak current to decrease as the gettering proceeds from 400 minutes at 400 ° C. to 20 minutes to 60 minutes and 140 minutes was the same. The p-type Si substrate 8 containing crystal defects of 1 × 10 6 / cm 3 or more functions as a gettering site as in the third embodiment.
【００３７】（第５の実施例）本発明に係る半導体装置
の製造方法の第５の実施例を図７及び図８に示す。本発
明の第５の実施例では、図１でｐ型Ｓｉエピタキシャル
層２を形成する半導体基板１を、図７のようにｐ型Ｓｉ
−ＣＺ基板９に、また、ｐ型Ｓｉエピタキシャル層２を
ｐ型Ｓｉ無欠陥層１０とした以外は、第１の実施例と同
じ測定を行った。ｐ型Ｓｉ−ＣＺ基板９及びｐ型Ｓｉ無
欠陥層１０の初期抵抗はボロンドーパントで１０Ω・ｃ
ｍから１６Ω・ｃｍであり、その初期酸素濃度は１５×
１０17ａｔｏｍｓ／ｃｍ3である。ｐ型Ｓｉ無欠陥層１
０の厚さは１０μｍ、２０μｍ、４０μｍの３種類使用
した。第５の実施例で使用したｐ型Ｓｉ−ＣＺ基板９及
びｐ型Ｓｉ無欠陥層１０はｐ型Ｓｉ−ＣＺ基板に１２０
℃と６５０℃の熱処理を行うことによって得られるもの
である。(Fifth Embodiment) FIGS. 7 and 8 show a fifth embodiment of the method of manufacturing a semiconductor device according to the present invention. In the fifth embodiment of the present invention, the semiconductor substrate 1 for forming the p-type Si epitaxial layer 2 in FIG.
The same measurement as that of the first example was performed except that the p-type Si epitaxial layer 2 was changed to the p-type Si defect-free layer 10 on the -CZ substrate 9. The initial resistance of the p-type Si-CZ substrate 9 and the p-type Si defect-free layer 10 is 10 Ω · c with boron dopant.
m to 16 Ω · cm, and the initial oxygen concentration is 15 ×
It is 10 17 atoms / cm 3 . p-type Si defect-free layer 1
Three thicknesses of 0 μm, 10 μm, 20 μm and 40 μm were used. The p-type Si-CZ substrate 9 and the p-type Si defect-free layer 10 used in the fifth embodiment are
It is obtained by performing a heat treatment at 650C and 650C.
【００３８】ｐ型Ｓｉ無欠陥層２の厚さは１０μｍ、２
０μｍ、４０μｍの３種類使用した。 ｐ型Ｓｉ−ＣＺ
基板の赤外光のよる欠陥検出を行い、ゲッタリングサイ
トとなるｐ型Ｓｉ−ＣＺ基板深さ方向中央部の欠陥層の
欠陥密度を１００％として、基板の表面から１０％の欠
陥密度となる基板深さ方向の長さを無欠陥層の厚さとし
た。The thickness of the p-type Si defect-free layer 2 is 10 μm,
Three types of 0 μm and 40 μm were used. p-type Si-CZ
Defect detection by infrared light of the substrate is performed, and the defect density of the defect layer at the center in the depth direction of the p-type Si-CZ substrate serving as a gettering site is 100%, and the defect density is 10% from the surface of the substrate. The length in the substrate depth direction was defined as the thickness of the defect-free layer.
【００３９】そして、図８に示される結果を得た。図８
は第５の実施例の結果をＰ型Ｓｉ無欠陥層１０の厚さと
リーク電流の関係として示したグラフである。その結
果、計測時の逆バイアス電圧は５Ｖであった。Then, the result shown in FIG. 8 was obtained. FIG.
Is a graph showing the result of the fifth example as a relationship between the thickness of the P-type Si defect-free layer 10 and the leak current. As a result, the reverse bias voltage at the time of measurement was 5V.
【００４０】第５の実施例では４００℃２０分の水素熱
処理を行い、その時のＦｅの拡散距離は１５μｍであ
る。第５の実施例ではＰ型Ｓｉ無欠陥層１０の厚さが４
０μｍとＦｅの拡散距離に達していない時に比べ、Ｐ型
Ｓｉ無欠陥層１０の厚さ２０μｍ、１０μｍとゲッタリ
ングが進みやすくなるにつれてリーク電流は減少してい
る。この際、ｐ型Ｓｉ−ＣＺ基板９は欠陥密度が表面層
１０よりも多く、ゲッタリングサイトとして作用する。In the fifth embodiment, a hydrogen heat treatment is performed at 400 ° C. for 20 minutes, and the diffusion distance of Fe at that time is 15 μm. In the fifth embodiment, the thickness of the P-type Si defect-free layer 10 is 4
The leak current is reduced as the gettering is facilitated to have a thickness of 20 μm and 10 μm of the P-type Si defect-free layer 10 as compared with the case where the diffusion distance of Fe has not reached 0 μm. At this time, the p-type Si-CZ substrate 9 has a higher defect density than the surface layer 10 and functions as a gettering site.
【００４１】（第６の実施例）本発明に係る半導体装置
の製造方法の第６の実施例を図７及び図９に示す。本発
明の第６の実施例では、使用したｐ型Ｓｉ無欠陥層１０
の厚さは４０μｍの１種類のウェーハとし、４００℃の
水素熱処理時間を２０分、６０分、１４０分の３種類と
した。図１のｐ+型Ｓｉ基板１をｐ型Ｓｉ−ＣＺ基板９
とし、その抵抗はボロンドーパントで１０Ω・ｃｍから
１６Ω・ｃｍであり、その初期酸素濃度は１５×１０17
ａｔｏｍｓ／ｃｍ3であること、また、ｐ型Ｓｉエピタ
キシャル層２を形成せずに表面層としてｐ型Ｓｉ無欠陥
層１０を使用したこと以外は第２の実施例と同じ測定を
行った。第６の実施例で使用したｐ型Ｓｉ−ＣＺ基板９
にｐ型Ｓｉ無欠陥層１０は第５の実施例と同じ製法を行
うことによって得られたものである。(Sixth Embodiment) FIGS. 7 and 9 show a sixth embodiment of the method of manufacturing a semiconductor device according to the present invention. In the sixth embodiment of the present invention, the used p-type Si defect-free layer 10 is used.
Was used as one type of wafer having a thickness of 40 μm, and the hydrogen heat treatment time at 400 ° C. was set to three types of 20 minutes, 60 minutes, and 140 minutes. The p + type Si substrate 1 of FIG.
The resistance is 10 Ω · cm to 16 Ω · cm with boron dopant, and the initial oxygen concentration is 15 × 10 17
It is atoms / cm 3, also except for using p-type Si denuded 10 as a surface layer without forming a p-type Si epitaxial layer 2 was subjected to the same measurement as the second embodiment. P-type Si-CZ substrate 9 used in the sixth embodiment
The p-type Si defect-free layer 10 is obtained by performing the same manufacturing method as in the fifth embodiment.
【００４２】そして、図９に示される結果を得た。図９
は第６の実施例の結果を４００℃水素熱処理の時間とリ
ーク電流の関係として示したグラフである。その結果、
計測時の逆バイアス電圧は第２の実施例と同じ５Ｖであ
った。Then, the result shown in FIG. 9 was obtained. FIG.
Is a graph showing the result of the sixth example as a relationship between the time of the 400 ° C. hydrogen heat treatment and the leak current. as a result,
The reverse bias voltage at the time of measurement was 5 V, the same as in the second embodiment.
【００４３】第２の実施例と比べると、４００℃水素熱
処理時間が２０分から６０分、１４０分とゲッタリング
が進むと、リーク電流は減少する傾向は同じであった。
この際、ｐ型Ｓｉ−ＣＺ基板９は欠陥密度が表面層１０
よりも多く、ゲッタリングサイトとして作用する。As compared with the second embodiment, the tendency of the leak current to decrease as the gettering proceeds from 400 minutes at 400 ° C. to 20 minutes to 60 minutes and 140 minutes was the same.
At this time, the p-type Si-CZ substrate 9 has a defect density of the surface layer 10.
More than act as gettering sites.
【００４４】（第７の実施例）本発明に係る半導体装置
の製造方法の第７の実施例を図１０ｗｏ参照して説明す
る。本発明の第７の実施例では、図１のｐ／ｐ+エピタ
キシャルウェーハのエピタキシャル層２表面側にメモリ
セルを６５５３６ビット形成し、その電荷保持時間を測
定した。ｐ型Ｓｉエピタキシャル層２の厚さを５μｍ、
１０μｍ、２０μｍの３種類とし、それら抵抗はボロン
ドーパントで１０Ω・ｃｍから１６Ω・ｃｍである。ｐ
型Ｓｉ基板１の抵抗はボロンドーパントで０．０１Ω・
ｃｍから０．０２Ω・ｃｍである。メモリセル形成プロ
セスの最終工程として行った４００℃水素処理時間は２
０分と固定した。(Seventh Embodiment) A seventh embodiment of the method of manufacturing a semiconductor device according to the present invention will be described with reference to FIG. In the seventh embodiment of the present invention, 65536 bits of memory cells were formed on the surface side of the epitaxial layer 2 of the p / p + epitaxial wafer of FIG. 1 and the charge retention time was measured. The thickness of the p-type Si epitaxial layer 2 is 5 μm,
There are three types, 10 μm and 20 μm, and their resistance is 10 Ω · cm to 16 Ω · cm with boron dopant. p
The resistance of the Si substrate 1 is 0.01Ω ·
cm to 0.02 Ω · cm. The hydrogen treatment time at 400 ° C. performed as the last step of the memory cell formation process is 2
It was fixed at 0 minutes.
【００４５】その結果を図１０に示す。図１０は第７の
実施例でｐ型Ｓｉエピタキシャル層２の厚さを５μｍ、
１０μｍ、２０μｍの３種類とした時のメモリセルの電
荷保持時間とビット数／全体のビット数の関係を示すグ
ラフである。FIG. 10 shows the result. FIG. 10 shows a seventh embodiment in which the thickness of the p-type Si epitaxial layer 2 is 5 μm,
10 is a graph showing the relationship between the charge retention time of the memory cell and the number of bits / total number of bits when three types of 10 μm and 20 μm are used.
【００４６】４００℃の水素熱処理を２０分行った時の
Ｆｅの拡散距離は１５μｍである。第７の実施例ではエ
ピタキシャル層２の厚さが２０μｍとＦｅの拡散距離に
達していない時に比べ、エピタキシャル層２の厚さ１０
μｍ、５μｍとゲッタリングが進みやすくなるにつれて
メモリセルの電荷保持時間は減少した。The diffusion distance of Fe when the hydrogen heat treatment at 400 ° C. is performed for 20 minutes is 15 μm. In the seventh embodiment, the thickness of the epitaxial layer 2 is 20 μm, which is smaller than the thickness of the epitaxial layer 2 which has not reached the Fe diffusion distance.
The charge retention time of the memory cell was reduced as gettering became easier to proceed to μm and 5 μm.
【００４７】（第８の実施例）本発明に係る半導体装置
の製造方法の第８の実施例を図１１を参照して説明す
る。本発明の第８の実施例では、第７の実施例と同じ
く、図１のｐ／ｐ+エピタキシャルウェーハのエピタキ
シャル層２表面側にメモリセルを６５５３６ビット形成
し、その電荷保持時間を測定した。ｐ型Ｓｉエピタキシ
ャル層２の厚さを２０μｍとし、その抵抗はボロンドー
パントで１０Ω・ｃｍから１６Ω・ｃｍである。ｐ型Ｓ
ｉ基板１の抵抗はボロンドーパントで０．０１Ω・ｃｍ
から０．０２Ω・ｃｍである。メモリセル形成プロセス
の最終工程として行った４００℃水素処理時間は２０
分、６０分、１４０分の３種類を行った。(Eighth Embodiment) An eighth embodiment of the method of manufacturing a semiconductor device according to the present invention will be described with reference to FIG. In the eighth embodiment of the present invention, 65536 bits of memory cells were formed on the surface side of the epitaxial layer 2 of the p / p + epitaxial wafer of FIG. 1 and the charge retention time was measured, as in the seventh embodiment. The thickness of the p-type Si epitaxial layer 2 is set to 20 μm, and its resistance is from 10 Ω · cm to 16 Ω · cm with boron dopant. p-type S
The resistance of the i-substrate 1 is 0.01 Ω · cm with boron dopant.
From 0.02 Ω · cm. The hydrogen treatment time at 400 ° C. performed as the last step of the memory cell formation process is 20
3 minutes, 60 minutes, and 140 minutes.
【００４８】その結果を図１１に示す。図１１は第８の
実施例でメモリセル形成プロセスの最終工程に４００℃
水素熱処理時間を２０分、６０分、１４０分行った時の
メモリセルの電荷保持時間とビット数／全体のビット数
の関係を示すグラフである。FIG. 11 shows the result. FIG. 11 shows an eighth embodiment in which the final step of the memory cell forming process is performed at 400 ° C.
9 is a graph showing the relationship between the charge retention time of the memory cell and the number of bits / total number of bits when the hydrogen heat treatment time is 20, 60, and 140 minutes.
【００４９】４００℃の水素熱処理を２０分、６０分、
１４０分行った時のＦｅの拡散距離は１５μｍ、２６μ
ｍ、４０μｍである。第７の実施例ではエピタキシャル
層２の厚さが２０μｍであるのに対して、４００℃水素
熱処理時間が６０分と１４０分ではＦｅはｐ+型Ｓｉ基
板１側まで達している。すなわち、４００℃水素熱処理
時間が２０分では半導体基板１側でのＦｅなどのゲッタ
リングが十分ではなかったが、６０分や１４０分となる
とゲッタリングが十分に進んだと考えられる。このた
め、４００℃２０分から６０分、１４０分となるとメモ
リセルの電荷保持時間は減少したと考えられる。Hydrogen heat treatment at 400 ° C. for 20 minutes, 60 minutes,
The diffusion distance of Fe after 140 minutes was 15 μm, 26 μm.
m, 40 μm. In the seventh embodiment, while the thickness of the epitaxial layer 2 is 20 μm, the Fe reaches the p + -type Si substrate 1 side at 400 ° C. hydrogen heat treatment time of 60 minutes and 140 minutes. That is, although the gettering of Fe and the like on the semiconductor substrate 1 side was not sufficient when the hydrogen heat treatment time at 400 ° C. was 20 minutes, the gettering was considered to have sufficiently advanced when the heat treatment time reached 60 minutes or 140 minutes. For this reason, it is considered that the charge retention time of the memory cell was reduced from 400 ° C. for 20 minutes to 60 minutes and 140 minutes.
【００５０】（第９の実施例）本発明に係る半導体装置
の製造方法の第９の実施例を図１２を参照して説明す
る。本発明の第９の実施例では、図４のエピタキシャル
層を形成する半導体基板８を、結晶欠陥を１×１０6／
ｃｍ3以上含んだｎ型Ｓｉ基板とし、エピタキシャル層
２をｎ型Ｓｉエピタキシャル層としたウェーハのエピタ
キシャル層２表面側に固体撮像装置を形成し、その白傷
レベルを６０℃で測定した。結晶欠陥を１×１０6／ｃ
ｍ3以上含んだｎ型Ｓｉ基板の抵抗はリンドーパントで
２０Ω・ｃｍから３０Ω・ｃｍである。ｎ型Ｓｉエピタ
キシャル層の抵抗はリンドーパントで２０Ω・ｃｍから
３０Ω・ｃｍである。ｎ型Ｓｉエピタキシャル層の厚さ
を５μｍ、１０μｍ、２０μｍの３種類とし、固体撮像
装置形成プロセスの最終工程として行った４００℃水素
熱処理時間は２０分と固定した。(Ninth Embodiment) A ninth embodiment of the method of manufacturing a semiconductor device according to the present invention will be described with reference to FIG. In the ninth embodiment of the present invention, the semiconductor substrate 8 to form an epitaxial layer of FIG. 4, 1 crystal defects × 10 6 /
A solid-state imaging device was formed on the surface side of the epitaxial layer 2 of a wafer having an n-type Si substrate containing not less than 3 cm 3 and the epitaxial layer 2 as the n-type Si epitaxial layer, and the white defect level was measured at 60 ° C. 1 × 10 6 / c crystal defects
The resistance of an n-type Si substrate containing m 3 or more is 20 Ω · cm to 30 Ω · cm with a phosphorus dopant. The resistance of the n-type Si epitaxial layer is from 20 Ω · cm to 30 Ω · cm with a phosphorus dopant. The thickness of the n-type Si epitaxial layer was set to 5 μm, 10 μm, and 20 μm, and the hydrogen heat treatment time at 400 ° C. performed as the final step of the solid-state imaging device forming process was fixed at 20 minutes.
【００５１】その結果を図１２に示す。図１２は第９の
実施例でｎ型Ｓｉエピタキシャル層２の厚さを５μｍ、
１０μｍ、２０μｍの３種類とした時の固体撮像装置の
白傷レベルを示すグラフである。FIG. 12 shows the result. FIG. 12 shows a ninth embodiment in which the thickness of the n-type Si epitaxial layer 2 is 5 μm,
6 is a graph showing white flaw levels of the solid-state imaging device when three types of 10 μm and 20 μm are used.
【００５２】４００℃の水素熱処理を２０分行った時の
Ｆｅの拡散距離は１５μｍである。第９の実施例ではエ
ピタキシャル層２の厚さが２０μｍとＦｅの拡散距離に
達していない時に比べ、エピタキシャル層の厚さ１０μ
ｍ、５μｍとゲッタリングが進みやすくなるにつれて固
体撮像装置の白傷レベルは減少した。The diffusion distance of Fe when the hydrogen heat treatment at 400 ° C. was performed for 20 minutes was 15 μm. In the ninth embodiment, the thickness of the epitaxial layer 2 is 20 μm, which is smaller than the thickness of the epitaxial layer 2 which has not reached the diffusion distance of Fe.
The white flaw level of the solid-state imaging device decreased as the gettering became easier to proceed to 5 μm.
【００５３】（第１０の実施例）本発明に係る半導体装
置の製造方法の第１０の実施例を図１３を参照して説明
する。本発明の第１０の実施例では、図４のｎ型Ｓｉエ
ピタキシャル層２の厚さを２０μｍに固定し、固体撮像
装置形成プロセスの最終工程として行った４００℃の水
素熱処理を２０分、６０分、１４０分の３種類とした以
外は第９の実施例と同じ白傷レベルを６０℃で測定し
た。(Tenth Embodiment) A tenth embodiment of the method of manufacturing a semiconductor device according to the present invention will be described with reference to FIG. In the tenth embodiment of the present invention, the thickness of the n-type Si epitaxial layer 2 of FIG. 4 is fixed at 20 μm, and the hydrogen heat treatment at 400 ° C. performed as the final step of the solid-state imaging device forming process is performed for 20 minutes and 60 minutes. The white spot level was measured at 60 ° C. in the same manner as in the ninth example, except that the three types were set to be 3/140.
【００５４】その結果を図１３に示す。図１３は第１０
の実施例で固体撮像装置形成プロセスの最終工程として
行った４００℃の水素熱処理を２０分、６０分、１４０
分の３種類とした時の固体撮像装置の白傷レベルを示す
グラフである。FIG. 13 shows the result. FIG. 13 shows the tenth
The hydrogen heat treatment at 400 ° C. performed as the final step of the solid-state imaging device forming process in
6 is a graph showing white flaw levels of the solid-state imaging device when three types are used.
【００５５】４００℃の水素熱処理を２０分、６０分、
１４０分行った時のＦｅの拡散距離は１５μｍ、２６μ
ｍ、４０μｍであり、エピタキシャル層の厚さ２０μｍ
に対し、４００℃水素熱処理時間が２０分ではｎ型Ｓｉ
基板１側でのＦｅなどのゲッタリングが十分ではなかっ
たが、６０分や１４０分となるとゲッタリングが十分に
進んだと考えられる。このため、４００℃２０分から６
０分、１４０分となると固体撮像装置の白傷レベルが減
少したと考えられる。Hydrogen heat treatment at 400 ° C. for 20 minutes, 60 minutes,
The diffusion distance of Fe after 140 minutes was 15 μm, 26 μm.
m, 40 μm, and the thickness of the epitaxial layer is 20 μm.
On the other hand, n-type Si
Although the gettering of Fe or the like on the substrate 1 side was not sufficient, it is considered that the gettering has sufficiently advanced at 60 minutes or 140 minutes. Therefore, 400 ° C for 20 minutes
It is considered that the white scratch level of the solid-state imaging device decreased at 0 minutes and 140 minutes.
【００５６】（第１１の実施例）本発明に係る半導体装
置の製造方法の第１１の実施例を図１４を参照して説明
する。本発明の第１１の実施例では、図４のｎ型Ｓｉエ
ピタキシャル層２の厚さを２０μｍに固定し、固体撮像
装置形成プロセスの最終工程として種々の温度で水素熱
処理を行いＦｅが２０μm拡散する時間の温度依存性を
測定した。(Eleventh Embodiment) An eleventh embodiment of the method of manufacturing a semiconductor device according to the present invention will be described with reference to FIG. In the eleventh embodiment of the present invention, the thickness of the n-type Si epitaxial layer 2 shown in FIG. 4 is fixed to 20 μm, and a hydrogen heat treatment is performed at various temperatures as a final step of the solid-state imaging device forming process to diffuse Fe by 20 μm. The temperature dependence of time was measured.
【００５７】その結果を図１４に示す。図１４に示され
るように、水素熱処理温度が３３０℃未満になると拡散
時間が２００分を超える。水素熱処理温度が３３０℃以
上になると拡散時間は徐々に減少して５００℃でほぼ０
近くとなる。この結果からしたがって、工業的に効率よ
くゲッタリングするためには水素熱処理温度を３３０℃
以上にする必要があることが分かる。FIG. 14 shows the result. As shown in FIG. 14, when the hydrogen heat treatment temperature is lower than 330 ° C., the diffusion time exceeds 200 minutes. When the hydrogen heat treatment temperature is 330 ° C. or higher, the diffusion time gradually decreases and becomes almost zero at 500 ° C.
It will be close. Accordingly, the hydrogen heat treatment temperature is set to 330 ° C. for efficient industrial gettering.
It turns out that it is necessary to make it above.
【００５８】[0058]
【発明の効果】以上説明したように、本発明に係わる半
導体装置の製造方法によれば、半導体デバイス製造の最
終工程において、新たに３３０℃から８００℃の水素熱
処理を施すようにして、前記半導体デバイス製造により
製造されるウェーハ中に混入する重金属などの不純物を
ゲッタリングできる。As described above, according to the method of manufacturing a semiconductor device according to the present invention, in the final step of manufacturing a semiconductor device, a new hydrogen heat treatment at 330 ° C. to 800 ° C. is performed. Impurities such as heavy metals mixed in wafers manufactured by device manufacturing can be gettered.
【００５９】このように、デバイスプロセス中に混入す
る重金属などの不純物をゲッタリングできることから、
従来よりもｐｎ接合リークを低減し、それに伴いメモリ
セルであれば電荷保持時間を長くし、固体撮像装置であ
れば白傷レベルを低減することができる。As described above, since impurities such as heavy metals mixed during the device process can be gettered,
The pn junction leakage can be reduced as compared with the related art, and accordingly, the charge retention time can be extended in the case of a memory cell, and the level of white defects can be reduced in the case of a solid-state imaging device.
【図１】本発明に係る半導体装置の製造方法の第１及び
第２の実施例で作製した半導体装置のウェーハの断面図
である。FIG. 1 is a cross-sectional view of a wafer of a semiconductor device manufactured in a first and a second embodiment of a method of manufacturing a semiconductor device according to the present invention.
【図２】本発明に係る半導体装置の製造方法の実施例１
の結果を図１のエピタキシャル層の厚さとリーク電流の
関係として示したグラフである。FIG. 2 is a first embodiment of a method for manufacturing a semiconductor device according to the present invention;
2 is a graph showing the relationship between the thickness of the epitaxial layer and the leakage current in FIG.
【図３】本発明に係る半導体装置の製造方法の第２の実
施例の結果を４００℃水素熱処理の時間とリーク電流の
関係として示したグラフである。FIG. 3 is a graph showing the result of the second embodiment of the method of manufacturing a semiconductor device according to the present invention as a relationship between the time of 400 ° C. hydrogen heat treatment and the leakage current.
【図４】本発明に係る半導体装置の製造方法の第３及び
第４の実施例で作製した半導体装置のウェーハの断面図
である。FIG. 4 is a cross-sectional view of a wafer of a semiconductor device manufactured in the third and fourth embodiments of the method of manufacturing a semiconductor device according to the present invention.
【図５】本発明に係る半導体装置の製造方法の第３の実
施例の結果を図４のエピタキシャル層の厚さとリーク電
流の関係として示したグラフである。FIG. 5 is a graph showing the result of the third embodiment of the method of manufacturing a semiconductor device according to the present invention as a relationship between the thickness of the epitaxial layer and the leak current in FIG. 4;
【図６】本発明に係る半導体装置の製造方法の第４の実
施例の結果を４００℃水素熱処理の時間とリーク電流の
関係として示したグラフである。FIG. 6 is a graph showing the result of the fourth embodiment of the method of manufacturing a semiconductor device according to the present invention as a relationship between the time of 400 ° C. hydrogen heat treatment and the leakage current.
【図７】本発明に係る半導体装置の製造方法の第５及び
第６の実施例で作製した半導体装置のウェーハの断面図
である。FIG. 7 is a cross-sectional view of a semiconductor device wafer manufactured in the fifth and sixth embodiments of the semiconductor device manufacturing method according to the present invention.
【図８】本発明に係る半導体装置の製造方法の第５の実
施例の結果を図７のｐ型Ｓｉ無欠陥層の厚さとリーク電
流の関係として示したグラフである。8 is a graph showing the result of the fifth embodiment of the method of manufacturing a semiconductor device according to the present invention as a relationship between the thickness of the p-type Si defect-free layer and the leakage current in FIG.
【図９】本発明に係る半導体装置の製造方法の第６の実
施例の結果を４００℃水素熱処理の時間とリーク電流の
関係として示したグラフである。FIG. 9 is a graph showing the result of the sixth embodiment of the method for manufacturing a semiconductor device according to the present invention as a relationship between the time of 400 ° C. hydrogen heat treatment and the leak current.
【図１０】本発明に係る半導体装置の製造方法の第７の
実施例でｐ型Ｓｉエピタキシャル層２の厚さを５μｍ、
１０μｍ、２０μｍの３種類とした時のメモリセルの電
荷保持時間とビット数／全体のビット数の関係を示すグ
ラフである。FIG. 10 shows a seventh embodiment of the method of manufacturing a semiconductor device according to the present invention, in which the thickness of the p-type Si epitaxial layer 2 is 5 μm,
10 is a graph showing the relationship between the charge retention time of the memory cell and the number of bits / total number of bits when three types of 10 μm and 20 μm are used.
【図１１】本発明に係る半導体装置の製造方法の第８の
実施例でメモリセル形成プロセスの最終工程に４００℃
水素熱処理時間を２０分、６０分、１４０分行った時の
メモリセルの電荷保持時間とビット数／全体のビット数
の関係を示すグラフである。FIG. 11 is a diagram illustrating an eighth embodiment of a method of manufacturing a semiconductor device according to the present invention.
9 is a graph showing the relationship between the charge retention time of the memory cell and the number of bits / total number of bits when the hydrogen heat treatment time is 20, 60, and 140 minutes.
【図１２】本発明に係る半導体装置の製造方法の第９の
実施例でｐ型Ｓｉエピタキシャル層２の厚さを５μｍ、
１０μｍ、２０μｍの３種類とした時の固体撮像装置の
白傷レベルを示すグラフである。FIG. 12 shows a ninth embodiment of a method of manufacturing a semiconductor device according to the present invention, wherein the thickness of the p-type Si epitaxial layer 2 is 5 μm,
6 is a graph showing white flaw levels of the solid-state imaging device when three types of 10 μm and 20 μm are used.
【図１３】本発明に係る半導体装置の製造方法の第１０
の実施例で固体撮像装置形成プロセスの最終工程として
行った４００℃水素熱処理時間を２０分、６０分、１４
０分行った時の固体撮像装置の白傷レベルを示すグラフ
である。FIG. 13 shows a tenth method of manufacturing a semiconductor device according to the present invention.
The hydrogen heat treatment time at 400 ° C. performed as the final step of the solid-state imaging device forming process in
It is a graph which shows the white flaw level of a solid-state imaging device at the time of performing for 0 minutes.
【図１４】本発明に係る半導体装置の製造方法の第１１
の実施例で固体撮像装置形成プロセスの最終工程として
行った種々温度の水素熱処理においてＦｅが２０μm拡
散する拡散時間を示すグラフである。FIG. 14 shows an eleventh method of manufacturing the semiconductor device according to the present invention.
10 is a graph showing a diffusion time in which Fe diffuses by 20 μm in hydrogen heat treatment at various temperatures performed as a final step of a solid-state imaging device forming process in Example of the present invention.
１ ｐ＋型Ｓｉ基板 ２ ｐ型Ｓｉエピタキシャル層 ３ ｐ型ウェル ４ ｎ型イオン注入層 ５ 素子分離用ＳｉＯ2 ６ 層間絶縁膜 ７ 多結晶Ｓｉ電極 ８ 結晶欠陥を１×１０6／cm3以上含んだｐ型Ｓｉ基板 ９ ｐ型Ｓｉ−ＣＺ基板 １０ ｐ型Ｓｉ無欠陥層REFERENCE SIGNS LIST 1 p + type Si substrate 2 p-type Si epitaxial layer 3 p-type well 4 n-type ion implantation layer 5 element isolation SiO 2 6 interlayer insulating film 7 polycrystalline Si electrode 8 containing crystal defects of 1 × 10 6 / cm 3 or more p-type Si substrate 9 p-type Si-CZ substrate 10 p-type Si defect-free layer
Claims (4)
て、新たに３３０℃から８００℃の水素熱処理を施すよ
うにして、前記半導体デバイス製造により製造されるウ
ェーハ中の不純物をゲッタリングするようにしたことを
特徴とする半導体装置の製造方法。In a final step of manufacturing a semiconductor device, a new hydrogen heat treatment at 330 ° C. to 800 ° C. is performed to getter impurities in a wafer manufactured by the semiconductor device manufacturing. A method for manufacturing a semiconductor device.
ハについて行われ、この水素熱処理が、ゲッタリングす
る所望の汚染元素の拡散距離が前記エピタキシャル層の
厚さ以上になるような時間で行われる請求項１に記載の
半導体装置の製造方法。2. The method according to claim 1, wherein the hydrogen heat treatment is performed on the epitaxial wafer, and the hydrogen heat treatment is performed for a time such that a diffusion distance of a desired contaminant element to be gettered is equal to or greater than the thickness of the epitaxial layer. The manufacturing method of the semiconductor device described in the above.
ル層を積んだ基板が結晶欠陥を１×１０6／ｃｍ3以上含
んだ基板であり、前記水素熱処理が、ゲッタリングする
所望の汚染元素の拡散距離が前記エピタキシャル層の厚
さ以上になるような時間で行われる請求項１に記載の半
導体装置の製造方法。3. A substrate on which an epitaxial layer of an epitaxial wafer is loaded is a substrate containing crystal defects of 1 × 10 6 / cm 3 or more, and the diffusion distance of a desired contaminant element to be gettered by the hydrogen heat treatment is reduced by the epitaxial growth. 2. The method for manufacturing a semiconductor device according to claim 1, wherein the method is performed for a time that is equal to or greater than the thickness of the layer.
るＳｉウェーハに行われ、この水素熱処理が、ゲッタリ
ングする所望の汚染元素の拡散距離が前記無欠陥層の厚
さ以上になるような時間で行われる請求項１に記載の半
導体装置の製造方法。4. The hydrogen heat treatment is performed on a Si wafer having a defect-free layer on its surface, and the hydrogen heat treatment is performed so that the diffusion distance of a desired contaminant element to be gettered is equal to or greater than the thickness of the defect-free layer. 2. The method for manufacturing a semiconductor device according to claim 1, wherein the method is performed in a short time.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33065297A JPH11162991A (en) | 1997-12-01 | 1997-12-01 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33065297A JPH11162991A (en) | 1997-12-01 | 1997-12-01 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11162991A true JPH11162991A (en) | 1999-06-18 |
Family
ID=18235073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33065297A Pending JPH11162991A (en) | 1997-12-01 | 1997-12-01 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11162991A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005051040A (en) * | 2003-07-29 | 2005-02-24 | Matsushita Electric Ind Co Ltd | Method of manufacturing semiconductor device, and semiconductor substrate |
| JP2005317853A (en) * | 2004-04-30 | 2005-11-10 | Japan Science & Technology Agency | METHOD OF GETTERING Cu IMPURITY IN SILICON CRYSTAL |
| JP2006319173A (en) * | 2005-05-13 | 2006-11-24 | Sharp Corp | Semiconductor device and its manufacturing method |
| JP2009206431A (en) * | 2008-02-29 | 2009-09-10 | Sumco Corp | Silicon substrate and manufacturing method thereof |
-
1997
- 1997-12-01 JP JP33065297A patent/JPH11162991A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005051040A (en) * | 2003-07-29 | 2005-02-24 | Matsushita Electric Ind Co Ltd | Method of manufacturing semiconductor device, and semiconductor substrate |
| JP2005317853A (en) * | 2004-04-30 | 2005-11-10 | Japan Science & Technology Agency | METHOD OF GETTERING Cu IMPURITY IN SILICON CRYSTAL |
| JP4684574B2 (en) * | 2004-04-30 | 2011-05-18 | 独立行政法人科学技術振興機構 | Method for gettering Cu impurity in silicon crystal |
| JP2006319173A (en) * | 2005-05-13 | 2006-11-24 | Sharp Corp | Semiconductor device and its manufacturing method |
| JP2009206431A (en) * | 2008-02-29 | 2009-09-10 | Sumco Corp | Silicon substrate and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4053335A (en) | Method of gettering using backside polycrystalline silicon | |
| US6140213A (en) | Semiconductor wafer and method of manufacturing same | |
| KR100642627B1 (en) | Method for producing a polycrystalline silicon structure | |
| JP4613886B2 (en) | Solid-state imaging device manufacturing method and semiconductor substrate manufacturing method | |
| WO2002095830A1 (en) | Production method for solid imaging device | |
| JPH11204771A (en) | Manufacture of semiconductor substrate and solid state imaging device | |
| JP2007317760A (en) | Semiconductor device, and its manufacturing method | |
| US6344092B1 (en) | Epitaxial semiconductor substrate, manufacturing method thereof, manufacturing method of semiconductor device and manufacturing method of solid-state imaging device | |
| US5789308A (en) | Manufacturing method for wafer slice starting material to optimize extrinsic gettering during semiconductor fabrication | |
| JPH11162991A (en) | Manufacture of semiconductor device | |
| JP3579069B2 (en) | Method for manufacturing semiconductor device | |
| JPH11251322A (en) | Epitaxial silicon substrate, solid-state image pickup device and manufacture thereof | |
| US7084459B2 (en) | SOI substrate | |
| WO2014057741A1 (en) | Method for producing silicon epitaxial wafer and solid-state image-pickup element using same | |
| JP2004165225A (en) | Manufacturing method of semiconductor substrate, manufacturing method of solid state imaging device, and screening method for solid state imaging devices | |
| JP3941075B2 (en) | Epitaxial silicon substrate, solid-state imaging device, and manufacturing method thereof | |
| JPH05235005A (en) | Semiconductor substrate and manufacture thereof | |
| JP2002134511A (en) | Method for manufacturing semiconductor substrate and method for manufacturing solid-state image-pickup equipment | |
| JP6413938B2 (en) | Semiconductor substrate evaluation method | |
| JPH11288942A (en) | Manufacture of semiconductor device | |
| JPH10303207A (en) | Semiconductor wafer, its manufacture, and semiconductor integrated circuit device | |
| JP3673538B2 (en) | Method for forming nonvolatile semiconductor memory device | |
| JPH10509276A (en) | Epitaxial semiconductor wafer for CMOS integrated circuit | |
| JP3207551B2 (en) | Method for manufacturing semiconductor device | |
| JPH10247731A (en) | Semiconductor wafer, and manufacture thereof, and semiconductor integrated circuit device and manufacture thereof |