JPH11162782A - Laminated electronic part array - Google Patents
Laminated electronic part arrayInfo
- Publication number
- JPH11162782A JPH11162782A JP9337987A JP33798797A JPH11162782A JP H11162782 A JPH11162782 A JP H11162782A JP 9337987 A JP9337987 A JP 9337987A JP 33798797 A JP33798797 A JP 33798797A JP H11162782 A JPH11162782 A JP H11162782A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- internal conductor
- conductor pattern
- ground
- mounting surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、複数個の電子部品
素子が実装面に略平行な方向に並列設置されている積層
型電子部品アレイに関し、詳しくは、電子部品素子間の
クロストークの十分な低減を図るようにした積層型電子
部品アレイに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer electronic component array in which a plurality of electronic component elements are arranged in parallel in a direction substantially parallel to a mounting surface. The present invention relates to a multilayer electronic component array designed to achieve a great reduction.
【０００２】[0002]
【従来の技術および発明が解決しようとする課題】従来
の積層型電子部品アレイとしては、例えば、図９及び図
１０に示すような構成を有する積層型電子部品アレイが
知られている。なお、図９は従来の積層型電子部品アレ
イの全体を示す外観斜視図、図１０は従来の積層型電子
部品アレイが備えている積層体の内部構造を示す分解斜
視図である。図９の積層型電子部品アレイ５０は、４個
のコンデンサ素子（電子部品素子）Ｃ１〜Ｃ４がそれぞ
れ実装面ＰＳに平行な方向に並列設置されたコンデンサ
素子アレイ構成を有している。2. Description of the Related Art As a conventional multilayer electronic component array, for example, a multilayer electronic component array having a configuration as shown in FIGS. 9 and 10 is known. 9 is an external perspective view showing the entire conventional multilayer electronic component array, and FIG. 10 is an exploded perspective view showing the internal structure of a laminate provided in the conventional multilayer electronic component array. The multilayer electronic component array 50 of FIG. 9 has a capacitor element array configuration in which four capacitor elements (electronic component elements) C1 to C4 are respectively installed in parallel in a direction parallel to the mounting surface PS.
【０００３】この積層型電子部品アレイ５０は、図１０
に示すように、貫通内部導体パターン５２が表面に形成
された電子部品素子用の誘電体シート５３と、グランド
内部導体パターン５４，５６が表面に形成された誘電体
シート５５，５７及びダミー用誘電体シート５８を、グ
ランド内部導体パターン５６が各コンデンサ素子間に位
置するとともに実装面ＰＳ（図９）に対して略垂直にな
るようにして次々と重ね合わせた積層体５１を備えてい
る。[0003] This laminated electronic component array 50 is shown in FIG.
As shown in FIG. 7, a dielectric sheet 53 for electronic component elements having a through internal conductor pattern 52 formed on the surface thereof, dielectric sheets 55 and 57 having ground internal conductor patterns 54 and 56 formed on the surface thereof, and a dielectric for dummy. The body sheet 58 is provided with a laminated body 51 which is superposed one after another such that the ground internal conductor pattern 56 is located between the capacitor elements and is substantially perpendicular to the mounting surface PS (FIG. 9).
【０００４】そして、図９に示すように、この積層体５
１における貫通内部導体パターン５２の貫通方向側の両
側面５１ａ，５１ｂには、入出力外部電極５９，６０が
各コンデンサ素子Ｃ１〜Ｃ４ごとに設けられており、各
貫通内部導体パターン５２（図１０）における貫通方向
両側の引出し用端部５２ａ（図１０）が対応する入出力
外部電極５９，６０にそれぞれ接続されている。また、
グランド内部導体パターン５４，５６が、積層体５１の
底面側（実装面ＰＳ側）に導出され、グランド外部電極
６１に接続されている。[0004] Then, as shown in FIG.
10, input / output external electrodes 59 and 60 are provided on both side surfaces 51 a and 51 b on the penetrating side of the through internal conductor pattern 52 in each of the capacitor elements C <b> 1 to C <b> 4. ) Are connected to the corresponding input / output external electrodes 59 and 60, respectively. Also,
The ground internal conductor patterns 54 and 56 are led out to the bottom surface side (the mounting surface PS side) of the multilayer body 51 and are connected to the ground external electrode 61.
【０００５】従来の積層型電子部品アレイ５０は十分な
小型化が可能であり、小さなアレイ１個を基板に実装す
ることにより、４個のコンデンサ素子Ｃ１〜Ｃ４を基板
に搭載した効果が得られるという特徴を有しており、種
々の用途に広く利用されるに至っている。The conventional multilayer electronic component array 50 can be sufficiently miniaturized. By mounting one small array on a substrate, the effect of mounting four capacitor elements C1 to C4 on the substrate can be obtained. It has been widely used for various uses.
【０００６】さらに、この積層型電子部品アレイ５０で
は、各コンデンサ素子間に位置するグランド内部導体パ
ターン５６が、隣接するコンデンサ素子の貫通内部導体
パターン５２どうしの電磁的・静電的カップリングを抑
制することから、比較的コンデンサ素子の間のクロスト
ークが少ないという特徴を有している。Further, in the multilayer electronic component array 50, the ground internal conductor pattern 56 located between the capacitor elements suppresses the electromagnetic and electrostatic coupling between the through internal conductor patterns 52 of the adjacent capacitor elements. Therefore, it has a feature that the crosstalk between the capacitor elements is relatively small.
【０００７】しかし、従来の積層型電子部品アレイ５０
の場合、高周波領域になると各コンデンサ素子Ｃ１〜Ｃ
４の貫通内部導体パターン５２どうしの電磁的・静電的
カップリングが十分に抑制されず、コンデンサ素子Ｃ１
〜Ｃ４の間のクロストークの低減が不十分になるという
問題点がある。これは、隣接する各電子部品素子の貫通
内部導体パターン５２の引出し用端部５２ａが、グラン
ド内部導体パターン５６によって完全に遮断されず、一
部が対向しているためである。However, the conventional laminated electronic component array 50
, In the high frequency region, each of the capacitor elements C1 to C
4 does not sufficiently suppress the electromagnetic and electrostatic coupling between the through internal conductor patterns 52, and the capacitor element C1
There is a problem that the reduction of crosstalk between C4 and C4 is insufficient. This is because the leading end 52a of the penetrating internal conductor pattern 52 of each of the adjacent electronic component elements is not completely interrupted by the ground internal conductor pattern 56, but is partially opposed.
【０００８】本発明は、上記問題点を解決するものであ
り、隣接する電子部品素子どうしの間で生じるクロスト
ークを十分に低減させることが可能な積層型電子部品ア
レイを提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to provide a laminated electronic component array capable of sufficiently reducing crosstalk between adjacent electronic component elements. I do.
【０００９】[0009]
【課題を解決するための手段】本発明の積層型電子部品
アレイは、従来の積層型電子部品アレイにおいては、図
１０に示すように、グランド内部導体パターン５４から
外れた位置では、各貫通内部導体パターン５２の引出し
用端部５２ａ，５２ａ……が、隣接する電子部品素子の
引出し用端部５２ａ，５２ａ……と誘電体を介して互い
に対向し、部分的ではあるが強い電磁的・静電的カップ
リングが発生して、クロストークを十分に低減させるこ
とができなかったことに鑑み、種々、実験検討を行い、
完成させるに至ったものである。すなわち、本発明の請
求項１の積層型電子部品アレイは、貫通内部導体パター
ンが表面に形成された誘電体シートと、グランド内部導
体パターンが表面に形成された誘電体シートとを、各誘
電体シートが実装面に対して略垂直になるように交互に
積層してなる電子部品素子を、複数個、実装面に略平行
の方向に並列設置されている積層体を備え、前記積層体
における貫通内部導体パターンの貫通方向側の両側面
に、入出力外部電極を各電子部品素子ごとに設けるとと
もに、各貫通内部導体パターンの貫通方向両側の引出し
用端部を、対応する入出力外部電極にそれぞれ接続し、
かつ、前記電子部品素子の貫通内部導体パターンの引出
し用端部を、各電子部品素子ごとに、実装面に対して垂
直方向に位置をずらして配設することにより、隣接する
各電子部品素子の貫通内部導体パターンの引出し用端部
が互いに対向しないようにしたことを特徴としている。The multilayer electronic component array of the present invention is different from the conventional multilayer electronic component array in that, as shown in FIG. .. Of the conductor pattern 52 are opposed to the lead-out ends 52a, 52a... Of adjacent electronic component elements via a dielectric material, and are partially but strongly electromagnetic and static. In view of the fact that electrical coupling occurred and crosstalk could not be sufficiently reduced, various experimental studies were conducted.
It has been completed. That is, the multilayer electronic component array according to the first aspect of the present invention includes a dielectric sheet having a penetrating internal conductor pattern formed on the surface thereof and a dielectric sheet having a ground internal conductor pattern formed on the surface thereof. A plurality of electronic component elements, which are alternately stacked so that the sheets are substantially perpendicular to the mounting surface, are provided, and a stack is provided in parallel in a direction substantially parallel to the mounting surface. Input / output external electrodes are provided for each electronic component element on both side surfaces of the internal conductor pattern on the penetrating direction side, and the leading ends on both sides in the penetrating direction of each penetrating internal conductor pattern are respectively connected to the corresponding input / output external electrodes. connection,
Further, by disposing the leading end of the penetrating internal conductor pattern of the electronic component element at a position shifted in the vertical direction with respect to the mounting surface for each electronic component element, It is characterized in that the leading ends of the penetrating internal conductor patterns do not face each other.
【００１０】また、請求項２の積層型電子部品アレイ
は、前記積層体の実装面にグランド外部電極を形成する
とともに、グランド内部導体パターンの引出し用端部を
グランド外部電極に接続したことを特徴としている。According to a second aspect of the present invention, there is provided the multilayer electronic component array, wherein a ground external electrode is formed on a mounting surface of the laminate, and a leading end of the ground internal conductor pattern is connected to the ground external electrode. And
【００１１】また、請求項３の積層型電子部品アレイ
は、隣接する電子部品素子の各貫通内部導体パターンの
全体を、各電子部品素子ごとに、実装面に対して垂直方
向に位置をずらして配設することにより、隣接する各電
子部品素子の貫通内部導体パターンが互いに対向しない
ようにしたことを特徴としている。According to a third aspect of the present invention, there is provided a multilayer electronic component array in which the positions of the entire through internal conductor patterns of adjacent electronic component elements are shifted in the direction perpendicular to the mounting surface for each electronic component element. The arrangement is characterized in that the penetrating internal conductor patterns of the adjacent electronic component elements do not face each other.
【００１２】また、請求項４の積層型電子部品アレイ
は、前記電子部品素子が、貫通内部導体パターン、グラ
ンド内部導体パターン、及びパターン間の誘電体部分か
らなるコンデンサ素子であって、コンデンサ素子アレイ
構成となっていることを特徴としている。According to a fourth aspect of the present invention, in the multilayer electronic component array, the electronic component element is a capacitor element including a through internal conductor pattern, a ground internal conductor pattern, and a dielectric portion between the patterns. It is characterized by having a configuration.
【００１３】[0013]
【作用】すなわち、本発明の積層型電子部品アレイにお
いては、積層体中のグランド内部導体パターンが電子部
品素子間に位置するように配設されているため、隣接す
る電子部品素子の貫通内部導体パターンどうしの電磁的
・静電的カップリングが弱められてクロストークの低減
がなされる。That is, in the multilayer electronic component array of the present invention, since the ground internal conductor pattern in the laminate is disposed between the electronic component elements, the through internal conductor of the adjacent electronic component element is provided. Electromagnetic / electrostatic coupling between patterns is weakened, and crosstalk is reduced.
【００１４】さらに、電子部品素子用の貫通内部導体パ
ターンの入出力外部電極への接続部分である引出し用端
部を、対応する入出力外部電極にそれぞれ接続するとと
もに、各電子部品素子ごとに、実装面に対して垂直方向
に位置をずらして配設することにより、隣接する各電子
部品素子の貫通内部導体パターンの引出し用端部が互い
に対向しないようにしているので、貫通内部導体パター
ンの引出し用端部どうしの電磁的・静電的カップリング
をさらに弱めて、クロストークをより低減することが可
能になる。[0014] Furthermore, the leading end, which is a connecting portion of the through internal conductor pattern for the electronic component element to the input / output external electrode, is connected to the corresponding input / output external electrode, respectively. By displacing the position in the vertical direction with respect to the mounting surface, the lead-out end portions of the penetrating internal conductor patterns of adjacent electronic component elements are prevented from facing each other. Electromagnetic / electrostatic coupling between the end portions can be further weakened to further reduce crosstalk.
【００１５】なお、本発明において、電子部品素子と
は、コンデンサ素子、インダクタンス素子、あるいはバ
リスタ素子などを意味する概念である。なお、電子部品
素子は上記の各素子に限られるものではなく、さらにそ
の他の素子であってもよい。In the present invention, the electronic component element is a concept meaning a capacitor element, an inductance element, a varistor element, or the like. The electronic component elements are not limited to the above-described elements, and may be other elements.
【００１６】また、請求項２の積層型電子部品アレイの
ように、積層体の実装面にグランド外部電極を形成し、
グランド内部導体パターンの引出し用端部をグランド外
部電極に接続するようにした場合、実装基板の回路上の
接続電極とグランド外部電極を、はんだ付けなどの方法
により、容易に接続して、電気的結合と機械的結合を同
時に達成することが可能になり、本発明をより実効あら
しめることができる。According to another aspect of the present invention, a ground external electrode is formed on the mounting surface of the multilayer body.
When the lead-out end of the ground internal conductor pattern is connected to the ground external electrode, the connection electrode on the circuit board of the mounting board and the ground external electrode can be easily connected by soldering, etc. Coupling and mechanical coupling can be achieved simultaneously, and the present invention can be made more effective.
【００１７】また、請求項３のように、隣接する電子部
品素子の各貫通内部導体パターンの全体を、各電子部品
素子ごとに、実装面に対して垂直方向に位置をずらして
配設するようにした場合、隣接する各電子部品素子の貫
通内部導体パターンが互いに対向することを確実に防止
して、クロストークをさらに確実に低減することができ
るようになる。According to a third aspect of the present invention, the entire through internal conductor pattern of an adjacent electronic component element is arranged so as to be shifted in a direction perpendicular to a mounting surface for each electronic component element. In this case, the through internal conductor patterns of the adjacent electronic component elements are reliably prevented from facing each other, and the crosstalk can be more reliably reduced.
【００１８】請求項４のように、電子部品素子が、貫通
内部導体パターン、グランド内部導体パターン、及びパ
ターン間の誘電体部分からなるコンデンサ素子であっ
て、コンデンサ素子アレイ構成となっている場合、コン
デンサ素子どうしの間のクロストークを十分に低減し
て、クロストークに起因する高周波領域での特性の劣化
を防止することが可能になる。According to a fourth aspect of the present invention, when the electronic component element is a capacitor element including a through internal conductor pattern, a ground internal conductor pattern, and a dielectric portion between the patterns, and has a capacitor element array configuration, Crosstalk between the capacitor elements can be sufficiently reduced to prevent deterioration of characteristics in a high frequency region caused by the crosstalk.
【００１９】[0019]
【発明の実施の形態】以下、本発明の実施の形態を示し
てその特徴とするところをさらに詳しく説明する。 〔実施形態１〕本発明の一実施形態にかかる積層型電子
部品アレイを、図１〜図７を参照しつつ説明する。な
お、図１はこの実施形態の積層型電子部品アレイを構成
する積層体の分解斜視図、図２は積層型電子部品アレイ
を示す斜視図、図３は積層型電子部品アレイの実装面を
示す底面図、図４は積層型電子部品アレイの等価回路
図、図５は積層体を示す斜視図、図６は積層型電子部品
アレイの平面断面図、図７は積層型電子部品アレイを実
装面に垂直な面で破断して示す断面図である。この実施
形態の積層型電子部品アレイ１は、図２に示すように、
４個のコンデンサ素子Ｃ１〜Ｃ４が実装面ＰＳに略平行
な方向に並列設置された積層型コンデンサアレイであっ
て、ノイズフィルタなどに用いられるものである。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be shown and features thereof will be described in more detail. Embodiment 1 A multilayer electronic component array according to an embodiment of the present invention will be described with reference to FIGS. FIG. 1 is an exploded perspective view of a laminate constituting the multilayer electronic component array of this embodiment, FIG. 2 is a perspective view showing the multilayer electronic component array, and FIG. 3 shows a mounting surface of the multilayer electronic component array. 4 is an equivalent circuit diagram of the multilayer electronic component array, FIG. 5 is a perspective view showing the multilayer body, FIG. 6 is a plan sectional view of the multilayer electronic component array, and FIG. 7 is a mounting surface of the multilayer electronic component array. FIG. 3 is a cross-sectional view taken along a plane perpendicular to FIG. As shown in FIG. 2, the multilayer electronic component array 1 of this embodiment
This is a multilayer capacitor array in which four capacitor elements C1 to C4 are installed in parallel in a direction substantially parallel to the mounting surface PS, and is used for a noise filter or the like.
【００２０】この実施形態の積層型電子部品アレイ１
（図２，図３など）は、図１に示すように、貫通内部導
体パターン３が表面に形成された電子部品素子用の誘電
体シート４、貫通内部導体パターン５が表面に形成され
た電子部品素子用の誘電体シート６、グランド内部導体
パターン７が表面に形成された誘電体シート８、グラン
ド内部導体パターン９が表面に形成された誘電体シート
１０、及び、ダミー用誘電体シート１１を、次々と重ね
合わせてなる積層体２を備えており、グランド内部導体
パターン９が、積層体２内においてコンデンサ素子Ｃ１
〜Ｃ４（図４など）間に位置するとともに、各シートが
実装面ＰＳに対して垂直になるように配設されている。The multilayer electronic component array 1 of this embodiment
As shown in FIG. 1 (see FIGS. 2 and 3), a dielectric sheet 4 for an electronic component element having a penetrating internal conductor pattern 3 formed on the surface thereof and an electronic component having a penetrating internal conductor pattern 5 formed on the surface thereof are shown in FIG. A dielectric sheet 6 for a component element, a dielectric sheet 8 having a ground internal conductor pattern 7 formed on the surface thereof, a dielectric sheet 10 having a ground internal conductor pattern 9 formed on the surface thereof, and a dummy dielectric sheet 11 are provided. , One after the other, and the grounding internal conductor pattern 9 is connected to the capacitor element C1 in the multilayer body 2.
To C4 (FIG. 4 and the like), and each sheet is disposed so as to be perpendicular to the mounting surface PS.
【００２１】さらに、積層体２の貫通内部導体パターン
３，５の貫通方向側の両側面２ａ，２ｂには、図２，図
３などに示すように、入出力外部電極１２，１３が各コ
ンデンサ素子Ｃ１〜Ｃ４ごとに別々に設けられており、
図６に示すように、各貫通内部導体パターン３，５の貫
通方向両側の引出し用端部３ａ、５ａが対応する入出力
外部電極１２，１３にそれぞれ接続されている。したが
って、コンデンサ素子Ｃ１，Ｃ３は貫通内部導体パター
ン３を備え、コンデンサ素子Ｃ２，Ｃ４は貫通内部導体
パターン５を備えることになる。そして、この実施形態
においては、各貫通内部導体パターン３，５の貫通方向
両側の引出し用端部３ａ、５ａが、幅狭とされ、かつ、
各コンデンサ素子Ｃ１〜Ｃ４ごとに、実装面ＰＳに対し
て垂直方向に位置をずらして配設されており、隣接する
各電子部品素子の貫通内部導体パターン３，５の引出し
用端部３ａ，５ａが互いに対向しないように構成されて
いる。Further, as shown in FIGS. 2 and 3, input / output external electrodes 12 and 13 are provided on each side surface 2a and 2b of the laminated body 2 on the penetrating direction of the penetrating internal conductor patterns 3 and 5, respectively. It is provided separately for each of the elements C1 to C4,
As shown in FIG. 6, the lead-out ends 3a, 5a on both sides in the penetrating direction of the penetrating internal conductor patterns 3, 5 are connected to the corresponding input / output external electrodes 12, 13, respectively. Therefore, the capacitor elements C1 and C3 have the penetrating internal conductor pattern 3, and the capacitor elements C2 and C4 have the penetrating internal conductor pattern 5. In this embodiment, the end portions 3a, 5a on both sides in the penetrating direction of the penetrating internal conductor patterns 3, 5 are narrow, and
For each of the capacitor elements C1 to C4, the position is shifted in the vertical direction with respect to the mounting surface PS, and the drawing end portions 3a and 5a of the penetrating internal conductor patterns 3 and 5 of the adjacent electronic component elements are arranged. Are configured not to face each other.
【００２２】また、積層体２の実装面ＰＳ（図２，図
７）には各電子部品素子共通のグランド外部電極１４
（図６，図７）が設けられており、図７に示すように、
グランド内部導体パターン７，９の引出し用端部７ａ，
９ａがこのグランド外部電極１４に接続されている。A ground external electrode 14 common to each electronic component element is provided on the mounting surface PS (FIGS. 2 and 7) of the laminate 2.
(FIGS. 6 and 7) are provided, as shown in FIG.
Ends 7a for pulling out the ground inner conductor patterns 7, 9
9a is connected to the ground external electrode 14.
【００２３】また、各コンデンサ素子Ｃ１〜Ｃ４は、貫
通内部導体パターン３，５、グランド内部導体パターン
７，９、及びパターン間の誘電体部分から構成された貫
通タイプのコンデンサ素子である。そして、この実施形
態１の積層型電子部品アレイ１の場合、グランド内部導
体パターン９はコンデンサ素子用だけでなく、クロスト
ーク防止用を兼ねており、その等価回路は図４に示す通
りとなる。この積層型電子部品アレイ１がノイズフィル
タとして使われた場合、入出力外部電極１２，１３に到
来した信号の、高周波ノイズだけがコンデンサ素子Ｃ１
〜Ｃ４を通してグランドに流れることにより効率よく除
去されることになる。Each of the capacitor elements C1 to C4 is a through-type capacitor element formed of through internal conductor patterns 3, 5, ground internal conductor patterns 7, 9, and a dielectric portion between the patterns. In the case of the multilayer electronic component array 1 of the first embodiment, the ground internal conductor pattern 9 serves not only for the capacitor element but also for preventing crosstalk, and its equivalent circuit is as shown in FIG. When the multilayer electronic component array 1 is used as a noise filter, only high-frequency noise of signals arriving at the input / output external electrodes 12 and 13 is reduced to the capacitor element C1.
By flowing to ground through C4, it will be efficiently removed.
【００２４】上記のように構成されたこの実施形態１の
積層型電子部品アレイ１は、図１及び図５に示すよう
に、隣接する貫通内部導体パターン３，５の、入出力外
部電極１２，１３への接続部分である引出し用端部３
ａ，５ａが、幅狭であって、かつ、互いに実装面ＰＳに
対して垂直方向に位置がずれるようにパターン形成され
ているとともに、コンデンサ素子Ｃ１〜Ｃ４間に位置す
るようにグランド内部導体パターン９が配設されている
ことから、隣接するコンデンサ素子Ｃ１〜Ｃ４の貫通内
部導体パターン３，５どうしの電磁的・静電的カップリ
ングが弱められてクロストークが抑制される。As shown in FIGS. 1 and 5, the multilayer electronic component array 1 of the first embodiment configured as described above has the input / output external electrodes 12, Drawer end 3 which is a connecting part to 13
a, 5a are narrow and are formed so as to be shifted from each other in the direction perpendicular to the mounting surface PS, and the ground internal conductor pattern is positioned between the capacitor elements C1 to C4. Since the capacitor 9 is provided, the electromagnetic and electrostatic coupling between the through internal conductor patterns 3 and 5 of the adjacent capacitor elements C1 to C4 is weakened, and crosstalk is suppressed.
【００２５】すなわち、従来の貫通内部導体パターンの
端部は、実装面ＰＳに対して垂直の方向の上端から下端
までの全て部分が引出し用端部となっており、隣接する
電子部品素子の引出し用端部は全体が対向していたのに
対し、本発明の場合には、貫通内部導体パターンの端部
の、実装面ＰＳに対して垂直の方向の上端又は下端の幅
を狭めた部分だけが引出し用端部３ａ，５ａとなってお
り、かつ、この部分が互いに対向しないこと、及び、コ
ンデンサ素子Ｃ１〜Ｃ４間にグランド内部導体パターン
９が配設されていることから、クロストークが十分に抑
制されることになる。That is, the end of the conventional through internal conductor pattern has a lead-out end from the upper end to the lower end in the direction perpendicular to the mounting surface PS, and the lead-out end of the adjacent electronic component element. In the case of the present invention, only the part of the end of the penetrating internal conductor pattern in which the width of the upper end or the lower end in the direction perpendicular to the mounting surface PS is narrowed, whereas the entire end faces are opposed to each other. Are the drawing ends 3a and 5a, and these parts do not face each other, and the ground internal conductor pattern 9 is provided between the capacitor elements C1 to C4. Will be suppressed.
【００２６】なお、この実施形態１の積層型電子部品ア
レイ１は、例えば、次のような方法により製造される。
まず、誘電体シート用のセラミックグリーンシートの表
面に貫通内部導体パターン３，５やグランド内部導体パ
ターン７，９をスクリーン印刷などの方法により形成し
たものと、ダミー用の誘電体シートに使うパターン未形
成のセラミックグリーンシートを必要な枚数だけ準備す
る。なお、スクリーン印刷により貫通内部導体パターン
３，５やグランド内部導体パターン７，９を形成する場
合には、通常、導電ペーストが用いられる。The multilayer electronic component array 1 of the first embodiment is manufactured, for example, by the following method.
First, through-hole internal conductor patterns 3 and 5 and ground internal conductor patterns 7 and 9 are formed on the surface of a ceramic green sheet for a dielectric sheet by a method such as screen printing. Prepare the required number of ceramic green sheets to be formed. In the case where the penetrating internal conductor patterns 3, 5 and the ground internal conductor patterns 7, 9 are formed by screen printing, a conductive paste is usually used.
【００２７】このようにして準備したセラミックグリー
ンシートを、図１に示すような順序で積み重ね、プレス
して一体化し、焼成した後、入出力外部電極１２，１３
及びグランド外部電極１４を形成する。なお、通常は、
各グリーンシートには多数個分のパターンを形成してお
いて、プレスして一体化し、個々に切断した後、焼成を
行う。The thus prepared ceramic green sheets are stacked in the order shown in FIG. 1, pressed and integrated, and fired.
And a ground external electrode 14 are formed. Usually,
A plurality of patterns are formed on each green sheet, integrated by pressing, cut individually, and then fired.
【００２８】また、図７に示すように、積層型電子部品
アレイ１を基板ＰＢに実装する場合、基板ＰＢの表面の
所定の位置に、実装面ＰＳを対向させた状態で積層型電
子部品アレイ１をセットし、リフローはんだ法や溶融は
んだ浸漬法などにより、積層体２の入出力外部電極１
２，１３（図６）及びグランド外部電極１４と、基板Ｐ
Ｂの回路の接続電極（図示省略）を結合し、電気的結合
と機械的結合の両方を同時に行うことができる。As shown in FIG. 7, when the multilayer electronic component array 1 is mounted on the substrate PB, the multilayer electronic component array 1 is mounted at a predetermined position on the surface of the substrate PB with the mounting surface PS facing the same. 1 and set the input / output external electrodes 1 of the laminate 2 by reflow soldering or molten solder immersion.
2, 13 (FIG. 6), the ground external electrode 14, and the substrate P
By connecting the connection electrodes (not shown) of the circuit B, both the electrical connection and the mechanical connection can be performed simultaneously.
【００２９】〔実施形態２〕次に、本発明の他の実施形
態にかかる積層型電子部品アレイについて説明する。図
８は本発明の他の実施形態にかかる積層型電子部品アレ
イの製造に用いられる、貫通内部導体パターンを形成し
た誘電体シートを示す斜視図である。この実施形態２の
積層型電子部品アレイは、実施形態１と同様の積層型コ
ンデンサ素子アレイであって、図８に示すように、実施
形態１における貫通内部導体パターン３の代わりに貫通
内部導体パターン１５が用いられ、貫通内部導体パター
ン５の代わりに貫通内部導体パターン１６が用いられて
いる他は、等価回路も含めて先の実施形態１と全く同様
の構成及び効果を有するものあることから、重複を避け
るため、相違する部分のみを説明し、他の部分の説明は
省略する。[Embodiment 2] Next, a laminated electronic component array according to another embodiment of the present invention will be described. FIG. 8 is a perspective view showing a dielectric sheet on which a penetrating internal conductor pattern is formed, which is used for manufacturing a multilayer electronic component array according to another embodiment of the present invention. The multilayer electronic component array of the second embodiment is a multilayer capacitor element array similar to that of the first embodiment. As shown in FIG. 8, the through internal conductor pattern 3 is replaced with the through internal conductor pattern 3 in the first embodiment. 15 except that the through internal conductor pattern 16 is used in place of the through internal conductor pattern 5, since it has exactly the same configuration and effect as the first embodiment including the equivalent circuit, In order to avoid duplication, only different portions will be described, and descriptions of other portions will be omitted.
【００３０】実施形態２の積層型電子部品アレイの場
合、コンデンサ素子Ｃ１，Ｃ３は貫通内部導体パターン
１５を備え、コンデンサ素子Ｃ２，Ｃ４は貫通内部導体
パターン１６を備えている。また、図８に示すように、
貫通内部導体パターン１５，１６は、パターン全体が実
装面ＰＳに対して垂直の方向に互いに完全に位置をずら
して配設されている。すなわち、隣接するコンデンサ素
子のそれぞれの貫通内部導体パターン１５，１６は、引
出し用端部１５ａ，１６ａも含めて幅狭であって、対向
する部分が全くない構成となっており、貫通内部導体パ
ターン１５，１６の間の電磁的・静電的カップリングを
確実に抑制することが可能になることから、さらに効率
よくクロストークの低減を図ることが可能になる。In the case of the multilayer electronic component array of the second embodiment, the capacitor elements C1 and C3 have the penetrating internal conductor patterns 15, and the capacitor elements C2 and C4 have the penetrating internal conductor patterns 16. Also, as shown in FIG.
The penetrating internal conductor patterns 15 and 16 are disposed such that the entire pattern is completely displaced from each other in a direction perpendicular to the mounting surface PS. That is, each of the through internal conductor patterns 15 and 16 of the adjacent capacitor element is narrow, including the leading ends 15a and 16a, and has no structure in which there is no opposing portion. Electromagnetic / electrostatic coupling between 15 and 16 can be reliably suppressed, so that crosstalk can be more efficiently reduced.
【００３１】なお、上記実施形態１，２においては、コ
ンデンサ素子の数を４個とした場合について説明した
が、アレイ内に設置する素子の数は用途に合わせて適宜
に増減することが可能である。In the first and second embodiments, the case where the number of capacitor elements is four has been described. However, the number of elements installed in the array can be appropriately increased or decreased according to the application. is there.
【００３２】また、実施形態１，２においては、電子部
品素子がコンデンサ素子である場合について説明した
が、アレイに設置する電子部品素子の種類は、コンデン
サ素子に限られず、インダクタンス素子あるいはバリス
タ素子などの他の種類の素子であってもよい。In the first and second embodiments, the case where the electronic component element is a capacitor element has been described. However, the type of electronic component element to be installed in the array is not limited to the capacitor element, but may be an inductance element or a varistor element. Other types of elements may be used.
【００３３】本発明は、さらにその他の点においても上
記実施形態に限定されるものではなく、貫通内部導体パ
ターンやグランド内部導体パターン、あるいは外部電極
のパターンの形状、積層体における誘電体シートの積層
数や積層形態、アレイの製造方法、その他に関し、発明
の要旨の範囲内において、種々の応用、変形を加えるこ
とが可能である。The present invention is not limited to the above-described embodiment in other respects. The shape of the penetrating internal conductor pattern, the ground internal conductor pattern, or the pattern of the external electrode, and the lamination of the dielectric sheet in the laminated body Various applications and modifications can be made to the number, the lamination form, the array manufacturing method, and the like within the scope of the invention.
【００３４】[0034]
【発明の効果】本発明の積層型電子部品アレイにおいて
は、グランド内部導体パターンが電子部品素子間に位置
するように構成されていることから、隣接する貫通内部
導体パターンどうしの電磁的・静電的カップリングが弱
められるのみならず、電子部品素子の貫通内部導体パタ
ーンの引出し用端部を、各電子部品素子ごとに、実装面
に対して垂直方向に位置をずらして配設しているので、
隣接する各電子部品素子の貫通内部導体パターンの引出
し用端部が互いに対向しないようにしているので、貫通
内部導体パターンの引出し用端部どうしの電磁的・静電
的カップリングが弱められるため、クロストークを効率
よく低減することが可能になる。According to the multilayer electronic component array of the present invention, since the ground internal conductor pattern is located between the electronic component elements, the electromagnetic and electrostatic connection between adjacent penetrating internal conductor patterns is achieved. Not only is the mechanical coupling weakened, but also the drawing end of the penetrating internal conductor pattern of the electronic component element is displaced in the direction perpendicular to the mounting surface for each electronic component element. ,
Since the leading ends of the through internal conductor patterns of the adjacent electronic component elements are not opposed to each other, the electromagnetic / electrostatic coupling between the leading ends of the through internal conductor patterns is weakened. Crosstalk can be efficiently reduced.
【００３５】また、請求項２の積層型電子部品アレイの
ように、積層体の実装面にグランド外部電極を形成し、
グランド内部導体パターンの引出し用端部をグランド外
部電極に接続するようにした場合、実装基板の回路上の
接続電極とグランド外部電極を、はんだ付けなどの方法
により、容易に接続して、電気的結合と機械的結合を同
時に達成することが可能になり、本発明をより実効あら
しめることができる。Further, a ground external electrode is formed on the mounting surface of the multilayer body as in the multilayer electronic component array of the second aspect.
When the lead-out end of the ground internal conductor pattern is connected to the ground external electrode, the connection electrode on the circuit board of the mounting board and the ground external electrode can be easily connected by soldering, etc. Coupling and mechanical coupling can be achieved simultaneously, and the present invention can be made more effective.
【００３６】また、請求項３のように、隣接する電子部
品素子の各貫通内部導体パターンの全体を、各電子部品
素子ごとに、実装面に対して垂直方向に位置をずらして
配設するようにした場合、隣接する各電子部品素子の貫
通内部導体パターンが互いに対向することを確実に防止
して、クロストークをさらに確実に低減することができ
る。Further, the entire through internal conductor patterns of the adjacent electronic component elements are arranged so as to be shifted in the vertical direction with respect to the mounting surface for each electronic component element. In this case, it is possible to reliably prevent the through internal conductor patterns of the adjacent electronic component elements from facing each other, and to more reliably reduce crosstalk.
【００３７】請求項４のように、電子部品素子が、貫通
内部導体パターン、グランド内部導体パターン、及びパ
ターン間の誘電体部分からなるコンデンサ素子であっ
て、コンデンサ素子アレイ構成となっている場合、コン
デンサ素子どうしの間のクロストークを十分に低減し
て、クロストークに起因する高周波領域での特性の劣化
を防止することができる。According to a fourth aspect of the present invention, when the electronic component element is a capacitor element including a through internal conductor pattern, a ground internal conductor pattern, and a dielectric portion between the patterns, and has a capacitor element array configuration, Crosstalk between the capacitor elements can be sufficiently reduced, and deterioration of characteristics in a high frequency region due to the crosstalk can be prevented.
【図１】本発明の一実施形態（実施形態１）にかかる積
層型電子部品アレイの積層体の分解斜視図である。FIG. 1 is an exploded perspective view of a multilayer body of a multilayer electronic component array according to an embodiment (Embodiment 1) of the present invention.
【図２】本発明の一実施形態（実施形態１）にかかる積
層型電子部品アレイを示す斜視図である。FIG. 2 is a perspective view showing a multilayer electronic component array according to one embodiment (Embodiment 1) of the present invention.
【図３】本発明の一実施形態（実施形態１）にかかる積
層型電子部品アレイの実装面を示す底面図である。FIG. 3 is a bottom view showing a mounting surface of the multilayer electronic component array according to one embodiment (Embodiment 1) of the present invention.
【図４】本発明の一実施形態（実施形態１）にかかる積
層型電子部品アレイの等価回路図である。FIG. 4 is an equivalent circuit diagram of the multilayer electronic component array according to one embodiment (Embodiment 1) of the present invention.
【図５】本発明の一実施形態（実施形態１）にかかる積
層型電子部品アレイを構成する積層体を示す斜視図であ
る。FIG. 5 is a perspective view showing a laminate constituting a multilayer electronic component array according to one embodiment (Embodiment 1) of the present invention.
【図６】本発明の一実施形態（実施形態１）にかかる積
層型電子部品アレイを実装面に平行な面で破断して示す
平面断面図である。FIG. 6 is a cross-sectional plan view of the multilayer electronic component array according to one embodiment (Embodiment 1) of the present invention, cut along a plane parallel to a mounting surface.
【図７】本発明の一実施形態（実施形態１）にかかる積
層型電子部品アレイを実装面に垂直な面で破断して示す
断面図である。FIG. 7 is a cross-sectional view of the multilayer electronic component array according to one embodiment (Embodiment 1) of the present invention, cut along a plane perpendicular to a mounting surface.
【図８】本発明の他の実施形態（実施形態２）にかかる
積層型電子部品アレイの貫通内部導体パターンを形成し
た誘電体シートを示す斜視図である。FIG. 8 is a perspective view showing a dielectric sheet on which a through internal conductor pattern of a multilayer electronic component array according to another embodiment (Embodiment 2) of the present invention is formed.
【図９】従来の積層型電子部品アレイを示す斜視図であ
る。FIG. 9 is a perspective view showing a conventional multilayer electronic component array.
【図１０】従来の積層型電子部品アレイの積層体の分解
斜視図である。FIG. 10 is an exploded perspective view of a multilayer body of a conventional multilayer electronic component array.
１ 積層型電子部品アレイ ２ 積層体 ２ａ，２ｂ 積層体の側面 ３，５ 貫通内部導体パターン ３ａ，５ａ 引出し用端部 ４，６，８，１０ 誘電体シート ７，９ グランド内部導体パターン ７ａ，９ａ グランド内部導体パターンの引
出し用端部 １１ ダミー用誘電体シート １２，１３ 入出力外部電極 １４ グランド外部電極 １５，１６ 貫通内部導体パターン １５ａ，１６ａ 引出し用端部 Ｃ１〜Ｃ４ コンデンサ素子 ＰＢ 基板 ＰＳ 実装面Reference Signs List 1 laminated electronic component array 2 laminated body 2a, 2b side surface of laminated body 3,5 penetrating internal conductor pattern 3a, 5a drawing end 4,6,8,10 dielectric sheet 7,9 ground internal conductor pattern 7a, 9a Leader end of ground inner conductor pattern 11 Dummy dielectric sheet 12, 13 Input / output outer electrode 14 Ground outer electrode 15, 16 Penetration inner conductor pattern 15a, 16a Leader end C1-C4 Capacitor element PB board PS Mounting surface
Claims (4)
誘電体シートと、グランド内部導体パターンが表面に形
成された誘電体シートとを、各誘電体シートが実装面に
対して略垂直になるように交互に積層してなる電子部品
素子を、複数個、実装面に略平行の方向に並列設置され
ている積層体を備え、 前記積層体における貫通内部導体パターンの貫通方向側
の両側面に、入出力外部電極を各電子部品素子ごとに設
けるとともに、各貫通内部導体パターンの貫通方向両側
の引出し用端部を、対応する入出力外部電極にそれぞれ
接続し、かつ、 前記電子部品素子の貫通内部導体パターンの引出し用端
部を、各電子部品素子ごとに、実装面に対して垂直方向
に位置をずらして配設することにより、隣接する各電子
部品素子の貫通内部導体パターンの引出し用端部が互い
に対向しないようにしたことを特徴とする積層型電子部
品アレイ。1. A dielectric sheet having a through internal conductor pattern formed on its surface and a dielectric sheet having a ground internal conductor pattern formed on its surface, each dielectric sheet being substantially perpendicular to the mounting surface. A plurality of electronic component elements alternately stacked in such a manner that a plurality of electronic component elements are provided in parallel in a direction substantially parallel to the mounting surface, and a laminate is provided on both side surfaces of the through internal conductor pattern in the through direction in the laminate. , Input / output external electrodes are provided for each electronic component element, and the leading ends on both sides in the through direction of each through internal conductor pattern are connected to the corresponding input / output external electrodes, respectively, and By disposing the leading end of the internal conductor pattern for each electronic component element at a position shifted in the vertical direction with respect to the mounting surface, the penetrating internal conductor pattern of each adjacent electronic component element is provided. Multilayer electronic component array, characterized in that the drawing-out end is not to face each other.
形成するとともに、グランド内部導体パターンの引出し
用端部をグランド外部電極に接続したことを特徴とする
請求項１記載の積層型電子部品アレイ。2. The multilayer electronic component according to claim 1, wherein a ground external electrode is formed on the mounting surface of the multilayer body, and a leading end of the ground internal conductor pattern is connected to the ground external electrode. array.
ターンの全体を、各電子部品素子ごとに、実装面に対し
て垂直方向に位置をずらして配設することにより、隣接
する各電子部品素子の貫通内部導体パターンが互いに対
向しないようにしたことを特徴とする請求項１又は２記
載の積層型電子部品アレイ。3. The method according to claim 1, further comprising disposing the entire through internal conductor pattern of each of the adjacent electronic component elements so as to be displaced in a direction perpendicular to the mounting surface for each of the electronic component elements. 3. The multilayer electronic component array according to claim 1, wherein the penetrating internal conductor patterns of the element are not opposed to each other.
ン、グランド内部導体パターン、及びパターン間の誘電
体部分からなるコンデンサ素子であって、コンデンサ素
子アレイ構成となっていることを特徴とする請求項１〜
３のいずれかに記載の積層型電子部品アレイ。4. A capacitor element comprising a through internal conductor pattern, a ground internal conductor pattern, and a dielectric part between the patterns, wherein the electronic component element has a capacitor element array configuration. Item 1
3. The multilayer electronic component array according to any one of 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33798797A JP3368817B2 (en) | 1997-11-21 | 1997-11-21 | Stacked electronic component array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33798797A JP3368817B2 (en) | 1997-11-21 | 1997-11-21 | Stacked electronic component array |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11162782A true JPH11162782A (en) | 1999-06-18 |
| JP3368817B2 JP3368817B2 (en) | 2003-01-20 |
Family
ID=18313885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33798797A Expired - Lifetime JP3368817B2 (en) | 1997-11-21 | 1997-11-21 | Stacked electronic component array |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3368817B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110842A (en) * | 2000-09-29 | 2002-04-12 | Koa Corp | Register array and manufacturing method thereof |
| JP2012199561A (en) * | 2005-09-12 | 2012-10-18 | Qualcomm Inc | Capacitor structure |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4586760B2 (en) * | 2006-03-29 | 2010-11-24 | Ｔｄｋ株式会社 | Low pass filter and low pass filter array |
-
1997
- 1997-11-21 JP JP33798797A patent/JP3368817B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110842A (en) * | 2000-09-29 | 2002-04-12 | Koa Corp | Register array and manufacturing method thereof |
| JP2012199561A (en) * | 2005-09-12 | 2012-10-18 | Qualcomm Inc | Capacitor structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3368817B2 (en) | 2003-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100466976B1 (en) | Multilayer inductor | |
| JP6458903B2 (en) | Passive element array and printed wiring board | |
| JPH0722243A (en) | Inductor array | |
| JP2000252131A (en) | Laminated chip component | |
| US7113057B2 (en) | Noise filter | |
| JP2982539B2 (en) | Chip feedthrough capacitor | |
| JPH03219605A (en) | Laminated-type inductance element | |
| JP4837275B2 (en) | Multilayer capacitor mounting structure | |
| JPH11162782A (en) | Laminated electronic part array | |
| US5682674A (en) | Dielectric filter and method of manufacturing the same | |
| JP2000260621A (en) | Stacked type common mode choke coil | |
| JP2982558B2 (en) | Multilayer feedthrough capacitors | |
| JP2800864B2 (en) | Multilayer electronic components | |
| JP2000269078A (en) | Laminated electronic component | |
| JPH0338813A (en) | Lc composite component | |
| JPH10215134A (en) | Laminated emi filter | |
| JP2002343640A (en) | Laminated ceramic electronic component | |
| JP2542468Y2 (en) | Laminated LC filter | |
| JPH0660134U (en) | Multilayer chip EMI removal filter | |
| JPH0411709A (en) | Common mode choke coil | |
| JP2003151830A (en) | Laminated electronic part | |
| JP2003282357A (en) | Capacitor array | |
| JP3405145B2 (en) | Multilayer electronic components with built-in coil | |
| JP2000114100A (en) | Multiple electronic part | |
| JPH04356801A (en) | Dielectric filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021015 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071115 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121115 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121115 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131115 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |