JPH11161563A - データの記憶および再生方法 - Google Patents

Abstract

(57)【要約】 【課題】 動作中に変化する動作データを記憶および再
生する方法であって、制御装置の迅速な動作スタートを
可能にする方法を提供することである。 【解決手段】 制御装置の再投入接続時に、動作データ
をＲＡＭメモリ（１６）に２つのフェーズで記憶し、第
１のフェーズでは、前もって設定されたいくつかの代替
値だけをＲＡＭメモリに、フラッシュメモリ（１）への
アクセスを行わずに記憶し、続いて第２のフェーズで初
めて、１つまたは複数のデータ形式の最も若い動作デー
タをフラッシュメモリ（１）で検出し、これをＲＡＭメ
モリ（１６）に記憶する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、制御装置において
データを記憶および再生する方法であって、該制御装置
は計算機と、ＲＡＭメモリと、フラッシュメモリとを有
し、該フラッシュメモリには種々異なる形式の動作デー
タが記憶されており、前記データは制御装置の動作中に
変化可能であり、前記フラッシュメモリには、同じ形式
であるが、更新日時の異なる動作データが多重に存在す
るように記憶されている、データの記憶および再生方法
に関する。

【０００２】

【従来の技術】このようなデータは、例えば自動車制御
装置の動作中に更新される動作データであり、この動作
データは例えばオートマチックトランスミッションの制
御装置の構成要素を最適に制御するための適合データ、
エラーメモリデータ、瞬時の速度状態、全体動作持続時
間等を表すことができる。これら動作データは、運転中
に制御装置により検出され、および／または更新され、
高速アクセスおよび高速更新のためにＲＡＭメモリに記
憶される。制御装置を遮断する際に、更新された動作デ
ータは不揮発性メモリ、例えばＥＥＰＲＯＭに記憶さ
れ、再始動の際に再びＥＥＰＲＯＭからＲＡＭメモリに
読み込まれる。これによりこれらのデータを制御装置の
後続の動作の際に考慮することができる。とりわけＥＥ
ＰＲＯＭは比較的高い動作電圧を必要とし、データ密度
が比較的低く、またコストもかかる。

【０００３】ＥＥＰＲＯＭに対する択一的手段として、
一般的にフラッシュメモリが公知である。しかしフラッ
シュメモリでは、書き込みおよび消去の数が制限されて
おり、例えば約１００００を越えることはできない。そ
のためフラッシュメモリの寿命は、例えば自動車制御装
置の寿命中に発生する、フラッシュメモリの相応の消去
および書き込みを伴う入り切り過程の総数に対してしば
しば不十分である。例えば頻繁に短距離に使用される自
動車（例えばタクシー）の入り切り総数は１年で数千回
である。そのため、自動車の寿命全体では数万回の入り
切り過程が発生することとなる。比較的に多数の消去お
よび書き込みサイクルを可能にする構成素子を使用する
こととなれば、このことは明らかにコストの上昇につな
がってしまう。

【０００４】"Flash-Technologie ersetzt EEPROMa",De
sign & Elektronik, Heft 18, 1995,pp38-41,には請求
項１の上位概念に相当する方法が開示されている。この
方法では、ブート・ブロック・フラッシュメモリシステ
ムにパラメータが記憶される。パラメータが変化する
と、瞬時のパラメータ値が逐次、フラッシュメモリブロ
ックに書きこまれ、これまで有効であったパラメータに
瞬時のパラメータのアドレス指示がセットされる。パラ
メータブロックが一杯の場合、瞬時のパラメータ値は別
のパラメータブロックにコピーされ、一杯のパラメータ
ブロックは消去される。この手段により、全体で必要と
なる消去サイクルの数が比較的小さく押さえられる。し
かしシステムを再投入する際には、それぞれの実際のパ
ラメータ値を見つけ、制御装置の制御に使用するまで所
定の時間が必要である。

【０００５】ＤＥ４２０９９０５Ｃ１から、上書き可能
ＥＥＰＲＯＭメモリの記憶内容管理装置が公知である。
この装置では、書き込み過程の低減が次のようにして達
成される。すなわち、新たにシステムに供給されるデー
タセットを相応するすでにメモリに含まれているデータ
セットと比較し、データセットが異なる場合だけ記憶過
程を実行するのである。

【０００６】

【発明が解決しようとする課題】本発明の課題は、動作
中に変化する動作データを記憶および再生する方法であ
って、制御装置の迅速な動作スタートを可能にする方法
を提供することである。またこの制御装置の技術的コス
トは低く、不揮発性動作データメモリを装備していな
い。

【０００７】

【課題を解決するための手段】この課題は本発明のよ
り、制御装置の再投入接続時に、動作データをＲＡＭメ
モリに２つのフェーズで記憶し、第１のフェーズでは、
前もって設定されたいくつかの代替値だけをＲＡＭメモ
リに、フラッシュメモリへのアクセスを行わずに記憶
し、続いて第２のフェーズで初めて、１つまたは複数の
データ形式の最も若い動作データをフラッシュメモリで
検出し、これをＲＡＭメモリに記憶することにより解決
される。

【０００８】

【発明の実施の形態】本発明の有利な発展形態は従属請
求項に記載されている。

【０００９】動作データは動作スタートの際に２つのス
テップで取り出される。例えばオートマチックトランス
ミッション制御のための制御装置の初期化フェーズで
は、プロセッサの負荷を最小にするためまず、動作デー
タに対する代替値だけがＲＡＭメモリに記憶され、フラ
ッシュメモリへのアクセスは行われない。制御装置のプ
ロセッサが通常のようにすでにアイドル状態で動作する
後続のタイムインターバルで初めて実際に、最後のシス
テム遮断の時に記憶された動作データを読み出すために
フラッシュメモリにアクセスする。

【００１０】使用されるフラッシュメモリは標準の実施
形態で良く、高いデータ密度、低い動作電圧および安価
な使用性を特徴とする。フラッシュメモリはリング記憶
法により管理される。従って記憶すべき動作データ、例
えば適合データは固定アドレスにあるのではなく、フラ
ッシュメモリの有利には標識されたブロックにシーケン
シャルに記憶される。従って最新の値は常に、同じ形式
の比較的に古いブロックよりも高いアドレスにある。フ
ラッシュメモリはそれぞれ、同じ形式の多数の動作デー
タを含み、これらデータは単にその更新日時の点で異な
るだけである。

【００１１】本発明の記憶方法によって“ヒストリー機
能”も可能である。なぜなら、比較的に古い動作状態と
エラー記録がさらに比較的長い時間使用され、エラー事
象または保証要求の説明に使用することができるからで
ある。例えば設定された機器の最大動作温度を越える
と、このことにより通常は保証要求が失効する。比較的
に古い動作状態の記録を長期間維持することなしには、
このような動作値の超過を場合によっては証明すること
はできない。なぜなら機器がこの場合、損傷を受ける
が、後で通常の動作条件ではじめて故障するからであ
る。

【００１２】消去サイクルはフラッシュメモリ（または
フラッシュメモリのセグメントが設けられた場合にはフ
ラッシュメモリの相応のセグメントブロック）が一杯に
なり、新たな動作データを記録できなくなったときに初
めて必要となる。この場合に初めて、フラッシュメモリ
の再編成が必要になる。すなわち、瞬時のデータだけを
さらに引き渡すか、またはこれらのデータを一杯になっ
たブロックから新たに書き込むべきセグメントブロック
にコピーするのである。この手段により、消去書き込み
サイクルは、制御装置が多数回、入り切りされた後に初
めて必要となり、従ってフラッシュメモリの寿命が延長
され、例えば自動車にある制御装置の通常の動作持続時
間に対して十分なものとなる。

【００１３】書き込みサイクルの数をさらに低減するた
めに有利には制御装置の遮断の際に、動作データが実際
に前の動作中に変化したか否かを検査する。すなわち動
作の開始時に存在したデータとは異なっているか否かを
検査する。異なっていなければ、この変更されないまま
の動作データはフラッシュメモリには書き込まれない。
従ってこの点についての書き込み過程は行われず、フラ
ッシュメモリが満たされ、消去を必要とするまでの時間
が相応に延長される。

【００１４】有利な実施例では、動作データはそれぞれ
データ形式を表すヘッダと共にフラッシュメモリに記憶
される。これにより制御装置はフラッシュメモリにある
動作形式の各データ形式の最も若い値を、メモリの問い
合わせと、最後の箇所（それぞれ同じ動作データ形式の
順序で）にあるヘッダ識別子の検出により識別すること
ができる。

【００１５】有利にはフラッシュメモリは複数のセグメ
ントに分割され、動作データは有利にはそれぞれ１つの
セグメントに順次連続して、このセグメントがいっぱい
になるまで記憶される。その後に次のセグメントの書き
込みが開始される。満たされたセグメントは次に、他の
セグメントを傷つけることなく消去される。この消去過
程は有利には、フラッシュメモリの他のセグメントがい
っぱいになるまで延期される。

【００１６】新たなセグメントまたは最近消去されたセ
グメントの記憶を開始する際、有利には瞬時の動作デー
タだけでなく、変更されていないが制御装置の動作に必
要なデータ、例えば製造データ、電流制御器補償値等も
記憶する。

【００１７】これにより制御装置の動作に対して必要な
すべてのデータが通常はただ１つの、実際に記憶および
読み出しに使用されるセグメントに含まれる。

【００１８】セグメントの簡単な検査と、その状態の識
別が可能である用にするため、各セグメントには有利に
は識別子が付される。この識別子は、セグメントが一杯
であるか、部分的に満たされているか、または空である
かを指示する。部分的に満たされたセグメントがここで
は実際の記憶に使用され、“アクティブ”セグメントと
なる。アクティブセグメントに必要なデータがすべて含
まれていないことが判明したなら、有利には比較的古
い、非アクティブセグメントが必要な動作データについ
て検査され、これをここから読み出す。これにより、少
なくとも先行する実際の動作データを、今度使用すべき
である動作データとして利用することとができる。この
やや古い動作データは通常は、すでに過去に設定された
代替値よりも良好に適合する。

【００１９】システムスタートの際に、動作データのす
べてに対して、または少なくとも一部の動作データに対
して、まず単にフラッシュメモリにおけるデータの相応
の位置を指示する指示子だけをセットする。動作データ
が動作実行中に実際に必要になると、これを指示子への
アクセスで高速に読み出し、ＲＡＭメモリに引き渡すこ
とができる。

【００２０】有利には安全段が設けられており、この安
全段ではデータブロックをフラッシュメモリから読み出
す際にまずデータブロックの完全性が検査され、完全で
ない場合には、同じ動作データ形式の先行する瑕疵のな
いデータブロックが検出され、出力される。

【００２１】フラッシュメモリの空きの記憶空間の開始
部は非常に高速に、仮想ブロック形成と特徴的ブロック
箇所の検査によって検出することができる。

【００２２】制御装置の遮断時に有利には、ＲＡＭメモ
リに含まれる動作データの瞬時値が検索され、相応のデ
ータブロックにまとめられる。これらのデータにはフラ
ッシュメモリでの記憶の前に、それぞれデータ形式を指
示する識別子が付される。ＲＡＭメモリにおけるこのデ
ータブロック形成の際に有利には、フラッシュメモリに
伝送すべき生じたデータの全体量が検出され、これによ
り伝送すべきデータの量が既知であり、例えばフラッシ
ュメモリセグメントに十分な記憶空間があるか否か検査
することができ、必要な動作データの迅速な記憶が達成
される。

【００２３】

【実施例】本発明を以下、図面に示された実施例に基づ
き詳細に説明する。

【００２４】本発明の方法を以下、自動車でオートマチ
ックトランスミッションの制御に使用される制御装置に
おいて説明する。しかし本発明の方法は、動作中に変化
したデータを動作休止時に不揮発性メモリに記憶する際
に生じる問題のある別の制御装置にも適用することがで
きる。

【００２５】図１には、制御装置の構成部分であるフラ
ッシュメモリ１の記憶内容に対する例が示されている。
フラッシュメモリ１には図示のセグメント（例えば８ｋ
バイトを有し、アドレス０×４０００で開始する）に種
々異なる形式の動作データが記憶される。すなわち、単
に一度だけ記憶すればよい固定動作メモリ、例えば製造
ラインの終了時に記憶することのできる製造データ、ま
たはオートマチックトランスミッション電流制御器の調
整に用いる電流制御器調整値である。しかしフラッシュ
メモリ１には動作中に変化した動作データ、例えばエラ
ーメモリデータ、これまでの全動作持続時間を表す計数
データ、適合的に変化するパラメータに対する適合値等
々が記憶される。図１からわかるように、それぞれの動
作データはそれぞれ連続的に順次、所定の順序を維持し
ないで記憶される。このとき動作で変化しない動作デー
タ、例えば製造データは通常一度記憶されるだけであ
り、また全体動作持続時間を表す計数データはそれぞれ
制御装置、すなわち自動車の各遮断時に記憶される。エ
ラーメモリデータと適合値もそれぞれ制御装置の各遮断
時に、これらの状態がシステムスタート時と変わってい
ればフラッシュメモリに記憶される。このように遮断時
には変化した動作データだけが記憶され、これらは所定
の順序を維持しないでそれぞれ直接、これまで書き込ま
れたフラッシュメモリ領域の最後に追加されるから、フ
ラッシュメモリ領域にはゆっくりとしか書き込まれてい
かない。これにより、記憶領域が一杯になり、消去過程
を実行しなければならなくなるまでの時間が大きくな
る。

【００２６】一般的にフラッシュメモリブロックには、
十分な空き領域がある限り変化する動作データにより連
続的に書き込まれる。しかしメモリブロックが一杯にな
った場合には、動作データを記憶するために使用される
メモリブロックの再編成を開始することができる。この
再編成では、まず変化した動作データの最後の（最も若
い）コピーが第２の、場合により前もって消去したブロ
ックにコピーされ、次に新しい、瞬時の動作データがＲ
ＡＭメモリから第２のブロックにコピーされるか、また
はそこに追加される。そして最後に制御装置、例えばオ
ートマチックトランスミッション制御ユニットが遮断さ
れるか、またはシステムリセットが実行される。システ
ムスタート時に、動作データブロックは指示演算子によ
って問い合わされる。指示子はここでは、相応の動作デ
ータ形式の最も若いブロックにあるヘッダにセットされ
る。これにより最後に有効であるこの形式の動作データ
ブロックが示される。データの記憶および再生の詳細は
後でさらに説明する。

【００２７】フラッシュメモリ１に記憶される動作デー
タには、前に述べたデータだけではなく、例えばトラン
スミッション制御に使用される適合データ（適合値）、
エラーメモリブロックに関連するエラー状態記録、また
はソフトウェアエラーの発生時（ソフトウェアとラッ
プ）に記憶されたレジスタ値の状態記録もある。

【００２８】これら種々異なる動作形式のすべてを、フ
ラッシュメモリアクセスに対する標準的管理ルーチンに
より簡単に操作することができるようにするため、フラ
ッシュデータブロックの特別な構成が使用される。図２
のこのようなデータブロック２の構成が示されている。
このデータブロックはフラッシュメモリ１の動作データ
区間に記憶され、すべてのデータ形式に対してそれぞれ
同じ構造を有する。データブロック２は開始部にヘッダ
識別子ＨＤＲと、識別子“ＴＹＰ”を有する。ＴＹＰは
フラッシュメモリ内容に対するＲＡＭメモリの相応のバ
ッファを表す。これに識別子“ＩＤ”が続く。この識別
子はデータ形式を表すのに用いる。ブロック区間“ＵＭ
Ｆ”は、区間“ＤＡＴＥＮ”に含まれるデータバイトの
数を、所属のチェックサムも含めて表す。データ区間Ｃ
Ｓはチェックサムを有する。データブロック端部では、
データ区間“ＥＮＤＥ”が設定されたビットパターンを
含み、このビットパターンは制御装置にデータブロック
の終了を知らせる。これにさらにブロックチェックサム
ＢＣＳが続く。

【００２９】図３に示されたスキーマは通常の制御装置
動作についての概要を示す。ここでは一般的にＥＥＰＲ
ＯＭシステムがシミュレートされる。従って制御装置は
通常の動作では、ＥＥＰＲＯＭメモリがフラッシュメモ
リの代わりに装備されているかのように動作する。通常
の制御装置動作の開始時は参照符号３により示されてい
る。このときまず、製造データがフラッシュメモリから
ＲＡＭメモリにコピーされる（ブロック４と５）。続い
て、動作中に適合データおよび適切な場合には製造デー
タも適合される（ブロック６）。制御装置のリセットを
必要とするような重大なソフトウェアエラーが発生する
場合、まずレジスタの状態記録がフラッシュメモリに記
憶される（ブロック７）。状態記録によりソフトウェア
エラーの簡単な限定と、ひいてはその除去が可能にな
る。リセットの実行後（ブロック８）、フラッシュメモ
リに含まれる関連の動作データはＲＡＭメモリにコピー
され（ブロック９）、場合により状態記録が指示される
（ブロック１０）。制御装置が遮断されると、例えば点
火スイッチが遮断されると、動作データ（適合データ、
状態データ等）および場合により変更された製造データ
がフラッシュマネージャ１１によりフラッシュメモリに
記憶され（ブロック１２）、その後電圧供給が遮断され
る（ブロック１３）。

【００３０】一般的に制御装置の動作は３つのフェーズ
に分けられる。ａ）通常の制御装置動作の実行開始前の
データ取り込み過程、ｂ）通常の制御装置動作中の動作
過程、およびｃ）次の投入接続の際に必要となる実際の
データをフラッシュメモリに記憶する遮断過程である。
これらの経過を以下、詳細に説明する。

【００３１】システムスタート時のデータ取り込み過程
は２つの部分に分けられる（図４参照）。第１の部分は
制御装置の初期化中に実行される。システムスタートの
タイミングはこの初期化中は非常にクリティカルである
から、有利にはこの時点ではフラッシュメモリへのアク
セスは行われない。従ってこの初期化フェーズ中には単
にいくつかの代替値（ＲＯＭデータ）だけがＲＡＭメモ
リの相応のデータ領域に、フラッシュメモリに含まれる
正しい動作データに対する代替として記憶される。従っ
てできるだけ早い時点での重要な経過を取り入れること
ができ、これにより通常の制御装置動作が迅速に達成さ
れる。動作データのフラッシュメモリからの読み出しは
まずバックグランドタスクとして実行され、これにより
この時間中は通常ほぼアイドル状態で動作しているＣＰ
Ｕがデータ取り込みに使用される。これにより制御装置
の通常動作の負荷が最小になる。バックグランド機能
“フラッシュ読み出し”を介して次に最も若い動作デー
タがＲＡＭメモリの適合ブロックに記憶される。ＲＡＭ
メモリに記憶されている動作データは次に、通常動作の
制御のため必要に応じて制御の下で動作装置によって使
用される。図４を参照すればそれ以上の説明は不要であ
る。

【００３２】前に説明した経過は、制御装置電圧が前も
って遮断されているコールドスタートに対して行われ
る。システムリセットがソフトウェア制御によって行わ
れた場合は、まずＲＡＭメモリに含まれる適合データ
（動作データ）が正しいか否かが検査される。このこと
はチェックサムの再計算と、結果を先行するチェックサ
ムと比較することによって処理される。ここでＲＡＭメ
モリに含まれる動作データが正しいことが判明すれば、
フラッシュ初期化機能並びに“バックグランドフラッシ
ュ読み出し”は実行されない。

【００３３】システムスタートの際にまず電流制御器に
対する関連値だけがＲＡＭメモリにロードされる。この
ときこの値はテーブルであり、電流制御器のそれぞれの
初期値に対するオフセット値および勾配値および温度補
償値を含んでいる。この手段によって、初期化フェーズ
中のＣＰＵの負荷は最小に押さえられる。ここではフラ
ッシュメモリへのアクセスも行われないから、まず電流
制御器の確実な動作を保証する設定された代替値（ＲＯ
Ｍデータ）が使用される。

【００３４】通常の制御装置動作でのシステムスタート
時に取り込まれ使用される動作データは、例えば電流制
御器調整値、制御装置制御部、例えば取らすミッション
制御部に対する適合値、エラーメモリブロックデータ、
標準エラー状態データおよび全体動作持続時間である。

【００３５】フラッシュメモリの問い合わせの際に所望
のデータブロックが見出されなかったか、またはエラー
のあることが判明すると（チェックサム検査がエラーを
通報する）、ＲＯＭからの代替値が使用されるか、また
はデータが単にゼロにセットされる。後者は例えば全体
動作持続時間またはエラー操作テーブルに対して当ては
まる。これにより適合データブロックが前もっての定義
なしで制御装置のスタート開始フェーズで発生される。

【００３６】図５にはこの経過が示されている。そこで
はまず、それぞれフラッシュメモリブロックが検査さ
れ、それが完全であれば読み出される。それ以外の場
合、ＲＯＭメモリの所属の適合ブロックにある相応の代
替値が記憶される。この経過は逐次、まずエラーメモリ
データに対して、次に動作データ、電流制御器データ、
および動作状態計数データに対して実行される。これら
のデータはそれぞれフラッシュメモリに記憶されてい
る。動作状態計数データに対するデータ記憶が終了する
と、信号“状態５”が出力され、この信号はＲＡＭメモ
リの適合ブロックの記憶終了を通報する。

【００３７】例えばまだＲＡＭメモリに記憶されていな
い動作データが必要となったときにフラッシュメモリへ
の高速アクセスを実行可能にするため、バックグランド
機能が設けられている。この機能は、フラッシュメモリ
内容とそれぞれ最も若い動作データブロックの状態を分
析する。ここでは動作データの各ブロック形式に対して
指示子がセットされ、この指示子がこのブロック形式の
最も若い動作データを指示する。この過程はバックグラ
ンドで経過するから、このことによりシステムの実行能
力が悪化することはない。詳しくはこの分析は次のよう
に行われる。まずアクティブなフラッシュブロックが検
出され、占有されているフラッシュメモリ領域の端部が
求められる。これにより後から動作データを記憶するた
めの位置が通報される。そして各ブロックごとに指示子
がアクティブで、占有されているフラッシュメモリ領域
にセットされる。

【００３８】図６と図７に示した実施例では、フラッシ
ュメモリ１が変化した動作データの記憶のために２つの
セグメント１４，１５を有している。これらのセグメン
トは例えばアドレス領域０×０４０００から０×０５Ｆ
ＦＦ（第１のセグメント）とアドレス領域０×０６００
００から０×０７ＦＦＦ（第２のセグメント）にある。
他のフラッシュメモリ部分は他のタスクのためにリザー
ブされている。動作データ記憶のために設けられたフラ
ッシュメモリのセグメント数は別の値でも良い。すなわ
ち１または３以上でも良い。

【００３９】２つのセグメントはそれぞれ順次完全に、
再編成が強要されるまで動作データにより満たされる。
制御装置にどのセグメントが利用可能であるかを通報す
るために、第１のアドレス箇所には、０×ＦＦＦＦ（こ
れはセグメントの空きを通報する）、０×５Ａ５Ａ（こ
れは有効なデータブロックのヘッドを示し、セグメント
が部分的に満たされていることを通報する）、または０
×５Ａ００（これはセグメントがいっぱいであることを
通報する）が書き込まれる。セグメントが一杯になって
いれば、ついで別のセグメントが記憶に使用され、一杯
になったセグメントの第１のヘッダが０×５Ａ５Ａから
０×５Ａ００に変化される。これによりこのセグメント
はアクティブでなくなる。フラッシュメモリの２つのセ
グメントの第１のアドレス箇所（０×０４０００と０×
０６０００）がそれぞれ０×ＦＦＦＦを含んでいれば、
このことはフラッシュメモリが初期状態にあり、両方の
ブロックが空きであることを指示する。メモリブロック
の第１のフラッシュメモリセルに３つの有効な可能性０
×ＦＦＦＦ、０×５Ａ５Ａまたは０×５Ａ００のいずれ
もがなければ、フラッシュメモリの開始を指示する指示
子が、有効なオプションが検出されるまで、またはフラ
ッシュメモリブロックの端部に達するまで増分される。
図６と図７には、セグメント１４と１５のアドレス状態
および記憶内容がそれぞれ異なる占有状態で示されてい
る。

【００４０】フラッシュメモリ状態の分析の際に、分析
機能は相応の信号値を制御装置に戻し、この信号値は占
有状態を通報する。

【００４１】２つのフラッシュメモリセグメントが完全
に空であるべき場合、またはエラーで２つのセグメント
が非アクティブ状態にあるべき場合には、第１のセグメ
ント１４が次の記憶過程に使用される。

【００４２】フラッシュメモリに新たな動作データブロ
ックの記憶の際に空きの空間が内容にするため、占有さ
れた領域のそれぞれの端部が検出される。これは図８に
示されたプログラムルーチンで行われる。

【００４３】図８には、実際に使用されたフラッシュメ
モリセグメントで占有された記憶領域の端部を迅速に検
出するためのプログラムフローチャートが示されてい
る。これにより新たなデータを、すでに占有された記憶
領域の端部に直接つなげることができる。フラッシュメ
モリは、２５６バイトの大きさの仮想ブロック（部分）
に分割される。走査は、各ブロックの開始部にあるセル
の検査により開始する。このセルがデータ０×ＦＦＦＦ
（またはその他のアイドル状態を指示するデータ）を含
んでいれば、ブロック全体が空きであるとされる。しか
しセルが他のデータを含んでいれば、このブロックは占
有されており使用することはできない。この場合次の仮
想ブロックが検査される。この検査は、動作データに対
して実際に使用されるセグメントの端部に達するまで続
けられる。

【００４４】しかし空のブロックが検出されると、動作
指示子が先行する仮想ブロック（２５６バイトの大き
さ）に減分される。この位置から出発して、フラッシュ
メモリはワードごとに空のセル（０×ＦＦＦＦ）に達す
るまで走査される。次に前もって設定された数の、さら
に前記空きのセルに続くセルが検査される。これらのセ
ルが同じように空きであれば、空きのフラッシュメモリ
領域の開始部に達したとされる。空き状態について検査
されるセルの数は、ＲＡＭメモリから供給された可能な
適合ブロックの総数を遮断時の次のフラッシュ記憶過程
の時に記録することができるように十分な大きさでなけ
ればならない。セルの検査の際に、セルが空きでない
（例えば故障したセル）ことが判明すると、動作指示子
は十分に大きな空き空間が得られるまで増分される。

【００４５】最後に、全体的な使用性を指示する指示子
がフラッシュメモリ領域の第１の空きセルにセットされ
る。この空きセルは先行する占有された空間に続く空き
セルである。同時に再度、次の記憶過程の際に記録すべ
きデータ容量を存在する空きのフラッシュメモリ領域に
記憶することができるか確認される。別のプログラム部
分は、十分に大きな空間が次の記憶過程に対して使用で
きるとの通報を受ける。これは変数fsh_blk_cndの相応
のビットが例えば値１（初期値＝０）にセットされるこ
とにより行われる。しかし十分に大きな空間が新たなデ
ータを記録するためにアクティブフラッシュセグメント
で使用できなければ、全体的な使用性を指示する指示子
がアクティブフラッシュメモリブロックの最後のワード
アドレスにセットされる。すなわち、０×５ＦＦＥまた
は０×７ＦＦＥにセットされ、変数fsh_blk_cndの相応
のビットがゼロにセットさせる。

【００４６】フラッシュメモリ分析の最終段階は、指示
子を情報ブロック（動作データブロック）の各形式にセ
ットすることである。この情報ブロックは指示“ＴＹ
Ｐ”および“ＩＤ”により設定され（図２参照）、フラ
ッシュメモリセグメントに記憶されている。この機能は
図９に示したフローチャートから理解される。ここでフ
ラッシュメモリはアクティブセグメントの開始部から全
体的な使用性を指示する指示子の位置まで検査される。
“ＴＹＰ”または“ＩＤ”備えた有効な動作データヘッ
ダが検出されれば、このデータブロックのスタートアド
レスがテーブルに、それぞれのデータブロック形式に対
する相応の指数と共に伝送される。付加的に信号ビット
がセットされる。この信号ビットは所定の形式かつ所定
の識別子のデータブロックが検出されたことを指示す
る。情報“ＴＹＰ”または“ＩＤ”がさらなるフラッシ
ュメモリセグメント問い合わせの際にもう一度検出され
るべきであれば、新たなアドレスが先行するアドレスの
代わりに記憶される。このとき、データブロック完全性
の検査を実行することもできる。しかし有利にはこの検
査は、このデータブロックをフラッシュメモリから実際
に読み出すべき場合に初めて行う。

【００４７】このプログラムルーチンの終了時に指示子
テーブルに常に、それぞれのデータブロックの最後のア
ドレス、すなわち最も新しいアドレスが付される。所定
の形式のデータブロックが検出されなかった場合には、
指示子テーブルに所定の値、例えばゼロが書き込まれ
る。この値はこのデータブロック形式に対してはフラッ
シュメモリに有効なデータが検出されなかったことを指
示し、従ってＲＯＭ代替値を使用しなければならない。

【００４８】フラッシュメモリセグメントの検査の際に
すべての指示子を割り当てることができなければ、値
“０”を相応の位置に書き込む前にまず別の非アクティ
ブ状態のフラッシュメモリセグメントにおいてまだ欠け
ているデータブロックが同じアルゴリズム（図９）を用
いて探索され、このときに得られた結果が指示子テーブ
ルに記憶される。

【００４９】データブロックをフラッシュメモリから読
み出すべき場合は、まずその完全性が検査される。この
ことは図１０に示されたルーチンにより行われる。この
ときこのデータブロックには指示子テーブルに記憶され
ているアドレスによりアクセスされる。次にデータブロ
ックが問い合わされ、ブロックチェックサムが計算され
る。この計算されたチェックサムはこのデータブロック
の最後に記憶されているブロックチェックサムと比較さ
れる。検査結果がポジティブであれば、データブロック
は読み出され、相応のＲＡＭバッファに記憶される。チ
ェックサム検査の際（“チェックサムＯＫ？”に相反し
ていれば、フラッシュメモリは指示されたアドレス値か
ら始まり逆方向に検査される。これは同じ形式の先行す
るデータブロック（同じＴＹＰおよび同じＩＤ）を検出
するためである。次に指示子は先行する（完全な）デー
タブロックにセットされ、これを呼び出すべき機能に通
報する。先行するデータブロックの探索の際に結果が得
られなければ、これが呼び出すべき機能に通報され、Ｒ
ＯＭ代替値が相応のＲＡＭバッファに適合動作データに
対してロードされる。

【００５０】図１１には、図１０に示された機能呼び出
し“sys_fsh_nxt_blk”が詳しく示されている。この機
能呼び出しは、先行する完全なデータブロックを検出す
るためのものである。図１１に詳しく説明してあるので
付加的に説明はしない。

【００５１】制御装置の実行動作中にもフラッシュメモ
リへのアクセスを、例えばシステムスタートの際にまだ
ロードされていなかったデータブロック（なぜなら希に
しか必要とならないから）をＲＡＭメモリにロードする
ために行うことができる。また必要な場合にはデータを
ＲＡＭバッファからフラッシュメモリに、例えばデータ
更新のために戻し記憶することもできる。このことはア
プリケーションシステムによって制御することができ
る。ここでは製造データを変形することができ（例えば
調整介入または修理介入の後）、この変形された製造デ
ータをフラッシュメモリに戻し記憶する。基本的に動作
データの探索および戻し記憶の経過はそれぞれ同じであ
り、製造データであるか、適合データであるか、純粋な
ソフトウェアエラーの場合の状態記録であるかに依存し
ないで行われる。

【００５２】図１２には、所定の動作データ形式の先行
する（すなわち瞬時に使用されていない）データブロッ
クの所定の探索を実行することができるフローチャート
が示されている。ここでは、所定の動作データ形式の２
番目に若い、３番目に若い、またはさらに古いブロック
を取り扱うべきであるかを指示することができる（逆方
向探索の数）。これの実行の際には、フラッシュメモリ
からデータをシステムリセット後にリストアップするプ
ログラム部分と同じフラッシュ探索アルゴリズム使用さ
れる。

【００５３】動作実行中に、ＲＡＭメモリに含まれ、変
化された動作データ、例えば適合データがそれぞれ更新
され、これによりＲＡＭメモリにはシステム遮断の際に
フラッシュメモリへの戻し記憶のために更新された値が
含まれる。

【００５４】動作実行中に、ソフトウェアエラーの発生
の際のエラー状態記録をＲＡＭメモリに記憶することが
できる。この記録は次にフラッシュメモリに保管するこ
とができる。この状態記録の際に保管される値は、例え
ば回転数、システム電圧、温度、圧力等である。

【００５５】以下、システム遮断時に行われるデータブ
ロックの形成と、それのＲＡＭメモリおよびフラッシュ
メモリへの記憶について説明する。制御装置の通常の動
作中に、変化する動作データ、例えば適合データまたは
エラーメモリデータは所属のＲＡＭバッファに記憶され
る。これらのデータはシステム遮断の際にフラッシュメ
モリに伝送しなければならない。このためにこれらデー
タはまずフラッシュデータブロックの所望のフォーマッ
トにもたらされる。フラッシュメモリに伝送する前にま
ず、関連するすべてのＲＡＭバッファが問い合わされ、
そのデータが多だ１つのブロックにまとめられる。ここ
では、所属のＲＡＭバッファから正しく読み出されまと
められた、フラッシュメモリに記憶すべきデータだけで
はなく、相応する所属のブロック構成部分、例えば“Ｋ
ＯＰＦ”、“ＴＹＰ”、“ＩＤ”、“ＥＮＤＥ”等も発
生しなければならない。この機能ではＲＡＭの標準領域
が出力位置として使用され、指示子に沿って処理され
る。ＲＡＭ位置は通常は、他のプログラム部分によって
使用される。しかしこれは長くはかからないから（フラ
ッシュメモリプログラミングによる次のアクションはシ
ステムリセットまたは電圧遮断である）、この領域を他
のプログラムに影響を与えることなく使用することがで
きる。

【００５６】図１３には、℃のようにＲＡＭメモリ１６
に個々のパラメータ（“エラーメモリ”、“エラー状態
記録”、“動作適合値”、“システム値”）が下部の二
重にしようされるＲＡＭ領域に、ヘッダ（Header）とテ
ール（Tail）を伴うデータブロックの形態で伝送される
かが示されている。データブロックは、その発生終了
後、フラッシュメモリ１の適合領域、すなわちセグメン
ト１４または１５に伝送される。ここではデータブロッ
クは図２に示した構造を有する。データブロックを形成
するための作業ステップと、フラッシュメモリに書き込
むための作業ステップは図１４に示されている。データ
のフラッシュメモリへの実際の記憶は、機能“sys_fsh_
blk_write”により行われる。フラッシュメモリの適合
領域に十分な記憶スペースがなければ、機能“sys_fsh_
reorg”がフラッシュメモリの再編成とデータの後続の
記憶のために呼び出される。

【００５７】図示の実施例では、フラッシュメモリに記
憶すべき動作データの選択はそれぞれ選択されたモード
“MODE_NORMAL”、“MODE_FORCE_REORG”または“MODE_
SW_TRAP”に依存して行われる。モード“MODE_NORMAL”
は、制御装置、例えばトランスミッション制御装置の通
常モードを表し、ここでは発生する標準エラーがエラー
マネージャによって検出され、処理される。モード“MO
DE_FORCE_REORG”は、データ記憶の前にフラッシュメモ
リの再編成が必要であるモードを表す。この２つの動作
形式でそれぞれ選択されたバッファおよび記憶内容は、
相応の識別子がセットされている限りにおいてエラー状
態記録“ERR_SS”、エラーメモリ“err_m_buf”、トラ
ンスミッション適合値“trm_buf”およびシステムデー
タ“sys_buf”、とりわけ全体動作時間数である。

【００５８】モード“MODE_SW_TRAP”は、システムリセ
ットに至るソフトウェアエラーの発生時にアクティブに
なり、比較的に多数のエラー状態記録の検出および記憶
“err_ss_buf[0],[1],[2],[3]”並びに動作データ“sys
_buf”に作用する。

【００５９】図１４からわかるように、動作データに対
するデータワードの形成前に、例えばトランスミッショ
ン適合値、エラーメモリデータまたは全体動作持続時間
がまず、これらの値が先行する状態に対して変化してい
ないかどうか検査される。このことは、相応するデータ
のチェックサムが変化したか否かを検査することにより
行われる（それぞれ上に述べた決定ブロック参照）。相
応するデータがシステムスタート時の状態に対して変化
している場合だけ、すなわちチェックサムが変化してい
る場合だけ、ヘッダ、テールおよびチェックサムを備え
た相応のデータ語が形成され、ＲＡＭメモリ１６の二重
に使用されるＲＡＭ領域に、フラッシュメモリへの書き
込みのためにファイルされる。

【００６０】二重に使用されるＲＡＭ領域へのデータ語
ファイルの際には、全体指示子が使用される。この指示
子は最初はＲＡＭ領域の開始部に調整される。このＲＡ
Ｍ領域は、フラッシュメモリに対して規定されたデータ
語を収集するのに使用される。このデータ領域を満たし
ている間、指示子は常に収集されたデータの終了部を指
示するように変化される。従ってデータをフラッシュメ
モリに書き込むための機能は、フラッシュメモリに伝送
されるデータ量を、指示子の実際の位置を元の値と比較
することによって検出することができる。

【００６１】図１５には、機能“MODE_FORCE_REORG”の
経過が示されている。

【００６２】これまで記憶に使用していたフラッシュメ
モリのメモリセグメントが十分でなくなると、これまで
使用されていなかった非アクティブ状態のフラッシュメ
モリセグメントを消去しなければならない。これにより
新たなデータをこのブロックに記憶することができる。
安全性の理由と整合した指示子を得るために、必要なす
べてのブロックがただ１つのフラッシュセグメント（ブ
ロック）に含まれるようにする。従ってまず、これまで
使用されていたセグメントからいくつかのデータブロッ
クを、ちょうど消去したセグメントにコピーする。この
データブロックに記憶されるのは、制御装置の通常の動
作中ではなく、製造終了時にだけ記憶された動作データ
である。これは例えば電流制御器調整値、および製造デ
ータとすることができる。続いて瞬時のモードが検査さ
れる。アプリケーションシステムによりトリガされたモ
ード“MODE_FORCE_REORG”が設定されていれば、フラッ
シュメモリは単純に再編成され、実際にＲＡＭメモリに
含まれる動作データは考慮されない。このモードでは、
それぞれ最も若い動作データブロックのセット全体が今
度使用されるフラッシュメモリセグメントに伝送され
る。従って通常動作“MODE_NORMAL”では、ＲＡＭメモ
リに含まれる実際の適合値とその他の動作データが新た
なフラッシュメモリセグメントに伝送される。最後の過
程では、満たされたブロックが非アクティブ状態におか
れる。このために第１のデータブロックヘッダが“０×
５Ａ５Ａ”から“０×５Ａ００”にセットされる。

【００６３】データブロックに対する指示子が一定でな
い場合には、すなわち多数のデータブロックが再編成機
能の開始時に消去されたフラッシュメモリセグメントに
含まれる場合、データはまずＲＡＭメモリにフラッシュ
メモリセグメント消去の開始前に保管される。これらブ
ロックは引き続き新たなデータブロックと共にちょうど
消去されたフラッシュメモリセグメントに再び記憶され
る。

【００６４】データブロックのフラッシュメモリへの正
しい記憶を検査することができる。これは、ＲＡＭメモ
リ部分に含まれるデータ語をちょうどフラッシュメモリ
にコピーされたデータ語と全体で比較することにより行
われる。一致する場合には正しい記憶が行われており、
一致しない場合には記憶過程は繰り返され、および／ま
たはエラー通報が形成される。

【図面の簡単な説明】

【図１】本発明の実施例でのフラッシュメモリセグメン
トの内容を示す図である。

【図２】フラッシュメモリのデータブロック構造を示す
図である。

【図３】通常の動作時および通常の制御装置遮断時また
はソフトウェアエラーによるリセット時のデータ流を示
す図である。

【図４】システムリセット後にデータをＲＡＭメモリに
記憶する際の概略図である。

【図５】本発明の実施例において、ＲＡＭメモリにデー
タを記憶する際の詳細を示す図である。

【図６】フラッシュメモリセグメントを動作データによ
り逐次記憶する際の概略図である。

【図７】フラッシュメモリセグメントを動作データによ
り逐次記憶する際の概略図である。

【図８】新たな動作データを使用されるフラッシュメモ
リブロックの領域に追加するため、このブロックの端部
を迅速に発見するための方法を示す図である。

【図９】動作データブロックの各形式に対して指示子を
セットするために用いるルーチンのフローチャートであ
る。

【図１０】フラッシュメモリにおいて動作データブロッ
クの完全性を検査するためのプログラムルーチンのフロ
ーチャートである。

【図１１】データブロック完全性検査の際に使用される
別のプログラムルーチンのフローチャートである。

【図１２】フラッシュメモリにおいて動作データブロッ
クを探索および検査するための別のフローチャートであ
る。

【図１３】システム遮断時にフラッシュメモリに記憶す
るためのデータブロックの形成の例を示す図である。

【図１４】フラッシュメモリに記憶するための動作デー
タブロックを形成するプログラムルーチンのフローチャ
ートである。

【図１５】フラッシュメモリブロックが一杯になったと
きにフラッシュメモリを再編成するためのフローチャー
トである。

【符号の説明】

１ フラッシュメモリ １６ ＲＡＭメモリ

Claims (12)

【特許請求の範囲】
1. 【請求項１】 制御装置においてデータを記憶および再
   生する方法であって、該制御装置は計算機と、ＲＡＭメ
   モリ（１６）と、フラッシュメモリ（１）とを有し、 該フラッシュメモリには種々異なる形式の動作データが
   記憶されており、 前記データは制御装置の動作中に変化可能であり、 前記フラッシュメモリには、同じ形式であるが、更新日
   時の異なる動作データが多重に存在するように記憶され
   ている、データの記憶および再生方法において、 制御装置の再投入接続時に、動作データをＲＡＭメモリ
   （１６）に２つのフェーズで記憶し、 第１のフェーズでは、前もって設定されたいくつかの代
   替値だけをＲＡＭメモリに、フラッシュメモリ（１）へ
   のアクセスを行わずに記憶し、 続いて第２のフェーズで初めて、１つまたは複数のデー
   タ形式の最も若い動作データをフラッシュメモリ（１）
   で検出し、これをＲＡＭメモリ（１６）に記憶する、こ
   とを特徴とするデータの記憶および再生方法。
2. 【請求項２】 制御装置の遮断時に、ＲＡＭメモリ（１
   ６）に含まれる動作データが前の動作中に制御装置の最
   後の投入接続時から変化したか否かを検査し、 変化した動作データだけをフラッシュメモリ（１）に記
   憶する、請求項１記載の方法。
3. 【請求項３】 動作データをそれぞれデータ形式を表す
   ヘッダと共にフラッシュメモリ（１）に記憶する、請求
   項１または２記載の方法。
4. 【請求項４】 フラッシュメモリ（１）は複数のセグメ
   ント（１４，１５）に分割されており、 動作データは制御装置の遮断時にそれぞれ順次連続し
   て、１つのセグメントに、当該セグメントが一杯になる
   までこれまでの動作データを上書きすることなく記憶さ
   れ、 続いて動作データが次のセグメントに記憶される、請求
   １から３までのいずれか１項記載の方法。
5. 【請求項５】 １つまたは複数のセグメントが一杯にな
   った後、すでに先行して一杯になったセグメントを再び
   消去し、 次に、規則的に変化しないが制御装置の動作に対して必
   要である動作データを、他方のセグメントから当該消去
   されたセグメントにコピーする、請求項４記載の方法。
6. 【請求項６】 各セグメントは識別子を有しており、該
   識別子は当該セグメントが一杯であるか、空であるか、
   または部分的に満たされているかを表す、請求項４また
   は５記載の方法。
7. 【請求項７】 制御装置の投入接続時にまず、ちょうど
   アクティブであるセグメントにおいて最も若い動作デー
   タを探索し、 当該セグメントにおいて動作に対して必要なすべての形
   式の最も若い動作データが見つからない場合には、非ア
   クティブ状態にあるセグメントにおいて欠けている動作
   データを探索する、請求項４から６までのいずれか１項
   記載の方法。
8. 【請求項８】 フラッシュメモリ（１）は制御装置の投
   入接続時に問い合わされ、それぞれの形式の最も若い動
   作データが検出され、当該動作データの少なくとも一部
   がＲＡＭメモリ（１６）にコピーされ、および／または
   指示子がセットされ、 該指示子は検出された動作データの位置およびデータ形
   式を指示する、請求項１から７までのいずれか１項記載
   の方法。
9. 【請求項９】 動作データをフラッシュメモリ（１）か
   ら読み出す際にまず、動作データの完全性を検査し、 これらデータにエラーがある場合には、フラッシュメモ
   リにおいて同形式の先行する完全な動作データを探索す
   る、請求項１から８までのいずれか１項記載の方法。
10. 【請求項１０】 フラッシュメモリを、動作データによ
    り占有された記憶領域の終了部を検出するために仮想ブ
    ロックに分割し、 ブロックごとに、ここに含まれる記憶領域が空である
    か、またはデータを含んでいるかを検査し、 占有された記憶領域の終了部が検出された場合には、当
    該箇所を支持する指示子をセットする、請求項１から９
    までのいずれか１項記載の方法。
11. 【請求項１１】 制御装置の遮断時に、ＲＡＭメモリ
    （１６）に含まれる動作データの瞬時値を探索し、相応
    のデータブロックにまとめ、 当該データブロックには、フラッシュメモリ（１）での
    記憶の前に、データ形式を表す識別子をそれぞれ付す、
    請求項１から１０までのいずれか１項記載の方法。
12. 【請求項１２】 ＲＡＭメモリ（１６）でデータブロッ
    クを形成する際に、フラッシュメモリ（１）に伝送する
    こととなるデータの全容量を検出する、請求項１１記載
    の方法。