JPH11161520A - バスアナライザ - Google Patents
バスアナライザInfo
- Publication number
- JPH11161520A JPH11161520A JP9325816A JP32581697A JPH11161520A JP H11161520 A JPH11161520 A JP H11161520A JP 9325816 A JP9325816 A JP 9325816A JP 32581697 A JP32581697 A JP 32581697A JP H11161520 A JPH11161520 A JP H11161520A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bus
- circuit
- time axis
- recording device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 各信号の波形測定を行うに当たり波形表示装
置側で最適な表示が行えるように時間軸及び電圧レンジ
を自動設定するバスアナライザを提供すること。 【解決手段】 ２本の信号線を一又は二組以上有し、各
組の信号線においては差動電圧により所定速度のビット
列信号を伝送するバスと、このバスの信号線毎に設けら
れたバッファ回路と、このバッファ回路の信号を入力し
て差動電圧やコモン電圧を演算する演算回路と、この演
算回路の出力信号を表示する表示記録装置に対して制御
信号を出力する制御回路を有するバスアナライザにおい
て、前記制御回路は、前記表示記録装置で表示記録する
最適な時間軸と電圧レンジで初期設定を行うことを特徴
としている。
置側で最適な表示が行えるように時間軸及び電圧レンジ
を自動設定するバスアナライザを提供すること。 【解決手段】 ２本の信号線を一又は二組以上有し、各
組の信号線においては差動電圧により所定速度のビット
列信号を伝送するバスと、このバスの信号線毎に設けら
れたバッファ回路と、このバッファ回路の信号を入力し
て差動電圧やコモン電圧を演算する演算回路と、この演
算回路の出力信号を表示する表示記録装置に対して制御
信号を出力する制御回路を有するバスアナライザにおい
て、前記制御回路は、前記表示記録装置で表示記録する
最適な時間軸と電圧レンジで初期設定を行うことを特徴
としている。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＥＥＥ１３９４
に規定されるパケット通信に用いられるバスアナライザ
に掛り、特に波形解析機能の改良に関する。
に規定されるパケット通信に用いられるバスアナライザ
に掛り、特に波形解析機能の改良に関する。
【０００２】
【従来の技術】ＩＥＥＥ１３９４は、動画像、静止画
像、音声及び文字等のマルチメディア情報をコンピュー
タ、周辺機器及びデジタルビデオカメラ等の一般向けの
ＡＶ機器との間で高速に通信するための通信プロトコル
で、高速シリアルバスにより通信が行われ、通信される
パケットデータは一定の時間間隔で送受信される。この
ような１３９４バスのインターフェイスを持つ機器の開
発において、そのデバッグを行う為にバス上の波形を観
測する必要がある。そこで、従来はバスの波形測定のた
めディジタル・オシロスコープを制御し、トリガの原因
となった波形を画面中央に表示していた。
像、音声及び文字等のマルチメディア情報をコンピュー
タ、周辺機器及びデジタルビデオカメラ等の一般向けの
ＡＶ機器との間で高速に通信するための通信プロトコル
で、高速シリアルバスにより通信が行われ、通信される
パケットデータは一定の時間間隔で送受信される。この
ような１３９４バスのインターフェイスを持つ機器の開
発において、そのデバッグを行う為にバス上の波形を観
測する必要がある。そこで、従来はバスの波形測定のた
めディジタル・オシロスコープを制御し、トリガの原因
となった波形を画面中央に表示していた。
【０００３】図６は従来のバスの波形測定の説明図であ
る。１３９４バスでは４本の信号線ＴＰＡ±、ＴＰＢ±
を用いて信号を伝送している。演算回路は、バッファ回
路を介して入力されるＴＰＡ＋とＴＰＡ−の組のコモン
信号(TPA+＋TPA-)と差動信号(TPA+−TPA-)、ＴＰＢ＋と
ＴＰＢ−の組のコモン信号(TPB+＋TPB-)と差動信号(TPB
+−TPB-)を演算して波形出力する。物理層ＰＨＹは、１
３９４バスの信号をドライブする物理的回路である。リ
ンク層ＬＩＮＫは、トランザクション層と物理層のイン
ターフェイスを受け持つ。尚、トランザクション層は１
３９４バス全体を制御するもので、リクエスト／応答プ
ロトコルを定義し、読み込み／書込み、ロック機能を果
たす層である。オシロスコープでの観測を容易にするた
め、トリガ信号を発生するトリガ回路３０と、制御信号
を発生する制御回路４０がバスアナライザに設けられて
いる。
る。１３９４バスでは４本の信号線ＴＰＡ±、ＴＰＢ±
を用いて信号を伝送している。演算回路は、バッファ回
路を介して入力されるＴＰＡ＋とＴＰＡ−の組のコモン
信号(TPA+＋TPA-)と差動信号(TPA+−TPA-)、ＴＰＢ＋と
ＴＰＢ−の組のコモン信号(TPB+＋TPB-)と差動信号(TPB
+−TPB-)を演算して波形出力する。物理層ＰＨＹは、１
３９４バスの信号をドライブする物理的回路である。リ
ンク層ＬＩＮＫは、トランザクション層と物理層のイン
ターフェイスを受け持つ。尚、トランザクション層は１
３９４バス全体を制御するもので、リクエスト／応答プ
ロトコルを定義し、読み込み／書込み、ロック機能を果
たす層である。オシロスコープでの観測を容易にするた
め、トリガ信号を発生するトリガ回路３０と、制御信号
を発生する制御回路４０がバスアナライザに設けられて
いる。
【０００４】このように構成された装置において、１３
９４バスの機器の解析は各モード毎に行われる。例え
ば、次の各モードがある。 バスリセット・・・物理層はバスをリセットして初期化
すると共に、リンク層とトランザクション層は処理中の
動作を中止する。シリアルバスからのデータは受信しな
くなる。 サイクルペリオッド・・・アイソクロナス・サイクル(is
ochronous cycle)の周期であって、サイクル起動信号の
送信で始まり、サブアクションギャップの検出で終わる
バスの動作モードの一つで、通常125μｓ毎に繰り返さ
れる。
９４バスの機器の解析は各モード毎に行われる。例え
ば、次の各モードがある。 バスリセット・・・物理層はバスをリセットして初期化
すると共に、リンク層とトランザクション層は処理中の
動作を中止する。シリアルバスからのデータは受信しな
くなる。 サイクルペリオッド・・・アイソクロナス・サイクル(is
ochronous cycle)の周期であって、サイクル起動信号の
送信で始まり、サブアクションギャップの検出で終わる
バスの動作モードの一つで、通常125μｓ毎に繰り返さ
れる。
【０００５】コンフィグレーション・・・リンク層とト
ランザクション層は処理中の動作を中止すると共に、シ
リアルバスからのデータの受信を開始する。 アービトレーション・・・複数のノードがバスの所有権
を競うプロセス。調停の競走が完了すると、ただ一つの
ノードがデータパケットを送信することができる。 サブアクションギャップ・・・一つのサブアクションと
次のサブアクションの間に発生するバスのアイドル時間
を言う。
ランザクション層は処理中の動作を中止すると共に、シ
リアルバスからのデータの受信を開始する。 アービトレーション・・・複数のノードがバスの所有権
を競うプロセス。調停の競走が完了すると、ただ一つの
ノードがデータパケットを送信することができる。 サブアクションギャップ・・・一つのサブアクションと
次のサブアクションの間に発生するバスのアイドル時間
を言う。
【０００６】アービトレーションリセットギャップ・・
・フェアプロトコルを使うソースが調停の競争に勝った
後、再度バスの所有権を争うようになるまでのバスの最
短アイドル時間を言う。 アクノリッジギャップ・・・パケットの終了からアクノ
リッジを開始するまでのバスのアイドル期間。
・フェアプロトコルを使うソースが調停の競争に勝った
後、再度バスの所有権を争うようになるまでのバスの最
短アイドル時間を言う。 アクノリッジギャップ・・・パケットの終了からアクノ
リッジを開始するまでのバスのアイドル期間。
【０００７】スピード信号・・・シリアルバスが使う様
々なビット転送速度を示すもので、例えば１００Ｍbit
／s、２００Ｍbit／s、４００Ｍbit／s等がある。 パケット・・・クロックに同期しているデータビットの
シリアルストリームを言い、リンク層ではパケットの内
容はプロトコルデータユニットである。
々なビット転送速度を示すもので、例えば１００Ｍbit
／s、２００Ｍbit／s、４００Ｍbit／s等がある。 パケット・・・クロックに同期しているデータビットの
シリアルストリームを言い、リンク層ではパケットの内
容はプロトコルデータユニットである。
【０００８】
【発明が解決しようとする課題】しかし、オシロスコー
プでは各信号の波形測定を行うに当たり、すべて同一の
時間軸及び電圧レンジで初期設定が行われている。そこ
で、測定目的により時間軸や電圧レンジを手動で変更す
る必要が生じて、操作が煩雑になるという課題があっ
た。本発明はこのような課題を解決したもので、各信号
の波形測定を行うに当たり波形表示装置側で最適な表示
が行えるように時間軸及び電圧レンジを自動設定するバ
スアナライザを提供することを目的とする。
プでは各信号の波形測定を行うに当たり、すべて同一の
時間軸及び電圧レンジで初期設定が行われている。そこ
で、測定目的により時間軸や電圧レンジを手動で変更す
る必要が生じて、操作が煩雑になるという課題があっ
た。本発明はこのような課題を解決したもので、各信号
の波形測定を行うに当たり波形表示装置側で最適な表示
が行えるように時間軸及び電圧レンジを自動設定するバ
スアナライザを提供することを目的とする。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに、発明の請求項１記載のバスアナライザは、２本の
信号線を一又は二組以上有し、各組の信号線においては
差動電圧により所定速度のビット列信号を伝送するバス
と、このバスの信号線毎に設けられたバッファ回路と、
このバッファ回路の信号を入力して差動電圧やコモン電
圧を演算する演算回路と、この演算回路の出力信号を表
示する表示記録装置に対して制御信号を出力する制御回
路を有するバスアナライザにおいて、前記制御回路は前
記表示記録装置で表示記録する最適な時間軸と電圧レン
ジで初期設定を行うことを特徴としている。
めに、発明の請求項１記載のバスアナライザは、２本の
信号線を一又は二組以上有し、各組の信号線においては
差動電圧により所定速度のビット列信号を伝送するバス
と、このバスの信号線毎に設けられたバッファ回路と、
このバッファ回路の信号を入力して差動電圧やコモン電
圧を演算する演算回路と、この演算回路の出力信号を表
示する表示記録装置に対して制御信号を出力する制御回
路を有するバスアナライザにおいて、前記制御回路は前
記表示記録装置で表示記録する最適な時間軸と電圧レン
ジで初期設定を行うことを特徴としている。
【００１０】本発明の請求項１によれば、制御回路は表
示記録装置で表示記録する最適な時間軸と電圧レンジで
初期設定を行うので、測定波形に応じた最適な波形観測
用の表示が行われ、測定時間の短縮が行える。
示記録装置で表示記録する最適な時間軸と電圧レンジで
初期設定を行うので、測定波形に応じた最適な波形観測
用の表示が行われ、測定時間の短縮が行える。
【００１１】ここで、請求項２のように表示記録装置を
オシロスコープで構成すると、波形観測がリアルタイム
で行える。また、請求項３のように前記制御回路は、前
記演算回路の出力する信号が、前記表示記録装置の電圧
軸方向に収まると共に、若しくは信号の変化状態が認識
できる電圧レンジを選択する構成とすると、最適な波形
表示の具体的な態様が明らかとなる。
オシロスコープで構成すると、波形観測がリアルタイム
で行える。また、請求項３のように前記制御回路は、前
記演算回路の出力する信号が、前記表示記録装置の電圧
軸方向に収まると共に、若しくは信号の変化状態が認識
できる電圧レンジを選択する構成とすると、最適な波形
表示の具体的な態様が明らかとなる。
【００１２】また、請求項４のように前記制御回路は、
パケット全体の測定にあっては、前記リンク回路から送
られるパケット長さやビット転送速度等の情報にもとづ
いて、前記演算回路の出力する信号が、前記表示記録装
置の時間軸方向に収まると共に、若しくは信号の変化状
態が認識できる時間軸を選択する構成とすると、パケッ
トの波形表示に最適な制御信号が表示記録装置に送られ
る。さらに、請求項５のように、前記制御回路は、コン
フィグレーションの測定にあっては、前記リンク回路か
ら送られるノード数の情報にもとづいて、前記演算回路
の出力する信号が、前記表示記録装置の時間軸方向に収
まると共に、若しくは信号の変化状態が認識できる時間
軸を選択する構成とすると、コンフィグレーションの測
定に適する表示が行える。
パケット全体の測定にあっては、前記リンク回路から送
られるパケット長さやビット転送速度等の情報にもとづ
いて、前記演算回路の出力する信号が、前記表示記録装
置の時間軸方向に収まると共に、若しくは信号の変化状
態が認識できる時間軸を選択する構成とすると、パケッ
トの波形表示に最適な制御信号が表示記録装置に送られ
る。さらに、請求項５のように、前記制御回路は、コン
フィグレーションの測定にあっては、前記リンク回路か
ら送られるノード数の情報にもとづいて、前記演算回路
の出力する信号が、前記表示記録装置の時間軸方向に収
まると共に、若しくは信号の変化状態が認識できる時間
軸を選択する構成とすると、コンフィグレーションの測
定に適する表示が行える。
【００１３】
【発明の実施の形態】以下図面を用いて、本発明を説明
する。図１は本発明の一実施例を示す構成ブロック図で
ある。尚、図１において前記図６と同一作用をするもの
には同一符号を付して説明を省略する。図において、時
間・電圧軸最適化演算部５０は、オシロスコープで観測
する波形に適合する最適な時間軸と電圧レンジの初期設
定値を演算するものである。
する。図１は本発明の一実施例を示す構成ブロック図で
ある。尚、図１において前記図６と同一作用をするもの
には同一符号を付して説明を省略する。図において、時
間・電圧軸最適化演算部５０は、オシロスコープで観測
する波形に適合する最適な時間軸と電圧レンジの初期設
定値を演算するものである。
【００１４】このように構成された装置の動作を測定対
象となる解析モード毎に分けて説明する。図２はサイク
ルペリオッドの説明図で、ＴＰＡ＋とＴＰＡ−の組のコ
モン信号(TPA+＋TPA-)と差動信号(TPA+−TPA-)、ＴＰＢ
＋とＴＰＢ−の組のコモン信号(TPB+＋TPB-)と差動信号
(TPB+−TPB-)が４個並べて表示してある。サイクルペリ
オッドは、通常１２５μｓなので、時間軸を２０［μｓ
／div]にすると、オシロスコープの表示画面の時間軸全
体が２００μｓとなり、波形表示として好ましい。サイ
クルペリオッドは、差動信号(TPA+−TPA-)、(TPB+−TPB
-)に現れている。
象となる解析モード毎に分けて説明する。図２はサイク
ルペリオッドの説明図で、ＴＰＡ＋とＴＰＡ−の組のコ
モン信号(TPA+＋TPA-)と差動信号(TPA+−TPA-)、ＴＰＢ
＋とＴＰＢ−の組のコモン信号(TPB+＋TPB-)と差動信号
(TPB+−TPB-)が４個並べて表示してある。サイクルペリ
オッドは、通常１２５μｓなので、時間軸を２０［μｓ
／div]にすると、オシロスコープの表示画面の時間軸全
体が２００μｓとなり、波形表示として好ましい。サイ
クルペリオッドは、差動信号(TPA+−TPA-)、(TPB+−TPB
-)に現れている。
【００１５】図３はアービトレーションの説明図であ
る。アービトレーションは、差動信号(TPA+−TPA-)、(T
PB+−TPB-)において、パケット１の送信が完了した後、
パケット２の送信開始までの期間に存在している。サブ
アクションギャップは、バスのアイドル時間で、時間軸
を１［μｓ／div]に選択している。
る。アービトレーションは、差動信号(TPA+−TPA-)、(T
PB+−TPB-)において、パケット１の送信が完了した後、
パケット２の送信開始までの期間に存在している。サブ
アクションギャップは、バスのアイドル時間で、時間軸
を１［μｓ／div]に選択している。
【００１６】図４はパケット全景の説明図である。パケ
ットはクロックに同期しているデータビットのシリアル
ストリームなので、時間軸を500［ｎｓ／div]に選択し
ている。尚、パケット全体の測定においては、リンク層
からのパケット長、スピードの情報により時間軸を変化
させる。即ち、パケット長さ[byte]x８／スピード[bps]
を画面に充分に収まるように時間軸を決定するようにし
てもよい。
ットはクロックに同期しているデータビットのシリアル
ストリームなので、時間軸を500［ｎｓ／div]に選択し
ている。尚、パケット全体の測定においては、リンク層
からのパケット長、スピードの情報により時間軸を変化
させる。即ち、パケット長さ[byte]x８／スピード[bps]
を画面に充分に収まるように時間軸を決定するようにし
てもよい。
【００１７】図５はスピードシグナルの説明図である。
スピードシグナルは、バスにおけるデータ転送速度が１
００Ｍbps、２００Ｍbps、４００Ｍbpsの何れかなの
で、これを観測するモードである。時間軸を200［ｎｓ
／div]に選択し、コモン信号(TPA+＋TPA-)と差動信号(T
PA+−TPA-)から、データ転送速度を求めることができ
る。
スピードシグナルは、バスにおけるデータ転送速度が１
００Ｍbps、２００Ｍbps、４００Ｍbpsの何れかなの
で、これを観測するモードである。時間軸を200［ｎｓ
／div]に選択し、コモン信号(TPA+＋TPA-)と差動信号(T
PA+−TPA-)から、データ転送速度を求めることができ
る。
【００１８】尚、上記実施例の他、コンフィグレーショ
ンの測定においては、リンク層からのノード数の情報に
より、時間軸を変化させるとよい。つまり、ノード数が
多くなるにつれて、コンフィグレーション時間が長くな
るため、それに応じ時間軸を変化させてもよい。この他
のモードにあっても、リンク層から得られる情報に基づ
いて時間軸を適宜の値に選定することで、オシロスコー
プに最適な波形表示が行える。
ンの測定においては、リンク層からのノード数の情報に
より、時間軸を変化させるとよい。つまり、ノード数が
多くなるにつれて、コンフィグレーション時間が長くな
るため、それに応じ時間軸を変化させてもよい。この他
のモードにあっても、リンク層から得られる情報に基づ
いて時間軸を適宜の値に選定することで、オシロスコー
プに最適な波形表示が行える。
【００１９】また、上記実施例では、時間軸を例に説明
したが、電圧レンジについても画面に表示する信号の数
や、信号レベルに応じて適宜のレンジを選択すること
で、最適な表示が行える。
したが、電圧レンジについても画面に表示する信号の数
や、信号レベルに応じて適宜のレンジを選択すること
で、最適な表示が行える。
【００２０】
【発明の効果】以上説明したように、請求項１記載の本
発明によれば、制御回路は表示記録装置で表示記録する
最適な時間軸と電圧レンジで初期設定を行うので、測定
波形に応じた最適な波形観測用の表示が行われ、測定時
間の短縮が行える。
発明によれば、制御回路は表示記録装置で表示記録する
最適な時間軸と電圧レンジで初期設定を行うので、測定
波形に応じた最適な波形観測用の表示が行われ、測定時
間の短縮が行える。
【００２１】ここで、請求項２のように表示記録装置を
オシロスコープで構成すると、波形観測がリアルタイム
で行える。また、請求項３のように前記制御回路は、前
記演算回路の出力する信号が、前記表示記録装置の電圧
軸方向に収まると共に、若しくは信号の変化状態が認識
できる電圧レンジを選択する構成とすると、最適な波形
表示の具体的な態様が明らかとなる。
オシロスコープで構成すると、波形観測がリアルタイム
で行える。また、請求項３のように前記制御回路は、前
記演算回路の出力する信号が、前記表示記録装置の電圧
軸方向に収まると共に、若しくは信号の変化状態が認識
できる電圧レンジを選択する構成とすると、最適な波形
表示の具体的な態様が明らかとなる。
【００２２】また、請求項４のように前記制御回路は、
パケット全体の測定にあっては、前記リンク回路から送
られるパケット長さやビット転送速度等の情報にもとづ
いて、前記演算回路の出力する信号が、前記表示記録装
置の時間軸方向に収まると共に、若しくは信号の変化状
態が認識できる時間軸を選択する構成とすると、パケッ
トの波形表示に最適な制御信号が表示記録装置に送られ
る。さらに、請求項５のように、前記制御回路は、コン
フィグレーションの測定にあっては、前記リンク回路か
ら送られるノード数の情報にもとづいて、前記演算回路
の出力する信号が、前記表示記録装置の時間軸方向に収
まると共に、若しくは信号の変化状態が認識できる時間
軸を選択する構成とすると、コンフィグレーションの測
定に適する表示が行える。
パケット全体の測定にあっては、前記リンク回路から送
られるパケット長さやビット転送速度等の情報にもとづ
いて、前記演算回路の出力する信号が、前記表示記録装
置の時間軸方向に収まると共に、若しくは信号の変化状
態が認識できる時間軸を選択する構成とすると、パケッ
トの波形表示に最適な制御信号が表示記録装置に送られ
る。さらに、請求項５のように、前記制御回路は、コン
フィグレーションの測定にあっては、前記リンク回路か
ら送られるノード数の情報にもとづいて、前記演算回路
の出力する信号が、前記表示記録装置の時間軸方向に収
まると共に、若しくは信号の変化状態が認識できる時間
軸を選択する構成とすると、コンフィグレーションの測
定に適する表示が行える。
【図１】本発明の一実施例を示す構成ブロック図であ
る。
る。
【図２】サイクルペリオッドの説明図である。
【図３】アービトレーションの説明図である。
【図４】パケット全景の説明図である。
【図５】スピードシグナルの説明図である。
【図６】従来のバスの波形測定の説明図である。
１０ 物理層（ＰＨＹ） ２０ リンク層（ＬＩＮＫ） ３０ トリガ回路 ４０ 制御回路 ５０ 時間・電圧軸最適化演算部
フロントページの続き (72)発明者 栗山 和也 東京都武蔵野市中町２丁目９番32号 横河 電機株式会社内
Claims (5)
- 【請求項１】２本の信号線を一又は二組以上有し、各組
の信号線においては差動電圧により所定速度のビット列
信号を伝送するバスと、 このバスの信号線毎に設けられたバッファ回路と、 このバッファ回路の信号を入力して差動電圧やコモン電
圧を演算する演算回路と、 この演算回路の出力信号を表示する表示記録装置に対し
て制御信号を出力する制御回路を有するバスアナライザ
において、 前記制御回路は、前記表示記録装置で表示記録する最適
な時間軸と電圧レンジで初期設定を行うことを特徴とす
るバスアナライザ。 - 【請求項２】前記表示記録装置はオシロスコープである
ことを特徴とする請求項１記載のバスアナライザ。 - 【請求項３】前記制御回路は、前記演算回路の出力する
信号が、前記表示記録装置の電圧軸方向に収まると共
に、若しくは信号の変化状態が認識できる電圧レンジを
選択することを特徴とする請求項１記載のバスアナライ
ザ。 - 【請求項４】前記制御回路は、パケット全体の測定にあ
っては、前記リンク回路から送られるパケット長さやビ
ット転送速度等の情報にもとづいて、前記演算回路の出
力する信号が、前記表示記録装置の時間軸方向に収まる
と共に、若しくは信号の変化状態が認識できる時間軸を
選択することを特徴とする請求項１記載のバスアナライ
ザ。 - 【請求項５】前記制御回路は、コンフィグレーションの
測定にあっては、前記リンク回路から送られるノード数
の情報にもとづいて、前記演算回路の出力する信号が、
前記表示記録装置の時間軸方向に収まると共に、若しく
は信号の変化状態が認識できる時間軸を選択することを
特徴とする請求項１記載のバスアナライザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9325816A JPH11161520A (ja) | 1997-11-27 | 1997-11-27 | バスアナライザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9325816A JPH11161520A (ja) | 1997-11-27 | 1997-11-27 | バスアナライザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11161520A true JPH11161520A (ja) | 1999-06-18 |
Family
ID=18180923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9325816A Pending JPH11161520A (ja) | 1997-11-27 | 1997-11-27 | バスアナライザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11161520A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009085710A (ja) * | 2007-09-28 | 2009-04-23 | Yokogawa Electric Corp | 波形測定装置 |
| JPWO2011122401A1 (ja) * | 2010-03-31 | 2013-07-08 | 株式会社日立メディコ | 検査情報表示装置及び方法 |
-
1997
- 1997-11-27 JP JP9325816A patent/JPH11161520A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009085710A (ja) * | 2007-09-28 | 2009-04-23 | Yokogawa Electric Corp | 波形測定装置 |
| JPWO2011122401A1 (ja) * | 2010-03-31 | 2013-07-08 | 株式会社日立メディコ | 検査情報表示装置及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6621832B2 (en) | Method and apparatus for Improving the Accuracy of Data Transmissions in a Serial Bus Network | |
| JP5867765B2 (ja) | マルチプロトコルのｉ／ｏ相互接続の時間同期化 | |
| JP3786120B2 (ja) | データ転送制御装置及び電子機器 | |
| US7561576B2 (en) | Apparatus for and method of predictive time stamping of isochronous data packets transmitted over an IEEE 1394-1995 serial bus network | |
| KR100439539B1 (ko) | 응용장치와버스구조사이의비동기데이터전달을자동으로관리하기위한비동기데이터파이프 | |
| US20070260802A1 (en) | Data transfer control device and electronic instrument generating interface signal of signal type according to interface information set in internal register | |
| JPH0612905B2 (ja) | 通信インターフェイス | |
| US6560200B1 (en) | Serial bus experimental apparatus | |
| JPH11161520A (ja) | バスアナライザ | |
| JP4009022B2 (ja) | データ伝送方法及びデータ伝送装置 | |
| KR100511695B1 (ko) | 직렬인터페이스회로및그의신호처리방법 | |
| JP3786121B2 (ja) | データ転送制御装置及び電子機器 | |
| JP3700303B2 (ja) | 情報信号の表示方法及び電子機器 | |
| JP3159145B2 (ja) | 送受信回路 | |
| JP3481132B2 (ja) | シリアルバス試験器 | |
| JP3011157B2 (ja) | 画像読取方法及び装置 | |
| JP3438196B2 (ja) | バス・アナライザ | |
| JP2000269976A (ja) | 解析装置 | |
| JP2000231517A (ja) | バスアナライザ | |
| JPH10173723A (ja) | データ転送方法及びデータ転送装置 | |
| JPH0888655A (ja) | データ識別回路 | |
| JP2842210B2 (ja) | 画像データ転送装置 | |
| JPH11308246A (ja) | シリアルバス試験器 | |
| JPH11120093A (ja) | バス・アナライザ | |
| CN115953974A (zh) | 显示驱动电路、显示模组及显示设备 |