JPH11161245A - 液晶駆動回路 - Google Patents

Abstract

(57)【要約】 【課題】 チップサイズの小型化並びにコストダウンを
図りながら高表示品位を実現することのできる液晶駆動
回路を提供する。 【解決手段】 液晶駆動電圧としての電圧Ｖ０・Ｖ１・
Ｖ４・Ｖ５を２系統のボルテージフォロワのオペアンプ
回路２９・３５を介して選択的に出力する電圧選択回路
４６を設ける。第１のオペアンプ回路２９および第２の
オペアンプ回路３５に入力される第１のタイミング信号
３３が“Ｈｉｇｈ”の時、第１のオペアンプ回路２９の
出力には入力された電圧Ｖ１が、第２のオペアンプ回路
３５の出力には入力された電圧Ｖ５がそのまま現れるよ
うにする。そして、第１のタイミング信号３３が“Ｌｏ
ｗ”の時は、第１のオペアンプ回路２９の出力には入力
された電圧Ｖ０が、第２のオペアンプ回路３５の出力に
は入力された電圧Ｖ４がそのまま現れるようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置の走
査線側を駆動するためのコモンドライバ、およびデータ
線側を駆動するためのセグメントドライバに関するもの
である。

【０００２】

【従来の技術】液晶表示装置の走査線側を駆動するため
のコモンドライバにおいてチップ面積の小型化を図った
一例が特公平６−６１０３０号公報で開示されている。

【０００３】前記コモンドライバの構成ならびに動作を
以下に説明する。

【０００４】図４は前記従来技術によるコモンドライバ
１１の回路図である。コモンドライバ１１は、第１の電
子スイッチ群１５、第２の電子スイッチ群１６、出力回
路８２、および制御回路４２から構成される。同図にお
いて、第１の電子スイッチ群１５は、一端を共通として
第１の電子スイッチ群１５の出力線３０とする２個のＰ
チャンネルＭＯＳトランジスタ３１・３２で形成されて
いて、他端には電圧Ｖ０および電圧Ｖ１が印加されてい
る。

【０００５】そのゲート端子には第１のタイミング信号
３３とインバータ２０によるその反転論理信号３４とが
入力され、相補形となるよう構成されている。同様に、
第２の電子スイッチ群１６は、一端を共通として出力線
３６とする２個のＮチャンネルＭＯＳトランジスタ３７
・３８で形成されていて、他端には電圧Ｖ４および電圧
Ｖ５が印加されていて、同様に相補形となるよう構成さ
れている。

【０００６】第１のタイミング信号３３が“Ｈｉｇｈ”
の時はＰチャンネルＭＯＳトランジスタ３１が“ＯＦ
Ｆ”、同じくＰチャンネルＭＯＳトランジスタ３２が
“ＯＮ”、ＮチャンネルＭＯＳトランジスタ３７が“Ｏ
ＦＦ”、同じくＮチャンネルＭＯＳトランジスタ３８が
“ＯＮ”となるので、第１の電子スイッチ群１５の出力
線３０には電圧Ｖ１が、第２の電子スイッチ群１６の出
力線３６には電圧Ｖ５が現れる。そして、第１のタイミ
ング信号３３が“Ｌｏｗ”の時は、電圧Ｖ０・Ｖ４がそ
れぞれ現れる。上記動作によるタイミングチャートを図
５（ａ）〜（ｄ）に示す。

【０００７】次に、出力回路８２の回路構成について説
明する。出力回路８２は、第１の出力回路４４、第２の
出力回路４５、…第ｍの出力回路（図示せず）から構成
される。第１の出力回路４４は、１個のＰチャンネルＭ
ＯＳトランジスタ３９の一端に第１の電子スイッチ群１
５の出力線３０を接続し、１個のＮチャンネルＭＯＳト
ランジスタ４０の一端に第２の電子スイッチ群１６の出
力線３６を接続し、それぞれ他端は共通として出力端Ｑ
１に接続される。

【０００８】前記ＰチャンネルＭＯＳトランジスタ３９
とＮチャンネルＭＯＳトランジスタ４０のゲートは共通
とし、制御回路４２より出力される変換された第２のタ
イミング信号４３によって制御されるので、相補形とし
て動作する。このようにして、第１の出力回路４４を構
成する。同様にして、第２の出力回路４５以降も構成
し、変換された第２のタイミング信号４３により制御す
る。

【０００９】次に、制御回路４２の回路構成について説
明する。制御回路４２は、レベルシフタ２４、ｍビット
シフトレジスタ２７、ＥＸ−ＮＯＲ４８…、およびｍビ
ットレベルシフタ２８から構成される。

【００１０】入力端子の１つから入力される交流化信号
２３は、液晶を駆動するための基準信号であり、５０％
デューティにて“Ｈｉｇｈ”、“Ｌｏｗ”が交番する。
レベルシフタ２４は、小振幅信号を大振幅信号に変換す
るものである。ｍビットシフトレジスタ２７は走査開始
信号２５を走査クロック信号２６の１パルス毎にシフト
させ、ＥＸ−ＮＯＲ（排他的ＮＯＲゲート回路）４８や
ｍビットレベルシフタ２８を介して、第２のタイミング
信号４７および変換された第２のタイミング信号４３な
どを作り出している。

【００１１】上記構成のコモンドライバ１１の動作を以
下に説明する。

【００１２】交流化信号２３が“Ｈｉｇｈ”の場合に関
し説明する。第２のタイミング信号４７が“Ｌｏｗ”の
時、ＥＸ−ＮＯＲ（排他的ＮＯＲゲート回路）４８およ
びレベルシフタ２８を経て変換された第２のタイミング
信号４３も“Ｌｏｗ”である。この時、ＰチャンネルＭ
ＯＳトランジスタ３９が“ＯＮ”、ＮチャンネルＭＯＳ
トランジスタ４０が“ＯＦＦ”となるので、第１の出力
回路４４の出力端Ｑ１には出力Ｙ１として第１の電子ス
イッチ群１５の出力、すなわち、この時は電圧Ｖ１が出
力される。

【００１３】次に、第２のタイミング信号４７が“Ｈｉ
ｇｈ”になると、変換された第２のタイミング信号４３
も“Ｈｉｇｈ”であるので、ＰチャンネルＭＯＳトラン
ジスタ３９が“ＯＦＦ”、ＮチャンネルＭＯＳトランジ
スタ４０が“ＯＮ”となり、第１の出力回路４４の出力
端Ｑ１には出力Ｙ１として第２の電子スイッチ群１６の
出力、すなわち、この時は電圧Ｖ５が出力される。

【００１４】次に、交流化信号２３が“Ｌｏｗ”の場合
に関し説明する。第２のタイミング信号４７が“Ｌｏ
ｗ”の時、変換された第２のタイミング信号４３は“Ｈ
ｉｇｈ”となるので、出力端Ｑ１には出力Ｙ１として第
２の電子スイッチ群１６の出力、すなわち、この時は電
圧Ｖ４が出力される。一方、第２のタイミング信号４７
が“Ｈｉｇｈ”になると、変換された第２のタイミング
信号４３は“Ｌｏｗ”になるので、出力端Ｑ１には出力
Ｙ１として第１の電子スイッチ群１５の出力、すなわ
ち、この時は電圧Ｖ０が出力される。

【００１５】このようにして、交流化信号２３と第２の
タイミング信号４７とに制御され、第１の出力回路４４
は時間によって電圧Ｖ０・Ｖ１・Ｖ４・Ｖ５の４レベル
を出力する。第２の出力回路４５も出力端Ｑ２から出力
Ｙ２として、時間によって電圧Ｖ０・Ｖ１・Ｖ４・Ｖ５
の４レベルを出力する。これを図示したのが図５（ｅ）
〜（ｊ）である。

【００１６】また、図６にコモンドライバ１１の出力Ｙ
１・Ｙ２・Ｙｍ（第ｍの出力回路の出力）の波形を示
す。

【００１７】次に、従来のセグメントドライバについて
以下に説明する。図１０に、従来の典型的なセグメント
ドライバ１２のブロック図を示す。このセグメントドラ
イバ１２は、被制御回路８０、ｍビットシフトレジスタ
５８、ｍビットデータラッチ５９、ｍビットラインラッ
チ６０、ｍビットレベルシフタ６１、および交流化信号
用のレベルシフタ回路２４から構成される。

【００１８】前記セグメントドライバ１２の動作を簡単
に説明すると、まず１走査電極分の表示データと１走査
電極分のデータラッチクロックとがｍビットシフトレジ
スタ５８に加えられると前記表示データが順次シフト入
力され、ｍビットデータラッチ５９に１走査電極分の表
示データが読み込まれる。ｍビットラインラッチ６０
は、前記ｍビットデータラッチ５９に読み込まれた１走
査電極分の表示データを、水平同期信号が加えられると
一度にラッチし、ｍビットレベルシフタ６１を介して被
制御回路８０へロードする。

【００１９】そして、ロードされた表示データと交流化
信号との組み合わせに応じて、各データ電極に対して４
レベルの液晶駆動電圧Ｖ０・Ｖ２・Ｖ３・Ｖ５の中から
１つのレベルの電圧が選択され、１走査電極分のセグメ
ントドライバ１２の出力Ｙ１・Ｙ２・…Ｙｍが並列的に
セグメント側電極に印加される。

【００２０】一方、電子科学社出版１９７９年６月号９
６ページの液晶ディジタルディスプレイ特集（図１４）
にマトリックス駆動回路ブロックダイアグラムに出力回
路部の小型化を図った一例が開示されている。前記マト
リックス駆動回路ブロックダイアグラムでは、特に動作
等についての詳細な説明がなされていないが、以下のよ
うな動作にて駆動されると推測される。

【００２１】説明をより分かりやすくするために、構成
例を図１１を用いて説明する。図１１は前記被制御回路
８０の具体的な回路構成を示すとともに、図１０におけ
るｍビットシフトレジスタ５８、ｍビットデータラッチ
５９、ｍビットラインラッチ６０、ｍビットレベルシフ
タ６１、およびレベルシフタ回路２４をまとめて制御回
路８４としている。同図においては、第１の電子スイッ
チ群１５は、一端を共通として第１の電子スイッチ群１
５の出力線３０とする１個のＰチャンネルＭＯＳトラン
ジスタ３１と１個のＰチャンネルＭＯＳトランジスタ３
２とで構成されており、他端には電圧Ｖ０および電圧Ｖ
３が印加されている。

【００２２】そのゲート端子には第１のタイミング信号
３３とインバータ２０によるその反転論理信号３４とが
入力され、相補形となるよう構成されている。同様に、
第２の電子スイッチ群１６は、一端を共通として第２の
電子スイッチ群１６の出力線３６とする１個のＮチャン
ネルＭＯＳトランジスタ３７と１個のＮチャンネルＭＯ
Ｓトランジスタ３８とで構成されており、他端には電圧
Ｖ２および電圧Ｖ５が印加されているともに、同様に相
補形となっている。

【００２３】第１のタイミング信号３３が“Ｈｉｇｈ”
の時は前記ＰチャンネルＭＯＳトランジスタ３１が“Ｏ
ＦＦ”、同じくＰチャンネルＭＯＳトランジスタ３２が
“ＯＮ”、ＮチャンネルＭＯＳトランジスタ３７が“Ｏ
ＦＦ”、同じくＮチャンネルＭＯＳトランジスタ３８が
“ＯＮ”となるので、第１の電子スイッチ群１５の出力
線３０には電圧Ｖ３が、第２の電子スイッチ群１６の出
力線３６には電圧Ｖ５が現れる。そして、第１のタイミ
ング信号３３が“Ｌｏｗ”の時は、第１の電子スイッチ
群１５の出力線３０には電圧Ｖ０が、第２の電子スイッ
チ群１６の出力線３６には電圧Ｖ２が現れる。

【００２４】次に、出力回路８２を構成する第１の出力
回路４４においては、１個のＰチャンネルＭＯＳトラン
ジスタ３９の一端に第１の電子スイッチ群１５の出力線
３０が接続され、１個のＮチャンネルＭＯＳトランジス
タ４０の一端に第２の電子スイッチ群１６の出力線３６
が接続され、それぞれ他端は共通として出力端Ｑ１に接
続される。

【００２５】前記ＰチャンネルＭＯＳトランジスタ３９
とＮチャンネルＭＯＳトランジスタ４０のゲートは共通
とし、制御回路８４より出力される変換された第２のタ
イミング信号４３によって制御されるので、両トランジ
スタは相補形として動作する。このようにして第１の出
力回路４４が構成される。

【００２６】第１の出力回路４４の動作について説明す
る。第１のタイミング信号３３が“Ｈｉｇｈ”の場合、
変換された第２のタイミング信号４３が“Ｌｏｗ”の
時、ＰチャンネルＭＯＳトランジスタ３９が“ＯＮ”、
ＮチャンネルＭＯＳトランジスタ４０が“ＯＦＦ”とな
るので、第１の出力回路４４の出力端Ｑ１には出力Ｙ１
として第１の電子スイッチ群１５の出力、すなわち、こ
の時は電圧Ｖ３が出力される。次に、変換された第２の
タイミング信号４３が“Ｈｉｇｈ”になると、Ｐチャン
ネルＭＯＳトランジスタ３９が“ＯＦＦ”、Ｎチャンネ
ルＭＯＳトランジスタ４０が“ＯＮ”となり、第１の出
力回路４４の出力端Ｑ１には出力Ｙ１として第２の電子
スイッチ群１６の出力、すなわち、この時は電圧Ｖ５が
出力される。

【００２７】次に、第１のタイミング信号３３が“Ｌｏ
ｗ”の場合、変換された第２のタイミング信号４３が
“Ｈｉｇｈ”の時、出力端Ｑ１には出力Ｙ１として第２
の電子スイッチ群１６の出力、すなわち、この時は電圧
Ｖ２が出力される。一方、変換された第２のタイミング
信号４３が“Ｌｏｗ”になると、出力端Ｑ１には出力Ｙ
１として第１の電子スイッチ群１５の出力、すなわち、
この時は電圧Ｖ０が出力される。

【００２８】このようにして、交流化信号２３と変換さ
れた第２のタイミング信号４３とに制御され、第１の出
力回路４４は時間によって電圧Ｖ０・Ｖ２・Ｖ３・Ｖ５
の４レベルを出力する。第２の出力回路４５も出力端Ｑ
２から出力Ｙ２として、時間によって電圧Ｖ０・Ｖ２・
Ｖ３・Ｖ５の４レベルを出力する。

【００２９】

【発明が解決しようとする課題】近年、液晶表示装置は
ノートＰＣ以外にＣＲＴモニタに取って換わる液晶モニ
タへの動きが本格化しており、今後も著しい成長が期待
される分野である。その中で、液晶表示装置における液
晶パネルも１０．４インチ〜１２インチクラスのＶＧＡ
やＳＶＧＡから、更に大型で高精細な１３インチ〜２０
インチクラスのＸＧＡやＳＸＧＡのパネルが求められて
いる。

【００３０】しかし、特公平６−６１０３０号公報で開
示されているコモンドライバ１１の技術においては、前
記のような大型の液晶パネルを駆動しようとした場合、
第１の電子スイッチ群１５または第２の電子スイッチ群
１６のトランジスタを介して出力回路８２のＰチャンネ
ルＭＯＳトランジスタ３９またはＮチャンネルＭＯＳト
ランジスタ４０を駆動しなければならず（計２段分）、
その分、前記第１の電子スイッチ群１５または前記第２
の電子スイッチ群１６のトランジスタと出力回路８２の
トランジスタサイズを大きくして出力のインピーダンス
を下げなければならない（単純に前記２段分のトランジ
スタが直列に接続されていると考えて計算しても約２倍
だけトランジスタサイズを大きくする必要がある）。そ
の結果、チップサイズの増大を招き、コストが高くなる
という問題がある。

【００３１】また、従来のコモンドライバ１１を液晶パ
ネルに実装し動作させた場合、電圧Ｖ０・Ｖ１・Ｖ４・
Ｖ５の各々は、前記２段のトランジスタの分減衰され、
本来必要とする駆動電圧が得られないことによって発生
する表示品位の低下と、出力回路８２が第１および第２
の電子スイッチ群１５・１６より遠くなるにつれて、電
圧Ｖ０・Ｖ１・Ｖ４・Ｖ５の各々がが減衰され、その結
果、表示むらが発生するという問題がある。

【００３２】さらに、図１１に示されたセグメントドラ
イバ１２によって前記のような大型の液晶パネルを駆動
しようとした場合、第１の電子スイッチ群１５または第
２の電子スイッチ群１６のトランジスタを介して出力回
路８２のＰチャンネルＭＯＳトランジスタ３９またはＮ
チャンネルＭＯＳトランジスタ４０を駆動しなければな
らず（計２段分）、コモンドライバ１１の場合と同様
に、その分第１の電子スイッチ群１５または第２の電子
スイッチ群１６のトランジスタサイズを大きくして出力
のインピーダンスを下げなければならず、その結果、チ
ップサイズの増大を招き、コストが高くなるという問題
がある。

【００３３】また、前記セグメントドライバ１２を液晶
パネルに実装して動作させた場合、電圧Ｖ０・Ｖ２・Ｖ
３・Ｖ５の各々は、前記２段のトランジスタの分減衰さ
れ、本来必要とする駆動電圧が得られないことによって
発生する表示品位の低下と、出力回路８２が第１および
第２の電子スイッチ群１５・１６より遠くなるにつれ
て、電圧Ｖ０・Ｖ２・Ｖ３・Ｖ５の各々が減衰され、そ
の結果、表示むらが発生するという問題がある。

【００３４】本発明は、上記従来の問題点に鑑みなされ
たものであって、その目的は、チップサイズの小型化並
びにコストダウンを図りながら高表示品位を実現するこ
とのできる液晶駆動回路を提供することにある。

【００３５】

【課題を解決するための手段】請求項１に係る発明の液
晶駆動回路は、上記課題を解決するために、液晶駆動電
圧を２系統のボルテージフォロワのオペアンプ回路を介
して選択出力させる電圧選択回路を設けてなることを特
徴としている。

【００３６】上記の発明によれば、電圧選択回路によっ
て液晶駆動電圧を２系統のボルテージフォロワのオペア
ンプ回路を介して選択出力させるので、液晶駆動電圧を
最終的に外部に出力する出力部のトランジスタの面積を
大型化することなく、出力インピーダンスを低くするこ
とができる。また、本発明の液晶駆動回路を液晶パネル
に実装して動作させた場合、液晶駆動電圧を減衰させる
ことなく正確に液晶パネルに供給することができるの
で、高表示品位を実現することができる。

【００３７】従って、従来と比較してチップサイズの小
型化並びにコストダウンを図りながら、大画面化や多出
力化に適した、高表示品位を実現することのできる液晶
駆動回路を提供することができる。

【００３８】請求項２に係る発明の液晶駆動回路は、上
記課題を解決するために、複数種類の液晶駆動電圧をそ
の出力タイミングを決定するタイミング信号に基づいて
出力する電圧出力回路と、前記電圧出力回路より出力さ
れた液晶駆動電圧から液晶駆動用の信号線のそれぞれに
適した液晶駆動電圧をスイッチング動作により選択して
前記信号線に出力する複数の電圧出力用電子スイッチ群
と、上記電圧出力用電子スイッチ群のそれぞれが前記電
圧出力回路より出力された液晶駆動電圧からいずれを選
択するかを前記タイミング信号に基づいて制御する制御
回路とを有する液晶駆動回路において、前記電圧出力回
路は、外部から供給される複数種類の液晶駆動電圧のう
ちの１種類を選択して前記電圧出力用電子スイッチ群に
出力するボルテージフォロワの第１のオペアンプ回路
と、前記液晶駆動電圧のうちの他の１種類を選択して前
記電圧出力用電子スイッチ群に出力するボルテージフォ
ロワの第２のオペアンプ回路とからなる電圧選択回路で
あることを特徴としている。

【００３９】上記の発明によれば、電圧出力回路は外部
から供給される複数種類の液晶駆動電圧から所定のもの
を選択する機能を有している。すなわち、ボルテージフ
ォロワの第１のオペアンプ回路によって、前記液晶駆動
電圧のうちの１種類を選択して電圧出力用電子スイッチ
群に出力するとともに、ボルテージフォロワの第２のオ
ペアンプ回路によって、前記液晶駆動電圧のうちの他の
１種類を選択して電圧出力用電子スイッチ群に出力す
る。

【００４０】このように、電圧選択回路によって液晶駆
動電圧を第１のオペアンプ回路と第２のオペアンプ回路
との２系統のボルテージフォロワのオペアンプ回路を介
して選択出力させるので、液晶駆動電圧を最終的に外部
に出力する電圧出力用電子スイッチ群のトランジスタの
面積を大型化することなく、出力インピーダンスを低く
することができる。また、本発明の液晶駆動回路を液晶
パネルに実装して動作させた場合、液晶駆動電圧を減衰
させることなく正確に液晶パネルに供給することができ
るので、高表示品位を実現することができる。

【００４１】従って、従来と比較してチップサイズの小
型化並びにコストダウンを図りながら、大画面化や多出
力化に適した、高表示品位を実現することのできる液晶
駆動回路を提供することができる。

【００４２】請求項３に係る発明の液晶駆動回路は、上
記課題を解決するために、外部より供給される複数種類
の液晶駆動電圧のうちの１種類を選択して出力するボル
テージフォロワの第１のオペアンプ回路と、前記液晶駆
動電圧のうちの他の１種類を選択して出力するボルテー
ジフォロワの第２のオペアンプ回路とを含み、前記第１
のオペアンプ回路および第２のオペアンプ回路の複数の
非反転入力には前記液晶駆動電圧が供給され、前記第１
のオペアンプ回路および第２のオペアンプ回路の反転入
力のそれぞれには自身の出力が帰還され、前記第１のオ
ペアンプ回路および第２のオペアンプ回路の開閉タイミ
ングを決定して前記液晶駆動電圧を切換えて選択出力さ
せる第１のタイミング信号とその反転論理信号とが入力
される電圧選択回路と、おのおの１個の相補形に開閉す
るＰチャンネルＭＯＳトランジスタとＮチャンネルＭＯ
Ｓトランジスタとの組を複数含み、前記ＰチャンネルＭ
ＯＳトランジスタと前記ＮチャンネルＭＯＳトランジス
タとの一端を共通として走査信号線への出力端となし、
他端のうちの前記ＰチャンネルＭＯＳトランジスタ側が
前記電圧選択回路の前記第１のオペアンプ回路の出力端
に、前記ＮチャンネルＭＯＳトランジスタ側が前記電圧
選択回路の前記第２のオペアンプ回路の出力端に接続さ
れた電圧出力用電子スイッチ群と、所定ビットのデータ
からなる走査信号が順次シフト入力されると前記走査信
号を第２のタイミング信号として出力するシフトレジス
タと、前記第２のタイミング信号と所定の基準信号との
排他的論理和否定を出力する排他的論理ゲート回路と、
前記排他的論理ゲート回路からの出力信号の振幅を変換
して前記電圧出力用電子スイッチ群の前記Ｐチャンネル
ＭＯＳトランジスタおよび前記ＮチャンネルＭＯＳトラ
ンジスタの開閉制御用の変換された第２のタイミング信
号を出力するレベルシフタとを含む制御回路と、を有す
ることを特徴としている。

【００４３】上記の発明によれば、従来のコモンドライ
バにおける第１の電子スイッチ群および第２の電子スイ
ッチ群の配列を、第１のオペアンプ回路および第２のオ
ペアンプ回路という２系統のボルテージフォロワのオペ
アンプ回路からなる電圧選択回路に変更する。

【００４４】従来、第１の電子スイッチ群または第２の
電子スイッチ群のトランジスタと、出力部のＰチャンネ
ルＭＯＳトランジスタまたはＮチャンネルＭＯＳトラン
ジスタを介して（計２段分）液晶表示装置を駆動してい
たのに対し、本発明では、電圧出力用電子スイッチ群の
ＰチャンネルＭＯＳトランジスタおよびＮチャンネルＭ
ＯＳトランジスタに、複数種類の液晶駆動電圧を電圧選
択回路によって共通に印加するため、チップ面積を大型
化することなくコモンドライバの出力インピーダンスを
低くすることができる。

【００４５】従って、従来と比較して、出力部（電圧出
力用電子スイッチ群）のＰチャンネルＭＯＳトランジス
タおよびＮチャンネルＭＯＳトランジスタのサイズを更
に小さくすることができ（例えば、高耐圧のプロセスで
作製される出力部のトランジスタサイズ低減はチップ面
積の小型化に非常に有効である）、大画面化や多出力化
にも適したコモンドライバを容易に実現することができ
る。すなわち、従来と比較してチップサイズの小型化並
びにコストダウンを実現することができるものである。

【００４６】また、本発明の液晶駆動回路（コモンドラ
イバ）を液晶パネルに実装して動作させた場合、液晶駆
動電圧を減衰させることなく正確に液晶パネルに供給す
ることができるので、高表示品位を実現することができ
る。

【００４７】請求項４に係る発明の液晶駆動回路は、上
記課題を解決するために、外部より供給される複数種類
の液晶駆動電圧のうちの１種類を選択して出力するボル
テージフォロワの第１のオペアンプ回路と、前記液晶駆
動電圧のうちの他の１種類を選択して出力するボルテー
ジフォロワの第２のオペアンプ回路とを含み、前記第１
のオペアンプ回路および第２のオペアンプ回路の複数の
非反転入力には前記液晶駆動電圧が供給され、前記第１
のオペアンプ回路および第２のオペアンプ回路の反転入
力のそれぞれには自身の出力が帰還され、前記第１のオ
ペアンプ回路および第２のオペアンプ回路の開閉タイミ
ングを決定して前記液晶駆動電圧を切換えて選択出力さ
せる第１のタイミング信号とその反転論理信号とが入力
される電圧選択回路と、おのおの１個の相補形に開閉す
るＰチャンネルＭＯＳトランジスタとＮチャンネルＭＯ
Ｓトランジスタとの組を複数含み、前記ＰチャンネルＭ
ＯＳトランジスタと前記ＮチャンネルＭＯＳトランジス
タとの一端を共通としてデータ信号線への出力端とな
し、他端のうちの前記ＰチャンネルＭＯＳトランジスタ
側が前記電圧選択回路の前記第１のオペアンプ回路の出
力端に、前記ＮチャンネルＭＯＳトランジスタ側が前記
電圧選択回路の前記第２のオペアンプ回路の出力端に接
続された電圧出力用電子スイッチ群と、所定ビットのデ
ータからなる表示データが順次シフト入力されるシフト
レジスタと、前記シフトレジスタに入力された前記表示
データを読み込むデータラッチと、前記データラッチに
読み込まれた前記表示データを読み込んで出力信号とし
ての第２のタイミング信号を出力するラインラッチと、
前記第２のタイミング信号と所定の基準信号との排他的
論理和を第３のタイミング信号として出力する排他的論
理ゲート回路と、前記第３のタイミング信号の振幅を変
換して前記電圧出力用電子スイッチ群の前記Ｐチャンネ
ルＭＯＳトランジスタおよび前記ＮチャンネルＭＯＳト
ランジスタの開閉制御用の第４のタイミング信号を出力
するレベルシフタとを含む制御回路と、を有することを
特徴としている。

【００４８】上記の発明によれば、従来のセグメントド
ライバにおける第１の電子スイッチ群および第２の電子
スイッチ群の配列を、第１のオペアンプ回路および第２
のオペアンプ回路という２系統のボルテージフォロワの
オペアンプ回路からなる電圧選択回路に変更する。

【００４９】従来、第１の電子スイッチ群または第２の
電子スイッチ群のトランジスタと、出力部のＰチャンネ
ルＭＯＳトランジスタまたはＮチャンネルＭＯＳトラン
ジスタを介して（計２段分）液晶表示装置を駆動してい
たのに対し、本発明では、電圧出力用電子スイッチ群の
ＰチャンネルＭＯＳトランジスタおよびＮチャンネルＭ
ＯＳトランジスタに、複数種類の液晶駆動電圧を電圧選
択回路によって共通に印加するため、チップ面積を大型
化することなくコモンドライバの出力インピーダンスを
低くすることができる。

【００５０】従って、従来と比較して、出力部（電圧出
力用電子スイッチ群）のＰチャンネルＭＯＳトランジス
タおよびＮチャンネルＭＯＳトランジスタのサイズを更
に小さくすることができ（例えば、高耐圧のプロセスで
作製される出力部のトランジスタサイズの低減はチップ
面積の小型化に非常に有効である）、大画面化や多出力
化にも適したセグメントライバを容易に実現することが
できる。すなわち、従来と比較してチップサイズの小型
化並びにコストダウンを実現することができるものであ
る。

【００５１】また、本発明の液晶駆動回路（セグメント
ドライバ）を液晶パネルに実装して動作させた場合、液
晶駆動電圧を減衰させることなく正確に液晶パネルに供
給することができるので、高表示品位を実現することが
できる。

【００５２】請求項５に係る発明の液晶駆動回路は、上
記課題を解決するために、請求項２ないし４のいずれか
に記載の液晶駆動回路において、前記電圧選択回路の第
１のオペアンプ回路は外部から供給される前記液晶駆動
電圧を高電圧側の電源電圧付近で使用するＮチャンネル
ＭＯＳトランジスタ構成の差動増幅器により構成され、
第２のオペアンプ回路は外部から供給される前記液晶駆
動電圧を低電圧側の電源電圧側付近で使用するＰチャン
ネルＭＯＳトランジスタ構成の差動増幅器により構成さ
れることを特徴としている。

【００５３】上記の発明によれば、フルダイナミックレ
ンジ対応のオペアンプを用いなくとも、第１のオペアン
プ回路の入力電圧（液晶駆動電圧）を高電圧側の電源電
圧付近で使用するとともに、第２のオペアンプ回路の入
力電圧（液晶駆動電圧）を低電圧側の電源電圧付近で使
用するため、第１のオペアンプ回路の入力電圧はＮチャ
ンネルＭＯＳトランジスタ構成の差動増幅器で対応可能
であり、第２のオペアンプ回路の入力電圧はＰチャンネ
ルＭＯＳトランジスタ構成の差動増幅器で対応可能であ
る。従って、素子数を増加させることなく、一般的な差
動増幅器で、入力された液晶駆動電圧をカットせずに出
力することができる電圧選択回路を実現する。

【００５４】

【発明の実施の形態】〔実施の形態１〕本発明の液晶駆
動回路の一実施の形態について図１ないし図３を用いて
説明すれば、以下の通りである。

【００５５】図１に本実施の形態の液晶駆動回路として
のコモンドライバ１の回路構成を示す。コモンドライバ
１は、電圧選択回路４６、出力回路８２、および制御回
路４２から構成される。

【００５６】まず、図１で構成された電圧選択回路（電
圧出力回路）４６について説明する。電圧選択回路４６
は、２系統のボルテージフォロワの第１および第２のオ
ペアンプ回路２９・３５およびインバータ２０で構成さ
れ、前記第１のオペアンプ回路２９の非反転入力の＋
１，＋２側には外部から液晶駆動電圧としての電圧Ｖ０
・Ｖ１とが供給され、反転入力の−側には前記第１のオ
ペアンプ回路２９の出力が帰還されている。

【００５７】また、前記第１のオペアンプ回路２９内部
の入力トランジスタに、前記電圧Ｖ０・Ｖ１のどちらか
一方を切換えて出力するための第１のタイミング信号３
３とインバータ２０によるその反転論理信号３４とが入
力され、入力トランジスタ同士は相補形となるように構
成される。

【００５８】同様に、第２のオペアンプ回路３５の非反
転入力の＋１，＋２側には外部から液晶駆動電圧として
の電圧Ｖ４・Ｖ５とが接続され、反転入力の−側には前
記第２のオペアンプ回路３５の出力が帰還されている。
また、前記第２のオペアンプ回路３５内部の入力トラン
ジスタに、前記電圧Ｖ４・Ｖ５のどちらか一方を切換え
て出力するための第１のタイミング信号３３とインバー
タ２０によるその反転論理信号３４とが入力され、入力
トランジスタ同士は相補形となるように構成される。

【００５９】上記電圧選択回路４６の動作としては、第
１のタイミング信号３３が“Ｈｉｇｈ”の時、前記第１
のオペアンプ回路２９の出力には電圧Ｖ１が、第２のオ
ペアンプ回路３５の出力には電圧Ｖ５が現れる。そし
て、第１のタイミング信号３３が“Ｌｏｗ”の時は、前
記第１のオペアンプ回路２９の出力には電圧Ｖ０が、第
２のオペアンプ回路３５の出力には電圧Ｖ４が現れる。

【００６０】表１に、第１および第２のオペアンプ回路
２９・３５の出力と交流化信号２３との関係を示す。

【００６１】

【表１】

【００６２】上記動作についてのタイミングチャートを
図２（ａ）〜（ｄ）に示す。

【００６３】第１のオペアンプ回路２９および第２のオ
ペアンプ回路３５の具体的な回路構成を図３（ａ），
（ｂ）に示す。

【００６４】同図に示すように、電圧選択回路４６の第
１オペアンプ回路２９はＮチャンネルＭＯＳトランジス
タ構成の差動増幅器により構成され、第２のオペアンプ
回路３５はＰチャンネルＭＯＳトランジスタ構成の差動
増幅器により構成されている。入力トランジスタのゲー
トに入力される第１のタイミング信号３３とその反転論
理信号３４とは、電圧Ｖ０・Ｖ１・Ｖ４・Ｖ５のそれぞ
れがゲートに印加されたＭＯＳトランジスタを選択する
ためのスイッチ信号として機能する。第１のタイミング
信号３３およびその反転論理信号３４によって入力トラ
ンジスタのいずれかが“ＯＮ”状態となることで、電圧
Ｖ０・Ｖ１のいずれか一方が出力線３０に出力され、ま
た電圧Ｖ４・Ｖ５のいずれか一方が出力線３６に出力さ
れる。表２に、これら差動増幅器の入出力の関係を示
す。

【００６５】

【表２】

【００６６】これらの差動増幅器は、一般的に、入力す
る信号の電源電圧の全範囲に対応した電圧を出力するフ
ルダイナミックレンジのものではない。差動増幅器の入
力段に使用されているＭＯＳトランジスタ（ゲートに電
圧Ｖ０・Ｖ１・Ｖ４・Ｖ５のいずれかが印加されている
ＭＯＳトランジスタ）は通常、しきい値電圧Ｖｔｈを有
しており、電圧｜Ｖｔｈ｜だけカットされるためであ
る。例えば、ＮチャンネルＭＯＳトランジスタのしきい
値電圧ＶｔｈをＶｔｈ（Ｎ）、ＰチャンネルＭＯＳトラ
ンジスタのしきい値電圧ＶｔｈをＶｔｈ（Ｐ）、大地電
位をＧＮＤ、電源電圧をＶｃｃとすると、図３（ａ）に
おいては、ＧＮＤ＋Ｖｔｈ（Ｎ）の領域分、図３（ｂ）
においては、Ｖｃｃ−｜Ｖｔｈ（Ｐ）｜の領域分だけカ
ットされる。フルダイナミックレンジ対応の差動増幅器
の場合は、電圧｜Ｖｔｈ｜の電圧分を補う回路が別途必
要になる。

【００６７】しかしながら、本実施の形態における差動
増幅器は、フルダイナミックレンジ対応のオペアンプを
用いなくとも、電圧Ｖ０・Ｖ１をＶｃｃ側（高電圧側）
の電源電圧付近で使用するとともに、電圧Ｖ４・Ｖ５を
ＧＮＤ側（低電圧側）の電源電圧付近で使用しているた
め、電圧Ｖ０・Ｖ１はＮチャンネルＭＯＳトランジスタ
構成の差動増幅器で対応可能であり、電圧Ｖ４・Ｖ５は
ＰチャンネルＭＯＳトランジスタ構成の差動増幅器で対
応可能である。従って、素子数を増加させることなく、
一般的な差動増幅器で、入力された電圧Ｖ０・Ｖ１・Ｖ
４・Ｖ５をカットせずに出力することができる電圧選択
回路を実現している。

【００６８】次に、図１に示す電圧出力用電子スイッチ
群としての出力回路８２の回路構成について説明する。
出力回路８２は、第１の出力回路４４、第２の出力回路
４５、…第ｍの出力回路（図示せず）から構成される。

【００６９】図１に示すように、第１の出力回路４４
は、１個のＰチャンネルＭＯＳトランジスタ３９の一端
に第１のオペアンプ回路２９の出力線３０を接続し、１
個のＮチャンネルＭＯＳトランジスタ４０の一端に第２
のオペアンプ回路３５の出力線３６を接続し、それぞれ
他端は共通として出力端Ｑ１に接続される。出力端Ｑ１
は、図示しない走査信号線に接続されている。前記Ｐチ
ャンネルＭＯＳトランジスタ３９とＮチャンネルＭＯＳ
トランジスタ４０とのゲートは共通とし、従来と同様
に、制御回路４２より出力され変換された第２のタイミ
ング信号４３によって制御され、相補形として動作す
る。

【００７０】以上により、第１の出力回路４４が構成さ
れ、同様に、第２、第３と多数の出力回路を構成してお
り、前記変換された第２のタイミング信号４３によって
制御される。

【００７１】次に、図１に示す制御回路４２の回路構成
について説明する。制御回路４２は、レベルシフタ２
４、ｍビットシフトレジスタ２７、ＥＸ−ＮＯＲ４８
…、およびｍビットレベルシフタ２８から構成される。

【００７２】入力端子の１つから入力される交流化信号
２３は、液晶を駆動するための基準信号であり、５０％
デューティにて“Ｈｉｇｈ”、“Ｌｏｗ”が交番する。
レベルシフタ２４は、小振幅信号を大振幅信号に変換す
るものである。ｍビットシフトレジスタ２７は、走査信
号としての走査開始信号２５を走査クロック信号２６の
１パルス毎にシフトさせ、排他的論理ゲート回路として
のＥＸ−ＮＯＲ（排他的ＮＯＲゲート回路）４８やｍビ
ットレベルシフタ２８を介して、第２のタイミング信号
４７および変換された第２のタイミング信号４３などを
作り出している。

【００７３】図１の構成のコモンドライバ１の動作につ
いて以下に説明する。

【００７４】交流化信号２３が“Ｈｉｇｈ”の場合に関
し説明する。第２のタイミング信号４７が“Ｌｏｗ”の
時、ＥＸ−ＮＯＲ（排他的ＮＯＲゲート回路）４８およ
びレベルシフタ２８を経て変換された第２のタイミング
信号４３も“Ｌｏｗ”である。この時、ＰチャンネルＭ
ＯＳトランジスタ３９が“ＯＮ”、ＮチャンネルＭＯＳ
トランジスタ４０が“ＯＦＦ”となるので、第１の出力
回路４４の出力端Ｑ１には出力Ｙ１として第１のオペア
ンプ回路２９の出力、すなわち電圧Ｖ１が出力される。

【００７５】次に、第２のタイミング信号４７が“Ｈｉ
ｇｈ”になると、変換された第２のタイミング信号４３
も“Ｈｉｇｈ”であるので、ＰチャンネルＭＯＳトラン
ジスタ３９が“ＯＦＦ”、ＮチャンネルＭＯＳトランジ
スタ４０が“ＯＮ”となり、第１の出力回路４４の出力
端Ｑ１には出力Ｙ１として第２のオペアンプ回路３５の
出力、すなわち電圧Ｖ５が出力される。

【００７６】次に、交流化信号２３が“Ｌｏｗ”の場合
に関し説明する。第２のタイミング信号４７が“Ｌｏ
ｗ”の時、変換された第２のタイミング信号４３は“Ｈ
ｉｇｈ”となるので、出力端Ｑ１には出力Ｙ１として第
２のオペアンプ回路３５の出力、すなわち電圧Ｖ４が出
力される。一方、第２のタイミング信号４７が“Ｈｉｇ
ｈ”になると、変換された第２のタイミング信号４３は
“Ｌｏｗ”になるので、出力端Ｑ1 には出力Ｙ１として
第１のオペアンプ回路２９の出力、すなわち電圧Ｖ０が
出力される。

【００７７】以上のように、交流化信号２３と第２のタ
イミング信号４７とに制御され、第１の出力回路４４は
時間によって電圧Ｖ０・Ｖ１・Ｖ４・Ｖ５の４レベルか
ら選択されたものを出力する。第２の出力回路４５も同
様に出力端Ｑ２から出力Ｙ２として時間によって電圧Ｖ
０・Ｖ１・Ｖ４・Ｖ５の４レベルから選択されたものを
出力する。第３、第４、…第ｍの出力回路も同様に動作
する。

【００７８】表３に、交流化信号２３、第２のタイミン
グ信号４７、第３のタイミング信号（変換された第２の
タイミング信号）４３、出力端Ｑｎ（ｎ＝１，２）にお
ける出力Ｙｎ（ｎ＝１，２）の関係を示す。

【００７９】

【表３】

【００８０】また、前記動作によるタイミングチャート
を図２（ｅ）〜（ｊ）に示す。このようにして、従来例
と同じ波形が得られることがわかる。

【００８１】以上のように、本実施の形態の液晶駆動回
路によれば、従来のコモンドライバにおける第１の電子
スイッチ群および第２の電子スイッチ群の配列を、第１
のオペアンプ回路および第２のオペアンプ回路という２
系統のボルテージフォロワのオペアンプ回路からなる電
圧選択回路に変更する。

【００８２】従来、第１の電子スイッチ群または第２の
電子スイッチ群のトランジスタと、出力部のＰチャンネ
ルＭＯＳトランジスタまたはＮチャンネルＭＯＳトラン
ジスタを介して（計２段分）液晶表示装置を駆動してい
たのに対し、本発明では、電圧出力用電子スイッチ群の
ＰチャンネルＭＯＳトランジスタおよびＮチャンネルＭ
ＯＳトランジスタに、複数種類の液晶駆動電圧を電圧選
択回路によって共通に印加するため、チップ面積を大型
化することなくコモンドライバの出力インピーダンスを
低くすることができる。

【００８３】従って、従来と比較して、出力部（電圧出
力用電子スイッチ群）のＰチャンネルＭＯＳトランジス
タおよびＮチャンネルＭＯＳトランジスタのサイズを更
に小さくすることができ（例えば、高耐圧のプロセスで
作製される出力部のトランジスタサイズ低減はチップ面
積の小型化に非常に有効である）、大画面化や多出力化
にも適したコモンドライバを容易に実現することができ
る。

【００８４】すなわち、従来と比較してチップサイズの
小型化並びにコストダウンを実現することができるもの
である。

【００８５】また、本発明の液晶駆動回路（コモンドラ
イバ）を液晶パネルに実装して動作させた場合、液晶駆
動電圧を減衰させることなく正確に液晶パネルに供給す
ることができるので、高表示品位を実現することができ
る。

【００８６】〔実施の形態２〕本発明の液晶駆動回路の
他の実施の形態について図７ないし図９を用いて説明す
れば、以下の通りである。なお、説明の便宜上、前記の
実施の形態１の図面に示した構成要素と同一の機能を有
する構成要素については、同一の符号を付し、その説明
を省略する。

【００８７】図７に本実施の形態の液晶駆動回路として
のＮ分割で駆動されるセグメントドライバ２の回路構成
を示す。セグメントドライバ２は、電圧選択回路４６、
出力回路８２、および制御回路７１から構成される。

【００８８】まず、図７で構成された電圧選択回路（電
圧出力回路）４６について説明する。電圧選択回路４６
は、２系統のボルテージフォロワの第１および第２のオ
ペアンプ回路２９・３５およびインバータ２０で構成さ
れ、前記第１のオペアンプ回路２９は、入力部がＮチャ
ンネルＭＯＳトランジスタで構成されており、非反転入
力の＋１，＋２側には外部から液晶駆動電圧としての電
圧Ｖ０・Ｖ３とが供給され、反転入力の−側には前記第
１のオペアンプ回路２９の出力が帰還されている。

【００８９】また、前記第１のオペアンプ回路２９内部
の入力トランジスタに、前記電圧Ｖ０・Ｖ３のどちらか
一方を切換えて出力するための第１のタイミング信号３
３とインバータ２０によるその反転論理信号３４とが入
力され、入力トランジスタ同士は相補形となるように構
成される。

【００９０】同様に、第２のオペアンプ回路３５は、入
力部がＰチャンネルＭＯＳトランジスタで構成されてお
り、非反転入力の＋１，＋２側には外部から液晶駆動電
圧としての電圧Ｖ２・Ｖ５とが供給され、反転入力の−
側には前記第２のオペアンプ回路３５の出力が帰還され
ている。また、前記第２のオペアンプ回路３５内部の入
力トランジスタに、前記電圧Ｖ２・Ｖ５のどちらか一方
を切換えて出力するための第１のタイミング信号３３と
インバータ２０によるその反転論理信号３４とが入力さ
れ、入力トランジスタ同士は相補形となるように構成さ
れる。

【００９１】上記電圧選択回路４６の動作としては、第
１のタイミング信号３３が“Ｈｉｇｈ”の時、前記第１
のオペアンプ回路２９の出力には電圧Ｖ０が、第２のオ
ペアンプ回路３５の出力には電圧Ｖ２が現れる。そし
て、第１のタイミング信号３３が“Ｌｏｗ”の時は、前
記第１のオペアンプ回路２９の出力には電圧Ｖ３が、第
２のオペアンプ回路３５の出力には電圧Ｖ５が現れる。

【００９２】表４に、第１および第２のオペアンプ回路
２９・３５の出力と交流化信号２３との関係を示す。

【００９３】

【表４】

【００９４】また、上記動作についてのタイミングチャ
ートを図８（ａ）〜（ｄ）に示す。

【００９５】第１のオペアンプ回路２９および第２のオ
ペアンプ回路３５の具体的な回路構成を図９（ａ），
（ｂ）に示す。

【００９６】同図に示すように、電圧選択回路４６の第
１のオペアンプ回路２９はＮチャンネルＭＯＳトランジ
スタ構成の差動増幅器により構成され、第２のオペアン
プ回路３５はＰチャンネルＭＯＳトランジスタ構成の差
動増幅器により構成されている。ＭＯＳトランジスタの
ゲートに入力される第１のタイミング信号３３とその反
転論理信号３４とは、電圧Ｖ０・Ｖ２・Ｖ３・Ｖ５のそ
れぞれがゲートに印加されたＭＯＳトランジスタを選択
するためのスイッチ信号として機能する。第１のタイミ
ング信号３３およびその反転論理信号３４によってＭＯ
Ｓトランジスタのいずれかが“ＯＮ”状態となること
で、電圧Ｖ０・Ｖ３のいずれか一方が出力線３０に出力
され、また電圧Ｖ２・Ｖ５のいずれか一方が出力線３６
に出力される。表５に、これら差動増幅器の入出力の関
係を示す。

【００９７】

【表５】

【００９８】これらの差動増幅器は、一般的に、入力す
る信号の電源電圧の全範囲に対応した電圧を出力するフ
ルダイナミックレンジのものではない。差動増幅器の入
力段に使用されているＭＯＳトランジスタ（ゲートに電
圧Ｖ０・Ｖ２・Ｖ３・Ｖ５のいずれかが印加されている
ＭＯＳトランジスタ）は通常、しきい値電圧Ｖｔｈを有
しており、電圧｜Ｖｔｈ｜だけカットされるためであ
る。例えば、ＮチャンネルＭＯＳトランジスタのしきい
値電圧ＶｔｈをＶｔｈ（Ｎ）、ＰチャンネルＭＯＳトラ
ンジスタのしきい値電圧ＶｔｈをＶｔｈ（Ｐ）、大地電
位をＧＮＤ、電源電圧をＶｃｃとすると、図９（ａ）に
おいては、ＧＮＤ＋Ｖｔｈ（Ｎ）の領域分、図９（ｂ）
においては、Ｖｃｃ−｜Ｖｔｈ（Ｐ）｜の領域分だけカ
ットされる。フルダイナミックレンジ対応の差動増幅器
の場合は、電圧｜Ｖｔｈ｜の電圧分を補う回路が別途必
要になる。

【００９９】しかしながら、本実施の形態における差動
増幅器は、フルダイナミックレンジ対応のオペアンプを
用いなくとも、電圧Ｖ０・Ｖ３をＶｃｃ側（高電圧側）
の電源電圧付近で使用するとともに、電圧Ｖ２・Ｖ５を
ＧＮＤ側（低電圧側）の電源電圧付近で使用しているた
め、電圧Ｖ０・Ｖ３はＮチャンネルＭＯＳトランジスタ
構成の差動増幅器で対応可能であり、電圧Ｖ２・Ｖ５は
ＰチャンネルＭＯＳトランジスタ構成の差動増幅器で対
応可能である。従って、素子数を増加させることなく、
一般的な差動増幅器で、入力の電圧Ｖ０・Ｖ２・Ｖ３・
Ｖ５をカットせずに出力することができる電圧選択回路
を実現している。

【０１００】次に、図７に示す電圧出力用電子スイッチ
群としての出力回路８２の回路構成について説明する。
出力回路８２は、第１の出力回路４４、第２の出力回路
４５、…第ｍの出力回路（図示せず）から構成される。

【０１０１】図７に示すように、第１の出力回路４４
は、１個のＰチャンネルＭＯＳトランジスタ３９の一端
に第１のオペアンプ回路２９の出力線３０を接続し、１
個のＮチャンネルＭＯＳトランジスタ４０の一端に第２
のオペアンプ回路３５の出力線３６を接続し、それぞれ
他端は共通として出力端Ｑ１に接続される。出力端Ｑ１
は図示しないデータ信号線に接続されている。前記Ｐチ
ャンネルＭＯＳトランジスタ３９とＮチャンネルＭＯＳ
トランジスタ４０とのゲートは共通とし、従来と同様
に、後述する制御回路７１より出力され変換された第４
のタイミング信号７２によって制御され、両トランジス
タは相補形として動作する。

【０１０２】以上により、第１の出力回路４４が構成さ
れ、同様に、第２（出力回路４５）、第３と多数の出力
回路が構成されており、それぞれは前記変換された第４
のタイミング信号７２によって制御される。

【０１０３】次に、図７に示す制御回路７１の回路構成
について説明する。制御回路７１は、レベルシフタ２
４、ｍビットシフトレジスタ５８、ｍビットデータラッ
チ５９、ｍビットラインラッチ６０、およびｍビットレ
ベルシフタ６１から構成される。

【０１０４】入力端子の１つから入力される交流化信号
２３は、液晶を駆動するための基準信号であり、５０％
デューティにて“Ｈｉｇｈ”、“Ｌｏｗ”が交番する。
レベルシフタ２４は、小振幅信号を大振幅信号に変換す
るものである。水平同期信号５７に基づいて１走査電極
分の表示データ５６と１走査電極分のデータラッチクロ
ック５５とがｍビットシフトレジスタ５８に加えられる
と、表示データ５６が順次シフト入力され、ｍビットデ
ータラッチ５９に１走査電極分の表示データ５６が読み
込まれる。

【０１０５】ｍビットラインラッチ６０は、前記ｍビッ
トデータラッチ５９に読み込まれた１走査電極分の表示
データ５６を、水平同期信号５７が加えられると一度に
ラッチする。そして、水平同期信号５７に基づいてｍビ
ットラインラッチ６０から出力された第２のタイミング
信号７６は、排他的論理ゲート回路としてのＥＸ−ＯＲ
（排他的ＯＲゲート回路）７７によって交流化信号２３
との排他的論理和演算が行われて第３のタイミング信号
７８となり、また、第３のタイミング信号７８はｍビッ
トレベルシフタ６１を介して第４のタイミング信号７２
となる。

【０１０６】次に、図７のセグメントドライバ２の動作
を以下に説明する。

【０１０７】まず、交流化信号２３が“Ｈｉｇｈ”の場
合に関し説明する。第２のタイミング信号７６が“Ｌｏ
ｗ”の時、ＥＸ−ＯＲ７７を経て変換された第３のタイ
ミング信号７８は“Ｈｉｇｈ”になる。この時、第１の
出力回路４４のＰチャンネルＭＯＳトランジスタ３９が
“ＯＦＦ”、ＮチャンネルＭＯＳトランジスタ４０が
“ＯＮ”となるので、第１の出力回路４４の出力端Ｑ１
には出力Ｙ１として第２のオペアンプ回路３５の出力、
すなわち電圧Ｖ２が出力される。

【０１０８】次に、第２のタイミング信号７６が“Ｈｉ
ｇｈ”になると、変換された第３のタイミング信号７８
は“Ｌｏｗ”になるので、ＰチャンネルＭＯＳトランジ
スタ３９が“ＯＮ”、ＮチャンネルＭＯＳトランジスタ
４０が“ＯＦＦ”となり、第１の出力回路４４の出力端
Ｑ１には出力Ｙ１として第１のオペアンプ回路２９の出
力、すなわち電圧Ｖ０が出力される。

【０１０９】次に、交流化信号２３が“Ｌｏｗ”の場合
に関し説明する。第２のタイミング信号７６が“Ｌｏ
ｗ”の時、変換された第３のタイミング信号７８は“Ｌ
ｏｗ”になるので、出力端Ｑ１には出力Ｙ１として第１
のオペアンプ回路２９の出力、すなわち電圧Ｖ３が出力
される。一方、第２のタイミング信号７６が“Ｈｉｇ
ｈ”になると、変換された第３のタイミング信号７８は
“Ｈｉｇｈ”になるので、出力端Ｑ１には出力Ｙ１とし
て第２のオペアンプ回路３５の出力、すなわち電圧Ｖ５
が出力される。

【０１１０】以上のように、交流化信号２３と第２のタ
イミング信号７６とに制御され、第１の出力回路４４は
時間によって電圧Ｖ０・Ｖ２・Ｖ３・Ｖ５の４レベルか
ら選択されたものを出力する。第２の出力回路４５も出
力端Ｑ２から出力Ｙ２として、時間によって電圧Ｖ０・
Ｖ２・Ｖ３・Ｖ５の４レベルから選択されたものを出力
する。第３以降の出力回路も同様に動作する。

【０１１１】表６に、交流化信号２３、第２のタイミン
グ信号７６、第３のタイミング信号７８、出力端Ｑｎ
（ｎ＝１，２）での出力Ｙｎ（ｎ＝１，２）の関係を示
す。

【０１１２】

【表６】

【０１１３】また、前記動作によるタイミングチャート
を図２（ｅ）〜（ｊ）に示す。このようにして、従来例
と同じ波形が得られることがわかる。

【０１１４】以上のように、本実施の形態の液晶駆動回
路によれば、従来のセグメントドライバにおける第１の
電子スイッチ群および第２の電子スイッチ群の配列を、
第１のオペアンプ回路および第２のオペアンプ回路とい
う２系統のボルテージフォロワのオペアンプ回路からな
る電圧選択回路に変更する。

【０１１５】従来、第１の電子スイッチ群または第２の
電子スイッチ群のトランジスタと、出力部のＰチャンネ
ルＭＯＳトランジスタまたはＮチャンネルＭＯＳトラン
ジスタを介して（計２段分）液晶表示装置を駆動してい
たのに対し、本発明では、電圧出力用電子スイッチ群の
ＰチャンネルＭＯＳトランジスタおよびＮチャンネルＭ
ＯＳトランジスタに、複数種類の液晶駆動電圧を電圧選
択回路によって共通に印加するため、チップ面積を大型
化することなくコモンドライバの出力インピーダンスを
低くすることができる。

【０１１６】従って、従来と比較して、出力部（電圧出
力用電子スイッチ群）のＰチャンネルＭＯＳトランジス
タおよびＮチャンネルＭＯＳトランジスタのサイズを更
に小さくすることができ（例えば、高耐圧のプロセスで
作製される出力部のトランジスタサイズ低減はチップ面
積の小型化に非常に有効である）、大画面化や多出力化
にも適したセグメントライバを容易に実現することがで
きる。すなわち、従来と比較してチップサイズの小型化
並びにコストダウンを実現することができるものであ
る。

【０１１７】また、本発明の液晶駆動回路（セグメント
ドライバ）を液晶パネルに実装して動作させた場合、液
晶駆動電圧を減衰させることなく正確に液晶パネルに供
給することができるので、高表示品位を実現することが
できる。

【０１１８】

【発明の効果】請求項１に係る発明の液晶駆動回路は、
以上のように、液晶駆動電圧を２系統のボルテージフォ
ロワのオペアンプ回路を介して選択出力させる電圧選択
回路を設けてなる構成である。

【０１１９】それゆえ、電圧選択回路によって液晶駆動
電圧を２系統のボルテージフォロワのオペアンプ回路を
介して選択出力させるので、液晶駆動電圧を最終的に外
部に出力する出力部のトランジスタの面積を大型化する
ことなく、出力インピーダンスを低くすることができ
る。また、本発明の液晶駆動回路を液晶パネルに実装し
て動作させた場合、液晶駆動電圧を減衰させることなく
正確に液晶パネルに供給することができるので、高表示
品位を実現することができる。

【０１２０】従って、従来と比較してチップサイズの小
型化並びにコストダウンを図りながら、大画面化や多出
力化に適した、高表示品位を実現することのできる液晶
駆動回路を提供することができるという効果を奏する。

【０１２１】請求項２に係る発明の液晶駆動回路は、以
上のように、複数種類の液晶駆動電圧をその出力タイミ
ングを決定するタイミング信号に基づいて出力する電圧
出力回路と、前記電圧出力回路より出力された液晶駆動
電圧から液晶駆動用の信号線のそれぞれに適した液晶駆
動電圧をスイッチング動作により選択して前記信号線に
出力する複数の電圧出力用電子スイッチ群と、上記電圧
出力用電子スイッチ群のそれぞれが前記電圧出力回路よ
り出力された液晶駆動電圧からいずれを選択するかを前
記タイミング信号に基づいて制御する制御回路とを有す
る液晶駆動回路において、前記電圧出力回路は、外部か
ら供給される複数種類の液晶駆動電圧のうちの１種類を
選択して前記電圧出力用電子スイッチ群に出力するボル
テージフォロワの第１のオペアンプ回路と、前記液晶駆
動電圧のうちの他の１種類を選択して前記電圧出力用電
子スイッチ群に出力するボルテージフォロワの第２のオ
ペアンプ回路とからなる電圧選択回路である構成であ
る。

【０１２２】それゆえ、電圧選択回路によって液晶駆動
電圧を第１のオペアンプ回路と第２のオペアンプ回路と
の２系統のボルテージフォロワのオペアンプ回路を介し
て選択出力させるので、液晶駆動電圧を最終的に外部に
出力する電圧出力用電子スイッチ群のトランジスタの面
積を大型化することなく、出力インピーダンスを低くす
ることができる。また、本発明の液晶駆動回路を液晶パ
ネルに実装して動作させた場合、液晶駆動電圧を減衰さ
せることなく正確に液晶パネルに供給することができる
ので、高表示品位を実現することができる。

【０１２３】従って、従来と比較してチップサイズの小
型化並びにコストダウンを図りながら、大画面化や多出
力化に適した、高表示品位を実現することのできる液晶
駆動回路を提供することができるという効果を奏する。

【０１２４】請求項３に係る発明の液晶駆動回路は、以
上のように、外部より供給される複数種類の液晶駆動電
圧のうちの１種類を選択して出力するボルテージフォロ
ワの第１のオペアンプ回路と、前記液晶駆動電圧のうち
の他の１種類を選択して出力するボルテージフォロワの
第２のオペアンプ回路とを含み、前記第１のオペアンプ
回路および第２のオペアンプ回路の複数の非反転入力に
は前記液晶駆動電圧が供給され、前記第１のオペアンプ
回路および第２のオペアンプ回路の反転入力のそれぞれ
には自身の出力が帰還され、前記第１のオペアンプ回路
および第２のオペアンプ回路の開閉タイミングを決定し
て前記液晶駆動電圧を切換えて選択出力させる第１のタ
イミング信号とその反転論理信号とが入力される電圧選
択回路と、おのおの１個の相補形に開閉するＰチャンネ
ルＭＯＳトランジスタとＮチャンネルＭＯＳトランジス
タとの組を複数含み、前記ＰチャンネルＭＯＳトランジ
スタと前記ＮチャンネルＭＯＳトランジスタとの一端を
共通として走査信号線への出力端となし、他端のうちの
前記ＰチャンネルＭＯＳトランジスタ側が前記電圧選択
回路の前記第１のオペアンプ回路の出力端に、前記Ｎチ
ャンネルＭＯＳトランジスタ側が前記電圧選択回路の前
記第２のオペアンプ回路の出力端に接続された電圧出力
用電子スイッチ群と、所定ビットのデータからなる走査
信号が順次シフト入力されると前記走査信号を第２のタ
イミング信号として出力するシフトレジスタと、前記第
２のタイミング信号と所定の基準信号との排他的論理和
否定を出力する排他的論理ゲート回路と、前記排他的論
理ゲート回路からの出力信号の振幅を変換して前記電圧
出力用電子スイッチ群の前記ＰチャンネルＭＯＳトラン
ジスタおよび前記ＮチャンネルＭＯＳトランジスタの開
閉制御用の変換された第２のタイミング信号を出力する
レベルシフタとを含む制御回路と、を有する構成であ
る。

【０１２５】それゆえ、従来、第１の電子スイッチ群ま
たは第２の電子スイッチ群のトランジスタと、出力部の
ＰチャンネルＭＯＳトランジスタまたはＮチャンネルＭ
ＯＳトランジスタを介して（計２段分）液晶表示装置を
駆動していたのに対し、本発明では、電圧出力用電子ス
イッチ群のＰチャンネルＭＯＳトランジスタおよびＮチ
ャンネルＭＯＳトランジスタに、複数種類の液晶駆動電
圧を電圧選択回路によって共通に印加するため、チップ
面積を大型化することなくコモンドライバの出力インピ
ーダンスを低くすることができる。

【０１２６】従って、従来と比較して、出力部（電圧出
力用電子スイッチ群）のＰチャンネルＭＯＳトランジス
タおよびＮチャンネルＭＯＳトランジスタのサイズを更
に小さくすることができ（例えば、高耐圧のプロセスで
作製される出力部のトランジスタサイズ低減はチップ面
積の小型化に非常に有効である）、大画面化や多出力化
にも適したコモンドライバを容易に実現することができ
る。すなわち、従来と比較してチップサイズの小型化並
びにコストダウンを実現することができるという効果を
奏する。

【０１２７】また、本発明の液晶駆動回路（コモンドラ
イバ）を液晶パネルに実装して動作させた場合、液晶駆
動電圧を減衰させることなく正確に液晶パネルに供給す
ることができるので、高表示品位を実現することができ
るという効果を奏する。

【０１２８】請求項４に係る発明の液晶駆動回路は、以
上のように、外部より供給される複数種類の液晶駆動電
圧のうちの１種類を選択して出力するボルテージフォロ
ワの第１のオペアンプ回路と、前記液晶駆動電圧のうち
の他の１種類を選択して出力するボルテージフォロワの
第２のオペアンプ回路とを含み、前記第１のオペアンプ
回路および第２のオペアンプ回路の複数の非反転入力に
は前記液晶駆動電圧が供給され、前記第１のオペアンプ
回路および第２のオペアンプ回路の反転入力のそれぞれ
には自身の出力が帰還され、前記第１のオペアンプ回路
および第２のオペアンプ回路の開閉タイミングを決定し
て前記液晶駆動電圧を切換えて選択出力させる第１のタ
イミング信号とその反転論理信号とが入力される電圧選
択回路と、おのおの１個の相補形に開閉するＰチャンネ
ルＭＯＳトランジスタとＮチャンネルＭＯＳトランジス
タとの組を複数含み、前記ＰチャンネルＭＯＳトランジ
スタと前記ＮチャンネルＭＯＳトランジスタとの一端を
共通としてデータ信号線への出力端となし、他端のうち
の前記ＰチャンネルＭＯＳトランジスタ側が前記電圧選
択回路の前記第１のオペアンプ回路の出力端に、前記Ｎ
チャンネルＭＯＳトランジスタ側が前記電圧選択回路の
前記第２のオペアンプ回路の出力端に接続された電圧出
力用電子スイッチ群と、所定ビットのデータからなる表
示データが順次シフト入力されるシフトレジスタと、前
記シフトレジスタに入力された前記表示データを読み込
むデータラッチと、前記データラッチに読み込まれた前
記表示データを読み込んで出力信号としての第２のタイ
ミング信号を出力するラインラッチと、前記第２のタイ
ミング信号と所定の基準信号との排他的論理和を第３の
タイミング信号として出力する排他的論理ゲート回路
と、前記第３のタイミング信号の振幅を変換して前記電
圧出力用電子スイッチ群の前記ＰチャンネルＭＯＳトラ
ンジスタおよび前記ＮチャンネルＭＯＳトランジスタの
開閉制御用の第４のタイミング信号を出力するレベルシ
フタとを含む制御回路と、を有する構成である。

【０１２９】それゆえ、従来、第１の電子スイッチ群ま
たは第２の電子スイッチ群のトランジスタと、出力部の
ＰチャンネルＭＯＳトランジスタまたはＮチャンネルＭ
ＯＳトランジスタを介して（計２段分）液晶表示装置を
駆動していたのに対し、本発明では、電圧出力用電子ス
イッチ群のＰチャンネルＭＯＳトランジスタおよびＮチ
ャンネルＭＯＳトランジスタに、複数種類の液晶駆動電
圧を電圧選択回路によって共通に印加するため、チップ
面積を大型化することなくコモンドライバの出力インピ
ーダンスを低くすることができる。

【０１３０】従って、従来と比較して、出力部（電圧出
力用電子スイッチ群）のＰチャンネルＭＯＳトランジス
タおよびＮチャンネルＭＯＳトランジスタのサイズを更
に小さくすることができ（例えば、高耐圧のプロセスで
作製される出力部のトランジスタサイズ低減はチップ面
積の小型化に非常に有効である）、大画面化や多出力化
にも適したセグメントライバを容易に実現することがで
きる。すなわち、従来と比較してチップサイズの小型化
並びにコストダウンを実現することができるという効果
を奏する。

【０１３１】また、本発明の液晶駆動回路（セグメント
ドライバ）を液晶パネルに実装して動作させた場合、液
晶駆動電圧を減衰させることなく正確に液晶パネルに供
給することができるので、高表示品位を実現することが
できるという効果を奏する。

【０１３２】請求項５に係る発明の液晶駆動回路は、以
上のように、請求項２ないし４のいずれかに記載の液晶
駆動回路において、前記電圧選択回路の第１のオペアン
プ回路は外部から供給される前記液晶駆動電圧を高電圧
側の電源電圧付近で使用するＮチャンネルＭＯＳトラン
ジスタ構成の差動増幅器により構成され、第２のオペア
ンプ回路は外部から供給される前記液晶駆動電圧を低電
圧側の電源電圧付近で使用するＰチャンネルＭＯＳトラ
ンジスタ構成の差動増幅器により構成されることを特徴
としている。

【０１３３】それゆえ、素子数を増加させることなく、
一般的な差動増幅器で、入力された液晶駆動電圧をカッ
トせずに出力することができる電圧選択回路を実現する
という効果を奏する。

【図面の簡単な説明】

【図１】本発明の実施の一形態における液晶駆動回路と
してのコモンドライバの構成を示すブロック図である。

【図２】図１のコモンドライバの動作を説明するタイミ
ングチャートである。

【図３】（ａ）および（ｂ）は、図１のコモンドライバ
の電圧選択回路を構成する２系統のボルテージフォロワ
のオペアンプの構成を示す回路図である。

【図４】従来の液晶駆動回路としてのコモンドライバの
構成を示すブロック図である。

【図５】図４のコモンドライバの動作を説明するタイミ
ングチャートである。

【図６】図４のコモンドライバの出力波形図である。

【図７】本発明の他の実施の一形態における液晶駆動回
路としてのセグメントドライバの構成を示すブロック図
である。

【図８】図７のセグメントドライバの動作を説明するタ
イミングチャートである。

【図９】（ａ）および（ｂ）は、図１のコモンドライバ
の電圧選択回路を構成する２系統のボルテージフォロワ
のオペアンプの構成を示す回路図である。

【図１０】従来の液晶駆動回路としてのセグメントドラ
イバの構成を示すブロック図である。

【図１１】図１０のセグメントドライバの被制御回路の
構成を具体的に示したブロック図である。

【符号の説明】

１ コモンドライバ（液晶駆動回路） ２ セグメントドライバ（液晶駆動回路） ２３ 交流化信号 ２４ レベルシフタ ２５ 走査開始信号（走査信号） ２７ ｍビットシフトレジスタ（シフトレジスタ） ２８ ｍビットレベルシフタ（レベルシフタ） ２９ 第１のオペアンプ回路 ３３ 第１のタイミング信号（タイミング信号） ３４ 第１のタイミング信号の反転論理信号（タイミ
ング信号） ３５ 第２のオペアンプ回路 ３９ ＰチャンネルＭＯＳトランジスタ ４０ ＮチャンネルＭＯＳトランジスタ ４２ 制御回路 ４３ 変換された第２のタイミング信号 ４４ 第１の出力回路（電圧出力用電子スイッチ群） ４５ 第２の出力回路（電圧出力用電子スイッチ群） ４６ 電圧選択回路（電圧出力回路） ４７ 第２のタイミング信号 ４８ ＥＸ−ＮＯＲ（排他的論理ゲート回路） ５６ 表示データ ５８ ｍビットシフトレジスタ（シフトレジスタ） ５９ ｍビットデータラッチ（データラッチ） ６０ ｍビットラインラッチ（ラインラッチ） ６１ ｍビットレベルシフタ ７１ 制御回路 ７２ 第４のタイミング信号 ７６ 第２のタイミング信号 ７７ ＥＸ−ＯＲ（排他的論理ゲート回路） ７８ 第３のタイミング信号 ８２ 出力回路（電圧出力用電子スイッチ群） Ｖ０ 電圧（液晶駆動電圧） Ｖ１ 電圧（液晶駆動電圧） Ｖ２ 電圧（液晶駆動電圧） Ｖ３ 電圧（液晶駆動電圧） Ｖ４ 電圧（液晶駆動電圧） Ｖ５ 電圧（液晶駆動電圧）

Claims (5)

【特許請求の範囲】
1. 【請求項１】液晶駆動電圧を２系統のボルテージフォロ
   ワのオペアンプ回路を介して選択出力させる電圧選択回
   路を設けてなることを特徴とする液晶駆動回路。
2. 【請求項２】複数種類の液晶駆動電圧をその出力タイミ
   ングを決定するタイミング信号に基づいて出力する電圧
   出力回路と、前記電圧出力回路より出力された液晶駆動
   電圧から液晶駆動用の信号線のそれぞれに適した液晶駆
   動電圧をスイッチング動作により選択して前記信号線に
   出力する複数の電圧出力用電子スイッチ群と、上記電圧
   出力用電子スイッチ群のそれぞれが前記電圧出力回路よ
   り出力された液晶駆動電圧からいずれを選択するかを前
   記タイミング信号に基づいて制御する制御回路とを有す
   る液晶駆動回路において、 前記電圧出力回路は、外部から供給される複数種類の液
   晶駆動電圧のうちの１種類を選択して前記電圧出力用電
   子スイッチ群に出力するボルテージフォロワの第１のオ
   ペアンプ回路と、前記液晶駆動電圧のうちの他の１種類
   を選択して前記電圧出力用電子スイッチ群に出力するボ
   ルテージフォロワの第２のオペアンプ回路とからなる電
   圧選択回路であることを特徴とする液晶駆動回路。
3. 【請求項３】外部より供給される複数種類の液晶駆動電
   圧のうちの１種類を選択して出力するボルテージフォロ
   ワの第１のオペアンプ回路と、前記液晶駆動電圧のうち
   の他の１種類を選択して出力するボルテージフォロワの
   第２のオペアンプ回路とを含み、前記第１のオペアンプ
   回路および第２のオペアンプ回路の複数の非反転入力に
   は前記液晶駆動電圧が供給され、前記第１のオペアンプ
   回路および第２のオペアンプ回路の反転入力のそれぞれ
   には自身の出力が帰還され、前記第１のオペアンプ回路
   および第２のオペアンプ回路の開閉タイミングを決定し
   て前記液晶駆動電圧を切換えて選択出力させる第１のタ
   イミング信号とその反転論理信号とが入力される電圧選
   択回路と、 おのおの１個の相補形に開閉するＰチャンネルＭＯＳト
   ランジスタとＮチャンネルＭＯＳトランジスタとの組を
   複数含み、前記ＰチャンネルＭＯＳトランジスタと前記
   ＮチャンネルＭＯＳトランジスタとの一端を共通として
   走査信号線への出力端となし、他端のうちの前記Ｐチャ
   ンネルＭＯＳトランジスタ側が前記電圧選択回路の前記
   第１のオペアンプ回路の出力端に、前記ＮチャンネルＭ
   ＯＳトランジスタ側が前記電圧選択回路の前記第２のオ
   ペアンプ回路の出力端に接続された電圧出力用電子スイ
   ッチ群と、 所定ビットのデータからなる走査信号が順次シフト入力
   されると前記走査信号を第２のタイミング信号として出
   力するシフトレジスタと、前記第２のタイミング信号と
   所定の基準信号との排他的論理和否定を出力する排他的
   論理ゲート回路と、前記排他的論理ゲート回路からの出
   力信号の振幅を変換して前記電圧出力用電子スイッチ群
   の前記ＰチャンネルＭＯＳトランジスタおよび前記Ｎチ
   ャンネルＭＯＳトランジスタの開閉制御用の変換された
   第２のタイミング信号を出力するレベルシフタとを含む
   制御回路と、を有することを特徴とする液晶駆動回路。
4. 【請求項４】外部より供給される複数種類の液晶駆動電
   圧のうちの１種類を選択して出力するボルテージフォロ
   ワの第１のオペアンプ回路と、前記液晶駆動電圧のうち
   の他の１種類を選択して出力するボルテージフォロワの
   第２のオペアンプ回路とを含み、前記第１のオペアンプ
   回路および第２のオペアンプ回路の複数の非反転入力に
   は前記液晶駆動電圧が供給され、前記第１のオペアンプ
   回路および第２のオペアンプ回路の反転入力のそれぞれ
   には自身の出力が帰還され、前記第１のオペアンプ回路
   および第２のオペアンプ回路の開閉タイミングを決定し
   て前記液晶駆動電圧を切換えて選択出力させる第１のタ
   イミング信号とその反転論理信号とが入力される電圧選
   択回路と、 おのおの１個の相補形に開閉するＰチャンネルＭＯＳト
   ランジスタとＮチャンネルＭＯＳトランジスタとの組を
   複数含み、前記ＰチャンネルＭＯＳトランジスタと前記
   ＮチャンネルＭＯＳトランジスタとの一端を共通として
   データ信号線への出力端となし、他端のうちの前記Ｐチ
   ャンネルＭＯＳトランジスタ側が前記電圧選択回路の前
   記第１のオペアンプ回路の出力端に、前記Ｎチャンネル
   ＭＯＳトランジスタ側が前記電圧選択回路の前記第２の
   オペアンプ回路の出力端に接続された電圧出力用電子ス
   イッチ群と、 所定ビットのデータからなる表示データが順次シフト入
   力されるシフトレジスタと、前記シフトレジスタに入力
   された前記表示データを読み込むデータラッチと、前記
   データラッチに読み込まれた前記表示データを読み込ん
   で出力信号としての第２のタイミング信号を出力するラ
   インラッチと、前記第２のタイミング信号と所定の基準
   信号との排他的論理和を第３のタイミング信号として出
   力する排他的論理ゲート回路と、前記第３のタイミング
   信号の振幅を変換して前記電圧出力用電子スイッチ群の
   前記ＰチャンネルＭＯＳトランジスタおよび前記Ｎチャ
   ンネルＭＯＳトランジスタの開閉制御用の第４のタイミ
   ング信号を出力するレベルシフタとを含む制御回路と、
   を有することを特徴とする液晶駆動回路。
5. 【請求項５】前記電圧選択回路の第１のオペアンプ回路
   は外部から供給される前記液晶駆動電圧を高電圧側の電
   源電圧付近で使用するＮチャンネルＭＯＳトランジスタ
   構成の差動増幅器により構成され、第２のオペアンプ回
   路は外部から供給される前記液晶駆動電圧を低電圧側の
   電源電圧付近で使用するＰチャンネルＭＯＳトランジス
   タ構成の差動増幅器により構成されることを特徴とする
   請求項２ないし４のいずれかに記載の液晶駆動回路。