JPH11160632A - 薄膜型光路調節装置 - Google Patents
薄膜型光路調節装置Info
- Publication number
- JPH11160632A JPH11160632A JP10185153A JP18515398A JPH11160632A JP H11160632 A JPH11160632 A JP H11160632A JP 10185153 A JP10185153 A JP 10185153A JP 18515398 A JP18515398 A JP 18515398A JP H11160632 A JPH11160632 A JP H11160632A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- lower electrode
- upper electrode
- thickness
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
- G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
- G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
- G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
- G02B26/0858—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
- G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
- G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
- G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
- G02B26/0841—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting element being moved or deformed by electrostatic means
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
- G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
- G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
- G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
- H04N9/3102—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM] using two-dimensional electronic spatial light modulators
- H04N9/3105—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM] using two-dimensional electronic spatial light modulators for displaying all colours simultaneously, e.g. by using two or more electronic spatial light modulators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
- H04N9/3197—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM] using light modulating optical valves
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S359/00—Optical: systems and elements
- Y10S359/904—Micromirror
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
0、アクチブマトリックス100の上部に形成された支
持要素175、支持要素175の上部に形成されたアク
チュエータ210、そしてアクチュエータ210の上部
に形成された反射部材260を含む。アクチュエータ2
10は下部電極180と変形層190,191または変
形層190,191と上部電極200,201との間に
所定のマージンを形成し調節してアクチュエータ210
が最大の駆動角度を有するようにすることができる。ま
た、下部電極180、変形層190,191及び上部電
極200,201がそれぞれ適切な厚さを有するように
してアクチュエータ210の駆動角度を増加することが
できる。
Description
に関するものであり、より詳細には最大のティルティン
グ角度を具現できる構造を有するアクチュエータを有す
る薄膜型光路調節装置に関する。
光路調節装置は2種類に大別される。その1種類は直視
型画像表示装置であってCRT(Cathode Ray Tube)な
どがあり、他の1種類は投射型画像表示装置であって液
晶表示装置(Liquid CrystalDisplay:LCD)、また
はDMD(Deformable Mirror Device)、AMAなどが
それに当たる。前記CRT装置は画像の質は優れるが、
画面の大型化により装置の重量と容積が増加し、その製
造コストが上昇するという問題点がある。これに比べ
て、液晶表示装置(LCD)は光学的な構造が簡単であ
って薄く形成することができてその重量及び容積を減ら
せるという利点がある。しかしながら、前記液晶表示装
置(LCD)は入射される光束の偏光により1〜2%の
光効率を有する程度に効率が低下し、液晶物質の応答速
度が遅くて内部が加熱しやすいという問題点があった。
MDまたはAMAなどの画像表示装置が開発された。現
在、DMD装置が5%程度の光効率を有するのに比べて
AMA装置は10%以上の光効率を得ることができる。
また、AMA装置はコントラストを向上させてより明る
くて鮮やかな画像を結ぶことができ、入射される光の極
性に影響されないだけでなく反射される光の極性に影響
を及ぼさない。
きくバルク形と薄膜形で区分される。前記バルク形の光
路調節装置はDae-Young Limによる米国特許第5,46
9,302号に開示されている。バルク形光路調節装置
は多層セラミックを薄く切断して内部に金属電極が形成
されたセラミックウェーハをトランジスタが内蔵された
アクチブマトリックス(active matrix)上に装着した
後、ソーイング(sawing)方法で加工し、その上部にミラ
ーを設けてなされる。しかしながら、バルク型光路調節
装置は設計及び製造において高い精密度が要求され変形
層の応答速度が遅いという問題点があった。これにより
半導体工程を利用して製造できる薄膜型光路調節装置が
開発された。
に出願した特許出願第08/814,019号(発明の
名称:薄膜型光路調節装置及びその製造方法( THIN F
ILMACTUATED MIRROR ARRAY FOR USE IN AN OPTI
CAL PROJECTION SYSTEMAND METHOD FOR THE MANUFACTU
RE THEREOF))に開示されている。
あり、図2は図1に示す装置をA1−A2線で切り取った
断面図であり、図3は図1に示す装置をB1−B2線で切
り取った断面図である。
路調節装置は、基板1、基板1の上部に形成されたアク
チュエータ90、そしてアクチュエータ90の上部に形
成された反射部材80を含む。
第1信号を印加され前記第1信号を伝達する電気的配線
(図示せず)、前記電気的配線の上部に形成され前記電
気的配線と連結された連結端子5、前記電気的配線と前
記連結端子5の上部に形成された保護層10、そして前
記保護層10の上部に形成された食刻防止層15を含
む。前記保護層10は前記電気的配線及び連結端子5を
保護し、前記食刻防止層15は前記保護層10及び前記
基板1が後続する食刻工程の間食刻されることを防止す
る。望ましくは、前記電気的配線は外部から前記第1信
号を受けてスイッチング動作を遂行するためにMOSト
ランジスタを含む。
防止層15のうち下に連結端子5が形成された部分に取
り付けられ他側がエアーギャップ25を介在して前記食
刻防止層15と平行に形成された支持層30、支持層3
0の中央上部に形成された下部電極35、下部電極35
の上部に形成された変形層40、変形層40の上部に形
成された上部電極45、前記支持層30の一側に形成さ
れ、前記上部電極45と連結される共通電極線50、そ
して上部電極45の一側に形成されたポスト75を含
む。
中央部が支持され、前記上部電極45と平行に形成され
る。
0は前記支持層30の一側のうち下に前記連結端子5が
形成された部分に前記支持層30から前記連結端子5ま
で垂直に形成されたブァイアホール(viahole)55、
該ブァイアホール55の内部に形成されたブァイアコン
タクト60、該ブァイアコンタクト60から前記下部電
極35まで形成された連結部材70を含む。
配線、連結端子5、ブァイアコンタクト60及び連結部
材70を通して第1信号、すなわち、画像信号が印加さ
れる。同時に、上部電極45に外部から共通電極線50
を通して第2信号、すなわち、バイアス信号が印加され
ると、上部電極45と下部電極35との間に形成された
変形層40が変形をおこす。
形状を有し、前記下部電極35は四角形の形状を有し支
持層30の中央部上に形成される。前記変形層40は下
部電極35より小さい面積の四角形の形状を有し、上部
電極45は変形層40より小さい面積の四角形の形状を
有する。
方法を図面を参照して説明する。図4ないし図7は図2
に示す装置の製造工程図である。図4を参照すると、ま
ず外部から第1信号を受けて前記第1信号を下部電極3
5に伝達するために電気的配線(図示せず)及び連結端
子5が形成された基板1が提供される。望ましくは、前
記基板1はシリコンSiなどのような半導体で構成さ
れ、前記電気的配線はスイッチング動作を遂行するため
にMOSトランジスタを含む。
10を形成する。保護層10は化学気相蒸着方法CVD
方法を用いて0.1〜1.0μm程度の厚さを有するよ
うに形成する。前記保護層10はリンシリケート(phosp
hor silcate)ガラス(PSG)でなされ、後続する工程
の間前記電気的配線及び連結端子5が形成された基板1
が損傷されることを防止する。
が形成される。食刻防止層15は窒化物を略1000〜
2000Å程度の厚さで蒸着させ形成する。前記食刻防
止層15は化学気相蒸着LPCVD方法を用いて形成す
る。食刻防止層15は後続する食刻工程の間前記保護層
10及び基板1が食刻され損傷を受けることを防止す
る。
20を形成する。前記第1犠牲層20はアクチュエータ
90を形成するための積層を容易にする機能を遂行し、
前記アクチュエータ90の積層が完了された後にはフル
オル化水素HF蒸気により除去される。前記第1犠牲層
20はリンシリケートガラスを利用して0.5〜2.0
μm程度の厚さを有するように形成する。第1犠牲層2
0は大気圧化学気相蒸着方法(APCVD)を利用して
形成される。この場合、第1犠牲層20は前記電気的配
線及び連結端子5が形成された基板1の表面を覆ってい
るために、その表面の平坦度が大変不良である。従っ
て、スピンオンガラス(SOG)を使用する方法または
化学機械的研磨(CMP)方法を使用して第1犠牲層2
0の表面を平坦化させる。望ましくは、化学的機械的研
磨工程を利用して第1犠牲層20の表面を平坦化させ
る。
て食刻防止層15のうち下に連結端子5が形成された部
分を垂直方向に沿って露出させた後、前記食刻防止層1
5の露出された部分及び第1犠牲層20の上部に第1層
29を形成する。第1層29は窒化物を使用して0.1
〜1.0μm程度の厚さを有するように形成する。第1
層29は低圧化学気相蒸着LPCVD方法を使用して形
成する。
にスピンコーティング方法を利用して第1フォトレジス
タ(フォトレジスト)層32を形成した後、第1フォト
レジスタ層32をパターニングして第1層29のうち下
に連結端子5が形成された部分と隣接した部分を水平方
向に沿って露出させる。
及び第1フォトレジスタ層32の上部にスパッタリング
方法を利用して下部電極層を形成した後、共通電極線5
0が形成される位置を考慮して前記下部電極層をパター
ニングすることにより四角形形状を有する下部電極35
を前記第1層29の中央上部に形成する。下部電極35
は電気伝導性を有する金属である白金Pt、タンタルT
aまたは白金−タンタルPt−Taを使用して0.1〜
1.0μm程度の厚さを有するように形成する。
層32の上部には第2層39が形成される。第2層39
はゾル−ゲル法、スパッタリング方法または化学気相蒸
着方法(CVD)を使用して0.1〜1.0μm程度の
厚さ、望ましくは0.4μm程度の厚さを有するように
形成する。第2層39は圧電セラミックまたは電歪セラ
ミックを使用して形成する。例えば、圧電物質であるB
aTiO3、PZT(Pb(Zr、Ti)O3)またはP
LZT(Pb,La(Zr、Ti)O3)を使用して第
2層39を形成したり、電歪物質であるPMN(Pb
(Mg,Nb)O3)を使用して第2層39を形成す
る。次いで、前記第2層39を急速熱処理RTA工程を
利用して熱処理して相変位させる。
成される。上部電極層44は電気伝導性を有する金属で
あるアルミニウムAl、白金PtまたはタンタルTaを
使用して形成する。上部電極層44はスパッタリング方
法を利用して0.1〜1.0μm程度の厚さを有するよ
うに形成する。
上部に第2フォトレジスタ層(図示せず)をスピンコー
ティング方法で塗布しこれをパターニングした後、前記
第2フォトレジスタ層を食刻マスクにして上部電極層4
4を四角形の形状を有する上部電極45でパターニング
する。第2層39は上部電極層44をパターニングする
方法と同一の方法を使用して変形層40にパターニング
する。すなわち、上部電極45及び第2層39の上部に
第3フォトレジスタ層(図示せず)をスピンコーティン
グ方法で塗布しこれをパターニングした後、前記第3フ
ォトレジスタ層を食刻マスクにして第2層39をパター
ニングして上部電極45より大きい面積の四角形の形状
を有する変形層40を形成する。このとき、変形層40
は既に形成された下部電極35よりは小さい面積を有す
る。
パターニングされる。支持層30は下部電極35の形状
とは異なる「T」字の形状を有し、下部電極35は前記
支持層30の中央部上に形成される。次いで、前記第1
フォトレジスタ層32を除去した後、共通電極線50を
前記支持層30の一側に形成する。すなわち、前記支持
層30上に第4フォトレジスタ層(図示せず)をスピン
コーティング方法で塗布し前記第4フォトレジスタ層を
パターニングして前記支持層30の一側を露出させた
後、白金、タンタル、白金−タンタル、アルミニウムま
たは銀を使用して共通電極線50を形成する。共通電極
線50はスパッタリング方法または化学気相蒸着方法を
使用して0.5〜2.0μm程度の厚さを有するように
形成する。この場合、共通電極線50は下部電極35と
は所定の距離だけ離隔され前記上部電極45に取り付け
られるように形成される。
ニングするとき、前記支持層30のうち下に連結端子5
が形成された部分及びこれと隣接した部分を同時に露出
させる。次いで、前記支持層30から食刻防止層15及
び保護層10を食刻して前記連結端子5まで垂直にブァ
イアホール55を形成した後、ブァイアホール55の内
部に前記連結端子5の上部から支持層30までブァイア
コンタクト60を形成する。同時に、前記下部電極35
から前記ブァイアホール55までブァイアコンタクト6
0と連結されるように連結部材70を形成する。それ
で、前記ブァイアコンタクト60、連結部材70及び下
部電極35は互いに連結される。ブァイアコンタクト6
0及び連結部材70はスパッタリング方法または化学気
相蒸着方法を使用して形成する。前記ブァイアコンタク
ト60及び連結部材70は電気伝導性を有する金属であ
る白金、タンタルまたは白金−タンタルを使用して形成
される。この場合、前記連結部材70は0.5〜1.0
μm程度の厚さを有するように形成される。
して上部電極45、変形層40、下部電極35及び支持
層30を含むアクチュエータ90を形成する。
フルオル化水素蒸気を使用して除去した後、前記アクチ
ュエータ90の上部に流動性が優れたポリマーなどを使
用して第2犠牲層85を形成する。第2犠牲層85は上
部電極45を完全に覆うようにスピンコーティング方法
を使用して形成する。次いで、前記第2犠牲層85をパ
ターニングして上部電極75の一側を露出させる。前記
露出された上部電極45の一側及び第2犠牲層85の上
部に反射性を有する金属であるアルミニウム、白金また
は銀などを使用してポスト75及び反射部材80を同時
に形成する。ポスト75及び反射部材80はスパッタリ
ング方法又は化学気相蒸着方法を使用して形成する。望
ましくは、光源(図示せず)から入射される光を反射す
る前記反射部材80はミラーであり、0.1〜1.0μ
m程度の厚さを有する。前記のように第2犠牲層85を
形成した後、第2犠牲層85の上部に反射部材80を形
成することにより反射部材80の水平度を向上させるこ
とができる。
1に示すような上部に反射部材80が形成されたアクチ
ュエータ90が完成する。
部電極45には外部から共通電極線50を通して第2信
号が供給される。同時に、外部から伝達された第1信号
は前記基板1に形成された電気的配線、連結端子5、ブ
ァイアコンタクト60及び連結部材70を通して下部電
極35に印加される。従って、上部電極45と下部電極
35との間に電気場が発生し、このような電気場により
上部電極45と下部電極35との間に形成された変形層
40が変形をおこす。このような変形層40の変形によ
り変形層40を含むアクチュエータ90は所定の角度を
有し上方に曲がる。光源から入射される光を反射する反
射部材80はポスト75により支持されアクチュエータ
90の上部に形成されているためにアクチュエータ90
と同じ角度を有しティルティングされる。従って、反射
部材80は光源から入射される光を所定の角度で反射さ
れ、反射された光はスリットを通過してスクリーンに投
影され画像を結ぶ。
た薄膜型光路調節装置において、アクチュエータのティ
ルティング角度を極大化するためのアクチュエータの構
造に対する設計及び検討はまだなされていない。すなわ
ち、最大の駆動角度を有するアクチュエータを形成する
ためのアクチュエータを構成する薄膜の厚さ、高さ及び
マージンに対する研究はまだろくに遂行されていない。
解決するためのものであり、本発明の目的は、最大の駆
動角度を具現できる構造を有するアクチュエータを含む
薄膜形光路調節装置を提供することにある。
め本発明は、アクチブマトリックス、該アクチブマトリ
ックスの上に形成された支持要素、該支持要素の上部に
形成されるアクチュエータと、そして前記アクチュエー
タの上部に形成された反射部材を含むことを特徴とする
薄膜型光路調節装置を提供する。前記アクチブマトリッ
クスは、MOSトランジスタが内蔵された基板及び前記
トランジスタのドレン(ドレイン)から延長されるドレ
ンパッドを有する第1金属層を含む。前記支持要素はア
クチブマトリックスの上部に形成された支持ライン、該
支持ラインと一体で形成された支持層と、そして前記支
持層のうち前記支持ライン一体で形成された支持層、そ
して前記支持層のうち前記支持ラインと隣接した部分下
部の前記アクチブマトリックスにそれぞれ接触され前記
支持層を支持する複数のアンカーを含む。前記アクチュ
エータは、支持層の上部に形成される下部電極、前記下
部電極の一側上部に形成される第1変形層、前記下部電
極の他側上部に形成される第2変形層、前記第1変形層
の上部に形成される第1上部電極、そして前記第2変形
層の上部に形成される第2上部電極を有する。
転された「U」字の形状を有し、前記第1変形層及び前
記第2変形層は前記下部電極の2個のアームの上部にそ
れぞれ直四角平板の形状を有して形成され、前記第1上
部電極及び前記第2上部電極は前記第1変形層及び前記
第2変形層の上部にそれぞれ直四角平板の形状を有して
形成される。
極の長さをLとするとき、前記下部電極の一側の両端が
前記第1変形層の両端より略1/100L〜2/100
L程度の広い幅を有し、前記下部電極の他側の両端が前
記第2変形層の両端より略1/100L〜2/100L
程度の広い幅を有する。この場合、前記第1変形層と前
記第1上部電極は同一の大きさを有し、前記第2変形層
と前記第2上部電極は同一の大きさを有し、前記第1上
部電極及び前記第2上部電極の厚さをそれぞれtとする
とき、前記第1変形層及び前記第2変形層は略6t〜8
tの厚さを有し、前記下部電極は略2.5t〜5.5t
の厚さを有する。
極の長さをLとするとき、前記下部電極の一側の両端が
前記第1変形層の両端より略1/100L〜2/100
L程度の広い幅を有し、前記下部電極の他側の両端が前
記第2変形層の両端より略1/100L〜2/100L
程度の広い幅を有し、前記第1変形層の両端が前記第1
上部電極の両端より略1/100L〜2/100L程度
の広い幅を有し、前記第2変形層の両端が前記第2上部
電極の両端より略1/100L〜2/100L程度の広
い幅を有する。前記第1上部電極及び前記第2上部電極
の厚さをそれぞれtとするとき、前記第1変形層及び前
記第2変形層は略6t〜8tの厚さを有し、前記下部電
極は略2.0t〜5.5tの厚さを有する。
極の長さをLとするとき、前記下部電極と前記第1変形
層及び前記第2変形層の大きさは同一であり、前記第1
変形層の両端が前記第1上部電極の両端より略1/10
0L〜2/100L程度の広い幅を有し、前記第2変形
層の両端が前記第2上部電極の両端より略1/100L
〜2/100L程度の広い幅を有する。前記第1上部電
極及び前記第2上部電極の厚さをそれぞれtとすると
き、前記第1変形層及び前記第2変形層は略6t〜8t
の厚さを有し、前記下部電極は略2.5t〜6.0tの
厚さを有する。
極と前記第1変形層、前記第2変形層、前記第1上部電
極及び前記第2上部電極の大きさは同一である。この場
合、前記第1上部電極及び前記第2上部電極の厚さをそ
れぞれtとするとき、前記第1変形層及び前記第2変形
層はそれぞれ略6t〜8tの厚さを有し、前記下部電極
は略3.0t〜6.0tの厚さを有する。
クチュエータの構造によるアクチュエータのティルティ
ング角度に対するシミュレーションを通して前記アクチ
ュエータのティルティング角度を最大化できるモデルを
設定することができた。本発明によると、上部電極と変
形層の大きさが同一であり、下部電極が変形層より1.
1ないし1.2倍程度長い長さを有する構造が最大ティ
ルティング角度が具現できるアクチュエータの構造であ
ることが発見できた。また、上部電極の厚さに対して変
形層6倍または8倍の厚さ、下部電極が略2倍ないし6
倍の厚さを有する構造が適切であることを分かる。
の好適実施例をよる薄膜形光路調節装置を詳細に説明す
る。
路調節装置の斜視図であり、図9は図8に示す装置をC
1−C2線で切り取った断面図であり、図10は図8に示
す装置をD1−D2線で切り取った断面図である。
る薄膜形光路調節装置はアクチブマトリックス100、
アクチブマトリックス100の上部に形成された支持要
素175、支持要素175の上部に並んで形成されたア
クチュエータ210、そしてアクチュエータ210の上
部に形成された反射部材260を含む。
ブマトリックス100は、基板101、第1金属層13
5、第1保護層140、第2金属層145、第2保護層
150及び食刻防止層155を含む。
数)個のP−MOSトランジスタ120が内蔵され、第
1金属層135は前記P−MOSトランジスタ120の
ドレン105及びソース110から延長され前記基板1
01の上部に形成される。第1保護層140は第1金属
層135の上部に形成され、第2金属層145は第1保
護層140の上部に形成され、第2保護層150は第2
金属層145の上部に形成される。食刻防止層155は
第2保護層150の上部に形成される。
を伝達するために前記P−MOSトランジスタ120の
ドレン105からアクチュエータ210の間に形成され
た第1アンカー171の下部まで延長されるドレンパッ
ドを含む。第2金属層145はチタンTi層及び窒化チ
タンTiN層で構成され、第2金属層145のうち下に
前記第1金属層135のドレンパッドが形成された部分
にはホール147が形成される。
素175は支持ライン174、支持層170、第1アン
カー171そして第2アンカー172a,172bを含
む。支持ライン174及び支持層170は前記食刻防止
層155上に平行に形成される。支持ライン174と食
刻防止層155との間及び支持層170と食刻防止層1
55との間には第1エアギャップ165が介在される。
前記支持ライン174の一側上部には共通電極線240
が形成される。支持ライン174はこのような共通電極
線240を支持する機能を遂行する。
くは、直四角輪の形状を有する。前記支持層170は支
持ライン174と同一平面上で直交する方向に沿って支
持ライン174の他側に形成される。前記支持層170
は前記支持ライン174と一体で形成される。
うち前記支持ライン174と直交する方向に水平に延長
された2個のアーム間の下部には第1アンカー171が
前記2個のアームと一体で形成される。第1アンカー1
71は食刻防止層155のうち下に第1金属層135の
ドレンパッドが形成された部分に取り付けられる。
2アンカー172a,172bがそれぞれ前記2個のア
ームと一体で形成される。前記第2アンカー172a,
172bも前記食刻防止層155にそれぞれ取り付けら
れる。
172a,172bは、それぞれ支持層170のうち支
持ライン174に隣接した部分の下部に形成され食刻防
止層155に取り付けられる。前記第1アンカー171
及び第2アンカー172a,172bはともに支持層1
70を支持することにより、アクチュエータ210を支
持する機能を遂行する。前記第1アンカー171及び第
2アンカー172a,172bはそれぞれ四角箱の形状
を有する。
171により支持され支持層170の両側部は第2アン
カー172a,172bにより支持される。
防止層155、第2保護層150、第2金属層145の
ホール147及び第1保護層140を通して第1金属層
135のドレンパッドまでブァイアホール270が形成
される。
0、第1変形層190、第2変形層191、第1上部電
極200及び第2上部電極201を含む。
4に対して反転された「U」字の形状で支持層170の
上部に形成され、第1変形層190及び第2変形層19
1は前記反転された「U」字型の下部電極180の2個
のアーム上に形成される。前記下部電極180は前記支
持ライン174と所定距離だけ離隔される。前記下部電
極180のうち支持ライン174に隣接した部分には第
1アンカー171に向いて階段形状で突出部が形成され
る。前記下部電極180の突出部は下方向に第1アンカ
ー171に形成されたブァイアホール270と隣接した
部分まで延長される。すなわち、下部電極180の突出
部はブァイアホール270を中心に互いに対応して形成
される。
0より狭い面積の四角平板の形状を有し第1下部電極1
80の上部に形成され、前記第1上部電極200は第1
変形層190より狭い面積の四角平板の形状を有し第1
変形層190の上部に形成される。
金属層のドレンパッドまで形成されたブァイアホール2
70の内部には第1金属層135のドレンパッドから下
部電極180の突出部までブァイアコンタクト280が
形成される。ブァイアコンタクト280は第1金属層1
35のドレンパッドを下部電極180に電気的に接続す
る。
ぞれ直四角平板の形状を有し、第1及び第2変形層19
0,191はそれぞれ前記下部電極180の2個のアー
ムより小さい面積の直四角平板の形状を有する。図17
に示すように、下部電極180のアームの両側の第1マ
ージン330だけ前記第1及び第2変形層190,19
1より長く形成される。前記第1マージン330は第1
変形層190の一端と下部電極180のアームのうち一
つの一端の間及び第1変形層190の他端と下部電極1
80のアームのうち一つの他端との間隔を指す。また、
第2変形層191の一端と下部電極180のアームのう
ち別の一つの一端の間及び第2変形層191の他端と下
部電極180のアームのうち別の一つの他端間の間隔も
第1マージン330に示す。
0は第1変形層190と同一の形状及び大きさを有し、
第2上部電極201は第2変形層191と同一の形状及
び大きさを有する。
形層190及び下部電極180の一部を通して支持層1
70の一部まで第1絶縁層220が形成され、第1上部
電極200の一側から第1絶縁層220及び支持層17
0を通して前記共通電極線240までは第1上部電極連
結部材230が形成される。第1上部電極連結部材23
0は第1上部電極200と共通電極線240を連結す
る。第1上部電極連結部材230の下部の第1絶縁層2
20は第1上部電極200と下部電極180が互いに連
結され第1上部電極200と下部電極180の間に電気
的短絡がおこることを防止する。
第2変形層191及び第2下部電極181を通して支持
層170の一部まで第2絶縁層221が形成され、前記
第2上部電極201の一側から前記第2絶縁層221及
び支持層170の一部を通して前記共通電極線240ま
で第2上部電極連結部材231が形成される。前記第2
絶縁層221及び第2上部電極連結部材231はそれぞ
れ第1絶縁層220及び第1上部電極連結部材230と
並んで形成される。前記第2上部電極連結部材231は
第2上部電極201と共通電極線240を互いに連結す
る。第2上部電極連結部材231の下部の第2絶縁層2
21は第2上部電極201と下部電極180が互いに連
結され第2上部電極201と下部電極180間に電気的
短絡がおこることを防止する。
部電極180のうち第1上部電極200及び第2上部電
極201が形成されない部分、すなわち、支持ライン1
74に対して平行に離隔された部分には反射部材260
を支持するポスト250が形成される。望ましくは、前
記反射部材260は四角平板の形状を有する。反射部材
260は前記ポスト250により中央部が支持され両側
がアクチュエータ210の上部に水平に形成される。前
記反射部材260とアクチュエータ210間には第2エ
アギャップ310が介在される。前記反射部材260は
アクチュエータ210の変形によりティルティングされ
光源(図示せず)から入射される光を所定の角度に反射
してスクリーンに画像を投影させる。
の製造方法を図面を参照して詳細に説明する。図11な
いし図16は図10に示す装置の製造方法を説明する図
面である。図11ないし図16において、図9及び図1
0と同一の部材に対して同一の参照番号を使用する。
ング(ドーピング)されたケイ素(シリコン)でなされ
たウェーハである基板101を準備した後、通常の素子
分離工程であるシリコン部分酸化法(LOCOS)を利
用して基板101にアクチブ領域及びフィールド領域を
区分するための素子分離膜125を形成する。次いで、
前記アクチブ領域の上部に不純物がドッピングされたポ
リシリコンのような導電物質で構成されたゲート115
を形成した後、イオン注入工程を利用してp+ソース1
10及びドレン105を形成することにより、前記基板
101にM×N(M、Nは整数)個のP−MOSトラン
ジスタ120を形成する。
された基板101の上部に酸化物で構成された絶縁膜1
30を形成した後、前記絶縁膜130に写真食刻方法を
使用して前記ソース110及びドレン105の一側上部
をそれぞれ露出させる開口部を形成する。次いで、前記
開口部が形成された前記絶縁膜130の上部にチタン、
窒化チタン、タングステン及び窒化物で構成された第1
金属層135を蒸着した後第1金属層135を写真食刻
方法にパターニングする。このようにパターニングされ
た第1金属層135は前記P−MOSトランジスタ12
0のドレン105から後に形成される第1アンカー17
1の下まで延長されるドレンパッドを含む。
部には第1保護層140が形成される。第1保護層14
0はリンシリケートガラス(PSG)を化学気相蒸着
(CVD)方法を利用して略8000Å程度の厚さを有
するように形成する。第1保護層140は後続する工程
の影響により前記P−MOSトランジスタ120が内蔵
された基板101が損傷を受けることを防止する。
層145が形成される。第2金属層145はチタンをス
パッタリング方法を利用して300Å程度の厚さでチタ
ン層を形成した後、前記チタン層の上部に窒化チタンを
物理気相蒸着方法PVDを使用して略1200Å程度の
厚さを有する窒化チタン層を形成することにより完成さ
れる。前記第2金属層145は光源から入射される光が
反射部材260だけでなく、反射部材260が覆ってい
る部分を除いた部分にも入射されることにより、基板1
01に光電流が流れ素子が誤動作をおこすことを防止す
る。
でブァイアホール270が形成される部分、すなわち、
その下に第1金属層135のドレンパッドが形成されて
いる部分を食刻して図7に示すように第2金属層145
にホール147を形成する。
層150が形成される。第2保護層150はリンシリケ
ートガラス(PSG)を化学気相蒸着(CVD)方法を
用いて略2000Å程度の厚さを有するように形成す
る。第2保護層150は後続する工程の間、前記トラン
ジスタ120が内蔵された基板101及び基板101上
に形成された膜(layer)が損傷を受けることを防止す
る。
層155が積層される。食刻防止層155は前記第2保
護層150及び前記基板101が後続される食刻工程に
より食刻されることを防止する。食刻防止層155は酸
化ケイ素SiO2または5酸化燐P2O5などの低温酸化
物LTOを使用して形成する。食刻防止層155は低圧
化学気相蒸着LPCVD方法を使用して略350〜45
0℃程度の温度で略0.2〜0.8μm程度の厚さを有
するように形成する。
ることにより、基板101、第1金属層135、第1保
護層140、第2金属層145、第2保護層150及び
食刻防止層155を含むアクチブマトリックス100を
完成する。
層160が積層される。第1犠牲層160はアクチュエ
ータ210を構成する薄膜の積層を容易にする機能を遂
行する。第1犠牲層160はポリシリコンを使用して略
500℃以下の温度で形成する。前記第1犠牲層160
は低圧化学気相蒸着LPCVD方法を使用して略2.0
〜3.0μm程度の厚さを有するように形成する。この
場合、前記第1犠牲層160は表面が不規則なアクチブ
マトリックス100の上部を覆っているためにその表面
の平坦度が不良である。従って、第1犠牲層160の表
面を化学機械的研磨CMP方法を利用して研磨すること
により第1犠牲層160が略1.1μm程度の厚さを有
するようにその表面を平坦化させる。
した状態を示す平面図である。図11及び図12に示す
ように、前記第1犠牲層160の上部に第1フォトレジ
スタ(図示せず)を塗布しこれをパターニングした後、
前記第1フォトレジスタ層を食刻マスクに利用して第1
犠牲層160のうち下に第2金属層145のホール14
7が形成された部分及びこれと隣接した両側部分を食刻
して食刻防止層155の一部を露出させることにより、
後に形成される支持層170を支持する第1アンカー1
71及び第2アンカー172a、172bが形成される
位置をつくる。従って、前記食刻防止層155が所定の
距離だけ離隔された3個の四角形の形状で露出される。
次いで、前記第1フォトレジスタを除去する。
のように3個の四角形の形状で露出された食刻防止層1
55の上部及び前記第1犠牲層160の上部に積層され
る。第1層169は窒化物または金属などのような硬質
の物質を低圧化学気相蒸着(LPCVD)方法を利用し
て略0.1〜1.0μm程度の厚さを有するように形成
する。前記第1層169は後で支持要素175にパター
ニングされ、支持要素175はアクチュエータ210を
支持する支持層170、共通電極線240を支持する支
持ライン174、支持層170を支持する第1アンカー
171及び第2アンカー172a,172bで構成され
る。この場合、第1層169のうち前記3個の四角形の
形状で露出された食刻防止層155上に取り付けられた
部分のうち、中が四角形状の食刻防止層155に取り付
けられる部分は第1アンカー171になり、両側の四角
形形状の食刻防止層155に取り付けられる部分は第1
アンカー171になり、両側の四角形形状の食刻防止層
155に取り付けられる部分は第2アンカー172a、
172bになる。
積層される。下部電極層179は白金Ptのような電気
伝導性を有する金属を使用して形成する。下部電極層1
79はスパッタリング方法または化学気相蒸着方法を利
用して略1300〜2700Å程度の厚さを有するよう
に形成する。下部電極層179は後で前記支持ライン1
74に対して反転された「U」字の形状を有する下部電
極180にパターニングされる。
PZTまたはPLZTのような圧電物質で構成された第
2層189が積層される。第2層189はゾル−ゲル
(Sol−Gel)法、スパッタリング方法、スピンコ
ーティング方法または化学気相蒸着CVD方法を利用し
て略3000〜4000Å程度の厚さを有するように形
成する。次いで、第2層189を構成する圧電物質を急
速熱処理RTA方法に熱処理して相変位させる。第2層
189は後で第1上部電極200と下部電極180との
間で発生する第1電気場により変形をおこす第1変形層
190及び第2上部電極201と下部電極180との間
に発生する第2電気場により変形をおこす第2変形層1
91でパターニングされる。
部に積層される。上部電極層199は白金、タンタル、
銀Agなどの電気伝導性を有する金属を使用して形成す
る。上部電極層199はスパッタリング方法または化学
気相蒸着方法を利用して略500Å程度の厚さを有する
ように形成する。上部電極性199は後で所定の距離だ
け離隔される第1上部電極200及び第2上部電極20
1でパターニングされる。
レジスタ(図示せず)を塗布しこれをパターニングした
後、第2フォトレジスタを食刻マスクに利用して上部電
極層199をそれぞれ四角平板の形状、望ましくは、直
四角平板の形状を有する第1上部電極200及び第2上
部電極201にパターニングする(図8参照)。前記第
1上部電極200及び第2上部電極201は互いに所定
の距離だけ離隔され並んで形成される。第1上部電極2
01及び第2上部電極201にはそれぞれ外部から後で
形成される共通電極線240を通して第2信号が印加さ
れる。次いで、前記第2フォトレジスタを除去する。
と同一の方法で第2層189をパターニングしてそれぞ
れ直四角平板の形状を有する第1変形層190及び第2
変形層191を形成する。前記第1変形層190及び第
2変形層191は互いに所定の距離だけ分離され並んで
形成される。この場合、図8に示すように、前記第1変
形層190及び第2変形層191はそれぞれ第1上部電
極200及び第2上部電極201と同一の形状を有する
ようにパターニングされる。
する方法と同一の方法で下部電極層179をパターニン
グして後で形成される支持ライン174に対して反転さ
れた「U」字の形状を有する下部電極180を形成す
る。下部電極180には後で形成される第1アンカー1
71に向いて突出部が階段形で形成される。前記反転さ
れた「U」字型の下部電極180の2個のアームはそれ
ぞれ直四角平板の形状で第1及び第2変形層190,1
91の下部に形成される。この場合、図17に示すよう
に、前記下部電極180の2個のアームはそれぞれ第1
及び第2変形層190,191より第1マージン330
だけ広く形成される。
グするとき、前記第1層169の一側上部に下部電極1
80と垂直の方向に共通電極線240が下部電極180
と同時に形成される。共通電極線240240は後で形
成される支持ライン174の一側上部に形成され下部電
極180と所定の距離だけ離隔される。これにより、第
1上部電極200、第2上部電極201、第1変形層1
90、第2変形層191及び下部電極180を含むアク
チュエータ210が完成される。
支持層170、支持ライン174、第1アンカー171
そして第2アンカー172a,172bを含む支持要素
175を形成する。このとき、第1層169のうち前記
3個の四角形の形状で露出された食刻防止層155に接
触される部分のうち両側部は第2アンカー172a,1
72bになり、中央部は第1アンカー171になる。前
記第1アンカー171及び第2アンカー172a,17
2bはそれぞれ四角箱の形状を有し、前記第1アンカー
171の下には第2金属層145のホール147が形成
されている。
直四角輪の形状を有し前記食刻防止層155上に形成さ
れた前記支持ライン174と一体で形成される。このよ
うな状態で後で第1犠牲層160が除去されると図8に
示すような形状を有する支持要素175が形成される。
すなわち、支持層170は直四角輪の形状を有して支持
ライン174と同一平面上で直交する方向に沿って支持
ライン174の一側に支持ライン174と一体で形成さ
れる。前記直四角輪の形状を有する支持層170のうち
支持ライン174と直交する方向に水平に延長された2
個のアームの間の下部には前記2個のアームと一体で第
1アンカー171が形成され食刻防止層155に取り付
けられ前記2個のアームの外側下部には2個の第2アン
カー172a,172bがそれぞれ前記2個のアームと
一体で形成され食刻防止層155に取り付けられる。共
に支持層170を支持する第1アンカー171及び第2
アンカー172a,172bは前記支持層170のうち
支持ライン174に隣接した部分の下部に形成される。
「U」字型の下部電極180の間に形成され、第2アン
カー172a,172bはそれぞれ下部電極180の外
側に形成される。
及びアクチュエータ210の上部に第3フォトレジスタ
(図示せず)を塗布しこれをパターニングし、支持ライ
ン174上に形成された共通電極線240から前記第1
上部電極200及び第2上部電極201の一部まで露出
させる。このとき、第1アンカー171から下部電極1
80の突出部までも共に露出される。
スシリコンまたは低温酸化物である酸化ケイ素SiO2
または5酸化燐P2O5などを蒸着しこれをパターニング
することにより、第1上部電極200の一部から第1変
形層190及び第1下部電極180を通して支持層17
0の一部まで第1絶縁層220を形成し、同時に第2上
部電極201の一部から第2変形層191及び下部電極
180を通して支持層170の一部まで第2絶縁層22
1を形成する。第1絶縁層220及び第2絶縁層221
は低圧化学気相蒸着方法LPCVD方法を使用してそれ
ぞれ略0.2〜0.4μm程度、望ましくは0.3μm
程度の厚さを有するように形成する。
した状態を示す図面である。図14及び図15を参照す
ると、下に第2金属層145のホール147及び第1金
属層135のドレンパッドが形成された部分である第1
アンカー171の中央部から第1アンカー171、食刻
防止層155、第2保護層150及び第1保護層140
を食刻して前記ドレンパッドまでブァイアホール270
を形成した後、ブァイアホール270の内部から下部電
極の突出部までブァイアコンタクト280を形成する。
これと同時に、図14に示すように、第1上部電極20
0から第1絶縁層230及び支持層170の一部を通し
て共通電極線240まで第1上部電極連結部材230を
形成し、第2上部電極201から第2絶縁層231及び
支持層170の一部を通して共通電極線240まで第2
上部電極連結部材231を形成する。
電極連結部材230、そして第2上部電極連結部材23
1はそれぞれ電気伝導性を有する金属である白金または
白金−タンタルを使用して形成する。前記ブァイアコン
タクト280、第1上部電極連結部材230そして第2
上部電極連結部材231はスパッタリング方法または化
学気相蒸着方法を利用して略0.1〜0.2μm程度の
厚さを有するように形成する。前記第1上部電極連結部
材230及び第2上部電極連結部材231はそれぞれ第
1上部電極200及び第2上部電極201と共通電極線
240を連結する。前記下部電極180はそれぞれブァ
イアコンタクト280を通して第1金属層135のドレ
ンパッドと連結される。
210及び支持要素175の上部にポリシリコンを低圧
化学気相蒸着方法を使用して第2犠牲層300を形成す
る。第2犠牲層300は前記アクチュエータ210を完
全に覆うことができるような充分な高さを有して形成さ
れる。次いで、第2犠牲層300を化学機械的研磨CM
P方法で研磨してその表面を平坦化させた後、第2犠牲
層300をパターニングして前記反転された「U」字の
形状を有する下部電極のうち支持ライン174と平行に
形成された部分の一部を露出させる。すなわち、前記下
部電極180のうち第1及び第2上部電極200,20
1が形成されない部分の一部を露出させる。
第2犠牲層300の上部に反射性を有する金属であるア
ルミニウム、白金、銀またはアルミニウム合金などを物
理気相蒸着PVDまたは化学気相蒸着CVD方法で蒸着
した後、前記蒸着された金属をパターニングして四角平
板の形状を有する反射部材260及びポスト250を形
成する。
はフルオル化ブロムBrF2を使用して前記第1犠牲層
160及び第2犠牲層300を除去し洗浄及び乾燥処理
を遂行して図8に示すようなAMA素子を完成する。前
記のように第2犠牲層300が除去されると第2犠牲層
300の位置に第2エアギャップ310が形成され、第
1犠牲層160が除去されると第1犠牲層160の位置
に第1エアギャップ165が形成される。
置において、外部から伝達された第1信号は基板101
に内蔵されたMOSトランジスタ120、第1金属層1
35のドレンパッドそしてブァイアコンタクト280を
通して下部電極180に印加されると同時に、第1上部
電極200には外部から共通電極線240及び第1上部
電極連結部材230を通して第2信号が印加され第2上
部電極201にも共通電極線240及び第2上部電極連
結部材231を通して第2信号が印加される。従って、
第1上部電極200と下部電極180との間に電位差に
よる第1電気場(電場)が発生し、第2上部電極201
と下部電極180との間に電位差による第2電気場が発
生する。前記第1電気場により第1上部電極200と下
部電極180との間に形成された第1変形層190が変
形をおこし、同時に前記第2電気場により第2上部電極
201と下部電極181との間に形成された第2変形層
191が変形をおこす。
1がそれぞれ第1電気場及び第2電気場に対して直交す
る方向に収縮することにより第1及び第2変形層19
0,191を含むアクチュエータ210はそれぞれ所定
の角度で曲がる。
260はポスト250により支持されアクチュエータ2
10の上部に形成されているためにアクチュエータ21
0と共に傾斜になる。従って、前記反射部材260は入
射光を所定の角度で反射し、反射された光はスリットを
通過してスクリーンに画像を結ぶ。
ュエータ210のティルティング角度特性をシミュレー
ションした結果を説明する。本実施例において、アクチ
ュエータ210の長さは略50μmであり、第1及び第
2上部電極200,201の厚さは略500Åであり、
第1及び第2変形層190,191の厚さは略3000
Åまたは略4000Åであり、下部電極180の厚さは
略1300〜2700である。
0Vの駆動電圧を印加し前記第1及び第2上部電極20
0,201には0Vを印加してアクチュエータ210が
ティルティングされるようにした。
0を有するアクチュエータ210を拡大した構造を示す
概略図であり、図18は第1及び第2変形層190,1
91が略4000Åの厚さを有する場合のアクチュエー
タ210のティルティング(傾斜)角度をシミュレーシ
ョンしたグラフであり、図19は第1及び第2変形層1
90,191が略3000Åの厚さを有する場合のアク
チュエータ210のティルティング角度をシミュレーシ
ョンしたグラフである。
00,201の厚さをtとすると、下部電極の厚さは略
2.6t〜5.4tになり、第1及び第2変形層19
0,191の厚さは略6tまたは略8tになる。また、
下部電極180の長さを「L」とするとき、第1マージ
ン330の幅は略1/100L〜2/100Lになる。
第2変形層190,191をそれぞれ略4000Åの厚
さで形成した場合アクチュエータ210の最大傾斜角は
略0.68゜程度であり、第1及び第2変形層190,
191をそれぞれ略3000Åの厚さで形成した場合ア
クチュエータ210の最大傾斜角は1.12゜程度であ
った。
光路調節装置の断面図であり、図21は図20の装置の
うちアクチュエータ210の概略図であり、図22ない
し図23は本発明の第2実施例によるアクチュエータの
ティルティング角度特性をシミュレーションした結果を
示すグラフである。図20及び図21において、図9と
同一の部材に対しては同一の参照番号を使用する。
に第1マージン330と第2マージン350が形成され
ることを除くと本実施例による薄膜形光路調節装置及び
その製造方法は第1実施例と同一である。第1マージン
330は下部電極180の両端と第1及び第2変形層1
90,191の両端に形成され、第2マージン350は
第1及び第2上部電極200,201の両端と第1及び
第2変形層190,191の両端に形成される。前記第
1マージン330及び第2マージン350の幅は同一で
ある。すなわち、本実施例において、下部電極180は
第1マージン330だけ第1及び第2変形層190,1
91より広く、第1及び第2変形層190,191はそ
れぞれ第1及び第2上部電極200,201より第2マ
ージン350だけ広い。
ュエータ210のティルティング角度特性をシミュレー
ションした結果を説明する。本実施例において、アクチ
ュエータ210の長さは略50μmであり、第1及び第
2上部電極200,201の厚さは略500Åであり、
第1及び第2変形層190,191の厚さは略3000
Åまたは略4000Åであり、下部電極180の厚さは
略1200〜2600Åである。
0Vの駆動電圧を印加し前記第1及び第2上部電極20
0,201には0Vを印加してアクチュエータ210が
ティルティングされるようにした。
1が略4000Åの厚さを有する場合のアクチュエータ
210のティルティング角度をシミュレーションしたグ
ラフであり、図23は第1及び第2変形層190,19
1が略3000Åの厚さを有する場合のアクチュエータ
210のティルティング角度をシミュレーションしたグ
ラフである。
00,201の厚さをtとすると、下部電極の厚さは略
2.4t〜5.2tになり、第1及び第2変形層19
0,191の厚さは略6tまたは略8tになる。また、
下部電極180の長さを「L」とするとき、第1マージ
ン330及び第2マージン350の幅は略1/100L
〜2/100Lになる。
第2変形層190,191をそれぞれ略4000Åの厚
さで形成した場合アクチュエータ210の最大傾斜角は
略0.57゜程度であり、第1及び第2変形層190,
191をそれぞれ略3000Åの厚さで形成した場合ア
クチュエータ210の最大傾斜角は0.95゜程度であ
った。
光路調節装置の断面図であり、図25は図24の装置の
うちアクチュエータの概略図であり、図26ないし図2
7は本発明の第3実施例によるアクチュエータのティル
ティング角度特性をシミュレーションした結果を示すグ
ラフである。図24及び図25において、図9と同一の
部材に対しては同一の参照番号を使用する。
第1及び第2上部電極200,201と第1及び第2変
形層190,191との間に形成されることを除くと本
実施例による薄膜形光路調節装置及びその製造方法は第
1実施例と同一である。第2マージン350は第1及び
第2変形層190,191の両端と第1及び第2上部電
極200、201の両端の間に形成される。すなわち、
本実施例において、下部電極180と第1及び第2変形
層190,191の大きさは同一であり、第1及び第2
変形層190,191はそれぞれ第1及び第2上部電極
200,201より第2マージン350だけ広い。
ュエータ210のティルティング角度特性をシミュレー
ションした結果を説明する。本実施例において、アクチ
ュエータ210の長さは略50μmであり、第1及び第
2上部電極200,201の厚さは略500Åであり、
第1及び第2変形層190,191の厚さは略3000
Åまたは略4000Åであり、下部電極180の厚さは
略1400〜2900Åである。
0Vの駆動電圧を印加し前記第1及び第2上部電極20
0,201には0Vを印加してアクチュエータ210が
ティルティングされるようにした。
1が略4000Åの厚さを有する場合のアクチュエータ
210のティルティング角度をシミュレーションしたグ
ラフであり、図27は第1及び第2変形層190,19
1が略3000Åの厚さを有する場合のアクチュエータ
210のティルティング角度をシミュレーションしたグ
ラフである。
00,201の厚さをtとすると、下部電極の厚さは略
2.8t〜5.8tになり、第1及び第2変形層19
0,191の厚さは略6tまたは略8tになる。また、
下部電極180の長さを「L」とするとき、第1マージ
ン330の幅は略1/100L〜2/100Lになる。
第2変形層190,191をそれぞれ略4000Åの厚
さで形成した場合アクチュエータ210の最大傾斜角は
略0.575゜程度であり、第1及び第2変形層19
0,191をそれぞれ略3000Åの厚さで形成した場
合アクチュエータ210の最大傾斜角は0.96゜程度
であった。
光路調節装置の断面図であり、図29は図28の装置の
うちアクチュエータ210の概略図であり、図30ない
し図31は本発明の第4実施例によるアクチュエータ2
10のティルティング角度特性をシミュレーションした
結果を示すグラフである。図28及び図29において、
図9と同一の部材に対しては同一の参照番号を使用す
る。
にマージンが形成されないことを除くと本実施例による
薄膜形光路調節装置及びその製造方法は第1実施例と同
一である。本実施例において、下部電極180、第1及
び第2変形層190,191、第1及び第2上部電極2
00,201の大きさはそれぞれ同一である。
ュエータ210のティルティング角度特性をシミュレー
ションした結果を説明する。本実施例において、アクチ
ュエータ210の長さは略50μmであり、第1及び第
2上部電極200,201の厚さは略500Åであり、
第1及び第2変形層190,191の厚さは略3000
Åまたは略4000Åであり、下部電極180の厚さは
略1500〜3000Åである。
0Vの駆動電圧を印加し前記第1及び第2上部電極20
0,201には0Vを印加してアクチュエータ210が
ティルティングされるようにした。
1が略4000Åの厚さを有する場合のアクチュエータ
210のティルティング角度をシミュレーションしたグ
ラフであり、図31は第1及び第2変形層190,19
1が略3000Åの厚さを有する場合のアクチュエータ
210のティルティング角度をシミュレーションしたグ
ラフである。
00,201の厚さをtとすると、下部電極の厚さは略
3.0t〜6.0tになり、第1及び第2変形層19
0,191の厚さは略6tまたは略8tになる。
第2変形層190,191をそれぞれ略4000Åの厚
さで形成した場合アクチュエータ210の最大傾斜角は
略0.65゜程度であり、第1及び第2変形層190,
191をそれぞれ略3000Åの厚さで形成した場合ア
クチュエータ210の最大傾斜角は1.08゜程度であ
った。
エータの構造によるアクチュエータのティルティング角
度に対するシミュレーションを通して前記アクチュエー
タのティルティング角度を最大化できるモデルを設定す
ることができた。本発明によると、上部電極と変形層の
大きさが同一であり、下部電極が変形層より1.1ない
し1.2倍程度長い長さを有する構造が最大ティルティ
ング角度が具現できるアクチュエータの構造であること
を見出した。また、上部電極の厚さに対して変形層が6
倍または8倍の厚さ、下部電極が略2倍ないし6倍の厚
さを有する構造が適切であることを分かることができ
る。
が、本発明は実施例によって限定されず、本発明が属す
る技術分野において通常の知識を有する者であれば本発
明の思想と精神を離れることなく、本発明を修正または
変更できるであろう。
斜視図である。
図である。
図である。
の斜視図である。
図である。
面図である。
る。
る。
る。
る。
る。
る。
概略図である。
ティルティング角度特性を示すグラフである。
ティルティング角度特性を示すグラフである。
置の断面図である。
である。
ティルティング角度特性を示すグラフである。
ティルティング角度特性を示すグラフである。
置の断面図である。
である。
ティルティング角度特性を示すグラフである。
ティルティング角度特性を示すグラフである。
置の断面図である。
である。
ティルティング角度特性を示すグラフである。
ティルティング角度特性を示すグラフである。
Claims (11)
- 【請求項1】 MOSトランジスタが内蔵された基板及
び前記トランジスタのドレンから延長されるドレンパッ
ドを有する第1金属層を含むアクチブマトリックスと、 前記アクチブマトリックスの上部に形成された支持ライ
ン、該支持ラインと一体で形成された支持層と、そして
前記支持層のうち前記支持ラインと隣接した部分下部の
前記アクチブマトリックスにそれぞれ接触され前記支持
層を支持する複数のアンカーを含む支持手段と、 前記支持層の上部に形成される下部電極、前記下部電極
の一側上部に形成される第1変形層、前記下部電極の他
側上部に形成される第2変形層、前記第1変形層の上部
に形成される第1上部電極、そして前記第2変形層の上
部に形成される第2上部電極を有するアクチュエータ
と、そして前記アクチュエータの上部に形成された反射
手段を含むことを特徴とする薄膜型光路調節装置。 - 【請求項2】 前記下部電極は前記支持ラインに対して
反転された「U」字の形状を有し、前記第1変形層及び
前記第2変形層は前記下部電極の2個のアームの上部に
それぞれ直四角平板の形状を有して形成され、前記第1
上部電極及び前記第2上部電極は前記第1変形層及び前
記第2変形層の上部にそれぞれ直四角平板の形状を有し
て形成されることを特徴とする請求項1に記載の薄膜型
光路調節装置。 - 【請求項3】 前記下部電極の長さをLとするとき、前
記下部電極の一側の両端が前記第1変形層の両端より略
1/100L〜2/100L程度の広い幅を有し、前記
下部電極の他側の両端が前記第2変形層の両端より略1
/100L〜2/100L程度の広い幅を有することを
特徴とする請求項1に記載の薄膜型光路調節装置。 - 【請求項4】 前記第1変形層と前記第1上部電極は同
一の大きさを有し、前記第2変形層と前記第2上部電極
は同一の大きさを有することを特徴とする請求項3に記
載の薄膜型光路調節装置。 - 【請求項5】 前記第1上部電極及び前記第2上部電極
の厚さをそれぞれtとするとき、前記第1変形層及び前
記第2変形層は略6t〜8tの厚さを有し、前記下部電
極は略2.5t〜5.5tの厚さを有することを特徴と
する請求項3に記載の薄膜型光路調節装置。 - 【請求項6】 前記下部電極の長さをLとするとき、前
記下部電極の一側の両端が前記第1変形層の両端より略
1/100L〜2/100L程度の広い幅を有し、前記
下部電極の他側の両端が前記第2変形層の両端より略1
/100L〜2/100L程度の広い幅を有し、前記第
1変形層の両端が前記第1上部電極の両端より略1/1
00L〜2/100L程度の広い幅を有し、前記第2変
形層の両端が前記第2上部電極の両端より略1/100
L〜2/100L程度の広い幅を有することを特徴とす
る請求項1に記載の薄膜型光路調節装置。 - 【請求項7】 前記第1上部電極及び前記第2上部電極
の厚さをそれぞれtとするとき、前記第1変形層及び前
記第2変形層は略6t〜8tの厚さを有し、前記下部電
極は略2.0t〜5.5tの厚さを有することを特徴と
する請求項6に記載の薄膜型光路調節装置。 - 【請求項8】 前記下部電極の長さをLとするとき、前
記下部電極と前記第1変形層及び前記第2変形層の大き
さは同一であり、前記第1変形層の両端が前記第1上部
電極の両端より略1/100L〜2/100L程度の広
い幅を有し、前記第2変形層の両端が前記第2上部電極
の両端より略1/100L〜2/100L程度の広い幅
を有することを特徴とする請求項1に記載の薄膜型光路
調節装置。 - 【請求項9】 前記第1上部電極及び前記第2上部電極
の厚さをそれぞれtとするとき、前記第1変形層及び前
記第2変形層は略6t〜8tの厚さを有し、前記下部電
極は略2.5t〜6.0tの厚さを有することを特徴と
する請求項8に記載の薄膜型光路調節装置。 - 【請求項10】 前記下部電極と前記第1変形層、前記
第2変形層、前記第1上部電極及び前記第2上部電極の
大きさは同一であることを特徴とする請求項1に記載の
薄膜型光路調節装置。 - 【請求項11】 前記第1上部電極及び前記第2上部電
極の厚さをそれぞれtとするとき、前記第1変形層及び
前記第2変形層はそれぞれ略6t〜8tの厚さを有し、
前記下部電極は略3.0t〜6.0tの厚さを有するこ
とを特徴とする請求項10に記載の薄膜型光路調節装
置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970028928A KR19990004787A (ko) | 1997-06-30 | 1997-06-30 | 박막형 광로 조절 장치 |
KR97-28928 | 1997-06-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11160632A true JPH11160632A (ja) | 1999-06-18 |
Family
ID=19512188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10185153A Pending JPH11160632A (ja) | 1997-06-30 | 1998-06-30 | 薄膜型光路調節装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6115172A (ja) |
EP (1) | EP0995320A1 (ja) |
JP (1) | JPH11160632A (ja) |
KR (1) | KR19990004787A (ja) |
CN (1) | CN1292600C (ja) |
WO (1) | WO1999000991A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6849471B2 (en) | 2003-03-28 | 2005-02-01 | Reflectivity, Inc. | Barrier layers for microelectromechanical systems |
US6268952B1 (en) * | 1998-07-14 | 2001-07-31 | Lightconnect, Inc. | Micromechanical light steering optical switch |
US6942811B2 (en) * | 1999-10-26 | 2005-09-13 | Reflectivity, Inc | Method for achieving improved selectivity in an etching process |
US6960305B2 (en) * | 1999-10-26 | 2005-11-01 | Reflectivity, Inc | Methods for forming and releasing microelectromechanical structures |
US7019376B2 (en) * | 2000-08-11 | 2006-03-28 | Reflectivity, Inc | Micromirror array device with a small pitch size |
US6800210B2 (en) * | 2001-05-22 | 2004-10-05 | Reflectivity, Inc. | Method for making a micromechanical device by removing a sacrificial layer with multiple sequential etchants |
JP3770158B2 (ja) | 2001-12-26 | 2006-04-26 | ソニー株式会社 | Mems素子の製造方法 |
US7027200B2 (en) * | 2002-03-22 | 2006-04-11 | Reflectivity, Inc | Etching method used in fabrications of microstructures |
US6965468B2 (en) * | 2003-07-03 | 2005-11-15 | Reflectivity, Inc | Micromirror array having reduced gap between adjacent micromirrors of the micromirror array |
WO2004026804A1 (en) | 2002-09-20 | 2004-04-01 | Integrated Dna Technologies, Inc. | Anthraquinone quencher dyes, their methods of preparation and use |
US6913942B2 (en) | 2003-03-28 | 2005-07-05 | Reflectvity, Inc | Sacrificial layers for use in fabrications of microelectromechanical devices |
US6980347B2 (en) * | 2003-07-03 | 2005-12-27 | Reflectivity, Inc | Micromirror having reduced space between hinge and mirror plate of the micromirror |
US7645704B2 (en) * | 2003-09-17 | 2010-01-12 | Texas Instruments Incorporated | Methods and apparatus of etch process control in fabrications of microstructures |
US8351789B2 (en) * | 2007-07-23 | 2013-01-08 | Nistica, Inc. | High resolution digital optical encoder/decoder |
US8086080B2 (en) * | 2007-07-23 | 2011-12-27 | Nistica, Inc. | Multiple function digital optical switch |
WO2009036215A2 (en) * | 2007-09-14 | 2009-03-19 | Qualcomm Mems Technologies, Inc. | Etching processes used in mems production |
WO2011052409A1 (en) | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Transistor |
WO2011052411A1 (en) * | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Transistor |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970003007B1 (ko) * | 1993-05-21 | 1997-03-13 | 대우전자 주식회사 | 투사형 화상표시장치용 광로조절장치 및 그 구동방법 |
KR100213281B1 (ko) * | 1994-10-31 | 1999-08-02 | 전주범 | 광로조절장치 |
TW305943B (ja) * | 1995-04-21 | 1997-05-21 | Daewoo Electronics Co Ltd |
-
1997
- 1997-06-30 KR KR1019970028928A patent/KR19990004787A/ko not_active Application Discontinuation
-
1998
- 1998-06-30 US US09/106,845 patent/US6115172A/en not_active Expired - Fee Related
- 1998-06-30 JP JP10185153A patent/JPH11160632A/ja active Pending
- 1998-06-30 CN CNB988079798A patent/CN1292600C/zh not_active Expired - Fee Related
- 1998-06-30 EP EP98932604A patent/EP0995320A1/en not_active Withdrawn
- 1998-06-30 WO PCT/KR1998/000190 patent/WO1999000991A1/en not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
EP0995320A1 (en) | 2000-04-26 |
CN1292600C (zh) | 2006-12-27 |
KR19990004787A (ko) | 1999-01-25 |
US6115172A (en) | 2000-09-05 |
CN1267425A (zh) | 2000-09-20 |
WO1999000991A1 (en) | 1999-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11160632A (ja) | 薄膜型光路調節装置 | |
JPH1172724A (ja) | 薄膜型光路調節装置及びその製造方法 | |
JP2000513460A (ja) | 薄膜型光路調節装置及びその製造方法 | |
KR100265943B1 (ko) | 박막형 광로 조절 장치의 제조 방법 | |
KR100276663B1 (ko) | 박막형 광로조절 장치의 제조방법 | |
KR100270990B1 (ko) | 박막형 광로 조절 장치 및 그 제조 방법 | |
KR100270998B1 (ko) | 박막형 광로 조절 장치의 제조 방법 | |
KR100294406B1 (ko) | 박막형광로조절장치의제조방법 | |
KR100270995B1 (ko) | 박막형 광로 조절 장치의 제조 방법 | |
KR100276666B1 (ko) | 박막형 광로조절 장치 | |
KR100270989B1 (ko) | 박막형 광로 조절 장치 및 그 제조 방법 | |
KR100276662B1 (ko) | 박막형 광로조절 장치의 제조 방법 | |
KR100225585B1 (ko) | 큰 구동각도를 가지는 박막형 광로 조절 장치 | |
JPH11183810A (ja) | 薄膜型光路調節装置及びその製造方法 | |
KR100276665B1 (ko) | 박막형 광로조절 장치 및 그 제조방법_ | |
KR100276667B1 (ko) | 박막형 광로조절 장치 및 그 제조방법_ | |
KR100276664B1 (ko) | 박막형 광로조절 장치 및 그 제조 방법 | |
KR20000004787A (ko) | 박막형 광로 조절 장치의 제조 방법 | |
KR20000024882A (ko) | 박막형 광로 조절 장치의 제조 방법 | |
KR20000004783A (ko) | 박막형 광로 조절 장치 및 그 제조 방법 | |
KR20000024884A (ko) | 박막형 광로조절 장치의 제조 방법 | |
KR20000044204A (ko) | 박막형 광로조절 장치의 제조방법 | |
KR20000032305A (ko) | 박막형 광로조절 장치의 제조 방법 | |
JP2002511153A (ja) | 薄膜型光路調節装置及びその製造方法 | |
KR19990035313A (ko) | 박막형 광로 조절 장치의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050406 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080218 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080516 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080521 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080812 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080926 |