JPH11154455A - Vacuum microelement and its manufacture - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a new vacuum micro element and its manufacturing method, making the most of the characteristics in the case of using a diamond as an emitter. SOLUTION: A thermal oxidized layer 103 constituting a gate insulating layer is formed on a Si substrate 101 having a recess part 102 with a sharply pointed bottom, subsequently, an n-type diamond grated layer 104 constituting an emitter layer is formed on it. The Si substrate 101 is joined to a glass substrate 105 which is a second substrate, then the Si substrate 101 is removed by etching. After that, a gate electrode layer and the thermal oxidized film layer 103 constituting the gate insulating layer are sequentially etched in order to expose a protrusion of the n-type diamond grated layer 104 constituting the emitter layer, thus the diamond emitter is formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、電界放出型冷陰極
を有する真空マイクロ素子及びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a vacuum micro device having a field emission type cold cathode and a method for manufacturing the same.

【０００２】[0002]

【従来の技術】電界放出型の真空マイクロ素子はその高
速応答の可能性、耐放射線、耐高温特性の向上の可能
性、さらに高精細で自発光型のディスプレイの可能性な
どから、近年活発に研究開発が行われている。エミッタ
材料は電子親和力の小さい材料が使用されている。例え
ば、近年、ダイヤモンドの電子親和力が０に近いことが
見出され（例えばJ ．Van 等、J ．Vac ．Sci ．Techno
l ．8,10,4, “1992" ）、このダイヤモンドをエミッタ
材料にした真空マイクロ素子の形成方法が種々提案され
ている。2. Description of the Related Art In recent years, the field emission type vacuum microdevice has been actively used due to its high speed response, improvement of radiation resistance and high temperature resistance, and possibility of high definition and self-luminous display. R & D is ongoing. As the emitter material, a material having a small electron affinity is used. For example, in recent years it has been found that the electron affinity of diamond is close to zero (eg, J. Van et al., J. Vac. Sci. Techno.
l. 8, 10, 4, "1992"), and various methods for forming a vacuum micro device using diamond as an emitter material have been proposed.

【０００３】しかしながら、ダイヤモンドをエミッタ材
料に使用する場合、次の間題が生じる。即ち、ダイヤモ
ンドヘの電子の注入が非常に困難であると言うことであ
る。ダイヤモンドと電極材料である金属を直接接触させ
た場合のバンドプロファイルを図４ａに示す。Ｅｃ、Ｅ
ｆ、Ｅｖはそれぞれ伝導帯、フェルミ準位、価電子帯を
示し、Ｖａｃは真空準位を示す。同図に示すように電極
とダイヤモンドとの間に高いエネルギー障壁が生じ、電
子の注入に高いエネルギー（高電圧）が必要になる。こ
のため現在ではダイヤモンドの優れた特性である０に近
い電子親和力が生かされず、低電圧駆動が不可能とな
る。However, when diamond is used as an emitter material, the following problems occur. That is, it is very difficult to inject electrons into diamond. FIG. 4A shows a band profile when diamond and a metal as an electrode material are brought into direct contact. Ec, E
f and Ev indicate a conduction band, a Fermi level, and a valence band, respectively, and Vac indicates a vacuum level. As shown in the figure, a high energy barrier is generated between the electrode and diamond, and high energy (high voltage) is required for electron injection. For this reason, the electron affinity close to 0, which is an excellent characteristic of diamond, cannot be used at present, and low voltage driving becomes impossible.

【０００４】[0004]

【発明が解決しようとする課題】ダイヤモンドをエミッ
タ材料に使用する場合、電極とダイヤモンドとの間に高
いエネルギー障壁が生じ、電子の注入に高いエネルギー
（高電圧）が必要になる。このため現在ではダイヤモン
ドの優れた特性である０に近い電子親和力が生かされ
ず、低電圧駆動が不可能となる。When diamond is used as the emitter material, a high energy barrier is created between the electrode and the diamond, and high energy (high voltage) is required for electron injection. For this reason, the electron affinity close to 0, which is an excellent characteristic of diamond, cannot be used at present, and low voltage driving becomes impossible.

【０００５】本発明は、エミッタ材料としてダイヤモン
ドを使用する場合、電子の注入を容易にし、ダイヤモン
ド本来の特性を十分活用可能な新しい真空マイクロ素子
およびその製造方法を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a new vacuum micro device capable of easily injecting electrons when diamond is used as an emitter material and sufficiently utilizing the inherent characteristics of diamond, and a method of manufacturing the same.

【０００６】[0006]

【課題を解決するための手段】本発明の骨子は、Ｓｉ基
板に異方性エッチングなどによって形成した尖端型鋳型
にダイヤモンドグレーテッド層を形成することにある。The gist of the present invention is to form a diamond graded layer on a pointed mold formed on a Si substrate by anisotropic etching or the like.

【０００７】本発明は、電子を電界放出するエミッタ
と、その放出を制御するゲート電極とを有する真空マイ
クロ素子において、エミッタのバンドギャップを連続的
に変化させることを特徴とする真空マイクロ素子を提供
する。According to the present invention, there is provided a vacuum micro device having an emitter for field emission of electrons and a gate electrode for controlling the emission, wherein the band gap of the emitter is continuously changed. I do.

【０００８】本発明によれば、ダイヤモンドエミッタヘ
の電子の注入が客易となり、ダイヤモンドエミッタ層は
ダイヤモンドの本来の特性である低電圧での電子放出が
可能となる。According to the present invention, it becomes easy to inject electrons into the diamond emitter, and the diamond emitter layer can emit electrons at a low voltage, which is the original characteristic of diamond.

【０００９】本発明では、上記真空マイクロ素子におい
てエミッタ材料として炭素系材料が用いられる。In the present invention, a carbon-based material is used as an emitter material in the vacuum micro device.

【００１０】本発明では、上記真空マイクロ素子におい
てエミッタ材料としてダイヤモンドが用いられる。In the present invention, diamond is used as an emitter material in the vacuum micro device.

【００１１】本発明では、上記真空マイクロ素子におい
てエミッタの先端部に向かってバンドギャップが広く設
定されている。In the present invention, the band gap is set wider toward the tip of the emitter in the vacuum micro device.

【００１２】本発明は、第1 の基板に底部を尖鋭化した
凹部を形成する工程と、この第1 の基板上に少なくとも
凹部を覆う絶縁膜を形成する工程と、この絶縁膜上にバ
ンドギャップを連続的に変化させたエミッタ層を形成す
る工程と、このエミッタ層を前記第１の基板と第２の基
板とで挟むように第２の基板とエミッタ層を接着する工
程と、第1 の基板を除去して尖鋭化されたエミッタ層を
被覆する絶縁膜を露出する工程と、この露出した絶縁膜
上にゲート電極層を形成する工程と、尖鋭化されたエミ
ッタ層の頂部を被覆するゲート電極層及び絶縁膜を順次
エッチング除去する工程とを含む真空マイクロ素子の製
造方法を提供する。According to the present invention, a step of forming a recess having a sharpened bottom portion in a first substrate, a step of forming an insulating film covering at least the recess on the first substrate, and a step of forming a band gap on the insulating film Forming an emitter layer in which the emitter layer is continuously changed; bonding the emitter layer to the second substrate so as to sandwich the emitter layer between the first substrate and the second substrate; Removing the substrate to expose an insulating film covering the sharpened emitter layer; forming a gate electrode layer on the exposed insulating film; and a gate covering a top of the sharpened emitter layer. A step of sequentially etching and removing the electrode layer and the insulating film.

【００１３】本発明では、上記真空マイクロ素子の製造
方法において、バンドギャップを連続的に変化させたエ
ミッタ層を形成する工程は、基坂温度を連続的に減少す
ることにより行われる。In the present invention, in the method of manufacturing a vacuum micro device, the step of forming the emitter layer with the band gap continuously changed is performed by continuously reducing the base temperature.

【００１４】[0014]

【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。Embodiments of the present invention will be described below with reference to the drawings.

【００１５】図１（ａ）乃至（ｉ）は、本発明の実施の
形態に係わる真空マイクロ素子の製造過程の各工程にお
ける素子の断面図を示している。FIGS. 1A to 1I are cross-sectional views of a vacuum micro device according to an embodiment of the present invention in each step of the process of manufacturing the device.

【００１６】先ず、図１（ａ）に示すように、第１の基
板１０１に底部を尖らせた凹部１０２を形成する。この
ような凹部の形成方法としては、以下に示すようなＳｉ
単結晶基板の異方性エッチングを利用する方法が挙げら
れる。すなわち、まず（１００）結晶方位のＳｉ単結晶
基板上に、厚さ０．１μｍ程度の熱酸化ＳｉＯ２層を形
成し、更にレジストをスピンコート法により塗布する。
次いで露光・現像が行われ、ＮＨ４Ｆ・ＨＦ混合溶液に
よりＳｉＯ２熱酸化膜のエッチングを行う。レジストが
除去された後、ＫＯＨ水溶液を用いて異方性エッチング
を行なうことによりＳｉ基板１０１上に逆ピラミッド状
の凹部１０２が形成される。First, as shown in FIG. 1A, a concave portion 102 having a sharp bottom is formed in a first substrate 101. As a method of forming such a concave portion, Si as described below is used.
A method utilizing anisotropic etching of a single crystal substrate may be used. That is, first, a thermally oxidized SiO 2 layer having a thickness of about 0.1 μm is formed on a Si single crystal substrate having a (100) crystal orientation, and a resist is applied by spin coating.
Next, exposure and development are performed, and the SiO2 thermal oxide film is etched with a mixed solution of NH4F and HF. After the resist is removed, an inverse pyramid-shaped concave portion 102 is formed on the Si substrate 101 by performing anisotropic etching using a KOH aqueous solution.

【００１７】次に、図１（ｂ）に示すように基板１０１
上にゲート絶縁層となる熱酸化膜１０３を形成し、次に
エミッタ層となるｎ型ダイヤモンドグレーデッド層１０
４を形成する。本実施形態ではｎ型ダイヤモンドグレー
デッド層は熱フィラメント法を用いて形成した。ｎ型ダ
イヤモンドグレーデッド層１０４は尿素をドーバントと
してアセトン中に溶解させて使用し、Ｈ２流量１００sc
cm、アセトン流量０．５sccmからなる混合ガスを用い、
圧力１５０Torr、基板温度８００℃とし、０．１μｍの
厚みに形成した。この様に結晶性のよい所定の厚さの同
一組成のダイヤモンド層の領域を備えることにより、エ
ミッタの信頼性を向上させることができる。Next, as shown in FIG.
A thermal oxide film 103 serving as a gate insulating layer is formed thereon, and then an n-type diamond graded layer 10 serving as an emitter layer is formed.
4 is formed. In this embodiment, the n-type diamond graded layer is formed by using a hot filament method. The n-type diamond graded layer 104 is used by dissolving urea in acetone as a doughant and using an H2 flow rate of 100 sc.
cm, using a mixed gas consisting of acetone flow rate 0.5sccm,
The pressure was 150 Torr, the substrate temperature was 800 ° C., and the thickness was 0.1 μm. By providing such a region of a diamond layer having the same composition and a predetermined thickness with good crystallinity, the reliability of the emitter can be improved.

【００１８】次に、連続して基板温度を５℃／min の速
度で３００℃まで減少させる。Next, the substrate temperature is continuously reduced to 300 ° C. at a rate of 5 ° C./min.

【００１９】この操作によって１μｍから数μｍ程度の
グレーデッド層が形成される。また、ｎ型ダイヤモンド
層を形成する際の基板温度８００℃の保持時間を無しと
し、完全グレーデッド層のみでも問題はない。この様に
して連続的に組成が変化したダイヤモンドグレーデッド
層を得ることができる。By this operation, a graded layer of about 1 μm to several μm is formed. Further, there is no need to maintain the substrate temperature at 800 ° C. when forming the n-type diamond layer, and there is no problem even if only the completely graded layer is used. In this way, a diamond graded layer having a continuously changed composition can be obtained.

【００２０】次に、エミッタ電極として金属をダイヤモ
ンドグレーテッド層上に形成する（図示せず）。金属材
料としてはチタン（Ｔｉ）、アルミニウム（Ａｌ）、ク
ロム（Ｃｒ）、モリブデン（Ｍｏ）、等が挙げられる。
電極用金属の成膜方法は電子ビーム蒸着法、スパッタ法
等があるが、本実施形態では電子ビーム蒸着法を用いて
形成した。ダイヤモンドグレーテッド層とエミッタ金属
電極間の抵抗を出来るだけ小さくするためさまざまな処
理が考えられる。例えば、ダイヤモンドグレーテッド層
１０４の表面のＨ２プラズマ処理による表面クリーニン
グ、高真空下での金属電極の形成などである。本実施形
態では、これら両者の処理を行った。ダイヤモンドグレ
ーテッド層１０４のＨ２プラズマ処理はＲＦプラズマに
よって行った。条件はＨ２ガスを１００sccm流し、プラ
ズマ処理圧力を０．１Torr、ＲＦパワーを３００Ｗで３
０分行った。金属電極の材料はＭｏを用い、１０−７To
rr台の真空中において電子ビーム蒸着法で形成した。Next, a metal is formed on the diamond graded layer as an emitter electrode (not shown). Examples of the metal material include titanium (Ti), aluminum (Al), chromium (Cr), and molybdenum (Mo).
The electrode metal film is formed by an electron beam evaporation method, a sputtering method, or the like. In this embodiment, the electrode metal is formed by an electron beam evaporation method. Various treatments are conceivable in order to minimize the resistance between the diamond graded layer and the emitter metal electrode. For example, surface cleaning of the surface of the diamond graded layer 104 by H2 plasma treatment, formation of a metal electrode under high vacuum, and the like. In the present embodiment, both of these processes are performed. The H2 plasma treatment of the diamond graded layer 104 was performed by RF plasma. The conditions were as follows: H2 gas was flowed at 100 sccm, plasma processing pressure was 0.1 Torr, and RF power was 300 W.
It went for 0 minutes. The material of the metal electrode is Mo and 10-7 To
It was formed by electron beam evaporation in a vacuum of rr units.

【００２１】一方、第２の基板となる構造基板として背
面に厚さ０．３μｍのＡｌ層１０６を被覆したパイレッ
クスガラス基板（薄さ１mm）１０５を用意し、図１（c
）に示すように、ガラス基板１０５とＳｉ基坂１０１
とをエミッタ材料であるｎ型ダイヤモンドグレーデッド
層１０４を介するように接着する。この接着法には、例
えは静電接着法を適用することができる。本実施形態以
外に構造基板としてＳｉや金属板などを用いてもよい。
ガラス基板１０５背面のＡｌ層１０６をＨＮＯ３・ＣＨ
３ＣＯＯＨ・ＨＦ混合液で除去した後、ＫＯＨ水溶液等
でＳｉ基板１０１のみをエッチングし、図１（d ）に示
すようにゲート絶縁膜となる熱酸化膜１０３を露出させ
る。次にゲート電極層として例えばＷ層１０７を図1
（e ）に示すように熱酸化膜１０３上に形成する。この
実施形態ではスパッタ法によりＷ層を厚さ０．５μm 形
成した。On the other hand, a Pyrex glass substrate (thickness: 1 mm) 105 having a 0.3 μm-thick Al layer 106 on the back surface was prepared as a structural substrate serving as a second substrate, and FIG.
), The glass substrate 105 and the Si substrate 101
Are bonded via an n-type diamond graded layer 104 which is an emitter material. For example, an electrostatic bonding method can be applied to this bonding method. In addition to the present embodiment, Si or a metal plate may be used as a structural substrate.
The Al layer 106 on the back of the glass substrate 105 is made of HNO3.CH
After removing with a 3COOH / HF mixed solution, only the Si substrate 101 is etched with a KOH aqueous solution or the like to expose a thermal oxide film 103 serving as a gate insulating film as shown in FIG. Next, for example, a W layer 107 is formed as a gate electrode layer in FIG.
It is formed on the thermal oxide film 103 as shown in FIG. In this embodiment, the W layer is formed to a thickness of 0.5 μm by sputtering.

【００２２】さらに図１（f ）に示すようにゲート電極
層１０７とゲート絶縁層である熱酸化膜１０３に覆われ
た凸部１０８の先端がわずかに隠れる程度に、レジスト
１０９を形成する。Further, as shown in FIG. 1F, a resist 109 is formed to such an extent that the tip of the projection 108 covered with the gate electrode layer 107 and the thermal oxide film 103 as the gate insulating layer is slightly hidden.

【００２３】以下の工程は既に出願した特開平６−３６
６８２号と同一であり、図1 （g ）に示すように酸素プ
ラズマによるドライエッチングを行い、ピラミッド状凸
部１０８に沿ったゲート電極層１０７の先端がある程度
現れるようにレジスト１０９をエッチングし、ついで図
1 （h ）に示されるようピラミッド状凸部１０８に沿っ
たｎ型タイヤモンドグレーデッド層１０４の先端がある
程度現れるようにゲート電極層１０７をエッチングす
る。The following steps are described in Japanese Patent Application Laid-Open No. Hei 6-36
682, dry etching with oxygen plasma is performed as shown in FIG. 1 (g), and the resist 109 is etched so that the tip of the gate electrode layer 107 along the pyramid-shaped projection 108 appears to some extent. Figure
The gate electrode layer 107 is etched so that the tip of the n-type diamond-graded layer 104 along the pyramid-shaped protrusion 108 appears to some extent as shown in FIG.

【００２４】次に、図1 （i ）に示すように、ピラミッ
ド状凸部１０８の先端、この場合、エミッタ層であるｎ
型ダイヤモンドグレーテッド層１０４がある程度現われ
るように熱酸化膜である絶縁層１０３を弗化アンモニウ
ム溶液によりエッチングし、最後にレジスト１０９を除
去して、真空マイクロ素子が完成する。Next, as shown in FIG. 1 (i), the tip of the pyramid-shaped projection 108, in this case, n which is the emitter layer
The insulating layer 103, which is a thermal oxide film, is etched with an ammonium fluoride solution so that the diamond graded layer 104 appears to some extent, and finally the resist 109 is removed, thereby completing the vacuum micro device.

【００２５】真空マイクロ素子の素子構成は、上記実施
形態に限らずＳｉゲート真空マイクロ素子でも良い。Ｓ
ｉゲート真空マイクロ素子とは、例えば第１の基板１０
１にｐ型Ｓｉ基板を用い、ｎ型不純物、例えば３×１０
２０から１０２１ｃｍ３程度の濃度のＰ（リン）を含む
リン拡散層をほぼ一様な厚さで例えば０．３μｍの厚さ
に形成する。このリン拡散層は前述のＳｉ基板をエッチ
ング除去する際に電気化学エッチングを行うと、エッチ
ング停止層として働き、そのままゲート電極層として利
用できる。また、Ｓｉゲートを用いると、Ｓｉが全てエ
ッチングされず、ゲート電極として残るためダイヤモン
ドが有する内部応力によって、第２の基板を接着した
後、Ｓｉ基板１０１を全てエッチング除去することによ
る膜剥がれが生じる確率が非常に低くなる。The element structure of the vacuum micro element is not limited to the above embodiment, but may be a Si gate vacuum micro element. S
The i-gate vacuum micro element is, for example, a first substrate 10
1 is a p-type Si substrate, and n-type impurities, for example, 3 × 10
A phosphorus diffusion layer containing P (phosphorus) having a concentration of about 20 to 1021 cm3 is formed with a substantially uniform thickness of, for example, 0.3 μm. When the above-mentioned phosphorus diffusion layer is subjected to electrochemical etching when the above-mentioned Si substrate is removed by etching, it functions as an etching stop layer and can be used as it is as a gate electrode layer. In addition, when a Si gate is used, all of Si is not etched and remains as a gate electrode. Due to the internal stress of diamond, the second substrate is bonded, and then the Si substrate 101 is completely removed by etching, thereby causing film peeling. The probability is very low.

【００２６】上記実施形態では、ダイヤモンドグレーテ
ッド層を熱フィラメント法を用いて作製したが、作製法
は熱フィラメント法に限ったものではない。平行平板型
ＲＦプラズマ法、誘導コイル型ＲＦプラズマ法、ＤＣプ
ラズマ法、マイクロ波プラズマ法等を用いても作製可能
である。In the above embodiment, the diamond graded layer is manufactured by using the hot filament method, but the manufacturing method is not limited to the hot filament method. It can also be manufactured by using a parallel plate RF plasma method, an induction coil RF plasma method, a DC plasma method, a microwave plasma method, or the like.

【００２７】マイクロ波ＣＶＤ法によってダイヤモンド
グレーテッド層を作製する実施形態を以下に説明する。An embodiment in which a diamond graded layer is formed by a microwave CVD method will be described below.

【００２８】マイクロ波電源は一般的に用いられる２．
４５ＧＨｚの発信周波数を使用した。使用したガスは水
素ガス、炭素源としてはメタン（ＣＨ４）ガス、または
アセトン、メタノール、エタノール等の有機溶剤でも差
し支えない。Ｎ型のダイヤモンドグレーテッド層を作製
する場合は、ドーパントとして窒素（Ｎ２）ガス、アン
モニヤ（ＮＨ３）ガス、フォスヒン（ＰＨ３）ガス、ま
たは先の実施形態で記述した尿素、またはジメチルアミ
ン、ジェチルアミン等の薬品を上記した有機溶剤に溶か
して用いても良い。A microwave power supply is generally used.
A transmission frequency of 45 GHz was used. The gas used may be hydrogen gas, methane (CH4) gas as a carbon source, or an organic solvent such as acetone, methanol or ethanol. When forming an N-type diamond graded layer, as a dopant, nitrogen (N2) gas, ammonia (NH3) gas, phosphine (PH3) gas, or urea described in the above embodiment, or dimethylamine, getylamine, or the like is used. The chemical may be used by dissolving it in the above-mentioned organic solvent.

【００２９】本実施形態では、炭素源としてアセトン、
ドーパントとしてはジメチルアミンを用いた。ジメチル
アミンはアセトンに１％溶かした。Ｈ２ガス流量は２０
０sccm、アセトンは０．５sccmとした。基板温度は８０
０℃、マイクロ波パワー３ｋＷ、反応圧力１００Torrと
し、基板上に０．１μｍの結晶性の良いダイヤモンドを
形成する。In the present embodiment, acetone,
Dimethylamine was used as a dopant. Dimethylamine was dissolved in acetone at 1%. H2 gas flow rate is 20
0 sccm and acetone were 0.5 sccm. Substrate temperature is 80
At 0 ° C., at a microwave power of 3 kW and at a reaction pressure of 100 Torr, a diamond having good crystallinity of 0.1 μm is formed on the substrate.

【００３０】次に、基板温度を５℃／min の速度で３０
０℃まで連続的に温度を下げる。この結果、数ミクロン
のグレーテッド層が形成される。グレーテッド層の形成
には、基板温度の連続減少のみならず、段階的に基板温
度を下げてゆく方法も可能である。例えば、基板温度を
８００℃から７５０℃に減少させ、７５０℃で１０分間
温度保持し、次に７００℃に下げ１０分温度保持する。
このように５０℃間隔で１０分間温度保持する。一定の
温度を保持している間のみ成膜を行うことにより段階的
なバンドギャップ不連続層を有するグレーデッド層が形
成される。この実施形態では、基板温度以外の膜形成条
件は固定しているが、適宜変化させても差し支えない。
例えば、反応圧力を基板温度減少に合わせて減少させる
方法も有効である。また、マイクロ波パワーを減少させ
ながら形成することも可能である。ダイヤモンドグレー
テッド層の作製にマイクロ波ＣＶＤ法のみだけではな
く、他の成膜方法を組み合わせて用いても良い。例え
ば、図５に示すような装置構成において反応室の上下に
磁場発生装置を設け、電子のサイクロトロン共鳴を利用
した、所謂ＥＣＲ法を使用する。ダイヤモンドをマイク
ロ波ＣＶＤ法で作製し、グレーテッド層はＥＣＲ法を用
いて形成する。Next, the substrate temperature is set to 30 ° C. at a rate of 5 ° C./min.
The temperature is continuously reduced to 0 ° C. This results in a graded layer of several microns. In order to form the graded layer, not only a continuous decrease in the substrate temperature but also a method of gradually decreasing the substrate temperature is possible. For example, the substrate temperature is reduced from 800 ° C. to 750 ° C., and the temperature is maintained at 750 ° C. for 10 minutes, and then lowered to 700 ° C. and maintained at 10 minutes.
In this manner, the temperature is maintained at 50 ° C. intervals for 10 minutes. By forming a film only while maintaining a constant temperature, a graded layer having a stepwise band gap discontinuous layer is formed. In this embodiment, the film forming conditions other than the substrate temperature are fixed, but may be changed as appropriate.
For example, a method of reducing the reaction pressure in accordance with a decrease in the substrate temperature is also effective. It is also possible to form while reducing the microwave power. Not only the microwave CVD method but also other film forming methods may be used in combination for producing the diamond graded layer. For example, in a device configuration as shown in FIG. 5, magnetic field generators are provided above and below a reaction chamber, and a so-called ECR method using electron cyclotron resonance is used. Diamond is manufactured by a microwave CVD method, and the graded layer is formed by an ECR method.

【００３１】グレーテッド層の膜特性をその場で評価す
るために反応室に評価装置を設けることは非常に有効な
手段である。評価装置を設けた場合の実施形態を以下に
示す。It is a very effective means to provide an evaluation device in a reaction chamber for evaluating the film characteristics of the graded layer on the spot. An embodiment in which an evaluation device is provided will be described below.

【００３２】この実施形態では、プラズマ分光評価装置
とラマン分光評価装置を設ける方法が示されている。図
６に示すように反応室に評価装置を設置する。プラズマ
分光はダイヤモンド及びダイヤモンドグレーテッド層の
形成時にプラズマの発光を観察することで再現性の良い
膜を形成することが可能となる。ラマン分光評価はダイ
ヤモンドグレーテッド層のＳｐ３軌道とＳｐ２軌道の割
合の変化を観察することでバンドギャップの変化を間接
的に観察できる。即ち、図４（ｂ）に示されるように８
００゜Ｃの雰囲気での成長によりエミッタの先端はダイ
ヤモンドとなり、ダイヤモンドの下層はダイヤモンド状
態からアモルファスカーボン状態へと遷移している。ダ
イヤモンドではＳｐ３軌道が支配的であるが、アモルフ
ァスカーボンではＳｐ２軌道の結合の割合が増え、エネ
ルギーギャップが減少する。即ち、エミッタのバンドギ
ャップを連続的に変化させている。図４（ｃ）はエミッ
タに対向してアノードを設けた場合の電子放出素子の動
作を示すバンド図である。この図によると、グレーデッ
ド炭素エミッタ層を用いることにより電極からエミッタ
への電子のトンネル注入が容易になる。In this embodiment, a method for providing a plasma spectroscopic evaluation device and a Raman spectroscopic evaluation device is described. An evaluation device is installed in the reaction chamber as shown in FIG. Plasma spectroscopy makes it possible to form a film with good reproducibility by observing the emission of plasma during the formation of the diamond and diamond graded layers. The Raman spectroscopic evaluation can indirectly observe the change in the band gap by observing the change in the ratio between the Sp3 orbital and the Sp2 orbital in the diamond graded layer. That is, as shown in FIG.
Due to the growth in the atmosphere of 00 ° C., the tip of the emitter becomes diamond, and the lower layer of diamond has transitioned from the diamond state to the amorphous carbon state. In diamond, Sp3 orbitals are dominant, but in amorphous carbon, the ratio of bonding of Sp2 orbitals increases, and the energy gap decreases. That is, the band gap of the emitter is continuously changed. FIG. 4C is a band diagram showing the operation of the electron-emitting device when the anode is provided facing the emitter. According to this figure, the use of the graded carbon emitter layer facilitates tunnel injection of electrons from the electrode to the emitter.

【００３３】評価装置は上述した２つの評価装置に限ら
ず、赤外分光（ＦＴ−ＩＲ）や電子エネルギー損失分光
（ＥＥＬＳ）等を設けても良い。The evaluation device is not limited to the two evaluation devices described above, but may be provided with infrared spectroscopy (FT-IR), electron energy loss spectroscopy (EELS), or the like.

【００３４】この様な低電界放出型の真空マイクロ素子
の用途としては、各種デバイスが考えられる。例えば、
図1 （i ）のエミッタ１０４に対向してアノード電極を
設けスイッチング用のパワーデバイスとして用いること
が可能である。Various devices can be considered as applications of such a low field emission type vacuum micro device. For example,
An anode electrode is provided opposite to the emitter 104 in FIG. 1 (i), and can be used as a power device for switching.

【００３５】本発明は上記実施形態に限定されるもので
はなく、本発明の趣旨を逸脱しない範囲でいろいろ変形
して実施できる。例えば、n 型ダイヤモンドを形成する
際ドーバントに窒素を用いたがｎ型を形成するリンをド
ーバントに用いることも可能である。更に、低抵抗のp
型ダイヤモンドを用いても可能である。またゲート電極
層にタングステン（Ｗ）以外にもモリブデン（Mo）でも
可能である。また、本発明は、ダイヤモンドに限らず、
炭素系のワイドバンドギャップを有する材料に広く適用
が可能である。例えば、ＢＣＮヘテロダイヤモンドやＳ
ｉＣなど炭素を含む材料系であれば、成膜過程でその供
給ガス組成などを変化させることによって、バックコン
タクト側の表面を連続的に炭素リッチにしていくことが
可能であり、更に、この炭素系層を上述のように連続的
にあるいは段階的に変化させてコンタクト・電荷注入が
容易な適度なバンドギャップを有する層や金属的な導電
性を示す層、具体的にはアモルファス炭素層や窒素など
をドープしたアモルファス炭素層、グラファイト層など
に連続的に変化させることができる。The present invention is not limited to the above embodiment, and can be implemented in various modifications without departing from the spirit of the present invention. For example, when forming n-type diamond, nitrogen is used as a dobant, but phosphorus which forms n-type can be used as a dobant. Furthermore, low resistance p
It is also possible to use a shaped diamond. Also, molybdenum (Mo) can be used for the gate electrode layer in addition to tungsten (W). Also, the present invention is not limited to diamonds,
It can be widely applied to carbon-based materials having a wide band gap. For example, BCN hetero diamond or S
In the case of a material system containing carbon such as iC, it is possible to continuously make the surface on the back contact side carbon-rich by changing the composition of the supply gas during the film formation process. By changing the system layer continuously or stepwise as described above, a layer having an appropriate band gap for easy contact and charge injection or a layer showing metallic conductivity, specifically, an amorphous carbon layer or nitrogen It can be continuously changed to an amorphous carbon layer, a graphite layer, or the like doped with such a material.

【００３６】次に、上記実施形態による真空マイクロ素
子を用いた平板型画像表示装置について図２の模式図を
用いて説明する。この実施形態の平板型画像表示装置は
図1（i ）と同様の構成の、真空マイクロ素子のピラミ
ッド状エミッタが多数アレイ状に形成された（ここでは
便宜上1 つのエミッタで図示している）ガラス基板１０
５（以下、真空マイクロ素子部１００と記す）とこの基
板１０５と対向配置きれた蛍光体層２０３及びＩＴＯ(I
ndium Tin Oxide)から成る透明電極（アノード電極）層
２０２が順次形成されたガラスフェースプレート２０１
とが所定の間隔を設けられており、これらにより真空筐
体が構成されている。すなわち真空マイクロ素子部１０
０は真空筐体の一部として用いられている。この様な画
像表示装置によれば、低電圧でエミッタからの電子放出
が可能であり低消費電力化を図ることができる。Next, the flat panel display using the vacuum micro device according to the above embodiment will be explained with reference to the schematic diagram of FIG. The flat panel type image display device of this embodiment is a glass having a configuration similar to that of FIG. 1 (i), in which a large number of pyramid-shaped emitters of a vacuum micro element are formed in an array (here, one emitter is shown for convenience). Substrate 10
5 (hereinafter, referred to as a vacuum micro-element portion 100), the phosphor layer 203 and the ITO (I
glass face plate 201 on which a transparent electrode (anode electrode) layer 202 made of ndium tin oxide) is sequentially formed.
Are provided at a predetermined interval, and these constitute a vacuum housing. That is, the vacuum micro element section 10
0 is used as a part of the vacuum housing. According to such an image display device, electrons can be emitted from the emitter at a low voltage, and power consumption can be reduced.

【００３７】図３に示したのは、パワースイッチ応用の
実施例である。本実施例では、エミッタ層として極薄の
表面ダイヤモンド層３０１を用いており、その裏面に連
続してグレーテッド層３０２とエミッタ裏面電極層３０
３が形成されている。更に、この例では、構造基板３０
４として、導電性材料が用い装され、更に絶縁スペーサ
３０９を介してアノード電極３０８と向かい合わせ、全
体を減圧し、真空封止される。エミッタ外部端子からエ
ミッタに至るまでの電荷移動抵抗が低く、パワースイッ
チ用として重要なオン抵抗の小さい、高効率素子が得ら
れる。FIG. 3 shows an embodiment applied to a power switch. In this embodiment, an ultra-thin surface diamond layer 301 is used as an emitter layer, and a graded layer 302 and an emitter back electrode layer 30 are continuously formed on the back surface thereof.
3 are formed. Further, in this example, the structural substrate 30
As 4, a conductive material is used, and further, it faces the anode electrode 308 via the insulating spacer 309, and the whole is reduced in pressure and vacuum-sealed. It is possible to obtain a high-efficiency element having a low charge transfer resistance from the external terminal of the emitter to the emitter and a small on-resistance important for a power switch.

【００３８】[0038]

【発明の効果】以上のように本発明を用いることによ
り、ダイヤモンドエミッタに容易に電子が注入される。
このため電子親和力が０に近いと言うダイヤモンドなど
のワイドバンドギャップ炭素系材料エミッタの特性を最
大限に生かした、即ち低電圧において電子放出が可能な
真空マイクロ素子が実現できる。As described above, by using the present invention, electrons can be easily injected into a diamond emitter.
Therefore, it is possible to realize a vacuum micro device that makes full use of the characteristics of a wide band gap carbon-based material such as diamond having an electron affinity close to 0, that is, can emit electrons at a low voltage.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の一実施形態による真空マイクロ素子の
製造工程における素子構造の断面図。FIG. 1 is a sectional view of an element structure in a manufacturing process of a vacuum micro element according to an embodiment of the present invention.

【図２】本発明の一実施形態による平板型画像表示装置
の断面図FIG. 2 is a sectional view of a flat panel display according to an embodiment of the present invention;

【図３】本発明の一実施形態によるパワースイッチ装置
の断面図FIG. 3 is a sectional view of a power switch device according to an embodiment of the present invention.

【図４】（ａ）ダイヤモンドと電極を直接接合した場合
のバンドプロファイルと（ｂ）ダイヤモンドグレーテッ
ド層と電極を接合した場合のバンドプロファイル（電界
なしの場合）と（ｃ）ダイヤモンドグレーテッド層と電
極を接合した場合のバンドプロファイル（電界印加時）
を示す図FIG. 4 shows (a) a band profile when a diamond and an electrode are directly bonded, (b) a band profile when a diamond-graded layer and an electrode are bonded (without an electric field), and (c) a diamond-graded layer. Band profile when electrodes are joined (when an electric field is applied)
Figure showing

【図５】本発明の一実施形態によるＥＣＲを備えたダイ
ヤモンド形成装置の概略構成図FIG. 5 is a schematic configuration diagram of a diamond forming apparatus having an ECR according to an embodiment of the present invention.

【図６】本発明の一実施形態による評価装置を備えたダ
イヤモンド形成装置の概の他のゲート電極３０６等の形
成方法は前述の通りである。このようにして得たゲート
と集積されたエミッタは、図のように外部電極端子３０
７に実略構成図FIG. 6 shows a method of forming another gate electrode 306 and the like of a diamond forming apparatus provided with an evaluation device according to an embodiment of the present invention. The emitter integrated with the gate thus obtained is connected to the external electrode terminal 30 as shown in the figure.
Figure 7 shows the schematic configuration

【符号の説明】[Explanation of symbols]

１００…真空マイクロ素子部 １０１…Ｓｉ基板 １０２…凹部 １０３…ゲート絶稼層 １０４…ｎ型ダイヤモンドグレーデッド層 １０５…ガラス基板 １０６…Ａｌ層 １０７…ゲート電極層 １０８…凸部 １０９…レジスト １１０…エミッタ電極層 ２０１…フェースプレート ２０２…透明電極（アノード電極） ２０３…蛍光体層 ３０１…エミッタ層 ３０２…グレーテッド層 ３０３…エミッタ裏面電極層 ３０４…導電性構造基板 ３０５…ゲート絶縁層 ３０６…ゲート電極層 ３０７…エミッタ外部端子 ３０８…アノード電極 ３０９…絶縁スペーサ ５０１…マイクロ波発生装置 ５０２…上部磁場発生装置 ５０３…下部磁場発生装置 ５０４…基板 ５０５…基板ホルダー ５０６…ターボ分子ポンプ ５０７…ロータリーポンプ ５０８…ガス導入口 ６０１…Ａｒレーザ ６０２…分光器 ６０３…検出器 ６０４…基板 DESCRIPTION OF SYMBOLS 100 ... Vacuum micro element part 101 ... Si substrate 102 ... concave part 103 ... gate incompetent layer 104 ... n-type diamond graded layer 105 ... glass substrate 106 ... Al layer 107 ... gate electrode layer 108 ... convex part 109 ... resist 110 ... emitter Electrode layer 201 faceplate 202 transparent electrode (anode electrode) 203 phosphor layer 301 emitter layer 302 graded layer 303 emitter backside electrode layer 304 conductive structure substrate 305 gate insulating layer 306 gate electrode layer 307 Emitter external terminal 308 Anode electrode 309 Insulating spacer 501 Microwave generator 502 Upper magnetic field generator 503 Lower magnetic field generator 504 Substrate 505 Substrate holder 506 Turbo molecular pump 507 Rotary pump 508 Gas Guidance Mouth 601 ... Ar laser 602 ... spectroscope 603 ... detector 604 ... substrate

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中山 和也 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Kazuya Nakayama 1 Toshiba R & D Center, Komukai Toshiba-cho, Saiwai-ku, Kawasaki-shi, Kanagawa

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】 電子を電界放出するエミッタと、その放
出を制御するゲート電極とを有する真空マイクロ素子に
おいて、エミッタのバンドギャップを連続的に変化させ
ることを特徴とする真空マイクロ素子。1. A vacuum micro device having an emitter for field emission of electrons and a gate electrode for controlling the emission, wherein the band gap of the emitter is continuously changed. 【請求項２】 エミッタ材料として炭素系材料を用いる
ことを特徴とする請求項1 記載の真空マイクロ素子。2. The vacuum micro device according to claim 1, wherein a carbon-based material is used as an emitter material. 【請求項３】 エミッタ材料としてダイヤモンドを用い
ることを特徴とする請求項1 記載の真空マイクロ素子。3. The vacuum micro device according to claim 1, wherein diamond is used as an emitter material. 【請求項４】 前記エミッタの先端部に向かってバンド
ギャップを広くしたことを特徴とする請求項1 記載の真
空マイクロ素子。4. The vacuum micro device according to claim 1, wherein a band gap is widened toward a tip of said emitter. 【請求項５】 第1 の基板に底部を尖鋭化した凹部を形
成する工程と、この第1 の基板上に少なくとも前記凹部
を覆う絶縁膜を形成する工程と、この絶縁膜上にバンド
ギャップを連続的に変化させたエミッタ層を形成する工
程と、このエミッタ層を前記第１の基板と第２の基板と
で挟むように前記第２の基板と前記エミッタ層を接着す
る工程と、前記第1 の基板を除去して尖鋭化されたエミ
ッタ層を被覆する絶縁膜を露出する工程と、この露出し
た絶縁膜上にゲート電極層を形成する工程と、前記尖鋭
化されたエミッタ層の頂部を被覆するゲート電極層及び
絶縁膜を順次エッチング除去する工程とを含む真空マイ
クロ素子の製造方法。5. A step of forming a concave portion having a sharpened bottom in a first substrate, a step of forming an insulating film covering at least the concave portion on the first substrate, and forming a band gap on the insulating film. Forming a continuously changed emitter layer, bonding the second substrate and the emitter layer such that the emitter layer is sandwiched between the first substrate and the second substrate, Removing the substrate of Step 1 to expose an insulating film covering the sharpened emitter layer, forming a gate electrode layer on the exposed insulating film, and removing the top of the sharpened emitter layer. A step of sequentially etching and removing the gate electrode layer and the insulating film to be covered. 【請求項６】 前記バンドギャップを連続的に変化させ
たエミッタ層を形成する工程は、基坂温度を連続的に減
少することにより行うことを特徴とする請求項５記載の
真空マイクロ素子の製造方法。6. The method according to claim 5, wherein the step of forming the emitter layer in which the band gap is continuously changed is performed by continuously reducing the base temperature. Method.