JPH11143504A - プログラマブルコントローラ - Google Patents

プログラマブルコントローラ

Info

Publication number
JPH11143504A
JPH11143504A JP30560297A JP30560297A JPH11143504A JP H11143504 A JPH11143504 A JP H11143504A JP 30560297 A JP30560297 A JP 30560297A JP 30560297 A JP30560297 A JP 30560297A JP H11143504 A JPH11143504 A JP H11143504A
Authority
JP
Japan
Prior art keywords
interlock
instruction
rung
flag
mcr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30560297A
Other languages
English (en)
Inventor
Takashi Moriuchi
孝 森内
Shinji Uematsu
伸治 植松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP30560297A priority Critical patent/JPH11143504A/ja
Publication of JPH11143504A publication Critical patent/JPH11143504A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Safety Devices In Control Systems (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】 【課題】 ファームウェアの負担を軽減しながらインタ
ロックの入れ子構造の数を増加する。 【解決手段】 プログラマブルコントローラは、第1の
ラングの入力条件AがOFFし且つ第11のラングにお
ける入力条件KがONすると、第1のMC命令を実行し
てMCフラグをONすると共に、当該第1のMC命令の
識別番号をMCレジスタに格納する。このインタロック
のオン状態では、通常の命令及びMC命令を実行するこ
とはない。また、第7,第9のラングにおける第3,第
2のMCR命令はMCレジスタに記憶された識別番号と
異なることから、当該MCR命令を実行することはな
い。そして、第11のラングにおける第1のMCR命令
の識別番号はMCレジスタに記憶されている識別番号と
一致するので、MCR命令を実行してMCフラグをOF
Fすることによりインタロックをオフする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、共通母線間に接続
されたラングに対応したプログラムを順に実行すると共
に、インタロックがオンした状態ではインタロックに関
するラング以外のラングに対応したプログラムを非実行
とするインタロック機能を備えたラダー形式のプログラ
マブルコントローラに関する。
【0002】
【従来の技術】従来より、プログラマブルコントローラ
では、設備を安全に動作させるためにインタロック機能
を備えたものが供されている。つまり、インタロック開
始命令とインタロック終了命令とにはさまれた間におい
ては、インタロックがオンとなり、それらの間の出力が
オフとなる。
【0003】ここで、インタロックは複数段の入れ子構
造で使用することが可能となっており、インタロック開
始命令とインタロック終了命令との外側にインタロック
開始命令とインタロック終了命令とを配置することがで
きるもので、外側に位置するインタロック開始命令によ
りインタロックがオンした状態では、内側に位置するイ
ンタロック開始命令は無効化される。
【0004】この場合、インタロックを複数段の入れ子
構造で利用する際の一般的手法としては、インタロック
開始命令を実行する場合はスタックメモリを確保し、イ
ンタロック番号をスタック上に退避させた状態でインタ
ロックをオンすると共に、インタロック終了命令の実行
時にはインタロック開始命令と正しい対応が取れている
かをチェックしながらスタックの復帰動作を行うことに
よりインタロックをオフするようにしていた。
【0005】図8は従来のインタロック開始命令である
マスタコントロール命令(以下、MC命令)の動作を示
している。この図8において、プログラマブルコントロ
ーラは、MC命令を実行するときは、インタロック番号
をスタックに退避処理すると共に、入力条件がOFFし
ていること(有効となっていること)を確認してから、
共通母線をOFFすることによりインタロックをオンす
る(図10参照)。
【0006】また、図9はインタロック終了命令である
マスタコントロールリセット命令(以下、MCR命令)
の動作を示している。この図9において、インタロック
番号をスタックから復帰してから、入れ子の整合性をチ
ェックし、OKであれば、入力条件がOFFしている
(有効となっていること)を確認してから共通母線をO
NすることによりインタロックをOFFする(図10参
照)。
【0007】
【発明が解決しようとする課題】ところで、近年、ユー
ザのインタロック回路は設備が高度化するほど複雑にな
り、インタロックも何重もの入れ子構造が必要になる場
合がある。
【0008】しかしながら、上記構成のものでは、使用
できるインタロックの個数に制約があるため、複雑で動
作の分りにくいプログラムで記述する必要があるなどの
問題があった。つまり、複数のインタロックを区別する
番号をファームウェアにて管理していたため、上記スタ
ックエリアも含めファームウェアの負荷が大きくなって
処理速度が低下してしまう。このため、プログラマブル
コントローラを高速で動作させるには、ファームウェア
の負荷を小さくすることが必要となり、入れ子構造の個
数を制限しなくてはならなかった。
【0009】本発明は上記事情に鑑みてなされたもの
で、その目的は、ファームウェアの負担を軽減しながら
インタロックの入れ子の個数を増加することができるプ
ログラマブルコントローラを提供することにある。
【0010】
【課題を解決するための手段】請求項1の発明によれ
ば、プログラマブルコントローラは、共通母線間に接続
されたラングに対応したプログラムを順に実行する。
【0011】さて、インタロック開始命令を実行する場
合にインタロックフラグにインタロックがオフしている
ことが記憶されていたときは、このインタロック開始命
令は有効であるので、インタロックフラグにインタロッ
クがオンしたことを記憶すると共にインタロックレジス
タに当該インタロック開始命令の識別番号を記憶する。
従って、プログラマブルコントローラは、以降のラング
に対応したプログラムを非実行とする。
【0012】ここで、インタロックが複数段の入れ子構
造で設定されている場合は、有効となったインタロック
開始命令以降のインタロック開始命令の実行時において
は、インタロックフラグにはインタロックがオンしてい
ることが記憶されているので、インタロック開始命令が
実行されることはない。
【0013】また、インタロックがオンした状態でイン
タロック終了命令を実行する場合は、インタロックフラ
グにインタロックがオンしていることを確認してからイ
ンタロックレジスタに記憶されている識別番号が当該イ
ンタロック終了命令の識別番号と一致するかを確認す
る。
【0014】この場合、インタロックをオンしたインタ
ロック開始命令と対になっていないインタロック終了命
令の識別番号はインタロックレジスタに記憶されている
識別番号と異なるので、当該インタロック終了命令を実
行することはない。
【0015】そして、インタロックをオンしたインタロ
ック開始命令と対になっているインタロック終了命令の
識別番号はインタロックレジスタに記憶されている識別
番号と一致するので、インタロックフラグにインタロッ
クがオフしたことを記憶する。従って、インタロックが
オフするので、以降においてはラングに対応したプログ
ラムが実行される。
【0016】請求項2の発明によれば、インタロックに
関するラングに対応したプログラムを専用のマイクロコ
ンピュータにより実行するようにしたので、インタロッ
クに関するプログラムの実行時間、ひいてはプログラム
全体の処理速度を高めることができる。
【0017】請求項3の発明によれば、インタロックに
関するラングに対応したプログラムの一部を論理回路で
実行するようにしたので、ソフト的に実行する構成に比
較して、全体の処理速度を高めることができる。
【0018】
【発明の実施の形態】以下、本発明の一実施例を図1乃
至図6を参照して説明する。図2はプログラマブルコン
トローラのハードウェアをブロック図で示している。こ
の図2において、メインCPU1は、外部バス2を通じ
て入力したユーザプログラムをPC用カスタムマイクロ
コンピュータ3(以下、PC用カスタムマイコンと称す
る)に出力すると共に、PC用カスタムマイコン3から
送られてきたユーザプログラムをファームウェア用RO
M4に記憶されたインタプリタ用プログラムに基づいて
解析することにより出力制御或いは演算処理を実行す
る。
【0019】PC用カスタムマイコン3は、インタロッ
クに関するラングに対応したプログラムを処理するため
に専用に設計製作されたマイクロコンピュータであり、
EEPROM5に記憶されたユーザプログラムから読取
ったラングに対応したプログラムがインタロックに関す
るものであると判断したときは当該プログラムを自己で
処理すると共に、ユーザプログラムから読取ったラング
に対応したプログラムがインタロックに関する命令以外
の命令であったときは当該プログラムをメインCPU1
に転送することによりファームウェア用ROM4に記憶
されたインタプリタ用プログラムに基づいて解析する。
また、メインCPU1は、ユーザプログラムを実行する
際は必要に応じてPC用カスタムマイコン3を介してユ
ーザデータをRAM6に一時的に記憶する。
【0020】ここで、PC用カスタムマイコン3は1ビ
ットのMCフラグ7(インタロックフラグに相当)及び
16ビットのMCレジスタ8(インタロックレジスタに
相当)を備えて構成されている。MCフラグ7とはイン
タロックのオンオフ状態を記憶するもので、MCフラグ
7に「1」が記憶されているときはインタロックはオン
状態であり、MCフラグ7に「0」が記憶されていると
きはインタロックはオフ状態であることを示している。
また、MCレジスタ8は、インタロックをオンしたイン
タロック開始命令の識別番号を記憶するためのものであ
る。一方、PC用カスタムマイコン3にはインタロック
に関するラングに対応したプログラムの一部を実行する
ための論理回路が搭載されている。
【0021】図3はMC命令を実行する条件が成立した
かを判定するための論理回路を示している。この図3に
おいて、論理回路9における入力条件格納レジスタ10
のデータ入力端子Dには入力条件(ONの場合は1、O
FFの場合は0)が与えられる。また、MCフラグ格納
レジスタ11のデータ入力端子DにはMCフラグ7のレ
ベル(ONの場合は1、OFFの場合は0)が与えられ
ている。そして、アンド回路12の一方の負論理入力端
子には入力条件格納レジスタ10の出力端子Qが接続さ
れ、他方の負論理入力端子にはMCフラグ格納レジスタ
11の出力端子Qが接続されている。
【0022】この場合、入力条件格納レジスタ10及び
MCフラグ格納レジスタ11はクロック信号の入力タイ
ミングで入力端子Dのレベルを出力端子Qから出力す
る。また、アンド回路12は両方の負論理入力端子の入
力レベルがローレベルの状態でハイレベル信号を出力す
る。そして、PC用カスタムマイコン3は、アンド回路
12の出力がハイレベル状態でMC命令を実行する。
【0023】図4はMCR命令を実行する条件が成立し
たかを判定するための論理回路を示している。この図4
において、論理回路13における入力条件格納レジスタ
14のデータ入力端子Dには入力条件(ONの場合は
1、OFFの場合は0)が与えられる。また、MCフラ
グ格納レジスタ15のデータ入力端子DにはMCフラグ
7のレベル(ONの場合は1、OFFの場合は0)が与
えられている。そして、アンド回路16の一方の正論理
入力端子には入力条件格納レジスタ14の出力端子Qが
接続され、他方の正論理入力端子にはMCフラグ格納レ
ジスタ15の出力端子Qが接続されている。
【0024】この場合、入力条件格納レジスタ14及び
MCフラグ格納レジスタ15はクロック信号の入力タイ
ミングで入力端子Dのレベルを出力端子Qから出力す
る。また、アンド回路16は両方の正論理入力端子の入
力レベルがハイレベルの状態でハイレベル信号を出力す
る。そして、PC用カスタムマイコン3は、アンド回路
16の出力がハイレベル状態でMC命令の識別番号の比
較処理へ移行する。
【0025】図1はラダープログラムの一例を簡略化し
て示している。この図1において、ラダープログラムは
共通母線間を接続する第1〜第12のラングから構成さ
れており、各ラングの処理内容は以下に示すようになっ
ている。
【0026】(1)第1のラング……入力条件AのOF
F状態で第1のMC命令を実行する。この第1のMC命
令の識別番号は「0001」である。 (2)第2のラング……入力条件BのON状態で第1の
命令を実行する。 (3)第3のラング……入力条件CのOFF状態で第2
のMC命令を実行する。この第2のMC命令の識別番号
は「0008」である。 (4)第4のラング……入力条件DのON状態で第2の
命令を実行する。 (5)第5のラング……入力条件EのOFF状態で第3
のMC命令を実行する。この第3のMC命令の識別番号
は「0003」である。 (6)第6のラング……入力条件FのON状態で第3の
命令を実行する。
【0027】(7)第7のラング……入力条件GのON
状態で第3のMCR命令を実行する。この第3のMCR
命令の識別番号は「0003」である。 (8)第8のラング……入力条件HのON状態で第4の
命令を実行する。 (9)第9のラング……入力条件IのON状態で第2の
MCR命令を実行する。この第2のMCR命令の識別番
号は「0008」である。 (10)第10のラング……入力条件JのON状態で第
5の命令を実行する。 (11)第11のラング……入力条件KのON状態で第
1のMCR命令を実行する。この第1のMCR命令の識
別番号は「0001」である。 (12)第12のラング……入力条件LのON状態で第
6の命令を実行する。
【0028】ここで、MC命令とはインタロック開始を
指示するための命令であり、MCR命令とはインタロッ
ク終了を指示するための命令である。これらのMC命令
とMCR命令とは対で用いられるようになっており、対
に設定されたMC命令とMCR命令とは同一の識別番号
を設定するようになっている。この場合、インタロック
機能を有効化するには、同一の識別番号のMC命令及び
MCR命令を実行するようにそれらの入力条件を成立さ
せる必要があり、このような入力条件の成立状態では、
同一の識別番号のMC命令及びMCR命令の間ではさま
れたMC命令及びMCR命令に関するラングを除いたラ
ングは非処理となり、回路出力(命令に対応した出力)
はOFFされる。
【0029】尚、上記ラダープログラムは、実際にはE
EPROM5にユーザプログラムとして変換された状態
で記憶されるもので、そのユーザプログラムを解析する
ことによりラダープログラムを実行するようになってい
る。
【0030】次に上記構成の作用について説明する。プ
ログラマブルコントローラのPC用カスタムマイコン3
は、ユーザプログラムから読取った第1〜第12のラン
グ対応したプログラムを順に繰返して実行している。
【0031】この場合、PC用カスタムマイコン3は、
ラングに対応したプログラムがインタロックに関するM
C命令若しくはMCR命令の場合は当該ラングに対応し
たプログラムを自己で処理し、それ以外のラングに対応
したプログラムについてはメインCPU1に転送するこ
とにより当該メインCPU1で処理するようになってい
る。
【0032】さて、PC用カスタムマイコン3は、ユー
ザプログラムからMC命令若しくはMCR命令を読取っ
たときは、当該MC命令若しくはMCR命令を実行する
か否かを次のように判断するようになっている。
【0033】図5はPC用カスタムマイコン3がMC命
令を実行するか否かの判断処理を示している。即ち、入
力条件がOFFで且つMCフラグ7がONかを判断し、
それらを満足したときにMC命令を実行することにより
MCフラグ7をONすると共にMCレジスタ7に当該M
C命令の識別番号を格納する。
【0034】この場合、上記判断は、図3に示した論理
回路9により行うようになっているので、PC用カスタ
ムマイコン3は、アンド回路12からハイレベル信号が
出力されているかを確認するだけでMC命令を実行する
か否かを瞬時に判断することができる。
【0035】一方、図6はPC用カスタムマイコン3が
MCR命令を実行するか否かの判断処理を示している。
即ち、入力条件がONで且つMCフラグ7がONでさら
にMCレジスタ8がMCRの識別番号と一致するかを判
断し、それらを満足したときにMCR命令を実行するこ
とによりMCフラグ7をOFFする。
【0036】ここで、図1に示すラダープログラムにお
いて、第1のラングの入力条件A,第3のラングの入力
条件C,第5のラングの入力条件EがONの状態では、
PC用カスタムマイコン3は、インタロックをオンする
ことはないので、第1〜第12のラングにおいてMC命
令及びMCR命令以外に関するラングに対応したプログ
ラムをメインCPU1に転送すると共に、MC命令及び
MCR命令に関するラングに対応したプログラムを自己
で処理している。以上の動作により、プログラマブルコ
ントローラは、入力条件に応じて第1〜第6の命令を順
に実行している。
【0037】さて、図1のラダープログラムにおいて、
3段の入れ子構造のインタロック条件が全て成立したと
する。つまり、第1のラングの入力条件A、第3のラン
グの入力条件C、第5のラングの入力条件EがOFFす
ると共に、第7のラングの入力条件G、第9のラングの
入力条件I、第11のラングの入力条件KがONしたと
する。
【0038】まず、PC用カスタムマイコン3は、ユー
ザプログラムから第1のラングに対応したプログラムを
読取る。ここで、第1のラングに対応したプログラムは
インタロックに関するMC命令であるので、PC用カス
タムマイコン3は、第1のラングを処理する。
【0039】MC命令の動作を示す図5において、PC
用カスタムマイコン3は、第1のラングの入力条件Aが
OFFであったときはMCフラグ7がOFFしているか
を判断する。このとき、MCフラグ7がOFFしていた
ときは、このインタロック条件は有効(最も外側に位置
するMC命令)であると判断し、MCフラグ7をONす
ることによりインタロックをオンする。
【0040】続いて、MCレジスタ8にMC番号をセッ
トする。つまり、MCレジスタ8にMCフラグ7をON
した第1のMC命令の識別番号である「0001」をセ
ットする。
【0041】続いて、PC用カスタムマイコン3は、ユ
ーザプログラムから第2のラングに対応したプログラム
を読取る。このとき、第2のラングに対応したプログラ
ムはインタロックに関するプログラムではないので、当
該プログラムをメインCPU1に転送することなく無効
化する。
【0042】続いて、PC用カスタムマイコン3は、ユ
ーザプログラムから第3のラングに対応したプログラム
を読取る。このとき、第3のラングに対応したプログラ
ムはMC命令であるので、図5に示す処理を実行する。
【0043】この場合、PC用カスタムマイコン3は、
入力条件CがOFFであっても、MCフラグ7はONし
ているので、インタロックは既にオンしていると判断
し、第2のMC命令を実行することはない。
【0044】続いて、PC用カスタムマイコン3は、ユ
ーザプログラムから第4のラングに対応したプログラム
を読取る。このとき、第4のラングに対応したプログラ
ムはインタロックに関するものではないことから、当該
プログラムをメインCPU1に転送することなく無効化
する。同様にして、第5,第6のラングが処理されるこ
とはない。
【0045】そして、PC用カスタムマイコン3は、ユ
ーザプログラムから第7のラングに対応したプログラム
を読取る。このとき、第7のラングに対応したプログラ
ムはインタロックに関するMCR命令であるので、PC
用カスタムマイコン3は、第7のラングを処理する。
【0046】MCR命令の動作を示す図6において、P
C用カスタムマイコン3は、入力条件GがONしている
かを判断してから、MCフラグ7がONしているかを判
断する。
【0047】この場合、上記の判断は、図4に示した論
理回路が行うので、PC用カスタムマイコン3は、アン
ド回路12からハイレベル信号が出力されているかを確
認するだけでMCR命令を実行するか否かを瞬時に判断
することができる。
【0048】続いて、PC用カスタムマイコン3は、M
Cレジスタ8の記憶内容がMCRの識別番号と一致する
かを判断する。この場合、MCレジスタ8には第1のM
C命令の識別番号である「0001」が記憶されている
ので、両者の識別番号は一致することはなく、これによ
りインタロックをオフすることはない。同様にして、P
C用カスタムマイコン3は、第8〜第10のラングを処
理することはない。
【0049】そして、ユーザプログラムから第11のラ
ングに対応したプログラムを読込んだときは、図6に示
すMCR命令において、入力条件KがONし且つMCフ
ラグ7がONし、さらにMCレジスタ8に記憶された識
別番号「0001」が当該第1のMCR命令の識別番号
と一致するので、MCフラグ7をOFFする。これによ
り、インタロックがオフされる。以上の動作の結果、第
1のMC命令と第1のMCR命令とではさまれた第1〜
第6の命令が非実行とされる。
【0050】そして、最も外側に位置するインタロック
が解除されたときは、第1のラングにおける入力条件A
がONで且つ第11のラングにおける入力条件KがOF
Fとなる。このとき、第1のMC命令及び第1のMCR
命令が実行されないのに対して、第2のMC命令及び第
2のMCR命令が実行されるようになる。従って、第2
のMC命令と第2のMCR命令とではさまれた第2〜第
4の命令が非実行とされる。
【0051】同様にして、最も外側に位置するインタロ
ックが解除されたときは、第1のラングにおける入力条
件A、第3のラングにおける入力条件CがONで且つ第
9のラングにおける入力条件I、第11のラングにおけ
る入力条件KがOFFとなる。このとき、第1,第2の
MC命令及び第1,第2のMCR命令が実行されないの
に対して、第3のMC命令及び第3のMCR命令が実行
されるようになる。従って、第3のMC命令と第3のM
CR命令とではさまれた第3の命令が非実行とされる。
【0052】ところで、インタロックの入れ子が可能な
数はMCレジスタ8の記憶容量により決定される。つま
り、MCレジスタ8のビット数が8ビットの場合は、2
(256)個の入れ子が可能となる。また、MCレジ
スタ8のビット数が16ビットの場合は、216(=6
5536)個の入れ子が可能となる。尚、図7は本発明
の動作をMCフラグ7及びMCレジスタ8と関連させて
概略的に示している。
【0053】上記実施例のものによれば、1ビットのM
Cフラグ7及び複数ビットのMCレジスタ8を設け、イ
ンタロックのオンオフ状態を記憶するMCフラグ7及び
インタロックをオンしたMC命令の識別番号を記憶する
MCレジスタ8に基づいてインタロックをオンオフする
ようにしたので、従来のようにインタロック用のスタッ
クメモリ(図10参照)を用いる構成に比較して、メモ
リを増大させることなく入れ子構造が可能な段数を大幅
に増大することができる。
【0054】また、PC用カスタムマイコン3によりユ
ーザプログラムのうちインタロックに関するラングに対
応したプログラムを実行するようにしたので、メインC
PU1により全てのプログラムを実行する構成に比較し
て、全体の処理を高速化することができる。
【0055】さらに、インタロックに関するラングに対
応したプログラムの一部を簡単な論理回路9,13で実
行するようにしたので、ソフト的に判断する構成に比較
して、処理の一層の高速化を図ることができる。
【0056】本発明は、上記実施例にのみ限定されるも
のではなく、次のように変形または拡張できる。PCカ
スタムマイコン3は、MC命令の入力条件がONで且つ
MCR命令の入力条件がOFFのときにインタロックを
オンするように構成してもよい。MC命令或いはMCR
命令の実行するための入力条件としては1個のオンオフ
に限らず、複数のオンオフを組合わせた論理が成立した
場合としてもよい。
【図面の簡単な説明】
【図1】本発明の一実施例におけるラダープログラムを
示す図
【図2】全体の構成を示す概略図
【図3】MC命令の実行条件が成立したかを判断するた
めの論理回路図
【図4】MCR命令の実行条件が成立したかを判断する
ための論理回路図
【図5】MC命令の実行内容を示すフローチャート
【図6】MCR命令の実行内容を示すフローチャート
【図7】インタロック動作を説明するための模式図
【図8】従来例におけるMC命令の実行条件を示すフロ
ーチャート
【図9】MCRの実行条件を示すフローチャート
【図10】インタロック動作を説明するための模式図
【符号の説明】
1はメインCPU、2はPC用カスタムマイコン、7は
MCフラグ(インタロックフラグ)、8はMCレジスタ
(インタロックレジスタ)である。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 共通母線間に接続されたラングに対応し
    たプログラムを順に実行すると共に、インタロックがオ
    ンした状態ではインタロックに関するラング以外のラン
    グに対応したプログラムを非実行とするインタロック機
    能を備えたラダー形式のプログラマブルコントローラに
    おいて、 インタロックのオン状態を記憶するインタロックフラグ
    と、 インタロックをオンしたインタロック開始命令の識別番
    号を記憶するインタロックレジスタとを備え、 インタロック開始命令と当該インタロック命令と対とな
    るインタロック終了命令とに同一の識別番号を設定し、 インタロック開始命令を実行する場合に前記インタロッ
    クフラグにインタロックがオフしていることが記憶され
    ていたときは当該インタロックフラグにインタロックを
    オンしたことを記憶すると共に前記インタロックレジス
    タに当該インタロック開始命令の識別番号を記憶し、イ
    ンタロック終了命令を実行する場合に前記インタロック
    フラグにインタロックがオンしていることが記憶され且
    つ前記インタロックレジスタに記憶されている識別番号
    が当該インタロック終了命令の識別番号と一致していた
    ときは前記インタロックフラグにインタロックをオフし
    たことを記憶することを特徴とするプログラマブルコン
    トローラ。
  2. 【請求項2】 インタロックに関するラングに対応した
    プログラムを専用のマイクロコンピュータにより実行す
    ることを特徴とする請求項1記載のプログラマブルコン
    トローラ。
  3. 【請求項3】 インタロックに関するラングに対応した
    プログラムの一部を論理回路で実行するようにしたこと
    を特徴とする請求項1または2記載のプログラマブルコ
    ントローラ。
JP30560297A 1997-11-07 1997-11-07 プログラマブルコントローラ Pending JPH11143504A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30560297A JPH11143504A (ja) 1997-11-07 1997-11-07 プログラマブルコントローラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30560297A JPH11143504A (ja) 1997-11-07 1997-11-07 プログラマブルコントローラ

Publications (1)

Publication Number Publication Date
JPH11143504A true JPH11143504A (ja) 1999-05-28

Family

ID=17947131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30560297A Pending JPH11143504A (ja) 1997-11-07 1997-11-07 プログラマブルコントローラ

Country Status (1)

Country Link
JP (1) JPH11143504A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009181443A (ja) * 2008-01-31 2009-08-13 Omron Corp 産業用コントローラ用機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009181443A (ja) * 2008-01-31 2009-08-13 Omron Corp 産業用コントローラ用機器

Similar Documents

Publication Publication Date Title
US7286885B2 (en) Safety programmable logic controller
CN110677402B (zh) 一种基于智能网卡的数据整合方法及装置
EP2930574B1 (en) Programming assist device for programmable logic controller program and programming assist method for the program
JPH06162228A (ja) データフロープロセッサ装置
US4550369A (en) Apparatus and method for processing macroinstructions and microinstructions
JPH11143504A (ja) プログラマブルコントローラ
US5604842A (en) Fuzzy reasoning processor and method, and rule setting apparatus and method
JPH10240522A (ja) 演算装置
CN110161835A (zh) 用于计算安全关键的***中的数据模型的方法和装置
JPH06149626A (ja) 電子制御装置
JP2005092621A (ja) 電子制御装置
US5534799A (en) Compact flag control circuit capable of producing a zero flag in a short time
JP3008890B2 (ja) 処理制御装置
JPH0337201B2 (ja)
JPS6116334A (ja) デ−タ処理装置
JPH0731527B2 (ja) プログラマブルコントロ−ラ
JP4258826B2 (ja) ファンクションブロックの変数設定方法
JP3013619B2 (ja) プログラマブル・コントローラ
JPS63195735A (ja) 命令実行方式
JPH03129531A (ja) 制御装置
JPH0226252B2 (ja)
JPS6218054B2 (ja)
JPH0492965A (ja) ベクトル命令処理方式
JPH1091537A (ja) マイクロコンピュータ
JPS5947328B2 (ja) シ−ケンスコントロ−ラ