JPH11142722A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】 【課題】回路の実装面積の縮小を達成しながら、ＩＣ内
で行われるアナログ演算をＩＣの温度変化に依存しない
ように正確に行って、簡単かつ低コスト、高性能の半導
体集積回路を提供する。 【解決手段】ディジタル演算処理を行なうための、発振
回路１１を含むディジタル回路ブロック（熱源部２０）
と、ディジタル回路ブロックが形成された半導体集積回
路基板上に形成され、焦点調節に関連するＡＦ信号処理
回路を含み、アナログ演算処理を行なうアナログ回路ブ
ロック（アナログ微少信号処理部２１）と、ＡＦ信号処
理回路の近傍に設けられ、半導体集積回路基板の温度を
測定する温度測定回路７ａ、７ｂとを具備し、ＡＦ信号
処理回路とクロック発振回路とを、半導体集積回路基板
の対角線方向において互いに離間配置すると共に、測温
結果に応じてディジタル回路ブロックがアナログ回路ブ
ロックの出力を補正する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体集積回路に関
し、特に、カメラに利用することが可能な半導体集積回
路に関するものである。

【０００２】

【従来の技術】従来より、カメラなどの携帯用機器の電
子回路には微小な信号を扱い、測距や測光を行うアナロ
グ演算機能を有するＩＣ回路や、フィルムの巻き上げや
レンズ駆動を正確に行うためのメカ駆動用のドライバＩ
Ｃ回路に加え、これらを制御するワンチップマイコンな
どの演算制御回路を集積回路（ＩＣ）として利用するこ
とが多い。これは、できるだけ実装面積を縮小して機器
を小型化するためで、この方向をさらに押し進めて、こ
れらの異なる機能の回路を同一のＩＣ上に構成すること
によって、さらなる小型化や低コスト化を押し進めよう
という動きもある。

【０００３】しかし、これらの各回路は、扱う電流や周
波数が異なるため、同一のチップ上に構成することによ
って距離が近接し、一方の回路が熱源となり、もう一方
の敏感な回路に悪影響を与えることがあった。

【０００４】このような半導体集積回路の一例として、
例えば測距用の回路がある。赤外線発光ダイオード（Ｉ
ＲＥＤ）より発するパルス状の赤外光をレンズにて集光
して被写体に向けて投光し、このＩＲＥＤより一定の基
線長だけ離れて位置するＰＳＤ（半導***置検出素子）
にて被写体からの反射光を受光し、その受光位置に応じ
た出力電流に基づいて被写体の距離を測定するアクティ
ブ三角測距方式の測距装置が知られている。この場合、
ＩＲＥＤを発光させる電流はアンペアオーダーであるの
に対し、ＰＳＤの信号はマイクロアンペア、ナノアンペ
アのオーダーであり、ＩＲＥＤ駆動用のドライブ回路が
熱源となって、ＰＳＤの信号の増幅や演算に悪影響を与
える場合があった。

【０００５】また、低コストな汎用ＣＭＯＳプロセスに
より、ＣＰＵ及び周辺装置からなるマイクロコンピュー
タと同一半導体チップ上に構成された測距装置が特開平
６−３４７２６３号公報や、特開平９−２０３６０９号
公報に開示されており、上記ＰＳＤの信号のような微小
信号が、デジタル演算回路の高周波演算に伴う発熱によ
って、さらなる悪影響を受ける可能性が高まっている。
また特開昭６３−１９８８１８号公報には測距データの
傾き、シフト量をＥＥＰＲＯＭを用いて補正する方法が
開示されている。

【０００６】

【発明が解決しようとする課題】ＰＳＤは、入射光の位
置に従って変化する二つの出力信号電流を出力するが、
これらの出力信号電流をそれぞれＩＮ、ＩＦとすると、
特開平６−３４７２６３号公報に開示されているように
以下の式で表される関係が成立する。

【０００７】

【数１】

【０００８】従って、上記比演算を行うことにより１／
Ｌを求め、測距データを得ることができる。ところで、
ＰＳＤの出力信号電流ＩＮ、ＩＦは非常に微小な電流の
ため、増幅してから信号処理する必要がある。そこで一
般には、電流増幅率βのアンプで信号を増幅して、ＰＳ
Ｄの出力信号電流をそれぞれ電流増幅した後に比演算を
行うことが多い。このアンプがＩＣ内の温度の偏りによ
って、その増幅率にも偏りを生じた場合、これが上記Ｉ
Ｎ、ＩＦの各々で異なり、それぞれがβ１、β２に変化
したとすると、比演算は以下の式となる。

【０００９】 １／Ｌ ＝ Ｋ・β１・ＩＮ／（β１・ＩＮ＋β２・ＩＦ） …（２） （Ｋは比例定数） 上式から明らかなように、一対のアンプの電流増幅率β
１とβ２の整合性が悪いと、上記比出力は１／Ｌに対す
るリニアリティが劣化することとなり測距精度が劣化し
てしまう。

【００１０】たとえば、β２／β１＝１．５とすると、
上記式（２）の関係は図１３に示すように、理想の特性
Ａに対してＢで示されるようにリニアリティが劣化す
る。リニアリティに対する保証値はβ２／β１＝約０．
５である。このように、アナログ演算回路には、電流増
幅時や、圧縮や伸張といった演算時に温度の影響を受け
ることが多い。

【００１１】前記した特開昭６３−１９８８１８号公報
は、こうしたアナログ演算の結果が設計値から外れた時
の補正技術について開示しているが、ＩＣ内の温度変化
による影響については何ら開示していない。

【００１２】本発明はこのような課題に着目してなされ
たものであり、その目的とするところは、熱源となる回
路と微小な信号を扱うアナログ演算回路とを同一チップ
上に構成して回路の実装面積の縮小を達成しながら、Ｉ
Ｃ内で行われるアナログ演算をＩＣの温度変化に依存し
ないように正確に行って、簡単かつ低コスト、高性能の
半導体集積回路を提供することにある。

【００１３】

【課題を解決するための手段】上記の目的を達成するた
めに、第１の発明に係る半導体集積回路は、ディジタル
演算処理を行なうための、クロック発振回路を含むディ
ジタル回路ブロックと、上記ディジタル回路ブロックが
形成された半導体集積回路基板上に形成され、焦点調節
に関連するＡＦ信号処理回路を含み、アナログ演算処理
を行なうアナログ回路ブロックと、上記ＡＦ信号処理回
路の近傍に設けられ、上記半導体集積回路基板の温度を
測定する測温回路とを具備し、上記ＡＦ信号処理回路と
上記クロック発振回路とを、上記半導体集積回路基板の
対角線方向において互いに離間配置すると共に、測温結
果に応じて上記ディジタル回路ブロックが上記アナログ
回路ブロックの出力を補正する。

【００１４】また、第２の発明に係る半導体集積回路
は、高いクロック周波数で駆動されるディジタル演算回
路または大電流を流すドライバ回路を含む熱源と、微弱
な電気信号を処理するアナログ演算回路とを同一の半導
体基板上に形成した半導体集積回路において、上記熱源
と上記アナログ演算回路とを離間配置すると共に、上記
半導体基板上に複数の温度検出回路を設け、これら温度
検出回路の出力に応答して、上記アナログ演算回路の出
力を補正する補正手段を具備する。

【００１５】また、第３の発明に係る半導体集積回路
は、アナログ演算処理部を制御し、発熱回路を有するデ
ィジタル回路と、上記ディジタル回路が形成された半導
体集積回路基板上に形成されたアナログ演算回路と、上
記アナログ演算回路と上記発熱回路との間に設けられ、
上記半導体集積回路基板の温度を測定する複数の測温回
路とを具備し、上記測温回路出力に基づいて上記半導体
集積回路基板上の温度勾配を検知して、この検知結果に
応じて、上記ディジタル回路が上記アナログ演算回路の
出力を補正する。

【００１６】

【発明の実施の形態】まず、本発明の実施形態の概略を
説明する。本実施形態の半導体集積回路は、高い周波数
で演算を行うデジタル演算回路、または大電流を流すド
ライバ回路等からなる熱源回路と、微小な電気信号を増
幅、演算するアナログ演算回路を同一チップ上に有する
ＩＣ回路に関するものであって、上記熱源回路と上記ア
ナログ演算回路の間を離間して配置したり、温度検出回
路を設け、その出力結果によって、上記アナログ演算回
路の出力を補正することによって、チップ上の温度の変
化や偏りによらず、正しいアナログ演算を行なえるよう
にしたものである。

【００１７】上記離間の方法としては、四角いＩＣチッ
プ内で、最も距離を離して配置できる対角線上の一方に
上記熱源回路を、他の一方に上記アナログ演算回路を配
置し、補正方法としては、同一チップ上に複数の温度検
出回路を配置し、これらの出力を利用してデジタル演算
を行い、アナログ回路の温度誤差を補正する。

【００１８】以下、図面を参照して本発明の実施形態を
詳細に説明する。まず、第１実施形態を説明する。図１
（ａ）は本発明の第１実施形態が適用されるカメラ用Ｉ
Ｃ２２の構成を示す図であり、アナログ微少信号処理部
２１と、熱源部２０とに大別される。アナログ微少信号
処理部２１は、測距（ＡＦ）回路や測光（ＡＥ）回路８
等のアナログ演算回路と、リモコン受光回路９等のアナ
ログ信号処理回路とからなるアナログ回路ブロックであ
る。

【００１９】また、熱源部２０は、ＩＲＥＤ１に接続さ
れたＩＲＥＤドライバ２、モーター１３ａに接続された
モータードライバ１３等に電流を供給する大電流制御部
１２及び、発振回路１１の発振周波数に基づいてデジタ
ル処理を行う演算制御部１０からなるデジタル回路ブロ
ックである。

【００２０】測光回路８には測光用のフォトダイオード
８ａが、リモコン受光回路９にはリモコン信号受光用の
フォトダイオード９ａが接続されている。これらの素子
はＩＣ内に温度勾配があると誤動作する可能性がある
が、回路を小さい部分に収納することによって温度勾配
の影響を小さくすることが可能なので、ここでは、測距
回路を例にとって本実施形態の作用と効果について説明
する。

【００２１】測距回路は、ＰＳＤ３の出力信号電流Ｉ
Ｎ、ＩＦの増幅を行うアンプ４ａ、４ｂ等からなり、図
１（ｂ）に示すようなバイポーラトランジスタのベース
電流とコレクタ電流との間のβ倍の増幅関係を利用して
増幅を行なう。このようにβ倍で増幅された信号は、Ａ
／Ｄ変換手段６によってデジタル値に変換され、演算制
御回路１０で前述の割り算を行い、距離を算出する。

【００２２】しかし、バイポーラトランジスタの電流増
幅率βの温度依存性が大きいことと、アンプ４ａ、４ｂ
は熱源部２０からの距離が異なる位置に設けられている
ので各アンプ４ａ、４ｂでの温度は異なり２つの電流増
幅率βにアンバランスが生じてしまう。したがって、単
純に割り算を行うだけでは正確な測距が出来ない。

【００２３】そこで、第１実施形態では、カメラ用ＩＣ
２２上の両アンプ４ａ、４ｂの近傍に温度測定回路７
ａ、７ｂを配置し、演算制御部１０が図２に示すような
フローに従って測距を行なう。

【００２４】すなわち、測距に先立ってまず、ＩＮ側の
アンプ４ａと、ＩＦ側のアンプ４ｂの温度ＴＦ、ＴＮを
それぞれ測定する（ステップＳ１、Ｓ２）。次に、ＩＲ
ＥＤ１を被写体に向けて投光し、被写体からの反射光を
ＰＳＤ３で受光して得られた出力信号電流ＩＮ、ＩＦを
アンプ４ａ、４ｂで増幅する。この増幅により得られた
βＩＮ、βＩＦを演算制御部１０に入力する（ステップ
Ｓ３）。演算増幅部１０では、βＩＮをＴＮで補正して
常温での値に換算することにより補正値βＩＮ１を得る
（ステップＳ４）。同様にして、βＩＦをＴＦで補正し
て常温での値に換算することにより補正値βＩＦ１を得
る（ステップＳ５）。次に、上記した（１）式に基づい
て被写体までの距離を計算する（ステップＳ６）。

【００２５】ここで、βの温度依存性はＩＣのプロセス
によって理論的に定まっているので、補正係数をあらか
じめ記憶手段１４に記憶しておき、演算時にこれを参照
して得られた信号を常温に換算して補正する。この補正
後、前述の割り算を行なうことにより、回路内の温度上
昇の有無にかかわらず正確な距離測定が可能となる。

【００２６】上記した第１実施形態によれば、高精度か
つ小型、低コストのＡＦカメラが設計できる。なお、演
算制御回路１０は、ここではＣＭＯＳプロセスにより形
成することを想定しており、したがって本実施形態のＩ
Ｃは、バイポーラトランジスタとＣＭＯＳトランジスタ
とからなるＢｉ−ＣＭＯＳ構成となる。また、ここでは
熱源部２０としてドライバ回路以外に演算制御回路１０
をも含めているが、演算制御回路１０を別ＩＣにしても
よい。この場合は、熱源部２０としてドライバ回路のみ
を想定し、微小信号とパワー系を併せ持つバイポーラＩ
Ｃとして構成することが可能である。

【００２７】以下に本発明の第２実施形態を説明する。
図３は本発明の第２実施形態を説明するための図であ
る。図３（ａ）は、微小な電流をアナログ処理するＡＦ
回路と、モーター１３ａを駆動するドライバ回路等を熱
源として有するＩＣの例であり、ディジタル演算処理部
はワンチップマイコン（ＣＰＵ）１０として別のチップ
上に設けられている。したがって、カメラ用ＩＣ２２は
バイポーラプロセスにより形成可能である。

【００２８】図３（ａ）に示すように、カメラ用ＩＣ２
２は同一チップ上に、ＰＳＤ３の出力を増幅するアンプ
４ａ、４ｂと、温度測定回路７ａ、７ｂと、モータード
ライバやＩＲＥＤドライバに電流を供給するための大電
流制御部等からなる熱源部２０とを具備する。第２実施
形態では温度測定回路７ａ、７ｂがアンプ４ａ、４ｂの
近傍に設けられていないものとする。

【００２９】アンプ４ａ、４ｂは電流信号を対数圧縮回
路によって電圧に変換する機能を内蔵し、この圧縮特性
は大きな温度特性を有する。この電流／電圧変換は、図
３（ｂ）に示すように、電流ＩＦをダイオードに流した
時に電圧ＶＦに変換される特性を利用するもので、 ＶＦ＝ＶＴ・ｌｎ（ＩＦ／ＩＳ） という関係が成り立つ。ここで、ＶＴはサーマル電圧で
あり、ＩＳは逆方向飽和電流であり、ＩＣのプロセスに
よって決まる定数である。

【００３０】このＶＦは、ＩＦを対数変換した形になっ
ているので、両チャンネルの差をとる（減算する）こと
によって、割り算を行なうことができる。例えば、ＶＦ
１−ＶＦ２をＣＰＵ１０で計算することにより、ＶＴ・
ｌｎ（ＩＦ１／ＩＦ２）を求めることができ、これによ
ってＩＦの比に依存した信号が得られる。

【００３１】一般に、このＶＦについては、温度Ｔに対
し、 ｄＶＦ／ｄＴ＝−１．８ｍＶ／℃ という温度特性を示すことが知られている。したがっ
て、使用時における常温からのずれや、両アンプ間の温
度差等がわかれば、補正が可能である。

【００３２】上記したように、第２実施形態では第１実
施形態とは異なり、アンプ４ａ、４ｂの近傍に温度測定
回路７ａ、７ｂが配置できない場合を想定しており、こ
こでは、温度測定回路７ａ、７ｂは、熱源部２０から異
なる距離Ｄ１、Ｄ２の位置に配置されている。そこで、
第２実施形態では、これらの位置の温度差から熱勾配を
求め、この勾配、△Ｔ／（Ｄ１−Ｄ２）から、熱源部２
０からＤ３、Ｄ４の距離にある各アンプ４ａ、４ｂの温
度Ｔ３、Ｔ４を予測する。そして、この予測した温度Ｔ
３、Ｔ４に基づいてアンプ４ａ、４ｂの出力を補正して
距離を求める。

【００３３】図３（ｃ）のステップＳ１１〜Ｓ１８はこ
のときの処理フローを示している。ここで、ステップＳ
１６、Ｓ１７の補正時には上記温度特性を利用する。例
えば一方のアンプが３５℃の場合、常温２５℃の設計値
に対し、１８ｍＶ低い値となっているので、この分だけ
加算して計算すれば正しい値での演算ができ、正確な測
距が可能となる。また両アンプの温度差がわかれば、そ
の差分相当だけ一方のアンプ出力に加減算して、ＣＰＵ
１０が上記減算を行えばよい。

【００３４】以下に本発明の第３実施形態を説明する。
図４は本発明の第３実施形態を説明するための図であ
る。この実施形態はＣＭＯＳプロセスによりマイコンの
同一チップ上にＡＦ回路を形成したものである。

【００３５】図４に示すように、プリアンプ回路１１
８、測距演算回路１１９、積分リセット・逆積分回路１
２０、補正回路１２１、投光回路１１１、測距装置全体
を制御するＣＰＵおよび周辺装置からなるマイクロコン
ピュータ（以下マイコン）１０の他に、本実施形態の特
徴である温度測定用の測温回路（ＴＮ、ＴＦ）１０７
が、１つの半導体基板（チップ）上に設けられている。
ここで、測温回路１０７は、プリアンプ回路１１８と測
距演算装置１１９の近傍に配置されている。また、ＥＥ
ＰＲＯＭ９はマイコン１０と通信することが可能で、測
距データ調整値等を測距装置毎に記憶させることができ
る。

【００３６】まず、マイコン１０の端子Ｔ１からの発光
信号により、投光回路１１１を動作させ、投光回路１１
１が外付けされたパワートランジスタ１１２をオン、オ
フする。このパワートランジスタ１１２の動作によっ
て、ＩＲＥＤ１１３で発光されたパルス光は投光レンズ
１１４により集光されて、被写体距離ａに位置する被写
体１１５に照射される。前記被写体１１５で反射された
反射光は、前記投光レンズ１１４から基線長Ｌを隔てて
配置された受光レンズ１１６を介し、その焦点距離ｆＪ
の位置に配置された半導***置検出素子（ＰＳＤ）１１
７上の受光面に結像される。

【００３７】ＣＭＯＳでの電流増幅は困難なので、一対
の増幅ＮＰＮトランジスタ１２９、１２９ａが外付けさ
れており、これに接続されたプリアンプ回路１１８はＰ
ＳＤ１１７のそれぞれのＮＣＨ、ＦＣＨ端子から出力さ
れた出力信号電流を検出する。

【００３８】測距演算回路１１９は前記検出された出力
信号電流から被写体の距離情報を求める。積分リセット
・逆積分回路１２０はこの演算出力に対してＡＤ変換を
行い、測距データＴ６としてマイコン１０に出力する。
補正回路１２１はマイコン１０の制御信号Ｄ０〜Ｄ３、
Ｄ０ａ〜Ｄ３ａに応じて、プリアンプ回路１８に作用し
て、測距情報のリニアリティを補正する。上記各回路は
マイコン１０からの制御信号Ｔ２〜Ｔ５によりその動作
が制御される。

【００３９】図５は図４に示すプリアンプ回路１１８の
詳細な構成を示す図である。ＰＳＤ１１７のＮＣＨ端
子、ＦＣＨ端子のそれぞれに対応する各プリアンプ回路
の構成は全く同じであるのでここではＮＣＨ端子側の構
成についてのみ説明する。

【００４０】このプリアンプ回路１１８は帰還部と背景
光除去部とからなる。帰還部は、ＰＳＤ１１７のＮＣＨ
端子から出力される信号電流をベースに入力し、それぞ
れのエミッタより電流増幅率β倍の信号増幅電流を出力
する増幅用ＮＰＮトランジスタ１２９と、オペアンプ１
３１、ＰＭＯＳトランジスタ１３２、電流源１３３、電
圧源１９０、及び後述する補正回路１２１の一部である
ＮＭＯＳトランジスタ１８０とからなり、ＰＳＤ１１７
のＮＣＨ端子の電圧と、電圧源１９０の出力電圧ＶＳと
を等しい電位にする。

【００４１】また、背景光除去部は、前記信号増幅電流
をエミッタに流し込み、エミッタより対数圧縮信号を得
るＭＯＳ構造に形成された信号圧縮用寄生ＰＮＰトラン
ジスタ１３５と、オペアンプ１３６と、基準電位用ＰＮ
Ｐトランジスタ１３７と、電流源１３４と等しい電流値
を有する電流源１３８と、ＮＭＯＳトランジスタ１３９
と、ホールドコンデンサ１４０と、抵抗１４１とからな
り、ＰＳＤ１１７の出力信号に含まれる背景光成分を除
去する。

【００４２】上記信号圧縮用寄生ＰＮＰトランジスタ１
３５としては、汎用のＣＭＯＳプロセスの構造において
寄生的に形成されるＰＮＰトランジスタを使用する。こ
れは、例えば図６に示すように、Ｐ型シリコン基板上に
ＣＭＯＳ構造のトランジスタを形成した場合に、Ｐ＋拡
散層をエミッタ、Ｎウェル領域をベース、Ｐ型シリコン
基板をコレクタとする縦型寄生バイポーラＰＮＰトラン
ジスタである。

【００４３】次にプリアンプ回路１１８のＮＣＨ端子側
の動作について説明する。まず被写体１１５に投光する
前に背景光除去部による背景光除去動作を行う。マイコ
ン１０のＴ４端子のＬレベルの信号によりオペアンプ１
３６をオンして、信号圧縮用寄生ＰＮＰトランジスタ３
５が接続されたオペアンプ１３６の非反転入力と、電流
源１３８とＰＮＰトランジスタ１３７により形成される
基準電位となる反転入力とが等しい電位になるように帰
還ループを構成する。

【００４４】これにより信号圧縮用寄生ＰＮＰトランジ
スタ１３５には電流源１３４と等しい電流しか流れ込ま
ず、ＰＳＤ１１７の出力端子の背景光成分の電流Ｉｃｏ
ｎｓｔをＮＭＯＳトランジスタ１３９のドレインより吸
い込み、抵抗１４１を介してＧＮＤに排出して背景光成
分を除去する。

【００４５】例えば、オペアンプ１３６の非反転入力端
子の電位が反転入力端子の電位よりも高いときには、オ
ペアンプ１３６の出力は上昇し、ＮＭＯＳトランジスタ
１３９のドレインより、より多くの電流を吸い込む。こ
れにより電流増幅用トランジスタ１２９のべースに流れ
込む電流は減少し、エミッタから流れ出す電流も減少す
るので、信号圧縮用寄生ＰＮＰトランジスタ１３５に流
れる電流も減少して、オペアンプ１３６の非反転入力端
子の電位は低下する。オペアンプ１３６の反転入力端子
の電位が非反転入力端子の電位よりも高いときには、全
く逆の動作を行う。なお電流増幅用ＮＰＮトランジスタ
１２９のベース電流ＩＢとエミッタ電流ＩＥには以下の
関係がある。

【００４６】

【数２】

【００４７】βは電流増幅用トランジスタの電流増幅率
で５０〜２００程度の値をとる。背景光除去動作のとき
は電流増幅用ＮＰＮトランジスタ１２９には電流源３３
の電流Ｉ ＢＩＡＳ １が流れるので、この時の電流増
幅用ＮＰＮトランジスタ１２９のベース電流ＩＢは以下
の式で表わされる。

【００４８】 ＩＢ ＝ Ｉ ＢＩＡＳ １／β …（４） またこの時の信号圧縮用寄生ＰＮＰトランジスタ１３５
のエミッタ電位ＶＥは、電流源１３４の電流値をＩ Ｂ
ＩＡＳ ２とすると、以下のようになる。 ＶＥ ＝ＶＴ・ｌｎ（Ｉ ＢＩＡＳ ２／ＩＳ） …（５） （ＶＴ：熱電圧、ＩＳ：逆方向飽和電流） 次にマイコン１０のＴ４端子信号をＨレベルにしてオペ
アンプ１３６をオフし、被写体１１５に対してＩＲＥＤ
１１３より投光し、被写体１１５からの反射光をＰＳＤ
１１７で受光する信号検出動作を行う。

【００４９】オペアンプ１３６がオフすることにより上
記背景光除去の帰還ループは遮断され、ＮＭＯＳトラン
ジスタ１３９のゲート電位はホールドコンデンサ１４０
により保持されるため、ＮＭＯＳトランジスタ１３９の
ドレインより吸い込む電流値に変化はなく、背景光成分
の電流Ｉｃｏｎｓｔを継続して吸い込む。従ってＰＳＤ
１１７より出力される信号成分電流Ｉｓｉｇは全て電流
増幅用ＮＰＮトランジスタ１２９のベースに流れ込む。

【００５０】これによって、信号検出動作時の電流増幅
用ＮＰＮトランジスタ１２９のベース電流は信号成分電
流ｌｓｉｇ分だけ増加する。電流増幅用ＮＰＮトランジ
スタ１２９は信号成分電流Ｉｓｉｇを増幅するので、エ
ミッタ電流はβ・Ｉｓｉｇ分だけ増加する。

【００５１】この増加分の電流β・ＩｓｉｇはＰＭＯＳ
トランジスタ１３２のソースに流れ込み、ＮＭＯＳトラ
ンジスタ１８０のソースより信号圧縮用寄生ＰＮＰトラ
ンジスタ１３５のエミッタに流れ込む。従って、信号圧
縮用寄生ＰＮＰトランジスタ１３５のエミッタ電位ＶＥ
は信号成分電流β・Ｉｓｉｇを対数圧縮した電位だけ上
昇する。

【００５２】

【数３】 またＦＣＨ端子側に出力される信号電流をＩβａ・Ｉｓ
ｉｇａ、とすると、ＦＣＨ端子側の信号圧縮用寄生ＰＮ
Ｐトランジスタ１３５ａの出力ＶＥａは、

【００５３】

【数４】

【００５４】ＮＣＨ端子側、ＦＣＨ端子側の信号圧縮用
寄生ＰＮＰトランジスタ１３５、１３５ａのエミッタ電
位ＶＥ、ＶＥａはバッファ１４２、１４２ａを介して、
測距演算回路１１９に入力される。

【００５５】図７は、上記した測距演算回路１１９の構
成を示す図であり、差動ペアを構成するＰＭＯＳトラン
ジスタ１５０、１５１と、この差動ペアをバイアスする
電流源１５２とを有し、ＰＭＯＳトランジスタ１５０の
ドレイン電流に対してカレントミラーを構成し、これと
等しい測距演算電流出力Ｉ ＥＮをＮＭＯＳトランジス
タ１５４のドレイン電流として出力するＮＭＯＳトラン
ジスタ１５３、１５４とを有する。ＮＭＯＳトランジス
タ１５４のドレインはＭＯＳスイッチ１５５を介して、
積分コンデンサ１５６に接続されている。

【００５６】ここで前記ＰＭＯＳトランジスタ１５０、
１５１の差動ペアはサブスレッショルド領域で動作する
ように設定するために、電流源１５２の比較的微小な定
電流ＩＫでバイアスされている。サブスレッショルド領
域はＭＯＳトランジスタのゲート電圧をしきい値電圧Ｖ
ｔｈ以下の弱い反転状態でＭＯＳトランジスタを動作さ
せた時の動作領域であり、この時のＭＯＳトランジスタ
のＶ ＧＳ−ＩＤ特性は図８に示すように、ほぼバイポ
ーラトランジスタのＶ ＢＥ−ＩＣ特性に近い特性を示
すことが知られている。

【００５７】従って、ゲート−ソース間電圧Ｖ ＧＳと
ドレイン電流Ｉ ＤＳの関係を簡略化して以下の式とす
る。 Ｖ ＧＳ ＝ ＶＴ・ｌｎ （Ｉ ＤＳ） …（８） 差動構成のＰＭＯＳトランジスタ１５０、１５１の各ゲ
ートには、前記プリアンプ回路１１８のバッファ１４
２、１４２ａの出力がそれぞれ入力される。ＰＭＯＳト
ランジスタ１５０、１５１のゲート−ソース間電圧をそ
れぞれＶ ＧＳ１、Ｖ ＧＳ２とすると、バッファの出
力はそれぞれＶＥ、ＶＥａであるから以下の式が成立す
る。

【００５８】 Ｖ ＧＳ１ ＋ ＶＥａ ＝ Ｖ ＧＳ２ ＋ ＶＥ …（９） この関係に基づいて、測距演算電流Ｉ ＥＮを求めると、 ＶＴ・ｌｎ（Ｉ ＥＮ＋ＶＴ・ｌＮ（ＩＦ／ＩＳ）＝ ＶＴ・ｌｎ（ＩＫ−Ｉ ＥＮ）＋ＶＴ・ｌＮ（ＩＮ／ＩＳ） …（１０） ＶＴ・ｌｎ（ＩＦ／ＩＮ）＝ ＶＴ・ｌＮ（（ＩＫ−Ｉ ＥＮ）／Ｉ ＥＮ）…（１１） Ｉ ＥＮ＝（ＩＮ／（ＩＮ＋ＩＦ））・ＩＫ …（１２） そして、ＭＯＳスイッチ１５５は投光時にオン、非投光
時にオフし、投光回毎に前記測距演算電流Ｉ ＥＮが積
分コンデンサ１５６に積分される。

【００５９】図９は、上記した積分リセット・逆積分回
路１２０の構成を示す図である。この積分リセット・逆
積分回路１２０はオペアンプ１５７と、バッファ１５８
と、逆積分回路１５９と、逆積分の許容、禁止を行うＭ
ＯＳスイッチ１６０と、基準電圧回路１６１と、オペア
ンプとコンパレータの切り換えを行うＭＯＳスイッチ１
６２と、から構成されている。

【００６０】前記ＭＯＳスイッチ１６０はマイコンの制
御端子Ｔ５によって制御され、一連の投光制御前には制
御端子Ｔ５の出力はＬレベルであって、ＭＯＳスイッチ
１６０はオフ状態となる。またＭＯＳスイッチ１６２も
マイコンの制御端子Ｔ３によって制御されてオン状態と
なり、オペアンプ１５７とバッファ１５８とから構成さ
れるいわゆるボルテージフォロワが負帰還動作を行う。
従って、積分コンデンサ１５６は基準電圧回路１６１の
出力である定電圧ＶＨに固定されて、リセットされる。

【００６１】一連の投光動作が開始されるとともにＴ３
端子はＬレベルになり、ＭＯＳトランジスタ１６２はオ
フし、前記帰還ループが切断されるのでオペアンプ１５
７は判定電圧をＶＨとするコンパレータとして動作す
る。

【００６２】そして、一連の投光が終了し積分コンデン
サ１５６には測距演算出力が積分されている状態とな
る。ここでマイコン１０はＴ５端子の信号をＬレベルか
らＨレベルに変更すると、ＭＯＳスイッチ１６０がオン
して逆積分が開始されるとともに、カウントが開始され
る。

【００６３】そして、逆積分開始からの時間経過ととも
に、積分コンデンサ１５６の電位は上昇し、オペアンプ
１５７の非反転入力端子の電位ＶＨを越え、その結果コ
ンパレータとして動作しているオペアンプ１５７の出力
はＬレベルに変化する。このオペアンプ１５７の出力は
マイコン１０のＴ６端子に接続されており、マイコンは
逆積分開始からＴ６端子の電位がＨレベルからＬレベル
に変化するまでの時間をカウントすることにより、前記
測距演算出力のＡＤ変換を実行する。

【００６４】次に図５に戻り補正回路１２１について説
明する。補正回路１２１は、前記プリアンプ回路１１８
内の、ドレインとゲートをショートしたＮＭＯＳトラン
ジスタ１８０と、このＮＭＯＳトランジスタ１８０とゲ
ート及びソースがそれぞれ共通に接続されてカレントミ
ラーを構成するＮＭＯＳトランジスタ１８１、１８２、
１８３、１８４と、前記ＮＭＯＳトランジスタ１８１、
１８２、１８３、１８４のそれぞれのドレインと電源の
間に挿入されるＭＯＳスイッチ１８５、１８６、１８
７、１８８とから構成されている。これらのＭＯＳスイ
ッチはマイコン１０からの制御信号Ｄ０、Ｄ１、Ｄ２、
Ｄ３により独立して制御することができる。

【００６５】ここでＮＭＯＳトランジスタ１８１、１８
２、１８３、１８４はＮＭＯＳトランジスタ１８０に対
して、ゲートのサイズを変更してあり、それぞれのドレ
イン電流はＮＭＯＳトランジスタ１８０のドレイン電流
に対し、×１／１６，×１／８，×１／４，×１／２と
なるように設定されている。

【００６６】従って、信号圧縮用寄生ＰＮＰトランジス
タ１３５のエミッタに流れ込む電流ＩＬを以下のように
補正することができる。 ＩＬ＝ β・Ｉｓｉｇ・（１＋（１／１６）・Ｄ０＋（１／８）・Ｄ１十（１／４）・ Ｄ２＋（１／２）・Ｄ３） （Ｄ０、Ｄ１、Ｄ２、Ｄ３は０または１） …（１３） 例えばＮＣＨ端子の電流増幅トランジスタ１２９の電流
増幅率β１がＦＣＨ端子の電流増幅トランジスタ１２９
ａの電流増幅率β２に比較して＋２５％の差を有すると
する。この時マイコン１０は、ＦＣＨ端子の補正回路１
２１ａに対して、Ｄ０ａ〜Ｄ３ａを制御してＭＯＳスイ
ッチ１８７ａをオンさせ、対数圧縮用寄生ＰＮＰトラン
ジスタ１３５ａに流す電流ＩＬａを＋２５％増加させ
る。

【００６７】 ＩＬａ ＝ β２・Ｉｓｉｇ ＋ ０．２５・β２・ＩＳＩＧ ＝ １・２５・β２・Ｉｓｉｇ …（１４） このように調整することにより、前記アンプや測距演算
の温度に基づく電流増幅率の差によって生ずるリニアリ
ティを補正することができる。つまり、マイコン１０は
測距に先立って、測温回路１０７の出力をモニタし、そ
の結果にしたがって上記ＳＷ１８５〜１８８（１８５ａ
〜１８８ａ）を制御する。例えば、ＦＣＨ端子側が発熱
した時には、先の圧縮特性より、信号圧縮用寄生ＰＮＰ
トランジスタ１３５ａの電位が下がるので、その時の温
度上昇にしたがって、ＳＷを切り替えて電流を追加す
る。また、温度が低い場合には、ＮＣＨ端子側の電流を
増やしてバランスをとる。

【００６８】このように本実施形態では、アナログ回路
を含むＣＭＯＳプロセスのワンチップマイコンの例とし
ているが、補正をデジタル演算ではなく、アナログ的に
行なう点に特徴がある。

【００６９】温度と補正量が製品ごとに異なる場合は、
カメラの組立て時に、熱源回路を作動させてＩＣを発熱
させ、組立て工場において、ＮＣＨ端子とＦＣＨ端子の
プリアンプ回路１１８の出力およぴ測温回路１０７の出
力をモニターして、両端子の出力のバランスをとるよう
に、または実際の測距データと理想的測距データの差を
キャンセルするようにＤ０〜Ｄ３、Ｄ０ａ〜Ｄ３ａ信号
を調整し、このデータをカメラ内のＥＥＰＲＯＭ９に記
憶させて、測距を行う毎にこのデータを設定により補正
するようにすればよい。

【００７０】図１０は本実施形態の動作を示すタイミン
グチャートであり、図１１は前記タイミングチャートを
実現するためのマイコンのプログラムを示すフローチャ
ートである。

【００７１】以下、本実施形態の動作をこのタイミング
チャート及びフローチャートを参照しながら説明する。
まず、各端子の初期設定を行い（ステップＳ１０１）、
Ｔ３をＨレベル、Ｔ１、Ｔ２、Ｔ４、Ｔ５をＬレベルに
設定する。この時、マイコンの端子Ｔ３のＨレベルの信
号により積分コンデンサ１５６のリセットが行われる。

【００７２】次にマイコンのＴ３端子をＨレベルからＬ
レベルにして積分リセットを解除する（ステップＳ１０
２）。これにより測距演算出力が積分コンデンサ１５６
に積分可能となる。次に投光回数Ｎを１６に設定し（ス
テップＳ１０３）、マイコン端子Ｔ４の信号をＬレベル
からＨレベルにして背景光ホールド状態にする（Ｓ１０
４）。そしてマイコンの端子Ｔ１の信号をＬレベルから
ＨレベルにしてＩＲＥＤ１１３を発光させ（ステップＳ
１０５）、６０μｓｅｃ間待機し（ステップＳ１０
６）、その後端子Ｔ２の信号をＬレベルからＨレベルに
して積分状態にする（ステップＳ１０７）。この端子Ｔ
２の信号がＨレベルの間だけ測距演算出力ＩＥＮが積分
コンデンサ５６に積分される。

【００７３】次に前記端子Ｔ２の信号をＨレベルからＬ
レベルにして積分を停止し（ステップＳ１０９）、端子
Ｔ１をＬレベルにして投光を停止し（ステップＳ１１
０）、さらに端子Ｔ４をＬレベルにして、背景光ホール
ドを解除する。これにより背景光電流をバイパスするた
めの帰還ループが形成され背景光の変化に追従して背景
光電流を除去し続ける（Ｓ１１１）。

【００７４】そして１ｍｓｅｃ待機（ステップＳ１１
２）した後、回数Ｎをデクリメントする（ステップＳ１
１３）。次に回数Ｎが０になったか否かを判定し（ステ
ップＳ１１４）、投光回数がＮ＝０でないならば、ステ
ップＳ１０４に戻る。Ｎ＝０ならばステップＳ１１５に
移行する。

【００７５】そして端子Ｔ５の信号をＬレベルからＨレ
ベルにして逆積分を開始し、同時にマイコン１０内でカ
ウントをスタートさせる（ステップＳ１１６）。次に端
子Ｔ６の信号がＬレベルか否かを判定し（ステップＳ１
１７）、Ｌレベルでなければカウント値がカウントリミ
ットを越えたか否かを判定する（ステップＳ１１８）。
そして端子Ｔ６の電位がＬレベルかまたはカウント値が
リミットを越えた場合はカウントをストップする（ステ
ップＳ１１９）。次に端子Ｔ５の信号をＬレベルにし
て、逆積分を停止する（ステップＳ１２０）。そしてメ
モリＭにカウント値を格納する（ステップＳ１２１）。
以上のようにして一連の測距動作が終了して、メモリＭ
には測距演算（比演算）出力が得られる。

【００７６】このように、ＣＭＯＳプロセスで構成する
測距装置において、ＣＭＯＳプロセス構造で形成の困難
な電流増幅素子を別チップとした場合でも、温度による
リニアリティの劣化を補正可能として、測距精度を確保
することができる。

【００７７】また、上記補正回路を同一半導体基板上に
構成することによりコストアップすることなく補正回路
を構成することが可能である。また、上記記憶装置であ
るＥＥＰＲＯＭに補正データを記憶させることにより、
測距装置毎のばらつきを補正することが可能となる。

【００７８】また、このようなアナログ、デジタル混在
のＩＣでは、発熱だけでなく、ノイズの影響も考慮せね
ばならない。特にマイコンの原振を作る発振回路など
は、高周波のノイズに注意が必要で、ＩＣ上のレイアウ
トにも充分な考慮が必要である。

【００７９】以下に本発明の第４実施形態を説明する。
図１２は本発明の第４実施形態の構成を示す図である。
２２はカメラ用ＩＣであり、ＡＦ回路２１、ドライバ回
路や発振回路を含むノイズ源、熱源回路２０が設けられ
ている。１はＩＲＥＤであり、１１ａは発振回路であ
る。ＡＦ回路２１はノイズに弱く、また、ノイズ源、熱
源回路２０は、回路だけでなく、その電気信号が伝わる
ラインからもノイズや熱が発生しうるので、これらの回
路から出力される信号やこれらの回路に入力される信号
は、最短ラインでｌＣ２２の外部と接続されるようにし
た方が望ましい。

【００８０】そこで、本実施形態では、ノイズ源、熱源
回路２０をチップ２２端部のピン１ａ及び１１ｂのすぐ
近くに配置している。また、ＰＳＤからの微弱信号も、
あまり長い距離を経て増幅されると増幅前にノイズの影
響を受けやすいので、本実施形態ではＩＣ２２のピン２
１ａのすぐ近くにＡＦ回路２１を配置している。

【００８１】熱源回路２０及びＡＦ回路２１をチップ２
２端部に配置するとともに、これらをできるだけ離して
配置するには、チップ２２の対角線上の反対側にこれら
を配置するのが効果的である。

【００８２】そのため本実施形態では、高い周波数で演
算を行うデジタル演算回路、または大電流を流すドライ
バ回路等からなる熱源回路と、微小な電気信号を増幅、
演算するアナログ演算回路とを同一チップ上に形成する
にあたって、上記熱源回路と、アナログ演算回路に関連
する端子（ピン）群を各々、チップ２２上の対角線上に
配置している。このとき測距部の温度を測定するため
に、温度測定用の回路７をＡＦ回路２１に近接させて配
置する。

【００８３】さらに、定電圧源等、比較的ノイズに強い
回路を、熱源回路２０とＡＦ回路２１との間に配置する
ことにより、無駄なスペースをとることはない。さらに
図のように、配線用のアルミパターンを各回路の周囲に
巡らして接地することによって、シールド効果や放熱効
果を利用すれば、さらに高精度のアナログ演算が可能と
なる。

【００８４】以上説明したように、本実施例では、ＩＣ
のピン配置やチップ上のレイアウトを利用して、ワンチ
ップ上にデジタル、アナログを混在させながら、温度や
ノイズによる誤差の少ないアナログ演算を達成できる。

【００８５】なお、上記した具体的実施形態には以下の
ような構成の発明が含まれている。 （１）高いクロック周波数で駆動されるディジタル演算
回路または大電流を流すドライバ回路を含む熱源と、微
弱な電気信号を処理するアナログ演算回路とを同一の半
導体基板上に形成した半導体集積回路において、上記熱
源と上記アナログ演算回路とを離間配置すると共に、上
記半導体基板上に複数の温度検出回路を設け、これら温
度検出回路の出力に応答して、上記ディジタル演算回路
が当該半導体基板上の温度勾配を検知すると共に、この
検知結果に基づいて、上記アナログ演算回路の出力を補
正することを特徴とする半導体集積回路。 （２）高いクロック周波数で駆動されるディジタル演算
回路または大電流を流すドライバ回路を含む熱源と、微
弱な電気信号を処理するアナログ演算回路とを同一の半
導体基板上に形成した半導体集積回路において、上記熱
源と上記アナログ演算回路とを離間配置すると共に、上
記熱源と上記アナログ演算回路に関する端子群をそれぞ
れ上記半導体基板の対角線方向に配置することを特徴と
する半導体集積回路。 （３）同一の半導体集積回路基板上に形成されるアナロ
グ演算回路ブロックと発振ブロックとを、それぞれ上記
半導体集積回路基板の対角線方向に離間させて配置した
ことを特徴とする半導体集積回路。 （４）高いクロック周波数に応答するディジタル演算回
路と、微弱な電気信号を処理するアナログ演算回路とを
同一基板上に形成した半導体集積回路において、上記半
導体集積回路の基板の温度を検知する回路を設け、温度
検出結果に基づいて、上記ディジタル演算回路が上記ア
ナログ演算回路の出力を補正することを特徴とする半導
体集積回路。 （５）ディジタル演算処理を行なうための、クロック発
振回路を含むディジタル回路ブロックと、上記ディジタ
ル回路ブロックが形成された半導体集積回路基板上に形
成され、焦点調節に関連するＡＦ信号処理回路を含み、
アナログ演算処理を行なうアナログ回路ブロックと、上
記ＡＦ信号処理回路の近傍に設けられ、上記半導体集積
回路基板の温度を測定する測温回路と、を具備し、上記
ＡＦ信号処理回路と上記クロック発振回路とを、上記半
導体集積回路基板の対角線方向において互いに離間配置
すると共に、測温結果に応じて上記ディジタル回路ブロ
ックが上記アナログ回路ブロックの出力を補正すること
を特徴とする半導体集積回路。 （６）上記ディジタル回路ブロックは、相補型ＭＯＳ素
子にて構成され、上記アナログ回路ブロックは、上記相
補型ＭＯＳ素子に付随して形成される寄生バイポーラト
ランジスタ素子を含むことを特徴とする（５）に記載の
半導体集積回路。

【００８６】

【発明の効果】本発明によれば、熱源となる回路と微小
な信号を扱うアナログ演算回路とを同一チップ上に構成
して回路の実装面積の縮小を達成しながら、ＩＣ内で行
われるアナログ演算をＩＣの温度変化に依存しないよう
に正確に行って、簡単かつ低コスト、高性能の半導体集
積回路を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態が適用されるカメラ用Ｉ
Ｃの構成を示す図である。

【図２】演算制御部の測距動作を説明するためのフロー
チャートである。

【図３】本発明の第２実施形態を説明するための図であ
る。

【図４】本発明の第３実施形態を説明するための図であ
る。

【図５】図４に示すプリアンプの詳細な構成を示す図で
ある。

【図６】信号圧縮用寄生ＰＮＰトランジスタとして用い
られる縦型寄生バイポーラＰＮＰトランジスタの断面構
造を示す図である。

【図７】測距演算回路の構成を示す図である。

【図８】ＭＯＳトランジスタのゲート電圧をしきい値電
圧Ｖｔｈ以下の弱い反転状態で動作させた時の、ＭＯＳ
トランジスタのＶ ＧＳ−ＩＤ特性を示す図である。

【図９】積分リセット・逆積分回路の構成を示す図であ
る。

【図１０】本発明の第３実施形態の動作を示すタイミン
グチャートである。

【図１１】図１０に示すタイミングチャートを実現する
ためのマイコンのプログラムを示すフローチャートであ
る。

【図１２】本発明の第４実施形態の構成を示す図であ
る。

【図１３】従来技術において、リニアリティの劣化につ
いて説明するための図である。

【符号の説明】

１…ＩＲＥＤ、 ２…ＩＲＥＤドライバ、 ３…ＰＳＤ、 ４ａ、４ｂ…アンプ、 ６…Ａ／Ｄ変換手段、 ７ａ、７ｂ…温度測定回路、 ８…測光（ＡＥ）回路、 ９…リモコン受光回路、 １０…演算制御部（ＣＰＵ）、 １１…発振回路、 １２…大電流制御部、 １３ａ…モーター、 １３…モータードライバ、 １４…記憶手段、 ２０…熱源部、 ２１…アナログ微少信号処理部、 ２２…カメラ用ＩＣ。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ // Ｇ０１Ｂ 11/00 Ｈ０１Ｌ 27/04 Ａ Ｇ０１Ｃ 3/06

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ディジタル演算処理を行なうための、ク
   ロック発振回路を含むディジタル回路ブロックと、 上記ディジタル回路ブロックが形成された半導体集積回
   路基板上に形成され、焦点調節に関連するＡＦ信号処理
   回路を含み、アナログ演算処理を行なうアナログ回路ブ
   ロックと、 上記ＡＦ信号処理回路の近傍に設けられ、上記半導体集
   積回路基板の温度を測定する測温回路と、を具備し、 上記ＡＦ信号処理回路と上記クロック発振回路とを、上
   記半導体集積回路基板の対角線方向において互いに離間
   配置すると共に、測温結果に応じて上記ディジタル回路
   ブロックが上記アナログ回路ブロックの出力を補正する
   ことを特徴とする半導体集積回路。
2. 【請求項２】 高いクロック周波数で駆動されるディジ
   タル演算回路または大電流を流すドライバ回路を含む熱
   源と、微弱な電気信号を処理するアナログ演算回路とを
   同一の半導体基板上に形成した半導体集積回路におい
   て、 上記熱源と上記アナログ演算回路とを離間配置すると共
   に、上記半導体基板上に複数の温度検出回路を設け、こ
   れら温度検出回路の出力に応答して、上記アナログ演算
   回路の出力を補正する補正手段を具備することを特徴と
   する半導体集積回路。
3. 【請求項３】 アナログ演算処理部を制御し、発熱回路
   を有するディジタル回路と、 上記ディジタル回路が形成された半導体集積回路基板上
   に形成されたアナログ演算回路と、 上記アナログ演算回路と上記発熱回路との間に設けら
   れ、上記半導体集積回路基板の温度を測定する複数の測
   温回路と、を具備し、 上記測温回路出力に基づいて上記半導体集積回路基板上
   の温度勾配を検知して、この検知結果に応じて、上記デ
   ィジタル回路が上記アナログ演算回路の出力を補正する
   ことを特徴とする半導体集積回路。