JPH11142482A - タイミング故障診断方法及び装置 - Google Patents

タイミング故障診断方法及び装置

Info

Publication number
JPH11142482A
JPH11142482A JP9312042A JP31204297A JPH11142482A JP H11142482 A JPH11142482 A JP H11142482A JP 9312042 A JP9312042 A JP 9312042A JP 31204297 A JP31204297 A JP 31204297A JP H11142482 A JPH11142482 A JP H11142482A
Authority
JP
Japan
Prior art keywords
timing
failure
timing failure
fault
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9312042A
Other languages
English (en)
Inventor
Yoshihiro Yasue
良弘 泰江
Kazuhiro Emi
一宏 江見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9312042A priority Critical patent/JPH11142482A/ja
Priority to US09/182,428 priority patent/US6401227B1/en
Publication of JPH11142482A publication Critical patent/JPH11142482A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318328—Generation of test inputs, e.g. test vectors, patterns or sequences for delay tests

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【課題】論理回路が作成されている集積回路チップのタ
イミング故障を診断するタイミング故障診断装置に関
し、タイミング故障の診断の高速化を図ることができる
ようにする。 【解決手段】タイミング故障診断部９を設け、フェイル
情報と、タイミング故障パターンとを比較してタイミン
グ故障を診断し、タイミング故障推定素子を特定すると
共に、タイミング故障観測場所・観測時間特定部１２を
設け、診断対象の集積回路チップ１の表層でタイミング
故障を観測することができる場所及び時間の特定を行
う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、論理回路が作成さ
れている集積回路チップのタイミング故障を診断するた
めのタイミング故障診断方法及び装置に関する。
【０００２】集積回路は、微細化を進めると、タイミン
グシミュレータやスタティックタイミング解析ツールで
は制約条件を満たしているにも関わらず、実チップ上で
はタイミング故障を起こしてしまうという場合がある。
【０００３】集積回路チップに形成されているフリップ
フロップ回路やＲＡＭ等のメモリ素子のタイミング故障
により、これらメモリ素子に誤った論理値が記憶されて
しまうと、この記憶値が後段の素子に伝潘し、集積回路
チップ全体として誤った動作を行ってしまう。
【０００４】そこで、タイミング故障を起こす素子を容
易に発見し、タイミング故障の解析を迅速化し、集積回
路の設計期間の短縮化及び設計コストの低減化を図るこ
とができるタイミング故障診断方法及び装置の開発が必
要となる。
【０００５】
【従来の技術】従来、論理回路が作成されている集積回
路チップの故障診断方法として、縮退故障や短絡故障を
診断する方法や、電子ビームを使用して集積回路チップ
に形成されている配線を伝送する信号を直接観測して故
障を診断する方法が提案されている。
【０００６】
【発明が解決しようとする課題】しかし、タイミング故
障は、縮退故障や短絡故障と異なり、常に生じるとは限
らず、発生のあいまい性を考慮した解析を行う必要があ
り、このため、タイミング故障を観測する場所と時間と
を同時に特定する必要があるが、縮退故障や短絡故障を
診断する方法では、これを行うことができず、タイミン
グ故障を診断することはできない。
【０００７】また、電子ビームを使用した従来の故障診
断方法によれば、タイミング故障を診断することができ
るが、集積回路チップの表層以外の層の信号の観測は困
難であり、表層以外の層の信号を観測するためには、集
積回路チップに孔を形成しなければならず、コストが増
大してしまうという問題点があった。
【０００８】また、電子ビームを使用した従来の故障診
断方法においては、信号を観測する場所を絞り込むこと
ができず、本来的に必要でない場所の信号も観測するよ
うにしていたので、タイミング故障の特定にかなりの時
間を要し、実用化が困難であるという問題点もあった。
【０００９】本発明は、かかる点に鑑み、論理回路が作
成されている集積回路チップのタイミング故障の診断の
高速化を図ることができるタイミング故障診断方法及び
装置を提供することを第１の目的とし、論理回路が作成
されている集積回路チップに孔を形成することなく、タ
イミング故障を診断できるようにし、コストの低減化を
図り、しかも、タイミング故障の診断の高速化を図るこ
とができるタイミング故障診断方法及び装置を提供する
ことを第２の目的とする。
【００１０】
【課題を解決するための手段】本発明中、第１の発明
は、論理回路が作成されている集積回路チップのタイミ
ング故障を診断するタイミング故障診断方法であって、
テストパターンを集積回路チップの外部入力端子に与え
てフェイル情報を取得する工程と、集積回路チップに作
成されている論理回路の論理構造データ及びフェイル情
報に基づいて集積回路チップに作成されている論理回路
からタイミング故障診断対象回路を抽出する工程と、タ
イミング故障診断対象回路内のタイミング故障を生じる
可能性のある素子ごとにタイミング故障を仮定したタイ
ミング故障パターンを作成する工程と、タイミング故障
パターンとフェイル情報とを比較してタイミング故障を
診断し、タイミング故障推定素子を特定する工程とを含
んでいるというものである。
【００１１】本発明中、第１の発明によれば、フェイル
情報とタイミング故障パターンとを比較してタイミング
故障を診断し、タイミング故障推定素子を特定するとし
ているので、タイミング故障を観測すべき場所を特定の
場所に絞り込むことができる。
【００１２】本発明中、第２の発明は、第１の発明にお
いて、集積回路チップに作成されている論理回路の論理
構造データ及びフェイル情報に基づいて集積回路チップ
に作成されている論理回路からタイミング故障診断対象
回路を抽出する工程は、タイミング故障が伝播している
外部出力端子をタイミング故障診断対象回路に含める工
程と、タイミング故障が伝播している外部出力端子から
見た信号経路上の上流側の回路をタイミング故障診断対
象回路に含める工程と、タイミング故障が伝播している
外部出力端子から見た上流側の回路内の外部入力端子か
ら見た信号経路上の下流側の回路をタイミング故障診断
対象回路に含める工程とを含んでいるというものであ
る。
【００１３】本発明中、第２の発明によれば、第１の発
明と同様の作用を得ることができると共に、タイミング
故障診断対象回路を効率的に決定することができる。
【００１４】本発明中、第３の発明は、第１の発明にお
いて、タイミング故障診断対象回路内のタイミング故障
を生じる可能性のある素子ごとにタイミング故障を仮定
したタイミング故障パターンを作成する工程は、タイミ
ング故障を仮定した素子に与えられる入力データが遷移
した場合には必ずタイミング故障が生じるものと仮定し
て行われるというものである。
【００１５】本発明中、第３の発明によれば、第１の発
明と同様の作用を得ることができると共に、タイミング
故障発生の曖昧性を考慮したタイミング故障パターンを
作成することができ、タイミング故障推定素子の特定を
精度良く行うことができる。
【００１６】本発明中、第４の発明は、第１の発明にお
いて、タイミング故障診断対象回路内のタイミング故障
を生じる可能性のある素子ごとにタイミング故障を仮定
したタイミング故障パターンを作成する工程は、タイミ
ング動作に対する規格値及びマージンをテストパターン
ごとに予め測定し、タイミング故障を仮定した素子の特
定のテストパターンに対してのみ、タイミング故障が生
じるものと仮定して行われるというものである。
【００１７】本発明中、第４の発明によれば、第１の発
明と同様の作用を得ることができると共に、タイミング
故障の仮定を第３の発明の場合よりも絞り込むことがで
き、タイミング故障推定素子の特定を第３の発明の場合
よりも精度良く行うことができる。
【００１８】本発明中、第５の発明は、第１の発明にお
いて、タイミング故障診断対象回路内のタイミング故障
を生じる可能性のある素子ごとにタイミング故障を仮定
したタイミング故障パターンを作成する工程は、出力パ
ターンの期待値が論理値不定の場合には、タイミング故
障伝播出力をタイミング故障パターンから除外するよう
に行われるというものである。
【００１９】本発明中、第５の発明によれば、第１の発
明と同様の作用を得ることができると共に、タイミング
故障伝播出力を第３の発明の場合よりも絞り込むことが
でき、タイミング故障推定素子の特定を第３の発明の場
合よりも精度良く行うことができる。
【００２０】本発明中、第６の発明は、第１の発明にお
いて、タイミング故障パターンとフェイル情報とを比較
してタイミング故障を診断し、タイミング故障推定素子
を特定する工程は、タイミング故障を仮定した素子に対
応するタイミング故障パターンに含まれているタイミン
グ故障伝播出力とフェイル情報に含まれているフェイル
出力とが一致している数を、タイミング故障を仮定した
素子に対応するタイミング故障パターンに含まれている
タイミング故障伝播出力の数で除算した値をタイミング
故障推定素子を特定するための評価値として算出する工
程を含んでいるというものである。
【００２１】本発明中、第６の発明によれば、第１の発
明と同様の作用を得ることができると共に、評価値が大
きい素子ほど、タイミング故障素子である確率が大きい
素子として特定することができるので、タイミング故障
推定素子の特定を精度良く行うことができる。
【００２２】本発明中、第７の発明は、第１の発明にお
いて、タイミング故障パターンとフェイル情報とを比較
してタイミング故障を診断し、タイミング故障推定素子
を特定する工程は、タイミング故障を仮定した素子に対
応するタイミング故障パターンにのみ含まれているタイ
ミング故障伝播出力とフェイル情報に含まれているフェ
イル出力とが一致している数を、タイミング故障を仮定
した素子に対応するタイミング故障パターンにのみ含ま
れているタイミング故障伝播出力の数で除算した値と、
タイミング故障を仮定した素子に対応するタイミング故
障パターン及びタイミング故障を仮定した素子に対応す
るタイミング故障パターン以外のタイミング故障パター
ンに含まれているタイミング故障伝播出力とフェイル情
報に含まれているフェイル出力とが一致している数を、
タイミング故障を仮定した素子に対応するタイミング故
障パターン以外のタイミング故障パターンに含まれてい
るタイミング故障伝播出力の数で除算した値とを前者の
値を後者の値よりも重く重み付けを行って加算すること
により、タイミング故障推定素子を特定するための評価
値を算出する工程とを含んでいるというものである。
【００２３】本発明中、第７の発明によれば、第１の発
明と同様の作用を得ることができると共に、評価値の精
度を第４の発明の場合よりも高くすることができるの
で、タイミング故障推定素子の特定を第４の発明の場合
よりも精度良く行うことができる。
【００２４】本発明中、第８の発明は、第１の発明にお
いて、タイミング故障診断対象回路内のタイミング故障
を生じる可能性のある素子のタイミング動作に対する規
格値及びマージンを予め測定し、タイミング故障を生じ
る可能性のある素子を絞り込む工程を含んでいるという
ものである。
【００２５】本発明中、第８の発明によれば、第１の発
明と同様の作用を得ることができると共に、タイミング
故障パターンの作成時間を短くすることができる。
【００２６】本発明中、第９の発明は、第１の発明にお
いて、テストパターン、論理構造データ、タイミング故
障診断結果及びマスクデータに基づいて、集積回路チッ
プの表層の所定の位置にタイミング故障を観測する場所
を特定すると共に、タイミング故障を観測する時間を特
定する工程を含んでいるというものである。
【００２７】本発明中、第９の発明によれば、第１の発
明と同様の作用を得ることができると共に、タイミング
故障を集積回路チップの表層において観測することがで
き、集積回路チップに孔をあけて表層より下層の信号を
観測する必要がなく、かつ、特定された観測時間以外を
観測する必要がない。
【００２８】本発明中、第１０の発明は、第９の発明に
おいて、テストパターン、論理構造データ、タイミング
故障診断結果及びマスクデータに基づいて、集積回路チ
ップの表層の所定の場所にタイミング故障を観測する場
所を特定すると共に、タイミング故障を観測する時間を
特定する工程は、マスクデータに基づいて、集積回路チ
ップの表層から信号観測可能場所を抽出する工程と、タ
イミング故障診断結果に基づいてタイミング故障を仮定
する素子を選択する工程と、テストパターン及び論理構
造データに基づいてタイミング故障解析シミュレーショ
ンを行い、集積回路チップの表層の信号観測可能場所か
ら、タイミング故障を仮定する素子のタイミング故障を
観測する場所及び時間を選択するための評価値を算出す
る工程とを含んでいるというものである。
【００２９】本発明中、第１０の発明によれば、第９の
発明と同様の作用を得ることができると共に、タイミン
グ故障を観測する場所及び時間を効率的に決定すること
ができる。
【００３０】本発明中、第１１の発明は、第１の発明に
おいて、論理構造データ、フェイル情報及び集積回路チ
ップのタイミング故障の観測結果に基づいてタイミング
故障診断対象回路を再抽出する工程と、タイミング故障
診断対象回路内のタイミング故障を生じる可能性のある
素子ごとにタイミング故障を仮定したタイミング故障パ
ターンを再作成する工程と、タイミング故障パターンと
フェイル情報とを比較してタイミング故障を診断し、タ
イミング故障推定素子を再特定する工程とを含んでいる
というものである。
【００３１】本発明中、第１１の発明によれば、第１の
発明と同様の作用を得ることができると共に、タイミン
グ故障を観測する場所の再絞り込みを行い、タイミング
故障素子の確認の効率化を図ることができる。
【００３２】本発明中、第１２の発明は、論理回路が作
成されている集積回路チップのタイミング故障を診断す
るタイミング故障診断装置であって、テストパターン、
集積回路チップに作成されている論理回路の論理構造デ
ータ及びフェイル情報に基づいてタイミング故障を診断
し、タイミング故障推定素子を特定するタイミング故障
診断部を備えているというものである。
【００３３】本発明中、第１２の発明によれば、フェイ
ル情報とタイミング故障パターンとを比較してタイミン
グ故障を診断し、タイミング故障推定素子を特定するこ
とができるので、タイミング故障を観測すべき場所を特
定の場所に絞り込むことができる。
【００３４】本発明中、第１３の発明は、第１２の発明
において、タイミング故障診断部は、テストパターン、
論理構造データ及びフェイル情報に基づいて、集積回路
チップに作成されている論理回路からタイミング故障診
断対象回路を抽出し、タイミング故障診断対象回路内の
タイミング故障を生じる可能性のある素子ごとにタイミ
ング故障を仮定したタイミング故障パターンを作成する
タイミング故障パターン作成手段と、フェイル情報とタ
イミング故障パターンとを比較して、タイミング故障推
定素子を特定するために必要な評価値を算出する評価値
算出手段と、評価値に基づいてタイミング故障を診断
し、タイミング故障推定素子を特定するタイミング故障
診断手段とを備えているというものである。
【００３５】本発明中、第１３の発明によれば、第１２
の発明と同様の作用を得ることができると共に、タイミ
ング故障診断部を簡単な構成とすることができる。
【００３６】本発明中、第１４の発明は、第１２の発明
において、テストパターン、論理構造データ、タイミン
グ故障診断結果及び論理回路のマスクデータに基づい
て、集積回路チップの表層の所定の場所にタイミング故
障を観測する場所を特定すると共に、タイミング故障を
観測する時間を特定するタイミング故障観測場所・観測
時間特定部を備えているというものである。
【００３７】本発明中、第１４の発明によれば、第１２
の発明と同様の作用を得ることができると共に、集積回
路チップに孔をあけて表層より下層の信号を観測する必
要がなく、かつ、特定された観測時間以外を観測する必
要がない。
【００３８】本発明中、第１５の発明は、第１４の発明
において、タイミング故障観測場所・観測時間特定部
は、マスクデータに基づいて、集積回路チップの表層か
ら信号観測可能場所を抽出する信号観測可能場所抽出手
段と、テストパターン及び論理構造データに基づいてタ
イミング故障解析シミュレーションを行い、集積回路チ
ップの表層の信号観測可能場所から、タイミング故障を
仮定する素子のタイミング故障を観測する場所及び時間
を選択するタイミング故障解析シミュレータとを備えて
いるというものである。
【００３９】本発明中、第１５の発明によれば、第１４
の発明と同様の作用を得ることができると共に、タイミ
ング故障観測場所・観測時間特定部を簡単な構成とする
ことができる。
【００４０】本発明中、第１６の発明は、第１５の発明
において、タイミング故障診断部は、集積回路チップの
タイミング故障を観測した観測結果を入力し、タイミン
グ故障推定素子の再特定を行うというものである。
【００４１】本発明中、第１６の発明によれば、第１５
の発明と同様の作用を得ることができると共に、タイミ
ング故障の観測場所の再絞り込みを行うことができるの
で、タイミング故障素子の確認の効率化を図ることがで
きる。
【００４２】
【発明の実施の形態】図１は本発明のタイミング故障診
断装置の一実施形態の要部を診断対象の集積回路チップ
等と共に示す回路図である。
【００４３】図１中、１は論理回路が作成されている診
断対象の集積回路チップ、２は集積回路チップ１の入力
端子ＣＩＮにテストパターン（入力論理値）を与え、集
積回路チップ１の出力端子ＣＯＵＴに出力される出力パ
ターン（出力論理値）と期待値とを比較してフェイル情
報を作成する信号入出力部をなすテスタである。
【００４４】また、３は集積回路チップ１の特定された
場所の信号を直接観測することにより集積回路チップ１
のタイミング故障を観測するタイミング故障観測部をな
すＥＢテスタである。
【００４５】また、４は本発明のタイミング故障診断装
置の一実施形態であり、５はテストパターンを格納する
テストパターン格納部、６は集積回路チップ１に作成さ
れている論理回路の論理構造データを格納する論理構造
データ格納部である。
【００４６】また、７はテスタ２から出力されるフェイ
ル情報を格納するフェイル情報格納部、８はＥＢテスタ
３から出力されるタイミング故障観測結果を格納するタ
イミング故障観測結果格納部である。
【００４７】また、９はテストパターン、論理構造デー
タ及びフェイル情報を読み込み（ＥＢテスタ３でタイミ
ング故障の観測を行った場合は、タイミング故障観測結
果をも読み込み）、タイミング故障を診断し、タイミン
グ故障を起こしている素子の推定を行うタイミング故障
診断部である。
【００４８】また、１０はタイミング故障診断部９で得
られるタイミング故障診断結果を格納するタイミング故
障診断結果格納部、１１は集積回路チップ１のマスクデ
ータを格納するマスクデータ格納部である。
【００４９】また、１２はテストパターン、論理構造デ
ータ、タイミング故障診断結果及びマスクデータを読み
込んで、ＥＢテスタ３によるタイミング故障の観測場所
及び観測時間を特定するタイミング故障観測場所・観測
時間特定部である。
【００５０】図２はタイミング故障診断部９の構成を示
す回路図であり、図２中、１４はテストパターン、論理
構造データ及びフェイル情報を読み込み（ＥＢテスタ３
でタイミング故障の観測を行った場合は、タイミング故
障観測結果をも読み込み）、タイミング故障診断対象回
路を抽出し、タイミング故障診断対象回路内のタイミン
グ故障を生じる可能性のある素子ごとにタイミング故障
を仮定したタイミング故障パターンを作成するタイミン
グ故障パターン作成手段である。
【００５１】また、１５はタイミング故障パターンとフ
ェイル情報とを比較し、タイミング故障を生じる可能性
のある素子ごとに、タイミング故障推定素子を特定する
ための必要な評価値を算出する評価値算出手段、１６は
評価値算出手段１５で算出した評価値に基づいてタイミ
ング故障推定素子を特定するタイミング故障診断手段で
ある。
【００５２】図３はタイミング故障観測場所・観測時間
特定部１２の構成を示す回路図であり、図３中、１８は
マスクデータを読み込み、集積回路チップ１の表層上、
信号の観測が可能な場所の特定を行う信号観測可能場所
特定手段、１９は信号観測可能場所特定手段１８から出
力される信号観測可能場所データを格納する信号観測可
能場所データ格納部である。
【００５３】また、２０はテストパターン、論理構造デ
ータ、タイミング故障診断結果及び信号観測可能場所デ
ータを読み込み、集積回路チップ１のタイミング故障観
測場所・観測時間を特定するタイミング故障解析シミュ
レータである。
【００５４】また、２１はタイミング故障解析シミュレ
ータ２０から出力されるタイミング故障観測場所・観測
時間データを格納するタイミング故障観測場所・観測時
間データ格納部である。
【００５５】図４及び図５は本発明のタイミング故障診
断装置の一実施形態の動作（本発明のタイミング故障診
断方法の一実施形態）を分図して示すフローチャートで
ある。
【００５６】即ち、本発明のタイミング故障診断装置の
一実施形態においては、まず、タイミング故障診断部９
のタイミング故障パターン作成手段１４において、論理
構造データ及びフェイル情報が読み込まれ、集積回路チ
ップ１に作成されている論理回路からタイミング故障診
断対象回路が抽出される（ステップＳ１〜Ｓ３）。
【００５７】次に、タイミング故障パターン作成手段１
４において、タイミング故障診断対象回路内のタイミン
グ故障を生じる可能性のある素子の１個にタイミング故
障が仮定されるごとに、テストパターンが読み込まれ、
タイミング故障シミュレーションが行われ、タイミング
故障パターンが作成される（ステップＳ４〜Ｓ７）。即
ち、タイミング故障診断対象回路内のタイミング故障を
生じる可能性のある素子ごとにタイミング故障を仮定し
たタイミング故障パターンが作成される。
【００５８】次に、評価値算出手段１５において、タイ
ミング故障を仮定した素子ごとに作成されたタイミング
故障パターンとフェイル情報との比較が行われ、タイミ
ング故障推定素子を特定するに必要な評価値が算出され
た後、タイミング故障診断手段１６において、タイミン
グ故障推定素子の特定が行われる（ステップＳ８、Ｓ
９）。
【００５９】次に、タイミング故障観測場所・観測時間
特定部１２において、テストパターン、論理構造デー
タ、タイミング故障診断結果及びマスクデータが読み込
まれ、ＥＢテスタ３によるタイミング故障の観測場所・
観測時間の特定が行われる（ステップＳ１０〜Ｓ１
４）。
【００６０】次に、ＥＢテスタ３において、タイミング
観測場所・観測時間データに基づいて集積回路チップ１
のタイミング故障の観測が行われた後、タイミング故障
素子の全てを確認したか否かが判断される（ステップＳ
１６）。
【００６１】そして、タイミング故障素子の全てを確認
した場合にはタイミング故障の観測を終了し、タイミン
グ故障素子の全てを確認していない場合には、タイミン
グ故障と確認した素子をタイミング故障推定素子から除
外し（ステップＳ１７）、タイミング故障素子の全てを
確認するまで、ステップＳ１７、Ｓ１〜Ｓ１６が繰り返
される。
【００６２】図６及び図７は集積回路チップ１に作成さ
れている論理回路からのタイミング故障診断対象回路の
抽出方法を分図して示すフローチャートである。
【００６３】即ち、集積回路チップ１に作成されている
論理回路からタイミング故障診断対象回路を抽出する場
合には、まず、いずれか１個の外部出力端子について、
タイミング故障が伝播している外部出力端子であるか否
かを判断し（ステップＱ１）、タイミング故障が伝播し
ている外部出力端子の場合には、その外部出力端子をタ
イミング故障診断対象回路に含める（ステップＱ２）。
【００６４】次に、タイミング故障診断対象回路に含め
た外部出力端子から見た信号経路上の上流側の素子をタ
イミング故障診断対象回路に含め（ステップＱ３）、タ
イミング故障診断対象回路に含めた素子が外部入力端子
であるか否かを判断し（ステップＱ４）、タイミング故
障診断対象回路に含めた素子が外部入力端子となるま
で、ステップＱ１〜Ｑ４を繰り返す。
【００６５】そして、ステップＱ１又はステップＱ１〜
Ｑ４を全ての外部出力端子について行い（ステップＱ
５）、全ての外部出力端子について終了した場合には、
いずれか１個の外部入力端子について、タイミング故障
診断対象回路に含まれている外部入力端子であるか否か
を判断する（ステップＱ６）。
【００６６】判断の結果、タイミング故障診断対象回路
に含まれている外部入力端子の場合には、その外部入力
端子から見た信号経路上の下流側の素子をタイミング故
障診断対象回路に含める（ステップＱ７）。
【００６７】次に、タイミング故障診断対象回路に含め
た素子が外部出力端子であるか否かを判断し（ステップ
Ｑ８）、タイミング故障診断対象回路に含めた素子が外
部出力端子となるまで、ステップＱ７、Ｑ８を繰り返
し、そして、ステップＱ６又はステップＱ６〜Ｑ８を全
ての外部入力端子について行い（ステップＱ９）、タイ
ミング故障診断対象回路の抽出を終了する。
【００６８】図８〜図１７はタイミング故障診断部９の
動作を具体的に説明するための図であり、図８は集積回
路チップ１に作成されていると仮定する論理回路を示す
回路図である。
【００６９】図８中、２３〜２８は外部入力端子、ＤＡ
ＴＡ１、ＤＡＴＡ２は入力データ、ＣＬＫ１、ＣＬＫ２
はクロック、ＣＬＲ１、ＣＬＲ２はクリア信号、２９〜
３３はフリップフロップ回路（ＦＦ）、３４、３５はイ
ンバータ、３６〜４０は外部出力端子、ＯＵＴ１〜ＯＵ
Ｔ５は出力データである。
【００７０】図９は外部入力端子２３〜２８に与えるべ
きテストパターンの一例を示す図であり、本例では、テ
ストパターンＰ０〜Ｐ６が順に外部入力端子２３〜２８
に与えられる。
【００７１】なお、図９において、「１」は論理１、
「０」は論理０、「Ｐ」は正パルス波形を示しており、
テストパターンＰ０では、クリア信号ＣＬＲ１、ＣＬＲ
２を外部入力端子２５、２８に与え、フリップフロップ
回路２９〜３３の内部メモリを「０」にクリアしてい
る。
【００７２】図１０は図９に示すテストパターンＰ０〜
Ｐ６を外部入力端子２３〜２８に与えた場合の出力パタ
ーンの期待値を示している。なお、図１０において、
「１」は論理１、「０」は論理０を示している。
【００７３】即ち、本発明のタイミング故障診断装置を
使用する場合には、まず、例えば、図９に示すテストパ
ターンＰ０〜Ｐ６を集積回路チップ１の外部入力端子２
３〜２８に与え、その出力パターンを図１０に示す期待
値と比較し、一致しているか否かを示すフェイル情報を
利用する。
【００７４】図１１は図９に示すテストパターンＰ０〜
Ｐ６を外部入力端子２３〜２８に与え、出力パターンを
図１０に示す期待値と比較した場合に得られるフェイル
情報の例を示している。なお、図１１において、「Ｅ」
は出力パターンの論理値と期待値の論理値とが一致しな
い出力（フェイル出力）、「−」は出力パターンの論理
値と期待値の論理値とが一致した出力（正常出力）を示
している。
【００７５】図１１に示すフェイル情報からは、外部出
力端子３７にはテストパターンＰ２、Ｐ６を与えた場合
にタイミング故障が伝播し、外部出力端子３８にはテス
トパターンＰ３を与えた場合にタイミング故障が伝播
し、外部出力端子３９にはテストパターンＰ２、Ｐ５、
Ｐ６を与えた場合にタイミング故障が伝播していること
が分かる。
【００７６】そこで、タイミング故障診断部９のタイミ
ング故障パターン作成手段１４においては、まず、外部
出力端子３７がタイミング故障診断対象回路に含めら
れ、外部出力端子３７から見た信号経路上の上流側の素
子が外部入力端子となるまでタイミング故障診断対象回
路に含められる。
【００７７】次に、外部出力端子３８がタイミング故障
診断対象回路に含められ、外部出力端子３８から見た信
号経路上の上流側の素子が外部入力端子となるまでタイ
ミング故障診断対象回路に含められる。
【００７８】次に、外部出力端子３９がタイミング故障
診断対象回路に含められ、外部出力端子３９から見た信
号経路上の上流側の素子が外部入力端子となるまでタイ
ミング故障診断対象回路に含められる。
【００７９】このようにして、外部出力端子３７、３
８、３９から信号経路を遡ることによりタイミング故障
診断対象回路の抽出が行われると、図１２に破線４１で
囲むように、外部入力端子２３、２４、２５、フリップ
フロップ回路２９〜３２、インバータ３４及び外部出力
端子３７〜３９を含む回路がタイミング故障診断対象回
路として抽出されることになる。
【００８０】そこで、次に、外部入力端子２３から見た
信号経路上の下流側の素子が外部出力端子となるまでタ
イミング故障診断対象回路に含められ、次に、外部入力
端子２４から見た信号経路上の下流側の素子が外部出力
端子となるまでタイミング故障診断対象回路に含めら
れ、次に、外部入力端子２５から見た信号経路上の下流
側の素子が外部出力端子となるまでタイミング故障診断
対象回路に含められる。
【００８１】このようにして、外部入力端子２３、２
４、２５から信号の流れに沿ってタイミング故障診断対
象回路の抽出が行われると、最終的には、図１２に実線
４２で囲むように、外部入力端子２３、２４、２５、フ
リップフロップ回路２９〜３２、インバータ３４及び外
部出力端子３６〜３９を含む回路がタイミング故障診断
対象回路として抽出されることになる。
【００８２】ここに、本例においては、タイミング故障
診断対象回路４２内の同期素子であるフリップフロップ
回路２９〜３２がタイミング故障を生じる可能性のある
素子として仮定される。
【００８３】図１３はフリップフロップ回路（ＦＦ）３
０にセットアップのタイミング故障を仮定した場合のタ
イミング故障パターンの作成方法を説明するための波形
図であり、図１３（Ａ）はフリップフロップ回路３０の
クリア信号入力端子ＣＲに印加されるクリア信号、図１
３（Ｂ）はフリップフロップ回路３０のクロック入力端
子ＣＫに印加されるクロック信号、図１３（Ｃ）はフリ
ップフロップ回路３０のデータ入力端子Ｄに与えられる
データ信号を示している。なお、矢印Ｙ１、Ｙ２、Ｙ
３、Ｙ４はセットアップ時間を示している。
【００８４】また、図１３（Ｄ）はフリップフロップ回
路３０の正相出力端子Ｑから出力されるデータ、図１３
（Ｅ）は外部出力端子３７に出力される出力データＯＵ
Ｔ２を示している。
【００８５】また、図１３（Ｆ）はフリップフロップ回
路３０の正相出力端子Ｑから出力されるデータの期待
値、図１３（Ｇ）は外部出力端子３７に出力される出力
データＯＵＴ２の期待値を示している。
【００８６】また、図１３（Ｈ）はフリップフロップ回
路３０の正相出力端子Ｑに出力されるタイミング故障パ
ターン、図１３（Ｉ）は外部出力端子３７に出力される
タイミング故障パターンを示している。
【００８７】即ち、フリップフロップ回路３０は、クロ
ックＣＫの立ち上がりでフリップフロップ回路２９の出
力を取り込んでおり、フリップフロップ回路３０にタイ
ミング故障がない場合には、フリップフロップ回路３０
の正相出力端子Ｑ及び外部出力端子３７には期待値通り
の論理値を得ることができる。
【００８８】しかし、テストパターンがＰ１からＰ２に
変化する場合及びＰ５からＰ６に変化する場合には、セ
ットアップ時間が短いため、フリップフロップ回路３０
は、入力信号を正しく取り込むことができず、正相出力
端子Ｑ及び外部出力端子３７に誤った信号を伝える可能
性がある。
【００８９】これに対して、テストパターンがＰ３から
Ｐ４に変化する場合及びＰ４からＰ５に変化する場合に
は、セットアップ時間が長いので、フリップフロップ回
路３０は、入力信号を正しく取り込むことができ、正相
出力端子Ｑ及び外部出力端子３７に正しい信号を伝える
可能性が高い。
【００９０】このように、入力信号の変化に対して、必
ず、タイミング故障が生じるとは限らず、タイミング故
障の発生には曖昧性があることを考慮し、本例において
は、タイミング故障パターンは、図１３（Ｈ）、（Ｉ）
に示すように、入力信号が変化した場合には、必ず、タ
イミング故障が生じるものと仮定して作成される。
【００９１】ここに、図１４はフリップフロップ回路２
９にタイミング故障を仮定して作成したタイミング故障
パターンを示す図、図１５はフリップフロップ回路３０
にタイミング故障を仮定して作成したタイミング故障パ
ターンを示す図である。
【００９２】また、図１６はフリップフロップ回路３１
にタイミング故障を仮定して作成したタイミング故障パ
ターンを示す図、図１７はフリップフロップ回路３２に
タイミング故障を仮定して作成したタイミング故障パタ
ーンを示す図である。
【００９３】なお、これら図１４〜図１７において、
「Ｘ」は論理値不定出力、「−」は論理値が「１」又は
「０」に確定している正常出力であることを示してる。
【００９４】ここに、評価値算出手段１５においては、
タイミング故障推定素子と特定するに必要な評価値の算
出は、例えば、数１に示す式（評価値算出方法の第１
例）で行われる。
【００９５】
【数１】
【００９６】表１は、フリップフロップ回路２９〜３２
のそれぞれについて、外部出力端子でのタイミング故障
観測可能数、フェイル情報におけるフェイル出力Ｅと、
タイミング故障パターンにおける論理値不定出力Ｘとが
一致する数、評価値、順位を示した表である。
【００９７】
【表１】
【００９８】即ち、図１４に示すように、フリップフロ
ップ回路２９にタイミング故障を仮定して作成したタイ
ミング故障パターンの場合には、論理値不定出力Ｘの
数、即ち、外部出力端子３６〜３９でのタイミング故障
観測可能数は１５となる。
【００９９】また、図１５に示すように、フリップフロ
ップ回路３０にタイミング故障を仮定して作成したタイ
ミング故障パターンの場合には、外部出力端子３６〜３
９でのタイミング故障観測可能数は７となる。
【０１００】また、図１６に示すように、フリップフロ
ップ回路３１にタイミング故障を仮定して作成したタイ
ミング故障パターンの場合には、外部出力端子３６〜３
９でのタイミング故障観測可能数は３となる。
【０１０１】また、図１７に示すように、フリップフロ
ップ回路３２にタイミング故障を仮定して作成したタイ
ミング故障パターンの場合には、外部出力端子３６〜３
９でのタイミング故障観測可能数は４となる。
【０１０２】そこで、図１１に示すフェイル情報と、図
１４に示すタイミング故障パターンとを比較すると、図
１１に示すフェイル情報におけるフェイル出力Ｅと、図
１４に示すタイミング故障パターンにおける論理値不定
出力Ｘとが一致する数は６個となる。
【０１０３】また、図１１に示すフェイル情報と、図１
５に示すタイミング故障パターンとを比較すると、フェ
イル情報におけるフェイル出力Ｅと、タイミング故障パ
ターンにおける論理値不定出力Ｘとが一致する数は３個
となる。
【０１０４】また、図１１に示すフェイル情報と、図１
６に示すタイミング故障パターンとを比較すると、フェ
イル情報におけるフェイル出力Ｅと、タイミング故障パ
ターンにおける論理値不定出力Ｘとが一致する数は１個
となる。
【０１０５】また、図１１に示すフェイル情報と、図１
７に示すタイミング故障パターンとを比較すると、フェ
イル情報におけるフェイル出力Ｅと、タイミング故障パ
ターンにおける論理値不定出力Ｘとが一致する数は３個
となる。
【０１０６】したがって、フリップフロップ回路２９の
評価値は、６／１５＝０.４００、フリップフロップ回
路３０の評価値は、３／７＝０.４２９、フリップフロ
ップ回路３１の評価値は、１／３＝０.３３３、フリッ
プフロップ回路３２の評価値は、３／４＝０.７５０と
なり、フリップフロップ回路２９〜３２がタイミング故
障である確率を示す順位は、フリップフロップ回路３
２、３０、２９、３１の順に低くなる。
【０１０７】また、図１８は図８に示す論理回路に与え
るテストパターンの他の例を示す図、図１９は図１８に
示すテストパターンを使用する場合において、フリップ
フロップ回路３０にセットアップのタイミング故障を仮
定した場合のタイミング故障パターンの作成方法を説明
するための波形図である。
【０１０８】なお、図１８に示すテストパターンは、テ
ストパターンＰ０では、クリア信号ＣＬＲ１＝「０」、
ＣＬＲ２＝「０」とする以外は、図９に示すテストパタ
ーンと内容を同一とするものである。
【０１０９】このテストパターンの場合には、テストパ
ターンＰ０では、クリア信号ＣＬＲ１、ＣＬＲ２がトリ
ガされていないので、フリップフロップ回路２９〜３３
の内部メモリはクリアされず、不定な初期値がそのまま
伝わり、外部出力値ＯＵＴ２は論理値不定となってしま
う。
【０１１０】このような場合、論理値不定の原因がタイ
ミング故障なのか、期待値が論理値不定であるのか判別
できなくなり、タイミング故障推定素子の特定精度を落
とす原因となってしまう。
【０１１１】そこで、このような場合には、フリップフ
ロップ回路３０の正相出力端子Ｑも論理値不定となる
が、外部出力信号のタイミング故障パターンからは論理
値不定の信号を除外するように処理することが好適であ
る。
【０１１２】即ち、このようにする場合には、タイミン
グ故障パターンをタイミング故障を発生する可能性のあ
るパターンに絞り込むことができ、タイミング故障推定
素子の特定を精度良く行うことができる。
【０１１３】図２０はタイミング故障観測場所・観測時
間特定部１２の動作を示すフローチャートであり、タイ
ミング故障観測場所・観測時間特定部１２においては、
まず、信号観測可能場所特定手段１８において、論理構
造データ及びマスクデータが読み込まれ、信号観測可能
場所特定手段１８において、集積回路チップ１の表層上
で信号が観測可能な場所が特定される（ステップＮ１〜
Ｎ３）。
【０１１４】次に、タイミング故障解析シミュレータ２
０において、タイミング故障診断結果が読み込まれ、タ
イミング故障を仮定する素子の選択が行われ、更に論理
構造データ及びテストパターンが読み込まれ、タイミン
グ故障解析シミュレーション、即ち、タイミング故障を
仮定する素子ごとにタイミング故障を仮定して、タイミ
ング故障観測可能場所及び観測時間が算出される（ステ
ップＮ４〜Ｎ８）。
【０１１５】次に、タイミング故障を仮定する素子の全
てを選択したか否かが判断され、タイミング故障を仮定
する素子の全てを選択するまで、ステップＮ５、Ｎ８が
繰り返される（ステップＮ９）。
【０１１６】そして、算出されたタイミング故障観測場
所及び観測時間ごとにタイミング故障観測場所及び観測
時間として選択するに必要な評価値が算出された後、評
価値がソーティングされ、ソーティング結果によりタイ
ミング故障観測場所及び観測時間の選択が行われる（ス
テップＮ１０、Ｎ１１）。
【０１１７】図２１はタイミング故障観測場所及び観測
時間の選択方法を具体的に説明するための回路図であ
り、タイミング故障診断対象回路の一部分を示してい
る。
【０１１８】図２１中、４３〜４８はバッファ回路、４
９、５０はフリップフロップ回路、５１はＮＡＮＤ回
路、５２はＡＮＤ回路であり、太線５３〜５８は、集積
回路チップ１の表層にあって、信号の観測可能な場所を
示している。
【０１１９】なお、本例では、フリップフロップ回路４
９、５０の正相出力を直接的には観測不可能なため、フ
リップフロップ回路４９、５０のタイミング故障をＮＡ
ＮＤ回路５１の出力Ｘ５１又はＡＮＤ回路５２の出力Ｘ
５２で観測するとして説明する。
【０１２０】図２２はフリップフロップ回路４９にタイ
ミング故障を仮定した場合のタイミング故障解析シミュ
レーション結果の例を示す図、図２３はフリップフロッ
プ回路５０にタイミング故障を仮定した場合のタイミン
グ故障解析シミュレーション結果の例を示す図であり、
「Ｘ」は論理値不定出力（タイミング故障伝播出力）、
「−」は論理値が［１」又は「０」である正常出力を示
している。
【０１２１】ここに、本例においては、タイミング故障
解析シミュレーション結果に基づいて、タイミング故障
観測場所及び観測時間のフリップフロップ回路４９、５
０に対する評価値を数２に示す式で算出するものとす
る。
【０１２２】
【数２】
【０１２３】但し、ｉは４９又は５０、ｄＦＦｉはＦＦ
（フリップフロップ回路）ｉにタイミング故障を仮定し
た場合に、タイミング故障パターン上、論理値不定出力
Ｘが出力されている場合を１、ＦＦｉにタイミング故障
を仮定した場合に、タイミング故障パターン上、論理値
不定出力Ｘが出力されていない場合を０とするものであ
る。
【０１２４】また、分母は、タイミング故障を仮定した
全てのフリップフロップ回路４９、５０に対して、各ｄ
ＦＦｉの総和である。但し、分母の値が０となる場合
は、評価値を０とする。
【０１２５】ここに、タイミング故障観測場所がＮＡＮ
Ｄ回路５１の出力端５５、タイミング故障観測時間がテ
ストパターンＰ１を与える時間の場合、フリップフロッ
プ回路４９にタイミング故障を仮定した場合にのみ論理
値不定出力Ｘが観測可能とされている。
【０１２６】したがって、ｄＦＦ４９＝１、ｄＦＦ５０
＝０となり、タイミング故障観測場所＝ＮＡＮＤ回路５
１の出力端５５、タイミング故障観測時間＝テストパタ
ーンＰ１を与える時間とする場合のタイミング故障観測
場所及び観測時間のフリップフロップ回路４９に対する
評価値は１となる。
【０１２７】また、タイミング故障観測場所がＮＡＮＤ
回路５１の出力端５５、タイミング故障観測時間がテス
トパターンＰ２を与える時間の場合、フリップフロップ
回路４９にタイミング故障を仮定した場合においても、
フリップフロップ回路５０にタイミング故障を仮定した
場合においても、論理値不定出力Ｘが観測可能とされて
いる。
【０１２８】したがって、ｄＦＦ４９＝１、ｄＦＦ５０
＝１となり、タイミング故障観測場所＝ＮＡＮＤ回路５
１の出力端５５、タイミング故障観測時間＝テストパタ
ーンＰ２を与える時間とする場合のタイミング故障観測
場所及び観測時間のフリップフロップ回路５０のタイミ
ング故障に対する評価値は０.５となる。
【０１２９】このようにして、フリップフロップ回路４
９、５０に対するタイミング故障観測場所及び観測時間
の評価値を算出すると、表２及び表３に示すようにな
る。
【０１３０】
【表２】
【０１３１】
【表３】
【０１３２】即ち、この例では、ＮＡＮＤ回路５１の出
力端５５は、テストパターンＰ１、Ｐ７を与える時間に
おいて、フリップフロップ回路４９のタイミング故障を
観測するに適した場所であると評価することができる。
【０１３３】これに対して、ＡＮＤ回路５２の出力端５
８は、テストパターンＰ５を与える時間においては、フ
リップフロップ回路４９のタイミング故障を観測するに
適した場所であり、テストパターンＰ２、Ｐ６を与える
時間においては、フリップフロップ回路５０のタイミン
グ故障を観測するに適した場所であると評価することが
できる。
【０１３４】図２４〜図２７はスタティックタイミング
解析ツールの結果を利用して論理的手法によりタイミン
グ故障推定素子数を絞り込むための方法を説明するため
の図である。
【０１３５】図２４はタイミング故障診断対象回路を示
す回路図であり、図２４中、６０、６１は外部出力端
子、ＤＡＴＡはデータ、ＣＬＫはクロック、６２〜６４
はバッファ回路、６５〜６７はフリップフロップ回路、
６８〜７０は外部出力端子、ＯＵＴ１〜ＯＵＴ３は出力
データである。
【０１３６】図２５はスタティックタイミング解析ツー
ルを使用して解析を行った結果であるフリップフロップ
回路６５、６６、６７のセットアップ時間の規格値及び
マージンを示す波形図であり、図２５（Ａ）はフリップ
フロップ回路６５の場合、図２５（Ｂ）はフリップフロ
ップ回路６６の場合、図２５（Ｃ）はフリップフロップ
回路６７の場合を示している。
【０１３７】この例では、フリップフロップ回路６７が
マージンを１番大きく、フリップフロップ回路６６、６
５の順にマージンが小さくなるので、図２６に示すテス
トパターン及び期待値に対して、フェイル情報は、例え
ば、図２７に示すようになることが予想できる。
【０１３８】なお、図２６において、「１」は論理１、
「０」は論理０、「Ｐ」は正パルス波形、「Ｘ」は論理
値不定出力を示しており、図２７において、「Ｅ」はフ
ェイル出力、「−」は論理値が「１」又は「０」の正常
出力を示している。
【０１３９】したがって、フリップフロップ回路６７を
タイミング故障の可能性が殆どないものとして、タイミ
ング故障診断対象から除外することが可能である。
【０１４０】ここに、タイミング故障シミュレータは、
スタティックタイミング解析ツールに比較して多くの処
理時間を必要とするため、スタティックタイミング解析
ツールを使用する場合には、タイミング故障の可能性の
ある素子を早めに絞り込むことが可能となる。
【０１４１】また、図２８は図２４に示すタイミング故
障診断対象回路について解析を行うことにより得られた
フリップフロップ回路６５の異なる時間（テストパター
ン）でのセットアップ時間の規格値及びマージンを示す
波形図であり、図２８（Ａ）はテストパターンＰｉの場
合、図２８（Ｂ）はテストパターンＰｊの場合、図２８
（Ｃ）はテストパターンＰｋの場合を示している。
【０１４２】この例では、テストパターンＰｉの場合
に、マージンが一番小さく、テストパターンＰｊ、Ｐｋ
の順にマージンが大きくなるので、タイミング故障は、
テストパターンＰｉの場合に最も生じやすく、テストパ
ターンＰｊ、Ｐｋの順にタイミング故障の発生の可能性
が少なくなることが予想できる。
【０１４３】したがって、このような場合には、テスト
パターンＰｋにおいては、タイミング故障の発生の可能
性は殆どないものとして、タイミング故障を仮定しなく
とも良い。
【０１４４】このようにする場合には、タイミング故障
を仮定するテストパターンを、よりタイミング故障を発
生しやすいテストパターンに絞り込むことができ、タイ
ミング故障推定素子の特定をより精度良く行うことがで
きる。
【０１４５】図２９〜図３１はタイミング故障診断部９
の評価値算出手段１５における評価値算出方法の第２例
を説明するための図であり、図２９はタイミング故障診
断対象回路を示す回路図である。
【０１４６】図２９中、７２〜７６は外部入力端子、Ｄ
１〜Ｄ３は入力データ、ＣＬＫはクロック、ＣＬＲはク
リア信号、７７、７８はフリップフロップ回路、７９は
ＯＲ回路、８０はＡＮＤ回路、８１、８２は外部出力端
子、Ｑ１、Ｑ２は出力データである。
【０１４７】図３０は図２９に示すタイミング故障診断
対象回路に与えるテストパターンの例、期待値及びフェ
イル情報の例を示す図、図３１は図２９に示すタイミン
グ故障診断対象回路のタイミング故障パターンの例を示
す図である。
【０１４８】図３１から明らかなように、テストパター
ンＰ３においては、フリップフロップ回路７７又はフリ
ップフロップ回路７８にタイミング故障を仮定した場合
に共に論理値不定出力となり、フリップフロップ回路７
７又はフリップフロップ回路７８にタイミング故障が発
生する可能性は同程度と判断することができる。
【０１４９】しかし、テストパターンＰ２、Ｐ４、Ｐ９
においては、フリップフロップ回路７７にタイミング故
障を仮定した場合にのみ論理値不定出力Ｘとなり、フリ
ップフロップ回路７７にタイミング故障が発生する可能
性が高い。
【０１５０】また、テストパターンＰ５、Ｐ７において
は、フリップフロップ回路７８にタイミング故障を仮定
した場合にのみ論理値不定出力Ｘとなり、フリップフロ
ップ回路７８にタイミング故障が発生する可能性が高
い。
【０１５１】このような可能性を考慮して、評価値算出
方法の第２例では、評価値算出手段１５は、フリップフ
ロップ回路７７、７８について、タイミング故障推定素
子と特定するに必要な評価値を数３に示す式で算出する
ものとする。
【０１５２】
【数３】
【０１５３】但し、ｉはタイミング故障を仮定した場合
の多重度であり、フリップフロップ回路７７、７８のい
ずれか１個にタイミング故障を仮定した場合にのみ、タ
イミング故障パターン上、論理値不定出力Ｘが出力され
る場合を１、フリップフロップ回路７７にタイミング故
障を仮定した場合においても、フリップフロップ回路７
８にタイミング故障を仮定した場合においても、タイミ
ング故障パターン上、論理値不定出力Ｘが出力される場
合を２とするものである。
【０１５４】また、Ｔｉは論理値不定出力Ｘの数、Ｅｉ
は論理値不定出力Ｘとフェイル出力Ｅとが一致する数、
ａiは重み付け係数であり、分母は評価値の最大値を１
に規格化するためのものである。なお、本例では、ａi
＝１／ｉとしている。
【０１５５】ここに、表４は、フリップフロップ回路７
７、７８についてのＴ１、Ｅ１、Ｔ２、Ｅ２及び評価値
を示す表である。
【０１５６】
【表４】
【０１５７】即ち、この例においては、フリップフロッ
プ回路７７にタイミング故障を仮定した場合にのみ論理
値不定出力Ｘが出力される場合は、テストパターンＰ
２、Ｐ４、Ｐ９の場合であり、Ｔ１＝３となる。
【０１５８】また、フリップフロップ回路７７にタイミ
ング故障を仮定した場合にのみ出現する論理値不定出力
Ｘがフェイル出力Ｅと一致する場合は、テストパターン
Ｐ２の場合の１個であるので、Ｅ１＝１となる。
【０１５９】また、フリップフロップ回路７７にタイミ
ング故障を仮定した場合においても、フリップフロップ
回路７８にタイミング故障を仮定した場合においても、
論理値不定出力Ｘが出力される場合は、テストパターン
Ｐ３の場合の１個であるので、Ｔ２＝１となる。
【０１６０】また、フリップフロップ回路７７にタイミ
ング故障を仮定した場合において、テストパターンＰ３
の場合に出現する論理値不定出力Ｘとフェイル情報のテ
ストパターンＰ３の場合に出現するフェイル出力Ｅとが
一致するので、Ｅ２＝１となる。
【０１６１】そして、本例では、ａ1＝１、ａ2＝１／２
となるので、フリップフロップ回路７７のタイミング故
障素子としての評価値は、数４に示すようにして算出す
ることができ、０.５５６となる。
【０１６２】
【数４】
【０１６３】また、フリップフロップ回路７８にタイミ
ング故障を仮定した場合にのみ論理値不定出力Ｘが出力
される場合は、テストパターンＰ５、Ｐ７の場合である
から、Ｔ１＝２となる。
【０１６４】また、フリップフロップ回路７８にタイミ
ング故障を仮定した場合にのみ出現する論理値不定出力
Ｘがフェイル情報のフェイル出力Ｅと一致する場合はな
いので、Ｅ１＝０となる。
【０１６５】また、フリップフロップ回路７７にタイミ
ング故障を仮定した場合においても、フリップフロップ
回路７８においても、論理値不定出力Ｘが出力される場
合は、テストパターンＰ３の場合の１個であるので、Ｔ
２＝１となる。
【０１６６】また、フリップフロップ回路７７にタイミ
ング故障を仮定した場合において、テストパターンＰ３
の場合に出現する論理値不定出力Ｘとフェイル情報のテ
ストパターンＰ３の場合に出現するフェイル出力Ｅとが
一致するので、Ｅ２＝１となる。
【０１６７】そして、ａ1＝１、ａ2＝１／２であるの
で、フリップフロップ回路７８のタイミング故障素子と
しての評価値は、数５に示すようにして算出することが
でき、０.３３３となる。
【０１６８】
【数５】
【０１６９】これを評価値算出方法の第１例で行う場合
には、表５に示すようになる。即ち、フリップフロップ
回路７７にタイミング故障を仮定した場合には、外部出
力端子８１、８２でのタイミング故障観測可能数は４と
なる。
【０１７０】
【表５】
【０１７１】また、フリップフロップ回路７８にタイミ
ング故障を仮定した場合には、外部出力端子８１、８２
でのタイミング故障観測可能数は３となる。
【０１７２】また、フェイル情報と、フリップフロップ
回路７７にタイミング故障を仮定した場合のタイミング
故障パターンとを比較すると、フェイル情報におけるフ
ェイル出力Ｅと、タイミング故障パターンにおける論理
値不定出力Ｘとが一致する数は２個となる。
【０１７３】また、フェイル情報と、フリップフロップ
回路７８にタイミング故障を仮定した場合のタイミング
故障パターンとを比較すると、フェイル情報におけるフ
ェイル出力Ｅと、タイミング故障パターンにおける論理
値不定出力Ｘとが一致する数は１個となる。
【０１７４】したがって、フリップフロップ回路７７、
７８について、タイミング故障推定素子と特定するに必
要な評価値を数１に示す式で算出すると、フリップフロ
ップ回路７７については２／４＝０.５００、フリップ
フロップ回路７８については１／３＝０.３３３とな
る。
【０１７５】評価値算出方法の第２例によれば、この例
のように、タイミング故障が発生する可能性の高いと思
われる素子ほど評価値を高く算出することができる。
【０１７６】このように、本発明のタイミング故障診断
装置の一実施形態（本発明のタイミング故障診断方法の
一実施形態）によれば、フェイル情報と、タイミング故
障パターンとを比較してタイミング故障を診断し、タイ
ミング故障推定素子を特定するとしているので、タイミ
ング故障を観測すべき場所を特定の場所に絞り込むこと
ができる。したがって、タイミング故障素子の確認を高
速化し、タイミング故障診断の高速化を図ることができ
る。
【０１７７】また、集積回路チップ１に作成されている
論理回路からのタイミング故障診断対象回路の抽出を、
タイミング故障が伝播している外部出力端子をタイミン
グ故障診断対象回路に含める工程と、タイミング故障が
伝播している外部出力端子から見た信号経路上の上流側
の回路をタイミング故障診断対象回路に含める工程と、
タイミング故障が伝播している外部出力端子から見た信
号経路上の上流側の回路内の外部入力端子から見た信号
経路上の下流側の回路をタイミング故障診断対象回路に
含める工程とを実行することにより行うとしているの
で、タイミング故障診断対象回路を効率的に決定するこ
とができる。したがって、この点からも、タイミング故
障素子の確認を高速化し、タイミング故障診断の高速化
を図ることができる。
【０１７８】また、タイミング故障を生じる可能性のあ
る素子ごとのタイミング故障パターンの作成を、タイミ
ング故障を生じる可能性のある素子に与えられる入力デ
ータが遷移した場合には必ずタイミング故障が生じるも
のと仮定して行うとしているので、タイミング故障推定
素子の特定を精度良く行うことができる。したがって、
この点からも、タイミング故障素子の確認を高速化し、
タイミング故障診断の高速化を図ることができる。
【０１７９】また、タイミング故障診断部９の評価値算
出手段１５における評価値算出を、評価値算出方法の第
１例又は第２例で行うとしているが、第１例では、タイ
ミング故障を仮定した素子に対応するタイミング故障パ
ターンに含まれているタイミング故障伝播出力とフェイ
ル情報に含まれているフェイル出力とが一致している数
を、タイミング故障を仮定した素子に対応するタイミン
グ故障パターンに含まれているタイミング故障伝播出力
の数で除算した値をタイミング故障推定素子を特定する
ための評価値として算出するとしているので、タイミン
グ故障推定素子の特定を精度良く行うことができる。し
たがって、この点からも、タイミング故障素子の確認を
高速化し、タイミング故障診断の高速化を図ることがで
きる。
【０１８０】また、評価値算出方法の第２例では、タイ
ミング故障を仮定した素子に対応するタイミング故障パ
ターンにのみ含まれているタイミング故障伝播出力とフ
ェイル情報に含まれているフェイル出力とが一致してい
る数を、タイミング故障を仮定した素子に対応するタイ
ミング故障パターンにのみ含まれているタイミング故障
伝播出力の数で除算した値と、タイミング故障を仮定し
た素子に対応するタイミング故障パターン及びタイミン
グ故障を仮定した素子に対応するタイミング故障パター
ン以外のタイミング故障パターンに含まれているタイミ
ング故障伝播出力とフェイル情報に含まれているフェイ
ル出力とが一致している数を、タイミング故障を仮定し
た素子に対応するタイミング故障パターン及びタイミン
グ故障を仮定した素子に対応するタイミング故障パター
ン以外のタイミング故障パターンに含まれているタイミ
ング故障伝播出力の数で除算した値とを、前者の値を後
者の値よりも重く重み付けを行って加算することによ
り、タイミング故障推定素子を特定するための評価値を
算出するとしているので、タイミング故障推定素子の特
定を第１例の場合よりも精度良く行うことができる。
【０１８１】また、タイミング故障診断対象回路内のタ
イミング故障を生じる可能性のある素子のタイミング時
間、例えば、セットアップ時間に対する規格値及びマー
ジンを予め測定し、タイミング故障を生じる可能性のあ
る素子を絞り込むとしているので、タイミング故障パタ
ーンの作成時間を短くすることができる。したがって、
この点からも、タイミング故障素子の確認を高速化し、
タイミング故障診断の高速化を図ることができる。
【０１８２】また、テストパターン、論理構造データ、
タイミング故障診断結果及びマスクデータに基づいて、
集積回路チップ１の表層の所定の位置にタイミング故障
を観測する場所を特定すると共に、観測する時間を特定
するとしているので、タイミング故障を集積回路チップ
１の表層において観測することができ、集積回路チップ
１に孔をあけて表層より下層の信号を観測する必要がな
く、かつ、特定された観測時間以外を観測する必要がな
い。したがって、この点からも、タイミング故障素子の
確認を高速化し、タイミング故障診断の高速化を図るこ
とができると共に、タイミング故障診断コストを低減化
し、集積回路の設計コストの低減化を図ることができ
る。
【０１８３】また、タイミング故障観測場所及び観測時
間の特定を、マスクデータに基づいて、集積回路チップ
１の表層から、信号が観測可能な場所を抽出する工程
と、タイミング故障診断結果に基づいてタイミング故障
を仮定する素子を選択する工程と、テストパターン及び
論理構造データに基づいてタイミング故障解析シミュレ
ーションを行い、集積回路チップ１の表層の信号が観測
可能場所から、タイミング故障を仮定する素子のタイミ
ング故障を観測する場所及び観測時間を選択するための
評価値を算出する工程とを実行することにより行うとし
ているので、タイミング故障の観測場所及び観測時間を
効率的に決定することができる。したがって、この点か
らも、タイミング故障素子の確認を高速化し、タイミン
グ故障診断の高速化を図ることができる。
【０１８４】また、論理構造データ、フェイル情報及び
集積回路チップ１のタイミング故障の観測結果に基づい
てタイミング故障診断対象回路を再抽出する工程と、タ
イミング故障診断対象回路内のタイミング故障を生じる
可能性のある素子ごとにタイミング故障を仮定したタイ
ミング故障パターンを再作成する工程と、タイミング故
障パターンとフェイル情報とを比較してタイミング故障
を診断し、タイミング故障推定素子を再特定する工程と
を実行することができるので、タイミング故障の観測場
所の再絞り込みを行い、タイミング故障素子の確認の効
率化を図ることができる。したがって、この点からも、
タイミング故障素子の確認を高速化し、タイミング故障
診断の高速化を図ることができる。
【０１８５】
【発明の効果】本発明中、第１の発明（請求項１記載の
タイミング故障診断方法）によれば、フェイル情報とタ
イミング故障パターンとを比較してタイミング故障を診
断し、タイミング故障推定素子を特定するとしたことに
より、タイミング故障を観測すべき場所を特定の場所に
絞り込むことができるので、タイミング故障素子の確認
を高速化し、タイミング故障診断の高速化を図ることが
できる。
【０１８６】本発明中、第２の発明（請求項２記載のタ
イミング故障診断方法）によれば、フェイル情報とタイ
ミング故障パターンとを比較してタイミング故障を診断
し、タイミング故障推定素子を特定するとしたことによ
り、タイミング故障を観測すべき場所を特定の場所に絞
り込むことができ、しかも、タイミング故障診断対象回
路を効率的に決定することができるので、タイミング故
障素子の確認を高速化し、タイミング故障診断の高速化
を図ることができる。
【０１８７】本発明中、第３、第４、第５又は第６の発
明（請求項３、４、５又は６記載のタイミング故障診断
方法）によれば、フェイル情報とタイミング故障パター
ンとを比較してタイミング故障を診断し、タイミング故
障推定素子を特定するとしたことにより、タイミング故
障を観測すべき場所を特定の場所に絞り込むことがで
き、しかも、タイミング故障推定素子の特定を精度良く
行うことができるので、タイミング故障素子の確認を高
速化し、タイミング故障診断の高速化を図ることができ
る。
【０１８８】本発明中、第７の発明（請求項７記載のタ
イミング故障診断方法）によれば、フェイル情報とタイ
ミング故障パターンとを比較してタイミング故障を診断
し、タイミング故障推定素子を特定するとしたことによ
り、タイミング故障を観測すべき場所を特定の場所に絞
り込むことができ、しかも、タイミング故障推定素子の
特定を第４の発明よりも精度良く行うことができるの
で、タイミング故障素子の確認を高速化し、第４の発明
以上にタイミング故障診断の高速化を図ることができ
る。
【０１８９】本発明中、第８の発明（請求項８記載のタ
イミング故障診断方法）によれば、フェイル情報とタイ
ミング故障パターンとを比較してタイミング故障を診断
し、タイミング故障推定素子を特定するとしたことによ
り、タイミング故障を観測すべき場所を特定の場所に絞
り込むことができ、しかも、タイミング故障パターンの
作成時間を短くすることができるので、タイミング故障
素子の確認を高速化し、タイミング故障診断の高速化を
図ることができる。
【０１９０】本発明中、第９又は第１０の発明（請求項
９又は１０記載のタイミング故障診断方法）によれば、
フェイル情報とタイミング故障パターンとを比較してタ
イミング故障を診断し、タイミング故障推定素子を特定
するとしたことにより、タイミング故障を観測すべき場
所を特定の場所に絞り込むことができ、しかも、特定さ
れた観測時間以外を観測する必要がないので、タイミン
グ故障素子の確認を高速化し、タイミング故障診断の高
速化を図ることができると共に、タイミング故障を集積
回路チップの表層において観測することができ、集積回
路チップに孔をあけて表層より下層の信号を観測する必
要がないので、コストの低減化を図ることができる。
【０１９１】本発明中、第１１の発明（請求項１１記載
のタイミング故障診断方法）によれば、フェイル情報と
タイミング故障パターンとを比較してタイミング故障を
診断し、タイミング故障推定素子を特定するとしたこと
により、タイミング故障を観測すべき場所を特定の場所
に絞り込むことができ、しかも、タイミング故障の観測
場所の再絞り込みを行うことができるので、タイミング
故障素子の確認を効率化、高速化し、タイミング故障診
断の高速化を図ることができる。
【０１９２】本発明中、第１２又は第１３の発明（請求
項１２又は１３記載のタイミング故障診断装置）によれ
ば、フェイル情報とタイミング故障パターンとを比較し
てタイミング故障を診断し、タイミング故障推定素子を
特定することができるので、タイミング故障を観測すべ
き場所を特定の場所に絞り込み、タイミング故障素子の
確認を高速化し、タイミング故障診断の高速化を図るこ
とができる。
【０１９３】本発明中、第１４又は第１５の発明（請求
項１４又は１５記載のタイミング故障診断装置）によれ
ば、フェイル情報とタイミング故障パターンとを比較し
てタイミング故障を診断し、タイミング故障推定素子を
特定することができるので、タイミング故障を観測すべ
き場所を特定の場所に絞り込むことができると共に、集
積回路チップに孔をあけて表層より下層の信号を観測す
る必要がなく、かつ、特定された観測時間以外を観測す
る必要がないので、タイミング故障素子の確認を高速化
し、タイミング故障診断の高速化を図ることができ、し
かも、集積回路の設計コストの低減化を図ることができ
る。
【０１９４】本発明中、第１６の発明（請求項１６記載
のタイミング故障診断装置）によれば、フェイル情報と
タイミング故障パターンとを比較してタイミング故障を
診断し、タイミング故障推定素子を特定することができ
るので、タイミング故障を観測すべき場所を特定の場所
に絞り込むことができ、しかも、タイミング故障の観測
場所の再絞り込みを行うことができるので、タイミング
故障素子の確認を効率化、高速化し、タイミング故障診
断の高速化を図ることができる。
【図面の簡単な説明】
【図１】本発明のタイミング故障診断装置の一実施形態
の要部を診断対象の集積回路チップ等と共に示す回路図
である。
【図２】本発明のタイミング故障診断装置の一実施形態
が備えるタイミング故障診断部の構成を示す回路図であ
る。
【図３】本発明のタイミング故障診断装置の一実施形態
が備えるタイミング故障観測場所・観測時間特定部の構
成を示す回路図である。
【図４】本発明のタイミング故障診断装置の一実施形態
の動作（本発明のタイミング故障診断方法の一実施形
態）を分図して示すフローチャートである。
【図５】本発明のタイミング故障診断装置の一実施形態
の動作（本発明のタイミング故障診断方法の一実施形
態）を分図して示すフローチャートである。
【図６】本発明のタイミング故障診断装置の一実施形態
で行われるタイミング故障診断対象回路の抽出方法を分
図して示すフローチャートである。
【図７】本発明のタイミング故障診断装置の一実施形態
で行われるタイミング故障診断対象回路の抽出方法を分
図して示すフローチャートである。
【図８】本発明のタイミング故障診断装置の一実施形態
において、集積回路チップに作成されていると仮定する
論理回路を示す回路図である。
【図９】図８に示す論理回路に与えるテストパターンの
一例を示す図である。
【図１０】図８に示す論理回路に図９に示すテストパタ
ーンを与えた場合の期待値を示す図である。
【図１１】図８に示す論理回路のフェイル情報の例を示
す図である。
【図１２】図８に示す論理回路からタイミング故障診断
対象回路を抽出する方法を説明するための回路図であ
る。
【図１３】図８に示す論理回路内の特定のフリップフロ
ップ回路にセットアップのタイミング故障を仮定した場
合のタイミング故障パターンの作成方法を説明するため
の波形図である。
【図１４】図８に示す論理回路の第１のフリップフロッ
プ回路にタイミング故障を仮定して作成したタイミング
故障パターンを示す図である。
【図１５】図８に示す論理回路の第２のフリップフロッ
プ回路にタイミング故障を仮定して作成したタイミング
故障パターンを示す図である。
【図１６】図８に示す論理回路の第３のフリップフロッ
プ回路にタイミング故障を仮定して作成したタイミング
故障パターンを示す図である。
【図１７】図８に示す論理回路の第４のフリップフロッ
プ回路にタイミング故障を仮定して作成したタイミング
故障パターンを示す図である。
【図１８】図８に示す論理回路に与えるテストパターン
の他の例を示す図である。
【図１９】図１８に示すテストパターンを使用する場合
において、図８に示す論理回路内の特定のフリップフロ
ップ回路にセットアップのタイミング故障を仮定した場
合のタイミング故障パターンの作成方法を説明するため
の波形図である。
【図２０】本発明のタイミング故障診断装置の一実施形
態が備えるタイミング故障観測場所・観測時間特定部の
動作を示すフローチャートである。
【図２１】本発明のタイミング故障診断装置の一実施形
態において行われるタイミング故障観測場所及び観測時
間の選択方法を具体的に説明するための回路図である。
【図２２】図２１に示すタイミング故障診断対象回路内
の第１のフリップフロップ回路にタイミング故障を仮定
した場合のタイミング故障解析シミュレーション結果の
例を示す図である。
【図２３】図２１に示すタイミング故障診断対象回路内
の第２のフリップフロップ回路にタイミング故障を仮定
した場合のタイミング故障解析シミュレーション結果の
例を示す図である。
【図２４】スタティックタイミング解析ツールの結果を
利用して論理的手法によりタイミング故障推定素子数を
絞り込む方法を説明するためのタイミング故障診断対象
回路を示す回路図である。
【図２５】図２４に示すタイミング故障診断対象回路内
のフリップフロップ回路のセットアップ時間の規格値及
びマージンを示す波形図である。
【図２６】図２４に示すタイミング故障診断対象回路に
与えるテストパターンと期待値を示す図である。
【図２７】図２４に示すタイミング故障診断対象回路に
予想されるフェイル情報の例を示す図である。
【図２８】図２４に示すタイミング故障診断対象回路内
の特定のフリップフロップ回路の異なる時間（テストパ
ターン）でのセットアップ時間の規格値及びマージンを
示す波形図である。
【図２９】本発明のタイミング故障診断装置の一実施形
態が備えるタイミング故障診断部を構成する評価値算出
手段における評価値算出方法の第２例を説明するための
タイミング故障診断対象回路を示す回路図である。
【図３０】図２９に示すタイミング故障診断対象回路に
与えるテストパターンの例、期待値及びフェイル情報の
例を示す図である。
【図３１】図２９に示すタイミング故障診断対象回路の
タイミング故障パターンの例を示す図である。
【符号の説明】
ＤＡＴＡ 入力データ ＣＬＫ クロック ＯＵＴ 出力データ

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】論理回路が作成されている集積回路チップ
    のタイミング故障を診断するタイミング故障診断方法で
    あって、 テストパターンを前記集積回路チップの外部入力端子に
    与えてフェイル情報を取得する工程と、 前記論理回路の論理構造データ及び前記フェイル情報に
    基づいて前記論理回路からタイミング故障診断対象回路
    を抽出する工程と、 前記タイミング故障診断対象回路内のタイミング故障を
    生じる可能性のある素子ごとにタイミング故障を仮定し
    たタイミング故障パターンを作成する工程と、 前記タイミング故障パターンと前記フェイル情報とを比
    較してタイミング故障を診断し、タイミング故障推定素
    子を特定する工程とを含んでいることを特徴とするタイ
    ミング故障診断方法。
  2. 【請求項２】前記論理回路の論理構造データ及び前記フ
    ェイル情報に基づいて前記論理回路からタイミング故障
    診断対象回路を抽出する工程は、 タイミング故障が伝播している外部出力端子をタイミン
    グ故障診断対象回路に含める工程と、 前記タイミング故障が伝播している外部出力端子から見
    た信号経路上の上流側の回路をタイミング故障診断対象
    回路に含める工程と、 前記タイミング故障が伝播している外部出力端子から見
    た上流側の回路内の外部入力端子から見た信号経路上の
    下流側の回路を前記タイミング故障診断対象回路に含め
    る工程とを含んでいることを特徴とする請求項１記載の
    タイミング故障診断方法。
  3. 【請求項３】前記タイミング故障診断対象回路内のタイ
    ミング故障を生じる可能性のある素子ごとにタイミング
    故障を仮定したタイミング故障パターンを作成する工程
    は、 前記タイミング故障を仮定した素子に与えられる入力デ
    ータが遷移した場合には必ずタイミング故障が生じるも
    のと仮定して行われることを特徴とする請求項１記載の
    タイミング故障診断方法。
  4. 【請求項４】前記タイミング故障診断対象回路内のタイ
    ミング故障を生じる可能性のある素子ごとにタイミング
    故障を仮定したタイミング故障パターンを作成する工程
    は、 タイミング動作に対する規格値及びマージンをテストパ
    ターンごとに予め測定し、タイミング故障を仮定した素
    子の特定のテストパターンに対してのみ、タイミング故
    障が生じるものと仮定して行われることを特徴とする請
    求項１記載のタイミング故障診断方法。
  5. 【請求項５】前記タイミング故障診断対象回路内のタイ
    ミング故障を生じる可能性のある素子ごとにタイミング
    故障を仮定したタイミング故障パターンを作成する工程
    は、 出力パターンの期待値が論理値不定の場合には、タイミ
    ング故障伝播出力をタイミング故障パターンから除外す
    るように行われることを特徴とする請求項１記載のタイ
    ミング故障診断方法。
  6. 【請求項６】前記タイミング故障パターンと前記フェイ
    ル情報とを比較してタイミング故障を診断し、タイミン
    グ故障推定素子を特定する工程は、 前記タイミング故障を仮定した素子に対応するタイミン
    グ故障パターンに含まれているタイミング故障伝播出力
    と前記フェイル情報に含まれているフェイル出力とが一
    致している数を、前記タイミング故障を仮定した素子に
    対応するタイミング故障パターンに含まれているタイミ
    ング故障伝播出力の数で除算した値をタイミング故障推
    定素子を特定するための評価値として算出する工程を含
    んでいることを特徴とする請求項１記載のタイミング故
    障診断方法。
  7. 【請求項７】前記タイミング故障パターンと前記フェイ
    ル情報とを比較してタイミング故障を診断し、タイミン
    グ故障推定素子を特定する工程は、 前記タイミング故障を仮定した素子に対応するタイミン
    グ故障パターンにのみ含まれているタイミング故障伝播
    出力と前記フェイル情報に含まれているフェイル出力と
    が一致している数を、前記タイミング故障を仮定した素
    子に対応するタイミング故障パターンにのみ含まれてい
    るタイミング故障伝播出力の数で除算した値と、前記タ
    イミング故障を仮定した素子に対応するタイミング故障
    パターン及び前記タイミング故障を仮定した素子に対応
    するタイミング故障パターン以外のタイミング故障パタ
    ーンに含まれているタイミング故障伝播出力と前記フェ
    イル情報に含まれているフェイル出力とが一致している
    数を、前記タイミング故障を仮定した素子に対応するタ
    イミング故障パターン及び前記タイミング故障を仮定し
    た素子に対応するタイミング故障パターン以外のタイミ
    ング故障パターンに含まれているタイミング故障伝播出
    力の数で除算した値とを、前者の値を後者の値よりも重
    く重み付けを行って加算することにより、タイミング故
    障推定素子を特定するための評価値を算出する工程とを
    含んでいることを特徴とする請求項１記載のタイミング
    故障診断方法。
  8. 【請求項８】前記タイミング故障診断対象回路内のタイ
    ミング故障を生じる可能性のある素子のタイミング動作
    に対する規格値及びマージンを予め測定し、タイミング
    故障を生じる可能性のある素子を絞り込む工程を含んで
    いることを特徴とする請求項１記載のタイミング故障診
    断方法。
  9. 【請求項９】前記テストパターン、前記論理構造デー
    タ、タイミング故障診断結果及びマスクデータに基づい
    て、前記集積回路チップの表層の所定の場所にタイミン
    グ故障を観測する場所を特定すると共に、タイミング故
    障を観測する時間を特定する工程を含んでいることを特
    徴とする請求項１記載のタイミング故障診断方法。
  10. 【請求項１０】前記テストパターン、前記論理構造デー
    タ、前記タイミング故障診断結果及びマスクデータに基
    づいて、前記集積回路チップの表層の所定の場所にタイ
    ミング故障を観測する場所を特定すると共に、タイミン
    グ故障を観測する時間を特定する工程は、 前記マスクデータに基づいて、前記集積回路チップの表
    層から信号観測可能場所を抽出する工程と、 前記タイミング故障診断結果に基づいてタイミング故障
    を仮定する素子を選択する工程と、 前記テストパターン及び前記論理構造データに基づいて
    タイミング故障解析シミュレーションを行い、前記集積
    回路チップの表層の信号観測可能場所から、前記タイミ
    ング故障を仮定する素子のタイミング故障を観測する場
    所及び観測する時間を選択するための評価値を算出する
    工程とを含んでいることを特徴とする請求項９記載のタ
    イミング故障診断方法。
  11. 【請求項１１】前記論理構造データ、前記フェイル情報
    及び前記集積回路チップのタイミング故障の観測結果に
    基づいてタイミング故障診断対象回路を再抽出する工程
    と、 前記タイミング故障診断対象回路内のタイミング故障を
    生じる可能性のある素子ごとにタイミング故障を仮定し
    たタイミング故障パターンを再作成する工程と、 前記タイミング故障パターンと前記フェイル情報とを比
    較してタイミング故障を診断し、タイミング故障推定素
    子を再特定する工程とを含んでいることを特徴とする請
    求項１記載のタイミング故障診断方法。
  12. 【請求項１２】論理回路が作成されている集積回路チッ
    プのタイミング故障を診断するタイミング故障診断装置
    であって、 テストパターン、前記論理回路の論理構造データ及びフ
    ェイル情報に基づいて、タイミング故障を診断し、タイ
    ミング故障推定素子を特定するタイミング故障診断部を
    備えていることを特徴とするタイミング故障診断装置。
  13. 【請求項１３】前記タイミング故障診断部は、 前記テストパターン、前記論理構造データ及び前記フェ
    イル情報に基づいて前記論理回路からタイミング故障診
    断対象回路を抽出して、前記タイミング故障診断対象回
    路内のタイミング故障を生じる可能性のある素子ごとに
    タイミング故障を仮定したタイミング故障パターンを作
    成するタイミング故障パターン作成手段と、 前記フェイル情報と前記タイミング故障パターンとを比
    較して、タイミング故障推定素子を特定するために必要
    な評価値を算出する評価値算出手段と、 前記評価値に基づいてタイミング故障を診断し、タイミ
    ング故障推定素子を特定するタイミング故障診断手段と
    を備えていることを特徴とする請求項１２記載のタイミ
    ング故障診断装置。
  14. 【請求項１４】前記テストパターン、前記論理構造デー
    タ、タイミング故障診断結果及び前記論理回路のマスク
    データに基づいて、前記集積回路チップの表層の所定の
    場所にタイミング故障を観測する場所を特定すると共
    に、タイミング故障を観測する時間を特定するタイミン
    グ故障観測場所・観測時間特定部を備えていることを特
    徴とする請求項１２記載のタイミング故障診断装置。
  15. 【請求項１５】前記タイミング故障観測場所・観測時間
    特定部は、 前記マスクデータに基づいて、前記集積回路チップの表
    層から信号観測可能場所を抽出する信号観測可能場所抽
    出手段と、 前記テストパターン及び前記論理構造データに基づいて
    タイミング故障解析シミュレーションを行い、前記集積
    回路チップの表層の信号観測可能場所から、前記タイミ
    ング故障を仮定する素子のタイミング故障を観測する場
    所及び観測する時間を選択するタイミング故障解析シミ
    ュレータとを備えていることを特徴とする請求項１４記
    載のタイミング故障診断装置。
  16. 【請求項１６】前記タイミング故障診断部は、 前記集積回路チップのタイミング故障を観測した観測結
    果を入力し、タイミング故障推定素子の再特定を行うこ
    とを特徴とする請求項１５記載のタイミング故障診断装
    置。
JP9312042A 1997-11-13 1997-11-13 タイミング故障診断方法及び装置 Pending JPH11142482A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9312042A JPH11142482A (ja) 1997-11-13 1997-11-13 タイミング故障診断方法及び装置
US09/182,428 US6401227B1 (en) 1997-11-13 1998-10-30 Timing fault diagnosis method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9312042A JPH11142482A (ja) 1997-11-13 1997-11-13 タイミング故障診断方法及び装置

Publications (1)

Publication Number Publication Date
JPH11142482A true JPH11142482A (ja) 1999-05-28

Family

ID=18024524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9312042A Pending JPH11142482A (ja) 1997-11-13 1997-11-13 タイミング故障診断方法及び装置

Country Status (2)

Country Link
US (1) US6401227B1 (ja)
JP (1) JPH11142482A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007047109A (ja) * 2005-08-12 2007-02-22 Toshiba Microelectronics Corp 故障解析システム、故障解析情報処理装置及び故障解析方法
JP2013521483A (ja) * 2010-03-04 2013-06-10 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング 故障マスキング係数を定めるための逆方向解析の改善
JP2016090265A (ja) * 2014-10-30 2016-05-23 ルネサスエレクトロニクス株式会社 故障診断システム、故障診断方法および故障診断プログラム

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003141206A (ja) * 2001-11-06 2003-05-16 Fujitsu Ltd Ｌｓｉテスト・データのタイミング検証方法およびｌｓｉテスト・データのタイミング検証プログラム
JP2003233639A (ja) * 2002-02-06 2003-08-22 Mitsubishi Electric Corp 故障検証装置、故障検証方法および故障解析手法
JP2004094362A (ja) * 2002-08-29 2004-03-25 Renesas Technology Corp 故障検証装置
JP2008527322A (ja) * 2005-01-04 2008-07-24 エヌエックスピー ビー ヴィ 回路配置並びにその検査および／または診断方法
US7945417B2 (en) * 2007-07-30 2011-05-17 Carl Z. Zhou Method of digital extraction for accurate failure diagnosis
JP5032395B2 (ja) * 2008-05-16 2012-09-26 川崎マイクロエレクトロニクス株式会社 テスト条件の生成方法およびテスト条件生成装置
JP5262996B2 (ja) * 2009-05-26 2013-08-14 富士通セミコンダクター株式会社 論理シミュレーション装置、方法、及びプログラム
CN102636742B (zh) * 2012-05-15 2015-04-22 长沙河野电气科技有限公司 基于小波神经网络的大规模模拟电路故障诊断方法
US10762618B1 (en) * 2019-02-14 2020-09-01 United Microelectronics Corp. Mask weak pattern recognition apparatus and mask weak pattern recognition method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5012471A (en) * 1988-09-30 1991-04-30 Texas Instruments Incorporated Value-strength based test pattern generator and process
JP2676169B2 (ja) * 1989-12-27 1997-11-12 三菱電機株式会社 スキャンパス回路
JPH05203708A (ja) * 1992-01-28 1993-08-10 Fujitsu Ltd 順序回路の縮退故障テスト方法
US5365528A (en) * 1992-04-03 1994-11-15 At&T Bell Laboratories Method for testing delay faults in non-scan sequential circuits
US5546408A (en) * 1994-06-09 1996-08-13 International Business Machines Corporation Hierarchical pattern faults for describing logic circuit failure mechanisms
US5642362A (en) * 1994-07-20 1997-06-24 International Business Machines Corporation Scan-based delay tests having enhanced test vector pattern generation
US5502731A (en) * 1994-08-18 1996-03-26 International Business Machines Corporation Delay test coverage without additional dummy latches in a scan-based test design
US5640402A (en) * 1995-12-08 1997-06-17 International Business Machines Corporation Fast flush load of LSSD SRL chains
US6105156A (en) * 1996-01-23 2000-08-15 Nec Corporation LSI tester for use in LSI fault analysis
US5812561A (en) * 1996-09-03 1998-09-22 Motorola, Inc. Scan based testing of an integrated circuit for compliance with timing specifications
AU5153198A (en) * 1996-10-23 1998-05-15 Rutgers University Method and system for identifying tested path-delay faults
JPH10162039A (ja) * 1996-11-28 1998-06-19 Mitsubishi Electric Corp 故障シミュレーション装置
JPH11203158A (ja) * 1998-01-13 1999-07-30 Mitsubishi Electric Corp テスト回路付パイプライン回路およびテスト回路付パイプライン回路をテストするための自動テストパターン生成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007047109A (ja) * 2005-08-12 2007-02-22 Toshiba Microelectronics Corp 故障解析システム、故障解析情報処理装置及び故障解析方法
JP4559930B2 (ja) * 2005-08-12 2010-10-13 東芝マイクロエレクトロニクス株式会社 故障解析システム、故障解析情報処理装置及び故障解析方法
JP2013521483A (ja) * 2010-03-04 2013-06-10 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング 故障マスキング係数を定めるための逆方向解析の改善
US8732649B2 (en) 2010-03-04 2014-05-20 Robert Bosch Gmbh Backward analysis for determining fault masking factors
JP2016090265A (ja) * 2014-10-30 2016-05-23 ルネサスエレクトロニクス株式会社 故障診断システム、故障診断方法および故障診断プログラム

Also Published As

Publication number Publication date
US6401227B1 (en) 2002-06-04

Similar Documents

Publication Publication Date Title
US7308660B2 (en) Calculation system of fault coverage and calculation method of the same
JP4711801B2 (ja) 回路設計システム及び回路設計プログラム
CN105631077B (zh) 具有增大的故障覆盖率的集成电路
US5640403A (en) Fault diagnosis method for a sequential circuit
JP5270458B2 (ja) 故障箇所推定装置
Yang et al. Quick scan chain diagnosis using signal profiling
JPH04148882A (ja) 論理集積回路の故障位置指摘方法
US6694454B1 (en) Stuck and transient fault diagnostic system
EP0222392A2 (en) Method for test generation
JP2004125670A (ja) テストパターン選択装置、テストパターン選択方法、及びテストパターン選択プログラム
US6785855B2 (en) Implementation of an assertion check in ATPG models
JPH11142482A (ja) タイミング故障診断方法及び装置
JP2005172549A (ja) 半導体集積回路の検証方法及びテストパターンの作成方法
JP2001127163A (ja) 半導体集積回路の故障検査方法及びレイアウト方法
JP2947204B2 (ja) Ｌｓｉの故障箇所の特定化方法
US8056036B2 (en) Semiconductor integrated circuit and method of designing thereof based on TPI
US7039843B2 (en) Modeling custom scan flops in level sensitive scan design
JP2655105B2 (ja) 順序回路の故障箇所推定方法
Westerman et al. Discrete event system approach for delay fault analysis in digital circuits
Hsu et al. A new robust paradigm for diagnosing hold-time faults in scan chains
JP2008527322A (ja) 回路配置並びにその検査および／または診断方法
JP4020731B2 (ja) 半導体集積回路の故障診断方法
Nandakumar et al. Improved Chain Diagnosis Methodology for Clock and Control Signal Defect Identification
JP3104739B2 (ja) Ｌｓｉの不良解析に用いるｌｓｉテスター
JP3139543B2 (ja) 多重故障を有するｃｍｏｓｌｓｉにおける故障ブロックの特定化方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080520