JPH11133933A - Feeder for multiphased picture signal for liquid crystal display displayed by multiphase picture signal - Google Patents
Feeder for multiphased picture signal for liquid crystal display displayed by multiphase picture signalInfo
- Publication number
- JPH11133933A JPH11133933A JP9316398A JP31639897A JPH11133933A JP H11133933 A JPH11133933 A JP H11133933A JP 9316398 A JP9316398 A JP 9316398A JP 31639897 A JP31639897 A JP 31639897A JP H11133933 A JPH11133933 A JP H11133933A
- Authority
- JP
- Japan
- Prior art keywords
- image signal
- phase
- signal
- signal processing
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明はM種類(ただし、M
は2以上の自然数)の表示モードの画面と対応して、そ
れぞれ多相化されているM種類のN相の画像信号におけ
る特定な種類のN相の画像信号を選択して、液晶表示装
置に供給できるようにした画像信号の供給装置に関す
る。[0001] The present invention relates to M types (where M
Corresponds to a screen of a display mode of 2 or more natural numbers), and selects a specific type of N-phase image signal among the M types of N-phase image signals that are multi-phased, and sends the selected signal to the liquid crystal display device. The present invention relates to an image signal supply device that can be supplied.
【0002】[0002]
【従来の技術】光源から放射された照射光が入射されて
いるアクティブマトリックス液晶表示素子に、画面の横
方向の画素数と縦方向の画素数とが規定されている特定
な表示モードによる2次元的な画像と対応する画像信号
を供給し、前記した特定な表示モードによる画像信号に
よって強度変調された光束を、光学系によって結像させ
て画像の表示を行なうようにした画像表示装置は、例え
ば、特定な表示モードによる画像信号により、アクティ
ブマトリックス液晶表示素子を用いた画像表示装置によ
って強度変調された光束を、投射光学系によりスクリー
ンに投射して、2次元的な画像の表示を行なわせうるよ
うにした投射型画像表示装置として実用されている。2. Description of the Related Art In an active matrix liquid crystal display device on which irradiation light radiated from a light source is incident, a two-dimensional display is performed in a specific display mode in which the number of pixels in the horizontal direction and the number of pixels in the vertical direction are specified. An image display device that supplies an image signal corresponding to a typical image, and displays an image by forming a light flux intensity-modulated by the image signal in the specific display mode described above by an optical system, for example, According to an image signal in a specific display mode, a light beam whose intensity is modulated by an image display device using an active matrix liquid crystal display element is projected on a screen by a projection optical system to display a two-dimensional image. It is practically used as the projection type image display device as described above.
【0003】そして、縦横に配列された画素を完全に分
離して、クロストークの無い駆動が行なわれるように、
信号電極(信号線)と走査電極との交点に、各画素への
印加電圧を断続するスイッチ[例えば、トランジスタの
スイッチ(薄膜トランジスタ…TFTのスイッチ、MO
Sトランジスタのスイッチ)その他]を設けてあるアク
ティブマトリックス型の液晶表示素子を用いた画像表示
装置において、画素毎に画像信号に対応した電圧を保持
する記憶素子の周波数特性が悪かったり、画素の切換え
を行なうためのトランジスタのスイッチの応答性が悪か
ったりした場合の解決策として、従来から表示の対象に
される画像信号を多相信号、例えばN相(Nは2以上の
自然数)の信号に変換することにより、各相毎の画像信
号の占有周波数帯域が、もとの画像信号の占有周波数帯
域の1/Nに低下されている状態の画像信号を、液晶表
示装置に供給するようにすることが行なわれている。[0003] Pixels arranged vertically and horizontally are completely separated from each other so that driving without crosstalk is performed.
At the intersection of the signal electrode (signal line) and the scanning electrode, a switch [for example, a transistor switch (thin film transistor ... TFT switch, MO
Switch of S transistor) and others], an image display device using an active matrix type liquid crystal display element has poor frequency characteristics of a storage element for holding a voltage corresponding to an image signal for each pixel, or switching of pixels. As a solution to the case where the response of a transistor switch for performing the operation is poor, a conventional image signal to be displayed is converted into a multi-phase signal, for example, an N-phase signal (N is a natural number of 2 or more). By doing so, an image signal in a state where the occupied frequency band of the image signal for each phase is reduced to 1 / N of the occupied frequency band of the original image signal is supplied to the liquid crystal display device. Is being done.
【0004】図3は多相の画像信号が供給されるアクテ
ィブマトリックス型の液晶表示装置及び駆動回路との概
略構成を示すブロック図であり、図3において1はアク
ティブマトリックス型の液晶表示装置、2は水平駆動
部、3は垂直駆動部、4は駆動信号源、5は画像信号源
である。前記したアクティブマトリックス型の液晶表示
装置1は、一対の基板間に液晶が封入されており、前記
した一対の基板における一方の基板上には共通電極が配
置され、また、他方の基板上には、縦横に配列されてい
る画素と個別に対応して設けられている画素電極及び前
記した画素電極に接続されている記憶素子と、前記した
記憶素子に画像信号を供給するための信号線#H1,#
H2…#H1920(1920=P)と、記憶素子を選
択するためのアドレス線#V1,#V2…#V1035
(1035=Q)とが配設されている。さらに、TFT
は画素毎に設けられているスイッチ用の薄膜トランジス
タであり、またCSは画素毎に設けられている記憶素子
(静電容量)である。FIG. 3 is a block diagram showing a schematic configuration of an active matrix type liquid crystal display device to which a multi-phase image signal is supplied and a driving circuit. In FIG. Denotes a horizontal drive unit, 3 denotes a vertical drive unit, 4 denotes a drive signal source, and 5 denotes an image signal source. In the active matrix type liquid crystal display device 1 described above, liquid crystal is sealed between a pair of substrates, a common electrode is disposed on one of the pair of substrates, and A pixel electrode provided corresponding to each of the pixels arranged vertically and horizontally, a storage element connected to the pixel electrode, and a signal line # H1 for supplying an image signal to the storage element. , #
H2 ... # H1920 (1920 = P) and address lines # V1, # V2 ... # V1035 for selecting storage elements
(1035 = Q). Furthermore, TFT
Is a switch thin film transistor provided for each pixel, and CS is a storage element (capacitance) provided for each pixel.
【0005】図3(及び図4)において水平駆動部2に
は、駆動信号源4から伝送線6によって、水平シフトレ
ジスタ9(図4)のスタートパルスH−ST,2相のク
ロックパルスH−C1,H−C2などが供給されてお
り、また、画像信号源5から伝送線8によって、表示の
対象にされている画像信号を多相化した画像信号[以下
の説明では4相(N=4)の画像信号であるとされてい
る]も供給されている。図4は主として、図3中の水平
駆動部2の具体的な構成態様を例示したブロック図であ
り、図4中において1はアクティブマトリックス型の液
晶表示装置1であって、図4中のP1,P2,P3…P1
920は、図1中のアクティブマトリックス型の液晶表
示装置1における1行目の画素配列を代表例として示し
ている。#H1…#H16…H1913…は、図3中に
示されているP本の信号線#H1,#H2…#H192
0と対応している。In FIG. 3 (and FIG. 4), the horizontal driving unit 2 receives a start pulse H-ST of a horizontal shift register 9 (FIG. 4) and a two-phase clock pulse H- C1, H-C2, and the like are supplied, and an image signal obtained by converting an image signal to be displayed into a multi-phase image signal from the image signal source 5 through the transmission line 8 [in the following description, four phases (N = 4) is also supplied. FIG. 4 is a block diagram mainly illustrating a specific configuration example of the horizontal drive unit 2 in FIG. 3. In FIG. 4, reference numeral 1 denotes an active matrix type liquid crystal display device 1, and P1 in FIG. , P2, P3 ... P1
Reference numeral 920 shows, as a representative example, the pixel arrangement in the first row in the active matrix type liquid crystal display device 1 in FIG. # H1 ... # H16 ... H1913 ... are P signal lines # H1, # H2 ... # H192 shown in FIG.
Corresponds to 0.
【0006】ところで、アクティブマトリックス型の液
晶表示装置1の横方向に配列されている1920個(P
個)の画素P1,P2…P1920と対応して、水平駆
動部2とアクティブマトリックス型の液晶表示装置1と
の間に設けられている1920本の信号線#H1,#H
2…#H1920によって行なわれる前記した画素P
1,P2…P1920に対する画像信号の供給態様は、
前記の画像信号が単相の場合には水平駆動部2に設けら
れているシフトレジスタ9のシフト動作によって、信号
線#H1,#H2…#H1920が時間軸上で1つずつ
順次に選択されて、順次に1個ずつの画素P1,P2…
P1920に対して画像信号が供給されるのであるが、
アクティブマトリックス型の液晶表示装置1を多相化さ
れている画像信号で表示動作を行なわせる場合には、画
像信号の相数(N相)と対応する個数(N個)の画素を
一群として、前記の一群の画素が同時に選択されるよう
な態様で一群を構成している画素に対する画像信号の供
給が行なわれる。By the way, 1920 pixels (P) arranged in the horizontal direction of the active matrix type liquid crystal display device 1.
1920) signal lines # H1, #H provided between the horizontal drive unit 2 and the active matrix type liquid crystal display device 1 in correspondence with the pixels P1, P2.
2. The pixel P described above performed by # H1920
1, P2... P1920 are supplied with image signals in the following manner.
When the image signal is single-phase, the signal lines # H1, # H2,... # H1920 are sequentially selected one by one on the time axis by the shift operation of the shift register 9 provided in the horizontal drive unit 2. , One by one pixels P1, P2,.
An image signal is supplied to P1920.
When the active matrix type liquid crystal display device 1 performs a display operation with a multi-phase image signal, the number (N) of pixels corresponding to the number of phases (N phases) of the image signal is defined as one group. An image signal is supplied to the pixels forming a group in such a manner that the group of pixels is simultaneously selected.
【0007】前記したアクティブマトリックス型の液晶
表示装置1を多相化されている画像信号で表示動作を行
なわせる場合について、具体的に説明すると次のとおり
である。今、表示の対象にされている画像信号の相数を
Nとし、また、アクティブマトリックス型の液晶表示装
置1の横方向に配列されている画素P1,P2…の総数
をP個とした場合に、時間軸上で同時に選択される一群
の画素の画素数は、P/Nとなる。例えば画像信号を4
相(N=4)に分割し、アクティブマトリックス型の液
晶表示装置1の横方向に配列されている画素P1,P2
…の総数Pを、1920個とした場合には、アクティブ
マトリックス型の液晶表示装置1の横方向に配列されて
いる1920個の画素は、4個の画素を一群とする19
20/4=480個の画素群に分割されることになる。
図4中のシフトレジスタ9からレベルシフタ10に接続
されている出力線#1H,#2H…#480Hは、前記
した480個の画素群と対応して設けられた480本の
信号線(信号電極)である。なお、アクティブマトリッ
クス型の液晶表示装置1の縦方向に配列されている画素
数はQ個である。A case where the above-mentioned active matrix type liquid crystal display device 1 performs a display operation with a multi-phase image signal will be specifically described as follows. Assume that the number of phases of an image signal to be displayed is N, and the total number of pixels P1, P2,... Arranged in the horizontal direction of the active matrix type liquid crystal display device 1 is P. , The number of pixels of a group of pixels simultaneously selected on the time axis is P / N. For example, if the image signal is 4
The pixels P1 and P2 which are divided into phases (N = 4) and are arranged in the horizontal direction of the active matrix type liquid crystal display device 1
If the total number P of... Is 1920, the 1920 pixels arranged in the horizontal direction of the active matrix type liquid crystal display device 1 have four pixels as one group.
It is divided into 20/4 = 480 pixel groups.
The output lines # 1H, # 2H... # 480H connected from the shift register 9 to the level shifter 10 in FIG. 4 are 480 signal lines (signal electrodes) provided corresponding to the 480 pixel groups. It is. The number of pixels arranged in the vertical direction of the active matrix type liquid crystal display device 1 is Q.
【0008】前記したシフトレジスタ9の各出力線#1
H,#2H…#480Hからレベルシフタ10に供給さ
れた出力信号は、前記した各出力線毎に、それぞれ特定
な一群の画素を構成している連続するN(設例ではN=
4)個の画素が同時的に選択されるように動作するスイ
ッチSWの開閉制御信号として用いられる。図4中の
,,,は図3中の画像信号源5から水平駆動部
2に供給されているN相(設例ではN=4)の画像信号
#1,#2…#4が伝送される伝送線8(図1中に示し
てある伝送線8と対応している)を示している。前記し
たN相の画像信号における第1相目の画像信号は、シフ
トレジスタ9の出力線#1Hに出力が現われたときに閉
じるスイッチSWによって信号線#H1に供給され、ま
た、シフトレジスタ9の出力線#2Hに出力が現われた
ときに閉じるスイッチSWによって信号線#H5に供給
される、というように、シフトレジスタ9の出力線#K
H(ただし、Kは1,2…480)に出力が現われたと
きに閉じるスイッチSWによって信号線#H[1+(K
−1)N]に第1相目の画像信号が供給される。Each output line # 1 of the shift register 9
The output signals supplied from H, # 2H... # 480H to the level shifter 10 are continuous N (N = N in the example) constituting a specific group of pixels for each of the output lines.
4) It is used as an open / close control signal for a switch SW that operates so that pixels are simultaneously selected. , # 4 in FIG. 4 transmit N-phase (N = 4 in the example) image signals # 1, # 2... # 4 supplied to the horizontal drive unit 2 from the image signal source 5 in FIG. The transmission line 8 (corresponding to the transmission line 8 shown in FIG. 1) is shown. The first-phase image signal in the N-phase image signal is supplied to the signal line # H1 by a switch SW that closes when an output appears on the output line # 1H of the shift register 9, and the signal of the shift register 9 The output line #K of the shift register 9 is supplied to the signal line # H5 by a switch SW that closes when an output appears on the output line # 2H, and so on.
H (where K is 1, 2,..., 480) is closed by a switch SW which closes when an output appears on the signal line #H [1+ (K
-1) N] is supplied with the image signal of the first phase.
【0009】また、画像信号源5から水平駆動部2に供
給されているN相(設例ではN=4)の画像信号中の第
2相目の画像信号は、シフトレジスタ9の出力線#1H
に出力が現われたときに閉じるスイッチSWによって信
号線#H2に供給され、さらにシフトレジスタ9の出力
線#2Hに出力が現われたときに閉じるスイッチSWに
よって信号線#H6に供給される、というように、シフ
トレジスタ9の出力線#KH(ただし、Kは1,2…4
80)に出力が現われたときに閉じるスイッチSWによ
って、信号線#H[2+(K−1)N]に第2相目の画
像信号が供給される。また、画像信号源5から水平駆動
部2に供給されているN相(設例ではN=8)の画像信
号中の第3相目の画像信号は、シフトレジスタ9の出力
線#1Hに出力が現われたときに閉じるスイッチSWに
よって信号線#H3に供給され、さらにシフトレジスタ
9の出力線#2Hに出力が現われたときに閉じるスイッ
チSWによって信号線#H7に供給される、というよう
に、シフトレジスタ9の出力線#KH(ただし、Kは
1,2…480)に出力が現われたときに閉じるスイッ
チSWによって信号線#H[3+(K−1)N]に第3
相目の画像信号が供給される。The image signal of the second phase in the N-phase (N = 4 in the example) image signal supplied from the image signal source 5 to the horizontal drive unit 2 is the output line # 1H of the shift register 9.
Is supplied to the signal line # H2 by a switch SW that closes when an output appears on the output line # 2, and is further supplied to the signal line # H6 by a switch SW that closes when an output appears on the output line # 2H of the shift register 9. The output line #KH of the shift register 9 (where K is 1, 2,.
A switch SW that closes when the output appears at 80) supplies the image signal of the second phase to the signal line #H [2+ (K-1) N]. The image signal of the third phase in the N-phase (N = 8 in the example) image signal supplied to the horizontal drive unit 2 from the image signal source 5 is output to the output line # 1H of the shift register 9. A shift is provided to the signal line # H3 by a switch SW which closes when it appears, and further supplied to a signal line # H7 by a switch SW which closes when an output appears on the output line # 2H of the shift register 9, and so on. A switch SW that closes when an output appears on the output line #KH (where K is 1, 2,... 480) of the register 9 is connected to the signal line #H [3+ (K−1) N] by the switch SW.
A phase image signal is supplied.
【0010】以下、同様にして、画像信号源5から水平
駆動部2に供給されているN相(設例ではN=4)の画
像信号中の第4相目の画像信号は、シフトレジスタ9の
出力線#1Hに出力が現われたときに閉じるスイッチS
Wによって信号線#H4に供給され、また、シフトレジ
スタ9の出力線#2Hに出力が現われたときに閉じるス
イッチSWによって信号線#H8に供給される、という
ように、シフトレジスタ9の出力線#KH(ただし、K
は1,2…480)に出力が現われたときに閉じるスイ
ッチSWによって信号線#H[4+(K−1)N]に第
4相目の画像信号が供給される。前記のようにして、画
像信号源5から水平駆動部2に供給されているN相(設
例ではN=4)の画像信号における各相の画像信号は、
シフトレジスタ9の出力線#KH(ただし、Kは1,2
…480)に出力が現われたときに同時的に閉じるN個
のスイッチSWによって、N本の信号線#H[i+(K
−1)N](ただし、iは1から4までの数)に供給さ
れることになる。Similarly, the image signal of the fourth phase in the N-phase (N = 4 in the example) image signal supplied from the image signal source 5 to the horizontal drive unit 2 Switch S that closes when an output appears on output line # 1H
W is supplied to the signal line # H4, and is supplied to the signal line # H8 by the switch SW that closes when an output appears on the output line # 2H of the shift register 9, and so on, and so on. #KH (however, K
480), the fourth-phase image signal is supplied to the signal line #H [4+ (K-1) N] by the switch SW which closes when an output appears at 1, 2,... 480). As described above, the image signal of each phase in the N-phase (N = 4 in the example) image signal supplied to the horizontal drive unit 2 from the image signal source 5 is as follows.
The output line #KH of the shift register 9 (where K is 1, 2)
.. 480) are simultaneously closed by an N number of switches SW when an output appears on the signal lines #H [i + (K
-1) N] (where i is a number from 1 to 4).
【0011】一方、図3における垂直駆動部3には、駆
動信号源4から伝送線7によって、垂直シフトレジスタ
のスタートパルスVSTや、2相のクロックパルスVC
1,VC2が供給されている。それで垂直駆動部4に設
けられている垂直シフトレジスタからは、順次の走査電
極#V1,#V2…#V1035に対して出力が供給さ
れるから、アクティブマトリックス型の液晶表示装置1
では、水平方向について画像信号の相数と対応する個数
の画素を一群の画素として同時に選択して、次々の一群
を構成している画素についての表示を行ないながら、垂
直方向に走査されることにより、画像の表示が行なわれ
ることになる。On the other hand, a vertical drive unit 3 shown in FIG. 3 is connected to a start signal VST of a vertical shift register and a two-phase clock pulse VC by a transmission line 7 from a drive signal source 4.
1, VC2. Then, the output is supplied from the vertical shift register provided in the vertical drive unit 4 to the sequential scanning electrodes # V1, # V2,... # V1035.
In the horizontal scanning direction, the number of pixels corresponding to the number of phases of the image signal is simultaneously selected as a group of pixels, and scanning is performed in the vertical direction while displaying the pixels forming a group one after another. , An image is displayed.
【0012】前記のように画像信号を多相化することに
より、アクティブマトリックス型の液晶表示装置1に供
給される各相毎の画像信号は、もとの画像信号の占有周
波数帯域よりも狭い占有周波数帯域の画像信号とされる
ために、アクティブマトリックス型の液晶表示装置1に
おける画素毎に画像信号に対応した電圧を保持する記憶
素子の周波数特性が悪かったり、画素の切換えを行なう
ためのトランジスタのスイッチの応答性が悪かったりし
た場合でも、良好な表示画像を表示させることが可能と
なる。By making the image signal multi-phase as described above, the image signal for each phase supplied to the active matrix type liquid crystal display device 1 is occupied narrower than the occupied frequency band of the original image signal. Since the image signal is in the frequency band, the frequency characteristic of the storage element that holds the voltage corresponding to the image signal for each pixel in the active matrix type liquid crystal display device 1 is poor, or a transistor for switching the pixel is used. Even if the response of the switch is poor, it is possible to display a good display image.
【0013】ところで、前記したアクティブマトリック
ス型の液晶表示装置によって表示の対象とされる画像
は、それぞれ特定な画面の表示モードに従った特定なア
スペクト比や画素数のものとされている。例えば、表示
画像のアスペクト比(画面の横寸法と縦寸法との比)
は、映画の画面や、日本のカラーTV標準方式、他の多
くの、従来のTV方式などの画面においては4:3に規
定されていたが、高精細度TV(HDTV)方式の画面
では、16:9(横方向の画素数が1920個、縦方向
の画素数が1080個)に規定されている。また、コン
ピュータのディスプレイの画面におけるSXGA表示モ
ードにおける画面のアスペクト比は、5:4(横方向の
画素数が1280個、縦方向の画素数が1024個)に
定められているし、さらに、コンピュータのディスプレ
イの画面におけるXGA表示モードにおける画面は、横
方向の画素数が1024個、縦方向の画素数が768個
の画素の2次元的な配列により構成されている、という
ように、画面の表示モードに応じてそれぞれ異なったア
スペクト比を縦横の画素数を有する画面とされている。The images to be displayed by the active matrix type liquid crystal display device have a specific aspect ratio and a specific number of pixels according to a specific screen display mode. For example, the aspect ratio of the displayed image (the ratio between the horizontal and vertical dimensions of the screen)
Is defined as 4: 3 for movie screens, Japanese color TV standard schemes, and many other conventional TV schemes, but for high-definition TV (HDTV) schemes, 16: 9 (the number of pixels in the horizontal direction is 1920 and the number of pixels in the vertical direction is 1080). The aspect ratio of the screen in the SXGA display mode on the screen of the computer display is set to 5: 4 (the number of pixels in the horizontal direction is 1280 and the number of pixels in the vertical direction is 1024). The screen in the XGA display mode of the display screen of the above is constituted by a two-dimensional array of 1024 pixels in the horizontal direction and 768 pixels in the vertical direction. The screen has different aspect ratios depending on the mode and has the number of pixels in the vertical and horizontal directions.
【0014】それで、多数の画素を2次元的に配列させ
てあるアクティブマトリックス液晶表示素子をライトバ
ルブとして用いて構成されている画像表示装置におい
て、前記のように画面のアスペクト比や、画面の横方向
の画素数と縦方向の画素数とを異にしている多くの種類
の画面を、1台の画像表示装置により、各1種類の画面
の画像毎に個別に表示させようとする場合には、表示の
対象にされている画面において、最大の横方向の画素数
を有する横方向の画素配列と、最大の縦方向の画素数を
有する縦方向の画素配列とを備えているアクティブマト
リックス液晶表示素子をライトバルブとして用いれば、
前記したそれぞれ異なる種類の画面の画像を個別に表示
できる。Therefore, in an image display device using an active matrix liquid crystal display element in which a large number of pixels are two-dimensionally arranged as a light valve, as described above, the aspect ratio of the screen and the horizontal In a case where many types of screens having different numbers of pixels in the vertical direction and the number of pixels in the vertical direction are to be individually displayed for each image of one type of screen by one image display device, An active matrix liquid crystal display comprising a horizontal pixel array having the maximum number of pixels in the horizontal direction and a vertical pixel array having the maximum number of pixels in the vertical direction on the screen to be displayed. If the element is used as a light valve,
The images of the different types of screens described above can be individually displayed.
【0015】また、ライトバルブとして使用されるアク
ティブマトリックス液晶表示素子が、表示の対象にされ
ている画面における最大の横方向の画素数を有する横方
向の画素配列と、最大の縦方向の画素数を有する縦方向
の画素配列とを備えていないものであっても、画素密度
変換を行なうことにより、前記したそれぞれ異なる種類
の画面の画像を個別に表示させるようにできる。An active matrix liquid crystal display element used as a light valve has a horizontal pixel array having a maximum number of horizontal pixels on a screen to be displayed and a maximum number of vertical pixels. However, even if it is not provided with the vertical pixel array having the above, the images of the different types of screens described above can be individually displayed by performing the pixel density conversion.
【0016】ところが、縦方向と横方向とに、それぞれ
特定な画素数の画素配列を有するアクティブマトリック
ス液晶表示素子を備えて構成されている1台の画像表示
装置によって、画面のアスペクト比や、画面の横方向の
画素数と縦方向の画素数とを異にしている多くの種類の
画面における各1種類の画面の画像毎に個別に表示させ
ようとする場合に、画像表示装置で使用しているアクテ
ィブマトリックス液晶表示素子における記憶素子の周波
数特性や、トランジスタのスイッチの応答性等が、表示
の対象にされている画面の表示のために必要とされる特
性を満たしていないものであった場合には、良好な表示
画像を表示させることができない。そこで、前記の1台
の画像表示装置に対して、表示の対象にされている画像
信号を多相信号に変換して供給して、前記の問題を解決
することが考えられるが、従来の多相化された画像信号
の供給装置は構成が複雑でありコスト高となることが避
けられず、それの解決策が求められた。However, a single image display device having an active matrix liquid crystal display element having a specific number of pixels in each of the vertical direction and the horizontal direction has a screen aspect ratio and a screen aspect ratio. When it is desired to individually display each image of one type of screen in many types of screens in which the number of pixels in the horizontal direction is different from the number of pixels in the vertical direction, If the frequency characteristics of the storage element in the active matrix liquid crystal display element or the responsiveness of the switch of the transistor do not satisfy the characteristics required for displaying the screen to be displayed. Cannot display a good display image. Therefore, it is conceivable to solve the above-described problem by converting the image signal to be displayed to the one image display device into a multi-phase signal and supplying the converted signal. The phased image signal supply device has a complicated structure and inevitably increases the cost, and a solution to the problem has been demanded.
【0017】[0017]
【課題を解決するための手段】本発明は、一対の基板間
に液晶が封入されており、前記した一対の基板における
一方の基板上には共通電極が配置され、また、他方の基
板上には(横P個×縦Q個)の画素と個別に対応して設
けられている画素電極及び前記した画素電極に接続され
ている記憶素子と、N相(ただしNは2以上の自然数)
に分解されて多相化された画像信号を前記した記憶素子
に供給するための(P/N)N本の信号線と、記憶素子
を選択するためのQ本のアドレス線とが配設されてい
て、前記の多相化された入力画像信号の各相の電圧に応
じて前記した記憶素子に蓄積された電荷に基づいて液晶
による光変調が行なわれる液晶表示装置によって、M種
類(ただし、Mは2以上の自然数)の表示モードの画面
と対応して、それぞれ多相化されているM種類のN相の
画像信号における各相毎の画像信号について個別に信号
処理を行なうN系列の信号処理回路を有する信号処理回
路群から多相化されたN相の画像信号を供給できるよう
にした画像信号の供給装置として、前記した信号処理回
路群を構成しているN系列の信号処理回路における各1
系列の信号処理回路の入力側に、それぞれM個のデータ
ラッチと、前記したM個のデータラッチの出力の内か
ら、一出力を選択して後続回路に供給する表示画像選択
部とを設け、また、前記した各1系列の信号処理回路の
入力側にM個ずつ設けてあるデータラッチに対して、M
種類のN相の画像信号における同一相の画像信号を供給
する手段と、前記した信号処理回路群における各信号処
理回路における表示画像選択部によって、特定な1種類
の表示モードの画面の画像信号が信号処理の対象の画像
信号として選択する手段とを備えて構成した多相化され
た画像信号の供給装置である。According to the present invention, a liquid crystal is sealed between a pair of substrates, a common electrode is disposed on one of the pair of substrates, and a liquid crystal is disposed on the other substrate. Is a pixel electrode provided corresponding to each of the (P horizontal × Q vertical) pixels and the storage element connected to the pixel electrode, and an N phase (where N is a natural number of 2 or more)
There are provided (P / N) N signal lines for supplying the storage elements with the image signals which have been decomposed into polyphases, and Q address lines for selecting the storage elements. The liquid crystal display device in which light modulation by liquid crystal is performed based on the electric charge stored in the storage element according to the voltage of each phase of the multi-phased input image signal, M types (however, (M is a natural number of 2 or more) corresponding to the display mode screen, an N-sequence signal that individually performs signal processing on the image signal for each phase among the M types of N-phase image signals that are multi-phased. As an image signal supply device capable of supplying a multi-phased N-phase image signal from a signal processing circuit group having a processing circuit, an N-sequence signal processing circuit constituting the above-described signal processing circuit group Each one
On the input side of the series signal processing circuit, M data latches and a display image selection unit for selecting one output from the outputs of the M data latches and supplying the output to a subsequent circuit are provided, Further, M data latches provided on the input side of each of the above-mentioned one series of signal processing circuits are provided with M data latches.
The means for supplying the same phase image signal among the N types of image signals and the display image selection unit in each signal processing circuit in the signal processing circuit group described above allows the image signal of the screen of one specific display mode to be generated. Means for selecting an image signal to be subjected to signal processing.
【0018】[0018]
【発明の実施の形態】以下、添付図面を参照して本発明
の多相化された画像信号によって表示が行なわれる液晶
表示装置に対する多相化された画像信号の供給装置の具
体的な内容を詳細に説明する。図1及び図2は、それぞ
れ本発明の多相化された画像信号によって表示が行なわ
れる液晶表示装置に対する多相化された画像信号の供給
装置の異なる実施例の概略構成を示すブロック図であ
る。本発明の多相化された画像信号によって表示が行な
われる液晶表示装置に対する多相化された画像信号の供
給装置は、液晶表示装置によって表示の対象にされてい
るN相(Nは2以上の自然数)に分割されて多相化され
た画像信号の各相毎の画像信号について個別に信号処理
を行なうように設けられたN系列の信号処理回路を備え
て構成される。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram of a liquid crystal display device for displaying images by using a multi-phase image signal according to the present invention; This will be described in detail. FIGS. 1 and 2 are block diagrams each showing a schematic configuration of a different embodiment of a supply device of a multi-phase image signal for a liquid crystal display device according to the present invention, in which display is performed by a multi-phase image signal. . The apparatus for supplying a multi-phase image signal to a liquid crystal display device that performs display by using a multi-phase image signal according to the present invention is an N-phase (N is 2 or more) target to be displayed by the liquid crystal display device. (Numerical number), and is provided with an N-sequence signal processing circuit provided so as to individually perform signal processing on an image signal for each phase of an image signal divided into polyphases.
【0019】図1に示す多相化された画像信号の供給装
置は、液晶表示装置によって表示の対象にされている多
相化された画像信号が4相(N=4)の画像信号である
場合に、各相毎の画像信号について個別に信号処理を行
なうように設けられた4系列の信号処理回路(各系列の
区別は、各系列の信号処理回路の構成部分の図面符号
に、A,B,C,Dを付加して示してある)を有する1
個の信号処理回路群SADとして構成させた場合の構成
例を例示しており、また、図2に示す多相化された画像
信号の供給装置は、液晶表示装置によって表示の対象に
されている多相化された画像信号が2相(N=2)の画
像信号である場合に、各相毎の画像信号について個別に
信号処理を行なうように設けられた2系列の信号処理回
路(各系列の区別は、各系列の信号処理回路の構成部分
の図面符号に、A,Bを付加して示してある)を有する
1個の信号処理回路群SADとして構成させた場合の構
成例を例示している。In the supply device of the multi-phase image signal shown in FIG. 1, the multi-phase image signal to be displayed by the liquid crystal display device is a four-phase (N = 4) image signal. In this case, four series of signal processing circuits provided so as to individually perform signal processing on image signals for each phase (each series is distinguished by A, A, B, C, and D)
FIG. 2 illustrates a configuration example in a case where the signal processing circuit group SAD is configured, and a supply device of a polyphased image signal illustrated in FIG. 2 is a display target by a liquid crystal display device. When the multi-phase image signal is a two-phase (N = 2) image signal, a two-series signal processing circuit (each series) provided to individually perform signal processing on the image signal for each phase. Is illustrated as an example of a configuration in the case where the signal processing circuit group is configured as one signal processing circuit group SAD having (A and B are added to the drawing symbols of the components of the signal processing circuits of each series). ing.
【0020】前記した信号処理回路群SADに設けられ
ている4系列の信号処理回路(図1の場合)、または信
号処理回路群SADに設けられている2系列の信号処理
回路(図2の場合)において、図中の上方から第1の信
号処理回路(A)、第2の信号処理回路(B)、第3の
信号処理回路(C)、第4の信号処理回路(D)と呼ぶ
ことにするが、以下の説明において、各系列の信号処理
回路に共通な事項の記述においては、A,B…の添字を
省略して記載されていることがある。The four signal processing circuits provided in the signal processing circuit group SAD (FIG. 1) or the two signal processing circuits provided in the signal processing circuit group SAD (FIG. 2) ), They are called a first signal processing circuit (A), a second signal processing circuit (B), a third signal processing circuit (C), and a fourth signal processing circuit (D) from above in the figure. However, in the following description, in the description of items common to the signal processing circuits of each series, the subscripts of A, B,... May be omitted.
【0021】図1に示す多相化された画像信号の供給装
置において、前記した信号処理回路群を構成している個
々の1系列の信号処理回路は、それぞれ、2個の入力デ
ータラッチ11α,11βと、前記した2個の入力デー
タラッチ11α,11βの内の1個の入力データラッチ
でラッチされたデータを切換え選択する表示画像選択部
12と、ガンマ補正部13と、シェーディング補正部1
4と、利得調整部15と、デジタルアナログ変換器16
とによって構成されている。In the apparatus for supplying a multi-phase image signal shown in FIG. 1, each of the series of signal processing circuits constituting the signal processing circuit group includes two input data latches 11α, 11α, 11β, a display image selection unit 12 for switching and selecting data latched by one of the two input data latches 11α and 11β, a gamma correction unit 13, and a shading correction unit 1.
4, a gain adjustment unit 15, a digital-to-analog converter 16
And is constituted by.
【0022】また、図2に示す多相化された画像信号の
供給装置において、前記した信号処理回路群を構成して
いる個々の1系列の信号処理回路は、それぞれ、4個の
入力データラッチ11α,11β,11γ,11δと、
前記した4個の入力データラッチ11α,11β,11
γ,11δの内の1個の入力データラッチでラッチされ
たデータを切換え選択する表示画像選択部12と、ガン
マ補正部13と、シェーディング補正部14と、利得調
整部15と、デジタルアナログ変換器16とによって構
成されている。なお、図2中には表示画像選択部12に
後続されているガンマ補正部13と、シェーディング補
正部14と、利得調整部15と、デジタルアナログ変換
器16などについての図示説明が省略されている。In the multi-phase image signal supply apparatus shown in FIG. 2, each of the series of signal processing circuits constituting the signal processing circuit group has four input data latches. 11α, 11β, 11γ, 11δ,
The four input data latches 11α, 11β, 11
a display image selection unit 12, a gamma correction unit 13, a shading correction unit 14, a gain adjustment unit 15, a digital-analog converter, which switches and selects data latched by one input data latch of γ and 11δ. 16. In FIG. 2, illustrations of a gamma correction unit 13, a shading correction unit 14, a gain adjustment unit 15, a digital-analog converter 16, and the like, which follow the display image selection unit 12, are omitted. .
【0023】図1中におけるα,β及び図2中における
α,β,γ,δ等の符号は、液晶表示装置によって表示
の対象にされている画像信号が、それぞれ異なる画像信
号源α,β,γ,δから供給されている画像信号の区
別、及び信号処理の対象としている画像信号の区別等を
示すために使用されており、また、#1,#2,#3,
#4等の符号は、多相化された画像信号における各相の
信号を区別するために使用されている。例えば、図1中
に示されている符号α#1は、ある1つの画像信号源α
から供給された多相化した画像信号αにおける第1相の
画像信号を示し、また例えば図1中に示されている符号
β#3は、別の1つの画像信号源βから供給された多相
化した画像信号βにおける第3相の画像信号を示してい
る。Symbols α, β, α, β, γ, δ, etc. in FIG. 1 and α, β, γ, δ, etc. in FIG. 2 indicate that image signals to be displayed by the liquid crystal display device are different from image signal sources α, β, respectively. , Γ, δ, and the like, and are used to indicate the distinction between image signals to be subjected to signal processing, and the like.
Codes such as # 4 are used to distinguish signals of each phase in the multi-phased image signal. For example, the symbol α # 1 shown in FIG. 1 is a certain image signal source α
The image signal of the first phase in the multi-phased image signal α supplied from the image signal α. For example, the symbol β # 3 shown in FIG. 3 shows a third phase image signal in the phased image signal β.
【0024】同様に、例えば、図2中に示されている符
号α#1は、ある1つの画像信号源αから供給された多
相化した画像信号αにおける第1相の画像信号を示し、
また例えば図2中に示されている符号β#2は、別の1
つの画像信号源βから供給された多相化した画像信号β
における第2相の画像信号を示し、さらに、例えば図2
中に示されている符号δ#1は、他の1つの画像信号源
δから供給された多相化した画像信号δにおける第1相
の画像信号を示しているのである。また、図1及び図2
中に示されている入力データラッチ11における添字
α,β,γ,δは、各入力データラッチ11に入力され
る画像信号α,β,γ,δの区別と対応して付してあ
る。Similarly, for example, a symbol α # 1 shown in FIG. 2 indicates a first-phase image signal in a multi-phase image signal α supplied from a certain image signal source α.
Further, for example, the code β # 2 shown in FIG.
Image signal β supplied from two image signal sources β
2 shows an image signal of the second phase in FIG.
The symbol δ # 1 shown therein indicates the first phase image signal in the multiphased image signal δ supplied from another image signal source δ. 1 and 2
The subscripts α, β, γ, and δ in the input data latch 11 shown therein are assigned corresponding to the distinctions between the image signals α, β, γ, and δ input to each input data latch 11.
【0025】図1及び図2に示されている多相化された
画像信号の供給装置に対して多相化された画像信号を供
給する画像信号源α,β(図1の場合)、及び画像信号
源α,β,γ,δ(図2の場合)における画像信号源α
から供給される画像信号αを構成している各相の画像信
号α#1,α#2…は、画素密度変換処理が施されるこ
となく多相化された画像信号の供給装置における入力デ
ータラッチ11における添字αが付されているデータラ
ッチ11α(例えば11Aα,11Bα…)に供給され
ている。なお、図1中の18,19は、それぞれ異なる
画像信号源α,βから供給される多相化された画像信号
α#1〜α#4、画像信号β#1〜β#4の伝送線であ
り、また、図2中の21,22,23、24は、それぞ
れ異なる画像信号源α,βγ,δから供給される多相化
された画像信号α#1,α#2、画像信号β#1,β#
2、画像信号γ#1,γ#2、画像信号δ#1,δ#2
の伝送線を示している。Image signal sources α and β (in the case of FIG. 1) for supplying a polyphased image signal to the polyphased image signal supply device shown in FIGS. 1 and 2; Image signal source α in image signal sources α, β, γ, δ (in the case of FIG. 2)
Are image signals α # 1, α # 2,... Constituting the image signal α supplied from the multi-phase image signal supply device which has not been subjected to the pixel density conversion processing. The data is supplied to the data latches 11α (for example, 11Aα, 11Bα,. Note that reference numerals 18 and 19 in FIG. 1 denote transmission lines for multiphased image signals α # 1 to α # 4 and image signals β # 1 to β # 4 supplied from different image signal sources α and β, respectively. 2, 21, 22, 23, and 24 are polyphased image signals α # 1, α # 2 and image signal β supplied from different image signal sources α, βγ, δ, respectively. # 1, β #
2, image signals γ # 1, γ # 2, image signals δ # 1, δ # 2
Is shown.
【0026】また、図1及び図2に示されている多相化
された画像信号の供給装置に対して多相化された画像信
号を供給する画像信号源βから供給される画像信号βを
構成している各相の画像信号β#1,β#2…は、画素
密度変換部20(図1の場合)、または画素密度変換部
25(図2の場合)によって、所定の画素密度変換処理
が施された後に多相化された画像信号の供給装置におけ
る入力データラッチ11における添字βが付されている
データラッチ11β(例えば11Aβ,11Bβ…)に
供給されている。The image signal β supplied from the image signal source β for supplying the multi-phase image signal to the multi-phase image signal supply device shown in FIGS. The constituent image signals β # 1, β # 2,... Are converted to a predetermined pixel density by the pixel density converter 20 (FIG. 1) or the pixel density converter 25 (FIG. 2). The processed image signals are supplied to the data latches 11β (for example, 11Aβ, 11Bβ,...) Of the input data latch 11 in the supply device for the multiphased image signals to which the subscript β is added.
【0027】さらに、図2に示されている多相化された
画像信号の供給装置に対して多相化された画像信号を供
給する画像信号源γから供給される画像信号γを構成し
ている各相の画像信号γ#1,γ#2は、画素密度変換
部26によって、所定の画素密度変換処理が施された後
に多相化された画像信号の供給装置における入力データ
ラッチ11における添字γが付されているデータラッチ
11γ(例えば11Aγ,11Bγ)に供給され、さら
にまた、図2に示されている多相化された画像信号の供
給装置に対して多相化された画像信号を供給する画像信
号源δから供給される画像信号δを構成している各相の
画像信号δ#1,δ#2は、画素密度変換部26によっ
て、所定の画素密度変換処理が施された後に多相化され
た画像信号の供給装置における入力データラッチ11に
おける添字δが付されているデータラッチ11δ(例え
ば11Aδ,11Bδ)に供給されている。Further, an image signal γ supplied from an image signal source γ for supplying a multi-phase image signal to the multi-phase image signal supply device shown in FIG. Each of the image signals γ # 1 and γ # 2 of each phase is subjected to a predetermined pixel density conversion process by the pixel density conversion unit 26, and is subjected to a subscript in the input data latch 11 of the image signal supply device in which the image signal is multiphased 2 is supplied to the data latches 11γ (eg, 11Aγ, 11Bγ) to which γ is added, and further, the multiphase image signal is supplied to the multiphase image signal supply device shown in FIG. The image signals δ # 1 and δ # 2 of each phase constituting the image signal δ supplied from the supplied image signal source δ are subjected to predetermined pixel density conversion processing by the pixel density conversion unit 26. In the supply device of the multi-phased image signal That data latch 11δ subscript δ is attached in the input data latch 11 (e.g. 11Aδ, 11Bδ) are supplied to the.
【0028】すなわち、画像信号源αから多相化された
画像信号の供給装置に供給されている多相化された画像
信号αは、前記のN相の画像信号αにおける各相の画像
信号が、信号処理回路群SADで個別に所定の信号処理
動作を受けた後に、液晶表示装置に供給されることによ
り、液晶表示装置のアクティブマトリックス液晶素子
に、前記したアクティブマトリックス液晶素子の縦横の
画素数、アスペクト比と整合する状態の画面の表示モー
ドによる表示画像が表示できるような画像信号である。That is, the multi-phase image signal α supplied from the image signal source α to the multi-phase image signal supply device is obtained by converting the image signal of each phase in the N-phase image signal α. After the signal processing circuit group SAD individually receives a predetermined signal processing operation, the signal is supplied to the liquid crystal display device, so that the active matrix liquid crystal element of the liquid crystal display device has the number of vertical and horizontal pixels of the active matrix liquid crystal element. Is an image signal capable of displaying a display image in a display mode of a screen in a state matching the aspect ratio.
【0029】また、画像信号源β,γ,δから多相化さ
れた画像信号β,γ,δは、そのままの状態で、N相の
画像信号β,γ,δにおける各相の画像信号を、信号処
理回路群SADで個別に所定の信号処理動作を行なっ
て、それを液晶表示装置に供給しても、アクティブマト
リックス液晶素子の縦横の画素数、アスペクト比と整合
する状態の画面の表示モードによる表示画像が表示でき
ない画像信号であるために、画像信号源β,γ,δから
多相化された画像信号β,γ,δについては、前述のよ
うに、それぞれ対応して設けられている画素密度変換部
20、25〜27によって所定の画素密度変換処理を施
して、液晶表示装置におけるアクティブマトリックス液
晶素子の縦横の画素数、アスペクト比と整合する状態の
画面の表示モードによる表示画像を表示できる多相化さ
れた画像信号に変換してから、信号処理回路群SADに
供給するようにしているのである。そして、前記した各
画素密度変換部20、25〜27における画素密度変換
処理動作は、信号処理回路群SADで行なわれる信号処
理動作で使用されるクロック信号と同一または同期関係
にあるクロック信号を用いて行なわれる。Further, the image signals β, γ, δ polymorphized from the image signal sources β, γ, δ are used as they are to convert the image signals of each phase in the N-phase image signals β, γ, δ Even if the signal processing circuit group SAD individually performs a predetermined signal processing operation and supplies it to the liquid crystal display device, the display mode of the screen in a state where the number of pixels in the vertical and horizontal directions and the aspect ratio of the active matrix liquid crystal element match. As described above, the image signals β, γ, and δ that are polyphased from the image signal sources β, γ, and δ are provided in correspondence with the image signals that cannot be displayed. A predetermined pixel density conversion process is performed by the pixel density conversion units 20, 25 to 27, and a display image in a display mode of a screen in a state in which the number of pixels in the vertical and horizontal directions and the aspect ratio of the active matrix liquid crystal element in the liquid crystal display device match. Has been translated to a multi-phased image signals can be displayed, with each other to be supplied to the signal processing circuit group SAD. The pixel density conversion processing operation in each of the pixel density conversion units 20, 25 to 27 uses a clock signal which is the same as or synchronous with the clock signal used in the signal processing operation performed in the signal processing circuit group SAD. It is done.
【0030】図1に示す多相化された画像信号の供給装
置には、2個(M=2)の画像信号源α,βから供給さ
れた4相(N=4)の画像信号を、選択的に液晶表示装
置に供給できるように構成した場合の構成例を示してお
り、また、図2に示す多相化された画像信号の供給装置
には、4個(M=4)の画像信号源α,β,γ,δから
供給された2相(N=8)の画像信号を、選択的に液晶
表示装置に供給できるように構成した場合の構成例を示
しているが、本発明は表示の対象にされる画像信号の種
類の数Mや、画像信号の相数Nが、ともに2以上の任意
の数として実施できる。The multi-phase image signal supply device shown in FIG. 1 receives four-phase (N = 4) image signals supplied from two (M = 2) image signal sources α and β. FIG. 3 shows a configuration example in a case where the liquid crystal display device can be selectively supplied to a liquid crystal display device. In addition, a four-phase (M = 4) image signal is supplied to a polyphase image signal supply device shown in FIG. The present invention shows a configuration example in which two-phase (N = 8) image signals supplied from signal sources α, β, γ, and δ can be selectively supplied to a liquid crystal display device. Can be implemented as an arbitrary number of two or more of the number M of types of image signals to be displayed and the number N of phases of the image signals.
【0031】すなわち、表示の対象にされる画像信号の
種類の数Mに対応する個数の入力データラッチ11を表
示画像選択部12に前置させ、また、表示の対象にされ
る画像信号の相数Nと対応する個数の系列の信号処理回
路を設けた構成態様の信号処理回路群を使用すればよい
のである。また、図1及び図2の各図中に示されている
各画素密度変換部20、25〜27は、特定な1種類の
多相化された画像信号を、液晶表示装置におけるアクテ
ィブマトリックス液晶素子の縦横の画素数、アスペクト
比と整合する状態の画面の表示モードによる表示画像を
表示できる多相化された画像信号に変換させる機能を有
するものとされていたが、前記の各画素密度変換部2
0、25〜27として、1個の画素密度変換部が複数種
類の多相化された画像信号を、液晶表示装置におけるア
クティブマトリックス液晶素子の縦横の画素数、アスペ
クト比と整合する状態の画面の表示モードによる表示画
像を表示できる多相化された画像信号(変換画像信号)
に変換できる機能を有するように構成されたものが用い
られてもよい。That is, the number of input data latches 11 corresponding to the number M of types of image signals to be displayed is placed in front of the display image selection unit 12 and the number of input data latches 11 It is sufficient to use a signal processing circuit group having a configuration mode in which a number of signal processing circuits corresponding to the number N are provided. Each of the pixel density conversion units 20 and 25 to 27 shown in each of FIGS. 1 and 2 converts a specific type of multi-phase image signal into an active matrix liquid crystal element in a liquid crystal display device. The number of pixels in the vertical and horizontal directions, the function of converting the display image in a display mode of the screen in a state that matches the aspect ratio into a multi-phased image signal that can be displayed, 2
0, 25 to 27, one pixel density conversion unit converts a plurality of types of multi-phased image signals into a screen in a state in which the number of pixels in the vertical and horizontal directions and the aspect ratio of the active matrix liquid crystal element in the liquid crystal display device match. Multi-phase image signal (converted image signal) that can display the display image in the display mode
A device configured to have a function that can be converted into a file may be used.
【0032】さて、既述のように、信号処理回路群SA
Dを構成しているN系列の信号処理回路(n個の信号処
理回路)における各1系列の信号処理回路毎の入力側
に、M個(図1の構成例ではM=2,図2の構成例では
M=4)ずつ設けてあるデータラッチ11(11Aα,
11Aβ…、11Bα,11Bβ…、11Cα,11C
β、11Dα,11Dβ)には、複数個(M個)の画像
信号源α,β(図1の場合)、α,β,γ,δ(図2の
場合)からの多相化された画像信号(あるいは各画素密
度変換部20、25〜27を介して多相化された変換画
像信号)が供給されている。As described above, the signal processing circuit group SA
In the N-series signal processing circuits (n signal processing circuits) constituting D, M inputs (M = 2 in the configuration example of FIG. 1, M = 2 in FIG. In the configuration example, the data latches 11 (11Aα,
11Aβ ..., 11Bα, 11Bβ ..., 11Cα, 11C
β, 11Dα, 11Dβ) include multi-phase images from a plurality (M) of image signal sources α, β (in the case of FIG. 1) and α, β, γ, δ (in the case of FIG. 2). A signal (or a converted image signal that has been converted into a multi-phase image via the pixel density conversion units 20, 25 to 27) is supplied.
【0033】前記した各1系列の信号処理回路毎の入力
側に設けられたM個(図1の構成例ではM=2,図2の
構成例ではM=4)のデータラッチ11にそれぞれ入力
された各異なる画像信号源からの多相化された画像信号
(あるいは各画素密度変換部20、25〜27によって
多相化された変換画像信号β,γ,δ…以下の記載で
は、記述を簡略化するために、各画素密度変換部20、
25〜27によって多相化された変換画像信号β,γ,
δも、画像信号源からの多相化された画像信号のように
記載してある)における特定な1相の画像信号は、前記
したデータラッチに後続して設けられている表示画像選
択部12によって、特定な1個の画像信号源からの多相
化された画像信号における特定な1相の画像信号が選択
されて、前記の選択された画像信号における1相の画像
信号がガンマ補正部13に供給される。Each of the M data latches 11 (M = 2 in the configuration example of FIG. 1 and M = 4 in the configuration example of FIG. 2) provided on the input side of each one-series signal processing circuit is input to each of the data latches 11. In the following description, the polyphased image signals from the different image signal sources (or converted image signals β, γ, δ polyphased by the pixel density conversion units 20, 25 to 27) are described. For simplicity, each pixel density converter 20,
Converted image signals β, γ,
δ is also described as a multi-phase image signal from the image signal source). The specific one-phase image signal in the display image selection unit 12 provided subsequent to the data latch described above. Thus, a specific one-phase image signal in a multi-phase image signal from a specific one image signal source is selected, and the one-phase image signal in the selected image signal is converted to a gamma correction unit 13. Supplied to
【0034】例えば、図1に示されている信号処理回路
群SADにおける第1の信号処理回路(A)では、デー
タラッチ11Aαにラッチされた画像信号源αからの多
相化された画像信号における特定な1相の画像信号α#
1と、データラッチ11Aβにラッチされた画像信号源
βからの多相化された画像信号における特定な1相の画
像信号β#1との一方の画像信号が、表示画像選択部1
2Aによって選択されてガンマ補正部13Aに供給され
る。また、例えば図1に示されている信号処理回路群S
ADにおける第2の信号処理回路(B)では、データラ
ッチ11Bαにラッチされた画像信号源αからの多相化
された画像信号における特定な1相の画像信号α#2
と、データラッチ11Bβにラッチされた画像信号源β
からの多相化された画像信号における特定な1相の画像
信号β#2との一方の画像信号が、表示画像選択部12
Bによって選択されてガンマ補正部13Bに供給され
る。For example, in the first signal processing circuit (A) in the signal processing circuit group SAD shown in FIG. 1, the multi-phase image signal from the image signal source α latched by the data latch 11Aα is used. Specific one-phase image signal α #
1 and the specific one-phase image signal β # 1 in the multi-phase image signal from the image signal source β latched by the data latch 11Aβ,
It is selected by 2A and supplied to the gamma correction unit 13A. Also, for example, the signal processing circuit group S shown in FIG.
In the second signal processing circuit (B) in AD, a specific one-phase image signal α # 2 in the multi-phase image signal from the image signal source α latched by the data latch 11Bα
And the image signal source β latched by the data latch 11Bβ
One of the specific one-phase image signal β # 2 in the multi-phase image signal from the display image selecting unit 12
B is supplied to the gamma correction unit 13B.
【0035】同様に、例えば、図1に示されている信号
処理回路群SADにおける第3の信号処理回路(C)で
は、データラッチ11Cαにラッチされた画像信号源α
からの多相化された画像信号における特定な1相の画像
信号α#3と、データラッチ11Cβにラッチされた画
像信号源βからの多相化された画像信号における特定な
1相の画像信号β#3との一方の画像信号が、表示画像
選択部12Aによって選択されてガンマ補正部13Cに
供給され、図1に示されている信号処理回路群SADに
おける第4の信号処理回路(D)では、データラッチ1
1Dαにラッチされた画像信号源αからの多相化された
画像信号における特定な1相の画像信号α#4と、デー
タラッチ11Dβにラッチされた画像信号源βからの多
相化された画像信号における特定な1相の画像信号β#
4との一方の画像信号が、表示画像選択部12Dによっ
て選択されてガンマ補正部13Dに供給される。Similarly, for example, in the third signal processing circuit (C) in the signal processing circuit group SAD shown in FIG. 1, the image signal source α latched by the data latch 11Cα
And a specific one-phase image signal in the polyphased image signal from the image signal source β latched by the data latch 11Cβ. One of the image signals of β # 3 is selected by the display image selection unit 12A and supplied to the gamma correction unit 13C, and the fourth signal processing circuit (D) in the signal processing circuit group SAD shown in FIG. Now, data latch 1
The specific one-phase image signal α # 4 in the polyphased image signal from the image signal source α latched by 1Dα, and the polyphased image from the image signal source β latched by the data latch 11Dβ Specific one-phase image signal β # in the signal
4 is selected by the display image selection unit 12D and supplied to the gamma correction unit 13D.
【0036】前記した信号処理回路群SADにおける第
1の信号処理回路(A)〜第4の信号処理回路(D)
に、それぞれ設けられている各表示画像選択部12A〜
12Dにおける画像信号の選択は、使用者が図示されて
いない操作部に設けられている入力装置(例えば、マウ
ス、キーボード)に対して入力した表示希望の画像と対
応する1個の画像信号源からの画像信号が選択されるよ
うに、図示されていない制御部から、各表示画像選択部
12A〜12Dに対して供給される選択制御信号によっ
て行なわれる。The first to fourth signal processing circuits (A) to (D) in the signal processing circuit group SAD described above.
, Each of the display image selection units 12A to 12A to
The selection of the image signal in the 12D is performed from one image signal source corresponding to an image desired to be displayed, which is input to an input device (for example, a mouse or a keyboard) provided on an operation unit (not shown) by the user. Is selected by a selection control signal supplied from a control unit (not shown) to each of the display image selection units 12A to 12D.
【0037】次に、図2に示されている信号処理回路群
SADにおける第1の信号処理回路(A)では、データ
ラッチ11Aαにラッチされた画像信号源αからの多相
化された画像信号における特定な1相の画像信号α#1
と、データラッチ11Aβにラッチされた画像信号源β
からの多相化された画像信号における特定な1相の画像
信号β#1と、データラッチ11Aγにラッチされた画
像信号源γからの多相化された画像信号における特定な
1相の画像信号γ#1と、データラッチ11Aδにラッ
チされた画像信号源δからの多相化された画像信号にお
ける特定な1相の画像信号δ#1との内の時定な1個の
画像信号が、表示画像選択部12Aにより選択されてガ
ンマ補正部13Aに供給される。Next, in the first signal processing circuit (A) in the signal processing circuit group SAD shown in FIG. 2, the multi-phase image signal from the image signal source α latched by the data latch 11Aα , A specific one-phase image signal α # 1
And the image signal source β latched by the data latch 11Aβ
And a specific one-phase image signal in the multi-phase image signal from the image signal source γ latched by the data latch 11Aγ. One time-determined image signal of γ # 1 and a specific one-phase image signal δ # 1 of the multi-phase image signal from the image signal source δ latched by the data latch 11Aδ is The image is selected by the display image selection unit 12A and supplied to the gamma correction unit 13A.
【0038】また、図2に示されている信号処理回路群
SADにおける第2の信号処理回路(B)では、データ
ラッチ11Bαにラッチされた画像信号源αからの多相
化された画像信号における特定な1相の画像信号α#2
と、データラッチ11Bβにラッチされた画像信号源β
からの多相化された画像信号における特定な1相の画像
信号β#2と、データラッチ11Bγにラッチされた画
像信号源γからの多相化された画像信号における特定な
1相の画像信号γ#2と、データラッチ11Bδにラッ
チされた画像信号源δからの多相化された画像信号にお
ける特定な1相の画像信号δ#2との内の時定な1個の
画像信号が、表示画像選択部12Bにより選択されてガ
ンマ補正部13Bに供給される。In the second signal processing circuit (B) in the signal processing circuit group SAD shown in FIG. 2, the multi-phase image signal from the image signal source α latched by the data latch 11Bα is used. Specific one-phase image signal α # 2
And the image signal source β latched by the data latch 11Bβ
And a specific one-phase image signal in the polyphased image signal from the image signal source γ latched by the data latch 11Bγ. One time-determined image signal of γ # 2 and a specific one-phase image signal δ # 2 in the polyphased image signal from the image signal source δ latched by the data latch 11Bδ is The image is selected by the display image selection unit 12B and supplied to the gamma correction unit 13B.
【0039】前記した図2に示す信号処理回路群SAD
における第1の信号処理回路(A)と第2の信号処理回
路(B)とに、それぞれ設けられている各表示画像選択
部12A,12Bにおける画像信号の選択は、使用者が
図示されていない操作部に設けられている入力装置(例
えば、マウス、キーボード)に対して入力した表示希望
の画像と対応する1個の画像信号源からの画像信号が選
択されるように、図示されていない制御部から、各表示
画像選択部12A,12Bに対して供給される選択制御
信号によって行なわれる。The signal processing circuit group SAD shown in FIG.
In the first signal processing circuit (A) and the second signal processing circuit (B), the selection of image signals in the respective display image selection units 12A and 12B is not shown by the user. A control (not shown) such that an image signal from one image signal source corresponding to an image desired to be displayed input to an input device (for example, a mouse or a keyboard) provided in the operation unit is selected. The selection is performed by a selection control signal supplied from the unit to each of the display image selection units 12A and 12B.
【0040】前記した各表示画像選択部12によって選
択された特定な1個の画像信号源からの画像信号は、後
続のガンマ補正部13に供給され、次いで、シェーディ
ング補正部14、利得調整部15において、それぞれ周
知の画像信号処理動作が行なわれた後に、デジタルアナ
ログ変換器16でアナログ信号形態の画像信号とされ
る。そして、図1に示す多相化された画像信号の供給装
置においては、信号処理回路群SAD内の各系列の信号
処理回路から出力された画像信号の各相毎の画像信号#
1,#2,#3,#4は、それぞれ個別の増幅器17で
増幅された後に、伝送線8を介して水平駆動部2に供給
される。The image signal from one specific image signal source selected by each of the display image selection units 12 is supplied to a subsequent gamma correction unit 13, and then a shading correction unit 14 and a gain adjustment unit 15. After the well-known image signal processing operation is performed, the digital-to-analog converter 16 converts the image signal into an analog signal form image signal. In the multi-phase image signal supply device shown in FIG. 1, the image signal # for each phase of the image signal output from the signal processing circuit of each series in the signal processing circuit group SAD.
After being amplified by individual amplifiers 17, # 1, # 2, # 3, and # 4 are supplied to the horizontal drive unit 2 via the transmission line 8.
【0041】前記した各相毎の画像信号#1,#2,#
3,#4は、図1の右側に#1,#2,#3,#4のよ
うに表記されている状態、すなわち第1相の画像信号#
1は伝送線8のによって伝送され、また、第2相の画
像信号#2は伝送線8のによって伝送され、さらに第
3相の画像信号#3は伝送線8のによって伝送され、
第4相の画像信号#4は伝送線8のによって伝送され
るという状態で伝送線8を介して液晶表示装置における
水平駆動部2に供給される。The above-described image signals # 1, # 2, # for each phase
3, # 4 on the right side of FIG. 1 as # 1, # 2, # 3, # 4, that is, the first phase image signal #
1 is transmitted by the transmission line 8, the second phase image signal # 2 is transmitted by the transmission line 8, and the third phase image signal # 3 is transmitted by the transmission line 8.
The fourth-phase image signal # 4 is supplied to the horizontal drive unit 2 in the liquid crystal display device via the transmission line 8 in a state of being transmitted by the transmission line 8.
【0042】前記の水平駆動部2では、シフトレジスタ
9はシフト動作により、出力線#1H→#2H→#3H
…#240Hの順序に出力を送出する。そして、前記の
ように伝送線8を介して水平駆動部2に供給されている
各相の画像信号は、第1相の画像信号#1は伝送線8の
により伝送され、第2相の画像信号#2は伝送線8の
により伝送され、さらに第3相の画像信号#3は伝送
線8のによって伝送され、第4相の画像信号#4は伝
送線8のによって水平駆動部2に供給されて来ている
から、アクティブマトリックス型の液晶表示装置では、
スクリーン上に正常な画像を投射させうるような状態で
画像を表示できる。In the horizontal drive unit 2, the shift register 9 performs a shift operation to output lines # 1H → # 2H → # 3H.
... The outputs are sent out in the order of # 240H. As described above, the image signal of each phase supplied to the horizontal drive unit 2 via the transmission line 8 is such that the image signal # 1 of the first phase is transmitted by the transmission line 8 and the image signal of the second phase is The signal # 2 is transmitted by the transmission line 8, the third phase image signal # 3 is transmitted by the transmission line 8, and the fourth phase image signal # 4 is supplied to the horizontal driving unit 2 by the transmission line 8. In the active matrix type liquid crystal display device,
An image can be displayed in such a state that a normal image can be projected on the screen.
【0043】また図2にに示す多相化された画像信号の
供給装置においては、前記のように各表示画像選択部1
2によって選択された特定な1個の画像信号源からの画
像信号は、後続のガンマ補正部13に供給され、次い
で、シェーディング補正部14、利得調整部15におい
て、それぞれ周知の画像信号処理動作が行なわれた後
に、デジタルアナログ変換器16によってアナログ信号
形態にされた画像信号、すなわち、信号処理回路群SA
D内の各系列の信号処理回路から出力された画像信号の
各相毎の画像信号#1,#2は、それぞれ個別の増幅器
17で増幅された後に、伝送線8を介して液晶表示装置
における水平駆動部2に供給される。In the apparatus for supplying a multi-phase image signal shown in FIG.
The image signal from one specific image signal source selected by 2 is supplied to the subsequent gamma correction unit 13, and then the well-known image signal processing operation is performed in the shading correction unit 14 and the gain adjustment unit 15. After that, the image signal converted into an analog signal form by the digital-to-analog converter 16, that is, the signal processing circuit group SA
The image signals # 1 and # 2 for each phase of the image signals output from the signal processing circuits of each series in D are amplified by individual amplifiers 17 and then transmitted through the transmission line 8 to the liquid crystal display device. It is supplied to the horizontal drive unit 2.
【0044】前記した信号処理回路群SAD内の各系列
の信号処理回路から出力された画像信号の各相毎の画像
信号#1,#2は、図示されていない伝送線8によって
液晶表示装置に伝送される。図2に示す信号処理回路群
SAD内の各系列の信号処理回路から出力された画像信
号は2相の画像信号#1,#2であるから、液晶表示装
置としても、2相の画像信号によって表示動作が行なわ
れるような構成態様のものが使用されるものであること
はいうまでもない。前記した2相の画像信号によって表
示動作が行なわれるような構成態様のアクティブマトリ
ックス型の液晶表示装置が、記憶素子に画像信号を供給
するための信号線#H1,#H2…#H1920(19
20=P)と、記憶素子を選択するためのアドレス線#
V1,#V2…#V1035(1035=Q)とが配設
されているものである場合には、アクティブマトリック
ス型の液晶表示装置1の横方向に配列されている192
0個の画素は、2個の画素を一群とする1920/2=
960個の画素群に分割されているような構成のものに
なる。The image signals # 1 and # 2 for each phase of the image signals output from the respective series of signal processing circuits in the signal processing circuit group SAD are transmitted to a liquid crystal display device via a transmission line 8 (not shown). Transmitted. The image signals output from the signal processing circuits of each series in the signal processing circuit group SAD shown in FIG. 2 are two-phase image signals # 1 and # 2. It goes without saying that a configuration having a configuration in which a display operation is performed is used. An active matrix type liquid crystal display device having a configuration in which a display operation is performed by the two-phase image signal is provided with signal lines # H1, # H2... # H1920 (19) for supplying an image signal to a storage element.
20 = P) and an address line # for selecting a storage element
When V1, # V2,..., # V1035 (1035 = Q) are provided, 192 are arranged in the horizontal direction of the active matrix type liquid crystal display device 1.
The zero pixel is a group of two pixels, 1920/2 =
The configuration is such that it is divided into 960 pixel groups.
【0045】信号処理回路群SAD内の各系列の信号処
理回路から出力された画像信号の各相毎の画像信号#
1,#2が水平駆動部2に供給された画像表示装置は、
水平駆動部2に設けられているシフトレジスタ9のシフ
ト動作により、出力線#1H→#2H→#3H…#96
0Hの順序に出力を送出して、アクティブマトリックス
型の液晶表示装置では、スクリーン上に正常な画像を投
射させうるような状態で画像を表示できる。The image signal # for each phase of the image signal output from the signal processing circuit of each series in the signal processing circuit group SAD
The image display device in which 1 and # 2 are supplied to the horizontal driving unit 2
The output lines # 1H → # 2H → # 3H... # 96 by the shift operation of the shift register 9 provided in the horizontal drive unit 2.
The outputs are transmitted in the order of 0H, and the active matrix type liquid crystal display device can display an image in a state where a normal image can be projected on the screen.
【0046】[0046]
【発明の効果】以上、詳細に説明したところから明らか
なように本発明の多相化された画像信号によって表示が
行なわれる液晶表示装置に対する多相化された画像信号
の供給装置は、一対の基板間に液晶が封入されており、
前記した一対の基板における一方の基板上には共通電極
が配置され、また、他方の基板上には(横P個×縦Q
個)の画素と個別に対応して設けられている画素電極及
び前記した画素電極に接続されている記憶素子と、N相
(ただしNは2以上の自然数)に分解されて多相化され
た画像信号を前記した記憶素子に供給するための(P/
N)N本の信号線と、記憶素子を選択するためのQ本の
アドレス線とが配設されていて、前記の多相化された入
力画像信号の各相の電圧に応じて前記した記憶素子に蓄
積された電荷に基づいて液晶による光変調が行なわれる
液晶表示装置によって、M種類(ただし、Mは2以上の
自然数)の表示モードの画面と対応して、それぞれ多相
化されているM種類のN相の画像信号における各相毎の
画像信号について個別に信号処理を行なうN系列の信号
処理回路を有する信号処理回路群から多相化されたN相
の画像信号を供給できるようにした画像信号の供給装置
において、前記した信号処理回路群を構成しているN系
列の信号処理回路における各1系列の信号処理回路の入
力側に、それぞれM個のデータラッチと、前記したM個
のデータラッチの出力の内から、一出力を選択して後続
回路に供給する表示画像選択部とを設け、また、前記し
た各1系列の信号処理回路の入力側にM個ずつ設けてあ
るデータラッチに対して、M種類のN相の画像信号にお
ける同一相の画像信号を供給する手段と、前記した信号
処理回路群における個別の信号処理回路群に属する各信
号処理回路における表示画像選択部によって、特定な1
種類の表示モードの画面の画像信号が信号処理の対象の
画像信号として選択する手段とを備えて構成したもので
あるから、特定な縦横の画素数、アスペクト比の画面の
表示モードによる表示画像が表示できるように構成され
ているアクティブマトリックス液晶素子を備えて構成さ
れている画像表示装置を用いて、複数の異なる表示モー
ドの画面の画像信号により、前記したアクティブマトリ
ックス液晶素子における縦横の画素数、アスペクト比と
整合する状態の画面の表示モードによる表示画像を容易
に表示させることができるような多相化された画像信号
を、簡単な構成の装置により容易に画像表示装置に供給
できる。As is apparent from the above description, the present invention provides a liquid crystal display device for performing display by using a multi-phase image signal. Liquid crystal is sealed between the substrates,
A common electrode is arranged on one of the pair of substrates, and (P × H × Q) is disposed on the other substrate.
) Pixels and a memory element connected to the pixel electrode and N-phase (N is a natural number of 2 or more) to form a multi-phase. (P /) for supplying an image signal to the above-described storage element.
N) N signal lines and Q address lines for selecting storage elements are provided, and the storage is performed in accordance with the voltage of each phase of the multi-phase input image signal. A liquid crystal display device in which light modulation by liquid crystal is performed based on the electric charge stored in the element has a multi-phase corresponding to M types (where M is a natural number of 2 or more) of display modes. A multi-phase N-phase image signal can be supplied from a signal processing circuit group having an N-sequence signal processing circuit for individually performing signal processing for each of the M types of N-phase image signals. In the image signal supply device described above, M data latches and M data latches are respectively provided on the input side of each one-series signal processing circuit in the N-series signal processing circuits constituting the above-described signal processing circuit group. Data latch A display image selecting unit for selecting one output from the power and supplying the selected output to a subsequent circuit; and a data latch provided on the input side of each of the one series of signal processing circuits. , A means for supplying the same phase image signal among the M types of N-phase image signals, and a display image selecting unit in each signal processing circuit belonging to an individual signal processing circuit group in the signal processing circuit group.
Means for selecting an image signal of a screen in a type of display mode as an image signal to be subjected to signal processing. Using an image display device configured with an active matrix liquid crystal element configured to be able to display, by the image signal of the screen of a plurality of different display modes, the number of vertical and horizontal pixels in the active matrix liquid crystal element, A multi-phase image signal that can easily display a display image in a display mode of a screen in a state matching the aspect ratio can be easily supplied to an image display device by a device having a simple configuration.
【図面の簡単な説明】[Brief description of the drawings]
【図1】多相化された画像信号によって表示が行なわれ
る液晶表示装置に対する多相化された画像信号の供給装
置の概略構成を示すブロック図である。FIG. 1 is a block diagram illustrating a schematic configuration of a supply device of a multi-phase image signal for a liquid crystal display device that performs display by using a multi-phase image signal.
【図2】多相化された画像信号によって表示が行なわれ
る液晶表示装置に対する多相化された画像信号の供給装
置の一部の概略構成を示すブロック図である。FIG. 2 is a block diagram showing a schematic configuration of a part of a supply device of a multi-phase image signal for a liquid crystal display device in which display is performed by the multi-phase image signal.
【図3】多相の画像信号が供給されるアクティブマトリ
ックス型の液晶表示装置及び駆動回路との概略構成を示
すブロック図である。FIG. 3 is a block diagram illustrating a schematic configuration of an active matrix type liquid crystal display device to which a multi-phase image signal is supplied and a driving circuit.
【図4】多相の画像信号が供給されるアクティブマトリ
ックス型の液晶表示装置と駆動回路の一部の概略構成を
示すブロック図である。FIG. 4 is a block diagram illustrating a schematic configuration of a part of a drive circuit and an active matrix liquid crystal display device to which a multi-phase image signal is supplied.
1…アクティブマトリックス型の液晶表示装置、2…水
平駆動部、3…垂直駆動部、4…駆動信号源、5…画像
信号源、6〜8…伝送線、9…水平シフトレジスタ、1
0…レベルシフタ、11…データラッチ、12…表示画
像選択部、13…ガンマ補正部、14…シェーディング
補正部、15…利得調整部、16…デジタルアナログ変
換器、17…増幅器、SAD…信号処理回路群、SW…
スイッチ、DESCRIPTION OF SYMBOLS 1 ... Active matrix type liquid crystal display device, 2 ... Horizontal drive part, 3 ... Vertical drive part, 4 ... Drive signal source, 5 ... Image signal source, 6-8 ... Transmission line, 9 ... Horizontal shift register, 1
0: level shifter, 11: data latch, 12: display image selection unit, 13: gamma correction unit, 14: shading correction unit, 15: gain adjustment unit, 16: digital-analog converter, 17: amplifier, SAD: signal processing circuit Group, SW ...
switch,
Claims (1)
前記した一対の基板における一方の基板上には共通電極
が配置され、また、他方の基板上には(横P個×縦Q
個)の画素と個別に対応して設けられている画素電極及
び前記した画素電極に接続されている記憶素子と、N相
(ただしNは2以上の自然数)に分解されて多相化され
た画像信号を前記した記憶素子に供給するための(P/
N)N本の信号線と、記憶素子を選択するためのQ本の
アドレス線とが配設されていて、前記の多相化された入
力画像信号の各相の電圧に応じて前記した記憶素子に蓄
積された電荷に基づいて液晶による光変調が行なわれる
液晶表示装置によって、M種類(ただし、Mは2以上の
自然数)の表示モードの画面と対応して、それぞれ多相
化されているM種類のN相の画像信号における各相毎の
画像信号について個別に信号処理を行なうN系列の信号
処理回路を有する信号処理回路群から多相化されたN相
の画像信号を供給できるようにした画像信号の供給装置
であって、前記した信号処理回路群を構成しているN系
列の信号処理回路における各1系列の信号処理回路の入
力側に、それぞれM個のデータラッチと、前記したM個
のデータラッチの出力の内から、一出力を選択して後続
回路に供給する表示画像選択部とを設け、また、前記し
た各1系列の信号処理回路の入力側にM個ずつ設けてあ
るデータラッチに対して、M種類のN相の画像信号にお
ける同一相の画像信号を供給する手段と、前記した信号
処理回路群における各信号処理回路における表示画像選
択部によって、特定な1種類の表示モードの画面の画像
信号が信号処理の対象の画像信号として選択する手段と
を備えてなる多相化された画像信号によって表示が行な
われる液晶表示装置に対する多相化された画像信号の供
給装置。1. A liquid crystal is sealed between a pair of substrates,
A common electrode is arranged on one of the pair of substrates, and (P × H × Q) is disposed on the other substrate.
) Pixels and a memory element connected to the pixel electrode and N-phase (N is a natural number of 2 or more) to form a multi-phase. (P /) for supplying an image signal to the above-described storage element.
N) N signal lines and Q address lines for selecting storage elements are provided, and the storage is performed in accordance with the voltage of each phase of the multi-phase input image signal. A liquid crystal display device in which light modulation by liquid crystal is performed based on the electric charge stored in the element has a multi-phase corresponding to M types (where M is a natural number of 2 or more) of display modes. A multi-phase N-phase image signal can be supplied from a signal processing circuit group having an N-sequence signal processing circuit for individually performing signal processing for each of the M types of N-phase image signals. An image signal supply device, wherein M data latches are respectively provided on the input side of each one-series signal processing circuit in the N-series signal processing circuits constituting the signal processing circuit group. Of M data latches A display image selecting unit for selecting one output from the power and supplying the selected output to a subsequent circuit; and a data latch provided on the input side of each of the one series of signal processing circuits. Means for supplying an image signal of the same phase among M types of N-phase image signals, and a display image selecting unit in each signal processing circuit in the above-described signal processing circuit group, the image of the screen in one specific display mode. Means for selecting a signal as an image signal to be subjected to signal processing. A device for supplying a multi-phase image signal to a liquid crystal display device in which display is performed by a multi-phase image signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9316398A JPH11133933A (en) | 1997-11-01 | 1997-11-01 | Feeder for multiphased picture signal for liquid crystal display displayed by multiphase picture signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9316398A JPH11133933A (en) | 1997-11-01 | 1997-11-01 | Feeder for multiphased picture signal for liquid crystal display displayed by multiphase picture signal |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11133933A true JPH11133933A (en) | 1999-05-21 |
Family
ID=18076640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9316398A Pending JPH11133933A (en) | 1997-11-01 | 1997-11-01 | Feeder for multiphased picture signal for liquid crystal display displayed by multiphase picture signal |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11133933A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002149139A (en) * | 2000-09-05 | 2002-05-24 | Sharp Corp | Driving device for active matrix lcd |
-
1997
- 1997-11-01 JP JP9316398A patent/JPH11133933A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002149139A (en) * | 2000-09-05 | 2002-05-24 | Sharp Corp | Driving device for active matrix lcd |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0457329B1 (en) | Liquid crystal display device and driving method therefor | |
EP1783729B1 (en) | Image display device and driver circuit with resolution adjustment | |
WO1997049080A1 (en) | Image display apparatus | |
EP0478384B1 (en) | Drive circuit for a display apparatus | |
JP3364114B2 (en) | Active matrix type image display device and driving method thereof | |
WO1999042986A1 (en) | Method and apparatus for displaying image | |
JP2000338935A (en) | Gradation correction device, image display device and gradation correction method | |
JPH11133933A (en) | Feeder for multiphased picture signal for liquid crystal display displayed by multiphase picture signal | |
JPH04186282A (en) | Multi-contrast image display device | |
US6323835B1 (en) | Device for supplying polyphase image signal to liquid crystal display apparatus | |
JPH0961788A (en) | Liquid crystal display device | |
JP3314421B2 (en) | Display device and its driving device | |
JP4488498B2 (en) | Resolution conversion circuit and display device | |
JP3132444B2 (en) | Supply device of multi-phase image signal for liquid crystal display device in which display is performed by multi-phase image signal | |
WO2000045364A1 (en) | Liquid crystal driving method and liquid crystal driving circuit | |
US20090153583A1 (en) | Flat-panel display device | |
JPH11327499A (en) | Picture display device and its driving method | |
JPH11338403A (en) | Display device | |
JP2000047645A (en) | Liquid crystal display device | |
JPH10313417A (en) | Digital gamma correction circuit, liquid crystal display device using the same and electronic device | |
JPH07129125A (en) | Picture element arrangement display device | |
JP2674307B2 (en) | Liquid crystal display panel driving method | |
JP3109897B2 (en) | Matrix display device | |
JPH043195A (en) | Method for driving matrix type image display device | |
JPH11119737A (en) | Driving device for liquid crystal panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20050404 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20061011 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20061023 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |