JPH11121543A - チップスケールパッケージ - Google Patents

チップスケールパッケージ

Info

Publication number
JPH11121543A
JPH11121543A JP10088929A JP8892998A JPH11121543A JP H11121543 A JPH11121543 A JP H11121543A JP 10088929 A JP10088929 A JP 10088929A JP 8892998 A JP8892998 A JP 8892998A JP H11121543 A JPH11121543 A JP H11121543A
Authority
JP
Japan
Prior art keywords
width
scale package
tape
chip scale
rear end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10088929A
Other languages
English (en)
Other versions
JP3663295B2 (ja
Inventor
Jin Hyon Yoon
振 鉉 尹
Chung W Lee
忠 雨 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH11121543A publication Critical patent/JPH11121543A/ja
Application granted granted Critical
Publication of JP3663295B2 publication Critical patent/JP3663295B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 テープのスロット内に位置するビームリード
にキャピラリから圧力が加わっても、ビームリード自体
が緩衝役割をすることによりビームリードの前端部が切
断されたり、クラックが発生したり、またはテープのエ
ッジ部が変形したりすることを防止できるチップスケー
ルパッケージを提供する。 【解決手段】 表面エッジ部に複数個のボンディグパッ
ドが形成された半導体チップと、ボンディグパッドが露
出されるように半導体チップ上に絶縁接着剤を介して接
着され、ビームリードにより外部に延長される導電パタ
ーンをその内部に形成したテープと、テープの導電パタ
ーンに電気的に連結されるソルダボールとを含むチップ
スケールパッケージにおいて、ビームリードは第１方向
に延長される前端部と、第１方向に対して所定角度で折
曲した第２方向に前端部から延長される第１連結部と、
第１方向に第１連結部から延長される接合部と、第２方
向に接合部から延長される第２連結部と、第１方向に第
２連結部から延長される後端部とからなり、接合部はボ
ンディグパッドに電気的に連結される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体チップパッケ
ージに係り、より詳細には、半導体チップ上のチップパ
ッドと電気的に連結されるビームリード(Beam Lead) の
形状を変形させてこのビームリードをチップパッドと接
合させる時、ビームリードの前端部にクラック(Crack)
が形成されたり、テープが変形されたりすることを防止
するチップスケールパッケージ（Chip Scale Package :
CSP）に関するものである。
【０００２】
【従来の技術】一般的に半導体チップパッケージは、リ
ードフレーム(Lead Frame)のダイパッド上部面にボンデ
ィグパッド(Bonding Pad) が具備された半導体チップを
接着剤を使用して付着して、リードフレームのインナリ
ード(Inner Lead)と半導体チップのボンディグパッドと
を導電性ワイヤを利用して電気的に接続連結した後、半
導体チップとリードフレームのインナリードとを包含す
る一定部位を成形樹脂でモールディング(Molding) し、
その後、周知のトリミング／フォーミング工程とプレテ
ィング(Plating) 工程とを経て作製される。
【０００３】このようにして作製された半導体チップパ
ッケージを印刷回路基板上に実装するためには、アウタ
リード(Outer Lead)をガルウィング(Gull Wing) または
ゼーベンド(J Bend)タイプに形象化するフォーミング工
程を実行しなければならないという工程上の問題点があ
った。
【０００４】また、半導体チップの大きさより半導体チ
ップの外側に位置するパッケージの大きさ及び実装時に
利用される実装部の大きさの方が大きく、アウタリード
が成形樹脂の外部に突出されているため半導体チップパ
ッケージの高集積化及び薄形化が困難であり、しかも、
半導体チップパッケージを印刷回路基板に実装する場合
にアウタリードが変形されるという問題点もあった。
【０００５】これらの問題点を解決するために、BGA の
ような表面実装形半導体チップパッケージが開発され、
最近では半導体チップの大きさとほぼ同じ大きさを持つ
CSPという新しい形態のパッケージが開発されている。
以下、一般的なCSP 構造について概略的に説明する。
【０００６】図３は一般的なエッジボンディグパッドCS
P 構造を示す平面図、図４は図３のII- II’線に沿って
切断した断面図である。図示されるように、CSP はエッ
ジボンディグパッド３を持つ半導体チップ１とCSP 用テ
ープ10とが弾性重合体(Elastomer) である絶縁接着剤２
により接着されており、テープ10のスロット８に露出さ
れたビームリード４がエッジボンディグパッド３に電気
的に連結されている。
【０００７】ここで、テープ10は、ベースフィルム６
と、ベースフィルム６上に形成された銅薄膜の導体パタ
ーン７と、導体パターン７から延長されて外部に露出さ
れたビームリード４とで構成され、導体パターン７上に
はソルダリングを容易にするためAu／Niがメッキされて
いる。また、ソルダボール９は、ベースフィルム６のソ
ルダボール(Solder Ball) 用開放部を通して導体パター
ン７端部に形成されたソルダボール用パッド５に接合さ
れている。未説明符号12はパッケージの輪郭線である。
【０００８】以後の説明で使用されるビームリードは、
導体パターンの一部でベースフィルム６のスロット内に
形成されて絶縁接着剤２に付着されず露出される部分を
示すため、他の用語で使用される。
【０００９】このように構成されたCSP の製造方法につ
いて説明すると、まず、ダイボンディング工程でCSP 用
テープ10を半導体チップ１の上側に移動させてテープ10
の下部面中央部と半導体チップ１の上部面中央部の位置
を整合させた状態でこれらを接着剤２を介して接着させ
る。この時、半導体チップ１のエッジボンディグパッド
３がテープ10のスロット８内に位置する。
【００１０】次に、ビームリードボンディング工程では
ダイボンディングが完了されたテープ10をキャピラリ(C
apillary: 図示せず) の下側に移動させてテープ10のビ
ームリード４の中の一つとキャピラリとの位置を整合さ
せた後、キャピラリを落下させる過程を反復しながらビ
ームリード４を半導体チップ１のエッジボンディグパッ
ド３に対応させて熱圧着し、電気的に連結する。
【００１１】次に、密封工程では、ビームリードボンデ
ィングが完了したテープ10を密封部( 図示せず) の下側
に移動させて密封部から一定量の弾性重合体の封止樹脂
をテープ10の周囲に落す。これはビームリード４を保護
してCSP の全体形状を確保するためである。
【００１２】次に、ソルダボール圧着工程では、ソルダ
ボール９をベースフィルム６の開放部に各々露出された
ソルダボール金属パッド５に対応させて圧着及び接合さ
せた後、テープ10を一定の大きさに各々切断してCSP を
個別化させる。
【００１３】このようなCSP において、テープのスロッ
トに形成され、半導体チップのエッジボンディグパッド
に電気的に連結されるビームリードについて具体的に説
明すると次のようである。
【００１４】図５は図３のＡ部分を拡大した詳細図で、
図示されるように、ビームリード４はスロット８の幅方
向にわたって一定の幅を持つ。より詳細に説明すると、
ビームリード４はスロット８の幅方向に対して３つの部
分、即ち、テープ10から露出される前端部4aとスロット
８領域内に延長された接合部4bと接合部4bからテープに
連結される後端部4cとに分割され、前端部4a、接合部4b
及び後端部4cは各々同一の幅を持つ。
【００１５】一方, 前述したようにビームリードボンデ
ィング工程を実行すると、ビームリード４の上部からキ
ャピラリが下降してビームリード４を半導体チップ１の
ボンディグパッド３に熱圧着して接合する。この時、ビ
ームリード４は前端部4aが適切に彎曲され、後端部4cが
切断され、接合部4bがボンディグパッド３に接合され
る。即ち、テープ10は絶縁接着剤２を介して半導体チッ
プ１上に付着され、絶縁接着剤２は所定の厚さを持つか
ら、ビームリード４をボンディグパッド３に接合させる
時ビームリード４はキャピラリからの圧力により強制的
に下向きに彎曲される。
【００１６】
【発明が解決しようとする課題】しかし、従来の構造に
おいてはビームリードの幅が全体にわたって均一である
ためキャピラリからの圧力が全体的に均一に伝達され、
その圧力が前端部4aに伝達されてクラックが発生する
か、場合によってはビームリードの後端部4cだけではな
く前端部4aも切断される。また、前端部に伝達された圧
力によりテープのエッジ部が変形することもある。
【００１７】したがって、本発明はこのような問題点を
解決するためになされたもので、その目的は、テープの
スロット内に位置するビームリードにキャピラリからの
圧力が加わる時、ビームリード自体が緩衝役割をするこ
とによりビームリードの前端部が切断されるか、クラッ
クが発生するか、またはテープのエッジ部が変形するこ
とを防止するチップスケールパッケージを提供すること
にある。
【００１８】
【課題を解決するための手段】前記目的を達成するため
の本発明の特徴によると、表面エッジ部に複数個のボン
ディグパッドが形成された半導体チップと、ボンディグ
パッドが露出されるように半導体チップ上に絶縁接着剤
を介して接着され、ビームリードにより外部に延長され
る導電パターンをその内部に形成したテープと、このテ
ープの導電パターンに電気的に連結されるソルダボール
とを含むチップスケールパッケージにおいて、ビームリ
ードは第１方向に延長される前端部と、第１方向に対し
て所定角度で折曲した第２方向に前端部から延長される
第１連結部と、第１方向に第１連結部から延長された接
合部と、第２方向に接合部から延長された第２連結部
と、第１方向に第２連結部から延長される後端部とから
なり、接合部はボンディグパッドに電気的に連結され
る。
【００１９】好ましくは、第１方向と第２方向とがなす
角度は４５°であり、接合部の幅はボンディグパッドの
幅の４０％〜７０％の大きさを持つ。
【００２０】また、前端部の幅は後端部の幅の２倍以上
であり、接合部の幅の１．２倍以上である。後端部の幅
は５〜２０μｍであることが好ましい。
【００２１】好ましくは、絶縁接着剤は弾性重合体であ
り、絶縁接着剤の厚さは100 μｍ以下である。
【００２２】導電パターンは銅薄膜がベースフィルム上
にラミネート及びパターニングされて形成され、好まし
くは金、錫またはこれらの合金でメッキされる。
【００２３】本発明の他の特徴にようと、表面エッジ部
に複数個のボンディグパッドが形成された半導体チップ
と、ボンディグパッドが露出されるように半導体チップ
上に絶縁接着剤を介して接着され、ビームリードにより
外部に延長される導電パターンをその内部に形成したテ
ープと、このテープの導電パターンに電気的に連結され
るソルダボールとを含むチップスケールパッケージにお
いて、ビームリードは所定間隔で相互分離された第１及
び第２前端部と、この分離された第１及び第２前端部を
合わせるように前端部の長手方向に延長される接合部
と、接合部の長手方向に延長される後端部とからなり、
接合部はボンディグパッドに電気的に連結される。
【００２４】また、接合部は、ボンディグパッドと接合
する部分は均一な幅を維持し、その他の部分は後端部側
にゆくほど幅が狭くなる。
【００２５】好ましくは、後端部の幅は接合部の幅の１
／２以下であり、接合部の幅はボンディグパッドの幅の
６０％の大きさを持つ。
【００２６】また、第１及び第２前端部は、テープ上で
分離された状態でスロット内に延長され、第１及び第２
前端部がなす形状は六角形または楕円形である。
【００２７】本発明の他の特徴によると、４方のエッジ
に所定幅でスロットが形成されたベースフィルムと、こ
のベースフィルム上に蒸着されて所定形状でパターニン
グされてスロット内でビームリードの形態で露出される
導電パターンと、この導電パターンの内側端部に形成さ
れたソルダボール用導電パッドとを含み、ビームリード
は第１方向に延長される前端部と、第１方向に対して所
定角度で折曲した第２方向に前端部から延長される第１
連結部と、第１方向に第１連結部から延長される接合部
と、第２方向に接合部から延長される第２連結部と、第
１方向に第２連結部から延長される後端部とからなるチ
ップスケールパッケージ用テープが開示される。この
時、スロットの幅は０．３ｍｍ以上である。
【００２８】本発明の他の特徴によると、４方のエッジ
に所定幅でスロットが形成されたベースフィルムと、こ
のベースフィルム上に蒸着され所定形状でパターニング
されてスロット内でビームリードの形態で露出される導
電パターンと、この導電パターンの内側端部に形成され
たソルダボール用導電パッドとを含み、ビームリードは
所定間隔で相互分離された第１及び第２前端部と、この
分離された第１及び第２前端部を合わせるように前端部
の長手方向に延長される接合部と、接合部の長手方向に
延長される後端部とからなるチップスケールパッケージ
用テープが開示される。好ましくは、接合部の幅は後端
部側にいくほど狭くなる。
【００２９】
【発明の実施の形態】以下、添附図面を参照して本発明
による好ましい実施の形態について詳細に説明する。図
１は本発明の一実施例によるビームリードの形状を示す
平面図である。図１に示すように、ベースフィルム６上
に形成された導体パターン７からスロット８内に延長さ
れたビームリード14は、第１方向に形成された前端部14
ａと、第１方向に対して所定角度で折曲されて第２方向
に前端部14ａから延長された第１連結部14ｄと、第１方
向に第１連結部14ｄから延長された接合部14ｂと、第２
方向に接合部14ｂから延長された第２連結部14d'と、第
１方向に第２連結部14d'から延長された後端部14ｃとか
ら構成される。
【００３０】ここで、スロット８は、ベースフィルム６
の４方のエッジ部に半導体チップ１のボンディグパッド
３と平行に形成され、その幅は約０．３ｍｍ以上であ
る。
【００３１】また、第１方向と第２方向とがなす角度は
好ましくは４５°であるが、各部分の幅と長さ等の変数
を考慮して適切に選択できる。
【００３２】また、前端部14ａの幅は後端部14ｃの幅の
２倍以上とし、接合部14ｂの幅の１．２倍以上に設定す
ることが好ましい。後端部14ｃの幅はボンディグパッド
３との接合時に切断が容易となるような幅とし、好まし
くは５〜２０μｍとする。
【００３３】一方、本実施例では前端部14ａ、接合部14
ｂ及び後端部14ｃは各々の幅を各部分の長手方向に同一
に維持し、第１及び第２連結部14ｄ、14d'で漸次幅が減
少するようにしたが、逆に、前端部14ａ、接合部14ｂ及
び後端部14ｃは各々の幅を各部分の長手方向に漸次減少
するようにし、第１及び第２連結部14ｄ、14d'の幅を各
々長手方向に同一に維持することもできる。
【００３４】また、接合部14ｂの幅はボンディグパッド
３の幅の４０〜７０％であり、より好ましくは６０％の
大きさを持ち、接合部14ｂの両側面からボンディグパッ
ド３が突出するようにするのが良い。
【００３５】導電パターン７は銅薄膜がフィルム６上に
ラミネート及びパタニングされて形成され、ソルダボー
ル９の接合が容易になるように、金、錫またはこれらの
合金でメッキされる。
【００３６】以下、このように構成された本発明のチッ
プスケールパッケージのビームリードの作用についてビ
ームリード工程を中心にして詳細に説明する。
【００３７】前述したように、ビームリードボンディン
グ工程ではダイボンディングが完了したテープ10がキャ
ピラリの下側に移動されてテープ10のスロット８内にあ
るビームリード14の中の一つとキャピラリとの位置が整
合された後、キャピラリを落下させる過程を反復しなが
らビームリード14を半導体チップ１のエッジボンディグ
パッド３に対応させて熱圧着し、電気的に連結する。
【００３８】この時、テープ10は絶縁接着剤２を介して
半導体チップ１上に付着され、絶縁接着剤２は所定の厚
さを持つからビームリード14をボンディグパッド３に接
合する時ビームリード14はキャピラリからの圧力により
強制的に下向に彎曲される。
【００３９】本発明によると、第１方向に形成された前
端部14ａ、接合部14ｂ及び後端部14ｃが、第２方向に形
成された第１及び第２連結部14ｄ、14d'により連結され
ることにより、接合部14ｂに加わるキャピラリの圧力は
第１及び第２連結部14ｄ、14d'により第２方向に分割さ
れる。したがって、第１方向に形成された前端部14ａと
後端部14ｃとに加わる圧力は相対的に減少する。即ち、
第１及び第２連結部14、14d'がキャピラリの圧力に対し
て緩衝作用をするようになる。
【００４０】このように前端部14ａに加わる圧力が減少
することにより前端部14ａにクラックが発生したり、前
端部14ａが露出されてテープ10のエッジ部が変形された
りすることが防止される。
【００４１】また、本発明によると、後端部14ｃの幅を
前端部14ａの幅の１／２以下に設定することにより、キ
ャピラリから伝達される圧力により後端部14ｃだけが容
易に切断される。したがって、従来のようにビームリー
ド14をキャピラリで圧着する時、後端部14ｃと前端部14
ａとが共に切断されたり、または前端部14ａだけが切断
されたりすることが防止される。
【００４２】なお、前記実施例では、絶縁接着剤２とし
て弾性重合体を使用し、絶縁接着剤２の厚さを１００μ
ｍ以下とする。
【００４３】図２は本発明の第２の実施例によるビーム
リード形状を示す平面図である。図示されるように、ビ
ームリード24は、所定間隔で分離された第１及び第２前
端部24ａ、24a'と、分離された第１及び第２前端部24
ａ、24a'が合わせるように前端部の長手方向に延長され
た接合部24ｂと、接合部24ｂの長手方向に延長された後
端部24ｃとから構成される。
【００４４】好ましくは、第１及び第２前端部24ａ、24
a'はテープ10上であらかじめ分離された状態でスロット
８内に延長されることにより、テープ10に伝達される圧
力は各々第１及び第２前端部24ａ，24a'で分割されて伝
達されるので、テープの変形が防止される。
【００４５】本実施例では第１及び第２前端部24ａ、24
a'がなす形状は六角形であるが、楕円形等にすることも
可能である。
【００４６】また、接合部24ｂは後端部24ｃ側にいくほ
ど幅が狭くなり、本実施例ではボンディグパッド３に接
合される部分は均一な幅を維持し、その他の部分は幅が
狭くなっている。したがって、ボンディグパッド３との
接着力がそのまま維持できる。なお、好ましくは、後端
部24ｃの幅は接合部24ｂの幅の１／２以下である。
【００４７】このような第２の実施例においても第１の
実施例と同様の效果がある。特に、前端部を相互分離さ
れた第１及び第２前端部24ａ、24a'で構成してテープ10
への圧力集中を抑制することにより、キャピラリによる
ビームリード工程で前端部にクラックが発生したり、テ
ープが変形したりすることを確実に防止できる。
【００４８】また、後端部24ｃの幅を接合部24ｂの幅の
１／２以下に設定することにより、ビームリード24をキ
ャピラリで圧着する時、後端部24ｃの切断が容易になる
利点がある。
【００４９】以上、本発明の好ましい実施の形態につい
て詳細に説明したが、本発明の属する技術分野において
通常の知識を持つ者であれば、添附された請求範囲に定
義された本発明の精神及び範囲を離脱することなく本発
明を多様に変形または変更して実施できることはいうも
でもない。
【００５０】
【発明の効果】以上のように本発明によると、ビームリ
ード自体が緩衝作用するようにビームリードの形状を変
形することにより、ビームリード工程時にビームリード
に伝達される圧力を多方向に分散させ、キャピラリによ
るビームリード工程で前端部にクラックが発生したり、
テープが変形したりすることを防止できる。
【００５１】また、後端部の幅を前端部に対して狭く設
定することによりビームリードをキャピラリで圧着する
時、後端部を容易に切断することができる。
【図面の簡単な説明】
【図１】本発明の一実施例によるビームリードの形状を
示す平面図。
【図２】本発明の他の実施例によるビームリードの形状
を示す平面図。
【図３】一般的なエッジボンディングパッドCSP 構造を
示す平面図。
【図４】図３のII−II’線に沿って切断した断面図。
【図５】図１のＡ部分を拡大した詳細図。
【符号の説明】
１ 半導体チップ ２ 絶縁接着剤 ３ エッジボンディグパッド ６ ベースフィルム ７ 導体パターン ８ スロット ９ ソルダボール 10 テープ 14、24 ビームリード 14ａ 前端部 14ｂ、24ｂ 接合部 14ｃ、24ｃ 後端部 14ｄ 第１連結部 14d' 第２連結部 24ａ 第１前端部 24a' 第２前端部

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 表面エッジ部に複数個のボンディグパッ
    ドが形成された半導体チップと、前記ボンディグパッド
    が露出されるように前記半導体チップ上に絶縁接着剤を
    介して接着され、ビームリードにより外部に延長される
    導電パターンをその内部に形成したテープと、このテー
    プの導電パターンに電気的に連結されるソルダボールと
    を含み、 前記ビームリードは、第１方向に延長される前端部と、
    第１方向に対して所定角度で折曲した第２方向に前記前
    端部から延長される第１連結部と、第１方向に前記第１
    連結部から延長される接合部と、第２方向に前記接合部
    から延長される第２連結部と、第１方向に前記第２連結
    部から延長される後端部とからなり、 前記接合部は、前記ボンディグパッドに電気的に連結さ
    れることを特徴とするチップスケールパッケージ。
  2. 【請求項２】 前記所定角度は、４５°であることを特
    徴とする請求項１記載のチップスケールパッケージ。
  3. 【請求項３】 前記接合部の幅は、前記ボンディグパッ
    ドの幅の４０％〜７０％の大きさを持つことを特徴とす
    る請求項１記載のチップスケールパッケージ。
  4. 【請求項４】 前記前端部、接合部及び後端部は、各々
    の幅を長手方向に均一に維持することを特徴とする請求
    項１記載のチップスケールパッケージ。
  5. 【請求項５】 前記前端部の幅は、前記後端部の幅の２
    倍以上であることを特徴とする請求項４記載のチップス
    ケールパッケージ。
  6. 【請求項６】 前記前端部の幅は、前記接合部の幅の
    １．２倍以上であることを特徴とする請求項５記載のチ
    ップスケールパッケージ。
  7. 【請求項７】 前記後端部の幅は、５〜２０μｍである
    ことを特徴とする請求項１記載のチップスケールパッケ
    ージ。
  8. 【請求項８】 前記絶縁接着剤は、弾性重合体であるこ
    とを特徴とする請求項１記載のチップスケールパッケー
    ジ。
  9. 【請求項９】 前記絶縁接着剤の厚さは、１００μｍ以
    下であることを特徴とする請求項８記載のチップスケー
    ルパッケージ。
  10. 【請求項１０】 前記導電パターンは、銅薄膜がベース
    フィルム上にラミネート及びパタニングされて形成され
    ることを特徴とする請求項１記載のチップスケールパッ
    ケージ。
  11. 【請求項１１】 前記導電パターンは、金、錫またはこ
    れらの合金でメッキされることを特徴とする請求項１０
    記載のチップスケールパッケージ。
  12. 【請求項１２】 表面エッジ部に複数個のボンディグパ
    ッドが形成された半導体チップと、前記ボンディグパッ
    ドが露出されるように前記半導体チップ上に絶縁接着剤
    を介して接着され、ビームリードにより外部に延長され
    る導電パターンをその内部に形成したテープと、このテ
    ープの導電パターンに電気的に連結されるソルダボール
    とを含み、 前記ビームリードは、所定間隔で相互分離された第１及
    び第２前端部と、この分離された第１及び第２前端部を
    合わせるように前記前端部の長手方向に延長される接合
    部と、前記接合部の長手方向に延長される後端部とから
    なり、前記接合部は、前記ボンディグパッドに電気的に
    連結されることを特徴とするチップスケールパッケー
    ジ。
  13. 【請求項１３】 前記接合部は、前記ボンディグパッド
    と接合する部分で均一な幅を維持し、その他の部分は前
    記後端部側にいくほど幅が狭くなることを特徴とする請
    求項１２記載のチップスケールパッケージ。
  14. 【請求項１４】 前記後端部の幅は、前記接合部幅の１
    ／２以下であることを特徴とする請求項１２のチップケ
    ールパッケージ。
  15. 【請求項１５】 前記接合部の幅は、前記ボンディグパ
    ッドの幅の４０％〜７０％の大きさを持つことを特徴と
    する請求項１２記載のチップスケールパッケージ。
  16. 【請求項１６】 前記第１及び第２前端部は、前記テー
    プ上で分離された状態で前記スロット内に延長されるこ
    とを特徴とする請求項１２記載のチップスケール パッ
    ケージ。
  17. 【請求項１７】 前記第１と第２前端部とがなす形状
    は、六角形または楕円形であることを特徴とする請求項
    １６記載のチップスケールパッケージ。
  18. 【請求項１８】 前記導電パターンは、銅薄膜がベース
    フィルム上にラミネート及びパタニングされて形成され
    ることを特徴とする請求項１２記載のチップスケールパ
    ッケージ。
  19. 【請求項１９】 前記導電パターンは、金、錫またはこ
    れらの合金でメッキされることを特徴とする請求項１８
    記載のチップスケールパッケージ。
  20. 【請求項２０】 ４方のエッジに所定幅でスロットが形
    成されたベースフィルムと、このベースフィルム上に蒸
    着され所定形状でパタニングされて前記スロット内でビ
    ームリードの形態で露出される導電パターンと、この導
    電パターンの内側端部に形成されたソルダボール用導電
    パッドとを含み、 前記ビームリードは、第１方向に延長される前端部と、
    第１方向に対して所定角度で折曲した第２方向に前記前
    端部から延長される第１連結部と、第１方向に前記第１
    連結部から延長される接合部と、第２方向に前記接合部
    から延長される第２連結部と、第１方向に前記第２連結
    部から延長される後端部とからなることを特徴とするチ
    ップスケールパッケージ用テープ。
  21. 【請求項２１】 前記所定幅は、０．３ｍｍ以上である
    ことを特徴とする請求項２０記載のチップスケールパッ
    ケージ用テープ。
  22. 【請求項２２】 前記所定角度は、４５°であることを
    特徴とする請求項２０記載のチップスケールパッケージ
    用テープ。
  23. 【請求項２３】 ４方のエッジに所定幅でスロットが形
    成されたベースフィルムと、このベースフィルム上に蒸
    着され所定形状でパターニングされて前記スロット内で
    ビームリードの形態で露出される導電パターンと、この
    導電パターンの内側端部に形成されたソルダボール用導
    電パッドとを含み、 前記ビームリードは、所定間隔で相互分離された第１及
    び第２前端部と、この分離された第１及び第２前端部を
    合わせるように前記前端部の長手方向に延長される接合
    部と、前記接合部の長手方向に延長される後端部とから
    なることを特徴とするチップスケールパッケージ用テー
    プ。
  24. 【請求項２４】 前記接合部は、前記後端部側にいくほ
    ど幅が狭くなることを特徴とする請求項２３記載のチッ
    プスケールパッケージ用テープ。
  25. 【請求項２５】 前記後端部の幅は、前記接合部の幅の
    １／２以下であることを特徴とする請求項２３記載のチ
    ップスケールパッケージ用テープ。
JP08892998A 1997-10-15 1998-04-01 チップスケールパッケージ Expired - Fee Related JP3663295B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1997P-52814 1997-10-15
KR1019970052814A KR100282003B1 (ko) 1997-10-15 1997-10-15 칩 스케일 패키지

Publications (2)

Publication Number Publication Date
JPH11121543A true JPH11121543A (ja) 1999-04-30
JP3663295B2 JP3663295B2 (ja) 2005-06-22

Family

ID=19522775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08892998A Expired - Fee Related JP3663295B2 (ja) 1997-10-15 1998-04-01 チップスケールパッケージ

Country Status (4)

Country Link
US (1) US6037662A (ja)
JP (1) JP3663295B2 (ja)
KR (1) KR100282003B1 (ja)
TW (1) TW428255B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604332B1 (ko) * 1999-02-11 2006-07-24 삼성테크윈 주식회사 반도체 패키지 및 그 제조방법
US6537853B1 (en) 1999-02-22 2003-03-25 Micron Technology, Inc. Overmolding encapsulation process
US6143581A (en) * 1999-02-22 2000-11-07 Micron Technology, Inc. Asymmetric transfer molding method and an asymmetric encapsulation made therefrom
US6362429B1 (en) * 1999-08-18 2002-03-26 Micron Technology, Inc. Stress relieving tape bonding interconnect
TW478089B (en) * 1999-10-29 2002-03-01 Hitachi Ltd Semiconductor device and the manufacturing method thereof
US6770547B1 (en) * 1999-10-29 2004-08-03 Renesas Technology Corporation Method for producing a semiconductor device
TW498468B (en) 1999-10-29 2002-08-11 Hitachi Ltd Semiconductor device
US6696765B2 (en) * 2001-11-19 2004-02-24 Hitachi, Ltd. Multi-chip module
KR100549409B1 (ko) * 2003-03-11 2006-02-08 삼성전자주식회사 파상의 빔 리드를 구비하는 테이프 배선 기판 및 그를이용한 반도체 칩 패키지
JP4393303B2 (ja) * 2003-09-05 2010-01-06 キヤノン株式会社 半導体装置の製造方法
KR100753415B1 (ko) 2006-03-17 2007-08-30 주식회사 하이닉스반도체 스택 패키지
KR101358751B1 (ko) * 2007-10-16 2014-02-07 삼성전자주식회사 반도체 패키지
IT1402273B1 (it) * 2010-07-29 2013-08-28 St Microelectronics Srl Elemento a semiconduttore con un die semiconduttore e telai di connettori
DE102014105861B4 (de) * 2014-04-25 2015-11-05 Infineon Technologies Ag Sensorvorrichtung und Verfahren zum Herstellen einer Sensorvorrichtung
JP6513465B2 (ja) 2015-04-24 2019-05-15 日本航空電子工業株式会社 リード接合構造
US10607928B1 (en) 2019-04-08 2020-03-31 International Business Machines Corporation Reduction of laminate failure in integrated circuit (IC) device carrier

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2299724A1 (fr) * 1975-01-29 1976-08-27 Honeywell Bull Soc Ind Perfectionnements aux supports de conditionnement de micro-plaquettes de circuits integres
JPS6163047A (ja) * 1985-06-28 1986-04-01 Hitachi Ltd 樹脂封止型形半導体装置用リ−ドフレ−ム
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JPH08316270A (ja) * 1995-05-23 1996-11-29 Hitachi Ltd テープキャリアおよびそれを用いた半導体装置
JP2891665B2 (ja) * 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
US5866949A (en) * 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging

Also Published As

Publication number Publication date
US6037662A (en) 2000-03-14
KR19990031914A (ko) 1999-05-06
KR100282003B1 (ko) 2001-02-15
JP3663295B2 (ja) 2005-06-22
TW428255B (en) 2001-04-01

Similar Documents

Publication Publication Date Title
JP3663295B2 (ja) チップスケールパッケージ
JPH08186151A (ja) 半導体装置及びその製造方法
JP2000307045A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
US6268652B1 (en) CSP type semiconductor device with reduced package size
JP3129169B2 (ja) 半導体装置及びその製造方法
JP2001024133A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2646694B2 (ja) リードフレーム
JPH09172033A (ja) 半導体装置およびその製造方法
JPH06236956A (ja) 半導体装置及びその製造方法
JPS63239852A (ja) 半導体装置
JPH0982742A (ja) ワイヤボンディング方法
JPH01231333A (ja) 半導体装置の製造方法
JPH0428241A (ja) 半導体装置の製造方法
JPS63160262A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JP2677967B2 (ja) 半導体装置の製造方法
JPH07130937A (ja) 表面実装型半導体装置およびその製造に用いるリードフレーム
JPH06350009A (ja) 半導体装置の製造方法及びリードフレーム
JPH04299544A (ja) フィルムキャリヤ半導体装置の製造方法
JP2000252315A (ja) Ｉｃチップと回路基板との接続方法
JPH07283274A (ja) 半導体装置及び接合シート
JPS6060743A (ja) リ−ドフレ−ム
JPH09139457A (ja) 半導体装置およびその製造に用いるリードフレーム
JP2003007953A (ja) 樹脂封止型半導体装置およびその製造方法
JPH03119755A (ja) リードフレームの製造方法
JP2001077273A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20020717

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040831

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050216

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050328

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090401

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100401

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110401

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120401

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130401

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees