JPH11120119A - Information transfer device having arithmetic function - Google Patents
Information transfer device having arithmetic functionInfo
- Publication number
- JPH11120119A JPH11120119A JP9283294A JP28329497A JPH11120119A JP H11120119 A JPH11120119 A JP H11120119A JP 9283294 A JP9283294 A JP 9283294A JP 28329497 A JP28329497 A JP 28329497A JP H11120119 A JPH11120119 A JP H11120119A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- data
- arithmetic processing
- command
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、装置間のデータ転
送を行う情報転送装置、特にデータ転送の途中で演算処
理を施す演算機能付き情報転送装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an information transfer apparatus for transferring data between apparatuses, and more particularly to an information transfer apparatus with an arithmetic function for performing arithmetic processing during data transfer.
【０００２】[0002]
【従来の技術】一般的に、装置間でデータ転送が行われ
るとき、データを転送するだけでなく、転送されるデー
タに対して演算処理が行われる。これにより、取り扱う
データ量を低減することができる。転送データに対して
演算処理する方法としては以下のような方法がある。2. Description of the Related Art Generally, when data is transferred between devices, not only data is transferred but also arithmetic processing is performed on the transferred data. As a result, the amount of data to be handled can be reduced. As a method of performing arithmetic processing on transfer data, there is the following method.
【０００３】転送データに対して演算処理するシステム
は、例えば入出力装置と主記憶装置とＣＰＵとからな
る。入出力装置には、転送対象のデータが格納される。
主記憶装置には、演算処理を命令する演算命令が格納さ
れている。そして、入出力装置から主記憶装置へデータ
が転送される。一方、主記憶装置から演算命令がＣＰＵ
へ転送される。そして、ＣＰＵは、演算命令を解読した
後、解読された演算命令に必要なデータを主記憶装置か
ら取り出す。そして、ＣＰＵは、演算命令に基づいて、
上記データに対して演算処理を行い、その演算結果を主
記憶装置に転送する。A system for performing arithmetic processing on transfer data includes, for example, an input / output device, a main storage device, and a CPU. The input / output device stores data to be transferred.
The main storage device stores operation instructions for instructing operation processing. Then, the data is transferred from the input / output device to the main storage device. On the other hand, the operation instruction is sent from the main storage device to the CPU.
Transferred to Then, after decoding the operation instruction, the CPU extracts data necessary for the decoded operation instruction from the main storage device. Then, the CPU, based on the operation instruction,
The arithmetic processing is performed on the data, and the arithmetic result is transferred to the main storage device.
【０００４】しかしながら、上述の方法では、演算処理
をＣＰＵが行うため、その負荷が大きくなるという問題
があった。このため、ＣＰＵがすべき他の処理が遅れて
しまう。However, in the above-described method, there is a problem that the load is increased because the CPU performs the arithmetic processing. Therefore, other processes to be performed by the CPU are delayed.
【０００５】そこで、従来、特開昭６４−３２３６７号
公報に記載された演算機能付き情報転送装置がある。こ
の装置は、上記入出力装置と主記憶装置との間に介在
し、これらの入出力装置と主記憶装置と間のデータ転送
の際に、ＣＰＵが行っていた演算処理を行う。これによ
り、ＣＰＵの演算処理に関する負荷が低減される。Therefore, there is a conventional information transfer device with an arithmetic function described in Japanese Patent Application Laid-Open No. 64-32367. This device is interposed between the input / output device and the main storage device, and performs arithmetic processing that was performed by the CPU when transferring data between the input / output device and the main storage device. As a result, the load on the arithmetic processing of the CPU is reduced.
【０００６】図１１は、上述した従来の演算機能付き情
報転送装置を含めたデータ転送のシステムを示すブロッ
ク図である。上記システムにおいては、入出力装置３４
は演算機能付き情報転送装置３３の一方側と接続されて
いる。また、演算機能付き転送装置３３の他方側は主記
憶装置３２と接続されている。そして、ＣＰＵ３１が情
報転送装置３３及び主記憶装置３２と接続されている。
ＣＰＵ３１は、情報転送装置３３又は主記憶装置３２に
所定の命令を発行する。FIG. 11 is a block diagram showing a data transfer system including the above-mentioned conventional information transfer device with an arithmetic function. In the above system, the input / output device 34
Is connected to one side of the information transfer device 33 with an arithmetic function. The other side of the transfer device with arithmetic function 33 is connected to the main storage device 32. The CPU 31 is connected to the information transfer device 33 and the main storage device 32.
The CPU 31 issues a predetermined command to the information transfer device 33 or the main storage device 32.
【０００７】入出力装置３４には、転送対象のデータが
格納される。主記憶装置３２には、一連の指令からなる
転送プログラムが格納されている。この一連の指令とし
て、演算処理を命令する機能指令と、入出力装置３４と
主記憶装置３２との間のデータ転送を命令する転送指令
と、がある。機能指令は、機能開始指令と機能終了指令
とを有する。図１２は、主記憶装置３２の内部構成を示
す図である。図において、転送プログラムが格納されて
いる領域３９に機能開始指令４０、転送指令４１及び機
能終了指令４２が格納されている。[0007] The input / output device 34 stores data to be transferred. The main storage device 32 stores a transfer program including a series of commands. The series of instructions include a function instruction for instructing arithmetic processing and a transfer instruction for instructing data transfer between the input / output device 34 and the main storage device 32. The function command has a function start command and a function end command. FIG. 12 is a diagram showing the internal configuration of the main storage device 32. In the figure, a function start command 40, a transfer command 41, and a function end command 42 are stored in an area 39 in which a transfer program is stored.
【０００８】図１３に転送指令４１、機能開始指令４０
及び機能終了指令４２の型式をそれぞれ示す。FIG. 13 shows a transfer command 41 and a function start command 40.
And the type of the function end command 42 are shown.
【０００９】転送指令４１は、コマンドコード部とデー
タアドレス部とフラグ部とバイトカウント部とを有し、
入出力装置３４と主記憶装置３２との間のデータ転送を
指示する命令である。転送指令４１が入出力装置３４か
らデータを読み込むように指示する命令である場合、コ
マンドコード部には、例えばＲＥＡＤというコマンドが
記述される。データアドレス部は、例えば入出力装置３
４に格納されている転送対象データの先頭のアドレスを
指示するものである。フラグ部は所定条件と一致するま
で、データ転送を続ける旨を指示するものである。バイ
トカウント部は、例えば入出力装置３４から転送される
データの量を指示するものである。The transfer command 41 has a command code part, a data address part, a flag part, and a byte count part.
It is a command for instructing data transfer between the input / output device 34 and the main storage device 32. When the transfer command 41 is a command to instruct to read data from the input / output device 34, a command, for example, READ is described in the command code portion. The data address part is, for example, the input / output device 3
4 designates the first address of the transfer target data stored in the transfer target data. The flag section instructs that data transfer be continued until a predetermined condition is met. The byte count unit indicates, for example, the amount of data transferred from the input / output device 34.
【００１０】機能開始指令４０は、コマンドコード部と
比較オペランドアドレス部とを有し、演算処理の開始を
指示する命令である。この演算処理は、検索処理等の単
一演算処理である。コマンドコード部には、例えば、転
送されたデータを検索する場合、ＳＥＡＲＣＨというコ
マンドが記述される。比較オペランドアドレス部は、転
送されたデータに対して検索処理を行う際、検索の対象
となる比較データが格納されたアドレスを指示するもの
である。この比較データは主記憶装置３２内に格納され
ている。The function start command 40 has a command code portion and a comparison operand address portion, and is a command for instructing the start of arithmetic processing. This calculation process is a single calculation process such as a search process. In the command code portion, for example, when searching for transferred data, a command called SEARCH is described. The comparison operand address portion indicates an address at which comparison data to be searched is stored when a search process is performed on the transferred data. This comparison data is stored in the main storage device 32.
【００１１】機能終了指令４２は、コマンドコード部と
結果格納アドレス部とを有し、演算処理の終了を指示す
る命令である。コマンドコード部には、例えば、演算処
理の終了を示すＥＮＤというコマンドが記述される。結
果格納アドレス部は、演算処理された結果データを主記
憶装置３２内に格納する場所として、主記憶装置３２内
のアドレスを指示するものである。この機能終了指令４
２は、機能開始指令４０が命令する単一演算処理が行わ
れた後に、転送プログラムから読み出される。The function end command 42 has a command code part and a result storage address part, and is an instruction for instructing the end of the arithmetic processing. In the command code portion, for example, a command called END indicating the end of the arithmetic processing is described. The result storage address section indicates an address in the main storage device 32 as a place where the result data subjected to the arithmetic processing is stored in the main storage device 32. This function end command 4
2 is read from the transfer program after the single operation processing instructed by the function start command 40 is performed.
【００１２】演算機能付き情報転送装置３３は、入出力
装置３４と主記憶装置３２との間に介在しており、入出
力装置３４と主記憶装置３２との間のデータ転送の際
に、転送中のデータに所定の演算処理を施す。この演算
機能付き情報転送装置３３は、演算処理部３６と解析部
３５と転送部３７とレジスタ３８とを有する。解析部３
５は、転送プログラムの各指令を解析する。演算処理部
３６は、解析部３５にて解析された機能開始指令４０に
基づいて、演算処理を行う。レジスタ３８は、解析部３
５と演算処理部３６との間に介在している。このレジス
タ３８は転送プログラムの各指令や、演算処理部３６か
ら出力された演算処理された結果データを記憶したり、
演算処理途中のデータを一時的に記憶する。転送部３７
は、入出力装置３４から転送されたデータを演算処理部
３６へ転送したり、転送プログラムの各指令を解析部３
５へ転送する。また、転送部３７は、解析部３５にて解
析された転送指令に基づいて、演算処理部３６にて演算
処理された結果データを転送する。The information transfer device with arithmetic function 33 is interposed between the input / output device 34 and the main storage device 32, and transfers data when the data is transferred between the input / output device 34 and the main storage device 32. A predetermined arithmetic processing is performed on the data therein. The information transfer device 33 with an arithmetic function includes an arithmetic processing unit 36, an analyzing unit 35, a transfer unit 37, and a register 38. Analysis unit 3
5 analyzes each command of the transfer program. The arithmetic processing unit 36 performs an arithmetic process based on the function start command 40 analyzed by the analysis unit 35. The register 38 is used for the analysis unit 3
5 and the arithmetic processing unit 36. The register 38 stores each command of the transfer program and the result data of the arithmetic processing output from the arithmetic processing unit 36.
Data during the arithmetic processing is temporarily stored. Transfer unit 37
Transmits the data transferred from the input / output device 34 to the arithmetic processing unit 36, and transmits each command of the transfer program to the analysis unit 3.
Transfer to 5. Further, the transfer unit 37 transfers the result data subjected to the arithmetic processing by the arithmetic processing unit 36 based on the transfer command analyzed by the analysis unit 35.
【００１３】なお、転送指令４１は、上述したように入
出力装置３４と主記憶装置３２との間のデータ転送を指
示する指令であり、例えばコマンドコード部にＲＥＡＤ
が記述されている場合、入出力装置３４から転送された
データをそのまま主記憶装置３２へ転送する。しかし、
入出力装置３４から主記憶装置３２へデータを転送する
途中で、情報転送装置３３が上記データに演算処理を施
す場合、転送指令４１が機能開始指令４０に後続して転
送プログラム内に格納されて、以下のような動作が行わ
れる。The transfer command 41 is a command for instructing data transfer between the input / output device 34 and the main storage device 32 as described above.
Is described, the data transferred from the input / output device 34 is transferred to the main storage device 32 as it is. But,
When the information transfer device 33 performs arithmetic processing on the data while transferring the data from the input / output device 34 to the main storage device 32, the transfer command 41 is stored in the transfer program following the function start command 40. The following operation is performed.
【００１４】即ち、機能開始指令４０が転送プログラム
から読み出されて解析部３５にて解析される。そして、
演算処理部３６は、解析された機能開始指令４０が命令
する演算処理が行えるように設定される。その後、転送
指令４１が解析部３５にて解析される。解析された転送
指令４１により、入出力装置３４からデータが転送され
るが、このデータは、主記憶装置３２へ転送されず、一
旦演算処理部３６へ転送されて所定の演算処理が施され
る。そして、転送指令４１が指示する全てのデータにつ
いての演算処理が終了した場合、解析部３５にて機能終
了指令４２が解析される。また、演算処理部３６では、
機能開始指令４０が命令した演算処理の設定が解除され
る。そして、転送部３７は、転送指令４１に基づいて、
演算処理部３６で演算処理された結果データを主記憶装
置３２内の所定位置へ転送する。That is, the function start command 40 is read from the transfer program and analyzed by the analyzer 35. And
The arithmetic processing unit 36 is set so that the arithmetic processing instructed by the analyzed function start command 40 can be performed. Thereafter, the transfer command 41 is analyzed by the analysis unit 35. According to the analyzed transfer command 41, data is transferred from the input / output device 34, but this data is not transferred to the main storage device 32, but is once transferred to the arithmetic processing unit 36 and subjected to predetermined arithmetic processing. . Then, when the arithmetic processing for all the data specified by the transfer command 41 is completed, the function termination command 42 is analyzed by the analysis unit 35. In the arithmetic processing unit 36,
The setting of the arithmetic processing instructed by the function start command 40 is released. Then, the transfer unit 37, based on the transfer command 41,
The result data calculated by the calculation processing unit 36 is transferred to a predetermined position in the main storage device 32.
【００１５】このようにして構成された演算機能付き情
報転送装置３３（以下、単に情報転送装置という）を用
いて、入出力装置３４から主記憶装置３２へデータ転送
を行う動作について説明する。The operation of transferring data from the input / output device 34 to the main storage device 32 by using the information transfer device with arithmetic function 33 (hereinafter simply referred to as information transfer device) thus configured will be described.
【００１６】先ず、ＣＰＵ３１から情報転送装置３３に
データ転送命令が発行される。この結果、情報転送装置
３３は、主記憶装置３２に格納されている転送プログラ
ムを読み出す。読み出された転送プログラムの各指令
は、転送部３７を介して、解析部３５へ転送される。解
析部３５が解析した指令が機能開始指令４０である場合
には、演算処理部３６では、機能開始指令４０が命令す
る演算処理を行えるように設定される。そして、解析部
３６は各指令をレジスタ３８に保持する。そして、例え
ば演算処理部３６が検索処理を行う場合、演算処理部３
６は、レジスタ３８に格納された機能開始指令４０の比
較オペランドアドレスを用いて、主記憶装置３２から比
較オペランドデータを転送部３７を介して読み出す。そ
して、演算処理部３６は、演算処理を施すべき対象のデ
ータが転送されるまで待機している。First, a data transfer command is issued from the CPU 31 to the information transfer device 33. As a result, the information transfer device 33 reads the transfer program stored in the main storage device 32. Each command of the read transfer program is transferred to the analysis unit 35 via the transfer unit 37. When the command analyzed by the analyzing unit 35 is the function start command 40, the arithmetic processing unit 36 is set so that the arithmetic processing instructed by the function start command 40 can be performed. Then, the analysis unit 36 holds each command in the register 38. Then, for example, when the arithmetic processing unit 36 performs a search process, the arithmetic processing unit 3
6 reads the comparison operand data from the main storage device 32 via the transfer unit 37 by using the comparison operand address of the function start command 40 stored in the register 38. Then, the arithmetic processing unit 36 waits until the data to be subjected to the arithmetic processing is transferred.
【００１７】次に、解析部３５により解析された指令が
転送指令４１でありコマンドコード部にＲＥＡＤという
命令が記述されている場合には、解析部３５は、転送部
３７に対して、入出力装置３４から所定量のデータを読
み込むように指示する。そして、転送部３７は、入出力
装置３４から転送されたデータを演算処理部３６へ転送
する。Next, when the command analyzed by the analyzing unit 35 is the transfer command 41 and the command “READ” is described in the command code portion, the analyzing unit 35 sends the input / output An instruction is issued to read a predetermined amount of data from the device 34. Then, the transfer unit 37 transfers the data transferred from the input / output device 34 to the arithmetic processing unit 36.
【００１８】続いて、演算処理部３６は、入出力装置３
４から転送部３７を介して転送されてきたデータに対し
て、演算処理を行う。演算処理部３６は、演算処理した
結果データをレジスタ３８に格納する。そして、演算処
理部３６は、転送指令４１により指示された全てのデー
タに対して、演算処理を施す。Subsequently, the arithmetic processing unit 36 controls the input / output device 3
4 to perform arithmetic processing on the data transferred through the transfer unit 37. The arithmetic processing unit 36 stores the result data of the arithmetic processing in the register 38. Then, the arithmetic processing unit 36 performs arithmetic processing on all data specified by the transfer command 41.
【００１９】そして、解析部３５により解析された指令
が機能終了指令４２である場合には、解析部３５は、転
送部３７に対して、演算処理された結果データを主記憶
装置３２へ転送するように指示すると共に、機能終了指
令４２の結果格納アドレスを転送部３７に転送する。ま
た、解析された機能終了指令４２に基づいて、演算処理
部３６では、演算処理の設定が解除される。また、解析
された機能終了指令４２に基づいて、演算処理部３６は
結果データをレジスタ３８から読み出して転送部３７へ
転送する。When the command analyzed by the analyzing unit 35 is the function end command 42, the analyzing unit 35 transfers the result data subjected to the arithmetic processing to the transfer unit 37 to the main storage device 32. And transfers the result storage address of the function end command 42 to the transfer unit 37. Further, based on the analyzed function end command 42, the arithmetic processing unit 36 cancels the setting of the arithmetic processing. Further, based on the analyzed function end command 42, the arithmetic processing unit 36 reads out the result data from the register 38 and transfers it to the transfer unit 37.
【００２０】そして、転送部３７が、転送指令に基づい
て、結果データを主記憶装置３２の結果格納アドレスへ
転送する。Then, the transfer section 37 transfers the result data to the result storage address of the main storage device 32 based on the transfer command.
【００２１】このようにして、情報転送装置３３が、入
出力装置３４から転送されたデータに対して、演算処理
を行う。このため、ＣＰＵ３１で演算処理する必要がな
く、ＣＰＵ３１の演算処理による負荷を低減できる。As described above, the information transfer device 33 performs the arithmetic processing on the data transferred from the input / output device 34. Therefore, there is no need for the CPU 31 to perform the arithmetic processing, and the load of the arithmetic processing of the CPU 31 can be reduced.
【００２２】[0022]
【発明が解決しようとする課題】従来の情報転送装置３
３は、入出力装置３４から転送されてきたデータに対し
て、検索等の簡単な演算処理を行うことは可能であっ
た。しかし、上記情報転送装置３３においては、転送さ
れたデータに対して複雑な演算処理を行うことができ
ず、複雑な演算処理を行うためには、例えば演算処理部
３６にハードウェアを追加しなければならなかった。こ
の結果、情報転送装置３３のコストが高くなったり、情
報転送装置３３が大型化してしまう。A conventional information transfer device 3
No. 3 was able to perform simple arithmetic processing such as retrieval on data transferred from the input / output device 34. However, in the information transfer device 33, complicated arithmetic processing cannot be performed on the transferred data, and in order to perform complicated arithmetic processing, for example, hardware must be added to the arithmetic processing unit 36. I had to. As a result, the cost of the information transfer device 33 increases and the size of the information transfer device 33 increases.
【００２３】また、演算処理部３６にハードウェアを追
加しないで、演算処理部３６に複雑な演算処理を行わせ
る場合、簡単な演算処理を繰り返し複数回行わせる必要
がある。しかし、上述の情報転送装置３３では、１度の
データ転送の途中で、演算処理部３６に対し、簡単な演
算処理を繰り返し複数回行わせる手段がなかった。When the arithmetic processing unit 36 performs complicated arithmetic processing without adding hardware to the arithmetic processing unit 36, it is necessary to repeatedly perform simple arithmetic processing a plurality of times. However, in the information transfer device 33 described above, there is no means for causing the arithmetic processing unit 36 to repeatedly perform a simple arithmetic process a plurality of times during one data transfer.
【００２４】本発明は以上のような問題を解決するため
になされたものであり、その目的は、装置間でデータ転
送する際に、演算処理手段等にハードウェアを追加しな
いで、複雑な演算処理を行うことができる演算機能付き
情報転送装置を提供することにある。SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and has as its object to perform complicated arithmetic operations without adding hardware to arithmetic processing means when data is transferred between devices. An object of the present invention is to provide an information transfer device with an arithmetic function capable of performing processing.
【００２５】[0025]
【課題を解決するための手段】以上のような目的を達成
するために、第１の発明に係る演算機能付き情報転送装
置は、一連の指令からなる転送プログラムを取り出して
解析を行い、解析された指令が、装置Ａから装置Ｂへ転
送中のデータに対して演算処理を行う指令である場合、
前記指令に基づいて、前記データに対して演算処理を施
してから転送を行う演算機能付き情報転送装置におい
て、複数の演算処理を命令する内部命令が実行される順
序に従って並べられた命令列を記憶する記憶手段と、こ
の記憶手段に記憶された命令列の各内部命令へのアクセ
スを制御する記憶領域制御手段と、転送プログラムの各
指令又は各内部命令を解析する解析手段と、転送プログ
ラムの各指令又は各内部命令に基づいて、演算処理を行
う演算処理手段と、装置Ａから転送されたデータ、又は
装置Ａから転送されたデータに対して演算処理が施され
た結果データ、を装置Ｂへ転送する転送手段と、を有
し、前記転送プログラムには、前記記憶手段に格納され
た命令列を実行することを命令する複合指令が含まれて
おり、前記解析手段で解析された転送プログラムの指令
が前記複合指令である場合、前記演算処理手段が、前記
記憶手段に記憶された命令列に従って、装置Ａから転送
されたデータに対して演算処理を施したのち、前記転送
手段が演算処理を施した結果データを装置Ｂへ転送する
ものである。In order to achieve the above object, an information transfer apparatus with an arithmetic function according to a first aspect of the present invention takes out a transfer program consisting of a series of commands, analyzes the program, and analyzes the program. Is a command for performing arithmetic processing on data being transferred from the device A to the device B,
In an information transfer device with an arithmetic function that performs an arithmetic process on the data based on the instruction and then transfers the data, an instruction sequence arranged in the order in which internal instructions for instructing a plurality of arithmetic processes are stored is stored. Storage means for controlling access to each internal instruction of the instruction sequence stored in the storage means; analysis means for analyzing each instruction of the transfer program or each internal instruction; An arithmetic processing means for performing arithmetic processing based on a command or each internal command, and data transferred from the apparatus A or result data obtained by performing arithmetic processing on the data transferred from the apparatus A to the apparatus B. Transfer means for transferring, wherein the transfer program includes a composite command for instructing execution of the instruction sequence stored in the storage means, When the analyzed instruction of the transfer program is the composite instruction, the arithmetic processing means performs arithmetic processing on the data transferred from the device A in accordance with the instruction sequence stored in the storage means, The transfer means transfers the result data subjected to the arithmetic processing to the device B.
【００２６】第２の発明に係る演算機能付き情報転送装
置は、請求項１に記載の記憶手段内の命令列が記憶され
ていない領域に演算処理を施した結果データを格納させ
ると共に、前記領域から結果データを取り出して前記演
算処理手段に転送する演算転送制御手段を有するもので
ある。According to a second aspect of the present invention, there is provided an information transfer apparatus with an arithmetic function, wherein the result data obtained by performing the arithmetic processing is stored in an area of the storage means in which the instruction sequence is not stored, and the area is stored in the area. And operation transfer control means for taking out the result data from the processor and transferring the result data to the operation processing means.
【００２７】第３の発明に係る演算機能付き情報転送装
置は、請求項１又は２に記載の転送プログラムの各指令
は、該各指令が複合指令であるか否かを示す複合フラグ
部を有し、請求項１又は２に記載の解析手段は、各指令
を解析して前記複合フラグ部から各指令が複合指令であ
るか否かを判別するものである。According to a third aspect of the present invention, there is provided an information transfer apparatus with an arithmetic function, wherein each command of the transfer program according to claim 1 or 2 has a compound flag section indicating whether or not each command is a compound command. The analyzing means according to claim 1 or 2 analyzes each command and determines from the compound flag section whether each command is a compound command.
【００２８】第４の発明に係る演算機能付き情報転送装
置は、請求項１、２又は３に記載の転送手段は、前記記
憶手段に記憶する命令列を外部の装置から読み込むもの
である。According to a fourth aspect of the present invention, there is provided an information transfer device with an arithmetic function, wherein the transfer means according to claim 1, 2 or 3 reads an instruction sequence stored in the storage means from an external device.
【００２９】第５の発明に係る演算機能付き情報転送装
置は、請求項４に記載の外部の装置は、前記装置Ａ又は
前記装置Ｂであるものである。According to a fifth aspect of the present invention, there is provided an information transfer device with an arithmetic function, wherein the external device according to the fourth aspect is the device A or the device B.
【００３０】第６の発明に係る演算機能付き情報転送装
置は、請求項１に記載の記憶領域制御手段は、転送され
たデータの属性により前記命令列内の異なる内部命令に
アクセスし、請求項１に記載の解析手段は、転送された
データの属性により異なる内部命令を解析し、請求項１
に記載の演算処理手段は、転送されたデータの属性によ
り異なる演算処理を行うものである。According to a sixth aspect of the present invention, in the information transfer device with an arithmetic function, the storage area control means accesses different internal instructions in the instruction sequence according to attributes of the transferred data. 2. The analyzing means according to claim 1, wherein said analyzing means analyzes different internal instructions depending on the attribute of the transferred data.
The arithmetic processing means performs different arithmetic processing depending on the attribute of the transferred data.
【００３１】第７の発明に係る演算機能付き情報転送装
置は、請求項１に記載の記憶手段に記憶された前記命令
列内には、他の命令列を実行することを命令する内部複
合指令が含まれており、請求項１に記載の解析手段が前
記内部複合指令を解析した場合、前記演算処理手段は、
前記命令列に従った演算処理の途中で、前記他の命令列
に従った演算処理を行うものである。According to a seventh aspect of the present invention, in the information transfer device with an arithmetic function, an internal composite instruction for instructing execution of another instruction sequence is included in the instruction sequence stored in the storage means. Is included, and when the analysis unit according to claim 1 analyzes the internal compound instruction, the arithmetic processing unit includes:
In the course of arithmetic processing according to the instruction sequence, arithmetic processing according to the other instruction sequence is performed.
【００３２】第８の発明に係る演算機能付き情報転送装
置は、請求項７に記載の解析手段が前記内部複合指令を
解析した場合、請求項７に記載の記憶領域制御手段は、
前記他の命令列にアクセスする前にアクセスした前記命
令列内のアドレスを所定領域に退避し、前記他の命令列
にアクセスして前記演算処理手段により前記他の命令列
に従った演算処理が行われたあと、前記アドレスを前記
所定領域から読み出して、前記命令列へアクセスし、請
求項７に記載の演算処理手段は、前記命令列に従った演
算処理を引き続いて行うものである。According to an eighth aspect of the present invention, in the information transfer apparatus with an arithmetic function, when the analyzing means analyzes the internal compound instruction, the storage area control means according to the seventh aspect comprises:
An address in the instruction sequence accessed before accessing the other instruction sequence is saved in a predetermined area, and the other instruction sequence is accessed, and arithmetic processing according to the other instruction sequence is performed by the arithmetic processing unit. After the execution, the address is read from the predetermined area and the instruction sequence is accessed, and the arithmetic processing means according to claim 7 performs the arithmetic processing according to the instruction sequence.
【００３３】第９の発明に係る演算機能付き情報転送装
置は、請求項８に記載の内部複合指令が実行を命令する
他の命令列は、転送されたデータの属性により異なるも
のである。In the information transfer device with an arithmetic function according to the ninth aspect, the other instruction sequence in which the internal compound instruction instructs execution is different depending on the attribute of the transferred data.
【００３４】[0034]
【発明の実施の形態】以下、図面に基づいて、本発明の
好適な実施の形態について説明する。Preferred embodiments of the present invention will be described below with reference to the drawings.
【００３５】実施の形態１． （１）転送システムの構成図１は、本発明の実施の形態
１である演算機能付き情報転送装置を含めたデータ転送
のシステムを示すブロック図である。上記システムにお
いては、入出力装置４は情報転送装置３の一方側と接続
されている。また、情報転送装置３の他方側は主記憶装
置２と接続されている。そして、ＣＰＵ１が情報転送装
置３及び主記憶装置２と接続されている。ＣＰＵ１は、
情報転送装置３又は主記憶装置２に所定の命令を発行す
る。Embodiment 1 (1) Configuration of Transfer System FIG. 1 is a block diagram showing a data transfer system including an information transfer device with an arithmetic function according to the first embodiment of the present invention. In the above system, the input / output device 4 is connected to one side of the information transfer device 3. The other side of the information transfer device 3 is connected to the main storage device 2. The CPU 1 is connected to the information transfer device 3 and the main storage device 2. CPU1
A predetermined command is issued to the information transfer device 3 or the main storage device 2.
【００３６】入出力装置４には、転送対象のデータが格
納される。主記憶装置２には、一連の指令からなる転送
プログラムが格納されている。この一連の指令として、
演算処理の開始や終了を命令する機能指令と、入出力装
置４と主記憶装置２との間のデータ転送を命令する転送
指令と、後述する命令列を実行することを命令する複合
指令と、がある。上記命令列は、複数の演算処理を命令
する。The input / output device 4 stores data to be transferred. The main storage device 2 stores a transfer program including a series of commands. As this series of directives,
A function command for instructing the start and end of arithmetic processing, a transfer command for instructing data transfer between the input / output device 4 and the main storage device 2, a composite command for instructing execution of an instruction sequence described later, There is. The instruction sequence instructs a plurality of arithmetic processes.
【００３７】図２は、主記憶装置の内部構成を示す図で
ある。図において、転送プログラム１１内には、複合指
令１１ａ、転送指令１１ｂ及び機能終了指令１１ｃが格
納されている。FIG. 2 is a diagram showing the internal configuration of the main storage device. In the figure, the transfer program 11 stores a composite command 11a, a transfer command 11b, and a function end command 11c.
【００３８】図３に複合指令１１ａ、転送指令１１ｂ及
び機能終了指令１１ｃの型式をそれぞれ示す。FIG. 3 shows the types of the composite command 11a, the transfer command 11b, and the function end command 11c.
【００３９】転送指令１１ｂは、コマンドコード部とデ
ータアドレス部とフラグ部とバイトカウント部とを有
し、入出力装置４と主記憶装置２との間のデータ転送を
指示する命令である。The transfer command 11b has a command code portion, a data address portion, a flag portion, and a byte count portion, and is a command for instructing data transfer between the input / output device 4 and the main storage device 2.
【００４０】複合指令１１ａは、コマンドコード部と比
較オペランドアドレス部とを有し、後述する命令列を実
行することを指示する命令である。複数の演算処理を行
う場合、上記複合指令１１ａを使用する。コマンドコー
ド部には、例えば、転送されたデータを検索して、その
うちの最大値を求める場合には、ＳＥＡＲＣＨ ＭＡＸ
というコマンドが記述される。比較オペランドアドレス
部は、転送されたデータに対して検索処理を行う際、検
索の対象となる比較オペランドデータが格納されたアド
レスを指示するものである。この比較オペランドデータ
は主記憶装置２内に格納されている。The composite command 11a has a command code portion and a comparison operand address portion, and is a command for instructing execution of a command sequence described later. When performing a plurality of arithmetic processes, the composite command 11a is used. In the command code part, for example, when searching the transferred data and obtaining the maximum value thereof, SEARCH MAX
Is described. The comparison operand address portion indicates an address at which comparison operand data to be searched is stored when a search process is performed on the transferred data. This comparison operand data is stored in the main storage device 2.
【００４１】機能終了指令１１ｃは、コマンドコード部
と結果格納アドレス部とを有し、演算処理の終了を指示
する命令である。コマンドコード部には、例えば、演算
処理の終了を示すＥＮＤというコマンドが記述される。
結果格納アドレス部は、演算処理された結果データを主
記憶装置２に格納する場所として、主記憶装置２内のア
ドレスを指示するものである。この機能終了指令１１ｃ
は、機能開始指令が指示する演算処理が行われた後や、
複合指令１１ａが命令する命令列に従った演算処理が行
われた後で、転送プログラム１１から読み出される。The function end command 11c has a command code part and a result storage address part, and is an instruction for instructing the end of the arithmetic processing. In the command code portion, for example, a command called END indicating the end of the arithmetic processing is described.
The result storage address section indicates an address in the main storage device 2 as a place where the result data subjected to the arithmetic processing is stored in the main storage device 2. This function end command 11c
Is performed after the calculation process specified by the function start command is performed,
After the arithmetic processing according to the instruction sequence instructed by the composite instruction 11a is performed, the instruction is read from the transfer program 11.
【００４２】情報転送装置３は、入出力装置４と主記憶
装置２との間に介在しており、入出力装置４と主記憶装
置２との間のデータ転送の際に、転送中のデータに複数
の演算処理を施す。この情報転送装置３は、記憶部５と
制御部６と演算処理部８と解析部７と転送部９とレジス
タ１０とを有する。The information transfer device 3 is interposed between the input / output device 4 and the main storage device 2. When transferring data between the input / output device 4 and the main storage device 2, Are subjected to a plurality of arithmetic processing. The information transfer device 3 includes a storage unit 5, a control unit 6, an arithmetic processing unit 8, an analysis unit 7, a transfer unit 9, and a register 10.
【００４３】記憶部５内は、命令列記憶領域５ａを有す
る。そして、記憶部５内において、命令列が記憶されて
いない領域（命令列記憶領域５以外の領域）には、デー
タを記憶するためのデータ記憶領域５ｂがある。図４
は、命令列記憶領域の構成を示す図である。命令列記憶
領域５ａには、演算処理を命令する内部命令が複数並べ
られた命令列１２が記憶されている。この命令例１２に
おいては、各内部命令１２ａ，１２ｂ，１２ｃが実行さ
れる順序に従って並べられている。終了命令１２ｃは、
命令列１２に従った演算処理の終了を指示する命令であ
る。上記命令列１２は、複合指令１１ａにより、実行が
命令される。データ記憶領域５ｂには、入出力装置４か
ら転送されてきたデータや演算処理された結果データが
記憶される。The storage unit 5 has an instruction string storage area 5a. In the storage unit 5, in an area where the instruction sequence is not stored (an area other than the instruction sequence storage area 5), there is a data storage area 5 b for storing data. FIG.
FIG. 3 is a diagram showing a configuration of an instruction string storage area. The instruction string storage area 5a stores an instruction string 12 in which a plurality of internal instructions for instructing arithmetic processing are arranged. In this instruction example 12, the internal instructions 12a, 12b, 12c are arranged in the order in which they are executed. The end instruction 12c is
This is an instruction instructing the end of the arithmetic processing according to the instruction sequence 12. Execution of the instruction sequence 12 is instructed by the composite instruction 11a. In the data storage area 5b, data transferred from the input / output device 4 and result data subjected to arithmetic processing are stored.
【００４４】制御部６は、記憶領域制御部６ａと演算転
送制御部６ｂとを有する。記憶領域制御部６ａは記憶部
５の命令列記憶領域５ａに記憶された命令列１２の各内
部命令へのアクセスを制御する。演算転送制御部１２ｂ
は演算処理を施した結果データを記憶部５のデータ記憶
領域５ｂに記憶させると共に、上記領域５ｂから結果デ
ータを取り出して、演算処理部８に転送する。また、演
算転送制御部６ｂは入出力装置４から転送されたデータ
を記憶部５のデータ記憶領域５ｂへ転送する。The control section 6 has a storage area control section 6a and an arithmetic transfer control section 6b. The storage area control unit 6a controls access to each internal instruction of the instruction sequence 12 stored in the instruction sequence storage area 5a of the storage unit 5. Arithmetic transfer control unit 12b
Stores the result data subjected to the arithmetic processing in the data storage area 5b of the storage unit 5, and extracts the result data from the area 5b and transfers it to the arithmetic processing unit 8. The arithmetic transfer control unit 6b transfers the data transferred from the input / output device 4 to the data storage area 5b of the storage unit 5.
【００４５】解析部７は、上記転送プログラム１１の各
指令や各内部命令を解析する。この解析部７で解析され
た指令が複合指令１１ａである場合、解析された複合指
令１１ａに基づいて、記憶領域制御部６ａは、記憶部５
の命令列記憶領域５ａに記憶された命令列１２の各内部
命令へのアクセスを開始する。The analysis unit 7 analyzes each command and each internal command of the transfer program 11. If the command analyzed by the analyzing unit 7 is the compound command 11a, the storage area control unit 6a
Of the instruction sequence 12 stored in the instruction sequence storage area 5a is started.
【００４６】演算処理部８は、解析部７にて解析された
転送プログラム１１の各指令や各内部命令に基づいて、
演算処理を行う。レジスタ１０は、解析部７と演算処理
部８との間に介在している。このレジスタ１０は転送プ
ログラム１１の各指令や、演算処理部８により演算処理
された結果データを記憶したり、演算処理途中のデータ
を一時的に記憶する。また、演算処理部８には、記憶部
５のデータ記憶領域５ｂから演算処理に必要な結果デー
タが転送される。The arithmetic processing unit 8 performs, based on each command and each internal command of the transfer program 11 analyzed by the analyzing unit 7,
Perform arithmetic processing. The register 10 is interposed between the analysis unit 7 and the arithmetic processing unit 8. The register 10 stores each command of the transfer program 11, data resulting from arithmetic processing by the arithmetic processing unit 8, and temporarily stores data during arithmetic processing. Also, result data necessary for the arithmetic processing is transferred from the data storage area 5b of the storage unit 5 to the arithmetic processing unit 8.
【００４７】転送部９は、入出力装置４から転送された
データを演算処理部８又は演算転送制御部６ｂへ転送し
たり、転送プログラム１１の各指令を解析部７へ転送す
る。また、転送部９は、解析部７にて解析された転送指
令１１ｂに基づいて、演算処理部８により命令列１２に
従って演算処理された結果データを転送する。The transfer section 9 transfers the data transferred from the input / output device 4 to the arithmetic processing section 8 or the arithmetic transfer control section 6b, and transfers each command of the transfer program 11 to the analysis section 7. Further, the transfer unit 9 transfers the result data obtained by the arithmetic processing unit 8 according to the instruction sequence 12 based on the transfer command 11b analyzed by the analysis unit 7.
【００４８】なお、従来技術で説明したように、転送指
令１１ｂは、入出力装置４と主記憶装置２との間のデー
タ転送を指示する指令であり、例えばコマンドコード部
にＲＥＡＤというコマンドが記述されている場合、解析
された転送指令１１ｂに基づいて、入出力装置４から転
送されたデータをそのまま主記憶装置２へ転送する。し
かし、入出力装置４から主記憶装置２へデータを転送す
る途中で、情報転送装置３が上記データに複数の演算処
理を施す場合、転送指令１１ｂが複合指令１１ａに後続
して転送プログラム１１内に格納されて、以下のような
動作が行われる。即ち、演算処理部８が、複合指令１１
ａが命令する命令列１２に従って、複数の演算処理を、
入出力装置４から転送されたデータに対して施す。そし
て、転送部９は、複数の演算処理が施された結果データ
を転送指令１１ｂに基づいて、主記憶装置２へ転送す
る。As described in the prior art, the transfer command 11b is a command for instructing data transfer between the input / output device 4 and the main storage device 2. For example, a command called READ is described in the command code portion. If so, the data transferred from the input / output device 4 is directly transferred to the main storage device 2 based on the analyzed transfer command 11b. However, when the information transfer device 3 performs a plurality of arithmetic operations on the data during the transfer of data from the input / output device 4 to the main storage device 2, the transfer command 11b follows the compound command 11a and And the following operation is performed. That is, the arithmetic processing unit 8 executes the compound instruction 11
a in accordance with the instruction sequence 12 instructed by a.
This is performed on the data transferred from the input / output device 4. Then, the transfer unit 9 transfers the result data subjected to the plurality of arithmetic processes to the main storage device 2 based on the transfer command 11b.
【００４９】（２）情報転送装置の動作 このようにして構成された情報転送装置３を用いて、入
出力装置４から主記憶装置２へデータ転送を行う動作に
ついて説明する。(2) Operation of Information Transfer Device An operation of transferring data from the input / output device 4 to the main storage device 2 using the information transfer device 3 thus configured will be described.
【００５０】先ず、ＣＰＵ１から情報転送装置３にデー
タ転送命令が発行される。このデータ転送命令には、主
記憶装置２内の転送プログラム１１のアドレスが含まれ
ている。この結果、情報転送装置３は、主記憶装置２の
上記アドレスに格納されている転送プログラム１１を読
み出す。読み出された転送プログラム１１の各指令は、
転送部９を介して、解析部７へ転送される。解析部７が
解析した指令が複合指令１１ａである場合には、解析部
７は、上記複合指令１１ａを記憶領域制御部６ａへ転送
する。この際、解析部７は複合指令１１ａの内容をレジ
スタ１０に記憶させる。記憶領域制御部６ａは、複合指
令１１ａに基づいて、命令列１２の各内部命令へのアク
セスを開始し、命令列１２の第１内部命令１２ａを命令
列記憶領域５ａから取り出す。取り出された第１内部命
令１２ａは解析部７へ転送されて解析される。そして、
演算処理部８は、解析された第１内部命令１２ａに基づ
いた演算処理が行えるように設定される。この際、必要
に応じて、演算処理部８は、レジスタ１０に記憶された
複合指令１１ａの比較オペランドアドレスを用いて、主
記憶装置２から比較オペランドデータを転送部９を介し
て読み出す。そして、演算処理部８は、演算処理を施す
べき対象のデータが入出力装置４から転送されるまで待
機している。First, a data transfer command is issued from the CPU 1 to the information transfer device 3. This data transfer instruction includes the address of the transfer program 11 in the main storage device 2. As a result, the information transfer device 3 reads the transfer program 11 stored at the above address of the main storage device 2. Each command of the read transfer program 11 is:
The data is transferred to the analysis unit 7 via the transfer unit 9. When the command analyzed by the analyzing unit 7 is the compound command 11a, the analyzing unit 7 transfers the compound command 11a to the storage area control unit 6a. At this time, the analysis unit 7 stores the contents of the composite command 11a in the register 10. The storage area control unit 6a starts accessing each internal instruction of the instruction sequence 12 based on the composite instruction 11a, and extracts the first internal instruction 12a of the instruction sequence 12 from the instruction sequence storage area 5a. The extracted first internal instruction 12a is transferred to the analysis unit 7 and analyzed. And
The arithmetic processing unit 8 is set so as to perform arithmetic processing based on the analyzed first internal instruction 12a. At this time, if necessary, the arithmetic processing unit 8 reads the comparison operand data from the main storage device 2 via the transfer unit 9 using the comparison operand address of the composite command 11a stored in the register 10. Then, the arithmetic processing unit 8 waits until data to be subjected to arithmetic processing is transferred from the input / output device 4.
【００５１】次に、情報転送装置３は、転送プログラム
１１内の複合指令１１ａに後続する指令を読み出す。解
析部７により解析された指令が転送指令１１ｂでありコ
マンドコード部にＲＥＡＤというコマンドが記述されて
いる場合には、解析部７は、転送部９に対して、入出力
装置４から所定量のデータを転送するように指示する。
そして、転送部９は、入出力装置４から転送されたデー
タを演算処理部８へ転送する。なお、入出力装置４から
転送されたデータは、必要に応じて、先ず記憶部５のデ
ータ記憶領域５ｂに記憶し、この領域５ｂから演算転送
制御部６ｂがデータを取り出して、演算処理部８へ転送
してもよい。Next, the information transfer device 3 reads a command following the compound command 11a in the transfer program 11. When the command analyzed by the analysis unit 7 is the transfer command 11b and the command “READ” is described in the command code part, the analysis unit 7 sends a predetermined amount of data to the transfer unit 9 from the input / output device 4. Instructs to transfer data.
Then, the transfer unit 9 transfers the data transferred from the input / output device 4 to the arithmetic processing unit 8. The data transferred from the input / output device 4 is first stored, if necessary, in a data storage area 5b of the storage unit 5, and the operation transfer control unit 6b extracts the data from this area 5b, May be forwarded to
【００５２】続いて、演算処理部８は、入出力装置４か
ら転送部９を介して転送されてきたデータに対して、第
１内部命令１２ａに基づいた演算処理を行う。演算処理
部８は、演算処理した結果データを、レジスタ１０に記
憶させるか又は、演算転送制御部６ｂへ転送する。演算
転送制御部６ｂは、上記結果データを記憶部５のデータ
記憶領域５ｂに記憶する。そして、演算処理部８は、転
送指令１１ｂにより指示された全てのデータに対して、
第１内部命令１２ａに基づいた演算処理を施す。Subsequently, the arithmetic processing section 8 performs arithmetic processing on the data transferred from the input / output device 4 via the transfer section 9 based on the first internal instruction 12a. The arithmetic processing unit 8 stores the result data of the arithmetic processing in the register 10 or transfers the data to the arithmetic transfer control unit 6b. The operation transfer control unit 6b stores the result data in the data storage area 5b of the storage unit 5. Then, the arithmetic processing unit 8 performs processing on all data specified by the transfer command 11b.
The arithmetic processing based on the first internal instruction 12a is performed.
【００５３】そして、第１内部命令１２ａに基づいた演
算処理が終了したら、その旨を演算処理部８が記憶領域
制御部６ａへ転送する。記憶領域制御部６ａは、命令列
１２の第１内部命令１２ａに後続する第２内部命令１２
ｂへアクセスして取り出す。取り出された第２内部命令
１２ｂは解析部７へ転送されて解析される。そして、解
析された第２内部命令１２ｂに基づいた演算処理が行え
るように、演算処理部８が設定される。一方、演算転送
制御部６ｂは、第２内部命令１２ｂに基づいた演算処理
に必要な結果データを、記憶部５のデータ記憶領域５ｂ
から取り出して、演算処理部８へ転送する。なお、結果
データがレジスタ１０に格納されている場合には、演算
処理部８がレジスタ１０から演算処理に必要な結果デー
タを取り出す。When the arithmetic processing based on the first internal instruction 12a is completed, the arithmetic processing unit 8 transfers the completion to the storage area control unit 6a. The storage area control unit 6a stores a second internal instruction 12a subsequent to the first internal instruction 12a in the instruction sequence 12.
Access b and take it out. The extracted second internal instruction 12b is transferred to the analysis unit 7 and analyzed. Then, the arithmetic processing unit 8 is set so that arithmetic processing based on the analyzed second internal instruction 12b can be performed. On the other hand, the operation transfer control unit 6b stores the result data necessary for the operation processing based on the second internal instruction 12b in the data storage area 5b of the storage unit 5.
And transfers it to the arithmetic processing unit 8. When the result data is stored in the register 10, the arithmetic processing unit 8 extracts the result data necessary for the arithmetic processing from the register 10.
【００５４】そして、演算処理部８に結果データが転送
された場合、演算処理部８は、第２内部命令１２ｂに基
づいて、演算処理を行う。演算処理部８は、演算処理し
た結果データを、レジスタ１０に記憶するか又は、演算
転送制御部６ｂへ転送する。演算転送制御部６ｂは、上
記結果データを記憶部５のデータ記憶領域５ｂに記憶さ
せる。そして、演算処理部８は、転送指令１１ｂにより
指示された全てのデータに対して、第２内部命令１２ｂ
に基づいた演算処理を施す。第２内部命令１２ｂに基づ
いた演算処理が終了したら、その旨を演算処理部８が記
憶領域制御部６ａへ転送する。記憶領域制御部６ａは、
命令列１２の第２内部命令１２ｂに後続する次の内部命
令へアクセスして取り出す。そして、上述の動作を、命
令列１２の各内部命令について繰り返す。When the result data is transferred to the arithmetic processing unit 8, the arithmetic processing unit 8 performs arithmetic processing based on the second internal instruction 12b. The arithmetic processing unit 8 stores the data resulting from the arithmetic processing in the register 10 or transfers the data to the arithmetic transfer control unit 6b. The arithmetic transfer control unit 6b stores the result data in the data storage area 5b of the storage unit 5. Then, the arithmetic processing unit 8 performs the second internal command 12b on all the data specified by the transfer command 11b.
The arithmetic processing based on is performed. When the arithmetic processing based on the second internal instruction 12b is completed, the arithmetic processing unit 8 transfers the result to the storage area control unit 6a. The storage area control unit 6a
The next internal instruction following the second internal instruction 12b in the instruction sequence 12 is accessed and extracted. Then, the above operation is repeated for each internal instruction of the instruction sequence 12.
【００５５】そして、複合命令１１ａの終了を示す内部
命令である終了命令１２ｃが解析部７にて解析された場
合、解析部７は、記憶領域制御部６ａ及び演算処理部８
に対して、それぞれ、複合命令１１ａにより命令された
命令列１２へのアクセス動作及び命令列１２に従った演
算処理動作を終了するように指示する。When the end command 12c, which is an internal command indicating the end of the composite command 11a, is analyzed by the analysis unit 7, the analysis unit 7 sets the storage area control unit 6a and the arithmetic processing unit 8
Are instructed to terminate the access operation to the instruction sequence 12 commanded by the composite instruction 11a and the arithmetic processing operation according to the instruction sequence 12, respectively.
【００５６】そして、情報転送装置３は転送プログラム
１１の機能終了指令１１ｃを読み出す。解析部７は、機
能終了指令１１ｃを解析した場合、転送部９に対して、
命令列１２に従った演算処理された結果データを主記憶
装置２へ転送するように指示すると共に、機能終了指令
１１ｃの結果格納アドレスを転送部９に転送する。ま
た、解析された機能終了指令１１ｃに基づいて、演算処
理部８は上記結果データを転送部９へ転送する。なお、
転送対象の結果データが記憶部５のデータ記憶領域５ｂ
にある場合、演算転送制御部６ｂは、結果データを上記
領域５ｂから取り出して、転送部９に転送する。Then, the information transfer device 3 reads out the function end command 11c of the transfer program 11. When analyzing the function end command 11c, the analysis unit 7
An instruction is issued to transfer the result data subjected to the arithmetic processing according to the instruction sequence 12 to the main storage device 2, and the result storage address of the function end command 11 c is transferred to the transfer unit 9. Further, based on the analyzed function end command 11c, the arithmetic processing unit 8 transfers the result data to the transfer unit 9. In addition,
The result data to be transferred is stored in the data storage area 5b of the storage unit 5.
, The operation transfer control unit 6b extracts the result data from the area 5b and transfers it to the transfer unit 9.
【００５７】そして、転送部９が、転送指令１１ｂに基
づいて、結果データを主記憶装置２の結果格納アドレス
へ転送する。Then, the transfer section 9 transfers the result data to the result storage address of the main storage device 2 based on the transfer command 11b.
【００５８】本実施の形態においては、解析部７が複合
指令１１ａを解析した場合、記憶領域制御部６ａは、複
合指令１１ａにより実行を命令された命令列１２の各内
部命令にアクセスする。そして、解析された各内部命令
に基づいて、演算処理部８は、入出力装置４から転送さ
れたデータに対して演算処理を行う。そして、上述のア
クセス動作及び演算処理動作を繰り返し、命令列１２の
全ての内部命令に基づく演算処理を行った場合、その結
果データを転送部９が主記憶装置２へ転送する。In the present embodiment, when the analyzing unit 7 analyzes the composite instruction 11a, the storage area control unit 6a accesses each internal instruction of the instruction sequence 12 instructed to be executed by the composite instruction 11a. Then, based on the analyzed internal instructions, the arithmetic processing unit 8 performs arithmetic processing on the data transferred from the input / output device 4. When the above-described access operation and arithmetic processing operation are repeated and arithmetic processing based on all the internal instructions in the instruction sequence 12 is performed, the transfer unit 9 transfers the result data to the main storage device 2.
【００５９】このため、装置間における１度のデータ転
送の際に、複数の演算処理を行うことができる。また、
演算処理部８は、各内部命令に基づいて、各演算処理を
行うだけでよいので、ハードウェアを追加しない済む。For this reason, a plurality of arithmetic processes can be performed during one data transfer between the devices. Also,
The arithmetic processing unit 8 only needs to perform each arithmetic processing based on each internal instruction, so that it is not necessary to add hardware.
【００６０】また、演算転送制御部６ｂにより、演算処
理を施した結果データをデータ記憶領域５ｂに記憶させ
ると共に、結果データをデータ記憶領域５ｂから取り出
して演算処理部８に転送することができる。このため、
演算処理部８に演算処理を施させて、結果データをデー
タ記憶領域５ｂに記憶させた後、これらの結果データ
を、複数回演算処理部８とデータ記憶領域５ｂとの間で
転送させて、演算処理動作及び記憶動作を順次行わせる
ことができる。このため、大量のデータについて複数回
の演算処理を行うことができる。また、転送されたデー
タや結果データをデータ記憶領域５ｂに記憶できるの
で、多くのレジスタを使用する必要がない。The operation transfer control unit 6b can store the result data subjected to the operation processing in the data storage area 5b, and can take out the result data from the data storage area 5b and transfer it to the operation processing unit 8. For this reason,
After causing the arithmetic processing unit 8 to perform arithmetic processing and storing the result data in the data storage area 5b, these result data are transferred between the arithmetic processing unit 8 and the data storage area 5b a plurality of times. The arithmetic processing operation and the storage operation can be sequentially performed. For this reason, a large number of data can be processed a plurality of times. Further, since the transferred data and the result data can be stored in the data storage area 5b, it is not necessary to use many registers.
【００６１】なお、本実施の形態においては、入出力装
置４と主記憶装置２との間のデータ転送に限定されず、
上記転送システムの外部にある装置間のデータ転送の際
に、複数の演算処理を行うことができる。例えば、入出
力装置４及び主記憶装置２の外部に、それぞれ、一般的
な第１情報処理装置及び第２情報処理装置を設ける。そ
して、情報処理装置間でデータ転送をする際、先ず、第
１情報転送装置が転送対象データを入出力装置４に格納
させる。そして、上述したように、情報転送装置３は、
入出力装置４から転送された転送対象データに複数の演
算処理を施し、結果データを主記憶装置２へ転送する。
そして、第２情報処理装置は、主記憶装置２から結果デ
ータを取り出す。これにより、一般的な装置間でデータ
転送する途中に複数の演算処理を行うことができる。In the present embodiment, data transfer between the input / output device 4 and the main storage device 2 is not limited.
When data is transferred between devices outside the transfer system, a plurality of arithmetic processes can be performed. For example, a general first information processing device and a general second information processing device are provided outside the input / output device 4 and the main storage device 2, respectively. Then, when data is transferred between the information processing apparatuses, first, the first information transfer apparatus causes the input / output device 4 to store the transfer target data. Then, as described above, the information transfer device 3
A plurality of arithmetic processes are performed on the transfer target data transferred from the input / output device 4 and the result data is transferred to the main storage device 2.
Then, the second information processing device extracts the result data from the main storage device 2. Thus, a plurality of arithmetic processes can be performed during data transfer between general devices.
【００６２】実施の形態２．実施の形態２である情報転
送装置を含むシステムにおいては、命令列記憶領域内５
ａの命令列が、転送されたデータに対して比較オペラン
ドデータと一致したデータを検索したのち、データの中
から最大のデータを検出することを命令する。命令列記
憶領域５ａ内の構成を図５に示す。Embodiment 2 In the system including the information transfer device according to the second embodiment, 5
The instruction sequence a instructs the transferred data to search for data that matches the comparison operand data, and then to detect the maximum data from the data. FIG. 5 shows the configuration in the instruction string storage area 5a.
【００６３】図５に示すように、命令列１５において
は、検索処理を行うことを命令する検索命令１５ａと、
データの最大値を検出することを命令する最大値検出命
令１５ｂと、複合指令による命令の終了を命令する終了
命令１５ｃと、が実行される順序に従って並べられてい
る。As shown in FIG. 5, in the instruction sequence 15, a search instruction 15a for performing a search process,
A maximum value detection instruction 15b for instructing to detect the maximum value of the data and an end instruction 15c for instructing the end of the instruction by the composite instruction are arranged in the order of execution.
【００６４】入出力装置４から主記憶装置２へデータ転
送を行う際の情報転送装置３の動作について説明する。The operation of the information transfer device 3 when transferring data from the input / output device 4 to the main storage device 2 will be described.
【００６５】先ず、ＣＰＵ１から情報転送装置３にデー
タ転送命令が発行される。この結果、情報転送装置３
は、主記憶装置２に格納されている転送プログラム１１
を読み出す。読み出された転送プログラム１１の指令
は、転送部９を介して、解析部７へ転送される。解析部
７が解析した指令が複合指令１１ａである場合、解析部
７は、複合指令１１ａを記憶領域制御部６ａへ転送す
る。この複合指令のコマンドコード部には、ＳＥＡＲＣ
Ｈ ＭＡＸとコマンドが記述されている。解析部７は複
合指令１１ａの内容をレジスタ１０に記憶させる。記憶
領域制御部６ａは、複合指令１１ａに基づいて、命令列
１５の各内部命令へのアクセスを開始し、命令列１５の
検索命令１５ａを命令列記憶領域５ａから取り出す。取
り出された検索命令１５ａは解析部７へ転送されて解析
される。そして、解析された検索命令１５ａに基づいた
演算処理が行えるように、演算処理部８が設定される。
この際、演算処理部８は、レジスタ１０に格納された複
合指令の比較オペランドアドレスを用いて、主記憶装置
２から比較オペランドデータを転送部９を介して読み出
す。そして、演算処理部８は、演算処理を施すべき対象
のデータが入出力装置４から転送されるまで待機してい
る。First, a data transfer command is issued from the CPU 1 to the information transfer device 3. As a result, the information transfer device 3
Is the transfer program 11 stored in the main storage device 2.
Is read. The read command of the transfer program 11 is transferred to the analysis unit 7 via the transfer unit 9. When the command analyzed by the analyzing unit 7 is the compound command 11a, the analyzing unit 7 transfers the compound command 11a to the storage area control unit 6a. In the command code part of this compound command, SEARC
H MAX and commands are described. The analysis unit 7 causes the register 10 to store the contents of the composite command 11a. The storage area control unit 6a starts accessing each internal instruction of the instruction sequence 15 based on the composite instruction 11a, and extracts a search instruction 15a of the instruction sequence 15 from the instruction sequence storage area 5a. The retrieved search instruction 15a is transferred to the analysis unit 7 and analyzed. Then, the arithmetic processing unit 8 is set so that arithmetic processing based on the analyzed search instruction 15a can be performed.
At this time, the arithmetic processing unit 8 reads the comparison operand data from the main storage device 2 via the transfer unit 9 using the comparison operand address of the composite command stored in the register 10. Then, the arithmetic processing unit 8 waits until data to be subjected to arithmetic processing is transferred from the input / output device 4.
【００６６】次に、解析部７により解析された指令が転
送指令１１ｂでありコマンドコード部にＲＥＡＤという
コマンドが記述されている場合には、解析部７は、転送
部９に対して、入出力装置４から所定量のデータを転送
するように指示する。そして、転送部９は、入出力装置
４から転送されたデータを演算処理部８へ転送する。Next, when the command analyzed by the analyzing unit 7 is the transfer command 11b and the command “READ” is described in the command code part, the analyzing unit 7 It instructs the device 4 to transfer a predetermined amount of data. Then, the transfer unit 9 transfers the data transferred from the input / output device 4 to the arithmetic processing unit 8.
【００６７】続いて、演算処理部８は、入出力装置４か
ら転送部９を介して転送されてきたデータに対して、上
記比較オペランドデータと一致するデータを検索する。
演算処理部８は、比較オペランドデータと一致したデー
タを検索結果データとして、演算転送制御部６ｂに転送
する。演算転送制御部６ｂは、上記検索結果データをデ
ータ記憶領域５ｂに転送する。そして、演算処理部８
は、転送指令１１ｂにより指示された全てのデータに対
して、検索命令１５ａに基づいた検索処理を施す。Subsequently, the arithmetic processing section 8 searches the data transferred from the input / output device 4 via the transfer section 9 for data that matches the comparison operand data.
The arithmetic processing unit 8 transfers data that matches the comparison operand data to the arithmetic transfer control unit 6b as search result data. The arithmetic transfer control unit 6b transfers the search result data to the data storage area 5b. And the arithmetic processing unit 8
Performs a search process based on the search command 15a for all data specified by the transfer command 11b.
【００６８】そして、検索命令１５ａに基づいた演算処
理が終了したら、その旨を演算処理部８が記憶領域制御
部６ａへ転送する。記憶領域制御部６ａは、命令列１５
の検索命令１５ａに後続する最大値検出命令１５ｂへア
クセスして取り出す。取り出された最大値検出命令１５
ｂは解析部７へ転送されて解析される。そして、解析さ
れた最大値検出命令１５ｂに基づいた演算処理が行える
ように、演算処理部８が設定される。一方、演算転送制
御部６ｂは、最大値検出命令１５ｂに基づいた演算処理
に必要な検索結果データを記憶部５のデータ記憶領域５
ｂから取り出して、演算処理部８へ転送する。When the arithmetic processing based on the search instruction 15a is completed, the arithmetic processing unit 8 transfers the completion to the storage area control unit 6a. The storage area control unit 6a stores the instruction sequence 15
And retrieves the maximum value detection instruction 15b following the search instruction 15a. Extracted maximum value detection instruction 15
b is transferred to the analysis unit 7 and analyzed. Then, the arithmetic processing unit 8 is set so that arithmetic processing based on the analyzed maximum value detection instruction 15b can be performed. On the other hand, the arithmetic transfer control unit 6b stores search result data necessary for arithmetic processing based on the maximum value detection instruction 15b in the data storage area 5 of the storage unit 5.
b and transferred to the arithmetic processing unit 8.
【００６９】そして、演算処理部８に検索結果データが
転送された場合、演算処理部８は、最大値検出命令１５
ｂに基づいて、最大値検出処理を行う。この最大値検出
処理について以下に説明する。When the search result data is transferred to the arithmetic processing unit 8, the arithmetic processing unit 8
The maximum value detection processing is performed based on b. This maximum value detection processing will be described below.
【００７０】初めに、演算処理部８は、記憶部５のデー
タ記憶領域５ｂから転送された最初の検索結果データを
そのままレジスタ１０に記憶させる。次に、演算処理部
８は、レジスタ１０から最初の検索結果データを取り出
すと共に、データ記憶領域５ｂから転送された２番目の
検索結果データを演算転送制御部６ｂを介して取り出
す。続いて、演算処理部８は、最初の検索結果データと
２番目の検索結果データとを比較し、大きい方の検索結
果データをレジスタ１０に記憶させる。この際、最初の
検索結果データの方が小さい場合、レジスタ１０では、
最初の検索結果データが２番目の検索結果データに置き
換えられる。そして、データ記憶領域５ｂに記憶されて
いる全ての検索結果データに対して、上述の動作を繰り
返す。そして、データ記憶領域５ｂに記憶されている全
ての検索結果データに対して、最大値検出処理を行った
場合、レジスタ１０には、全ての検索結果データ中、最
大の検索結果データ（以下、最大値結果データという）
が記憶される。First, the arithmetic processing section 8 stores the first search result data transferred from the data storage area 5b of the storage section 5 in the register 10 as it is. Next, the arithmetic processing unit 8 extracts the first search result data from the register 10 and also extracts the second search result data transferred from the data storage area 5b via the arithmetic transfer control unit 6b. Subsequently, the arithmetic processing unit 8 compares the first search result data with the second search result data, and stores the larger search result data in the register 10. At this time, if the first search result data is smaller,
The first search result data is replaced with the second search result data. Then, the above operation is repeated for all the search result data stored in the data storage area 5b. When the maximum value detection process is performed on all the search result data stored in the data storage area 5b, the register 10 stores the largest search result data (hereinafter, the maximum search result data) among all the search result data. Value Result Data)
Is stored.
【００７１】そして、記憶領域制御部６ａは、命令列１
５の最大値検出命令１５ｂに後続する終了命令１５ｃへ
アクセスして取り出す。この終了命令１５ｃが解析部７
で解析されると、解析部７は、記憶領域制御部６ａ及び
演算処理部８に対して、それぞれ、複合命令１１ａによ
り実行を命令された命令列１５のアクセス動作及び命令
列１５に従った演算処理動作を終了するように指示す
る。Then, the storage area control unit 6a executes the instruction sequence 1
5 is accessed and fetched from an end instruction 15c following the maximum value detection instruction 15b. The end instruction 15c is sent to the analysis unit 7
When the analysis is performed, the analysis unit 7 gives the storage area control unit 6a and the operation processing unit 8 an access operation of the instruction sequence 15 instructed to be executed by the composite instruction 11a and an operation according to the instruction sequence 15, respectively. Instructs to end the processing operation.
【００７２】そして、転送プログラム１１から機能終了
指令１１ｃが情報転送装置３に読み出される。解析部７
は、機能終了指令１１ｃを解析した場合、転送部９に対
して、最大値結果データを主記憶装置２へ転送するよう
に指示すると共に、機能終了指令１１ｃの結果格納アド
レスを転送部９に転送する。また、解析された機能終了
指令１１ｃに基づいて、演算処理部８は最大値結果デー
タをレジスタ１０から読み出して転送部９へ転送する。Then, the function end command 11 c is read out from the transfer program 11 to the information transfer device 3. Analysis unit 7
Instructs the transfer unit 9 to transfer the maximum value result data to the main storage device 2 when analyzing the function end command 11c, and transfers the result storage address of the function end command 11c to the transfer unit 9. I do. Further, based on the analyzed function end command 11c, the arithmetic processing unit 8 reads the maximum value result data from the register 10 and transfers it to the transfer unit 9.
【００７３】そして、転送部９が、転送指令１１ｂに基
づいて、最大値結果データを主記憶装置２の結果格納ア
ドレスへ転送する。Then, the transfer section 9 transfers the maximum value result data to the result storage address of the main storage device 2 based on the transfer command 11b.
【００７４】本実施の形態においては、入出力装置４か
ら大量のデータが転送されても、必要最小限の量のデー
タのみを主記憶装置２に転送することができる。このた
め、主記憶装置２の使用量を一層低減することができ
る。In the present embodiment, even if a large amount of data is transferred from the input / output device 4, only the necessary minimum amount of data can be transferred to the main storage device 2. For this reason, the usage amount of the main storage device 2 can be further reduced.
【００７５】実施の形態３．実施の形態３である情報転
送装置３を含むシステムにおいて、実施の形態１である
システムと異なる点は、転送プログラム１１内に格納さ
れている各指令の構成、解析部７の機能が異なる点にあ
る。Embodiment 3 The system including the information transfer apparatus 3 according to the third embodiment differs from the system according to the first embodiment in that the configuration of each command stored in the transfer program 11 and the function of the analysis unit 7 are different. is there.
【００７６】実施の形態３である転送プログラム１１の
各指令は、それぞれ、複合指令であるか否かを示す複合
フラグ部を有する。図６に各指令の型式を示す。複合フ
ラグ部は、指令が複合指令であるとき、１にセットさ
れ、指令が複合指令以外のときは０にセットされる。Each command of the transfer program 11 according to the third embodiment has a compound flag portion indicating whether or not it is a compound command. FIG. 6 shows the type of each command. The compound flag section is set to 1 when the command is a compound command, and is set to 0 when the command is not a compound command.
【００７７】転送指令１７は、コマンドコード部、デー
タアドレス部、フラグ部及びバイトカウント部の他に複
合フラグ部１７ａを有し、この複合フラグ部１７ａは、
０にセットされる。複合指令１６は、コマンドコード
部、比較オペランドアドレス部の他に複合フラグ部１６
ａを有し、この複合フラグ部１６ａは、１にセットされ
る。機能終了指令１８は、コマンドコード部、結果格納
アドレス部の他に複合フラグ部１８ａを有し、この複合
フラグ部１８ａは、０にセットされる。The transfer command 17 has a compound flag section 17a in addition to a command code section, a data address section, a flag section, and a byte count section.
Set to 0. The composite command 16 includes a command flag section, a comparison operand address section, and a composite flag section 16.
a, and the composite flag section 16a is set to 1. The function end command 18 has a composite flag section 18a in addition to the command code section and the result storage address section, and this composite flag section 18a is set to 0.
【００７８】解析部７は、各指令を解析して複合フラグ
部から各指令が複合指令であるか否かを判別する。The analyzing unit 7 analyzes each command and determines from the compound flag unit whether each command is a compound command.
【００７９】このように構成された転送プログラム１１
の各指令を、解析部７が解析する動作について説明す
る。なお、この転送プログラム１１の各指令を解析部７
が解析する動作以外の情報転送装置３の動作について
は、実施の形態１である情報転送装置３の動作と同一で
あるので、その詳細な説明は省略する。The transfer program 11 configured as described above
The operation in which the analysis unit 7 analyzes each of the above commands will be described. Note that each command of the transfer program 11 is transmitted to the analysis unit 7.
Are the same as those of the information transfer apparatus 3 according to the first embodiment, and therefore, detailed description thereof is omitted.
【００８０】情報転送装置３は、主記憶装置２に格納さ
れている転送プログラム１１を読み出す。読み出された
転送プログラム１１の指令は、転送部９を介して、解析
部７へ転送される。解析部７は、上記指令の複合フラグ
部が１にセットされているか否かを判別する。そして、
複合フラグ部が１にセットされている場合、そのまま上
記指令を記憶領域制御部６ａへ転送する。この際、解析
部７は上記指令の内容をレジスタ１０に記憶させる。The information transfer device 3 reads the transfer program 11 stored in the main storage device 2. The read command of the transfer program 11 is transferred to the analysis unit 7 via the transfer unit 9. The analysis unit 7 determines whether or not the composite flag unit of the command is set to 1. And
If the composite flag section is set to 1, the above command is transferred to the storage area control section 6a as it is. At this time, the analysis unit 7 stores the contents of the command in the register 10.
【００８１】これに対して、複合フラグ部が０にセット
されている場合、解析部７は指令を解析し、解析された
指令が機能終了指令１１ｃのとき、解析部７は、演算処
理部８に対して演算処理の終了を指示する。また、解析
された指令が転送指令１１ｂのとき、解析部７は、転送
部９に対して入出力装置４からデータを読み込むように
指示する。On the other hand, when the composite flag is set to 0, the analyzing unit 7 analyzes the command, and when the analyzed command is the function end command 11c, the analyzing unit 7 To end the arithmetic processing. When the analyzed command is the transfer command 11b, the analysis unit 7 instructs the transfer unit 9 to read data from the input / output device 4.
【００８２】本実施の形態においては、転送プログラム
１１の各指令１６，１７，１８は、複合フラグ部１６
ａ，１６ｂ，１６ｃを有するので、解析部７は、複合フ
ラグ部により、各指令が複合指令か否かを容易に判別す
ることができる。このため、記憶領域制御部６ａや演算
処理部８は複合指令に基づく設定を迅速に行える。ま
た、転送部９から転送された指令が複合指令である場
合、解析部７は、複合フラグ部を判別するだけでよい。
このため、解析部７による複合指令の解析の負荷を軽減
できる。In the present embodiment, each command 16, 17, 18 of the transfer program 11 is
Since the analysis unit 7 includes the commands a, 16b, and 16c, the analysis unit 7 can easily determine whether or not each command is a composite command by using the composite flag unit. Therefore, the storage area control unit 6a and the arithmetic processing unit 8 can quickly perform the setting based on the composite command. When the command transferred from the transfer unit 9 is a compound command, the analyzing unit 7 only needs to determine the compound flag unit.
For this reason, the load of analyzing the composite command by the analysis unit 7 can be reduced.
【００８３】実施の形態４．実施の形態４である情報転
送装置を含むシステムにおいて、実施の形態１であるシ
ステムと異なる点は、転送プログラム１１内には、情報
転送装置３の外部から命令列を記憶部５の命令列記憶領
域５ａに転送することを命令する命令列転送指令が格納
されており、解析部７、記憶領域制御部５ａ及び転送部
９の機能が異なる点にある。Embodiment 4 The system including the information transfer device according to the fourth embodiment is different from the system according to the first embodiment in that the transfer program 11 stores an instruction sequence from outside the information transfer device 3 in the instruction sequence storage in the storage unit 5. An instruction sequence transfer command for instructing transfer to the area 5a is stored, and the functions of the analysis unit 7, the storage area control unit 5a, and the transfer unit 9 are different.
【００８４】解析部７は、命令列転送指令を解析した場
合、転送部９に対して命令列を外部の装置から読み込む
ように指示する。When analyzing the instruction sequence transfer command, the analysis unit 7 instructs the transfer unit 9 to read the instruction sequence from an external device.
【００８５】転送部９は、解析された命令列転送指令に
基づいて、記憶部５の命令列記憶領域に記憶する命令列
を外部の装置から読み込む。The transfer unit 9 reads an instruction sequence stored in the instruction sequence storage area of the storage unit 5 from an external device based on the analyzed instruction sequence transfer instruction.
【００８６】記憶領域制御部６ａは、転送部９から転送
された命令列を記憶部５の命令列記憶領域５ａに転送す
る。The storage area control unit 6a transfers the instruction sequence transferred from the transfer unit 9 to the instruction sequence storage area 5a of the storage unit 5.
【００８７】この命令列転送指令に基づいて命令列を外
部装置から命令列記憶領域に転送する動作について説明
する。The operation of transferring an instruction sequence from an external device to an instruction sequence storage area based on the instruction sequence transfer instruction will be described.
【００８８】命令列は、入出力装置４又は主記憶装置２
に格納することができる。これらの入出力装置４又は主
記憶装置２から命令列を命令列記憶領域５ａに転送する
動作について以下に説明する。The instruction sequence is input / output device 4 or main storage device 2
Can be stored. The operation of transferring an instruction sequence from the input / output device 4 or the main storage device 2 to the instruction sequence storage area 5a will be described below.
【００８９】先ず、複数の内部命令からなる命令列が入
出力装置４に格納されており、この入出力装置４から命
令列を記憶部５へ転送する方法を示す。First, an instruction sequence including a plurality of internal instructions is stored in the input / output device 4, and a method for transferring the instruction sequence from the input / output device 4 to the storage unit 5 will be described.
【００９０】ＣＰＵ１が情報転送装置３に、命令列を入
出力装置４から記憶部５へ転送する旨を示す命令を発行
する。情報転送装置３が主記憶装置２から転送プログラ
ム内の命令列転送指令を読み出す。読み出された命令列
転送指令は、転送部９を介して解析部７へ転送される。
解析部７は命令列転送指令を解析し、転送部９に入出力
装置４から命令列を読み出すように指示する。転送部９
は入出力装置４に格納された命令列を取り出し、この命
令列を記憶領域制御部６ａへ転送する。記憶領域制御部
６ａは上記命令列を記憶部５の命令列記憶領域５ａに転
送する。The CPU 1 issues an instruction to the information transfer device 3 to transfer the instruction sequence from the input / output device 4 to the storage unit 5. The information transfer device 3 reads an instruction sequence transfer instruction in the transfer program from the main storage device 2. The read instruction sequence transfer command is transferred to the analysis unit 7 via the transfer unit 9.
The analysis unit 7 analyzes the instruction sequence transfer command and instructs the transfer unit 9 to read the instruction sequence from the input / output device 4. Transfer unit 9
Extracts the instruction sequence stored in the input / output device 4 and transfers the instruction sequence to the storage area controller 6a. The storage area control unit 6a transfers the instruction sequence to the instruction sequence storage area 5a of the storage unit 5.
【００９１】次に、複数の内部命令からなる命令列が主
記憶装置２に格納されており、この主記憶装置２から命
令列を記憶部５へ転送する方法を示す。Next, a method of transferring an instruction sequence from the main storage device 2 to the storage unit 5 in which an instruction sequence including a plurality of internal instructions is stored in the main storage device 2 will be described.
【００９２】転送プログラム１１には、命令列を主記憶
装置２から記憶部５へ転送することを命令する命令列転
送指令が格納されている。この命令列転送指令のコマン
ドコード部には、主記憶装置２から記憶部５へデータを
書き込むことを示すＷＲＩＴＥというコマンドが記述さ
れる。The transfer program 11 stores an instruction sequence transfer command for instructing the instruction sequence to be transferred from the main storage device 2 to the storage unit 5. In the command code portion of the command sequence transfer command, a command WRITE indicating writing data from the main storage device 2 to the storage portion 5 is described.
【００９３】ＣＰＵ１が情報転送装置３に、命令列を主
記憶装置２から記憶部５へ転送する旨を示す命令を発行
する。この命令には、命令列を記憶させる命令列記憶領
域を指定する指定アドレスが含まれている。情報転送装
置３は主記憶装置２から転送プログラム１１内の命令列
転送指令を読み出す。読み出された命令列転送指令は、
転送部９を介して解析部７へ転送される。解析部７は命
令列転送指令を解析し、転送部９に主記憶装置２から命
令列を読み出すように指示する。転送部９は主記憶装置
２に格納された命令列を取り出し、この命令列を記憶領
域制御部６ａへ転送する。記憶領域制御部６ａは上記命
令列を記憶部５の命令列記憶領域５ａの上記指定アドレ
スに転送する。The CPU 1 issues an instruction to the information transfer device 3 indicating that the instruction sequence is to be transferred from the main storage device 2 to the storage unit 5. This instruction includes a specified address for specifying an instruction sequence storage area for storing the instruction sequence. The information transfer device 3 reads an instruction sequence transfer command in the transfer program 11 from the main storage device 2. The read instruction sequence transfer instruction is
The data is transferred to the analysis unit 7 via the transfer unit 9. The analysis unit 7 analyzes the instruction sequence transfer command and instructs the transfer unit 9 to read the instruction sequence from the main storage device 2. The transfer unit 9 extracts the instruction sequence stored in the main storage device 2 and transfers the instruction sequence to the storage area control unit 6a. The storage area control unit 6a transfers the instruction sequence to the specified address in the instruction sequence storage area 5a of the storage unit 5.
【００９４】なお、転送システムの外部の装置に命令列
を格納して、上記外部の装置から命令列を読み込んで、
記憶部５の命令列記憶領域５ａに記憶させてもよい。但
し、この場合には、システムの外部に、命令列を格納す
るための専用の装置を設ける必要がある。The instruction sequence is stored in a device external to the transfer system, and the instruction sequence is read from the external device.
It may be stored in the instruction sequence storage area 5a of the storage unit 5. However, in this case, it is necessary to provide a dedicated device for storing the instruction sequence outside the system.
【００９５】本実施の形態においては、情報転送装置３
の外部の装置から、命令列を読み込むことができるの
で、記憶部５の命令列記憶領域５ａに記憶される命令列
の追加や修正を容易に行うことができる。このため、複
雑な演算処理の変更を行う場合、複合命令により実行を
命令される命令列を上述のようにして容易に変更するこ
とができるので、従来技術のように演算処理部８のハー
ドウェアを変更する必要がない。また、外部の装置を主
記憶装置２又は入出力装置４にすれば、命令列を格納さ
せるための専用の装置を特別に設ける必要がない。In the present embodiment, the information transfer device 3
Since the instruction sequence can be read from an external device, the instruction sequence stored in the instruction sequence storage area 5a of the storage unit 5 can be easily added or corrected. For this reason, when performing a complicated change of the arithmetic processing, the instruction sequence to be executed by the compound instruction can be easily changed as described above. Need not be changed. Further, if the external device is the main storage device 2 or the input / output device 4, it is not necessary to provide a dedicated device for storing the instruction sequence.
【００９６】実施の形態５．実施の形態５である情報転
送装置を含むシステムにおいて、実施の形態１であるシ
ステムと異なる点は、記憶部５の命令列記憶領域５ａに
記憶されている命令列の構成と、記憶領域制御部６ａ、
解析部７及び演算処理部８の機能と、が異なる点にあ
る。Embodiment 5 The system including the information transfer apparatus according to the fifth embodiment is different from the system according to the first embodiment in that the configuration of the instruction sequence stored in the instruction sequence storage area 5a of the storage unit 5 and the storage area control unit 6a,
The functions of the analysis unit 7 and the arithmetic processing unit 8 are different.
【００９７】実施の形態５である記憶部５の命令列記憶
領域５ａに記憶されている命令列には、入出力装置４か
ら転送されたデータの属性により異なる内部命令を指示
する判別命令と、データの属性にそれぞれ対応した内部
命令と、が含まれている。The instruction sequence stored in the instruction sequence storage area 5a of the storage unit 5 according to the fifth embodiment includes a discrimination instruction for designating an internal instruction that differs depending on the attribute of data transferred from the input / output device 4, And internal instructions corresponding to the attributes of the data.
【００９８】図７は、命令列記憶領域５ａに記憶された
命令列１９の構成を示す図である。命令列１９は、判別
命令１９ａと最大値検出命令１９ｂと終了命令１９ｃと
最小値検出命令１９ｄと終了命令１９ｅとからなる。判
別命令１９ａは転送されたデータの属性を判別し、この
判別により記憶領域制御部６ａが最大値検出命令１９ｂ
又は最小値検出命令１９ｄのいずれかにアクセスするこ
とを指示する。図８は判別命令１９ａの型式を示す図で
ある。図において、判別命令１９ａはコマンドコード部
とカウンタ部とからなる。コマンドコード部には、判別
命令であることを示すコマンドが記述される。カウンタ
部には、記憶領域制御部６ａが命令列記憶領域５ａにア
クセスするアドレスの変更量が示される。FIG. 7 is a diagram showing a configuration of the instruction sequence 19 stored in the instruction sequence storage area 5a. The instruction sequence 19 includes a determination instruction 19a, a maximum value detection instruction 19b, an end instruction 19c, a minimum value detection instruction 19d, and an end instruction 19e. The discrimination command 19a discriminates the attribute of the transferred data.
Or, it instructs to access any of the minimum value detection instructions 19d. FIG. 8 is a diagram showing a model of the discrimination command 19a. In the figure, the discriminating command 19a includes a command code section and a counter section. In the command code part, a command indicating a discrimination command is described. The counter section indicates the amount of change in the address at which the storage area control section 6a accesses the instruction string storage area 5a.
【００９９】記憶領域制御部６ａは、転送されたデータ
の属性により命令列１９内の異なる内部命令にアクセス
する。このアクセス方法について以下に説明する。The storage area controller 6a accesses different internal instructions in the instruction sequence 19 depending on the attribute of the transferred data. This access method will be described below.
【０１００】即ち、解析部７が判別命令を解析した場
合、演算処理部８が、判別命令１９ａに基づいて、転送
されたデータと複合指令が指示する比較オペランドデー
タとを比較する。比較の結果、一致する場合には、記憶
領域制御部６ａは、カウンタ部が指示する値だけ命令列
記憶領域５ａにアクセスするアドレスを変更させる。こ
れに対して、比較の結果、一致しない場合には、記憶領
域制御部６ａは、命令列記憶領域５ａにアクセスするア
ドレスを通常通り１進めて、命令列記憶領域５ａにアク
セスする。これにより、記憶領域制御部６ａは、データ
の属性により異なる内部命令にアクセスできる。また、
本実施の形態では、データの属性としてデータの正負を
考えるが、これ以外の属性についても適用が可能であ
る。That is, when the analysis unit 7 analyzes the discrimination command, the arithmetic processing unit 8 compares the transferred data with the comparison operand data indicated by the composite command based on the discrimination command 19a. As a result of the comparison, if they match, the storage area control unit 6a changes the address for accessing the instruction string storage area 5a by the value indicated by the counter unit. On the other hand, as a result of the comparison, if they do not match, the storage area control unit 6a advances the address for accessing the instruction string storage area 5a by one as usual, and accesses the instruction string storage area 5a. Thus, the storage area control unit 6a can access different internal instructions depending on the attribute of the data. Also,
In the present embodiment, the sign of the data is considered as the attribute of the data, but the present invention can be applied to other attributes.
【０１０１】なお、比較オペランドデータは、その最上
位ビットが比較対象であり、その他のビットはマスクさ
れている。これにより、演算処理部８が転送データの正
負を迅速に判別できる。そして、比較オペランドデータ
の最上位ビットは１にセットされている。そして、転送
されたデータが負なら、記憶領域制御部６ａが最小値検
出命令にアクセスするように、カウンタ部には、変更値
３がセットされる。なお、転送されたデータが正なら、
記憶領域制御部６ａは、通常通りアクセスするアドレス
を１変更して、最大値検出命令にアクセスする。In the comparison operand data, the most significant bit is to be compared, and the other bits are masked. Thereby, the arithmetic processing unit 8 can quickly determine whether the transfer data is positive or negative. The most significant bit of the comparison operand data is set to 1. If the transferred data is negative, the counter 3 is set to the changed value 3 so that the storage area control unit 6a accesses the minimum value detection instruction. If the transferred data is positive,
The storage area control unit 6a changes the address to be accessed as usual by 1, and accesses the maximum value detection instruction.
【０１０２】解析部７は、転送されたデータの属性（正
負）により異なる内部命令を解析する。The analysis unit 7 analyzes internal instructions that differ depending on the attribute (positive or negative) of the transferred data.
【０１０３】演算処理部８は、転送されたデータの属性
（正負）により異なる演算処理を行う。The arithmetic processing section 8 performs different arithmetic processing depending on the attribute (positive or negative) of the transferred data.
【０１０４】この転送されたデータの属性（正負）によ
り情報転送装置が異なる内部命令に従った処理を行う動
作について以下に説明する。なお、この動作以外の情報
転送装置の動作については、実施の形態１である情報転
送装置の動作と同一であるので、その詳細な説明は省略
する。The operation in which the information transfer apparatus performs processing according to different internal instructions according to the attribute (positive or negative) of the transferred data will be described below. The operation of the information transfer apparatus other than this operation is the same as the operation of the information transfer apparatus according to the first embodiment, and thus the detailed description thereof will be omitted.
【０１０５】ＣＰＵ１が情報転送装置３に、入出力装置
４から主記憶装置２へデータ転送する際に、データの属
性により異なる演算処理を行う旨を示す命令を発行す
る。情報転送装置３は、主記憶装置２から命令列１９の
実行を命令する複合命令を取り出す。複合命令は、転送
部９を介して解析部７へ転送される。解析部７は複合命
令を解析し、記憶領域制御部６ａに対して、複合命令に
より実行を命令された命令列１９にアクセスするように
指示する。記憶領域制御部６ａは、命令列１９の最初の
内部命令である判別命令１９ａへアクセスして取り出
す。記憶領域制御部６ａは、判別命令１９ａを解析部７
へ転送し解析させる。演算処理部８では、解析された判
別命令１９ａに基づいて以下の設定がなされる。即ち、
演算処理部８は、比較オペランドデータと転送されたデ
ータとを比較するように設定される。この際、演算処理
部８は、比較オペランドデータを主記憶装置２から取り
込む。そして、演算処理部８は、判別処理を施すべき対
象のデータが入出力装置４から転送されるまで待機して
いる。When transferring data from the input / output device 4 to the main storage device 2, the CPU 1 issues to the information transfer device 3 a command indicating that a different arithmetic process is performed depending on the attribute of the data. The information transfer device 3 extracts a compound instruction for instructing execution of the instruction sequence 19 from the main storage device 2. The composite instruction is transferred to the analysis unit 7 via the transfer unit 9. The analysis unit 7 analyzes the compound instruction and instructs the storage area control unit 6a to access the instruction sequence 19 instructed to be executed by the compound instruction. The storage area control unit 6a accesses and extracts the discrimination instruction 19a, which is the first internal instruction in the instruction sequence 19. The storage area control unit 6a sends the determination command 19a to the analysis unit 7
And analyze it. In the arithmetic processing unit 8, the following settings are made based on the analyzed discrimination command 19a. That is,
The arithmetic processing unit 8 is set to compare the comparison operand data with the transferred data. At this time, the arithmetic processing unit 8 fetches the comparison operand data from the main storage device 2. Then, the arithmetic processing unit 8 waits until the data to be subjected to the determination processing is transferred from the input / output device 4.
【０１０６】次に、解析部７により解析された指令が転
送指令１１ｂでありコマンドコード部にＲＥＡＤという
コマンドが記述されている場合には、解析部７は、転送
部９に対して、入出力装置４から所定量のデータを転送
するように指示する。そして、転送部９は、入出力装置
４から転送されたデータを演算処理部８へ転送する。な
お、入出力装置４に格納されている転送対象のデータ
は、正のデータが連続しているか、又は負のデータが連
続して格納されている。Next, when the command analyzed by the analyzing unit 7 is the transfer command 11b and the command “READ” is described in the command code part, the analyzing unit 7 It instructs the device 4 to transfer a predetermined amount of data. Then, the transfer unit 9 transfers the data transferred from the input / output device 4 to the arithmetic processing unit 8. The transfer target data stored in the input / output device 4 is either continuous positive data or continuous negative data.
【０１０７】続いて、演算処理部８は、入出力装置４か
ら転送部９を介して転送されてきたデータに対して、上
記判別命令１９ａに基づいた演算処理を行う。この際、
演算処理部８は、転送されたデータと比較オペランドデ
ータとを、その最上位ビットについて比較する。演算処
理部８は、転送された最初のデータと比較オペランドデ
ータとを比較し、一致した場合が負であり、一致しない
場合が正であると判別する。最初のデータが負又は正で
あるかによって、以下に示す（Ａ），（Ｂ）の動作が行
われる。Subsequently, the arithmetic processing section 8 performs arithmetic processing on the data transferred from the input / output device 4 via the transfer section 9 based on the discrimination command 19a. On this occasion,
The arithmetic processing unit 8 compares the transferred data with the comparison operand data for the most significant bit. The arithmetic processing unit 8 compares the transferred first data with the comparison operand data, and determines that the data is negative if they match and is positive if they do not match. The following operations (A) and (B) are performed depending on whether the first data is negative or positive.
【０１０８】（Ａ）転送された最初のデータが負のデー
タのとき 転送された最初のデータが負のデータの場合、演算処理
部８は、転送されたデータが負であることを記憶領域制
御部６ａに知らせる。記憶領域制御部６ａは、命令列記
憶領域５ａにアクセスするアドレスをカウント部が指示
する３だけ増やし、最小値検出命令１９ｄにアクセスし
て取り出し解析部７に転送する。解析部７は、最小値検
出命令１９ｄを解析する。演算処理部８は、解析された
最小値検出命令１９ｄに基づいた演算処理が行えるよう
に設定される。(A) When the Transferred First Data is Negative Data When the transferred first data is negative data, the arithmetic processing unit 8 determines that the transferred data is negative in the storage area. Notify section 6a. The storage area control unit 6a increases the address for accessing the instruction string storage area 5a by 3 indicated by the counting unit, accesses the minimum value detection instruction 19d, and transfers it to the extraction analysis unit 7. The analysis unit 7 analyzes the minimum value detection instruction 19d. The arithmetic processing unit 8 is set to perform arithmetic processing based on the analyzed minimum value detection instruction 19d.
【０１０９】そして、演算処理部８に上記最初のデータ
に後続するデータ（以下、２番目データという）が転送
された場合、演算処理部８は、最小値検出命令１９ｄに
基づいて、最小値検出処理を行っていく。この最小値検
出処理について以下に説明する。When data subsequent to the first data (hereinafter referred to as second data) is transferred to the arithmetic processing unit 8, the arithmetic processing unit 8 detects the minimum value based on the minimum value detection instruction 19d. Perform processing. This minimum value detection processing will be described below.
【０１１０】演算処理部８は、最初のデータをそのまま
検索結果データとしてレジスタ１０に記憶させる。次
に、演算処理部８は、レジスタ１０から最初の検索結果
データを取り出す。続いて、演算処理部８は、最初の検
索結果データと、入出力装置４から転送された２番目の
データと、を比較し、小さい方のデータをレジスタ１０
に記憶させる。そして、転送指令１１ｂが指示する全て
のデータに対して、上述の動作を繰り返す。そして、転
送指令１１ｂが指示する全てのデータに対して、最小値
検出処理を行った場合、レジスタ１０には、全てのデー
タ中、最小のデータが記憶される。The arithmetic processing unit 8 stores the first data in the register 10 as search result data as it is. Next, the arithmetic processing unit 8 extracts the first search result data from the register 10. Subsequently, the arithmetic processing unit 8 compares the first search result data with the second data transferred from the input / output device 4 and stores the smaller data in the register 10.
To memorize. Then, the above operation is repeated for all data specified by the transfer command 11b. When the minimum value detection process is performed on all data specified by the transfer command 11b, the register 10 stores the minimum data among all data.
【０１１１】そして、記憶領域制御部６ａは、命令列１
９の最小値検出命令１９ｄに後続する終了命令１９ｅへ
アクセスして取り出す。この終了命令１９ｅが解析部７
で解析されると、解析部７は、記憶領域制御部６ａ及び
演算処理部８に対して、それぞれ、複合命令による命令
された命令列１９のアクセス動作及び命令列１９に従っ
た演算処理動作を終了するように指示する。Then, the storage area control unit 6a sets the instruction sequence 1
An end instruction 19e subsequent to the minimum value detection instruction 19d of 9 is accessed and extracted. The end instruction 19e is sent to the analysis unit 7
When the analysis is performed, the analysis unit 7 gives the storage area control unit 6a and the operation processing unit 8 an access operation of the instruction sequence 19 instructed by the composite instruction and an operation processing operation according to the instruction sequence 19, respectively. Instruct to end.
【０１１２】（Ｂ）転送された最初のデータが正のデー
タのとき 一方、転送された最初のデータが正のデータの場合、演
算処理部８は、転送されたデータが正であることを記憶
領域制御部６ａに知らせる。記憶領域制御部６ａは、命
令列記憶領域５ａにアクセスするアドレスを通常通り１
だけ増やして、最大値検出命令１９ｂにアクセスして取
り出し解析部７に転送する。解析部７は、最大値検出命
令１９ｂを解析する。演算処理部８は、解析された最大
値検出命令１９ｂに基づいた演算処理が行えるように設
定される。(B) When the Transferred First Data is Positive Data On the other hand, when the transferred first data is positive data, the arithmetic processing unit 8 stores that the transferred data is positive. The area controller 6a is notified. The storage area control unit 6a sets the address for accessing the instruction sequence storage area 5a to 1 as usual.
The maximum value detection instruction 19b is accessed and transferred to the extraction analysis unit 7. The analysis unit 7 analyzes the maximum value detection instruction 19b. The arithmetic processing unit 8 is set so as to perform arithmetic processing based on the analyzed maximum value detection instruction 19b.
【０１１３】そして、演算処理部８に最初のデータに後
続するデータ（２番目データ）が転送された場合、演算
処理部８は、最大値検出命令１９ｂに基づいて、最大値
検出処理を行う。この最大値検出処理について以下に説
明する。When data (second data) subsequent to the first data is transferred to the arithmetic processing unit 8, the arithmetic processing unit 8 performs a maximum value detection process based on the maximum value detection instruction 19b. This maximum value detection processing will be described below.
【０１１４】演算処理部８は最初のデータをそのまま最
初の検索結果データとしてレジスタ１０に記憶させる。
次に、演算処理部８は、レジスタ１０から最初の検索結
果データを取り出す。続いて、演算処理部は、最初の検
索結果データと入出力装置４から転送された２番目のデ
ータとを比較し、大きい方のデータをレジスタ１０に記
憶させる。そして、転送指令１１ｂが指示する全てのデ
ータに対して、上述の動作を繰り返す。そして、転送指
令１１ｂが指示する全てのデータに対して、最大値検出
処理を行った場合、レジスタ１０には、全てのデータ
中、最大のデータが記憶される。The arithmetic processing unit 8 stores the first data in the register 10 as the first search result data as it is.
Next, the arithmetic processing unit 8 extracts the first search result data from the register 10. Subsequently, the arithmetic processing unit compares the first search result data with the second data transferred from the input / output device 4, and stores the larger data in the register 10. Then, the above operation is repeated for all data specified by the transfer command 11b. Then, when the maximum value detection processing is performed on all the data specified by the transfer command 11b, the register 10 stores the maximum data among all the data.
【０１１５】そして、記憶領域制御部６ａは、命令列１
９の最大値検出命令１９ｂに後続する終了命令１９ｃへ
アクセスして取り出す。この終了命令１９ｃが解析部７
で解析されると、解析部７は、記憶領域制御部６ａ及び
演算処理部８に対して、それぞれ、複合命令による命令
された命令列１９のアクセス動作及び命令列１９に従っ
た演算処理動作を終了するように指示する。Then, the storage area control section 6a sets the instruction sequence 1
An access is made to an end instruction 19c subsequent to the maximum value detection instruction 19b of No. 9 and taken out. The end instruction 19c is sent to the analysis unit 7
When the analysis is performed, the analysis unit 7 gives the storage area control unit 6a and the operation processing unit 8 an access operation of the instruction sequence 19 instructed by the composite instruction and an operation processing operation according to the instruction sequence 19, respectively. Instruct to end.
【０１１６】本実施の形態においては、転送されたデー
タが負である場合には、転送された全てのデータの最小
値が検出できると共に、転送されたデータが正である場
合には、転送された全てのデータの最大値が検出でき
る。このため、転送されたデータの属性により、命令列
１９内で記憶領域制御部６ａがアクセスする内部命令を
変えることができる。この結果、演算処理部８が行う演
算処理を、転送されたデータ属性により、柔軟に対応し
て変えることができる。In the present embodiment, when the transferred data is negative, the minimum value of all the transferred data can be detected, and when the transferred data is positive, the transferred data can be detected. The maximum value of all data can be detected. Therefore, the internal instruction accessed by the storage area control unit 6a in the instruction sequence 19 can be changed according to the attribute of the transferred data. As a result, the arithmetic processing performed by the arithmetic processing unit 8 can be flexibly changed according to the transferred data attributes.
【０１１７】実施の形態６．実施の形態６である情報転
送装置を含むシステムにおいて、実施の形態１であるシ
ステムと異なる点は、記憶部５の命令列記憶領域５ａに
記憶されている命令列の構成と、記憶領域制御部及び演
算処理部の機能と、が異なる点にある。Embodiment 6 FIG. The system including the information transfer apparatus according to the sixth embodiment is different from the system according to the first embodiment in that the configuration of the instruction sequence stored in the instruction sequence storage area 5a of the storage unit 5 and the storage area control unit And the function of the arithmetic processing unit.
【０１１８】実施の形態６である記憶部５の命令列記憶
領域５ａには、複数の命令列が記憶されている。そし
て、１つの命令列内に、他の命令列を実行することを命
令する内部複合指令が含まれている。これらの他の命令
列は、入出力装置４から転送されたデータの属性により
異なり、データの属性と対応して設けられている。A plurality of instruction sequences are stored in the instruction sequence storage area 5a of the storage unit 5 according to the sixth embodiment. Then, an internal compound instruction for instructing execution of another instruction sequence is included in one instruction sequence. These other instruction sequences differ depending on the attributes of the data transferred from the input / output device 4, and are provided corresponding to the attributes of the data.
【０１１９】本実施の形態においては、転送されるデー
タの最初のデータには、文字コードを示すフラグが設け
られいる。そして、入出力装置４には、同一の文字コー
ドのデータが連続して格納されている。そして、本実施
の形態では、データの属性をデータの文字コードの種類
と考えるが、文字コード以外の属性についても適用が可
能である。In the present embodiment, the first data to be transferred is provided with a flag indicating a character code. The input / output device 4 stores data of the same character code continuously. In this embodiment, the attribute of the data is considered to be the type of the character code of the data. However, the present invention can be applied to attributes other than the character code.
【０１２０】（Ａ）命令列記憶領域内５ａ内の構成 図９は命令列記憶領域内５ａ内の構成を示す図である。
この命令列記憶領域５ａには、命令列２０が記憶されて
いる。この命令列２０は、データの文字コードがＪＩＳ
コード又はシフトＪＩＳコードである場合には、文字コ
ードをＥＵＣコードに変換し、比較オペランドデータに
一致するかについての検索を行うことを命令する。命令
列２０は、変換判別命令２０ａ、第１内部複合指令２０
ｃ、ジャンプ命令２０ｂ、第２内部複合指令２０ｄ、検
索命令２０ｅ及び終了命令２０ｆからなる。変換判別命
令２０ａは、入出力装置４から転送されたデータの文字
コードを判別し、この判別により第１内部複合指令２０
ｃ、第２内部複合指令２０ｄ又は検索命令２０ｅのいず
れかにアクセスすることを命令する。ジャンプ命令２０
ｂは、命令列記憶領域５ａにアクセスするアドレスを変
更させることを命令する。(A) Configuration in Instruction Sequence Storage Area 5a FIG. 9 is a diagram showing a configuration in the instruction sequence storage area 5a.
The instruction sequence 20 is stored in the instruction sequence storage area 5a. The instruction sequence 20 is such that the character code of the data is JIS.
If the code is a shift JIS code or a shift JIS code, the character code is converted to an EUC code, and a command is issued to search for a match with the comparison operand data. The instruction sequence 20 includes a conversion determination instruction 20a and a first internal composite instruction 20.
c, a jump command 20b, a second internal compound command 20d, a search command 20e, and an end command 20f. The conversion discrimination command 20a discriminates the character code of the data transferred from the input / output device 4, and determines the first internal compound command 20
c, instructs access to either the second internal compound instruction 20d or the search instruction 20e. Jump instruction 20
b instructs to change the address for accessing the instruction string storage area 5a.
【０１２１】また、この命令列記憶領域５ａには、上記
命令列２０以外の他の命令列として、第１文字コード変
換命令列２１及び第２文字コード変換命令列２２が記憶
されている。第１文字コード変換命令列２１は、データ
の文字コードについて、ＪＩＳコードからＥＵＣコード
に変換する変換処理を命令する。第２文字コード変換命
令列２２は、データの文字コードについて、シフトＪＩ
ＳコードからＥＵＣコードに変換する変換処理を命令す
る。これらの第１文字コード変換命令列（以下、第１命
令列という）２１及び第２文字コード変換命令列（以
下、第２命令列という）２２は、それぞれ、複数の内部
命令からなる。各内部命令は、文字コード変換処理の一
部を命令し、各命令列２１、２２の複数の内部命令が実
行されて、それぞれ、完全な第１文字コード変換処理及
び第２文字コード変換処理が行われる。これらの第１命
令列２１及び第２命令列２２は、それぞれ、第１内部複
合指令２０ｃ及び第２内部複合指令２０ｄにより実行を
命令される。The instruction string storage area 5a stores a first character code conversion instruction string 21 and a second character code conversion instruction string 22 as instruction strings other than the instruction string 20. The first character code conversion instruction sequence 21 instructs a conversion process for converting a character code of data from a JIS code to an EUC code. The second character code conversion instruction sequence 22 includes a shift JI for the character code of the data.
It instructs a conversion process for converting the S code to the EUC code. Each of the first character code conversion instruction sequence (hereinafter, referred to as a first instruction sequence) 21 and the second character code conversion instruction sequence (hereinafter, a second instruction sequence) 22 includes a plurality of internal instructions. Each internal instruction instructs a part of the character code conversion processing, and a plurality of internal instructions of each of the instruction strings 21 and 22 are executed, and the complete first character code conversion processing and the second character code conversion processing are respectively performed. Done. The execution of the first instruction sequence 21 and the second instruction sequence 22 is instructed by a first internal composite instruction 20c and a second internal composite instruction 20d, respectively.
【０１２２】図１０は、変換判別命令２０ａ及びジャン
プ命令２０ｂの型式を示す図である。変換判別命令２０
ａは、コマンドコード部と第１カウンタ部と第２カウン
タ部とを有する。コマンドコード部には、変換判別を命
令するコマンドが記述される。第１カウンタ部には、転
送されたデータの文字コードがシフトＪＩＳコードの場
合、記憶領域制御部６ａがアクセスするアドレスを第２
内部複合指令２０ｄのアドレスへ設定させるためのアド
レス変更値が示される。第１カウンタ部には、変更値３
がセットされる。第２カウンタ部には、転送されたデー
タの文字コードがＥＵＣコードの場合、検索命令のアド
レスへ設定させるためのアドレス変更値が示される。こ
の第２カウンタ部には、変更値４がセットされる。FIG. 10 is a diagram showing the types of the conversion discrimination command 20a and the jump command 20b. Conversion determination instruction 20
a has a command code section, a first counter section, and a second counter section. In the command code part, a command for instructing conversion determination is described. When the character code of the transferred data is the shift JIS code, the first counter unit stores the address accessed by the storage area control unit 6a in the second counter.
An address change value for setting to the address of the internal compound instruction 20d is shown. The first counter section has a change value of 3
Is set. When the character code of the transferred data is an EUC code, the second counter section indicates an address change value to be set to the address of the search instruction. The changed value 4 is set in the second counter section.
【０１２３】ジャンプ命令２０ｂは、コマンドコード部
と第３カウンタ部とからなる。コマンドコード部には、
アクセスするアドレスをジャンプする旨のコマンドが記
述される。第３カウンタ部には、ＪＩＳコードからＥＵ
Ｃコードに変換する処理を命令する第１内部複合指令２
０ｃを実行したあと、第２内部複合指令２０ｄの実行を
防止するためのアドレス変更値を指示する。第３カウン
タ部には、変更値２がセットされる。The jump instruction 20b has a command code section and a third counter section. In the command code part,
A command for jumping the address to be accessed is described. In the third counter section, the JIS code
First internal compound instruction 2 for instructing conversion to C code
After executing 0c, an address change value for preventing execution of the second internal compound instruction 20d is specified. The changed value 2 is set in the third counter section.
【０１２４】また、命令列記憶領域５ａには、アドレス
退避領域２３が含まれている。このアドレス退避領域２
３は、記憶領域制御部６ａがアクセスしたアドレスを退
避するための領域である。The instruction string storage area 5a includes an address save area 23. This address save area 2
Reference numeral 3 denotes an area for saving the address accessed by the storage area control unit 6a.
【０１２５】（Ｂ）記憶領域制御部６ａ及び演算処理部
８の機能 記憶領域制御部６ａは、解析された内部複合指令に基づ
いて、他の命令列２１，２２にアクセスする前にアクセ
スした命令列２０内のアドレスを所定領域（アドレス退
避領域２３）に退避する。そして、記憶領域制御部６ａ
は、上記アドレスをアドレス退避領域２３に退避したあ
と、他の命令列２１，２２にアクセスし、演算処理部８
により他の命令列２１，２２に従った演算処理が行われ
たあと、上記アドレスをアドレス退避領域２３から読み
出して、命令列２０にアクセスする。(B) Functions of the storage area control section 6a and the arithmetic processing section 8 The storage area control section 6a executes, based on the analyzed internal compound instruction, an instruction which has been accessed before accessing another instruction sequence 21 or 22. The addresses in the column 20 are saved in a predetermined area (address save area 23). Then, the storage area control unit 6a
Accesses the other instruction strings 21 and 22 after saving the address in the address saving area 23, and
After the arithmetic processing according to the other instruction sequences 21 and 22 is performed, the address is read from the address save area 23 and the instruction sequence 20 is accessed.
【０１２６】演算処理部８は、解析された内部複合指令
に基づいて、命令列２０に従った演算処理の途中で、他
の命令列２１，２２に従った演算処理を行う。そして、
演算処理部８は、他の命令列２１，２２に従った演算処
理を行ったあとは、引き続いて命令列２０に従った演算
処理を行う。The arithmetic processing unit 8 performs arithmetic processing according to the other instruction strings 21 and 22 in the course of arithmetic processing according to the instruction string 20 based on the analyzed internal compound instruction. And
After performing the arithmetic processing according to the other instruction sequences 21 and 22, the arithmetic processing unit 8 subsequently performs the arithmetic processing according to the instruction sequence 20.
【０１２７】この転送されたデータの属性（文字コー
ド）により情報転送装置３が異なる演算処理を行う動作
について以下に説明する。なお、この動作以外の情報転
送装置の動作については、実施の形態１である情報転送
装置の動作と同一であるので、その詳細な説明は省略す
る。The operation of the information transfer apparatus 3 performing different arithmetic processing depending on the attribute (character code) of the transferred data will be described below. The operation of the information transfer apparatus other than this operation is the same as the operation of the information transfer apparatus according to the first embodiment, and thus the detailed description thereof will be omitted.
【０１２８】（Ｃ）情報転送装置の動作 ＣＰＵ１が情報転送装置３に、入出力装置４から主記憶
装置２へデータ転送する際に、データの文字コードによ
り異なる演算処理を行う旨を示す命令を発行する。情報
転送装置３は、主記憶装置２から命令列２０の実行を命
令する複合命令を取り出す。複合命令は、転送部９を介
して解析部７へ転送される。解析部７は複合命令を解析
し、記憶領域制御部６ａに対して、複合命令により実行
を命令された命令列２０にアクセスするように指示す
る。記憶領域制御部６ａは、命令列２０の最初の内部命
令である変換判別命令２０ａへアクセスする。解析部７
が変換判別命令２０ａを解析すると、解析部７は、記憶
領域制御部６ａに対して、変換判別命令２０ａに基づい
て、転送された最初のデータの文字コードを識別するよ
うに指示する。そして、記憶領域制御部６ａは、文字コ
ード判別処理を施すべき対象のデータが入出力装置４か
ら転送されるまで待機している。(C) Operation of Information Transfer Device When the CPU 1 transfers data to the information transfer device 3 from the input / output device 4 to the main storage device 2, the CPU 1 issues a command indicating that a different arithmetic process is performed depending on the character code of the data. Issue. The information transfer device 3 extracts a compound instruction for instructing execution of the instruction sequence 20 from the main storage device 2. The composite instruction is transferred to the analysis unit 7 via the transfer unit 9. The analysis unit 7 analyzes the compound instruction, and instructs the storage area control unit 6a to access the instruction sequence 20 instructed to be executed by the compound instruction. The storage area control unit 6a accesses a conversion determination instruction 20a which is the first internal instruction of the instruction sequence 20. Analysis unit 7
Analyzes the conversion discrimination command 20a, the analysis unit 7 instructs the storage area control unit 6a to identify the character code of the first data transferred based on the conversion discrimination command 20a. Then, the storage area control unit 6a waits until data to be subjected to the character code determination processing is transferred from the input / output device 4.
【０１２９】次に、解析部７により解析された指令が転
送指令１１ｂでありコマンドコード部にＲＥＡＤという
コマンドが記述されている場合には、解析部７は、転送
部９に対して、入出力装置４から所定量のデータを取り
出すように指示する。そして、転送部９は、入出力装置
４から転送された最初のデータを記憶領域制御部６ａへ
転送する。Next, when the command analyzed by the analyzing unit 7 is the transfer command 11b and the command “READ” is described in the command code portion, the analyzing unit 7 An instruction is issued to retrieve a predetermined amount of data from the device 4. Then, the transfer unit 9 transfers the first data transferred from the input / output device 4 to the storage area control unit 6a.
【０１３０】続いて、記憶領域制御部６ａは、入出力装
置４から転送部９を介して転送されてきた最初のデータ
のフラグを識別して、上記変換判別命令２０ａに基づい
た文字コードの識別を行う。最初のデータの文字コード
によって、以下に示す（Ｄ），（Ｅ），（Ｆ）の動作が
行われる。Subsequently, the storage area control section 6a identifies the flag of the first data transferred from the input / output device 4 via the transfer section 9, and identifies the character code based on the conversion determination instruction 20a. I do. The following operations (D), (E), and (F) are performed according to the character code of the first data.
【０１３１】（Ｄ）最初のデータの文字コードがＪＩＳ
コードである場合の動作 入出力装置４から転送されたデータの文字コードがＪＩ
Ｓコードである場合、記憶領域制御部６ａは、命令列記
憶領域５ａ内において変換判別命令２０ａのアドレスに
後続するアドレスの内部命令にアクセスする。そして、
上記アドレスには、第１内部複合指令２０ｃが格納され
ており、記憶領域制御部６ａは、この第１内部複合指令
２０ｃにアクセスする。解析部７は第１内部複合指令２
０ｃを解析する。記憶領域制御部６ａは、第１内部複合
指令２０ｃが実行を命令する第１命令列２１の各内部命
令へのアクセスを開始する。この際、記憶領域制御部６
ａは、第１命令列２１の各内部命令のアドレスへアクセ
スする前に、命令列２０内の第１内部複合指令２０ｃの
アドレスをアドレス退避領域２３に退避する。(D) The character code of the first data is JIS
Operation when it is a code The character code of the data transferred from the input / output device 4 is JI
If it is an S code, the storage area control unit 6a accesses an internal instruction at an address subsequent to the address of the conversion determination instruction 20a in the instruction sequence storage area 5a. And
The address stores the first internal compound instruction 20c, and the storage area control unit 6a accesses the first internal compound instruction 20c. The analysis unit 7 performs the first internal compound instruction 2
Analyze 0c. The storage area control unit 6a starts accessing each internal instruction of the first instruction sequence 21 instructed by the first internal compound instruction 20c to execute. At this time, the storage area control unit 6
“a” saves the address of the first internal compound instruction 20 c in the instruction sequence 20 to the address save area 23 before accessing the address of each internal instruction in the first instruction sequence 21.
【０１３２】そして、記憶領域制御部６ａは、第１命令
列２１の初めの内部命令を取り出す。そして、解析部７
は、前記初めの内部命令を解析する。解析された前記初
めの内部命令に基づいて、演算処理部８は、転送された
データに対して第１文字コード変換処理の一部の変換処
理（以下、第１コード１部変換処理という）を行う。演
算処理部８は、第１コード１部変換処理した変換データ
を記憶領域制御部６ａを介してデータ記憶領域５ａに記
憶させる。Then, the storage area control section 6a extracts the first internal instruction of the first instruction sequence 21. And the analysis unit 7
Analyzes the first internal instruction. Based on the analyzed first internal instruction, the arithmetic processing unit 8 performs a partial conversion process of the first character code conversion process on the transferred data (hereinafter, referred to as a first code one copy conversion process). Do. The arithmetic processing unit 8 stores the converted data obtained by performing the first code one-part conversion processing in the data storage area 5a via the storage area control unit 6a.
【０１３３】この第１コード１部変換処理終了後、記憶
領域制御手段６ａは 第１命令列２１の次の内部命令に
アクセスする。そして、解析部７は、前記次の内部命令
を解析する。演算処理部８は、第１コード１部変換処理
が施された変換データに対して、解析された前記次の内
部命令に基づいて、第１コード２部変換処理を行う。After the conversion of the first set of one code, the storage area control means 6a accesses the next internal instruction of the first instruction sequence 21. Then, the analysis unit 7 analyzes the next internal instruction. The arithmetic processing unit 8 performs a first code two-part conversion process on the converted data subjected to the first code one-part conversion process based on the analyzed next internal instruction.
【０１３４】この第１コード２部変換処理は、第１文字
コード変換処理において、上記第１コード１部変換処理
の次に行われるものである。This first code two-part conversion processing is performed in the first character code conversion processing after the first code one-part conversion processing.
【０１３５】そして、上述の動作を繰り返し、第１命令
列２１の終了命令を記憶領域制御部６ａが取り出す。上
記終了命令が解析部７で解析された場合、解析部７は、
演算処理部８及び記憶領域制御部６ａに対して、第１命
令列２１に従った演算処理（ＪＩＳコードからＥＵＣコ
ードへの文字コード変換処理）が終了したことを知らせ
る。そして、記憶部５のデータ記憶領域５ｂには、ＥＵ
Ｃコードへ文字コード変換されたデータ（変換終了デー
タ）が記憶される。記憶領域制御部６ａは、アドレス退
避領域２３に退避していたアドレスを取り出して、命令
列２０の上記アドレスの第１内部複合指令２０ｃに後続
するジャンプ命令２０ｂにアクセスする。記憶領域制御
部６ａは、ジャンプ命令２０ｂの第３カウント部のアド
レス変更値に従って、アクセスするアドレスを変更し、
検索命令２０ｅを取り出す。この検索命令２０ｅは解析
部７へ転送されて解析される。そして、演算処理部８
は、解析された検索命令２０ｅに基づいて、検索処理を
行う。Then, the above operation is repeated, and the storage area controller 6a retrieves the end instruction of the first instruction sequence 21. When the end command is analyzed by the analysis unit 7, the analysis unit 7
It notifies the arithmetic processing unit 8 and the storage area control unit 6a that the arithmetic processing according to the first instruction sequence 21 (the processing of character code conversion from JIS code to EUC code) has been completed. The data storage area 5b of the storage unit 5 stores the EU
Data converted to a C code by character code (conversion end data) is stored. The storage area control unit 6a extracts the address saved in the address saving area 23, and accesses the jump instruction 20b subsequent to the first internal compound instruction 20c of the address in the instruction sequence 20. The storage area control unit 6a changes the address to be accessed according to the address change value of the third count unit of the jump instruction 20b,
The search instruction 20e is taken out. This search command 20e is transferred to the analysis unit 7 and analyzed. And the arithmetic processing unit 8
Performs a search process based on the analyzed search command 20e.
【０１３６】即ち、演算処理部８は、データ記憶領域５
ｂに記憶された変換終了データに対して、比較オペラン
ドデータと一致するか否かについて検索処理を行う。そ
して、演算処理部８は比較オペランドデータと一致した
変換終了データを演算転送制御部６ｂを介して記憶部５
のデータ記憶領域５ｂに記憶させる。そして、全ての変
換終了データに対して、検索処理を施したのち、記憶領
域制御部６ａは、命令列２０の終了を命令する終了命令
２０ｆを取り出して解析部７へ転送する。解析部７は、
記憶領域制御部６ａ及び演算処理部８に対して、それぞ
れ、命令列２０のアクセス動作及び命令列２０に従った
演算処理動作を終了するように指示する。そして、演算
処理部８は、命令列２０に従った演算処理を終了する。That is, the arithmetic processing section 8 stores the data storage area 5
A search process is performed on the conversion end data stored in b to determine whether it matches the comparison operand data. Then, the arithmetic processing unit 8 stores the conversion end data that matches the comparison operand data into the storage unit 5 via the arithmetic transfer control unit 6b.
Is stored in the data storage area 5b. Then, after performing a search process on all the conversion end data, the storage area control unit 6 a extracts the end instruction 20 f for instructing the end of the instruction sequence 20 and transfers it to the analysis unit 7. The analysis unit 7
It instructs the storage area control unit 6a and the arithmetic processing unit 8 to end the access operation of the instruction sequence 20 and the arithmetic processing operation according to the instruction sequence 20, respectively. Then, the arithmetic processing unit 8 ends the arithmetic processing according to the instruction sequence 20.
【０１３７】（Ｅ）最初のデータの文字コードがシフト
ＪＩＳコードである場合の動作 入出力装置４から転送されたデータの文字コードがシフ
トＪＩＳコードである場合、記憶領域制御部６ａは、命
令列記憶領域５ａ内において、変換判別命令２０ａの第
１カウンタ部が指示する変更値３だけアドレスを変更
し、第２内部複合指令２０ｄにアクセスする。解析部７
は第２内部複合指令２０ｄを解析する。記憶領域制御部
６ａは、第２内部複合指令２０ｄが実行を命令する第２
命令列２２の各内部命令へのアクセスを開始する。この
際、記憶領域制御部６ａは、第２命令列２２の各内部命
令のアドレスへアクセスする前に、命令列２０内の第２
内部複合指令２０ｄのアドレスをアドレス退避領域２３
に退避する。(E) Operation when the character code of the first data is a shift JIS code When the character code of the data transferred from the input / output device 4 is the shift JIS code, the storage area control unit 6 a In the storage area 5a, the address is changed by the change value 3 specified by the first counter of the conversion discrimination command 20a, and the second internal compound command 20d is accessed. Analysis unit 7
Analyzes the second internal compound instruction 20d. The storage area control unit 6a executes the second internal compound instruction 20d to execute the second
The access to each internal instruction in the instruction sequence 22 is started. At this time, before accessing the address of each internal instruction in the second instruction sequence 22, the storage area control unit 6a stores the second instruction in the instruction sequence 20.
The address of the internal compound instruction 20d is stored in the address save area 23.
Evacuate to
【０１３８】そして、記憶領域制御部６ａは、第２命令
列２２の初めの内部命令を取り出す。そして、解析部７
は、前記初めの内部命令を解析する。解析された前記初
めの内部命令に基づいて、演算処理部８は、転送された
データに対して第２文字コード変換処理の一部の変換処
理（以下、第２コード１部変換処理という）を行う。演
算処理部８は、第２コード１部変換処理した変換データ
を記憶領域制御部６ａを介してデータ記憶領域５ａに記
憶させる。Then, the storage area controller 6a extracts the first internal instruction of the second instruction sequence 22. And the analysis unit 7
Analyzes the first internal instruction. Based on the analyzed first internal instruction, the arithmetic processing unit 8 performs a part of the second character code conversion processing (hereinafter, referred to as a second code one-part conversion processing) on the transferred data. Do. The arithmetic processing unit 8 stores the converted data obtained by performing the first code one-part conversion processing in the data storage area 5a via the storage area control unit 6a.
【０１３９】この第２コード１部変換処理終了後、記憶
領域制御手段６ａは 第２命令列２２の次の内部命令に
アクセスする。そして、解析部７は、前記次の内部命令
を解析する。演算処理部８は、第２コード１部変換処理
が施された変換データに対して、解析された前記次の内
部命令に基づいて、第２コード２部変換処理を行う。After the completion of the second code one copy conversion process, the storage area control means 6a accesses the next internal instruction of the second instruction sequence 22. Then, the analysis unit 7 analyzes the next internal instruction. The arithmetic processing unit 8 performs a second code two-part conversion process on the converted data subjected to the second code one-part conversion process based on the analyzed next internal instruction.
【０１４０】この第２コード２部変換処理は、第２文字
コード変換処理において、上記第２コード１部変換処理
の次に行われるものである。This second code two-part conversion processing is performed in the second character code conversion processing after the second code one-part conversion processing.
【０１４１】そして、上述の動作を繰り返し、第２命令
列２２の終了命令を記憶領域制御部６ａが取り出す。上
記終了命令が解析部７で解析された場合、解析部７は、
演算処理部８及び記憶領域制御部６ａに対して、第２命
令列２２に従った演算処理（シフトＪＩＳコードからＥ
ＵＣコードへの文字コード変換処理）が終了したことを
知らせる。そして、記憶部５のデータ記憶領域５ｂに
は、ＥＵＣコードへ文字コード変換されたデータ（変換
終了データ）が記憶される。記憶領域制御部６ａは、ア
ドレス退避領域２３に退避していたアドレスを取り出し
て、このアドレスに後続するアドレスにアクセスする。
即ち、記憶領域制御部６ａは、検索命令２０ｅにアクセ
スする。Then, the above operation is repeated, and the storage area controller 6a retrieves the end instruction of the second instruction sequence 22. When the end command is analyzed by the analysis unit 7, the analysis unit 7
For the arithmetic processing unit 8 and the storage area control unit 6a, the arithmetic processing according to the second instruction sequence 22 (from the shift JIS code to the E
(The process of converting the character code into the UC code). In the data storage area 5b of the storage unit 5, data (conversion end data) obtained by converting the character code into the EUC code is stored. The storage area control unit 6a extracts the address saved in the address saving area 23 and accesses an address subsequent to this address.
That is, the storage area control unit 6a accesses the search command 20e.
【０１４２】そして、上述の（Ｄ）で示したように、Ｊ
ＩＳコードからＥＵＣコードへの文字コード変換処理さ
れた変換終了データに対して、検索処理を行った方法と
同様な方法で、演算処理部８は、解析された検索命令２
０ｅに基づいて、検索処理を行う。そして、全ての変換
終了データに対して、検索処理を施したのち、記憶領域
制御部６ａは、命令列２０の終了を命令する終了命令２
０ｆを取り出して解析部７へ転送する。解析部７は、記
憶領域制御部６ａ及び演算処理部８に対して、それぞ
れ、命令列２０のアクセス動作及び命令列２０に従った
演算処理動作を終了するように指示する。そして、演算
処理部８は、命令列２０に従った演算処理を終了する。Then, as shown in the above (D), J
In a manner similar to the manner in which the search processing is performed on the conversion end data that has been subjected to the character code conversion processing from the IS code to the EUC code, the arithmetic processing unit 8 outputs the analyzed search instruction 2
A search process is performed based on 0e. Then, after performing a search process on all the conversion end data, the storage area control unit 6a issues an end instruction 2 instructing the end of the instruction sequence 20.
0f is extracted and transferred to the analysis unit 7. The analysis unit 7 instructs the storage area control unit 6a and the arithmetic processing unit 8 to end the access operation of the instruction sequence 20 and the operation processing according to the instruction sequence 20, respectively. Then, the arithmetic processing unit 8 ends the arithmetic processing according to the instruction sequence 20.
【０１４３】（Ｆ）最初のデータの文字コードがＥＵＣ
コードである場合の動作 入出力装置４から転送されたデータの文字コードがＥＵ
Ｃコードである場合、転送されてくるデータに対して、
文字コード変換処理を行わない。そして、入出力装置４
から転送されたデータは、演算転送制御部６ｂを介し
て、データ記憶領域５ｂに記憶される。記憶領域制御部
６ａは、命令列記憶領域５ａ内において、変換判別命令
２０ａの第２カウンタ部が指示する変更値４だけアドレ
スを変更し、検索命令２０ｅにアクセスする。(F) The character code of the first data is EUC
Operation when the code is a code The character code of the data transferred from the input / output device 4 is EU
If the data is C code,
Does not perform character code conversion processing. And the input / output device 4
Is transferred to the data storage area 5b via the arithmetic transfer control unit 6b. The storage area control unit 6a changes the address in the instruction string storage area 5a by the change value 4 indicated by the second counter unit of the conversion discrimination instruction 20a, and accesses the search instruction 20e.
【０１４４】そして、上述の（Ｄ）で示したように、Ｊ
ＩＳコードからＥＵＣコードへの文字コード変換処理さ
れた変換終了データに対して検索処理を行った方法と同
様な方法で、演算処理部８は、解析された検索命令２０
ｅに基づいて、検索処理を行う。そして、演算処理部
は、データ記憶領域に記憶されているデータに対して、
検索処理を施す。そして、検索処理された検索結果デー
タは、演算転送制御部６ｂを介して、再度データ記憶領
域５ｂに記憶される。Then, as shown in the above (D), J
In the same manner as the method in which the search processing is performed on the conversion end data that has been subjected to the character code conversion processing from the IS code to the EUC code, the arithmetic processing unit 8 outputs the analyzed search instruction 20.
A search process is performed based on e. Then, the arithmetic processing unit performs, on the data stored in the data storage area,
Perform search processing. Then, the search result data subjected to the search processing is stored again in the data storage area 5b via the arithmetic transfer control unit 6b.
【０１４５】そして、記憶領域制御部６ａは、命令列２
０の終了を命令する終了命令２０ｆを取り出して解析部
７へ転送する。解析部７は、記憶領域制御部６ａ及び演
算処理部８に対して、それぞれ、命令列２０のアクセス
動作及び命令列２０に従った演算処理動作を終了するよ
うに指示する。そして、演算処理部８は、命令列２０に
従った演算処理を終了する。Then, the storage area control unit 6a sets the instruction sequence 2
The end instruction 20f for instructing the end of 0 is taken out and transferred to the analysis unit 7. The analysis unit 7 instructs the storage area control unit 6a and the arithmetic processing unit 8 to end the access operation of the instruction sequence 20 and the operation processing according to the instruction sequence 20, respectively. Then, the arithmetic processing unit 8 ends the arithmetic processing according to the instruction sequence 20.
【０１４６】本実施の形態においては、入出力装置４か
ら読み出されたデータの文字コードを例えばＥＵＣコー
ドに統一して変換することができる。このため、読み出
されたデータの文字コードがシフトＪＩＳコードやＪＩ
Ｓコードでも、演算処理部８は、ＥＵＣコードで検索処
理を行うことができる。In the present embodiment, the character code of the data read from the input / output device 4 can be converted into, for example, an EUC code. For this reason, the character code of the read data is shifted JIS code or JI
Even with the S code, the arithmetic processing unit 8 can perform the search processing with the EUC code.
【０１４７】また、命令列２０の内に、他の命令列２
１，２２の実行を命令する内部複合指令２０ｃ，２０ｄ
が含まれている。そして、演算処理部８が命令列２０に
従って演算処理を行っている途中で、解析部７が内部複
合指令２０ｃ，２０ｄを解析した場合、演算処理部８は
命令列２０に従った演算処理の途中で、他の命令列２
１，２２に従った演算処理を行う。このため、複数の命
令列を実行させたいとき、複数の複合指令を転送プログ
ラム１１に用意する必要がなく、１つの複合命令を転送
プログラム内に用意するだけで、複数の命令列に従った
演算処理を行える。そして、一層、ＣＰＵ１の負荷を軽
減し、主記憶装置２の使用量を低減できる。In the instruction sequence 20, another instruction sequence 2
Internal compound instructions 20c and 20d for instructing execution of steps 1 and 22
It is included. If the analysis unit 7 analyzes the internal compound instructions 20 c and 20 d while the arithmetic processing unit 8 is performing arithmetic processing in accordance with the instruction sequence 20, the arithmetic processing unit 8 performs processing during the arithmetic processing in accordance with the instruction sequence 20. And another instruction sequence 2
The arithmetic processing according to 1 and 22 is performed. Therefore, when it is desired to execute a plurality of instruction sequences, it is not necessary to prepare a plurality of compound instructions in the transfer program 11, and only by preparing one compound instruction in the transfer program, the operation according to the plurality of instruction sequences is performed. Processing can be performed. Further, the load on the CPU 1 can be further reduced, and the usage amount of the main storage device 2 can be further reduced.
【０１４８】さらに、命令列２０に従った演算処理の途
中で、他の命令列２１，２２に従った演算処理を行える
と共に、他の命令列２１、２２に従った演算処理が終了
した場合命令列２０に従った演算処理を引き続いて行え
る。Further, during the arithmetic processing according to the instruction sequence 20, the arithmetic processing according to the other instruction sequences 21 and 22 can be performed, and when the arithmetic processing according to the other instruction sequences 21 and 22 is completed, the instruction The arithmetic processing according to the column 20 can be subsequently performed.
【０１４９】また、内部複合指令により実行を命令され
た他の命令列２１，２２は、それぞれ、転送されてくる
データの属性（ＪＩＳコード、シフトＪＩＳコード）と
対応して設けられている。このため、演算処理部８が行
う複雑な演算処理を、データの属性により柔軟に対応し
て変更することができる。The other instruction strings 21 and 22 instructed to be executed by the internal compound instruction are provided corresponding to the attributes (JIS code and shift JIS code) of the data to be transferred. For this reason, complicated arithmetic processing performed by the arithmetic processing unit 8 can be flexibly changed according to data attributes.
【０１５０】[0150]
【発明の効果】以上説明したように、請求項１に記載の
発明によれば、解析手段が複合指令を解析した場合、記
憶領域制御手段は、複合指令により実行を命令された命
令列の各内部命令にアクセスする。そして、解析された
各内部命令に基づいて、演算処理手段は、転送されたデ
ータに対して演算処理を行う。そして、上述のアクセス
動作及び演算処理動作を繰り返し、命令列の全ての内部
命令に基づく演算処理を行った場合、その結果データを
転送手段が装置Ｂへ転送する。As described above, according to the first aspect of the present invention, when the analyzing means analyzes a compound instruction, the storage area control means controls each of the instruction sequences instructed to be executed by the compound instruction. Access internal instructions. Then, based on the analyzed internal instructions, the arithmetic processing means performs arithmetic processing on the transferred data. When the above-described access operation and operation processing operation are repeated, and operation processing based on all internal instructions in the instruction sequence is performed, the transfer unit transfers the result data to the device B.
【０１５１】このため、装置Ａと装置Ｂとの間における
１度のデータ転送の際に、複数の演算処理を行うことが
できる。また、演算処理手段は、各内部命令に基づい
て、各演算処理を行うだけでよいので、ハードウェアを
追加しないで済む。Therefore, a plurality of arithmetic processes can be performed during one data transfer between the device A and the device B. Further, since the arithmetic processing means only needs to perform each arithmetic processing based on each internal instruction, it is not necessary to add hardware.
【０１５２】請求項２に記載の発明によれば、転送演算
制御手段により、演算処理を施した結果データを記憶手
段に記憶させると共に、結果データを記憶手段から取り
出して前記演算処理手段に転送することができる。この
ため、演算転送制御手段は、結果データを、複数回演算
処理手段と記憶手段との間で転送させて、演算処理及び
記憶を順次行わせることができる。このため、大量のデ
ータについて複数の演算処理を行うことができる。According to the second aspect of the present invention, the transfer operation control means causes the result data subjected to the operation processing to be stored in the storage means, and the result data is taken out from the storage means and transferred to the operation processing means. be able to. For this reason, the arithmetic transfer control means can transfer the result data between the arithmetic processing means and the storage means a plurality of times to sequentially perform the arithmetic processing and the storage. Therefore, a plurality of arithmetic processes can be performed on a large amount of data.
【０１５３】請求項３に記載の発明によれば、転送プロ
グラムの各指令は、複合フラグ部を有するので、解析手
段は、各指令の解析の際、各指令が複合指令か否かを複
合フラグ部により判別することができる。このため、解
析手段は、解析された各指令が複合指令であるか否かを
容易に判別できる。According to the third aspect of the present invention, since each command of the transfer program has the compound flag section, the analyzing means determines whether each command is a compound command when analyzing each command. It can be determined by the unit. For this reason, the analysis means can easily determine whether each analyzed command is a compound command.
【０１５４】請求項４に記載の発明によれば、情報転送
装置の外部の装置から、命令列を読み込むことができる
ので、記憶手段に記憶される命令列の追加や修正を容易
に行うことができる。According to the fourth aspect of the present invention, since the instruction sequence can be read from a device external to the information transfer device, it is possible to easily add or modify the instruction sequence stored in the storage means. it can.
【０１５５】請求項５に記載の発明によれば、装置Ａ又
は装置Ｂから命令列を読み込むことができるので、命令
列を格納させるための専用の装置を設ける必要がない。According to the fifth aspect of the present invention, since the instruction sequence can be read from the device A or the device B, there is no need to provide a dedicated device for storing the instruction sequence.
【０１５６】請求項６に記載の発明によれば、転送され
たデータの属性により、命令列内でアクセスする内部命
令を変えることができる。このため、演算処理手段が行
う演算処理を、転送されたデータ属性により、変えるこ
とができる。According to the sixth aspect of the present invention, the internal instruction to be accessed in the instruction sequence can be changed according to the attribute of the transferred data. Therefore, the arithmetic processing performed by the arithmetic processing means can be changed according to the transferred data attribute.
【０１５７】請求項７に記載の発明によれば、命令列の
内に、他の命令列の実行を命令する内部複合指令が含ま
れている。そして、演算処理手段が命令列に従って演算
処理を行っている途中で他の命令に従った演算処理を行
う。このため、複数の命令列を実行させたいとき、複数
の複合命令を転送プログラムに用意する必要がなく、１
つの複合命令を転送プログラム内に用意するだけで、複
数の命令列に従った演算処理を行える。According to the seventh aspect of the present invention, the instruction sequence includes an internal compound instruction for instructing execution of another instruction sequence. The arithmetic processing means performs arithmetic processing according to another instruction while performing arithmetic processing according to the instruction sequence. For this reason, when it is desired to execute a plurality of instruction strings, it is not necessary to prepare a plurality of compound instructions in the transfer program.
By preparing only one compound instruction in the transfer program, it is possible to perform arithmetic processing in accordance with a plurality of instruction sequences.
【０１５８】請求項８に記載の発明によれば、命令列に
従った演算処理の途中で、他の命令列に従った演算処理
を行えると共に、他の命令列に従った演算処理が終了し
た場合前記命令列に従った演算処理を引き続いて行え
る。このため、請求項７に示す効果に加えて、一層複雑
な演算処理を行うことができる。According to the eighth aspect of the present invention, the arithmetic processing according to another instruction sequence can be performed during the arithmetic processing according to the instruction sequence, and the arithmetic processing according to the other instruction sequence is completed. In this case, arithmetic processing according to the instruction sequence can be performed subsequently. For this reason, in addition to the effect shown in claim 7, more complicated arithmetic processing can be performed.
【０１５９】請求項９に記載の発明によれば、内部複合
指令により実行を命令された他の命令列を、転送されて
くるデータの属性によって変えることができる。このた
め、演算処理手段が行う複雑な演算処理をデータの属性
により変更することができる。According to the ninth aspect of the present invention, another instruction sequence instructed to be executed by the internal compound instruction can be changed according to the attribute of the transferred data. For this reason, complicated arithmetic processing performed by the arithmetic processing means can be changed according to the attribute of the data.
【図１】 本発明の実施の形態１である演算処理機能付
き情報転送装置を含むシステムを示すブロック図であ
る。FIG. 1 is a block diagram illustrating a system including an information transfer device with an arithmetic processing function according to a first embodiment of the present invention;
【図２】 本発明の実施の形態１である転送プログラム
の構成を示す模式図である。FIG. 2 is a schematic diagram showing a configuration of a transfer program according to the first embodiment of the present invention.
【図３】 本発明の実施の形態１である各指令の型式を
示す模式図である。FIG. 3 is a schematic diagram showing a model of each command according to the first embodiment of the present invention.
【図４】 本発明の実施の形態１である命令列記憶領域
内の構成を示す模式図である。FIG. 4 is a schematic diagram showing a configuration in an instruction sequence storage area according to the first embodiment of the present invention;
【図５】 本発明の実施の形態２である命令列記憶領域
内の構成を示す模式図である。FIG. 5 is a schematic diagram illustrating a configuration in an instruction sequence storage area according to the second embodiment of the present invention;
【図６】 本発明の実施の形態３である各指令の型式を
示す模式図である。FIG. 6 is a schematic diagram showing a model of each command according to the third embodiment of the present invention.
【図７】 本発明の実施の形態５である命令列記憶領域
内の構成を示す模式図である。FIG. 7 is a schematic diagram showing a configuration in an instruction sequence storage area according to a fifth embodiment of the present invention;
【図８】 本発明の実施の形態５である判別命令の型式
を示す模式図である。FIG. 8 is a schematic diagram showing a model of a discrimination command according to the fifth embodiment of the present invention.
【図９】 本発明の実施の形態６である命令列記憶領域
内の構成を示す模式図である。FIG. 9 is a schematic diagram illustrating a configuration in an instruction sequence storage area according to a sixth embodiment of the present invention;
【図１０】 本発明の実施の形態６である変換判別命令
及びジャンプ命令の型式を示す模式図である。FIG. 10 is a schematic diagram showing types of a conversion determination instruction and a jump instruction according to the sixth embodiment of the present invention.
【図１１】 従来の演算処理機能付き情報転送装置を含
むシステムを示すブロック図である。FIG. 11 is a block diagram showing a system including a conventional information transfer device with an arithmetic processing function.
【図１２】 従来の転送プログラムの構成を示す模式図
である。FIG. 12 is a schematic diagram showing a configuration of a conventional transfer program.
【図１３】 従来の各指令の型式を示す模式図である。FIG. 13 is a schematic diagram showing the type of each conventional command.
１ ＣＰＵ、２，３２ 主記憶装置、３，３３ 演算機
能付き情報転送装置、４，３４ 入出力装置、５ 記憶
部、５ａ 命令列記憶領域、５ｂ データ記憶領域、６
制御部、６ａ 記憶領域制御部、６ｂ 演算転送制御
部、７，３５解析部、８，３６ 演算処理部、９，３７
転送部、１０，３８ レジスタ、１１，３９ 転送プ
ログラム、１１ａ，１６ 複合指令、１１ｂ，１７，４
１ 転送指令、１１ｃ，１８，４２ 機能終了指令、１
２，１５，１９，２０，２１，２２ 命令列、１２ａ，
１２ｂ，１２ｃ，１５ａ，１５ｂ，１５ｃ，１９ａ，１
９ｂ，１９ｃ，１９ｄ，１９ｅ，２０ａ，２０ｂ，２０
ｅ，２０ｆ 内部命令、１６ａ，１６ｂ，１６ｃ 複合
フラグ部、２０ｃ，２０ｄ 内部複合指令、２３アドレ
ス退避領域、４０ 機能開始指令。1 CPU, 2,32 main storage device, 3,33 information transfer device with arithmetic function, 4,34 input / output device, 5 storage unit, 5a instruction sequence storage area, 5b data storage area, 6
Control unit, 6a storage area control unit, 6b operation transfer control unit, 7, 35 analysis unit, 8, 36 operation processing unit, 9, 37
Transfer unit, 10, 38 register, 11, 39 transfer program, 11a, 16 compound command, 11b, 17, 4
1 Transfer command, 11c, 18, 42 Function end command, 1
2,15,19,20,21,22 instruction sequence, 12a,
12b, 12c, 15a, 15b, 15c, 19a, 1
9b, 19c, 19d, 19e, 20a, 20b, 20
e, 20f Internal instruction, 16a, 16b, 16c Composite flag section, 20c, 20d Internal composite instruction, 23 address save area, 40 function start instruction.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 舩倉 英俊 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Hidetoshi Funakura 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Mitsubishi Electric Corporation
Claims (9)
り出して解析を行い、解析された指令が、装置Ａから装
置Ｂへ転送中のデータに対して演算処理を行う指令であ
る場合、前記指令に基づいて、前記データに対して演算
処理を施してから転送を行う演算機能付き情報転送装置
において、 複数の演算処理を命令する内部命令が実行される順序に
従って並べられた命令列を記憶する記憶手段と、 この記憶手段に記憶された命令列の各内部命令へのアク
セスを制御する記憶領域制御手段と、 転送プログラムの各指令又は各内部命令を解析する解析
手段と、 転送プログラムの各指令又は各内部命令に基づいて、演
算処理を行う演算処理手段と、 装置Ａから転送されたデータ、又は装置Ａから転送され
たデータに対して演算処理が施された結果データ、を装
置Ｂへ転送する転送手段と、を有し、 前記転送プログラムには、前記記憶手段に格納された命
令列を実行することを命令する複合指令が含まれてお
り、 前記解析手段で解析された転送プログラムの指令が前記
複合指令である場合、前記演算処理手段が、前記記憶手
段に記憶された命令列に従って、装置Ａから転送された
データに対して演算処理を施したのち、前記転送手段が
演算処理を施した結果データを装置Ｂへ転送することを
特徴とする演算機能付き情報転送装置。1. A transfer program comprising a series of instructions is taken out and analyzed, and when the analyzed instruction is an instruction for performing arithmetic processing on data being transferred from the apparatus A to the apparatus B, An information transfer device with an arithmetic function for performing an arithmetic process on the data and then transferring the data based on the data. Storage area control means for controlling access to each internal instruction of the instruction sequence stored in the storage means; analysis means for analyzing each instruction of the transfer program or each internal instruction; and each instruction or each instruction of the transfer program. An arithmetic processing means for performing arithmetic processing based on the internal instruction; and a data transferred from the apparatus A or a result data obtained by performing an arithmetic processing on the data transferred from the apparatus A. And a transfer unit for transferring the data to the device B. The transfer program includes a composite command for instructing execution of the instruction sequence stored in the storage unit. When the analyzed instruction of the transfer program is the composite instruction, the arithmetic processing unit performs arithmetic processing on the data transferred from the device A according to the instruction sequence stored in the storage unit, and then performs the arithmetic processing. An information transfer device with an arithmetic function, wherein the transfer unit transfers the result data subjected to the arithmetic processing to the device B.
ない領域に演算処理を施した結果データを格納させると
共に、前記領域から結果データを取り出して前記演算処
理手段に転送する演算転送制御手段を有することを特徴
とする請求項１に記載の演算機能付き情報転送装置。2. An arithmetic transfer control means for storing result data obtained by performing arithmetic processing in an area of the storage means in which no instruction sequence is stored, extracting result data from the area, and transferring the result data to the arithmetic processing means. The information transfer device with an arithmetic function according to claim 1, further comprising:
令が複合指令であるか否かを示す複合フラグ部を有し、 前記解析手段は、各指令を解析して前記複合フラグ部か
ら各指令が複合指令であるか否かを判別することを特徴
とする請求項１又は２に記載の演算機能付き情報転送装
置。3. Each command of the transfer program has a compound flag section indicating whether each command is a compound command, and the analyzing means analyzes each command and outputs each compound command from the compound flag section. 3. The information transfer device with an arithmetic function according to claim 1, wherein it is determined whether or not the command is a compound command.
る命令列を外部の装置から読み込むことを特徴とする請
求項１、２又は３に記載の演算機能付き情報転送装置。4. The information transfer device with an arithmetic function according to claim 1, wherein the transfer unit reads an instruction sequence stored in the storage unit from an external device.
装置Ｂであることを特徴とする請求項４に記載の演算機
能付き情報転送装置。5. The information transfer device with an arithmetic function according to claim 4, wherein the external device is the device A or the device B.
ータの属性により前記命令列内の異なる内部命令にアク
セスし、 前記解析手段は、転送されたデータの属性により異なる
内部命令を解析し、 前記演算処理手段は、転送されたデータの属性により異
なる演算処理を行うことを特徴とする請求項１に記載の
演算機能付き情報転送装置。6. The storage area control means accesses different internal instructions in the instruction sequence according to the attribute of the transferred data, and the analysis means analyzes different internal instructions according to the attribute of the transferred data. 2. The information transfer device with an arithmetic function according to claim 1, wherein the arithmetic processing means performs an arithmetic operation that differs depending on an attribute of the transferred data.
には、他の命令列を実行することを命令する内部複合指
令が含まれており、 前記解析手段が前記内部複合指令を解析した場合、前記
演算処理手段は、前記命令列に従った演算処理の途中
で、前記他の命令列に従った演算処理を行うことを特徴
とする請求項１に記載の演算機能付き情報転送装置。7. The instruction sequence stored in the storage unit includes an internal compound instruction for instructing execution of another instruction sequence, and the analyzing unit analyzes the internal compound instruction. 2. The information transfer device with an arithmetic function according to claim 1, wherein, in the case, the arithmetic processing unit performs an arithmetic process according to the other instruction sequence during the arithmetic process according to the instruction sequence.
した場合、前記記憶領域制御手段は、前記他の命令列に
アクセスする前にアクセスした前記命令列内のアドレス
を所定領域に退避し、前記他の命令列にアクセスして前
記演算処理手段により前記他の命令列に従った演算処理
が行われたあと、前記アドレスを前記所定領域から読み
出して、前記命令列へアクセスし、 前記演算処理手段は、前記命令列に従った演算処理を引
き続いて行うことを特徴とする請求項７に記載の演算機
能付き情報転送装置。8. When the analyzing means analyzes the internal compound instruction, the storage area control means saves an address in the instruction sequence accessed before accessing the other instruction sequence to a predetermined area, After accessing the other instruction sequence and performing arithmetic processing in accordance with the another instruction sequence by the arithmetic processing means, reading the address from the predetermined area and accessing the instruction sequence, 8. The information transfer device with an arithmetic function according to claim 7, wherein the means successively performs an arithmetic process according to the instruction sequence.
命令列は、転送されたデータの属性により異なることを
特徴とする請求項７又は８に記載の演算機能付き情報転
送装置。9. The information transfer device with an arithmetic function according to claim 7, wherein another instruction sequence instructed by said internal compound instruction to execute is different depending on an attribute of the transferred data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9283294A JPH11120119A (en) | 1997-10-16 | 1997-10-16 | Information transfer device having arithmetic function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9283294A JPH11120119A (en) | 1997-10-16 | 1997-10-16 | Information transfer device having arithmetic function |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11120119A true JPH11120119A (en) | 1999-04-30 |
Family
ID=17663594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9283294A Pending JPH11120119A (en) | 1997-10-16 | 1997-10-16 | Information transfer device having arithmetic function |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11120119A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005352592A (en) * | 2004-06-08 | 2005-12-22 | Canon Inc | Data transfer controller and its control method, data processor, and program |
-
1997
- 1997-10-16 JP JP9283294A patent/JPH11120119A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005352592A (en) * | 2004-06-08 | 2005-12-22 | Canon Inc | Data transfer controller and its control method, data processor, and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7146643B2 (en) | Intrusion detection accelerator | |
| US20070061884A1 (en) | Intrusion detection accelerator | |
| JP2685245B2 (en) | Programmable controller | |
| JPH11120119A (en) | Information transfer device having arithmetic function | |
| JPH07306785A (en) | Processor with branch instruction executing function and branch instruction control method | |
| JP2508021B2 (en) | Data processing device | |
| JPH0193825A (en) | Prefetch queue control system | |
| JPH11126181A (en) | Information transfer device with arithmetic function | |
| JPS5829051A (en) | Operation processing device | |
| JPH06324861A (en) | System and method for controlling cpu | |
| KR100300875B1 (en) | How to deal with cache misses | |
| JP2583614B2 (en) | Vector arithmetic unit | |
| JPS6022768B2 (en) | Data processing method | |
| JPS59144955A (en) | Information processor | |
| JP2806690B2 (en) | Microprocessor | |
| JPH0578052B2 (en) | ||
| JPH0248733A (en) | Information processor | |
| JPH1165622A (en) | Programmable controller | |
| JPS6148737B2 (en) | ||
| JPH0279122A (en) | Floating point arithmetic mechanism | |
| JP3130421B2 (en) | Program analysis method and apparatus | |
| JPS61278935A (en) | Processing code modifying system | |
| JPS6232507B2 (en) | ||
| JPH03100826A (en) | Information processor | |
| JPS60247752A (en) | Breakpoint setting system of symbolic debugger |