JPH11119990A - Chip for game machine control capable of multitask - Google Patents
Chip for game machine control capable of multitaskInfo
- Publication number
- JPH11119990A JPH11119990A JP8235638A JP23563896A JPH11119990A JP H11119990 A JPH11119990 A JP H11119990A JP 8235638 A JP8235638 A JP 8235638A JP 23563896 A JP23563896 A JP 23563896A JP H11119990 A JPH11119990 A JP H11119990A
- Authority
- JP
- Japan
- Prior art keywords
- task
- program
- memory
- gaming machine
- management
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
- Pinball Game Machines (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、パチンコ遊技機、
回胴式遊技機の各機器を制御するための遊技機制御用チ
ップの改良に関するものである。TECHNICAL FIELD The present invention relates to a pachinko game machine,
The present invention relates to an improvement in a gaming machine control chip for controlling each device of a spinning-type gaming machine.
【0002】[0002]
【従来技術】マイクロプロセッサーを有する遊技機に
は、第一種始動口の入賞を検出するためのプログラム、
普通電動役物始動口入賞検出プログラム、大当たり・小
当たり等の抽選プログラム、液晶表示部を作動するため
のディスプレイプログラム、該ディスプレイプログラム
に対応して効果音を発生するための効果音プログラム、
ランプ表示器を制御するランプ表示プログラム等の様々
なプログラムがリードオンリーメモリー(ROM)に格
納されており、これを8ビットの中央処理装置(CP
U)が当該ROMに格納された制御プログラムを読み込
んで、遊技機を制御する仕組みとなっている。一方遊技
機は、賭博性があってはならない為に、遊技機開発メー
カーにて作成された遊技機については、これが風俗営業
等の規制及び業務の適正化等に関する法律の規定に基づ
き遊技機の認定及び型式検定等に関する規則に合致して
いるか否について第三者試験機関の公的試験を受け、こ
れに合格した遊技機のみが遊技場に出荷することが認め
られるシステムとなっている。2. Description of the Related Art A gaming machine having a microprocessor includes a program for detecting a winning of a first-class starting port,
Ordinary electric accessory starting opening winning detection program, lottery program such as jackpot, small hit, display program for operating the liquid crystal display unit, sound effect program for generating a sound effect corresponding to the display program,
Various programs such as a lamp display program for controlling the lamp display are stored in a read-only memory (ROM), which is stored in an 8-bit central processing unit (CP).
U) reads the control program stored in the ROM and controls the gaming machine. On the other hand, gaming machines must not have gambling properties, so for gaming machines created by gaming machine development manufacturers, this is based on the regulations of customs business, etc. The system is designed so that only gaming machines that have passed a public test by a third-party testing institution to determine whether or not they conform to the rules for certification and type approval, etc., and that have passed this test are allowed to be shipped to the amusement arcade.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、これま
で使用されているCPUに対応したプログラムは、前述
したような各制御プログラムが一連のプログラムとして
機械語等で記載されていること及びノイズ等の影響によ
りプログラムが暴走しないように例えば2msec.単位で
リセット信号をかけて暴走を防止する仕組みとなってい
るために、リセット信号入力後のプログラムの制御のた
めの各処理単位に処理の実行順序変数を設け、その変数
に従って処理を行っている。この順序変数の与え方がプ
ログラマーによりまちまちである為に第三者検査機関が
当該順序変数を有するプログラムを解読するにはあまり
にも複雑で理解することが困難であると共に試験機関に
おける検査の遅延の原因となっていた。そこで本発明
は、かかる従来技術の欠点に鑑みなされたもので、プロ
グラムの解析が容易である共にプログラムすることも簡
単となるようなシステムを提供することを目的とする。
かつ容易にプログラム内容の検査が行え、又チップ及び
遊技機の内容が正規のものか否かを通信タスクを介して
外部へ知らせることが可能な装置を提供する。However, the programs corresponding to the CPUs which have been used up to now have the above-mentioned control programs described as a series of programs in a machine language or the like, and the influence of noise or the like. In order to prevent runaway of the program, a reset signal is applied in units of 2 msec. To prevent runaway, for example. And performs processing according to the variables. Since the way in which the ordinal variables are given varies depending on the programmer, it is too complicated and difficult for a third-party inspection organization to decipher a program having the ordinal variables, and delays in inspections at the inspection institution are caused. Was causing it. SUMMARY OF THE INVENTION The present invention has been made in consideration of the above-described drawbacks of the related art, and has as its object to provide a system that can easily analyze a program and can easily perform programming.
In addition, the present invention provides an apparatus which can easily check the contents of a program and can notify the outside via a communication task whether or not the contents of a chip and a gaming machine are legitimate.
【0004】[0004]
【課題を解決するための手段】すなわち、本発明は遊技
機制御用チップに組み込まれるCPUをタイム・スライ
ス可能なもの(例えば32ビット)で構成し、ROMの
メモリー領域を必要な各制御タスク(遊技機の各機器の
制御単位のプログラム及びデータ)単位と、各タスクの
出力情報を外部へ通信する機能と遊技機制御用チップ及
び遊技機が正規のものか否かを検査してその結果を通信
する機能とを有する外部通信タスク及び遊技機のプログ
ラムの内容を検査する検査タスクとに割当て、各割当て
られた領域のタスクが他の領域のタスクに対して干渉し
ないように制御したものからなり、各タスクを1処理単
位分だけ実行処理した後、次のタスクへ移行して1処理
単位分だけ実行するというように順次各タスクを実行処
理させながらCPUが遊技機を制御するように構成した
マルチタスクが可能な遊技機制御用チップである。請求
項2の発明は、前記ROMに格納されるプログラムが高
水準言語にて記載できるように構成したことを特徴とす
るものである。高水準言語としては、例えばC言語等を
用い、遊技機独自の関数を用意し、より判り易いプログ
ラムをサポートすることが考えられる。That is, according to the present invention, a CPU incorporated in a gaming machine control chip is constituted by a CPU capable of time slicing (for example, 32 bits), and a ROM memory area is used for each necessary control task (game game). The function of communicating the output information of each task and the program and data) of the control unit of each device of the machine, the function of communicating the output information of each task to the outside, and checking whether the gaming machine control chip and the gaming machine are genuine and communicating the result Each task is assigned to an external communication task having a function and an inspection task for inspecting the contents of the program of the gaming machine, and is controlled so that a task in each assigned area does not interfere with a task in another area. After executing the task for one processing unit, the CP is executed while sequentially executing each task so that the next task is executed and executed for one processing unit. There is a game machine control chip capable multitasking configured to control the gaming machine. The invention according to claim 2 is characterized in that the program stored in the ROM is written in a high-level language. As the high-level language, for example, it is conceivable to use a C language or the like, prepare a function unique to the gaming machine, and support a more easily understandable program.
【0005】[0005]
【作用】本発明にかかるマルチタスクが可能な遊技機制
御用チップではこれまで一連タスクすなわち第一種始動
口の入賞を検出するためのプログラム、普通電動役物始
動口入賞検出プログラム、大当たり・小当たり等の抽選
プログラム、液晶表示部を作動するためのディスプレイ
プログラム、該ディスプレイプログラムに対応して効果
音を発生するための効果音プログラム、ランプ表示器を
制御するランプ表示プログラム等の各機器のユーザーの
制御プログラム及び管理用の外部通信タスク等が、割当
てられた領域に組み込まれ、かつ各タスクのプログラム
が他のプログラムと干渉し得ない構成で制御されている
ことから、第三者が検査するに際してはプログラムを各
タスク毎に検査すれば良く、検査機関におけるプログラ
ム検定が効率良く行うことができる。また各タスクの実
行処理は独立して実行処理され、その結果が遊技機タス
ク管理プログラムを介して出力データが各タスクに伝達
される方式で制御系が処理されるために、検査に際して
は各タスクの内容のみを確認すれば制御系の作用を確認
することができるし、当該タスク(プログラム)の内容に
て遊技機を制御することができる。各制御タスクの出力
情報は、CPUを介して外部通信タスクに記憶されるた
めに、遊技機の制御系で生じた事象を後から外部通信に
より知ることができる。また該外部通信タスクは、セキ
ュリティチェック回路を介してチップのプログラムが正
規のものか否かについてセキュリティチェックを行い、
その結果を外部通信により知ることができる。また、本
発明のチップでは、ROMの検査タスクが格納されてい
るために任意のタスクの任意の場所の指定が行われ、当
該検査対象タスクのプログラムの動き、メモリーの内容
等について検査ができる。In the gaming machine control chip according to the present invention capable of multitasking, a program for detecting a series of tasks, that is, a winning of a first-class starting port, a program for detecting an ordinary electric accessory starting port, a jackpot / small jackpot. Lottery program such as, a display program for operating the liquid crystal display unit, a sound effect program for generating a sound effect corresponding to the display program, a lamp display program for controlling a lamp display, etc. Control programs and external communication tasks for management are incorporated in the assigned area, and the programs of each task are controlled in a configuration that does not interfere with other programs. Only needs to check the program for each task, and the program certification at the inspection organization is efficient. Ukoto can. In addition, the execution processing of each task is executed independently, and the control system is processed in such a manner that the result is transmitted to each task through the gaming machine task management program. By confirming only the contents of (1), the operation of the control system can be confirmed, and the gaming machine can be controlled by the contents of the task (program). Since the output information of each control task is stored in the external communication task via the CPU, an event occurring in the control system of the gaming machine can be known later by external communication. In addition, the external communication task performs a security check on whether or not the program of the chip is legitimate via a security check circuit,
The result can be known by external communication. Further, in the chip of the present invention, since the inspection task of the ROM is stored, an arbitrary location of the arbitrary task is specified, and the operation of the program of the inspection target task, the contents of the memory, and the like can be inspected.
【0006】[0006]
【発明の実施の形態】以下に本発明を図示された実施例
に従って詳細に説明する。図1は、本発明の実施例にか
かる遊技機制御用チップのブロック図であり、該チップ
はクロック発生回路22で発生するクロック周波数を受
けて駆動する中央処理装置(CPU)30と、該CPU
30と接続されたメモリー管理回路24、ユーザータス
ク作業用のメモリー(RAM)26、ユーザープログラ
ムが格納されたユーザープログラム実行用メモリー(E
EPROM又はフラッシュメモリー)32、遊技機の制
御プログラム(タスク)の管理プログラムが格納された
遊技機タスク管理プログラム用メモリー(ROM)3
4、管理用タスクの外部通信タスク1j及び検査タスク
1kが格納された管理プログラム用メモリー(ROM)
36、遊技機タスク実行管理用メモリー(RAM)3
8、各タスク間の共有メモリー(RAM)40、外部装
置と通信接続するための外部通信回路42、チップが正
規のものか否か遊技機が正規のものか否かを検査するた
めの検査回路44及び前記ROM32に格納されたプロ
グラムを走査して該プログラムが第三者検査機関により
検査に合格した正規のものか否かのチェックを行い、正
規の時だけユーザープログラムを実行処理可能とするセ
キュリティ回路28とが内部バスを介して接続されてお
り、46は前記セキュリティ回路28においてユーザー
プログラムが正規のものではないと判断されて時にCP
U30をリセットするためのリセット回路である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the illustrated embodiments. FIG. 1 is a block diagram of a gaming machine control chip according to an embodiment of the present invention. The chip includes a central processing unit (CPU) 30 that receives and drives a clock frequency generated by a clock generation circuit 22 and the CPU.
30, a memory (RAM) 26 for user task work, and a memory (E) for executing a user program in which a user program is stored.
EPROM or flash memory) 32, gaming machine task management program memory (ROM) 3 in which a management program for a gaming machine control program (task) is stored
4. Management program memory (ROM) in which the external communication task 1j and the inspection task 1k of the management task are stored
36, gaming machine task execution management memory (RAM) 3
8. Shared memory (RAM) 40 between each task, external communication circuit 42 for communication connection with an external device, inspection circuit for inspecting whether the chip is genuine or whether the gaming machine is genuine 44 and scans the program stored in the ROM 32 to check whether the program is a legitimate one that has passed the inspection by a third-party inspection organization, and executes the user program only when it is legitimate. Circuit 28 is connected via an internal bus, and when the security circuit 28 determines that the user program is not proper,
This is a reset circuit for resetting U30.
【0007】本実施例における各メモリー(ROM、R
AM)に格納された各タスクは図4に示すように遊技機
タスク管理プログラム(スーパーバイザープログラム)
が格納された遊技機タスク管理プログラム用メモリー3
4及びメモリー管理回路24により、互いに干渉しあわ
ないように見えない壁で制限されると共に1タイム・ス
ライスづつタイムシェアされており、各タスクにおける
出力結果は遊技機タスク管理プログラムによりタスク間
共有メモリー40に格納された後に他のタスクに入力さ
れるように構成されている。[0007] Each memory (ROM, R
Each of the tasks stored in the AM) is a gaming machine task management program (supervisor program) as shown in FIG.
Machine task management program memory 3 in which is stored
4 and the memory management circuit 24, are limited by walls that do not seem to interfere with each other, and are time-shared by one time slice, and the output result of each task is shared by the gaming machine task management program by the task management program. It is configured to be stored in 40 and then input to another task.
【0008】図3において1は制御用プログラム(タス
ク)が所定の領域(アドレス)に割当てられたリードオ
ンリーメモリー(ROM)であり、本実施例では該RO
M1はユーザープログラム実行用メモリー(ROM)3
2と管理プログラム用メモリー(ROM)36とに別構
成のもので形成されており、ユーザープログラム実行用
メモリー32には高水準言語(例えばC言語)で書かれ
た処理プログラムである第一種始動口入賞検出タスク1
a、第一種始動口入賞保留表示タスク1b、普通電役始
動口入賞検出タスク1c、普通電役始動口入賞保留表示
タスク1d、普通電役処理タスク1e、パチンコゲーム
メインタスク1f、ランプ表示タスク1g、表示器タス
ク1h、効果音タスク1iが組み込まれ、管理プログラ
ム用メモリー(ROM)36には外部通信タスク1j、
検査タスク1kがプログラムが組み込まれている。両メ
モリー(ROM)32,36に格納された各タスク1a
〜1kは、CPU30に組み込まれたタスク制御回路3
0a(遊技機タスク実行管理用メモリー38)を介して
タイム・スライスで実行処理するように構成されてい
る。In FIG. 3, reference numeral 1 denotes a read-only memory (ROM) in which a control program (task) is allocated to a predetermined area (address).
M1 is a user program execution memory (ROM) 3
2 and a management program memory (ROM) 36 having different configurations, and a user program execution memory 32 has a first type start-up which is a processing program written in a high-level language (for example, C language). Entry detection task 1
a, first-class start-up winning holding display task 1b, normal-power-start opening winning detection task 1c, normal-power-start opening winning display task 1d, normal-power handling task 1e, pachinko game main task 1f, lamp display task 1g, a display task 1h, and a sound effect task 1i, and the external communication task 1j,
The inspection task 1k incorporates a program. Each task 1a stored in both memories (ROM) 32, 36
1 to 1k are task control circuits 3 incorporated in the CPU 30.
0a (the gaming machine task execution management memory 38) is configured to execute processing in a time slice.
【0009】本実施例では中央処理装置(CPU)30
は、各タスク(プログラム)をタイム・スライスしなが
ら実行処理するために32ビットのもので構成されてお
り、ROM1(各タスク1a〜1kが格納)とはバス接
続されている。尚、タスク間共有メモリー40(RA
M)内は、第1種始動口入賞保留メモリー3及び普通電
役始動口入賞保留メモリー4並びに大当たり情報メモリ
ー6とに割り振られており、第1種始動口入賞保留メモ
リー3及び普通電役始動口入賞保留メモリー4はそれぞ
れ第一種始動口入賞検出タスク1a、普通電役始動口入
賞検出タスク1cとCPU30を介して接続されてい
る。5,5’はそれぞれ入賞玉センサーであり、それぞ
れCPU30を介して第一種始動口入賞検出タスク1
a、普通電役始動口入賞検出タスク1cと接続されてお
り、入賞情報がインプットされるように構成されてい
る。7は、入賞保留表示器であり、CPU30を介して
第一種始動口入賞保留表示タスク1bと接続されてい
る。8は、第一種入賞口であり、CPU30を介してパ
チンコゲームメインタスク1fと接続されている。9は
普通電役の入賞保留表示器であり、CPU30を介して
普通電役始動口入賞保留表示タスク1dと接続されてい
る。10は普通電役入賞口であり、11は普通電役表示
器(7セグ)であり、CPU30を介して普通電役処理
タスク1eと接続されている。In this embodiment, a central processing unit (CPU) 30
Is composed of 32 bits for executing each task (program) while performing time slicing, and is connected to a ROM 1 (each of the tasks 1a to 1k is stored) by a bus. The inter-task shared memory 40 (RA
M) is allocated to a first-class start-up winning holding memory 3 and a normal electric-running-start winning-winning memory 4 and a jackpot-information memory 6. The winning a prize holding memory 4 is connected to the first-class starting opening prize detecting task 1a and the ordinary electric winning opening winning prize detecting task 1c via the CPU 30. 5 and 5 'are prize ball sensors, respectively.
a, It is connected to the normal electrical actuation start opening winning detection task 1c, and is configured to receive winning information. Reference numeral 7 denotes a winning holding display, which is connected via the CPU 30 to the first-type starting opening winning holding display task 1b. Reference numeral 8 denotes a first-class winning port, which is connected to the pachinko game main task 1f via the CPU 30. Reference numeral 9 denotes a winning combination display for a normal electric winning combination, which is connected to the normal electric winning opening winning holding display task 1d via the CPU 30. Reference numeral 10 denotes a normal electric winning winning port, and 11 denotes a normal electric winning display (7-segment), which is connected to the normal electric winning processing task 1e via the CPU 30.
【0010】12はランプ表示デバイス、13は図柄表
示デバイス、14は音源デバイス、15は通信デバイス
であり、各デバイス入力側はCPU30を介してランプ
表示タスク1g、表示器タスク1h、効果音タスク1i
及び外部通信タスク1jと接続され、各デバイス12〜
15の出力側は、ランプ表示器16、図柄表示器17、
スピーカー18及びホールコンピュータ19と接続され
ている。Reference numeral 12 denotes a lamp display device, 13 denotes a symbol display device, 14 denotes a sound source device, and 15 denotes a communication device. Each device input side receives a lamp display task 1g, a display task 1h, and a sound effect task 1i via the CPU 30.
And the external communication task 1j, and each device 12 to
The output side of 15 is a lamp display 16, a symbol display 17,
The speaker 18 and the hall computer 19 are connected.
【0011】20は、第三者が遊技機を検査するための
検査装置であり、CPU30を介して検査タスク1kと
接続されるように構成されており、該検査タスク1kは
検査装置20から入力された任意のタスク(1a〜1
j)の任意の場所を指定することにより当該タスクのプ
ログラムの内容を検査することができるように構成され
ている。Reference numeral 20 denotes an inspection device for a third party to inspect the gaming machine, which is configured to be connected to an inspection task 1k via the CPU 30, and the inspection task 1k is input from the inspection device 20. Task (1a-1)
By designating an arbitrary location in j), the contents of the program of the task can be checked.
【0012】以上述べた構成において、本実施例にかか
るチップではCPU30はROM1(ユーザープログラ
ム実行用メモリー32及び管理プログラム用メモリー3
6)のプログラム領域がそれぞれのタスクが互いに干渉
しあわないように遊技機タスク管理プログラム及びメモ
リー管理回路24により制御されており、タイム・スラ
イスした状態で1タイム・スライスづつ各タスクのプロ
グラムを順次実行処理し、各タスク1a〜1iの出力は
CPU30を介して各制御機器に対して出力される。本
実施例では図3、図4に示すようにチップ内のメモリー
管理回路24によって各タスク1a〜1k毎に割り振ら
れると共に互いのタスクが他のタスクに作用しないよう
にメモリー管理されており、かつCPU30のタスク制
御回路30a(遊技機タスク管理用プログラムが格納さ
れたROM34)によりタイム・スライスして並列処理
するように構成されており、各タスクは例えば1a,1
b,1f,1c,1d,1e,1i,1h,1g,1
j,1kの順序を1サイクルとして循環しながら実行処
理されることになる。In the configuration described above, in the chip according to the present embodiment, the CPU 30 stores the ROM 1 (the memory 32 for executing the user program and the memory 3 for the management program).
The program area of 6) is controlled by the gaming machine task management program and the memory management circuit 24 so that the respective tasks do not interfere with each other. In the time sliced state, the program of each task is sequentially executed for each time slice. The execution process is performed, and the outputs of the tasks 1a to 1i are output to the respective control devices via the CPU 30. In this embodiment, as shown in FIGS. 3 and 4, the memory management circuit 24 in the chip allocates each of the tasks 1a to 1k and manages the memory so that each task does not affect other tasks. The task control circuit 30a of the CPU 30 (the ROM 34 in which the gaming machine task management program is stored) is configured to perform time slicing and parallel processing, and each task is, for example, 1a, 1
b, 1f, 1c, 1d, 1e, 1i, 1h, 1g, 1
Execution processing is performed while cycling the order of j and 1k as one cycle.
【0013】すなわち第一種始動口入賞検出タスク1a
の実行処理において第一種始動口に入賞したか否かが検
出され、入賞している時にはCPU30を介して第一種
始動口入賞保留メモリー3に出力される。第一種始動口
入賞保留メモリー3に入賞情報が入力されている時に
は、該メモリー3から入賞数を1個加算してパチンコゲ
ームメインタスク1fに出力される。1タイム・スライ
ス分処理した後は、第一種始動口入賞保留表示タスク1
bに移行し、そこで入賞保留メモリー3に記憶された入
賞数をカウントして、CPU30を介して入賞保留表示
器7に保留数を表示させる。1タイム・スライス分処理
した後は、パチンコゲームメインタスク1fに移行し、
該タスクでは第一種始動口入賞保留メモリー3に格納さ
れた入賞数を減算した後に大当たりか小当たりか若しく
ははずれであるかの抽選を所定の確率範囲内で実行し、
大当たり、小当たりに応じてCPU30を介して第一種
入賞口8の開口時間を制御すると共にランプ表示タスク
1g、表示器タスク1h、効果音タスク1i、外部通信
タスク1jに出力する。1タイム・スライス分処理した
後は、普通電役始動口入賞検出タスク1cに移行し、玉
センサー6の入力情報を検知して普通電役始動口に入賞
したか否かが検出され、入賞している時にはCPU30
を介して普通電役始動口入賞保留メモリー4に1個加算
する処理を行う。1タイム・スライス分処理した後は、
普通電役始動口入賞保留表示タスク1dに移行し、該タ
スクでは普通電役始動口入賞保留メモリー4に格納され
たデータに基づき入賞保留表示器9に保留数を表示させ
る。1タイム・スライス分処理した後は、普通電役処理
タスク1eに移行し、普通電役始動口入賞保留メモリー
4に格納されたデータを1個減算して普通電役入賞口1
0を開口させると共に表示器11にその旨表示させる。
1タイム・スライス分処理した後は、効果音タスク1i
に移行し、該タスク1iも同様に、パチンコゲームメイ
ンタスク1fの出力に応じてスピーカー18から音を出
力させる。1タイム・スライス分処理した後は、表示器
タスク1hに移行し、パチンコゲームメインタスク1f
の出力に応じて図柄表示を行い、大当たり、小当たり、
はずれの表示を行わせ1タイム・スライス分処理した後
は、ランプ表示タスク1gに移行し、パチンコゲームメ
インタスク1fの出力に応じてランプ表示を行わせる。
1タイム・スライス分処理した後は、外部通信タスク1
jに移行し、パチンコゲームメインタスク1fの出力デ
ータを通信デバイス15に格納すると共にホールコンピ
ュータ19からの要請等により通信デバイス15に格納
した各種情報を出力させる。また外部通信タスク1j
は、プログラムの検査機能も有し、セキュリティチェッ
ク回路28を介してROM32に格納されたプログラム
が正規のものか否かをセキュリティチェックを行い、そ
の結果を通信デバイス15を介して送信可能状態とす
る。1タイム・スライス分処理した後は、検査タスク1
kに移行し該タスクではチップに検査装置20が接続さ
れ、検査装置20から任意のタスクの任意の場所が入力
されることにより指定が行われ、プログラムが作動し検
査対象のタスクのプログラムの動きやメモリーの内容等
が検査装置20に出力される。そして一通りの各タスク
(1a〜1k)の実行処理が1サイクル終了した後は、
2サイクル目に移行し再び第一種始動口入賞検出タスク
1aが実行され、順次1タイム・スライス分だけの処理
が行われ、マルチタスクプログラムとして機能すること
になる。That is, the first-class starting opening winning detection task 1a
It is detected in the execution processing of whether or not the first-type start opening has been won. When the first-type start opening has been won, it is output to the first-type start opening winning holding memory 3 via the CPU 30. When prize information is input to the first-type start-up prize holding memory 3, one prize is added from the memory 3 and output to the pachinko game main task 1f. After processing for one time slice, the first-class start-up prize holding display task 1
Then, the number of winnings stored in the winning holding memory 3 is counted, and the number of holdings is displayed on the winning holding display 7 via the CPU 30. After processing for one time slice, it shifts to the pachinko game main task 1f,
In the task, after subtracting the number of winnings stored in the first-class starting opening winning holding memory 3, a lottery or a small hit or a lottery is executed within a predetermined probability range,
The opening time of the first-type winning opening 8 is controlled via the CPU 30 according to the big hit and the small hit, and is output to the lamp display task 1g, the display task 1h, the sound effect task 1i, and the external communication task 1j. After the processing for one time slice, the process proceeds to the normal electric winning opening opening prize detection task 1c, in which the input information of the ball sensor 6 is detected to determine whether or not the normal electric winning opening is won, and the winning is detected. CPU 30
A process is performed to add one to the regular electric machine start opening prize holding memory 4 via. After processing one time slice,
The process shifts to the normal electric winning opening opening prize holding display task 1d, in which the number of holdings is displayed on the prize holding display 9 based on the data stored in the normal electric opening opening winning prize memory 4. After the processing for one time slice, the process proceeds to the normal electric winning process task 1e, in which the data stored in the normal electric winning opening prize holding memory 4 is subtracted by one and the normal electric winning prize opening 1 is subtracted.
0 is opened and the display 11 is displayed to that effect.
After processing for one time slice, the sound effect task 1i
The task 1i also causes the speaker 18 to output sound according to the output of the pachinko game main task 1f. After processing for one time slice, the process proceeds to the display task 1h, and the pachinko game main task 1f
The pattern is displayed according to the output of the big hit, small hit,
After the display of the loss and the processing for one time slice, the process proceeds to the lamp display task 1g, and the lamp display is performed according to the output of the pachinko game main task 1f.
After processing for one time slice, external communication task 1
The process proceeds to j, where the output data of the pachinko game main task 1f is stored in the communication device 15, and various information stored in the communication device 15 is output at the request of the hall computer 19 or the like. External communication task 1j
Also has a program checking function, performs a security check on the program stored in the ROM 32 via the security check circuit 28 to determine whether or not the program is legitimate, and makes the result transmittable via the communication device 15. . After processing for one time slice, inspection task 1
In step k, the inspection device 20 is connected to the chip, the designation is performed by inputting an arbitrary location of an arbitrary task from the inspection device 20, the program is activated, and the operation of the program of the task to be inspected is started. And the contents of the memory are output to the inspection device 20. After one cycle of the execution process of each task (1a to 1k) is completed,
In the second cycle, the first-class start-up winning detection task 1a is executed again, and the processing for one time slice is sequentially performed to function as a multitask program.
【0014】又1タイム・スライス分の時間内で実行処
理の終わらないタスクについては、1サイクルのタスク
の処理が終了した後に次に当該タスクに割当てられた1
タイム・スライス時間に続きの処理を行うことになる。
尚、本実施例では、タスクの実行処理を1a,1b,1
f,1c,1d,1e,1i,1h,1g,1j,1
k,1aの順に行うもので説明したがこれに限定される
ものではなく、マルチタスクで並列処理するのであるか
らその順序はどのように変更しても差し支えない。さら
にまた各制御タスクを説明の為に1a→1b→1f→1
c→、…、→1kの順にタイム・スライスするもので構
成したがこれに限定されるものではなく、プログラムの
内容次第によっては優先順位を変更したり、プログラム
をもっと細かく分割したり、大きくなるように統合した
もので構成しても良い。For a task whose execution processing is not completed within the time of one time slice, one task assigned to the next task after the processing of one cycle of the task is completed.
Processing subsequent to the time slice time is performed.
In this embodiment, the task execution processing is performed by 1a, 1b, 1
f, 1c, 1d, 1e, 1i, 1h, 1g, 1j, 1
Although the description has been given of the case where the processing is performed in the order of k and 1a, the present invention is not limited to this. Since the parallel processing is performed by multitasking, the order may be changed in any manner. Furthermore, each control task is described as 1a → 1b → 1f → 1
The time slice is performed in the order of c →,... → 1k. However, the present invention is not limited to this. Depending on the contents of the program, the priority may be changed, the program may be divided more finely, and the size may be increased. It may be configured by integrating them as described above.
【0015】また本実施例ではタイム・スライスにより
プログラムの実行処理を1タイム・スライスづつで移行
するように構成したが、この1タイム・スライスの時間
はプログラムの内容に基づき適宜決定すれば良く、遊技
機のようなプログラムの場合はステップ数が通常のプロ
グラムに比較して少なく、CPU30を32ビットのも
ので構成した場合にはクロック周波数が高いので、2ms
ec.単位以下でタイム・スライスしても差し支えない。
尚本実施例では、各タスクを1タイム・スライスで実行
処理するもので構成したがこれに限定されるものではな
く、1事象単位で処理するように構成しても良い。In this embodiment, the execution of the program is shifted by one time slice by time slice. However, the time of one time slice may be appropriately determined based on the contents of the program. In the case of a program such as a game machine, the number of steps is smaller than that of a normal program, and when the CPU 30 is configured of 32 bits, the clock frequency is high.
Time slicing in ec. units or less is acceptable.
In the present embodiment, each task is executed and processed in one time slice. However, the present invention is not limited to this. The task may be processed in units of one event.
【0016】尚、本実施例にかかるチップでは、各機器
の制御プログラムがROM1に割り当てられた領域に各
タスク毎に格納されているため、開発機器を検査する第
三者試験機関は、チップの全てのタスクについて検査す
る必要がなく、各タスク毎にプログラムの内容を検証す
れば良い。また、本実施例ではパチンコ遊技機の場合に
ついて説明したが、管理プログラム用メモリーに格納さ
れる管理用タスクである外部通信タスク及び検査タスク
を除いた、他の制御タスク(ユーザープログラム実行用
メモリー32に格納)をパチスロ等の遊技機の制御タス
クに置き換えればパチスロ専用の遊技機として使用でき
ることはいうまでもない。In the chip according to the present embodiment, since a control program for each device is stored in an area allocated to the ROM 1 for each task, a third-party testing organization that inspects the development device requires a chip testing program. It is not necessary to check all tasks, and the contents of the program may be verified for each task. In this embodiment, the case of the pachinko gaming machine has been described. However, other control tasks (the user program execution memory 32) except for the external communication task and the inspection task which are management tasks stored in the management program memory are described. ) Can be used as a gaming machine dedicated to a pachislot if the task is replaced with a control task for a gaming machine such as a pachislot.
【0017】[0017]
【効果】以上述べたように本発明にかかる遊技機専用チ
ップでは、タスク制御することにより多重処理可能に各
タスク毎にROM内に書き込まれ、メモリー制御するこ
とにより各タスクが他のタスクに作用できないような構
成となっていることから、プログラムが実行順序変数を
与えない方式で各タスクを処理することが可能である。
その結果開発業者は一連のプログラムとして制御プログ
ラムを作成することが可能であると共に第三者検査機関
は各タスクが独立しているので、プログラムの検査が容
易なものとなる。さらに外部通信タスク及び検査タスク
により遊技機の制御内容(大当たり、はずれなど)の各
事象の発生数等を把握することが可能であることから、
不正操作を施すことが実質的に不可能なものとなる。As described above, in the gaming machine dedicated chip according to the present invention, each task is written in the ROM so that multiple processing can be performed by performing task control, and each task acts on another task by performing memory control. Since the configuration is such that the program cannot be executed, it is possible for the program to process each task in a manner that does not give an execution order variable.
As a result, it is possible for the developer to create the control program as a series of programs, and for the third party inspection organization, since each task is independent, the inspection of the program becomes easy. Furthermore, since the external communication task and the inspection task make it possible to grasp the number of occurrences of each event of the control contents of the gaming machine (big hits, misses, etc.),
It becomes virtually impossible to perform unauthorized operations.
【図1】 本発明にかかるチップの実施例を示すブロッ
ク図である。FIG. 1 is a block diagram showing an embodiment of a chip according to the present invention.
【図2】 本発明にかかるチップのROMに格納された
制御プログラムと各機器との関連を示すブロックフロー
チャートである。FIG. 2 is a block flowchart showing the relationship between a control program stored in a ROM of a chip according to the present invention and each device.
【図3】 本発明にかかるチップのROMに格納された
各プログラムと処理との関係を示す概念図である。FIG. 3 is a conceptual diagram showing a relationship between each program stored in a ROM of a chip according to the present invention and processing.
【図4】 本発明にかかるチップにおけるROM格納プ
ログラムの管理状況を示すブロック図である。FIG. 4 is a block diagram showing a management state of a ROM storage program in a chip according to the present invention.
1 ROM 1a 第一種始動口入賞保留表示タスク 1b 第一種始動口入賞検出タスク 1c 普通電役始動口入賞検出タスク 1d 普通電役始動口入賞保留表示タスク 1e 普通電役処理タスク 1f パチンコゲームメインタスク 1g ランプ表示タスク 1h 表示器タスク 1i 効果音タスク 1j 外部通信タスク 1k 検査タスク 3 第一種始動口入賞保留メモリー 4 普通電役始動口入賞保留メモリー 5,5’ 玉センサー 6 大当たり情報メモリー 7,9 入賞保留表示器 8 第一種入賞口 10 普通電役入賞口 11 表示器 12 ランプ表示デバイス 13,17 図柄表示デバイス 14 音源デバイス 15 通信デバイス 16 ランプ表示器 18 スピーカー 19 ホールコンピュータ 20 検査装置 22 クロック発生回路 24 メモリー管理回路 26 ユーザータスク作業用メモリー(RAM) 28 セキュリティ回路 30 中央処理装置(CPU) 32 ユーザープログラム実行用メモリー(EE
PROM) 34 遊技機タスク管理プログラム用メモリー
(ROM) 36 管理プログラム用メモリー(ROM) 38 遊技機タスク実行管理用メモリー(RA
M) 40 タスク間共有メモリー(RAM) 42 外部通信回路 44 検査回路1 ROM 1a First-Class Startup Winning Hold Display Task 1b First-Class Startup Winning Detection Task 1c Ordinary Electric Startup Winning Detection Task 1d Ordinary Electric Startup Winning Hold Display Task 1e Ordinary Electric Processing Processing Task 1f Pachinko Game Main Task 1g Lamp display task 1h Display task 1i Sound effect task 1j External communication task 1k Inspection task 3 First-class start-up prize-holding memory 4 Normal electric start-up prize-holding memory 5,5 'Ball sensor 6 Big hit information memory 7, 9 Winning Hold Indicator 8 First-Class Winning Port 10 Normal Electric Winning Port 11 Indicator 12 Lamp Display Device 13,17 Symbol Display Device 14 Sound Source Device 15 Communication Device 16 Lamp Display 18 Speaker 19 Hole Computer 20 Inspection Device 22 Clock Generation circuit 24 Memory management circuit 26 User task work memory (RAM) 28 Security circuit 30 Central processing unit (CPU) 32 User program execution memory (EE)
PROM) 34 Game machine task management program memory (ROM) 36 Management program memory (ROM) 38 Game machine task execution management memory (RA)
M) 40 Shared memory (RAM) between tasks 42 External communication circuit 44 Inspection circuit
─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成9年7月22日[Submission date] July 22, 1997
【手続補正1】[Procedure amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】全文[Correction target item name] Full text
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【書類名】 明細書[Document Name] Statement
【発明の名称】 マルチタスクが可能な遊技機制御用チ
ップ[Title of the Invention] A gaming machine control chip capable of multitasking
【特許請求の範囲】[Claims]
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【発明の属する技術分野】本発明は、パチンコ遊技機、
回胴式遊技機の各機器を制御するための遊技機制御用チ
ップの改良に関するものである。TECHNICAL FIELD The present invention relates to a pachinko game machine,
The present invention relates to an improvement in a gaming machine control chip for controlling each device of a spinning-type gaming machine.
【0002】[0002]
【従来技術】マイクロプロセッサーを有する遊技機に
は、第一種始動口の入賞を検出するためのプログラム、
普通電動役物始動口入賞検出プログラム、大当たり・小
当たり等の抽選プログラム、液晶表示部を作動するため
のディスプレイプログラム、該ディスプレイプログラム
に対応して効果音を発生するための効果音プログラム、
ランプ表示器を制御するランプ表示プログラム等の様々
なプログラムがリードオンリーメモリー(ROM)に格
納されており、これを8ビットの中央処理装置(CP
U)が当該ROMに格納された制御プログラムを読み込
んで、遊技機を制御する仕組みとなっている。一方遊技
機は、賭博性があってはならない為に、遊技機開発メー
カーにて作成された遊技機については、これが風俗営業
等の規制及び業務の適正化等に関する法律の規定に基づ
き遊技機の認定及び型式検定等に関する規則に合致して
いるか否について第三者試験機関の公的試験を受け、こ
れに合格した遊技機のみが遊技場に出荷することが認め
られるシステムとなっている。2. Description of the Related Art A gaming machine having a microprocessor includes a program for detecting a winning of a first-class starting port,
Ordinary electric accessory starting opening winning detection program, lottery program such as jackpot, small hit, display program for operating the liquid crystal display unit, sound effect program for generating a sound effect corresponding to the display program,
Various programs such as a lamp display program for controlling the lamp display are stored in a read-only memory (ROM), which is stored in an 8-bit central processing unit (CP).
U) reads the control program stored in the ROM and controls the gaming machine. On the other hand, gaming machines must not have gambling properties, so for gaming machines created by gaming machine development manufacturers, this is based on the regulations of customs business, etc. The system is designed so that only gaming machines that have passed a public test by a third-party testing institution to determine whether or not they conform to the rules for certification and type approval, etc., and that have passed this test are allowed to be shipped to the amusement arcade.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、これま
で使用されているCPUに対応したプログラムは、前述
したような各制御プログラムが一連のプログラムとして
機械語等で記載されていること及びノイズ等の影響によ
りプログラムが暴走しないように例えば2msec.単位で
リセット信号をかけて暴走を防止する仕組みとなってい
るために、リセット信号入力後のプログラムの制御のた
めの各処理単位に処理の実行順序変数を設け、その変数
に従って処理を行っている。この順序変数の与え方がプ
ログラマーによりまちまちである為に第三者検査機関が
当該順序変数を有するプログラムを解読するにはあまり
にも複雑で理解することが困難であると共に試験機関に
おける検査の遅延の原因となっていた。そこで本発明
は、かかる従来技術の欠点に鑑みなされたもので、プロ
グラムの解析が容易である共にプログラムすることも簡
単となるようなシステムを提供することを目的とする。
かつ容易にプログラム内容の検査が行え、又チップ及び
遊技機の内容が正規のものか否かを通信タスクを介して
外部へ知らせることが可能な装置を提供する。However, the programs corresponding to the CPUs which have been used up to now have the above-mentioned control programs described as a series of programs in a machine language or the like, and the influence of noise or the like. In order to prevent runaway of the program, a reset signal is applied in units of 2 msec. To prevent runaway, for example. And performs processing according to the variables. Since the way in which the ordinal variables are given varies depending on the programmer, it is too complicated and difficult for a third-party inspection organization to decipher a program having the ordinal variables, and delays in inspections at the inspection institution are caused. Was causing it. SUMMARY OF THE INVENTION The present invention has been made in consideration of the above-described drawbacks of the related art, and has as its object to provide a system that can easily analyze a program and can easily perform programming.
In addition, the present invention provides an apparatus which can easily check the contents of a program and can notify the outside via a communication task whether or not the contents of a chip and a gaming machine are legitimate.
【0004】[0004]
【課題を解決するための手段】すなわち、本発明は遊技
機制御用チップに組み込まれるCPUを多重処理可能な
もの(例えば32ビット)で構成し、ROMのメモリー
領域を必要な各制御タスク(遊技機の各機器の制御単位
のプログラム及びデータ)単位と、各タスクの出力情報
を外部へ通信する機能と遊技機制御用チップ及び遊技機
が正規のものか否かを検査してその結果を通信する機能
とを有する外部通信タスク及び遊技機のプログラムの内
容を検査する検査タスクとに割当て、各割当てられた領
域のタスクが他の領域のタスクに対して干渉しないよう
に制御したものからなり、各タスクを1処理単位分だけ
実行処理した後、次のタスクへ移行して1処理単位分だ
け実行するというように各タスクを実行処理させながら
CPUが遊技機を制御するように構成したマルチタスク
が可能な遊技機制御用チップである。請求項2の発明
は、前記ROMに格納されるプログラムが高水準言語に
て記載できるように構成したことを特徴とするものであ
る。高水準言語としては、例えばC言語等を用い、遊技
機独自の関数を用意し、より判り易いプログラムをサポ
ートすることが考えられる。That is, according to the present invention, a CPU incorporated in a gaming machine control chip is constituted by a CPU capable of multiplex processing (for example, 32 bits), and a ROM memory area is used for each control task (game machine). A function of communicating the output information of each task to the program and data) of the control unit of each device, and a function of inspecting whether the gaming machine control chip and the gaming machine are genuine and communicating the result. The task is assigned to an external communication task having a task and an inspection task for inspecting the contents of the game machine, and is controlled so that tasks in each assigned area do not interfere with tasks in other areas. After executing the processing for one processing unit, the CPU proceeds to the next task and executes the processing for one processing unit. A game machine control chip capable multitasking configured as Gosuru. The invention according to claim 2 is characterized in that the program stored in the ROM is written in a high-level language. As the high-level language, for example, it is conceivable to use a C language or the like, prepare a function unique to the gaming machine, and support a more easily understandable program.
【0005】[0005]
【作用】本発明にかかるマルチタスクが可能な遊技機制
御用チップではこれまで一連タスクすなわち第一種始動
口の入賞を検出するためのプログラム、普通電動役物始
動口入賞検出プログラム、大当たり・小当たり等の抽選
プログラム、液晶表示部を作動するためのディスプレイ
プログラム、該ディスプレイプログラムに対応して効果
音を発生するための効果音プログラム、ランプ表示器を
制御するランプ表示プログラム等の各機器のユーザーの
制御プログラム及び管理用の外部通信タスク等が、割当
てられた領域に組み込まれ、かつ各タスクのプログラム
が他のプログラムと干渉し得ない構成で制御されている
ことから、第三者が検査するに際してはプログラムを各
タスク毎に検査すれば良く、検査機関におけるプログラ
ム検定が効率良く行うことができる。また各タスクの実
行処理は独立して実行処理され、その結果が遊技機タス
ク管理プログラムを介して出力データが各タスクに伝達
される方式で制御系が処理されるために、検査に際して
は各タスクの内容のみを確認すれば制御系の作用を確認
することができるし、当該タスク(プログラム)の内容に
て遊技機を制御することができる。各制御タスクの出力
情報は、CPUを介して外部通信タスクに記憶されるた
めに、遊技機の制御系で生じた事象を後から外部通信に
より知ることができる。また該外部通信タスクは、セキ
ュリティチェック回路を介してチップのプログラムが正
規のものか否かについてセキュリティチェックを行い、
その結果を外部通信により知ることができる。また、本
発明のチップでは、ROMの検査タスクが格納されてい
るために任意のタスクの任意の場所の指定が行われ、当
該検査対象タスクのプログラムの動き、メモリーの内容
等について検査ができる。In the gaming machine control chip according to the present invention capable of multitasking, a program for detecting a series of tasks, that is, a winning of a first-class starting port, a program for detecting an ordinary electric accessory starting port, a jackpot / small jackpot. Lottery program such as, a display program for operating the liquid crystal display unit, a sound effect program for generating a sound effect corresponding to the display program, a lamp display program for controlling a lamp display, etc. Control programs and external communication tasks for management are incorporated in the assigned area, and the programs of each task are controlled in a configuration that does not interfere with other programs. Only needs to check the program for each task, and the program certification at the inspection organization is efficient. Ukoto can. In addition, the execution processing of each task is executed independently, and the control system is processed in such a manner that the result is transmitted to each task through the gaming machine task management program. By confirming only the contents of (1), the operation of the control system can be confirmed, and the gaming machine can be controlled by the contents of the task (program). Since the output information of each control task is stored in the external communication task via the CPU, an event occurring in the control system of the gaming machine can be known later by external communication. In addition, the external communication task performs a security check on whether or not the program of the chip is legitimate via a security check circuit,
The result can be known by external communication. Further, in the chip of the present invention, since the inspection task of the ROM is stored, an arbitrary location of the arbitrary task is specified, and the operation of the program of the inspection target task, the contents of the memory, and the like can be inspected.
【0006】[0006]
【発明の実施の形態】以下に本発明を図示された実施例
に従って詳細に説明する。図1は、本発明の実施例にか
かる遊技機制御用チップのブロック図であり、該チップ
はクロック発生回路22で発生するクロック周波数を受
けて駆動する中央処理装置(CPU)30と、該CPU
30と接続されたメモリー管理回路24、ユーザータス
ク作業用のメモリー(RAM)26、ユーザープログラ
ムが格納されたユーザープログラム実行用メモリー(E
EPROM又はフラッシュメモリー)32、遊技機の制
御プログラム(タスク)の管理プログラムが格納された
遊技機タスク管理プログラム用メモリー(ROM)3
4、管理用タスクの外部通信タスク1j及び検査タスク
1kが格納された管理プログラム用メモリー(ROM)
36、遊技機タスク実行管理用メモリー(RAM)3
8、各タスク間の共有メモリー(RAM)40、外部装
置と通信接続するための外部通信回路42、チップが正
規のものか否か遊技機が正規のものか否かを検査するた
めの検査回路44及び前記ROM32に格納されたプロ
グラムを走査して該プログラムが第三者検査機関により
検査に合格した正規のものか否かのチェックを行い、正
規の時だけユーザープログラムを実行処理可能とするセ
キュリティ回路28とが内部バスを介して接続されてお
り、46は前記セキュリティ回路28においてユーザー
プログラムが正規のものではないと判断されて時にCP
U30をリセットするためのリセット回路である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the illustrated embodiments. FIG. 1 is a block diagram of a gaming machine control chip according to an embodiment of the present invention. The chip includes a central processing unit (CPU) 30 that receives and drives a clock frequency generated by a clock generation circuit 22 and the CPU.
30, a memory (RAM) 26 for user task work, and a memory (E) for executing a user program in which a user program is stored.
EPROM or flash memory) 32, gaming machine task management program memory (ROM) 3 in which a management program for a gaming machine control program (task) is stored
4. Management program memory (ROM) in which the external communication task 1j and the inspection task 1k of the management task are stored
36, gaming machine task execution management memory (RAM) 3
8. Shared memory (RAM) 40 between each task, external communication circuit 42 for communication connection with an external device, inspection circuit for inspecting whether the chip is genuine or whether the gaming machine is genuine 44 and scans the program stored in the ROM 32 to check whether the program is a legitimate one that has passed the inspection by a third-party inspection organization, and executes the user program only when it is legitimate. Circuit 28 is connected via an internal bus, and when the security circuit 28 determines that the user program is not proper,
This is a reset circuit for resetting U30.
【0007】本実施例における各メモリー(ROM、R
AM)に格納された各タスクは図4に示すように遊技機
タスク管理プログラム(スーパーバイザープログラム)
が格納された遊技機タスク管理プログラム用メモリー3
4及びメモリー管理回路24により、互いに干渉しあわ
ないように見えない壁で制限されると共に1タイム・ス
ライスづつタイムシェアされており、各タスクにおける
出力結果は遊技機タスク管理プログラムによりタスク間
共有メモリー40に格納された後に他のタスクに入力さ
れるように構成されている。[0007] Each memory (ROM, R
Each of the tasks stored in the AM) is a gaming machine task management program (supervisor program) as shown in FIG.
Machine task management program memory 3 in which is stored
4 and the memory management circuit 24, are limited by walls that do not seem to interfere with each other, and are time-shared by one time slice, and the output result of each task is shared by the gaming machine task management program by the task management program. It is configured to be stored in 40 and then input to another task.
【0008】図3において1は制御用プログラム(タス
ク)が所定の領域(アドレス)に割当てられたリードオ
ンリーメモリー(ROM)であり、本実施例では該RO
M1はユーザープログラム実行用メモリー(ROM)3
2と管理プログラム用メモリー(ROM)36とに別構
成のもので形成されており、ユーザープログラム実行用
メモリー32には高水準言語(例えばC言語)で書かれ
た処理プログラムである第一種始動口入賞検出タスク1
a、第一種始動口入賞保留表示タスク1b、普通電役始
動口入賞検出タスク1c、普通電役始動口入賞保留表示
タスク1d、普通電役処理タスク1e、パチンコゲーム
メインタスク1f、ランプ表示タスク1g、表示器タス
ク1h、効果音タスク1iが組み込まれ、管理プログラ
ム用メモリー(ROM)36には外部通信タスク1j、
検査タスク1kがプログラムが組み込まれている。両メ
モリー(ROM)32,36に格納された各タスク1a
〜1kは、CPU30に組み込まれたタスク制御回路3
0a(遊技機タスク実行管理用メモリー38)を介して
多重処理で実行処理するように構成されている。In FIG. 3, reference numeral 1 denotes a read-only memory (ROM) in which a control program (task) is allocated to a predetermined area (address).
M1 is a user program execution memory (ROM) 3
2 and a management program memory (ROM) 36 having different configurations, and a user program execution memory 32 has a first type start-up which is a processing program written in a high-level language (for example, C language). Entry detection task 1
a, first-class start-up winning holding display task 1b, normal-power-start opening winning detection task 1c, normal-power-start opening winning display task 1d, normal-power handling task 1e, pachinko game main task 1f, lamp display task 1g, a display task 1h, and a sound effect task 1i, and the external communication task 1j,
The inspection task 1k incorporates a program. Each task 1a stored in both memories (ROM) 32, 36
1 to 1k are task control circuits 3 incorporated in the CPU 30.
0a (gaming machine task execution management memory 38) is configured to execute execution processing in multiple processing.
【0009】本実施例では中央処理装置(CPU)30
は、各タスク(プログラム)を多重処理しながら実行処
理するために32ビットのもので構成されており、RO
M1(各タスク1a〜1kが格納)とはバス接続されて
いる。尚、タスク間共有メモリー40(RAM)内は、
第1種始動口入賞保留メモリー3及び普通電役始動口入
賞保留メモリー4並びに大当たり情報メモリー6とに割
り振られており、第1種始動口入賞保留メモリー3及び
普通電役始動口入賞保留メモリー4はそれぞれ第一種始
動口入賞検出タスク1a、普通電役始動口入賞検出タス
ク1cとCPU30を介して接続されている。5,5’
はそれぞれ入賞玉センサーであり、それぞれCPU30
を介して第一種始動口入賞検出タスク1a、普通電役始
動口入賞検出タスク1cと接続されており、入賞情報が
インプットされるように構成されている。7は、入賞保
留表示器であり、CPU30を介して第一種始動口入賞
保留表示タスク1bと接続されている。8は、第一種入
賞口であり、CPU30を介してパチンコゲームメイン
タスク1fと接続されている。9は普通電役の入賞保留
表示器であり、CPU30を介して普通電役始動口入賞
保留表示タスク1dと接続されている。10は普通電役
入賞口であり、11は普通電役表示器(7セグ)であ
り、CPU30を介して普通電役処理タスク1eと接続
されている。In this embodiment, a central processing unit (CPU) 30
Is composed of 32 bits for executing each task (program) while performing multiplex processing.
The bus is connected to M1 (each of the tasks 1a to 1k is stored). The shared memory 40 between tasks (RAM)
It is allocated to a first-class start-up prize-holding memory 3, a normal-electric-start-up prize-holding memory 4 and a jackpot-information memory 6. Are connected to the first-class start-up winning detection task 1a and the normal electric-running start-up winning detection task 1c via the CPU 30. 5,5 '
Are winning ball sensors, each of which has a CPU 30
Is connected to the first-class start-up winning detection task 1a and the normal electric-running start-up winning detection task 1c via the input terminal, so that the winning information is input. Reference numeral 7 denotes a winning holding display, which is connected via the CPU 30 to the first-type starting opening winning holding display task 1b. Reference numeral 8 denotes a first-class winning port, which is connected to the pachinko game main task 1f via the CPU 30. Reference numeral 9 denotes a winning combination display for a normal electric winning combination, which is connected to the normal electric winning opening winning holding display task 1d via the CPU 30. Reference numeral 10 denotes a normal electric winning winning port, and 11 denotes a normal electric winning display (7-segment), which is connected to the normal electric winning processing task 1e via the CPU 30.
【0010】12はランプ表示デバイス、13は図柄表
示デバイス、14は音源デバイス、15は通信デバイス
であり、各デバイス入力側はCPU30を介してランプ
表示タスク1g、表示器タスク1h、効果音タスク1i
及び外部通信タスク1jと接続され、各デバイス12〜
15の出力側は、ランプ表示器16、図柄表示器17、
スピーカー18及びホールコンピュータ19と接続され
ている。Reference numeral 12 denotes a lamp display device, 13 denotes a symbol display device, 14 denotes a sound source device, and 15 denotes a communication device. Each device input side receives a lamp display task 1g, a display task 1h, and a sound effect task 1i via the CPU 30.
And the external communication task 1j, and each device 12 to
The output side of 15 is a lamp display 16, a symbol display 17,
The speaker 18 and the hall computer 19 are connected.
【0011】20は、第三者が遊技機を検査するための
検査装置であり、CPU30を介して検査タスク1kと
接続されるように構成されており、該検査タスク1kは
検査装置20から入力された任意のタスク(1a〜1
j)の任意の場所を指定することにより当該タスクのプ
ログラムの内容を検査することができるように構成され
ている。Reference numeral 20 denotes an inspection device for a third party to inspect the gaming machine, which is configured to be connected to an inspection task 1k via the CPU 30, and the inspection task 1k is input from the inspection device 20. Task (1a-1)
By designating an arbitrary location in j), the contents of the program of the task can be checked.
【0012】以上述べた構成において、本実施例にかか
るチップではCPU30はROM1(ユーザープログラ
ム実行用メモリー32及び管理プログラム用メモリー3
6)のプログラム領域がそれぞれのタスクが互いに干渉
しあわないように遊技機タスク管理プログラム及びメモ
リー管理回路24により制御されており、多重処理した
状態で1タイム・スライスづつ各タスクのプログラムを
順次実行処理し、各タスク1a〜1iの出力はCPU3
0を介して各制御機器に対して出力される。本実施例で
は図3、図4に示すようにチップ内のメモリー管理回路
24によって各タスク1a〜1k毎に割り振られると共
に互いのタスクが他のタスクに作用しないようにメモリ
ー管理されており、かつCPU30のタスク制御回路3
0a(遊技機タスク管理用プログラムが格納されたRO
M34)によりタイム・スライスして並列処理するよう
に構成されており、各タスクは例えば1a,1b,1
f,1c,1d,1e,1i,1h,1g,1j,1k
の順序を1サイクルとして循環しながら実行処理される
ことになる。In the configuration described above, in the chip according to the present embodiment, the CPU 30 stores the ROM 1 (the memory 32 for executing the user program and the memory 3 for the management program).
The program area of 6) is controlled by the gaming machine task management program and the memory management circuit 24 so that the respective tasks do not interfere with each other, and sequentially executes the program of each task in one time slice in a multiplexed state. The output of each of the tasks 1a to 1i is
0 to each control device. In this embodiment, as shown in FIGS. 3 and 4, the memory management circuit 24 in the chip allocates each of the tasks 1a to 1k and manages the memory so that each task does not affect other tasks. Task control circuit 3 of CPU 30
0a (RO storing the gaming machine task management program)
M34) to perform time slicing and parallel processing, and each task is, for example, 1a, 1b, 1
f, 1c, 1d, 1e, 1i, 1h, 1g, 1j, 1k
Is executed while circulating the order of one cycle.
【0013】すなわち第一種始動口入賞検出タスク1a
の実行処理において第一種始動口に入賞したか否かが検
出され、入賞している時にはCPU30を介して第一種
始動口入賞保留メモリー3に出力される。第一種始動口
入賞保留メモリー3に入賞情報が入力されている時に
は、該メモリー3から入賞数を1個加算してパチンコゲ
ームメインタスク1fに出力される。1タイム・スライ
ス分処理した後は、第一種始動口入賞保留表示タスク1
bに移行し、そこで入賞保留メモリー3に記憶された入
賞数をカウントして、CPU30を介して入賞保留表示
器7に保留数を表示させる。1タイム・スライス分処理
した後は、パチンコゲームメインタスク1fに移行し、
該タスクでは第一種始動口入賞保留メモリー3に格納さ
れた入賞数を減算した後に大当たりか小当たりか若しく
ははずれであるかの抽選を所定の確率範囲内で実行し、
大当たり、小当たりに応じてCPU30を介して第一種
入賞口8の開口時間を制御すると共にランプ表示タスク
1g、表示器タスク1h、効果音タスク1i、外部通信
タスク1jに出力する。1タイム・スライス分処理した
後は、普通電役始動口入賞検出タスク1cに移行し、玉
センサー6の入力情報を検知して普通電役始動口に入賞
したか否かが検出され、入賞している時にはCPU30
を介して普通電役始動口入賞保留メモリー4に1個加算
する処理を行う。1タイム・スライス分処理した後は、
普通電役始動口入賞保留表示タスク1dに移行し、該タ
スクでは普通電役始動口入賞保留メモリー4に格納され
たデータに基づき入賞保留表示器9に保留数を表示させ
る。1タイム・スライス分処理した後は、普通電役処理
タスク1eに移行し、普通電役始動口入賞保留メモリー
4に格納されたデータを1個減算して普通電役入賞口1
0を開口させると共に表示器11にその旨表示させる。
1タイム・スライス分処理した後は、効果音タスク1i
に移行し、該タスク1iも同様に、パチンコゲームメイ
ンタスク1fの出力に応じてスピーカー18から音を出
力させる。1タイム・スライス分処理した後は、表示器
タスク1hに移行し、パチンコゲームメインタスク1f
の出力に応じて図柄表示を行い、大当たり、小当たり、
はずれの表示を行わせ1タイム・スライス分処理した後
は、ランプ表示タスク1gに移行し、パチンコゲームメ
インタスク1fの出力に応じてランプ表示を行わせる。
1タイム・スライス分処理した後は、外部通信タスク1
jに移行し、パチンコゲームメインタスク1fの出力デ
ータを通信デバイス15に格納すると共にホールコンピ
ュータ19からの要請等により通信デバイス15に格納
した各種情報を出力させる。また外部通信タスク1j
は、プログラムの検査機能も有し、セキュリティチェッ
ク回路28を介してROM32に格納されたプログラム
が正規のものか否かをセキュリティチェックを行い、そ
の結果を通信デバイス15を介して送信可能状態とす
る。1タイム・スライス分処理した後は、検査タスク1
kに移行し該タスクではチップに検査装置20が接続さ
れ、検査装置20から任意のタスクの任意の場所が入力
されることにより指定が行われ、プログラムが作動し検
査対象のタスクのプログラムの動きやメモリーの内容等
が検査装置20に出力される。そして一通りの各タスク
(1a〜1k)の実行処理が1サイクル終了した後は、
2サイクル目に移行し再び第一種始動口入賞検出タスク
1aが実行され、順次1タイム・スライス分だけの処理
が行われ、マルチタスクプログラムとして機能すること
になる。That is, the first-class starting opening winning detection task 1a
It is detected in the execution processing of whether or not the first-type start opening has been won. When the first-type start opening has been won, it is output to the first-type start opening winning holding memory 3 via the CPU 30. When prize information is input to the first-type start-up prize holding memory 3, one prize is added from the memory 3 and output to the pachinko game main task 1f. After processing for one time slice, the first-class start-up prize holding display task 1
Then, the number of winnings stored in the winning holding memory 3 is counted, and the number of holdings is displayed on the winning holding display 7 via the CPU 30. After processing for one time slice, it shifts to the pachinko game main task 1f,
In the task, after subtracting the number of winnings stored in the first-class starting opening winning holding memory 3, a lottery or a small hit or a lottery is executed within a predetermined probability range,
The opening time of the first-type winning opening 8 is controlled via the CPU 30 according to the big hit and the small hit, and is output to the lamp display task 1g, the display task 1h, the sound effect task 1i, and the external communication task 1j. After the processing for one time slice, the process proceeds to the normal electric winning opening opening prize detection task 1c, in which the input information of the ball sensor 6 is detected to determine whether or not the normal electric winning opening is won, and the winning is detected. CPU 30
A process is performed to add one to the regular electric machine start opening prize holding memory 4 via. After processing one time slice,
The process shifts to the normal electric winning opening opening prize holding display task 1d, in which the number of holdings is displayed on the prize holding display 9 based on the data stored in the normal electric opening opening winning prize memory 4. After the processing for one time slice, the process proceeds to the normal electric winning process task 1e, in which the data stored in the normal electric winning opening prize holding memory 4 is subtracted by one and the normal electric winning prize opening 1 is subtracted.
0 is opened and the display 11 is displayed to that effect.
After processing for one time slice, the sound effect task 1i
The task 1i also causes the speaker 18 to output sound according to the output of the pachinko game main task 1f. After processing for one time slice, the process proceeds to the display task 1h, and the pachinko game main task 1f
The pattern is displayed according to the output of the big hit, small hit,
After the display of the loss and the processing for one time slice, the process proceeds to the lamp display task 1g, and the lamp display is performed according to the output of the pachinko game main task 1f.
After processing for one time slice, external communication task 1
The process proceeds to j, where the output data of the pachinko game main task 1f is stored in the communication device 15, and various information stored in the communication device 15 is output at the request of the hall computer 19 or the like. External communication task 1j
Also has a program checking function, performs a security check on the program stored in the ROM 32 via the security check circuit 28 to determine whether or not the program is legitimate, and makes the result transmittable via the communication device 15. . After processing for one time slice, inspection task 1
In step k, the inspection device 20 is connected to the chip, the designation is performed by inputting an arbitrary location of an arbitrary task from the inspection device 20, the program is activated, and the program operates for the task to be inspected. And the contents of the memory are output to the inspection device 20. After one cycle of the execution process of each task (1a to 1k) is completed,
In the second cycle, the first-class start-up winning detection task 1a is executed again, and the processing for one time slice is sequentially performed to function as a multitask program.
【0014】又1タイム・スライス分の時間内で実行処
理の終わらないタスクについては、1サイクルのタスク
の処理が終了した後に次に当該タスクに割当てられた1
タイム・スライス時間に続きの処理を行うことになる。
尚、本実施例では、タスクの実行処理を1a,1b,1
f,1c,1d,1e,1i,1h,1g,1j,1
k,1aの順に行うもので説明したがこれに限定される
ものではなく、マルチタスクで並列処理するのであるか
らその順序はどのように変更しても差し支えない。さら
にまた各制御タスクを説明の為に1a→1b→1f→1
c→、…、→1kの順に多重処理するもので構成したが
これに限定されるものではなく、プログラムの内容次第
によっては優先順位を変更したり、プログラムをもっと
細かく分割したり、大きくなるように統合したもので構
成しても良い。For a task whose execution processing is not completed within the time of one time slice, one task assigned to the next task after the processing of one cycle of the task is completed.
Processing subsequent to the time slice time is performed.
In this embodiment, the task execution processing is performed by 1a, 1b, 1
f, 1c, 1d, 1e, 1i, 1h, 1g, 1j, 1
Although the description has been given of the case where the processing is performed in the order of k and 1a, the present invention is not limited to this. Since the parallel processing is performed by multitasking, the order may be changed in any manner. Furthermore, each control task is described as 1a → 1b → 1f → 1
The configuration is such that multiplex processing is performed in the order of c →,... → 1k, but the present invention is not limited to this. Depending on the contents of the program, the priority may be changed, the program may be divided more finely, or the program may be enlarged. Alternatively, it may be configured by integrating them.
【0015】また本実施例では多重処理によりプログラ
ムの実行処理を1タイム・スライスづつで移行するよう
に構成したが、この1タイム・スライスの時間はプログ
ラムの内容に基づき適宜決定すれば良く、遊技機のよう
なプログラムの場合はステップ数が通常のプログラムに
比較して少なく、CPU30を32ビットのもので構成
した場合にはクロック周波数が高いので、2msec.単位
以下で多重処理しても差し支えない。尚本実施例では、
各タスクを1タイム・スライスで実行処理するもので構
成したがこれに限定されるものではなく、1事象単位で
処理するように構成しても良い。In this embodiment, the execution of the program is shifted by one time slice by multiplex processing. However, the time of one time slice may be determined as appropriate based on the contents of the program. In the case of a program such as a machine, the number of steps is smaller than that of a normal program, and in the case where the CPU 30 is formed of 32 bits, the clock frequency is high. . In this embodiment,
Each task is configured to be executed in one time slice. However, the present invention is not limited to this. The task may be configured to be processed in units of one event.
【0016】尚、本実施例にかかるチップでは、各機器
の制御プログラムがROM1に割り当てられた領域に各
タスク毎に格納されているため、開発機器を検査する第
三者試験機関は、チップの全てのタスクについて検査す
る必要がなく、各タスク毎にプログラムの内容を検証す
れば良い。また、本実施例ではパチンコ遊技機の場合に
ついて説明したが、管理プログラム用メモリーに格納さ
れる管理用タスクである外部通信タスク及び検査タスク
を除いた、他の制御タスク(ユーザープログラム実行用
メモリー32に格納)をパチスロ等の遊技機の制御タス
クに置き換えればパチスロ専用の遊技機として使用でき
ることはいうまでもない。In the chip according to the present embodiment, since a control program for each device is stored in an area allocated to the ROM 1 for each task, a third-party testing organization that inspects the development device requires a chip testing program. It is not necessary to check all tasks, and the contents of the program may be verified for each task. In this embodiment, the case of the pachinko gaming machine has been described. However, other control tasks (the user program execution memory 32) except for the external communication task and the inspection task which are management tasks stored in the management program memory are described. ) Can be used as a gaming machine dedicated to a pachislot if the task is replaced with a control task for a gaming machine such as a pachislot.
【0017】[0017]
【効果】以上述べたように本発明にかかる遊技機専用チ
ップでは、タスク制御することにより多重処理可能に各
タスク毎にROM内に書き込まれ、メモリー制御するこ
とにより各タスクが他のタスクに作用できないような構
成となっていることから、プログラムが実行順序変数を
与えない方式で各タスクを処理することが可能である。
その結果開発業者は一連のプログラムとして制御プログ
ラムを作成することが可能であると共に第三者検査機関
は各タスクが独立しているので、プログラムの検査が容
易なものとなる。さらに外部通信タスク及び検査タスク
により遊技機の制御内容(大当たり、はずれなど)の各
事象の発生数等を把握することが可能であることから、
不正操作を施すことが実質的に不可能なものとなる。As described above, in the gaming machine dedicated chip according to the present invention, each task is written in the ROM so that multiple processing can be performed by performing task control, and each task acts on another task by performing memory control. Since the configuration is such that the program cannot be executed, it is possible for the program to process each task in a manner that does not give an execution order variable.
As a result, it is possible for the developer to create the control program as a series of programs, and for the third party inspection organization, since each task is independent, the inspection of the program becomes easy. Furthermore, since the external communication task and the inspection task make it possible to grasp the number of occurrences of each event of the control contents of the gaming machine (big hits, misses, etc.),
It becomes virtually impossible to perform unauthorized operations.
【図面の簡単な説明】[Brief description of the drawings]
【図1】 本発明にかかるチップの実施例を示すブロッ
ク図である。FIG. 1 is a block diagram showing an embodiment of a chip according to the present invention.
【図2】 本発明にかかるチップのROMに格納された
制御プログラムと各機器との関連を示すブロックフロー
チャートである。FIG. 2 is a block flowchart showing the relationship between a control program stored in a ROM of a chip according to the present invention and each device.
【図3】 本発明にかかるチップのROMに格納された
各プログラムと処理との関係を示す概念図である。FIG. 3 is a conceptual diagram showing a relationship between each program stored in a ROM of a chip according to the present invention and processing.
【図4】 本発明にかかるチップにおけるROM格納プ
ログラムの管理状況を示すブロック図である。FIG. 4 is a block diagram showing a management state of a ROM storage program in a chip according to the present invention.
【符号の説明】 1 ROM 1a 第一種始動口入賞保留表示タスク 1b 第一種始動口入賞検出タスク 1c 普通電役始動口入賞検出タスク 1d 普通電役始動口入賞保留表示タスク 1e 普通電役処理タスク 1f パチンコゲームメインタスク 1g ランプ表示タスク 1h 表示器タスク 1i 効果音タスク 1j 外部通信タスク 1k 検査タスク 3 第一種始動口入賞保留メモリー 4 普通電役始動口入賞保留メモリー 5,5’ 玉センサー 6 大当たり情報メモリー 7,9 入賞保留表示器 8 第一種入賞口 10 普通電役入賞口 11 表示器 12 ランプ表示デバイス 13,17 図柄表示デバイス 14 音源デバイス 15 通信デバイス 16 ランプ表示器 18 スピーカー 19 ホールコンピュータ 20 検査装置 22 クロック発生回路 24 メモリー管理回路 26 ユーザータスク作業用メモリー(RAM) 28 セキュリティ回路 30 中央処理装置(CPU) 32 ユーザープログラム実行用メモリー(EE
PROM) 34 遊技機タスク管理プログラム用メモリー
(ROM) 36 管理プログラム用メモリー(ROM) 38 遊技機タスク実行管理用メモリー(RA
M) 40 タスク間共有メモリー(RAM) 42 外部通信回路 44 検査回路[Description of Signs] 1 ROM 1a First-Class Startup Winning Hold Display Task 1b First-Class Startup Winning Detection Task 1c Normal Electric Startup Winning Detection Task 1d Normal Electric Startup Winning Hold Display Task 1e Normal Electric Processing Task 1f Pachinko game main task 1g Lamp display task 1h Display task 1i Sound effect task 1j External communication task 1k Inspection task 3 First-class start-up prize-holding memory 4 Normal electric start-up prize-holding memory 5,5 'Ball sensor 6 Jackpot information memory 7,9 prize holding display 8 first-class prize opening 10 normal electric prize winning opening 11 display 12 lamp display device 13,17 symbol display device 14 sound source device 15 communication device 16 lamp display 18 speaker 19 hole computer Reference Signs List 20 inspection device 22 clock generation circuit 24 memory -Management circuit 26 User task work memory (RAM) 28 Security circuit 30 Central processing unit (CPU) 32 User program execution memory (EE)
PROM) 34 Game machine task management program memory (ROM) 36 Management program memory (ROM) 38 Game machine task execution management memory (RA)
M) 40 Shared memory (RAM) between tasks 42 External communication circuit 44 Inspection circuit
Claims (2)
U)30と、遊技機のプログラムの各制御タスクを格納
するユーザープログラム実行用メモリー(ROM)32
と、管理用タスクを格納する管理プログラム用メモリー
(ROM)36と、前記両ROM32,36の記憶領域
をタスク毎に多重処理可能に割当て管理する遊技機タス
ク管理プログラム用メモリー34と、前記遊技機の各制
御タスクが他の領域のタスクに対して干渉しないように
制御管理を行うメモリー管理回路24とからなり、 前記管理用タスクが、他の遊技機制御タスクの出力情報
及び遊技機制御用チップ又は遊技機が正規のものか否か
を検査しその結果を外部へ通信するための外部通信タス
クと、遊技機のプログラムの内容を検査する検査タスク
とで構成され、 前記ROMに格納された各タスクを遊技機タスク管理プ
ログラム用メモリー34でタスク制御しながら順次実行
処理してCPUが遊技機を制御するように構成したこと
を特徴とするマルチタスクが可能な遊技機制御用チッ
プ。1. A central processing unit (CP) capable of controlling tasks.
U) 30, a user program execution memory (ROM) 32 for storing each control task of the game machine program
A management program memory (ROM) 36 for storing management tasks; a gaming machine task management program memory 34 for allocating and managing the storage areas of the ROMs 32 and 36 so that they can be processed in a multiplexed manner for each task; And a memory management circuit 24 that performs control management so that each control task does not interfere with tasks in other areas. The management task is the output information of another gaming machine control task and the gaming machine control chip or An external communication task for inspecting whether the gaming machine is genuine and communicating the result to the outside, and an inspection task for inspecting the contents of the program of the gaming machine, each task stored in the ROM Are sequentially executed while performing task control in the gaming machine task management program memory 34 so that the CPU controls the gaming machine. Multitasking capable gaming machine control chip to.
水準言語にて記載できるように構成したことを特徴とす
る請求項1記載のマルチタスクが可能な遊技機制御用チ
ップ。2. The gaming machine control chip according to claim 1, wherein said program stored in said ROM is written in a high-level language.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8235638A JPH11119990A (en) | 1996-09-05 | 1996-09-05 | Chip for game machine control capable of multitask |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8235638A JPH11119990A (en) | 1996-09-05 | 1996-09-05 | Chip for game machine control capable of multitask |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11119990A true JPH11119990A (en) | 1999-04-30 |
Family
ID=16988995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8235638A Pending JPH11119990A (en) | 1996-09-05 | 1996-09-05 | Chip for game machine control capable of multitask |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11119990A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010201203A (en) * | 2001-05-09 | 2010-09-16 | Daiichi Shokai Co Ltd | Game machine |
JP2011245353A (en) * | 2011-09-14 | 2011-12-08 | Daito Giken:Kk | Game machine |
JP2012091050A (en) * | 2012-02-15 | 2012-05-17 | Daito Giken:Kk | Game machine |
JP2021145927A (en) * | 2020-03-19 | 2021-09-27 | サミー株式会社 | Game machine |
-
1996
- 1996-09-05 JP JP8235638A patent/JPH11119990A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010201203A (en) * | 2001-05-09 | 2010-09-16 | Daiichi Shokai Co Ltd | Game machine |
JP2011245353A (en) * | 2011-09-14 | 2011-12-08 | Daito Giken:Kk | Game machine |
JP2012091050A (en) * | 2012-02-15 | 2012-05-17 | Daito Giken:Kk | Game machine |
JP2021145927A (en) * | 2020-03-19 | 2021-09-27 | サミー株式会社 | Game machine |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10089834B2 (en) | Method for generating alternative gaming device outputs | |
US8939834B2 (en) | Software verification and authentication | |
JP5618050B2 (en) | Game machine | |
EP1486922A2 (en) | Gaming machine having hardware-accelerated software authentication | |
EP1788508A2 (en) | Gaming machine having reduced-read software authentication | |
EP1496419A1 (en) | Gaming machine having targeted run-time software authentication | |
JP4885473B2 (en) | GAME MACHINE, GAME INFORMATION AUTHENTICATION CAPTURE DEVICE, AND GAME INFORMATION CAPTURE DEVICE | |
JP2011182840A (en) | Game machine | |
JPH11119990A (en) | Chip for game machine control capable of multitask | |
JP2000167215A (en) | Game machine | |
JP2007020807A (en) | Game control device | |
JP2630680B2 (en) | Gaming machine | |
JPH11128494A (en) | Pachinko machine | |
JP2000167207A (en) | Electronic game machine | |
JP2001145767A (en) | Game machine | |
JP4943665B2 (en) | GAME MACHINE, GAME INFORMATION AUTHENTICATION CAPTURE DEVICE, AND GAME INFORMATION CAPTURE DEVICE | |
JP2001224811A (en) | Game control board | |
JP2000126427A (en) | Device and method of calculation for game | |
JP3462568B2 (en) | Microcomputer chip for gaming machine control | |
JP6026030B2 (en) | Game machine | |
JPH09262358A (en) | Game machine rom inspection system | |
JPH04282177A (en) | Microcomputer for game machine control | |
JP2020010768A (en) | Chip for game machine control | |
JP6026029B2 (en) | Game machine | |
JP4937525B2 (en) | GAME MACHINE, GAME INFORMATION AUTHENTICATION CAPTURE DEVICE, AND GAME INFORMATION CAPTURE DEVICE |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070219 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070327 |