JPH11118875A - Burn-in board and burn-in method using the same - Google Patents
Burn-in board and burn-in method using the sameInfo
- Publication number
- JPH11118875A JPH11118875A JP9280162A JP28016297A JPH11118875A JP H11118875 A JPH11118875 A JP H11118875A JP 9280162 A JP9280162 A JP 9280162A JP 28016297 A JP28016297 A JP 28016297A JP H11118875 A JPH11118875 A JP H11118875A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- burn
- substrate
- positioning groove
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は半導体装置のバーン
イン技術に利用して特に有効な技術に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique which is particularly effective when applied to a burn-in technique for a semiconductor device.
【0002】[0002]
【従来の技術】半導体装置は例えばSiウエハに多数個
形成され、これを切断・成形して分離された半導体チッ
プをパッケージングした後、電気的負荷を加えて製造プ
ロセス上の欠陥を完全不良化にするためにバーンイン試
験が行われている。2. Description of the Related Art A large number of semiconductor devices are formed, for example, on a Si wafer, and after cutting and molding to package separated semiconductor chips, an electrical load is applied to completely eliminate defects in the manufacturing process. A burn-in test has been conducted to make this possible.
【0003】一般にバーンイン試験は、バーンイン基板
上に設けられた複数個のソケットそれぞれに半導体装置
を搭載し、前記バーンイン基板上のソケットに搭載され
た半導体装置に対し、一定の高温下で規格電圧の1.2倍
程度の電圧を印加することによって加速的に電気的に負
荷を加え、製造プロセス上の欠陥を完全不良化されてい
る。Generally, in a burn-in test, a semiconductor device is mounted on each of a plurality of sockets provided on a burn-in board, and the semiconductor device mounted on the socket on the burn-in board is subjected to a specified voltage at a constant high temperature. By applying a voltage of about 1.2 times, an electrical load is accelerated and a defect in the manufacturing process is completely defective.
【0004】しかし、このようなバーンイン基板では、
ソケットが製品或いは品種毎に対応して形成されてお
り、バーンイン基板の品種別の共用化は難しいものであ
った。しかもバーンイン基板の製造コストにおける約7
〜8割程度がソケットのコストであり、バーンイン基板
に対して前記ソケットは非常に高価なものであった。However, in such a burn-in substrate,
Sockets are formed for each product or product type, and it is difficult to share burn-in boards by product type. Moreover, about 7% of the manufacturing cost of the burn-in substrate
Approximately 80% is the cost of the socket, and the socket is very expensive with respect to the burn-in board.
【0005】さらに、前記ソケットを用いたバーンイン
基板は一定の高温下で通常の1.2倍程度の電圧を長時間
加えており、バーンイン試験中に前記ソケットに搭載さ
れた半導体装置が自己発熱により壊れてしまい、この半
導体装置を搭載するソケットも溶けだし、ソケットの形
状が変形してしまう恐れもあった。このような前記ソケ
ット形状の変形に伴い、次の半導体装置を搭載する際に
前記変形したソケットへ良好に搭載できず、前記半導体
装置のリードを変形させてしまう問題も発生する。Further, a burn-in board using the socket is applied with a voltage of about 1.2 times the normal voltage for a long time at a constant high temperature, and the semiconductor device mounted on the socket is broken by self-heating during the burn-in test. As a result, the socket on which the semiconductor device is mounted also begins to melt, and the shape of the socket may be deformed. Along with such deformation of the socket shape, when the next semiconductor device is mounted, it cannot be satisfactorily mounted on the deformed socket, causing a problem that leads of the semiconductor device may be deformed.
【0006】また、ソケットを使用することなく、半導
体装置のバーンイン試験を行うことを目的としたバーン
イン技術については、例えば特開平3−146884号
公報に記載されている。その概要としては、半導体装置
の保持手段である凸部に吸引孔が設けられたバーンイン
基板を、排気手段を有するバーンイン装置へ接続するこ
とにより、前記凸部に搭載された半導体装置を真空吸着
することにより固定しバーンイン試験を行う技術であ
る。Further, a burn-in technique for performing a burn-in test of a semiconductor device without using a socket is described in, for example, Japanese Patent Application Laid-Open No. 3-146888. As an outline, a burn-in substrate provided with a suction hole in a convex portion serving as a holding device of a semiconductor device is connected to a burn-in device having an exhaust device to vacuum-suction the semiconductor device mounted on the convex portion. This is a technology that performs a burn-in test by fixing it.
【0007】[0007]
【発明が解決しようとする課題】しかしながら、上述し
たようなバーンイン技術においては、前記バーンイン基
板に設けられた吸引孔より前記半導体装置を吸引するた
めに、前記バーンイン基板を接続する前記バーンイン装
置への排気手段の追加或いは改良が必要となってしま
い、前記半導体装置の製造コストが高くなってしまう。However, in the above-described burn-in technique, in order to suck the semiconductor device from a suction hole provided in the burn-in substrate, the burn-in device for connecting the burn-in substrate is connected to the burn-in device. It is necessary to add or improve the exhaust means, and the manufacturing cost of the semiconductor device increases.
【0008】また、前記半導体装置の保持手段である凸
部に吸引孔が設けられたバーンイン基板においては、前
記バーンイン基板の凸部へ半導体装置を位置決め搭載し
た後に、前記バーンイン装置の排気手段で前記バーンイ
ン基板の凸部に形成された吸引孔から真空吸着すること
により前記バーンイン基板に搭載された半導体装置を固
定するものである。そのため前記バーンイン基板の凸部
へ位置決め搭載された半導体装置は固定されていず、前
記半導体装置の位置決め搭載されたバーンイン基板をバ
ーンイン装置まで搬送する際、或いは、前記バーンイン
基板をバーンイン装置の処理室へ載置する際等の振動に
より、前記バーンイン基板上に位置決め搭載された半導
体装置が移動してしまい、前記半導体装置のリードが変
形してしまう恐れもあった。In a burn-in substrate provided with a suction hole in a convex portion serving as a holding device of the semiconductor device, the semiconductor device is positioned and mounted on the convex portion of the burn-in substrate, and then the exhaust device of the burn-in device sets the semiconductor device to the position. The semiconductor device mounted on the burn-in substrate is fixed by vacuum suction from a suction hole formed in a protrusion of the burn-in substrate. Therefore, the semiconductor device positioned and mounted on the convex portion of the burn-in substrate is not fixed, and when the burn-in substrate positioned and mounted on the semiconductor device is transported to the burn-in device, or the burn-in substrate is transferred to the processing chamber of the burn-in device. The semiconductor device positioned and mounted on the burn-in substrate may move due to vibrations during mounting or the like, and the leads of the semiconductor device may be deformed.
【0009】そこで、本発明の目的は、上記問題点を解
決し、安価で良好に半導体装置のバーンイン試験を行う
ことができるバーンイン技術を提供するものである。SUMMARY OF THE INVENTION It is an object of the present invention to provide a burn-in technique which can solve the above-mentioned problems and can perform a burn-in test of a semiconductor device inexpensively and favorably.
【0010】尚、本発明の前記並びにそのほかの目的と
新規な特徴は、本明細書の記述及び添付図面から明らか
になるであろう。The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
【0011】[0011]
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。The following is a brief description of an outline of a typical invention among the inventions disclosed in the present application.
【0012】すなわち、複数の半導体装置を電気的に接
続し、該半導体装置に電気的負荷を加えるバーンイン技
術において、前記半導体装置を位置決めする位置決め溝
と、前記位置決め溝内に設けられ前記半導体装置と電気
的に接続される電極とからなる基板と、前記基板上に搭
載された前記半導体装置を押圧する押圧部と、前記押圧
部に沿って設けられた放熱孔とからなる押さえ蓋とを有
するバーンイン基板を用いる半導体装置のバーンイン技
術である。That is, in a burn-in technique for electrically connecting a plurality of semiconductor devices and applying an electric load to the semiconductor devices, a positioning groove for positioning the semiconductor device, and a semiconductor device provided in the positioning groove, A burn-in having a substrate composed of electrodes that are electrically connected, a pressing part configured to press the semiconductor device mounted on the substrate, and a holding lid including a heat radiation hole provided along the pressing part. This is a burn-in technique for a semiconductor device using a substrate.
【0013】前記位置決め溝が、前記半導体装置の角部
近傍の少なくとも4つの外部端子(リード)をガイドす
るように構成されるものである。The positioning groove is configured to guide at least four external terminals (leads) near a corner of the semiconductor device.
【0014】前記位置決め溝が、前記半導体装置のパッ
ケージをガイドするように構成されるものである。The positioning groove is configured to guide a package of the semiconductor device.
【0015】前記位置決め溝内に設けられた電極の表面
が、前記半導体装置の外部端子(リード)と多点接触す
るように構成されるものである。[0015] The surface of the electrode provided in the positioning groove is configured to make a multipoint contact with an external terminal (lead) of the semiconductor device.
【0016】前記電極が、前記基板の厚さ方向に導電性
を有する異方導電層(異方導電マット)を介して多点接
触されるものである。The electrodes are in multiple contact with each other via an anisotropic conductive layer (anisotropic conductive mat) having conductivity in the thickness direction of the substrate.
【0017】上述した手段によれば、前記半導体装置を
位置決めする位置決め溝と、前記位置決め溝内に設けら
れ前記半導体装置と電気的に接続される電極とからなる
基板と、前記基板上に搭載された前記半導体装置を押圧
する押圧部と、前記押圧部に沿って設けられた放熱孔と
からなる押さえ蓋とを有するバーンイン基板を用いるこ
とにより、ソケットを使用せずに、前記バーンイン基板
の位置決め溝の所定位置に前記半導体装置を位置決めし
た状態で前記押さえ蓋の押圧部により押圧され、前記半
導体装置を前記バーンイン基板の位置決め溝の電極と確
実に電気的に接続させると共に所定位置に固定すること
ができる。さらにソケットを使用しないバーンイン基板
を用いることにより製造コストを安価にすることができ
る。According to the above-described means, a substrate including a positioning groove for positioning the semiconductor device, an electrode provided in the positioning groove and electrically connected to the semiconductor device, and a substrate mounted on the substrate By using a burn-in board having a pressing portion for pressing the semiconductor device, and a holding lid including a heat radiating hole provided along the pressing portion, a positioning groove of the burn-in board can be used without using a socket. When the semiconductor device is positioned at the predetermined position, the semiconductor device is pressed by the pressing portion of the holding lid, and the semiconductor device is securely electrically connected to the electrode of the positioning groove of the burn-in substrate and fixed at the predetermined position. it can. Further, by using a burn-in board that does not use a socket, the manufacturing cost can be reduced.
【0018】また前記位置決め溝を前記半導体装置の角
部近傍の少なくとも4つの外部端子をガイドするように
構成、或いは前記半導体装置のパッケージをガイドする
ように構成することにより、リード間隔の狭い前記半導
体装置に対しても良好に位置決めすることができる。The positioning groove may be configured to guide at least four external terminals near a corner of the semiconductor device, or may be configured to guide a package of the semiconductor device. It can be positioned well with respect to the device.
【0019】また前記位置決め溝内に設けられた電極の
表面を前記半導体装置の外部端子と多点接触するように
構成することにより、前記バーンイン基板の前記電極表
面の磨耗を低減することができ、前記バーンイン基板の
長寿命化を図ることができる。さらに前記電極の表面を
前記基板の厚さ方向に導電性を有する異方導電層を介し
て多点接触するように構成したことにより、前記異方導
電層が前記半導体装置の高さのバラツキを吸収すること
ができ、前記半導体装置と前記電極とを良好に接触させ
ることができる。Further, by configuring the surface of the electrode provided in the positioning groove so as to make multipoint contact with the external terminal of the semiconductor device, it is possible to reduce wear of the electrode surface of the burn-in substrate, The life of the burn-in substrate can be extended. Furthermore, the surface of the electrode is configured to make multipoint contact via an anisotropic conductive layer having conductivity in the thickness direction of the substrate, so that the anisotropic conductive layer reduces the variation in height of the semiconductor device. The semiconductor device and the electrode can be favorably brought into contact with each other.
【0020】[0020]
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を詳細に説明する。尚、発明の実施形態を説明す
るための全図において、同一機能を有するものは同一記
号を付けその繰り返しの説明は省略する。Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for describing the embodiments of the present invention, components having the same functions are denoted by the same reference symbols, and their repeated description is omitted.
【0021】(実施形態1)本実施形態では、例えばS
OP(Small Outline Package)構造の半導体装置のバ
ーンイン技術に適用した場合について以下説明する。(Embodiment 1) In this embodiment, for example, S
A case where the present invention is applied to a burn-in technique for a semiconductor device having an OP (Small Outline Package) structure will be described below.
【0022】本実施形態であるバーンイン技術の被処理
物である半導体装置22は、図14に示すように外観的
には略四角形で樹脂からなるパッケージ23と、前記パ
ッケージ23の対向する2辺から突出する複数のリード
24から構成されている。そして前記リード24は前記
パッケージ23の内外に延在すると共に、ガルウイング
型に成形されている。前記パッケージ23の内部には図
示しないタブが配置されており、所定の回路が形成され
た図示しない半導体チップが固定されている。前記半導
体チップは前記パッケージ23内に延在するリードの先
端は導電性のワイヤを介して電気的に接続されている。
このように半導体装置に対して、一般に電気的負荷を加
えて製造プロセス上の欠陥を完全不良にするためにバー
ンイン試験が行われる。As shown in FIG. 14, a semiconductor device 22, which is an object to be processed by the burn-in technique according to the present embodiment, has a package 23 made of a resin having a substantially rectangular shape, and a package 23 made of two opposite sides of the package 23. It is composed of a plurality of protruding leads 24. The leads 24 extend into and out of the package 23 and are formed in a gull-wing type. A tab (not shown) is arranged inside the package 23, and a semiconductor chip (not shown) on which a predetermined circuit is formed is fixed. In the semiconductor chip, the ends of the leads extending into the package 23 are electrically connected via conductive wires.
As described above, a burn-in test is generally performed on a semiconductor device to apply an electrical load to make a defect in a manufacturing process completely defective.
【0023】次に、前記バーンイン試験に用いられる本
発明の一実施形態であるバーンイン基板について説明す
る。バーンイン基板1は図1に示すように略四角形の板
状に形成された基板2と前記基板2に対応した押さえ蓋
3と重ね合わせることにより基板2上に搭載された半導
体装置は固定し電気的負荷を加えるように構成されてい
る。前記基板2は図2及び図3に示すように、該基板2
の一面上にバーンイン試験の被処理物である半導体装置
22を位置決め搭載する位置決め溝4が記半導体装置2
2に対応した形状で設けられている。本実施形態では複
数の位置決め溝4が、前記半導体装置のリードそれぞれ
に対応して一体的に構成されており、そして前記一つの
半導体装置に対応し一体的に形成された複数の位置決め
溝4は、前記半導体装置22の各リード24をそれぞれ
ガイドするように構成される。尚、前記位置決め溝4の
深さ及び形状はバーンイン試験を行う前記半導体装置の
パッケージ外径等の条件により適宜選定される。また前
記位置決め溝4の内部にはそれぞれ電極5が埋め込まれ
ており、前記位置決め溝4に位置決め搭載された半導体
装置22のリード24と接触することにより電気的に接
続される。また前記電極5は前記基板2上の配線等を通
じて前記基板2の側部に設けられた電極端子部6へ電気
的に接続されており、後述するバーンイン装置により電
極端子部から前記基板2を通して前記半導体装置へ電気
的負荷を加えることができるように構成されている。こ
のように前記一つの半導体装置22に対応した一体的な
位置決め溝4は、一定の間隔を取りながら前記基板2上
に複数配列されている。また前記基板部2の例えば4つ
の角部近傍の所定位置には、前記押さえ蓋3を所定位置
へ位置決めするための凸部7が形成されている。Next, a burn-in substrate according to an embodiment of the present invention used in the burn-in test will be described. As shown in FIG. 1, the burn-in substrate 1 is overlapped with a substrate 2 formed in a substantially rectangular plate shape and a holding lid 3 corresponding to the substrate 2 so that the semiconductor device mounted on the substrate 2 is fixed and electrically connected. It is configured to apply a load. The substrate 2 is, as shown in FIGS.
A positioning groove 4 for positioning and mounting a semiconductor device 22 to be processed in a burn-in test is formed on one surface of the semiconductor device 2.
2 are provided. In the present embodiment, the plurality of positioning grooves 4 are integrally formed corresponding to each of the leads of the semiconductor device, and the plurality of positioning grooves 4 integrally formed corresponding to the one semiconductor device are , And is configured to guide each lead 24 of the semiconductor device 22. The depth and shape of the positioning groove 4 are appropriately selected depending on conditions such as the outer diameter of the package of the semiconductor device to be subjected to the burn-in test. Electrodes 5 are embedded in the positioning grooves 4, respectively, and are electrically connected to the leads 24 of the semiconductor device 22 positioned and mounted in the positioning grooves 4. The electrode 5 is electrically connected to an electrode terminal portion 6 provided on a side portion of the substrate 2 through a wiring or the like on the substrate 2. The semiconductor device is configured so that an electric load can be applied to the semiconductor device. In this way, a plurality of integrated positioning grooves 4 corresponding to the one semiconductor device 22 are arranged on the substrate 2 with a certain interval. At a predetermined position near, for example, four corners of the substrate portion 2, a convex portion 7 for positioning the holding lid 3 at a predetermined position is formed.
【0024】また前記押さえ蓋3は、図4及び図5に示
すように、前記基板2と重ね合わせた際に、前記基板2
上に位置決め搭載された半導体装置22を前記電極5に
押圧することにより固定するための押圧部8が形成され
ている。前記押圧部8は前記基板2に搭載される半導体
装置22の例えばパッケージ23表面を押圧するように
設けられている。尚、前記押圧部8は前記半導体装置2
2を電極5に押圧できればどのような材料を用いてもよ
く、例えば金属等の剛性材料、或いはゴム板等の弾性材
料等を用いてもよい。また前記押圧部8は前記半導体装
置22のリード24を押圧するように構成してもよい。
また前記押さえ蓋3には前記基板2に搭載される半導体
装置22に対応して、所定の大きさの放熱孔9が複数形
成されている。この放熱孔9により前記半導体装置のバ
ーンイン試験中に発生する熱を逃がすように構成してい
る。また前記押さえ蓋3の角部、つまりは前記基板2の
前記凸部に対応した位置に該凸部を係合する孔部10が
形成されており、前記押圧部8の位置等を正確に前記基
板2に対応させて重ね合わせることができる。そして前
記押さえ蓋3の側部にはロック機構11が設けられてお
り、前記基板2と前記押さえ蓋3を重ね合わせた状態を
保持するように構成している。As shown in FIGS. 4 and 5, when the holding lid 3 is overlapped with the substrate 2,
A pressing portion 8 is formed to press and fix the semiconductor device 22 positioned and mounted on the electrode 5. The pressing portion 8 is provided so as to press, for example, the surface of the package 23 of the semiconductor device 22 mounted on the substrate 2. In addition, the pressing portion 8 is connected to the semiconductor device 2.
Any material may be used as long as the material 2 can be pressed against the electrode 5, and for example, a rigid material such as a metal or an elastic material such as a rubber plate may be used. Further, the pressing portion 8 may be configured to press the lead 24 of the semiconductor device 22.
A plurality of heat radiating holes 9 having a predetermined size are formed in the holding lid 3 corresponding to the semiconductor device 22 mounted on the substrate 2. The heat radiating holes 9 release heat generated during the burn-in test of the semiconductor device. A hole 10 for engaging the convex portion is formed at a corner corresponding to the convex portion of the substrate 2, that is, at a position corresponding to the convex portion of the substrate 2. It can be superposed corresponding to the substrate 2. Further, a lock mechanism 11 is provided on a side portion of the holding lid 3, and is configured to hold a state where the substrate 2 and the holding lid 3 are overlapped.
【0025】次に本発明の一実施形態である半導体装置
のバーンイン方法について簡単に説明する。前述したよ
うに組立の完了した半導体装置22は、図6に示すよう
に、例えば自動詰め抜き機等を用いて前記バーンイン基
板1の基板2上に形成された位置決め溝4に搭載され
る。この時、前記基板2上に搭載された半導体装置22
は該半導体装置22のリード24をガイドされ所定の位
置に搭載される。そして前記基板2に搭載された半導体
装置22のリード24は前記位置決め溝4内に設けられ
た電極5に位置決め搭載される。このように所定個数の
半導体装置22の搭載された前記バーンイン基板1は、
前記基板2の凸部7と前記押さえ蓋3の孔部10を係合
した状態で重ね合わされる。この時、前記バーンイン基
板1に位置決め搭載された半導体装置22は図7に示す
ように前記押さえ蓋3の押圧部8により前記半導体装置
22のパッケージ23上面を押圧される。このように前
記半導体装置22は前記バーンイン基板1の位置決め溝
4の所定位置に位置決めされた状態で押圧部8により押
圧することにより、前記半導体装置22のリード24を
前記バーンイン基板1の位置決め溝4に設けられた電極
5と確実に電気的に接続させると共に固定することがで
きる。そして前記バーンイン基板1は前記押さえ蓋3の
前記ロック機構11により前記半導体装置を電気的に接
続した状態で保持される。このように前記半導体装置2
2の保持固定されたバーンイン基板1は後述するように
構成されたバーンイン装置12により電気的負荷が加え
られる。Next, a burn-in method for a semiconductor device according to an embodiment of the present invention will be briefly described. The semiconductor device 22 that has been assembled as described above is mounted in the positioning groove 4 formed on the substrate 2 of the burn-in substrate 1 by using, for example, an automatic stuffing machine, as shown in FIG. At this time, the semiconductor device 22 mounted on the substrate 2
Are mounted at predetermined positions by guiding the leads 24 of the semiconductor device 22. The leads 24 of the semiconductor device 22 mounted on the substrate 2 are positioned and mounted on the electrodes 5 provided in the positioning grooves 4. The burn-in board 1 on which the predetermined number of semiconductor devices 22 are mounted as described above,
The projections 7 of the substrate 2 and the holes 10 of the holding lid 3 are engaged with each other in a state of being engaged. At this time, the semiconductor device 22 positioned and mounted on the burn-in substrate 1 is pressed against the upper surface of the package 23 of the semiconductor device 22 by the pressing portion 8 of the holding lid 3 as shown in FIG. As described above, the semiconductor device 22 is pressed by the pressing portion 8 in a state where the semiconductor device 22 is positioned at the predetermined position of the positioning groove 4 of the burn-in substrate 1, so that the leads 24 of the semiconductor device 22 are positioned in the positioning groove 4 of the burn-in substrate 1. Can be reliably and electrically connected to the electrode 5 provided on the substrate. The burn-in substrate 1 is held by the lock mechanism 11 of the holding lid 3 in a state where the semiconductor device is electrically connected. Thus, the semiconductor device 2
An electrical load is applied to the burn-in board 1 held and fixed by a burn-in device 12 configured as described later.
【0026】このバーンイン基板1を処理するためのバ
ーンイン装置12は図8に示すように例えば箱状の基体
13、前記バーンイン基板1のバーンイン試験を行う処
理部14及び制御部15とから構成されている。前記処
理部14には前記バーンイン基板1の出し入れを行うた
めの出し入れ口16を有している。そして前記出し入れ
口16にはシャッター機構17が設けられており、前記
半導体装置のバーンイン試験の際に前記処理部14内を
高温状態等に維持することができる。また前記処理部1
4の内部には複数のガイドレール18が設けられてお
り、前記バーンイン基板1を処理部14の内部の所定位
置に複数保持するように構成している。さらに、前記処
理部14内の奥側には、前記バーンイン基板1のガイド
レール18に対応してそれぞれコネクタ19が設けられ
ており、前記処理部14のガイドレール18に保持され
たバーンイン基板1の電極端子部6が前記コネクタ19
に接続するように構成されている。As shown in FIG. 8, the burn-in apparatus 12 for processing the burn-in substrate 1 comprises, for example, a box-shaped base 13, a processing unit 14 for performing a burn-in test on the burn-in substrate 1, and a control unit 15. I have. The processing section 14 has an access port 16 through which the burn-in substrate 1 is inserted and removed. Further, a shutter mechanism 17 is provided at the entrance 16 so that the inside of the processing unit 14 can be maintained at a high temperature or the like during a burn-in test of the semiconductor device. The processing unit 1
A plurality of guide rails 18 are provided inside 4, and a plurality of the burn-in substrates 1 are held at predetermined positions inside the processing unit 14. Further, connectors 19 are respectively provided on the inner side of the processing unit 14 corresponding to the guide rails 18 of the burn-in board 1, and the burn-in board 1 held by the guide rails 18 of the processing unit 14 is provided. The electrode terminal 6 is connected to the connector 19
It is configured to be connected to.
【0027】そして、前記半導体装置22を搭載した前
記バーンイン基板1は前記バーンイン装置12の処理室
14に設けられた前記ガイドレール18に保持されると
共に、前記バーンイン基板1の電極端子部6は前記処理
室14の奥側に設けられた前記コネクタ19と接続され
る。同様に前記バーンイン基板1が複数個、前記処理室
14内のガイドレール18にセットされて、前記バーン
イン装置12のシャッター機構18により前記処理室1
4が密閉される。その後、前記バーンイン装置12によ
り処理室14内は高温、例えば120゜C程度に維持さ
れ、前記バーンイン基板1に搭載された半導体装置に
は、前記バーンイン基板1を介して通常の1.2倍程度の
電圧が付加され、その状態のまま12時間程度処理室内
に放置される。The burn-in board 1 on which the semiconductor device 22 is mounted is held by the guide rails 18 provided in the processing chamber 14 of the burn-in apparatus 12, and the electrode terminals 6 of the burn-in board 1 It is connected to the connector 19 provided on the back side of the processing chamber 14. Similarly, a plurality of the burn-in substrates 1 are set on a guide rail 18 in the processing chamber 14, and the processing chamber 1 is moved by a shutter mechanism 18 of the burn-in device 12.
4 is sealed. Thereafter, the inside of the processing chamber 14 is maintained at a high temperature, for example, about 120 ° C. by the burn-in device 12, and a voltage of about 1.2 times the normal voltage is applied to the semiconductor device mounted on the burn-in substrate 1 through the burn-in substrate 1. Is added, and is left in the processing chamber for about 12 hours in that state.
【0028】前記バーンイン試験の終了した前記バーン
イン基板1については前記半導体装置22の所定のテス
トが行われ、前記半導体装置が良品と不良品に判定され
る。そして前記バーンイン基板1は前記処理室14内か
ら取り出され、前記押さえ蓋3が基板2から取り外され
る。そして前記バーンイン基板1は自動詰め抜き機等に
よりバーンイン試験後の半導体装置22は収納治具に移
し替えられる。この前記バーンイン基板1から前記半導
体装置22を抜き取る際には前記バーンイン試験の結果
により前記良品の半導体装置と不良品の半導体装置とは
選別される。そして良品の半導体装置22はマーキング
等の処理を行われ、信頼性の高い半導体装置が形成され
る。A predetermined test of the semiconductor device 22 is performed on the burn-in substrate 1 on which the burn-in test has been completed, and the semiconductor device is determined to be a good product or a defective product. Then, the burn-in substrate 1 is taken out of the processing chamber 14, and the holding lid 3 is removed from the substrate 2. Then, the semiconductor device 22 after the burn-in test of the burn-in substrate 1 is transferred to a storage jig by an automatic stuffing machine or the like. When the semiconductor device 22 is extracted from the burn-in substrate 1, the non-defective semiconductor device and the defective semiconductor device are selected based on the result of the burn-in test. The non-defective semiconductor device 22 is subjected to processing such as marking, and a highly reliable semiconductor device is formed.
【0029】そのため、本実施形態ではソケットを使用
せずに基板2上に形成された位置決め溝4に半導体装置
を搭載し、前記半導体装置に対応した押圧部8を有する
押さえ蓋3により前記半導体装置を前記基板2に押さえ
つけるように構成したバーンイン基板1を用いたことに
より、前記バーンイン装置13への機構の追加或いは改
良等することなく、バーンイン基板1の製造コストを低
減させることができる。また前記押圧部8を有する前記
押さえ蓋3により前記バーンイン基板1に半導体装置が
確実に位置決め固定された状態で、前記バーンイン基板
1を搬送しているため、バーンイン基板の搬送に伴い発
生する半導体装置のリードの変形を防止できる。Therefore, in this embodiment, the semiconductor device is mounted in the positioning groove 4 formed on the substrate 2 without using a socket, and the semiconductor device is held by the holding lid 3 having a pressing portion 8 corresponding to the semiconductor device. Of the burn-in board 1 can be reduced by using the burn-in board 1 configured to be pressed against the board 2, without adding or improving a mechanism to the burn-in apparatus 13. Further, since the burn-in board 1 is transported in a state where the semiconductor device is securely positioned and fixed to the burn-in board 1 by the holding lid 3 having the pressing portion 8, the semiconductor device generated with the transport of the burn-in board Of the lead can be prevented.
【0030】さらに本実施形態であるバーンイン基板1
では、前記半導体装置のリード24と前記基板2の位置
決め溝4に形成された電極5とが面接触により接触され
ており、安定した接触が可能となる。Further, the burn-in substrate 1 according to the present embodiment
In this case, the leads 24 of the semiconductor device and the electrodes 5 formed in the positioning grooves 4 of the substrate 2 are in contact by surface contact, and stable contact is possible.
【0031】また、本実施形態ではソケットを使用しな
い構成のバーンイン基板1を用いたことにより、バーン
イン試験中の半導体装置の自己発熱等に起因するソケッ
ト形状の変形、及びソケット形状の変形に伴う半導体装
置のリードの変形等の発生を低減することができ、かつ
前記バーンイン基板への半導体装置の搭載間隔を詰める
ことができ、一つの前記バーンイン基板に搭載される半
導体装置の個数、つまりは同時測定個数を多くすること
ができる。In this embodiment, since the burn-in board 1 having no socket is used, the socket shape is deformed due to self-heating of the semiconductor device during the burn-in test, and the semiconductor accompanying the socket shape is deformed. It is possible to reduce the occurrence of deformation of the leads of the device, to shorten the mounting interval of the semiconductor device on the burn-in board, and to measure the number of semiconductor devices mounted on one burn-in board, that is, simultaneous measurement. The number can be increased.
【0032】(実施形態2)図9は本発明の他の実施形
態であるバーンイン基板1の要部を示す断面図である。(Embodiment 2) FIG. 9 is a sectional view showing a main part of a burn-in substrate 1 according to another embodiment of the present invention.
【0033】本発明の他の実施形態であるバーンイン基
板1では、前記半導体装置を位置決め搭載する位置決め
溝4内に設けられた電極5の表面を多点接触させるよう
に構成したものであり、例えば前記バーンイン基板1の
電極5表面に異方導電マット20を設ける。前記異方導
電マット20は例えばシリコーンゴムに金線を埋め込む
ように構成したものであり、前記基板の厚さ方向に導電
性を有している。尚、前記バーンイン基板1の電極5表
面をダイヤモンド粉等により多点接触、或いは前記バー
ンイン基板1の電極5の表面にACF(Anisotropic Co
nductive Film)等を用いて多点接触させるように構成
しても良い。In the burn-in substrate 1 according to another embodiment of the present invention, the surface of the electrode 5 provided in the positioning groove 4 for positioning and mounting the semiconductor device is configured to make a multipoint contact. An anisotropic conductive mat 20 is provided on the surface of the electrode 5 of the burn-in substrate 1. The anisotropic conductive mat 20 is configured such that gold wires are embedded in silicone rubber, for example, and has conductivity in the thickness direction of the substrate. The surface of the electrode 5 of the burn-in substrate 1 is multi-point contacted with diamond powder or the like, or an ACF (Anisotropic Co.)
For example, a multi-point contact may be made using an nductive film).
【0034】このように前記バーンイン基板1の電極5
表面を多点接触させるように構成することにより、前記
バーンイン基板1の電極5の磨耗が低減し、耐久性を向
上させることができる。さらには前記異方導電マット2
0により半導体装置22のリードの高さのばらつきをあ
る程度吸収し、前記バーンイン基板1の前記電極5と前
記半導体装置22のリード24とをさらに良好に電気的
に接触させることができる。As described above, the electrode 5 of the burn-in substrate 1
By configuring the surface to be in multipoint contact, the wear of the electrode 5 of the burn-in substrate 1 can be reduced, and the durability can be improved. Further, the anisotropic conductive mat 2
With 0, variations in the height of the leads of the semiconductor device 22 can be absorbed to some extent, and the electrodes 5 of the burn-in substrate 1 and the leads 24 of the semiconductor device 22 can be brought into better electrical contact.
【0035】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。例え
ば、本実施形態では前記バーンイン基板1の位置決め溝
4を、前記バーンイン基板1に搭載する半導体装置22
のリードをそれぞれガイドするように構成したが、図1
0(a)及び(b)に示すように前記半導体装置22の
少なくとも角部近傍の4つのリード24をガイドする位
置決め溝4を設け、かつ他のリード24を配置する溝2
1を設け、半導体装置をガイドするように構成しても良
い。また図11(a)及び(b)に示すように前記半導
体装置22のパッケージ23をガイドするように形成さ
れた位置決め溝4により前記半導体装置をガイドしても
良い。このように前記位置決め溝4を前記半導体装置2
2の角部近傍の少なくとも4つのリード24を、或いは
前記半導体装置22のパッケージ23をガイドするよう
に構成することにより、リード間隔の狭い前記半導体装
置に対しても良好に位置決めすることができる。Although the invention made by the inventor has been specifically described based on the embodiment, the invention is not limited to the above embodiment, and various modifications can be made without departing from the gist of the invention. Needless to say. For example, in this embodiment, the semiconductor device 22 mounted on the burn-in
Are configured to guide the leads of FIG.
0 (a) and (b), a positioning groove 4 for guiding at least four leads 24 near at least a corner of the semiconductor device 22 and a groove 2 for arranging other leads 24 are provided.
1 may be provided to guide the semiconductor device. Further, as shown in FIGS. 11A and 11B, the semiconductor device may be guided by a positioning groove 4 formed to guide the package 23 of the semiconductor device 22. As described above, the positioning groove 4 is connected to the semiconductor device 2.
By arranging at least four leads 24 in the vicinity of the second corner or the package 23 of the semiconductor device 22, the semiconductor device can be positioned well even with a narrow lead interval.
【0036】また前記バーンイン基板1の位置決め溝4
は前記バーンイン基板に搭載されるSOP構造の半導体
装置22のリード24それぞれに対応するように形成さ
れているが、図12に示すように前記バーンイン基板1
の位置決め溝4をリード24の延在方向に長く溝を形成
することにより、同ピン数で同様なリードピッチで有れ
ばSOP構造の半導体装置とSOJ(Small Outline J-
leaded Package)構造の半導体装置を一つのバーンイン
基板1で共用化することも可能である。さらに本実施形
態ではSOP構造の半導体装置に適用した場合のバーン
イン基板1について説明したが、例えばQFP(Quad F
lat Package)、BGA(Ball Grid Array)等の面実装
タイプの半導体装置で有れば種々適用可能である。The positioning groove 4 of the burn-in substrate 1
Are formed so as to correspond to the respective leads 24 of the semiconductor device 22 having the SOP structure mounted on the burn-in board. As shown in FIG.
By forming the positioning groove 4 long in the extending direction of the lead 24, the semiconductor device having the SOP structure and the SOJ (Small Outline J-
It is also possible to share a semiconductor device having a leaded package structure with one burn-in substrate 1. Further, in the present embodiment, the burn-in substrate 1 applied to the semiconductor device having the SOP structure has been described.
Various types of semiconductor devices can be applied as long as they are surface-mount type semiconductor devices such as a lat package) and a BGA (Ball Grid Array).
【0037】[0037]
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。The effects obtained by typical ones of the inventions disclosed in the present application will be briefly described as follows.
【0038】すなわち、前記半導体装置を位置決めする
位置決め溝と、前記位置決め溝内に設けられ前記半導体
装置と電気的に接続される電極とを備えた基板と、前記
基板上に搭載された前記半導体装置を押圧する押圧部
と、前記押圧部に沿って形成される放熱孔とからなる押
さえ蓋とを有するバーンイン基板を用いることにより、
ソケットを使用せずに、前記半導体装置を前記バーンイ
ン基板の電極と良好に接触させることができ、信頼性の
高いバーンイン試験を行うことができる。また前記バー
ンイン基板にソケットを用いていないため、前記バーン
イン基板の製造コストを低減することができ、前記半導
体装置の製造コストを低減することができる。That is, a substrate provided with a positioning groove for positioning the semiconductor device, an electrode provided in the positioning groove and electrically connected to the semiconductor device, and the semiconductor device mounted on the substrate. By using a burn-in substrate having a pressing portion that presses, and a holding lid made of a heat radiation hole formed along the pressing portion,
The semiconductor device can be brought into good contact with the electrodes of the burn-in substrate without using a socket, and a highly reliable burn-in test can be performed. Further, since no socket is used for the burn-in board, the manufacturing cost of the burn-in board can be reduced, and the manufacturing cost of the semiconductor device can be reduced.
【図面の簡単な説明】[Brief description of the drawings]
【図1】本発明の一実施形態である半導体装置のバーン
イン基板の全体構造を示す斜視図である。FIG. 1 is a perspective view showing an entire structure of a burn-in substrate of a semiconductor device according to an embodiment of the present invention.
【図2】本発明の一実施形態であるバーンイン基板を示
す概略平面図である。FIG. 2 is a schematic plan view showing a burn-in substrate according to one embodiment of the present invention.
【図3】本発明の一実施形態であるバーンイン基板の被
処理物である半導体装置の搭載部位を示す要部平面図で
ある。FIG. 3 is a plan view of a principal part showing a mounting portion of a semiconductor device which is an object to be processed on a burn-in substrate according to an embodiment of the present invention;
【図4】本発明の一実施形態であるバーンイン基板の押
さえ蓋を示す概略平面図である。FIG. 4 is a schematic plan view showing a cover for a burn-in substrate according to an embodiment of the present invention.
【図5】本発明の一実施形態であるバーンイン基板の半
導体装置の搭載部位と押さえ蓋との関係を示す要部断面
図である。FIG. 5 is a cross-sectional view of a main part showing a relationship between a mounting portion of the semiconductor device of the burn-in substrate according to the embodiment of the present invention and a holding lid;
【図6】本発明の一実施形態である前記バーンイン基板
と半導体装置との関係を示す平面図である。FIG. 6 is a plan view showing a relationship between the burn-in substrate and a semiconductor device according to one embodiment of the present invention.
【図7】本発明の一実施形態である前記バーンイン基板
と半導体装置との関係を示す断面図である。FIG. 7 is a cross-sectional view illustrating a relationship between the burn-in substrate and a semiconductor device according to an embodiment of the present invention.
【図8】本発明の一実施形態であるバーンイン基板の処
理を行うバーンイン装置の概略構成図である。FIG. 8 is a schematic configuration diagram of a burn-in apparatus for processing a burn-in substrate according to an embodiment of the present invention.
【図9】本発明の他の実施形態であるバーンイン基板を
示す断面図である。FIG. 9 is a sectional view showing a burn-in substrate according to another embodiment of the present invention.
【図10】本発明である半導体装置のバーンイン基板の
位置決め溝の他の形状を示す平面図である。FIG. 10 is a plan view showing another shape of the positioning groove of the burn-in substrate of the semiconductor device according to the present invention.
【図11】本発明である半導体装置のバーンイン基板の
位置決め溝の他の形状を示す平面図である。FIG. 11 is a plan view showing another shape of the positioning groove of the burn-in substrate of the semiconductor device according to the present invention.
【図12】本発明の一実施例であるバーンイン基板にS
OJ構造の半導体装置を搭載した断面図である。FIG. 12 shows a burn-in substrate according to an embodiment of the present invention,
It is sectional drawing in which the semiconductor device of OJ structure was mounted.
【図13】本発明であるバーンイン装置の被処理物であ
る半導体装置を示す斜視図である。FIG. 13 is a perspective view showing a semiconductor device which is an object to be processed by the burn-in device according to the present invention.
1…バーンイン基板、2…基板、3…押さえ蓋、4…位
置決め溝、5…電極、6…電極端子部、7…凸部、8…
押圧部、9…放熱孔、10…孔部、11…ロック機構、
12…バーンイン装置、13…基体、14…処理部、1
5…制御部、16…出し入れ口、17…シャッター機
構、18…ガイドレール、19…コネクタ、20…異方
導電マット(異方導電層)、21…溝、22…半導体装
置、23…パッケージ、24…リード(外部端子)。DESCRIPTION OF SYMBOLS 1 ... Burn-in board, 2 ... Board, 3 ... Holder lid, 4 ... Positioning groove, 5 ... Electrode, 6 ... Electrode terminal part, 7 ... Convex part, 8 ...
Pressing portion, 9: heat dissipation hole, 10: hole portion, 11: lock mechanism,
12 burn-in device, 13 substrate, 14 processing unit, 1
5: control unit, 16: doorway, 17: shutter mechanism, 18: guide rail, 19: connector, 20: anisotropic conductive mat (anisotropic conductive layer), 21: groove, 22: semiconductor device, 23: package, 24 Leads (external terminals).
Claims (6)
導体装置に電気的負荷を加えるバーンイン基板におい
て、前記半導体装置を位置決めする位置決め溝と、前記
位置決め溝内に設けられ前記半導体装置と電気的に接続
される電極とからなる基板と、前記基板上に搭載された
前記半導体装置を押圧する押圧部と、前記押圧部に沿っ
て設けられた放熱孔とからなる押さえ蓋とを有すること
を特徴とする半導体装置のバーンイン基板。A burn-in board for electrically connecting a plurality of semiconductor devices and applying an electrical load to the semiconductor devices, a positioning groove for positioning the semiconductor device, and a semiconductor device provided in the positioning groove. It has a substrate composed of electrodes that are electrically connected, a pressing portion that presses the semiconductor device mounted on the substrate, and a holding lid that includes a heat radiation hole provided along the pressing portion. A burn-in substrate for a semiconductor device, comprising:
近傍の少なくとも4つの外部端子をガイドするように構
成されていることを特徴とする請求項1記載の半導体装
置のバーンイン基板。2. The burn-in substrate for a semiconductor device according to claim 1, wherein the positioning groove is configured to guide at least four external terminals near a corner of the semiconductor device.
ケージをガイドするように構成されていることを特徴と
する請求項1記載の半導体装置のバーンイン基板。3. The burn-in board for a semiconductor device according to claim 1, wherein said positioning groove is configured to guide a package of said semiconductor device.
が、前記半導体装置の外部端子と多点接触するように構
成されていることを特徴とする請求項1記載の半導体装
置のバーンイン基板。4. The burn-in substrate for a semiconductor device according to claim 1, wherein the surface of the electrode provided in the positioning groove is configured to make a multipoint contact with an external terminal of the semiconductor device. .
を有する異方導電層を介して多点接触されることを特徴
とする請求項4記載の半導体装置のバーンイン基板。5. The burn-in substrate for a semiconductor device according to claim 4, wherein said electrodes are contacted at multiple points via an anisotropic conductive layer having conductivity in a thickness direction of said substrate.
導体装置に電気的負荷を加えるバーンイン方法におい
て、前記半導体装置を位置決めする位置決め溝と、前記
位置決め溝内に設けられ前記半導体装置と電気的に接続
される電極とからなる基板と、前記基板上に搭載された
前記半導体装置を押圧する押圧部と、前記押圧部に沿っ
て設けられた放熱孔とからなる押さえ蓋とを有するバー
ンイン基板を準備する工程と、前記バーンイン基板の前
記位置決め溝に半導体装置を搭載する工程と、前記位置
決め溝に搭載された半導体装置を前記押さえ蓋で前記基
板に保持固定する工程と、前記半導体装置を保持固定し
た前記バーンイン基板を介して該半導体装置に電気的負
荷を加える工程とを有することを特徴とする半導体装置
のバーンイン方法。6. A burn-in method for electrically connecting a plurality of semiconductor devices and applying an electrical load to the semiconductor devices, wherein a positioning groove for positioning the semiconductor device, and a semiconductor device provided in the positioning groove. A burn-in having a substrate composed of electrodes that are electrically connected, a pressing part configured to press the semiconductor device mounted on the substrate, and a holding lid including a heat radiation hole provided along the pressing part. Preparing a substrate, mounting a semiconductor device in the positioning groove of the burn-in substrate, holding and fixing the semiconductor device mounted in the positioning groove to the substrate with the holding lid, Applying an electrical load to the semiconductor device via the burn-in substrate held and fixed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9280162A JPH11118875A (en) | 1997-10-14 | 1997-10-14 | Burn-in board and burn-in method using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9280162A JPH11118875A (en) | 1997-10-14 | 1997-10-14 | Burn-in board and burn-in method using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11118875A true JPH11118875A (en) | 1999-04-30 |
Family
ID=17621184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9280162A Pending JPH11118875A (en) | 1997-10-14 | 1997-10-14 | Burn-in board and burn-in method using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11118875A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100408984B1 (en) * | 2000-07-10 | 2003-12-06 | 이국상 | Test board for burn-in test and PC base test |
JP2006126138A (en) * | 2004-11-01 | 2006-05-18 | Anritsu Corp | Test fixture |
US20100141287A1 (en) * | 2007-02-14 | 2010-06-10 | Eles Semiconductor Equipment S.P.A. | Test of electronic devices at package level using test boards without sockets |
US8314626B2 (en) | 2007-02-16 | 2012-11-20 | Eles Semiconductor Equipment S.P.A. | Testing integrated circuits on a wafer using a cartridge with pneumatic locking of the wafer on a probe card |
-
1997
- 1997-10-14 JP JP9280162A patent/JPH11118875A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100408984B1 (en) * | 2000-07-10 | 2003-12-06 | 이국상 | Test board for burn-in test and PC base test |
JP2006126138A (en) * | 2004-11-01 | 2006-05-18 | Anritsu Corp | Test fixture |
US20100141287A1 (en) * | 2007-02-14 | 2010-06-10 | Eles Semiconductor Equipment S.P.A. | Test of electronic devices at package level using test boards without sockets |
US8330482B2 (en) * | 2007-02-14 | 2012-12-11 | Eles Semiconductor Equipment S.P.A. | Test of electronic devices at package level using test boards without sockets |
US8314626B2 (en) | 2007-02-16 | 2012-11-20 | Eles Semiconductor Equipment S.P.A. | Testing integrated circuits on a wafer using a cartridge with pneumatic locking of the wafer on a probe card |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4766371A (en) | Test board for semiconductor packages | |
US5557212A (en) | Semiconductor test socket and contacts | |
US5705933A (en) | Resuable carrier for burn-in/testing on non packaged die | |
KR100270888B1 (en) | Apparatus for manufacturing known good die | |
JPH0550134B2 (en) | ||
TWI397690B (en) | Component for testing device for electronic component and testing method of the electronic component | |
WO1998007041A1 (en) | Semiconductor device testing apparatus | |
US5101324A (en) | Structure, method of, and apparatus for mounting semiconductor devices | |
US5729147A (en) | Housing for surface mountable device packages | |
JPH06112373A (en) | Socket | |
JPH11118875A (en) | Burn-in board and burn-in method using the same | |
JPH03120742A (en) | Ageing of semiconductor device, and device therefor | |
JPH1010191A (en) | Connector and method and equipment for testing semiconductor using connector | |
JP2819762B2 (en) | IC socket | |
KR100365008B1 (en) | Carrier Module for a Surface Mounting IC Components | |
GB2262384A (en) | Integrated circuit chip socket using elastomeric connectors | |
JPH03102848A (en) | Aging method of semiconductor device | |
JP2002181881A (en) | Instrument and method for measuring electronic circuit device | |
US6372526B1 (en) | Method of manufacturing semiconductor components | |
KR100220916B1 (en) | Socket for testing semiconductor chip | |
JP2006302632A (en) | Ic socket | |
KR100264907B1 (en) | Apparatus for testing semiconduc tor dice | |
JPH10150130A (en) | Semiconductor device socket | |
JP3172305B2 (en) | Method for manufacturing semiconductor device | |
JPH04162755A (en) | Ic socket |