JPH11112205A

JPH11112205A - 誘電体フィルタおよびフィルタ装置

Info

Publication number: JPH11112205A
Application number: JP26456397A
Authority: JP
Inventors: Shinji Isoyama; 伸治磯山; Katsuro Nakamata; 克朗中俣; Akira Imoto; 晃井本
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1997-09-29
Filing date: 1997-09-29
Publication date: 1999-04-23

Abstract

(57)【要約】【課題】共振線路間の電磁気的な結合を低減させ、小型
でデュアル化に対応可能な積層型誘電体フィルタおよび
フィルタ装置を提供する。【解決手段】誘電体層１〜６を複数積層してなり、少な
くとも一つの誘電体層１〜６上に複数の共振線路１３Ａ
〜１３Ｄを有する誘電体フィルタであって、共振線路１
３Ａ〜１３Ｄ間で、誘電体層１〜６の積層方向にシール
ド電極４１〜４３が形成されているものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、誘電体フィルタお
よびフィルタ装置に関し、特に、携帯通信用電話機等の
高周波回路無線部に組み込まれるフィルタやデュプレク
サ等に利用される積層型の誘電体フィルタおよび誘電体
フィルタを複数内蔵したフィルタ装置に関するものであ
る。

【０００２】

【従来の技術】携帯電話の小型化に伴い、電子部品の小
型化の要求は更に強くなっている。これに伴い、従来よ
り様々な積層型誘電体フィルタが考案されている。従来
の積層型誘電体フィルタの多くに複数の共振線路（スト
リップライン）を使用したものがあるが、それらの共振
線路間には電磁気的な結合が存在するため（それらの結
合を積極的に使用する場合を除く）、結合が特性に影響
を与えないよう、共振線路間の間隔を広げておく必要が
ある。

【０００３】また、携帯電話のデュアル化（例えば、９
００ＭＨｚ帯と１８００ＭＨｚ帯の両方を送受信可能）
に伴い、単純には受信用ＲＦフィルタが２つ、送信用Ｌ
ＰＦが２つ必要になる。

【０００４】

【発明が解決しようとする課題】しかしながら、共振線
路間の間隔を広げて複数の共振線路を形成した場合に
は、積層型誘電体フィルタおよびフィルタ装置が大型化
するという問題があった。

【０００５】また、今後、トリプル化、多システム化に
進むにつれ、フィルタの数は増加していくが、携帯電話
のサイズの大型化は許されず、更なる小型化が要求され
ている。そのため、共振線路間およびフィルタ間の結合
を低減させ、デュアル化に対応可能な積層型誘電体フィ
ルタが必要になってくる。

【０００６】

【課題を解決するための手段】本発明の誘電体フィルタ
は、誘電体層を複数積層してなり、少なくとも一つの前
記誘電体層上に複数の共振線路が形成された誘電体フィ
ルタであって、前記共振線路間で、前記誘電体層の積層
方向にシールド電極が形成されているものである。

【０００７】また、少なくとも第１乃至第５誘電体層を
順次積層してなり、第１誘電体層上および第５誘電体層
上にアース電極をそれぞれ形成し、第２誘電体層上に複
数の共振線路を略平行に形成し、第３誘電体層上に入出
力電極を形成し、第４誘電体層上に複数の容量形成電極
を形成してなるとともに、前記第２誘電体層上の共振線
路と前記第４誘電体層上の容量形成電極をビアホール導
体によりそれぞれ接続し、さらに、前記共振線路間で、
前記第２誘電体層および前記第３誘電体層に積層方向に
シールド電極が形成され、該シールド電極の一端が前記
第１誘電体層上のアース電極に接続されているものであ
る。

【０００８】本発明のフィルタ装置は、誘電体層を複数
積層してなる基板に複数の誘電体フィルタを内蔵してな
り、これらの誘電体フィルタのうち少なくとも一つが請
求項１または２記載の誘電体フィルタとされ、かつ、前
記誘電体フィルタ間で、前記誘電体層の積層方向にシー
ルド電極が形成されているものである。

【０００９】

【作用】本発明の誘電体フィルタでは、複数の共振線路
（ストリップライン、マイクロストリップライン）間
に、誘電体層の積層方向にシールド電極を形成したの
で、共振線路の間隔を狭くすることができ、それによ
り、小型化が可能になる。また、共振線路間のシールド
電極の大きさや形状等を制御することにより、シールド
電極の両側に形成された一対の共振線路の電磁気的な結
合状態を制御することができ、種々のフィルタ特性を得
ることができる。

【００１０】また、本発明のフィルタ装置では、フィル
タの間に誘電体層の積層方向にシールド電極を形成した
ので、フィルタ間の間隔を狭くすることができ、小型化
を促進することができる。

【００１１】

【発明の実施の形態】

形態１以下に、積層方向に形成してなるシールド電極を有する
積層型誘電体フィルタの実施例を示す。

【００１２】図１は本発明の積層型誘電体フィルタ（以
下、フィルタという場合もある）の模式的展開図、図２
はフィルタの外観を示すもので内部構成を省略した外観
斜視図、図３はフィルタの断面図、図４はフィルタの等
価回路図である。

【００１３】図１において、符号１〜６は第１〜第６誘
電体層である。また、符号１１、１２はそれぞれ第１誘
電体層１、第５誘電体層５の表面に形成されたアース電
極で、符号１３Ａ〜１３Ｄは第２誘電体層２の表面に形
成された４つの共振線路である。

【００１４】また、符号１４Ａ〜１４Ｄは第４誘電体層
４の表面に形成された４つの容量形成電極で、それぞれ
共振線路１３Ａ〜１３Ｄとビアホール３１〜３４によっ
て接続されている。これらの容量形成電極１４Ａ〜１４
Ｄと第５誘電体層５のアース電極１２の間で共振容量が
形成されている。これらアース電極１１、１２と共振線
路１３Ａ〜１３Ｄと、容量形成電極１４Ａ〜１４Ｄと、
ビアホール３１〜３４で、４段の１／４波長ストリップ
ライン型共振器を構成している。

【００１５】また、符号１５Ａ、１５Ｂは第３誘電体層
３の表面に形成された入出力電極であり、主に容量形成
電極１４Ａ、１４Ｄと対向することで入出力容量を形成
している。符号１６Ａ、１６Ｂ、１６Ｃは、入出力電極
１５Ａ、１５Ｂ間における第３誘電体層３の表面に形成
された浮遊容量電極であり、それぞれ、１−２段間、２
−３段間、３−４段間の容量を形成している。つまり、
共振線路１３Ａ、１３Ｂと浮遊容量電極１６Ａ、共振線
路１３Ｂ、１３Ｃと浮遊容量電極１６Ｂ、共振線路１３
Ｃ、１３Ｄと浮遊容量電極１６Ｃ間で容量を形成してい
る。

【００１６】そして、本発明の積層型誘電体フィルタで
は、共振線路１３Ａ〜１３Ｄのそれぞれの間にシールド
電極４１〜４３が積層方向に形成されている。即ち、シ
ールド電極４１〜４３の下端は、第１誘電体層１上に形
成されたアース電極１１に接続され、上端は第３誘電体
層３の上面に露出しない位置まで延設されている。つま
り、シールド電極４１〜４３の上端は、入出力電極１５
Ａ、１５Ｂ、浮遊容量電極１６Ａ、１６Ｂ、１６Ｃに接
続しない状態で形成されいる。

【００１７】以下に、本フィルタの製造方法について述
べる。先ず、誘電体層１〜６は、セラミックまたはガラ
スセラミックからなる誘電体材料、光硬化性モノマー、
有機バインダーを含有するスリップ材を薄層化し絶縁層
成形体を作製し、積層後、焼成することにより形成され
る。

【００１８】絶縁層成形体となるスリップ材は、セラミ
ック原料粉末、光硬化可能なモノマー、有機バインダ
ー、及び有機溶剤または水とを均質混練したスリップ材
である。尚、絶縁層成形体材料としてセラミック原料粉
末を挙げているが、ガラスセラミックをも含む。

【００１９】また、８５０〜１０５０℃で焼成される低
温焼成基板においては、セラミック原料粉末は、金属元
素として少なくともＭｇ、Ｔｉ、Ｃａを含有する複合酸
化物であって、その金属元素酸化物による組成式を（１
−ｘ）ＭｇＴｉＯ₃−ｘＣａＴｉＯ₃（但し、式中ｘは
重量比を表し、０．０１≦ｘ≦０．１５）で表される主
成分１００重量部に対して、硼素含有化合物をＢ₂Ｏ₃
換算で３〜３０重量部、アルカリ金属含有化合物をアル
カリ金属炭酸塩換算で１〜２５重量部添加含有してなる
ものが望ましい。

【００２０】上述のセラミック原料粉末の他に、スリッ
プ材の構成材料としては、焼結によって消失される光硬
化可能なモノマー、有機バインダーと、さらに、有機溶
剤または水とを含んでいる。有機溶剤を含むスリップ材
は溶剤系スリップ材といい、また、水を含むスリップ材
は水系スリップ材といい、溶剤系スリップ材と水系スリ
ップ材とでは、光硬化可能なモノマー及び有機バインダ
ーとが若干異なる。

【００２１】尚、有機溶剤または水は主にスリップの粘
度等を調整するものであり、焼成工程の脱バインダ過程
で完全に消失してしまう。

【００２２】溶剤系スリップ材の光硬化可能なモノマー
は、低温短時間の焼成工程に対応するために、熱分解性
に優れたものでなくてはならない。光硬化可能なモノマ
ーとしては、スリップ材の塗布・乾燥後の露光によっ
て、光重合される必要があり、遊離ラジカルの形成、連
鎖生長付加重合が可能で、２級もしくは３級炭素を有し
たモノマーが好ましく、例えば少なくとも１つの重合可
能なエチレン系基を有するブチルアクリレート等のアル
キルアクリレートおよびそれらに対応するアルキルメタ
クリレートが有効である。また、テトラエチレングリコ
ールジアクリレート等のポリエチングリコールジアクリ
レートおよびそれらに対応するメタクリレートも有効で
ある。光硬化可能なモノマーは、露光で硬化され、現像
で露光以外部分が容易に除去できるような範囲で添加さ
れ、例えば、固形分に対して５〜１５重量％である。

【００２３】溶剤系スリップ材の有機バインダは、光硬
化可能なモノマー同様に熱分解性の良好なものでなくて
はならない。同時にスリップの粘性を決めるものである
ため、固形分との濡れ性も重視せねばならず、本発明者
等の検討によればアクリル酸もしくはメタクリル酸系重
合体のようなカルボキシル基、アルコール性水酸基を備
えたエチレン性不飽和化合物が好ましい。添加量として
は固形分に対して２５重量％以下が好ましい。

【００２４】また、水系スリップ材の光硬化可能なモノ
マー及び有機バインダーは、水溶性である必要があり、
モノマー及びバインダには、親水性の官能基、例えばカ
ルボキシル基が付加されている。その付加量は酸価で表
せば２〜３００であり、好ましくは５〜１００である。
付加量が少ない場合は水への溶解性、固形成分の粉末の
分散性が悪くなり、多い場合は熱分解性が悪くなるた
め、付加量は、水への溶解性、分散性、熱分解性を考慮
して、上述の範囲で適宜付加される。

【００２５】何れの系のスリップ材における光硬化可能
なモノマー及び有機バインダーは上述したように熱分解
性の良好なものでなくてはならないが、具体的には６０
０℃以下で熱分解が可能でなくてはならない。更に好ま
しくは５００℃以下である。

【００２６】熱分解温度が６００℃を越えると、誘電体
層内に残存してしまい、カーボンとしてトラップし、基
板を灰色に変色させたり、誘電体層の絶縁抵抗までも低
下させてしまう。またボイドとなりデラミネーションを
起こすことがある。

【００２７】また、スリップ材として、増感剤、光開始
系材料等を必要に応じて添加しても構わない。例えば、
光開始系材料としては、ベンゾフェノン類、アシロイン
エステル類化合物などが挙げられる。

【００２８】上述のように、セラミック原料粉末、光硬
化可能なモノマー、有機バインダーさらに、有機溶剤ま
たは水とともに混合、混練して、絶縁層となる溶剤系ス
リップ材または水系スリップ材が構成される。混合・混
練方法は従来より用いられている方法、例えばボールミ
ルによる方法を用いればよい。スリップ材の薄層化方法
は、例えば、ドクターブレード法（ナイフコート法）、
ロールコート法、印刷法などにより形成され、特に塗布
後の絶縁膜の表面が平坦化することが容易なドクターブ
レード法などが好適である。尚、薄層化の方法に応じて
所定粘度に調整される。

【００２９】また、各種電極となる導体材料の導電性ペ
ーストは、金、銀、銅もしくはその合金のうち少なくと
も１つの金属材料の粉末と、低融点ガラス成分と、有機
バインダーと、有機溶剤とを均質混練したものが使用さ
れる。特に、焼成温度が８５０〜１０５０℃であるた
め、金属材料としては、比較的低融点であり、且つ低抵
抗材料が選択される。

【００３０】本発明の積層型誘電体フィルタは、先ず、
支持基板上にスリップ材料を薄層化（以下、単に塗布と
いう）・乾燥を繰り返して誘電体層１となる絶縁層成形
体を形成する。

【００３１】塗布方法としては、ドクターブレード法や
ロールコート法、塗布面積を概略支持基板と同一面積と
するスクリーンを用いた印刷法などによって形成され
る。乾燥方法としては、バッチ式乾燥炉、インライン式
乾燥炉を用いて行われ、乾燥条件は、１２０℃以下が望
ましい。また、急激な乾燥は、表面にクラックを発生さ
せる可能性があるため、急加熱は避けることが重要とな
る。

【００３２】ここで、支持基板としては、ガラス基板、
有機フィルム、アルミナセラミックなどが例示できる。
この支持基板は、焼成工程前で取り外されるが、特にア
ルミナセラミックなどの場合には、同時に焼成を行い、
完成品の積層型誘電体フィルタの一部を構成するように
しても構わない。従って、このアルミナ支持基板に、内
部配線や表面配線を形成しておいても構わない。

【００３３】次に、支持基板上に形成した誘電体層１と
なる絶縁層成形体に、上記した導電性ペーストを用いて
アース電極１１となる導体を形成する。この後、アース
電極１１となる導体の上面に、スリップ材料を薄層化
（以下、単に塗布という）・乾燥を繰り返して誘電体層
２となる絶縁層成形体を形成する。

【００３４】誘電体層２には、シールド電極４１〜４３
が、誘電体層の積層方向に形成されているが、このシー
ルド電極４１〜４３は、スリップ材料を塗布、乾燥した
膜に対して、あるいはこの膜に塗布、乾燥を繰り返して
形成された膜に対して、露光・現像をし、誘電体層の積
層方向に貫通溝を形成する。実際には、貫通溝の下部
は、誘電体層１の絶縁層成形体によって閉塞されている
が、便宜上貫通溝という。

【００３５】露光処理は、例えば、フォトターゲットを
絶縁層成形体上に近接または載置して、貫通溝以外の領
域に、低圧、高圧、超高圧の水銀灯系の露光光を照射す
る。

【００３６】これにより、貫通溝以外の領域では、光硬
化可能なモノマーが光重合反応を起こす。従って、貫通
溝部分のみが現像処理によって除去可能な溶化部とな
る。

【００３７】尚、実際には、フォトターゲットを絶縁層
成形体に接触させて露光した方が露光精度は向上する。
また、最適露光時間は絶縁層成形体の厚み、貫通溝の幅
などで決まる。尚、露光装置は所謂写真製版技術に用い
る一般的なものでよい。

【００３８】現像処理は、クロロセン等の溶剤を例えば
スプレー現像法やパドル現像法によって、貫通溝である
露光溶化部に接触させ、現像を行う。その後、必要に応
じて洗浄及び乾燥を行なう。

【００３９】次に、シールド電極４１〜４３となる導体
部材を、導電性ペーストの貫通溝内への充填・乾燥によ
って形成する。充填方法は、例えばスクリーン印刷方法
で行なう。尚、シールド電極作成時に一緒にビアホール
を形成することも可能である。

【００４０】この後、誘電体層２となる絶縁層成形体の
上面に、共振線路１３Ａ〜１３Ｄとなる導体を形成す
る。この上面にスリップ材料の塗布、乾燥を繰り返して
誘電体層３となる絶縁層成形体を形成し、以下、上記工
程を繰り返し、図１に示すようなパターン構造をもつ積
層成形体を作製する。

【００４１】尚、誘電体層を形成する際、１回の塗布で
形成しても良いが、２回以上に分けて形成しても良い。
特に、誘電体層３を作製する場合に、先ずスリップ材料
の塗布、乾燥、露光、現像し、絶縁層成形体のシールド
電極の貫通溝およびビアホール導体３１〜３４の貫通孔
に導電性ペーストを充填し、シールド電極４１〜４３、
ビアホール導体３１〜３４となる導体部材を作製した
後、再度、スリップ材料の塗布、乾燥、露光、現像し、
絶縁層成形体にビアホール導体用の貫通孔を形成し、こ
れに導電性ペーストを充填することにより作製できる。

【００４２】最後に焼成を行なう。焼成工程は脱バイン
ダ過程と焼成過程からなり、脱バインダ過程（〜６００
℃）で絶縁層成形体、各種電極の有機成分を消失する。
その後、所定雰囲気、所定温度で誘電体層となる絶縁層
成形体及び各種電極となる導体部材を一括的に焼成する
ことにより、本発明の積層型誘電体フィルタが得られ
る。

【００４３】本発明の積層型誘電体フィルタは、単体で
は図２に示すような形状となる。入出力電極１５Ａ、１
５Ｂに対応する位置に、外部入出力電極２１、２２が形
成され、残りの２側面に外部アース電極２３、２４が形
成される。外部アース電極２３にはアース電極１１、１
２が接続されるが、外部アース電極２４には、更に共振
電極１３Ａ〜１３Ｄが接続される。

【００４４】本発明の積層型誘電体フィルタを回路基板
に内蔵する（一体的に作製する）ことも可能である。こ
の場合、外部アース電極２３、２４や外部入出力電極２
１、２２の代わりに、ビアホール導体や垂直電極等を用
いると、回路基板の任意の箇所に積層型誘電体フィルタ
を内蔵でき好ましい。

【００４５】本発明の積層型誘電体フィルタの等価回路
を図４に示し、これについて以下に説明する。共振線路
１３Ａ〜１３Ｄおよびビアホール導体３１、３４により
共振用インダクタ５１〜５４が構成され、容量形成電極
１４Ａ〜１４Ｄとアース電極１２の間の容量により、共
振用コンデンサ５５〜５８が構成される。入出力電極１
５Ａと容量形成電極１４Ａとの間で入出力コンデンサ６
１、同様に、入出力電極１５Ｂと容量形成電極１４Ｄと
の間で入出力コンデンサ６５を構成している。

【００４６】また、浮遊容量電極１６Ａ〜１６Ｃによ
り、隣り合う共振線路間のコンデンサ（段間容量）６２
〜６４を構成している。

【００４７】共振線路１３Ａ〜１３Ｄの隣り合う線路間
に、積層方向に形成されるシールド電極が無い場合、電
磁気的な結合が発生し、それは等価回路において相互イ
ンダクタンスＭにより表される。しかし、本願発明の積
層型誘電体フィルタでは、共振線路間にシールド電極４
１〜４３が存在するので、線路間の結合は弱められ、等
価回路中のＭよりもコンデンサ（段間容量）６２〜６４
が支配的になる。

【００４８】このような積層型誘電体フィルタでは、共
振線路１３Ａ〜１３Ｄ間に、誘電体層の積層方向にシー
ルド電極４１〜４３を形成したので、このシールド電極
４１〜４３により共振線路１３Ａ〜１３Ｄ間の電磁気的
な結合を低減することができ、これにより共振線路１３
Ａ〜１３Ｄの間隔を狭くすることができ、小型化が可能
になる。

【００４９】また、共振線路間のシールド電極を大きさ
や形状等を制御することにより、即ち、図５は２つの共
振線路１３Ａ、１３Ｂ間にシールド電極４１を形成した
状態を示す側面方向から見た説明図であるが、シールド
電極４１が共振線路１３Ａ、１３Ｂから上方に突出する
高さｈを変更することにより、シールド電極４１の両側
に形成された一対の共振線路１３Ａ、１３Ｂの電磁気的
な結合状態を制御することができ、種々のフィルタ特性
を得ることができる。また、図６は、２つの共振線路１
３Ａ、１３Ｂ間にシールド電極４１を形成した状態を示
す平面的に見た説明図であるが、シールド電極４１の大
きさ（長さ、厚み）および形成位置を調整することによ
っても、共振線路１３Ａ、１３Ｂの電磁気的な結合状態
を制御することができる。

【００５０】形態２以下に、本発明の２つの積層型誘電体フィルタを複合化
し、これらの間に積層方向にシールド電極が形成された
フィルタ装置を示す。

【００５１】図７は本発明のフィルタ装置の模式的展開
図、図８はフィルタ装置の外観を示すものである。この
フィルタ装置には誘電体フィルタが２つ内蔵されてい
る。

【００５２】図７において符号１〜６は誘電体層であ
る。符号１３Ｅ〜１３Ｊは誘電体層２の一主面に形成さ
れた共振線路で、符号１１、１２はアース電極である。

【００５３】符号１４Ｅ〜１４Ｊは誘電体層４の一主面
に形成された容量形成電極で、それぞれ共振線路１３Ｅ
〜１３Ｊとビアホール導体３１〜３７によって接続され
ている。また、これらの容量形成電極１４Ｅ〜１４Ｊと
アース電極１２の間で共振容量が形成されている。ま
た、符号１５Ｃ〜１５Ｆは誘電体層３の一主面に形成さ
れた入出力電極であり、符号１６Ｄ〜１６Ｇは浮遊容量
電極である。

【００５４】符号４４は積層方向に形成されたシールド
電極で、このシールド電極により、２つの積層型誘電体
フィルタの結合を低減させ、フィルタの複合化に寄与し
ている。シールド電極４４は、上部をアース電極１２
に、下端がアース電極１１に接続されている。尚、図７
における共振線路１３Ｅ〜１３Ｊ間には、図示しない
が、図１と同様にシールド電極が形成されている。

【００５５】図８は、このようなフィルタ装置の外観斜
視図であり、入出力電極１５Ｃ〜１５Ｆに対応する位置
に外部入出力電極２５Ａ、２５Ｂ、２６Ａ、２６Ｂが形
成されている。また、外部入出力電極２５Ａ、２５Ｂ、
２６Ａ、２６Ｂと異なる側面に、外部アース電極２７
Ａ、２７Ｂが形成され、アース電極１１、１２が接続さ
れている。さらに、外部アース電極２７Ａには共振線路
１３Ｅ〜１３Ｇが接続され、外部アース電極２７Ｂには
共振線路１３Ｈ〜１３Ｊが接続されている。外部入出力
電極２５Ａ、２５Ｂ、２６Ａ、２６Ｂと同一側面に、外
部アース電極２８、２９が形成され、シールド電極４４
と接続されている。

【００５６】このようなフィルタ装置では、共振線路間
の結合を低減することができるとともに、２つの積層型
誘電体フィルタを近接した状態で設けることも可能とな
る。

【００５７】尚、上記図７において、２つの誘電体フィ
ルタの一方の誘電体フィルタの共振線路間のみにシール
ド電極を形成しても良い。共振線路間にシールド電極を
形成しない誘電体フィルタ間にシールド壁を形成しても
良い。

【００５８】尚、積層型誘電体フィルタのパターン構造
は上記実施例だけでなく、少なくとも複数の共振線路を
有するパターン構造であれば、上記以外のパターン構造
であっても良いことは勿論である。

【００５９】また、本発明のフィルタ装置では、例え
ば、バンドパスフィルタ（ＢＰＦ）、ローパスフィルタ
（ＬＰＦ）との組み合わせや、ＬＰＦとＬＰＦの組み合
わせ等でも可能である。また、２つのフィルタの複合だ
けでなく、３つ以上、例えば、ＢＰＦ２つとＬＰＦ２つ
を複合化し、それぞれの間にシールド電極を設けても良
いことは勿論である。

【００６０】

【発明の効果】本発明の誘電体フィルタでは、複数の共
振線路間に誘電体層の積層方向にシールド電極を形成し
たので、共振線路の間隔を狭くすることができ、小型化
が可能になる。また、共振線路間のシールド電極を大き
さや形状等を制御することにより、シールド電極の両側
に形成された一対の共振線路の電磁気的な結合状態を制
御することができ、種々のフィルタ特性を得ることがで
きる。

【００６１】また、本発明のフィルタ装置では、フィル
タの間に誘電体層の積層方向にシールド電極を形成した
ので、フィルタ間の間隔を狭くすることができ、小型化
を促進することができる。

【図面の簡単な説明】

【図１】本発明の誘電体フィルタの導体部分の模式図で
ある。

【図２】本発明の誘電体フィルタの外観斜視図である。

【図３】本発明の誘電体フィルタの断面図である。

【図４】本発明の誘電体フィルタの等価回路図である。

【図５】本発明の誘電体フィルタのシールド電極の突出
高さを説明するための側面方向から見た説明図である。

【図６】本発明の誘電体フィルタのシールド電極の形成
位置を説明するための平面方向から見た説明図である。

【図７】本発明のフィルタ装置の導体部分の模式図であ
る。

【図８】本発明のフィルタ装置の外観斜視図である。

【符号の説明】

１〜６・・・誘電体層１１、１２・・・アース電極１３Ａ〜１３Ｊ・・・共振線路１４Ａ〜１４Ｊ・・・容量形成電極１５Ａ〜１５Ｆ・・・入出力電極１６Ａ〜１６Ｇ・・・浮遊容量電極２１、２２、２５Ａ、２５Ｂ、２６Ａ、２６Ｂ・・・外
部入出力電極２３、２４、２７Ａ、２７Ｂ、２８、２９・・・外部ア
ース電極３１〜３７・・・ビアホール導体４１〜４４・・・シールド電極５１〜５４・・・共振用インダクタ５５〜５８・・・共振用コンデンサ６１，６５・・・入出力コンデンサ６２〜６４・・・段間コンデンサ

Claims

【特許請求の範囲】

【請求項１】誘電体層を複数積層してなり、少なくとも
一つの前記誘電体層上に複数の共振線路が形成された誘
電体フィルタであって、前記共振線路間で、前記誘電体
層の積層方向にシールド電極が形成されていることを特
徴とする誘電体フィルタ。
【請求項２】少なくとも第１乃至第５誘電体層を順次積
層してなり、第１誘電体層上および第５誘電体層上にア
ース電極をそれぞれ形成し、第２誘電体層上に複数の共
振線路を略平行に形成し、第３誘電体層上に入出力電極
を形成し、第４誘電体層上に複数の容量形成電極を形成
してなるとともに、前記第２誘電体層上の共振線路と前
記第４誘電体層上の容量形成電極をビアホール導体によ
りそれぞれ接続し、さらに、前記共振線路間で、前記第
２誘電体層および前記第３誘電体層に積層方向にシール
ド電極が形成され、該シールド電極の一端が前記第１誘
電体層上のアース電極に接続されていることを特徴とす
る請求項１記載の誘電体フィルタ。
【請求項３】誘電体層を複数積層してなる基板に複数の
誘電体フィルタを内蔵してなり、これらの誘電体フィル
タのうち少なくとも一つが請求項１または２記載の誘電
体フィルタとされ、かつ、前記誘電体フィルタ間で、前
記誘電体層の積層方向にシールド電極が形成されている
ことを特徴とするフィルタ装置。