JPH11110364A - Method for transferring data between different types of cpu system equipment - Google Patents

Abstract

PROBLEM TO BE SOLVED: To exactly transfer data in spite of the type of a processor by designating either count-up control or count-down control concerning the read of high- order and low-order bits for the unit of a word and setting a protocol so that the arrangement of data can be equal. SOLUTION: When transferring data, as the reading command of data from a Motorola type CPU to an Intel type CPU, the read address of data and whether the read of an address is up (count-up control) or down (count-down control) are instructed. In this case, it is instructed to the Intel type CPU to 'transmit a data read address XX04H address for 4 bytes through the down system'. Therefore, serial data are transferred in the order of 'D, C, B, A'. The Motorola type CPU, which receives the data, writes the data for the unit of a word.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、データ転送方法に
関し、特に、ＣＰＵの種類によってデータバスのアクセ
ス方式が違う場合に生じる書き込み，読み込み処理の違
いを、データ転送時に是正して、アクセスの違いに関わ
らずＣＰＵの種類の異なる装置間でもメモリにデータを
書き込んだり、読み込んだりすることのできるデータ転
送方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data transfer method, and more particularly, to a data transfer method which corrects a difference in write / read processing caused when a data bus access method differs depending on a type of a CPU. The present invention relates to a data transfer method capable of writing data to and reading data from a memory between devices of different types of CPUs regardless of the type of the CPU.

【０００２】[0002]

【従来の技術】従来、プロセッサ（ＣＰＵ）の違いによ
ってメモリに対するアクセス方式が異なるため、ワード
単位のアクセスに違いが生じていた。例えば、図５
（Ｃ）に示したように、インテル系ＣＰＵとモトローラ
系ＣＰＵとでは、１ワードの上位ビット，下位ビットが
メモリに書き込まれるときアドレスの上位と下位が逆に
なる。2. Description of the Related Art Conventionally, the access method for a memory differs depending on the processor (CPU), so that the access in word units has been different. For example, FIG.
As shown in (C), in the Intel CPU and the Motorola CPU, the upper and lower bits of the address are reversed when the upper bits and lower bits of one word are written to the memory.

【０００３】[0003]

【発明が解決しようとする課題】従って、異種ＣＰＵ間
でデータ転送を行う場合、どのＣＰＵを使用しているか
によって、受信したデータを、上位ビットと下位ビット
を変換しなくてはならない。送信も同様である。という
問題がある。特に、インテル系のＣＰＵとモトローラ系
のＣＰＵ間で、データの転送を行う場合には、その是正
が必要となるという課題があった。Therefore, when data is transferred between different types of CPUs, the received data must be converted into upper bits and lower bits depending on which CPU is used. The same applies to transmission. There is a problem. In particular, when data is transferred between an Intel CPU and a Motorola CPU, there is a problem that correction is required.

【０００４】図５は、従来の異種ＣＰＵ系機器間のデー
タ転送の説明図であり、左側のモトローラ系ＣＰＵと右
側のインテル系ＣＰＵを図５（Ａ）のようにシリアル・
ラインで接続してデータの転送を行う場合の説明図であ
る。（Ｂ）はインテル系のメモリの内容「ＡＢＣＤ」を
モトローラ系に転送してそのメモリへ書き込ませる場合
の従来の動作であり、その内容はデータの並びが異なっ
て「ＢＡＤＣ」となる。これは（Ｃ）のようにワード単
位の上位と下位のデータのアクセス方式が異なるためで
ある。FIG. 5 is an explanatory view of a conventional data transfer between different types of CPU-based devices. A left Motorola-based CPU and a right-side Intel-based CPU are serially connected as shown in FIG.
FIG. 3 is an explanatory diagram in the case of performing data transfer by connecting via a line. (B) is a conventional operation in which the contents "ABCD" of the memory of the Intel system are transferred to the Motorola system and written into the memory, and the contents are "BADC" because the data arrangement is different. This is because the access method for the upper and lower data in word units is different as shown in FIG.

【０００５】本発明の目的は、従来技術の問題点のプロ
セッサの違いによるメモリのアクセス時のデータ書き込
みの違いを解決し、プロセッサの種類によらずに、正確
なデータ転送が行えるデータ転送方法を提供することに
ある。SUMMARY OF THE INVENTION An object of the present invention is to solve a problem in the prior art, that is, a difference in data writing at the time of memory access due to a difference between processors, and to provide a data transfer method capable of performing accurate data transfer regardless of the type of processor. To provide.

【０００６】[0006]

【課題を解決するための手段】本発明の異種ＣＰＵ系機
器間のデータ転送方法は、互いにメモリ・アクセス方式
の異なるプロセッサが設けられた機器間におけるデータ
転送方法において、一方のプロセッサから他方のプロセ
ッサに対してデータの転送を要求するときの読み出しコ
マンド送信内容として、ワード単位の上位ビットと下位
ビットの読み出しをカウント．アップ制御かカウント・
ダウン制御のいずれかを指定することによりデータの並
びが同じくなるようにプロトコルを設定したことを特徴
とするものである。According to the present invention, there is provided a data transfer method between devices of different types of CPUs in a data transfer method between devices provided with processors having different memory access methods. Counts the reading of upper bits and lower bits in word units as the contents of read command transmission when requesting data transfer to. Up control or count
The protocol is set so that the data arrangement is the same by specifying one of the down controls.

【０００７】[0007]

【発明の実施の形態】図１は本発明のデータ転送方法の
説明図である。図２は本発明のデータ転送方法のデータ
伝送手順を示し、モトローラ系ＣＰＵからインテル系の
ＣＰＵに対して、メモリ上のデータを送信してもらうと
きの例である。このシーケンスは、ＡＣＫ，ＮＡＫの返
答も可能である。また、書き込みのときはデータ送信の
方向は逆になる。以下、図１，図２を用いて本発明の動
作を説明する。FIG. 1 is an explanatory diagram of a data transfer method according to the present invention. FIG. 2 shows a data transmission procedure of the data transfer method of the present invention, and is an example in which data on a memory is transmitted from a Motorola CPU to an Intel CPU. In this sequence, ACK and NAK can be returned. During writing, the direction of data transmission is reversed. The operation of the present invention will be described below with reference to FIGS.

【０００８】図１（Ａ）はモトローラ系ＣＰＵからの要
求に対して、イ ンテル系からモトローラ系にデータを転
送するときの説明図であり、図２のように、モトローラ
系ＣＰＵから、インテル系ＣＰＵに対するデータの読み
出しコマンドとして、データの読み出しアドレスとアド
レスの読み出しがアップ（カウント・アップ制御手法）
かダウン（カウント・ダウン制御手法）のいずれである
かを指示する。図１（Ａ）の例では、インテル系のＣＰ
Ｕに対して、「データ読み出しアドレス××０４Ｈアド
レスはダウン方式で４バイトで送信しろ」と指示してい
る。従って、シリアルデータは「Ｄ，Ｃ，Ｂ，Ａ」の順
に転送されている。データを受信したモトローラ系ＣＰ
Ｕは、ワード単位にデータを書き込む。FIG. 1A is an explanatory diagram when data is transferred from the Intel system to the Motorola system in response to a request from the Motorola system CPU. As shown in FIG. 2, the data is transferred from the Motorola system CPU to the Intel system. As a data read command to the CPU, data read address and address read are up (count-up control method)
Or down (count-down control method). In the example of FIG. 1A, an Intel CP
U is instructed that “the data read address ×× 04H address should be transmitted in 4 bytes in the down mode”. Therefore, the serial data is transferred in the order of "D, C, B, A". Motorola CP that received the data
U writes data in word units.

【０００９】図３はカウント・アップ制御手法の説明図
であり、図４はカウント・ダウン制御手法の説明図であ
る。図３のカウント・アップ制御手法は、データの読み
出し・書き込みバイト数が「０００１Ｈ〜０１００Ｈ」
の範囲で指示される場合は、開始アドレスにて指示され
るメモリ・アドレスからアドレスアップ方向へ読み出し
・書き込みを行うという方法である。読み出し・書き込
みバイト数は、２の補数で示される。FIG. 3 is an explanatory diagram of a count-up control method, and FIG. 4 is an explanatory diagram of a count-down control method. In the count-up control method of FIG. 3, the number of data read / write bytes is "0001H to 0100H".
In this case, the reading / writing is performed in the address-up direction from the memory address specified by the start address. The number of read / write bytes is indicated by 2's complement.

【００１０】図４のカウント・ダウン制御手法は、デー
タの読み出し・書き込みバイト数が「ＦＦ００Ｈ〜ＦＦ
ＦＦＨ」の範囲で指示される場合は、開始アドレスにて
指示されるメモリ・アドレスより、アドレス・ダウン方
向へ読み出し・書き込みを行うという方法である。読み
出し・書き込みバイト数は、２の補数で示される。In the count-down control method shown in FIG. 4, the number of data read / write bytes is "FF00H to FF00H".
In the case where the instruction is performed in the range of "FFH", reading and writing are performed in the address down direction from the memory address indicated by the start address. The number of read / write bytes is indicated by 2's complement.

【００１１】[0011]

【発明の効果】この発明を実施することにより、次の効
果が得られる。 （１）プロセッサの違いによるメモリ・アクセスの方式
を、通常のプロトコル上で解決することができる。 （２）同一プロセッサ同志の通信においては、カウント
・アップとカウント・ダウンの２種類の方式でデータの
転送が行える。According to the present invention, the following effects can be obtained. (1) The method of memory access depending on the processor can be solved on a normal protocol. (2) In communication between the same processors, data transfer can be performed by two types of counting up and counting down.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明のデータ転送方式の説明図である。FIG. 1 is an explanatory diagram of a data transfer method according to the present invention.

【図２】本発明のデータ伝送手順のタイムチャートであ
る。FIG. 2 is a time chart of a data transmission procedure according to the present invention.

【図３】データ読み出し・書き込み制御手法の説明図で
ある。FIG. 3 is an explanatory diagram of a data read / write control method.

【図４】データ読み出し・書き込み制御手法の説明図で
ある。FIG. 4 is an explanatory diagram of a data read / write control method.

【図５】従来のデータ転送説明図である。FIG. 5 is an explanatory view of a conventional data transfer.

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】 互いにメモリ・アクセス方式の異なるプ
ロセッサが設けられた機器間におけるデータ転送方法に
おいて、 一方のプロセッサから他方のプロセッサに対してデータ
の転送を要求するときの読み出しコマンド送信内容とし
て、ワード単位の上位ビットと下位ビットの読み出しを
カウント．アップ制御かカウント・ダウン制御のいずれ
かを指定することによりデータの並びが同じくなるよう
にプロトコルを設定したことを特徴とする異種ＣＰＵ系
機器間のデータ転送方法。In a data transfer method between devices provided with processors having different memory access methods, a content of a read command when one processor requests data transfer from another processor is expressed as a word. Count the reading of the upper and lower bits of the unit. A data transfer method between different types of CPU-based devices, wherein a protocol is set such that data arrangement is the same by designating either up control or count-down control.