JPH11109889A - Display device - Google Patents
Display deviceInfo
- Publication number
- JPH11109889A JPH11109889A JP27089597A JP27089597A JPH11109889A JP H11109889 A JPH11109889 A JP H11109889A JP 27089597 A JP27089597 A JP 27089597A JP 27089597 A JP27089597 A JP 27089597A JP H11109889 A JPH11109889 A JP H11109889A
- Authority
- JP
- Japan
- Prior art keywords
- input end
- wire
- thin
- input terminal
- reaches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、液晶等の光学部材
を用いた表示装置に関する。The present invention relates to a display device using an optical member such as a liquid crystal.
【０００２】[0002]
【従来の技術】所定の電極配線が形成された一組の基板
を細隙をもって貼り合わせ、その細隙に液晶を封入する
ことで、表示画素として液晶を誘電層とした容量を構成
してなる液晶表示装置（ＬＣＤ）、あるいは、電流量に
より発光量が制御できる有機エレクトロルミネッセンス
（ＥＬ）を用いた有機ＥＬ表示装置は、小型、薄型、低
消費電力の利点から、ＯＡ機器、ＡＶ機器の分野におい
て、ディスプレイとして実用化が進められている。特
に、ＬＣＤにおいて、各表示画素容量に表示信号電圧の
書き込みと保持を制御するためにスイッチング素子とし
て薄膜トランジスタ（ＴＦＴ）を接続形成したアクティ
ブマトリクス型は、高精細な表示を行うことができ、主
流となっている。2. Description of the Related Art A set of substrates on which predetermined electrode wirings are formed is attached with a small gap, and a liquid crystal is sealed in the small gap to constitute a capacitor using a liquid crystal as a dielectric layer as a display pixel. A liquid crystal display (LCD) or an organic EL display using organic electroluminescence (EL) in which the amount of light emission can be controlled by the amount of current is small, thin, and has low power consumption. Has been put into practical use as a display. In particular, in an LCD, an active matrix type in which a thin film transistor (TFT) is formed as a switching element to control writing and holding of a display signal voltage in each display pixel capacitor can perform high-definition display. Has become.
【０００３】図４は、液晶表示装置の平面図である。
（１）は紙面向こう側に位置するＴＦＴ基板、（２）は
紙面手前に位置する対向基板、（３）は基板（１）と基
板（２）とを貼り合わせるシール材であり、エポキシ樹
脂等の熱硬化性の接着材からなる。ＴＦＴ基板（１）と
対向基板（２）との間には、不図示のスペーサにより支
持された細隙があり、また、シール材（３）は一部が切
り欠かれて注入孔（３１）となっている。この注入孔
（３１）より内部の細隙に液晶を注入し、注入孔（３
１）を封止材（３２）で塞ぐことにより液晶が密封され
ている。FIG. 4 is a plan view of a liquid crystal display device.
(1) is a TFT substrate located on the other side of the paper, (2) is a counter substrate located on the near side of the paper, (3) is a sealing material for bonding the substrate (1) and the substrate (2), and is an epoxy resin or the like. Made of thermosetting adhesive. Between the TFT substrate (1) and the opposing substrate (2), there is a slit supported by a spacer (not shown), and the sealing material (3) is partially cut away to form an injection hole (31). It has become. Liquid crystal is injected into the internal gap through the injection hole (31), and the injection hole (3) is formed.
The liquid crystal is sealed by closing 1) with a sealing material (32).
【０００４】ＴＦＴ基板（１）は、基板上にチャンネル
層として多結晶シリコン（ｐ−Ｓｉ）を用いたＴＦＴが
形成されてなる。この基板（１）上には、互いに交差形
成された複数のゲートライン（ＧＬ）とドレインライン
（ＤＬ）、及び、これらの交差部に形成された表示画素
容量（ＬＣ）の一方を成す画素電極、電荷蓄積用補助容
量（ＳＣ）、これらに接続する画素ＴＦＴ（ＳＥ）がマ
トリクス状に配列されてなる表示領域（４）と、表示領
域（４）の周辺に、これら画素ＴＦＴ（ＳＥ）に走査信
号を供給するゲートドライバー（５）、および、ゲート
ドライバー（５）の走査に同期して画素ＴＦＴ（ＳＥ）
に表示信号電圧を供給するドレインドライバー（６）が
形成されている。これらドライバー（５，６）は、表示
領域（４）と同じ構造のｐ−ＳｉＴＦＴから構成された
ＣＭＯＳによりなる。ｐ−ＳｉＴＦＴは動作速度が十分
に速いため、このように画素ＴＦＴ（ＳＥ）としてのみ
ならず、これを駆動するための周辺ドライバーをも構成
することができ、ドライバーを、表示パネルに内蔵形成
したドライバー内蔵型ＬＣＤが実現されている。（８）
はこれらドライバー（５，６）の信号入力端子であり、
信号処理回路を搭載したＦＰＣが接続される。The TFT substrate (1) is formed by forming a TFT using polycrystalline silicon (p-Si) as a channel layer on a substrate. On the substrate (1), a plurality of gate lines (GL) and drain lines (DL) crossing each other, and a pixel electrode forming one of the display pixel capacitances (LC) formed at the crossing portions. , A charge storage auxiliary capacitor (SC), a display region (4) in which pixel TFTs (SE) connected to the display region are arranged in a matrix, and these pixel TFTs (SE) around the display region (4). A gate driver (5) for supplying a scanning signal, and a pixel TFT (SE) synchronized with the scanning of the gate driver (5)
A drain driver (6) for supplying a display signal voltage is formed. These drivers (5, 6) are composed of CMOSs composed of p-Si TFTs having the same structure as the display area (4). Since the operation speed of the p-SiTFT is sufficiently high, not only the pixel TFT (SE) but also a peripheral driver for driving the p-SiTFT can be formed, and the driver is built in the display panel. An LCD with a built-in driver has been realized. (8)
Are signal input terminals of these drivers (5, 6),
An FPC equipped with a signal processing circuit is connected.
【０００５】対向基板（２）は、表示画素容量（ＬＣ）
の他方を成す共通電極が全面的に形成されている。表示
画素容量は、液晶および共通電極が画素電極に区画され
た形で構成されている。図５に、ＴＦＴ基板（１）上に
形成される画素ＴＦＴ（ＳＥ）の構造を示す。基板（１
０）上に、Ｃｒ、Ｔａ、Ｔｉ等、ＴＦＴ基板（１）の中
では比較的中耐性の導電層からなるゲート電極（１１）
が形成され、これを覆ってＳｉＮｘまたは／及びＳｉＯ
2等からなるゲート絶縁膜（１２）が形成されている。
ゲート絶縁膜（１２）上には、ｐ−Ｓｉ（１３）が形成
されている。ｐ−Ｓｉ（１３）は、この上にゲート電極
（１１）の形状にパターニングされたＳｉＯ2等の注入
ストッパー（１４）を利用して、燐、砒素等の不純物を
低濃度に含有した低濃度（ＬＤ：lightly doped）領域
（ＬＤ）、及び、その外側に同じく不純物を高濃度に含
有した（Ｎ+）ソース及びドレイン領域（Ｓ、Ｄ）が形
成されている。注入ストッパー（１４）の直下は、実質
的に不純物が含有されない真性層であり、チャンネル領
域（ＣＨ）となっている。これら、ｐ−Ｓｉ（１３）を
覆ってＳｉＮｘ等からなる層間絶縁膜（１５）が形成さ
れ、層間絶縁膜（１５）上には、Ａｌ、Ｍｏ等、ＴＦＴ
基板（１）の中では比較的低耐性の第２の導電層からな
るソース電極（１６）及びドレイン電極（１７）が形成
され、各々層間絶縁膜（１５）に開けられたコンタクト
ホールを介して、ソース領域（Ｓ）及びドレイン領域
（Ｄ）に接続されている。このＴＦＴを覆う全面には、
ＳＯＧ（SPIN ON GLASS）、ＢＰＳＧ（BORO-PHOSPHO SI
LICATE GLASS）、アクリル樹脂等の平坦化絶縁膜（１
８）が形成されている。平坦化絶縁膜（１８）上には、
ＩＴＯ（indium tinoxide）等のＴＦＴ基板（１）の中
では比較的高耐性の透明導電膜からなる液晶駆動用の画
素電極（１９）が形成され、平坦化絶縁膜（１８）に開
けられたコンタクトホールを介してソース電極（１６）
に接続されている。The opposing substrate (2) has a display pixel capacitance (LC).
Are formed on the entire surface. The display pixel capacitance is configured such that liquid crystal and a common electrode are partitioned into pixel electrodes. FIG. 5 shows a structure of a pixel TFT (SE) formed on the TFT substrate (1). Substrate (1
0) A gate electrode (11) made of a conductive layer having a relatively moderate resistance in the TFT substrate (1) such as Cr, Ta, Ti, etc.
Is formed, over which SiNx and / or SiO
A gate insulating film (12) made of 2 or the like is formed.
On the gate insulating film (12), p-Si (13) is formed. The p-Si (13) is formed by using an implantation stopper (14) of SiO2 or the like patterned in the shape of the gate electrode (11) on the p-Si (13). A lightly doped (LD) region (LD), and (N +) source and drain regions (S, D) containing a high concentration of impurities are formed outside the region (LD). Immediately below the injection stopper (14) is an intrinsic layer containing substantially no impurities, and serves as a channel region (CH). An interlayer insulating film (15) made of SiNx or the like is formed to cover the p-Si (13), and a TFT such as Al or Mo is formed on the interlayer insulating film (15).
In the substrate (1), a source electrode (16) and a drain electrode (17) composed of a relatively low-resistance second conductive layer are formed, and each of the source electrode (16) and the drain electrode (17) is formed through a contact hole formed in the interlayer insulating film (15). , Source region (S) and drain region (D). On the entire surface covering this TFT,
SOG (SPIN ON GLASS), BPSG (BORO-PHOSPHO SI
LICATE GLASS), flattening insulating film such as acrylic resin (1
8) is formed. On the planarizing insulating film (18),
In a TFT substrate (1) such as ITO (indium tin oxide), a pixel electrode (19) for driving a liquid crystal made of a transparent conductive film having relatively high resistance is formed, and a contact formed in a flattening insulating film (18) is formed. Source electrode through hole (16)
It is connected to the.
【０００６】図５に示したのは、表示領域に設けられる
画素ＴＦＴ（ＳＥ）であり、ソース・ドレイン及びＬＤ
領域（Ｓ，Ｄ，ＬＤ）にドーピングされる不純物として
燐、砒素等のＮ型の導電形を示す元素が用いられたＮ−
ｃｈＴＦＴであるが、周辺部においては、これと同様の
構造のＮ−ｃｈＴＦＴ、及び、ソース及びドレイン領域
（Ｓ，Ｄ）としてボロン等を用いたＰ−ｃｈＴＦＴによ
りＣＭＯＳが形成されてドライバー（５，６）が構成さ
れている。FIG. 5 shows a pixel TFT (SE) provided in a display area, which has a source / drain and an LD.
As an impurity doped into the regions (S, D, LD), an N-type element having an N-type conductivity such as phosphorus or arsenic is used.
In the peripheral portion, a CMOS is formed by an N-ch TFT having a similar structure and a P-ch TFT using boron or the like as source and drain regions (S, D) to form a driver (5, 5). 6) is configured.
【０００７】図６は入力端子（８）の拡大平面図であ
り、図７はそのＣ−Ｃ線に沿った断面図である。基板
（１０）端部上に、基板との密着性を高めるために、ゲ
ート電極（１１）と同一のＣｒ等からなる入力端台座
（２１）が形成され、この上には、ソース及びドレイン
電極（１６，１７）と同一のＡｌ等からなる引き回し線
（２７）がドライバー部（５，６）から引き出されてき
た入力端（３７）が、ゲート絶縁膜（１２）及び層間絶
縁膜（１５）に開けられたコンタクトホールを介して接
続されている。更に、この上には、外部処理回路が搭載
されたＦＰＣとの接着のために露出されていることか
ら、外気に対する耐性を高めるために、画素電極（１
９）と同一のＩＴＯからなる入力端コンタクト膜（２
９）が形成され、平坦化絶縁膜（１８）に開けられたコ
ンタクトホールを介して入力端（３７）に接続されてい
る。FIG. 6 is an enlarged plan view of the input terminal (8), and FIG. 7 is a cross-sectional view taken along the line CC. On the edge of the substrate (10), an input end pedestal (21) made of the same Cr or the like as the gate electrode (11) is formed in order to enhance the adhesion to the substrate, on which the source and drain electrodes are formed. An input end (37) from which the same lead line (27) made of Al or the like as (16, 17) is drawn out from the driver section (5, 6) is used as a gate insulating film (12) and an interlayer insulating film (15). Are connected via contact holes opened in the holes. Furthermore, since the pixel electrode (1) is exposed on this for adhesion to an FPC on which an external processing circuit is mounted, the pixel electrode (1
9) Input end contact film (2) made of the same ITO
9) is formed, and is connected to the input terminal (37) via a contact hole formed in the planarizing insulating film (18).
【０００８】[0008]
【発明が解決しようとする課題】このように、入力端部
（８）は、両基板（１，２）及びシール材（３）により
密閉された内部から、ＴＦＴ基板（１）の迫り出された
ひさし部上に引き出され、外部に露出されているため、
湿気、異物等による汚染に対する耐性を高めるため、耐
性の高いＩＴＯからなる入力端コンタクト膜（２９）
を、低抵抗で配線に適してはいるが、耐性の低いＡｌ等
の引き回し線（２７）と一体の入力端（３７）上に被覆
した構造としている。As described above, the input end portion (8) protrudes from the TFT substrate (1) from the inside sealed by the substrates (1, 2) and the sealing material (3). Because it is pulled out on the eaves and exposed to the outside,
Input end contact film (29) made of highly resistant ITO to increase resistance to contamination by moisture, foreign matter, etc.
Have a low resistance and are suitable for wiring, but are coated on the input end (37) integral with the lead wire (27) made of Al or the like having low resistance.
【０００９】しかながら、ＡｌとＩＴＯは極めて電池反
応を起こしやすく、どこか一ヶ所でも膜の被覆性が悪い
ことろがあると、長期にわたる間には、なおも、入力端
コンタクト膜（２９）と平坦化絶縁膜（１８）との間か
ら湿気が浸透して電触を招く。図７のＸで示すように、
入力端（３７）のＡｌが腐食していき、主に、図６にお
いて点線で示すコンタクトホールの周囲に沿って、か
つ、矢印で示すように広がりながら溶融が進む。特に、
このような溶融腐蝕はいったん始まると、溶融の速度が
上昇して、入力端（３７）がコンタクトホールの周囲に
沿って断線し、接続抵抗の上昇、更には、接続不良の問
題を招いてしまう。However, Al and ITO are extremely liable to cause a battery reaction, and if there is a case where the film coverage is poor at any one place, the input terminal contact film (29) is still required for a long time. Moisture penetrates from between the metal and the flattening insulating film (18) to cause electric contact. As shown by X in FIG.
Al at the input end (37) corrodes, and melting proceeds mainly along the periphery of the contact hole indicated by the dotted line in FIG. 6 and while expanding as indicated by the arrow. Especially,
Once such melting corrosion starts, the melting speed increases, and the input end (37) breaks along the periphery of the contact hole, causing an increase in connection resistance and a problem of poor connection. .
【００１０】[0010]
【課題を解決するための手段】本発明は、この課題を解
決するためになされ、光学部材を間に挟んで対向配置さ
れた一対の基板の内面に前記光学部材を変調するための
複数の容量及びこれらの容量に表示信号電圧を供給する
ためのトランジスタ群が形成されてなり、前記基板の端
部には、前記トランジスタ群から引き回された引き回し
配線の少なくとも一部と一体の比較的低耐性の第１の導
電層により少なくとも形成された入力端子が設けられた
表示装置において、前記入力端子は、前記引き回し配線
から別れた複数の細線により形成されている構成であ
る。SUMMARY OF THE INVENTION The present invention has been made to solve this problem, and has a plurality of capacitors for modulating the optical member on the inner surfaces of a pair of substrates opposed to each other with the optical member interposed therebetween. And a transistor group for supplying a display signal voltage to these capacitors is formed, and an end portion of the substrate is provided with a relatively low resistance integrated with at least a part of a wiring routed from the transistor group. In the display device provided with an input terminal formed at least by the first conductive layer, the input terminal is formed by a plurality of thin wires separated from the routing wiring.
【００１１】これにより、両端部の細線が電触等により
腐食して断線しても、細線の間隙にて腐食の進行が弱め
られるので、入力端子の全てが断線してしまうことが防
がれる。特に、前記入力端子は、複数の細線とこれらの
細線を一体的に覆う第２の導電層との積層構造により形
成されている構成である。As a result, even if the fine wires at both ends are corroded and broken by electric contact or the like, the progress of corrosion is weakened in the gaps between the fine wires, so that all the input terminals are prevented from being broken. . In particular, the input terminal is configured to have a laminated structure of a plurality of fine wires and a second conductive layer that covers these fine wires integrally.
【００１２】これにより、細線が第２の導電層により被
覆され、外気から守られるので、電触により細線が断線
することが防がれる。特に、前記第２の導電層は、前記
容量を構成する電極と同一の透明導電膜からなる構成で
ある。耐性の高い第２の導電層で細線を一体的に覆うこ
とにより、細線部が外気から隔離される。これにより、
僅かの汚染が入力端子部に侵入しても、細線の全てが断
線することが防がれる。Thus, the thin wire is covered with the second conductive layer and is protected from the outside air, so that the thin wire is prevented from being broken by the electric contact. In particular, the second conductive layer is formed of the same transparent conductive film as the electrode forming the capacitor. By integrally covering the fine wire with the second conductive layer having high resistance, the fine wire portion is isolated from the outside air. This allows
Even if a small amount of contamination enters the input terminal portion, it is possible to prevent all of the fine wires from breaking.
【００１３】[0013]
【発明の実施の形態】図１は、本発明の第１の実施の形
態にかかる表示装置の主要部を示す拡大平面図である。
図２は、図１のＡ−Ａ線に沿った断面図、図３はＢ−Ｂ
線に沿った断面図である。基板（１０）の端部上に、基
板との密着性を高めるために、ゲート電極（１１）と同
一のＴＦＴ基板（１）の中では比較的中耐性のＣｒ等か
らなる入力端台座（２１）が形成され、この上には、ソ
ース及びドレイン電極（１６，１７）と同一のＴＦＴ基
板（１）の中では比較的低耐性のＡｌ等からなる引き回
し線（２７）がドライバー部（５，６）から引き出され
てきて、更に、例えば幅が４００μｍ、間隙が４００μ
ｍの複数本例えば３本の細線に分割された入力端（４
７）が、ゲート絶縁膜（１２）及び層間絶縁膜（１５）
に開けられたコンタクトホールを介して接続されてい
る。更に、この上には、外部処理回路が搭載されたＦＰ
Ｃとの接着において、外気に対する耐性を高めるため
に、画素電極（１９）と同一の高耐性のＩＴＯからなる
入力端コンタクト膜（２９）が形成され、平坦化絶縁膜
（１８）に開けられたコンタクトホールを介して、複数
の細線からなる入力端（４７）に一体的に接続されてい
る。FIG. 1 is an enlarged plan view showing a main part of a display device according to a first embodiment of the present invention.
FIG. 2 is a sectional view taken along line AA of FIG. 1, and FIG.
It is sectional drawing along the line. On the end of the substrate (10), the input end pedestal (21) made of relatively middle-resistant Cr or the like in the same TFT substrate (1) as the gate electrode (11) in order to enhance the adhesion to the substrate. ) Are formed thereon, and a wiring line (27) made of Al or the like having relatively low resistance in the same TFT substrate (1) as the source and drain electrodes (16, 17) is provided thereon. 6), for example, a width of 400 μm and a gap of 400 μm.
m divided into a plurality of, for example, three thin lines (4
7) a gate insulating film (12) and an interlayer insulating film (15)
Are connected via contact holes opened in the holes. Further, an FP on which an external processing circuit is mounted is provided thereon.
In order to enhance the resistance to the outside air in bonding with C, an input end contact film (29) made of the same high-resistance ITO as the pixel electrode (19) was formed and opened in the flattening insulating film (18). Via a contact hole, it is integrally connected to an input end (47) consisting of a plurality of fine wires.
【００１４】本発明では、表示装置内部のドライバー
（５，６）から引き出されてきた引き回し線（２７）と
一体の入力端（４７）を、引き回し線（２７）の本線か
ら分岐されてなる櫛歯状の複数の細線、言い換えれば、
入力端（４７）部にて、複数のスリットを形成してなる
櫛歯状の複数の細線からなる構成としている。この構成
において、膜の被覆性の悪い箇所において、図２に示す
ように入力端（４７）の両端の細線部にて、入力端コン
タクト膜（２９）と平坦化絶縁膜（１８）の界面から湿
気が浸透して入力端細線（４７）に到達する。すると、
入力端細線（４７）のＡｌと入力端コンタクト膜（２
９）のＩＴＯの間で電池反応を生じ、図１の点線で示す
コンタクトホールの周囲に沿ってＡｌの溶融腐食が始ま
る。このような溶融腐食はいったん始まると、比較的早
く進行し、入力端細線（４７）の端部に達するが、入力
端細線（４７）の間隙に到達すると、そこで停止する。
従って、湿気が更に進んで近隣の入力端細線（４７）に
達し、再び電池反応によるＡｌの溶融腐食が始まるに至
ることは殆ど無く、電触による断線は、入力端（４７）
の両端の細線のみで済む。言い換えれば、どこか一ヶ所
で始まったＡｌの溶融腐蝕は、コンタクトホールの周囲
に沿って進むが、本発明の構成においては、複数に形成
された入力端細線（４７）の間隙にて溶融腐蝕の進行は
一々停止されるので、入力端（４７）の全域にわたって
断線が生じるまでに至ることが避けられ、良好な外部接
続が得られる。In the present invention, the input end (47) integrated with the routing line (27) drawn out from the driver (5, 6) inside the display device has a comb branched from the main line of the routing line (27). Tooth-like thin lines, in other words,
At the input end (47), a plurality of comb-shaped thin lines formed with a plurality of slits are provided. In this configuration, in a portion where film coverage is poor, as shown in FIG. 2, a thin line portion at both ends of the input end (47) is formed from the interface between the input end contact film (29) and the flattening insulating film (18). The moisture penetrates and reaches the input end thin line (47). Then
Al of the input end thin line (47) and the input end contact film (2
A battery reaction occurs between the ITOs of 9), and melt corrosion of Al starts along the periphery of the contact holes indicated by the dotted lines in FIG. Once such melt corrosion has begun, it proceeds relatively quickly and reaches the end of the input end thin line (47), but stops there when it reaches the gap between the input end thin lines (47).
Therefore, it is unlikely that the moisture will further advance to reach the nearby input terminal thin line (47), and the melting and corrosion of Al due to the battery reaction will not start again.
Only the thin lines at both ends In other words, the molten corrosion of Al that started at one place proceeds along the periphery of the contact hole. However, in the configuration of the present invention, the molten corrosion of the Al at the plurality of input end thin wires (47) is formed. Are stopped one by one, so that it is possible to avoid the occurrence of disconnection over the entire area of the input end (47) and to obtain a good external connection.
【００１５】[0015]
【発明の効果】本発明により、表示装置の内部より、外
部に引き出された入力端部が電触により断線することが
防がれ、外部の処理装置との良好な接続が得られるよう
になった。According to the present invention, it is possible to prevent the input end portion drawn out from the inside of the display device from being disconnected by electric contact, and to obtain a good connection with an external processing device. Was.
【図１】本発明の第１の実施の形態にかかる表示装置の
要部拡大平面図である。FIG. 1 is an enlarged plan view of a main part of a display device according to a first embodiment of the present invention.
【図２】図１のＡ−Ａ線に沿った断面図であるFIG. 2 is a sectional view taken along line AA of FIG. 1;
【図３】図１のＢ−Ｂ線に沿った断面図である。FIG. 3 is a sectional view taken along line BB of FIG. 1;
【図４】表示装置の平面図である。FIG. 4 is a plan view of the display device.
【図５】表示装置の一部断面図である。FIG. 5 is a partial cross-sectional view of the display device.
【図６】従来の表示装置の要部平面図である。FIG. 6 is a plan view of a main part of a conventional display device.
【図７】図６のＣ−Ｃ線に沿った断面図である。FIG. 7 is a sectional view taken along the line CC of FIG. 6;
１ ＴＦＴ基板 ２ 対向基板 ３ シール材 ４ 表示領域 ５ ゲートドライバー ６ ドレインドライバー ８ 入力端子 １０ 基板 ２７ 引き回し線 ２９ 入力端コンタクト膜 ４７ 入力端 DESCRIPTION OF SYMBOLS 1 TFT substrate 2 Counter substrate 3 Sealing material 4 Display area 5 Gate driver 6 Drain driver 8 Input terminal 10 Substrate 27 Leading line 29 Input terminal contact film 47 Input terminal
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６１６Ａ ６１７Ｋ ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code FI H01L 29/78 616A 617K
Claims (3)
対の基板の内面に前記光学部材を変調するための複数の
容量及びこれらの容量に表示信号電圧を供給するための
トランジスタ群が形成されてなり、前記基板の端部に
は、前記トランジスタ群から引き回された引き回し配線
の少なくとも一部と一体の比較的低耐性の第１の導電層
により少なくとも形成された入力端子が設けられた表示
装置において、 前記入力端子は、前記引き回し配線から別れた複数の細
線により形成されていることを特徴とする表示装置。1. A plurality of capacitors for modulating the optical member and a transistor group for supplying a display signal voltage to these capacitors are formed on inner surfaces of a pair of substrates opposed to each other with the optical member interposed therebetween. An input terminal is provided at an end of the substrate, the input terminal being at least formed by a relatively low-resistance first conductive layer integrated with at least a part of the wiring routed from the transistor group. In the display device, the input terminal is formed by a plurality of fine lines separated from the routing wiring.
複数の細線を覆う比較的高耐性の第２の導電層との積層
構造により形成されていることを特徴とする請求項１記
載の表示装置。2. The input terminal according to claim 1, wherein the input terminal is formed by a laminated structure of the plurality of fine wires and a second conductive layer having a relatively high resistance covering the plurality of fine wires. Display device.
る電極と同一の透明導電膜からなることを特徴とする請
求項２記載の表示装置。3. The display device according to claim 2, wherein the second conductive layer is made of the same transparent conductive film as an electrode forming the capacitor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27089597A JPH11109889A (en) | 1997-10-03 | 1997-10-03 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27089597A JPH11109889A (en) | 1997-10-03 | 1997-10-03 | Display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11109889A true JPH11109889A (en) | 1999-04-23 |
Family
ID=17492477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27089597A Pending JPH11109889A (en) | 1997-10-03 | 1997-10-03 | Display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11109889A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100448049B1 (en) * | 2000-12-30 | 2004-09-10 | 비오이 하이디스 테크놀로지 주식회사 | Thin film transistor lcd |
| JP2009163042A (en) * | 2008-01-08 | 2009-07-23 | Mitsubishi Electric Corp | Scanning line driving circuit for active matrix and image display |
| JP2012215907A (en) * | 2009-02-10 | 2012-11-08 | Sharp Corp | Connection terminal and display device with the connection terminal |
| JP2013179089A (en) * | 2013-06-20 | 2013-09-09 | Semiconductor Energy Lab Co Ltd | El display device |
| US8823009B2 (en) | 2004-07-30 | 2014-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
-
1997
- 1997-10-03 JP JP27089597A patent/JPH11109889A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100448049B1 (en) * | 2000-12-30 | 2004-09-10 | 비오이 하이디스 테크놀로지 주식회사 | Thin film transistor lcd |
| US8823009B2 (en) | 2004-07-30 | 2014-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
| US8829527B2 (en) | 2004-07-30 | 2014-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
| US9520410B2 (en) | 2004-07-30 | 2016-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
| US11310457B2 (en) | 2004-07-30 | 2022-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
| JP2009163042A (en) * | 2008-01-08 | 2009-07-23 | Mitsubishi Electric Corp | Scanning line driving circuit for active matrix and image display |
| JP2012215907A (en) * | 2009-02-10 | 2012-11-08 | Sharp Corp | Connection terminal and display device with the connection terminal |
| JP2013179089A (en) * | 2013-06-20 | 2013-09-09 | Semiconductor Energy Lab Co Ltd | El display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100493869B1 (en) | IPS mode Liquid crystal display device and method for fabricating the same | |
| KR100736114B1 (en) | IPS mode Liquid crystal display device and method for fabricating the same | |
| US10761364B2 (en) | Liquid crystal display device | |
| CN111587453B (en) | Display device | |
| US5028122A (en) | Liquid crystal active-matrix display device | |
| US10439010B2 (en) | Display device | |
| KR100951351B1 (en) | Thin film transistor array panel and electro phoretic indication display including the panel | |
| KR101098084B1 (en) | Liquid crystal display device | |
| JP3806497B2 (en) | Display device | |
| US6049365A (en) | Liquid crystal displaying apparatus with a converter not exposed to liquid crystal | |
| US6326641B1 (en) | Liquid crystal display device having a high aperture ratio | |
| JP4781034B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| US20220262825A1 (en) | Display device and manufacturing method thereof | |
| JPH11109889A (en) | Display device | |
| JP3807096B2 (en) | Active matrix substrate and electro-optical panel having the same | |
| KR100449849B1 (en) | Active matrix type display device | |
| JP3752824B2 (en) | Method for manufacturing active matrix substrate device, active matrix substrate device, and electro-optical panel including the same | |
| TWI451177B (en) | Active device, pixel structure, driving circuit and display panel | |
| JPH09197376A (en) | Static electricity countermeasure structure of semiconductor element | |
| JPH05119332A (en) | Liquid crystal display device | |
| JPH06258665A (en) | Production of liquid crystal panel | |
| JP3505369B2 (en) | Liquid crystal display | |
| US11740524B2 (en) | Liquid crystal display device | |
| US20220223707A1 (en) | Semiconductor device | |
| KR100348994B1 (en) | IPS mode Liquid crystal display and method for fabricating the same |