JPH11103524A - 過電流保護回路 - Google Patents
過電流保護回路Info
- Publication number
- JPH11103524A JPH11103524A JP26254097A JP26254097A JPH11103524A JP H11103524 A JPH11103524 A JP H11103524A JP 26254097 A JP26254097 A JP 26254097A JP 26254097 A JP26254097 A JP 26254097A JP H11103524 A JPH11103524 A JP H11103524A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- output
- voltage
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【課題】 フの字過電流保護回路の温度特性を改善す
る。 【解決手段】 出力電流ＩOがピーク電流ＩOPに至る
と、これに応じて電流検出抵抗ＲAに流れる電流が増加
し、ＶAが高くなる。そして、ＶAがＶREF1より大きくな
ると、トランジスタＱ15に電流が流れ始める。これによ
って、トランジスタＱ16、Ｑ17に電流が流れ、トランジ
スタＱ12のベース電流が減少し、抵抗Ｒd4における電圧
降下が少なくなり、出力トランジスタＱ11のベース電圧
が上昇する。これによって、出力電圧ＶOが減少し始
め、ＶBも減少していく。そして、ＶREF2＋ＶBというト
ランジスタＱ18のベース電圧が、ＶREF1より小さくなる
と、Ｑ18が動作し始める。これによって、Ｑ15がオフに
なり、Ｑ18に流れる電流によって、出力電流が減少され
る。
る。 【解決手段】 出力電流ＩOがピーク電流ＩOPに至る
と、これに応じて電流検出抵抗ＲAに流れる電流が増加
し、ＶAが高くなる。そして、ＶAがＶREF1より大きくな
ると、トランジスタＱ15に電流が流れ始める。これによ
って、トランジスタＱ16、Ｑ17に電流が流れ、トランジ
スタＱ12のベース電流が減少し、抵抗Ｒd4における電圧
降下が少なくなり、出力トランジスタＱ11のベース電圧
が上昇する。これによって、出力電圧ＶOが減少し始
め、ＶBも減少していく。そして、ＶREF2＋ＶBというト
ランジスタＱ18のベース電圧が、ＶREF1より小さくなる
と、Ｑ18が動作し始める。これによって、Ｑ15がオフに
なり、Ｑ18に流れる電流によって、出力電流が減少され
る。
Description
【０００１】
【発明の属する技術分野】負荷に供給する電流を出力す
る出力トランジスタと、この出力トランジスタにおける
電流量を制御するドライブトランジスタと、負荷に印加
する出力電圧の電圧値に応じてドライブトランジスタを
制御するフィードバック手段とを有し、負荷へ供給する
電流量を制御し出力電圧を一定に制御する定電圧回路に
おいて、過電流が流れるのを防止する過電流保護回路に
関する。
る出力トランジスタと、この出力トランジスタにおける
電流量を制御するドライブトランジスタと、負荷に印加
する出力電圧の電圧値に応じてドライブトランジスタを
制御するフィードバック手段とを有し、負荷へ供給する
電流量を制御し出力電圧を一定に制御する定電圧回路に
おいて、過電流が流れるのを防止する過電流保護回路に
関する。
【０００２】
【従来の技術】従来より、出力端より定電圧を出力する
定電圧回路では、出力端の短絡などに対処するために、
過電流保護回路を備える場合が多い。この過電流保護回
路には、出力端からの出力電流値が所定電流以上となっ
た場合に、出力を遮断してしまうタイプや、出力電流が
それ以上にならないようにロックするタイプや、出力電
圧及び出力電流を徐々に減少させるタイプがある。
定電圧回路では、出力端の短絡などに対処するために、
過電流保護回路を備える場合が多い。この過電流保護回
路には、出力端からの出力電流値が所定電流以上となっ
た場合に、出力を遮断してしまうタイプや、出力電流が
それ以上にならないようにロックするタイプや、出力電
圧及び出力電流を徐々に減少させるタイプがある。
【０００３】この出力電流を徐々に減少させるタイプ
は、その電圧・電流特性がフの字型となるため、フの字
過電流保護回路と呼ばれている。すなわち、フの字過電
流保護回路では、図１に示すように、電流値がピーク電
流値ＩOPに達すると、出力電圧が下がり始め、また出力
電流も同時に下がる。そして、電圧が下がりきって出力
端の電圧が０になるときのショート電流値ＩOSCがピー
ク電流値ＩOPより小さい位置にくる。従って、特性がフ
の字型になる。これによって、定電圧回路の出力トラン
ジスタは過電流と熱破壊の両方から保護される。
は、その電圧・電流特性がフの字型となるため、フの字
過電流保護回路と呼ばれている。すなわち、フの字過電
流保護回路では、図１に示すように、電流値がピーク電
流値ＩOPに達すると、出力電圧が下がり始め、また出力
電流も同時に下がる。そして、電圧が下がりきって出力
端の電圧が０になるときのショート電流値ＩOSCがピー
ク電流値ＩOPより小さい位置にくる。従って、特性がフ
の字型になる。これによって、定電圧回路の出力トラン
ジスタは過電流と熱破壊の両方から保護される。
【０００４】出力を遮断するタイプでは、その復帰のた
めには、何らかの作業を必要とする。また、ピーク電流
を流し続けるタイプでは、過電流保護動作が開始される
ピーク電流を大きく設定すると、出力トランジスタに悪
影響が出、またピーク電流を小さく設定すると、出力が
十分大きくとれないという問題がある。フの字過電流保
護回路によれば、出力トランジスタを確実に保護できる
と共に、動作が開始される電流量を比較的大きくとるこ
とができ、出力を大きく設定することができる。
めには、何らかの作業を必要とする。また、ピーク電流
を流し続けるタイプでは、過電流保護動作が開始される
ピーク電流を大きく設定すると、出力トランジスタに悪
影響が出、またピーク電流を小さく設定すると、出力が
十分大きくとれないという問題がある。フの字過電流保
護回路によれば、出力トランジスタを確実に保護できる
と共に、動作が開始される電流量を比較的大きくとるこ
とができ、出力を大きく設定することができる。
【０００５】このような従来のフの字過電流保護回路の
一例を図２に示す。入力電圧ＶINから、定電圧の出力電
圧ＶOが得られる。出力端には、負荷ＲLが接続されてお
り、ここに出力電圧ＶOが印加する。また、出力電流ＩO
が負荷ＲLに流れている。
一例を図２に示す。入力電圧ＶINから、定電圧の出力電
圧ＶOが得られる。出力端には、負荷ＲLが接続されてお
り、ここに出力電圧ＶOが印加する。また、出力電流ＩO
が負荷ＲLに流れている。
【０００６】入力電圧ＶINには、検出抵抗Ｒ1を介し、
ＰＮＰ型の出力トランジスタＱoutのエミッタが接続さ
れている。この出力トランジスタＱoutのコレクタが、
出力端を介し、負荷ＲLに接続されている。また、出力
トランジスタＱoutのコレクタは、分圧抵抗Ｒd1、Ｒd2
を介しグランドに接続されている。従って、この分圧抵
抗Ｒd1、Ｒd2の中点に出力電圧ＶOに対応した電圧が得
られる。
ＰＮＰ型の出力トランジスタＱoutのエミッタが接続さ
れている。この出力トランジスタＱoutのコレクタが、
出力端を介し、負荷ＲLに接続されている。また、出力
トランジスタＱoutのコレクタは、分圧抵抗Ｒd1、Ｒd2
を介しグランドに接続されている。従って、この分圧抵
抗Ｒd1、Ｒd2の中点に出力電圧ＶOに対応した電圧が得
られる。
【０００７】分圧抵抗Ｒd1、Ｒd2の中点は、エラーアン
プの負入力端子に接続されている。また、このエラーア
ンプの正入力端子には、基準電源Ｖrefからの基準電圧
Ｖrefが供給されている。従って、エラーアンプの出力
は、出力電圧ＶOに応じて変化する。エラーアンプの出
力はＮＰＮ型のドライブトランジスタＱdに接続されて
いる。このドライブトランジスタＱdのエミッタはグラ
ンドに接続され、コレクタは、出力トランジスタＱout
のベースに接続されている。そこで、出力電圧ＶOが低
くなると、エラーアンプの出力が大きくなり、出力トラ
ンジスタＱoutの出力が大きくなる。反対に出力電圧ＶO
が高くなると、エラーアンプの出力が小さくなり、出力
トランジスタＱoutの出力が小さくなり、出力電圧ＶOが
小さくなる。このようにして、出力電圧ＶOが定電圧に
維持される。
プの負入力端子に接続されている。また、このエラーア
ンプの正入力端子には、基準電源Ｖrefからの基準電圧
Ｖrefが供給されている。従って、エラーアンプの出力
は、出力電圧ＶOに応じて変化する。エラーアンプの出
力はＮＰＮ型のドライブトランジスタＱdに接続されて
いる。このドライブトランジスタＱdのエミッタはグラ
ンドに接続され、コレクタは、出力トランジスタＱout
のベースに接続されている。そこで、出力電圧ＶOが低
くなると、エラーアンプの出力が大きくなり、出力トラ
ンジスタＱoutの出力が大きくなる。反対に出力電圧ＶO
が高くなると、エラーアンプの出力が小さくなり、出力
トランジスタＱoutの出力が小さくなり、出力電圧ＶOが
小さくなる。このようにして、出力電圧ＶOが定電圧に
維持される。
【０００８】そして、過電流保護のために、出力トラン
ジスタＱoutのベースには、エミッタが入力電圧ＶINに
接続されたＰＮＰ型の制限トランジスタＱLのコレクタ
が接続されている。また、この制限トランジスタＱLの
ベースは、抵抗Ｒ2を介し、検出抵抗Ｒ1と出力トランジ
スタのエミッタの接続点に接続され、また抵抗Ｒ3を介
し、出力端に接続されている。
ジスタＱoutのベースには、エミッタが入力電圧ＶINに
接続されたＰＮＰ型の制限トランジスタＱLのコレクタ
が接続されている。また、この制限トランジスタＱLの
ベースは、抵抗Ｒ2を介し、検出抵抗Ｒ1と出力トランジ
スタのエミッタの接続点に接続され、また抵抗Ｒ3を介
し、出力端に接続されている。
【０００９】従って、この回路において、負荷ＲLに流
れる電流が増加し、ＩOPに達すると、制限トランジスタ
ＱLがオンし、抵抗Ｒ1、Ｒ2、Ｒ3を介し出力端に電流が
流れ、出力電流が制限される。
れる電流が増加し、ＩOPに達すると、制限トランジスタ
ＱLがオンし、抵抗Ｒ1、Ｒ2、Ｒ3を介し出力端に電流が
流れ、出力電流が制限される。
【００１０】
【発明が解決しようとする課題】ここで、図２の回路に
おけるピーク電流値ＩOPは、次のようにして、決定され
る。なお、抵抗Ｒ1に流れる電流をＩ1、抵抗Ｒ2に流れ
る電流をＩ2、抵抗Ｒ3に流れる電流をＩ3、制限トラン
ジスタＱLのベースエミッタ間電圧をＶBE、ベース電流
をＩBとする。
おけるピーク電流値ＩOPは、次のようにして、決定され
る。なお、抵抗Ｒ1に流れる電流をＩ1、抵抗Ｒ2に流れ
る電流をＩ2、抵抗Ｒ3に流れる電流をＩ3、制限トラン
ジスタＱLのベースエミッタ間電圧をＶBE、ベース電流
をＩBとする。
【００１１】 Ｉ3＝（ＶIN−ＶBE−ＶO）／Ｒ3 ・・・ （１） Ｉ3＞＞ＩBとすると、Ｉ2≒Ｉ3であり、 ＶBE＝Ｉ3×Ｒ2＋Ｉ1×Ｒ1 ・・・ （２） Ｉ1＞＞Ｉ3とすると、Ｉ1≒ＩOPとなり、式（２）は、 ＶBE＝Ｉ3×Ｒ2＋ＩOP×Ｒ1 ・・・（３） となる。
【００１２】式（３）に式（１）を代入して、ピーク電
流ＩOPを求めると、 ＩOP＝ＶBE／Ｒ1−（ＶIN−ＶBE−ＶO）Ｒ2／Ｒ1Ｒ3 となる。
流ＩOPを求めると、 ＩOP＝ＶBE／Ｒ1−（ＶIN−ＶBE−ＶO）Ｒ2／Ｒ1Ｒ3 となる。
【００１３】また、出力端の短絡時には、ＶO＝０であ
り、ショート電流ＩOSCは、 ＩOSC＝ＶBE／Ｒ1−（ＶIN−ＶBE）Ｒ2／Ｒ1Ｒ3 となる。
り、ショート電流ＩOSCは、 ＩOSC＝ＶBE／Ｒ1−（ＶIN−ＶBE）Ｒ2／Ｒ1Ｒ3 となる。
【００１４】このように、この従来の回路では、ピーク
電流ＩOP及びショート電流ＩOSC共に、ＶBEに依存す
る。従って、温度によって値が変わってしまい、回路の
温度特性が大きいという問題がある。また、ピーク電流
ＩOP及びショート電流ＩOSCが入力電圧ＶINに依存する
という問題もある。さらに、ＩOPはＶOに依存するた
め、ＶOの設定を変えるとピーク電流ＩOPが変化してし
まう。また、電流検出用抵抗Ｒ1が電源（入力電圧ＶI
N）と出力端の間にあるため、ここでの電圧降下分がロ
スになるという問題もある。
電流ＩOP及びショート電流ＩOSC共に、ＶBEに依存す
る。従って、温度によって値が変わってしまい、回路の
温度特性が大きいという問題がある。また、ピーク電流
ＩOP及びショート電流ＩOSCが入力電圧ＶINに依存する
という問題もある。さらに、ＩOPはＶOに依存するた
め、ＶOの設定を変えるとピーク電流ＩOPが変化してし
まう。また、電流検出用抵抗Ｒ1が電源（入力電圧ＶI
N）と出力端の間にあるため、ここでの電圧降下分がロ
スになるという問題もある。
【００１５】本発明は、上記課題に鑑みなされたもので
あり、温度特性が改善され、入力電圧や出力電圧によら
ず、かつ出力経路から電流検出用抵抗を排除することが
できる。過電流保護回路を提供することを目的とする。
あり、温度特性が改善され、入力電圧や出力電圧によら
ず、かつ出力経路から電流検出用抵抗を排除することが
できる。過電流保護回路を提供することを目的とする。
【００１６】
【課題を解決するための手段】本発明は、負荷に供給す
る電流を出力する出力トランジスタと、この出力トラン
ジスタにおける電流量を制御するドライブトランジスタ
と、負荷に印加する出力電圧の電圧値に応じてドライブ
トランジスタを制御するフィードバック手段とを有し、
負荷へ供給する電流量を制御し出力電圧を一定に制御す
る定電圧回路において、負荷に過電流が流れるのを防止
する過電流保護回路であって、負荷に流れる電流に対応
した電流を検出し、検出した電流が所定値以上であった
場合に、前記ドライブトランジスタを制御して、出力ト
ランジスタからの出力電流を制限することを特徴とす
る。
る電流を出力する出力トランジスタと、この出力トラン
ジスタにおける電流量を制御するドライブトランジスタ
と、負荷に印加する出力電圧の電圧値に応じてドライブ
トランジスタを制御するフィードバック手段とを有し、
負荷へ供給する電流量を制御し出力電圧を一定に制御す
る定電圧回路において、負荷に過電流が流れるのを防止
する過電流保護回路であって、負荷に流れる電流に対応
した電流を検出し、検出した電流が所定値以上であった
場合に、前記ドライブトランジスタを制御して、出力ト
ランジスタからの出力電流を制限することを特徴とす
る。
【００１７】このように、ドライブトランジスタの電流
を検出電流値に応じて直接制御する。このため、この過
電流保護のための構成を独立した基準電圧を利用して構
成することができる。従って、動作開始電流トランジス
タのＶBEや、入力電圧、出力電圧に依存しないものにで
きる。また、電流検出抵抗も出力端に至る電流経路に設
けず、カレントミラーなどで、出力電流に比例した電流
を流す経路に配置することも容易である。
を検出電流値に応じて直接制御する。このため、この過
電流保護のための構成を独立した基準電圧を利用して構
成することができる。従って、動作開始電流トランジス
タのＶBEや、入力電圧、出力電圧に依存しないものにで
きる。また、電流検出抵抗も出力端に至る電流経路に設
けず、カレントミラーなどで、出力電流に比例した電流
を流す経路に配置することも容易である。
【００１８】また、本発明は、負荷に供給する電流を出
力する出力トランジスタと、この出力トランジスタにお
ける電流量を制御するドライブトランジスタと、負荷に
印加する出力電圧の電圧値に応じてドライブトランジス
タを制御するフィードバック手段とを有し、負荷へ供給
する電流量を制御し出力電圧を一定に制御する定電圧回
路において、負荷に過電流が流れるのを防止する過電流
保護回路であって、負荷に流れる電流に対応した電流を
検出する電流検出抵抗と、この電流検出抵抗における電
圧降下に基づく電圧を信号入力端に受け入れ、低電流源
からの電流を流す第１のトランジスタと、信号入力端に
第１基準電圧発生部からの第１基準電圧を信号入力端に
受け入れ、前記第１のトランジスタと同じ定電流源から
の電流を分割して流す第２トランジスタと、この第２の
トランジスタに流れる電流を受け入れ、対応する電流を
流すカレントミラーと、を有し、このカレントミラーに
流れる電流に応じて、前記ドライブトランジスタを制御
して、負荷に対する過電流を防止することを特徴とす
る。
力する出力トランジスタと、この出力トランジスタにお
ける電流量を制御するドライブトランジスタと、負荷に
印加する出力電圧の電圧値に応じてドライブトランジス
タを制御するフィードバック手段とを有し、負荷へ供給
する電流量を制御し出力電圧を一定に制御する定電圧回
路において、負荷に過電流が流れるのを防止する過電流
保護回路であって、負荷に流れる電流に対応した電流を
検出する電流検出抵抗と、この電流検出抵抗における電
圧降下に基づく電圧を信号入力端に受け入れ、低電流源
からの電流を流す第１のトランジスタと、信号入力端に
第１基準電圧発生部からの第１基準電圧を信号入力端に
受け入れ、前記第１のトランジスタと同じ定電流源から
の電流を分割して流す第２トランジスタと、この第２の
トランジスタに流れる電流を受け入れ、対応する電流を
流すカレントミラーと、を有し、このカレントミラーに
流れる電流に応じて、前記ドライブトランジスタを制御
して、負荷に対する過電流を防止することを特徴とす
る。
【００１９】電流検出抵抗に流れる電流量が所定値以上
になったことで、第１のトランジスタに代えて、第２の
トランジスタを動作させることができ、これによってド
ライブトランジスタにおける電流量を減少させ、出力ト
ランジスタの出力電流を減少させることができる。これ
によって、過電流保護動作の開始の電流値は、第１基準
電圧と、電流検出抵抗の抵抗値で決定できる。従って、
動作開始の電流値（ピーク電流値）をトランジスタのＶ
BEや、入力電圧、出力電圧に依存しないものにできる。
また、電流検出抵抗も出力端に至る電流経路に設けず、
カレントミラーなどで、出力電流に比例した電流を流す
経路に配置することも容易となる。
になったことで、第１のトランジスタに代えて、第２の
トランジスタを動作させることができ、これによってド
ライブトランジスタにおける電流量を減少させ、出力ト
ランジスタの出力電流を減少させることができる。これ
によって、過電流保護動作の開始の電流値は、第１基準
電圧と、電流検出抵抗の抵抗値で決定できる。従って、
動作開始の電流値（ピーク電流値）をトランジスタのＶ
BEや、入力電圧、出力電圧に依存しないものにできる。
また、電流検出抵抗も出力端に至る電流経路に設けず、
カレントミラーなどで、出力電流に比例した電流を流す
経路に配置することも容易となる。
【００２０】また、本発明は、さらに、前記第２のトラ
ンジスタに並列して設けられ、出力電圧に対応した検出
電圧に対し、第２基準電圧だけ加算された電圧を信号入
力端に受け入れ、前記出力電圧が所定値以下になったと
きに動作し、前記第２のトランジスタに代わって、前記
ドライブトランジスタにおける電流を制御する電流を流
す第３のトランジスタを有し、前記電流検出抵抗に流れ
る電流量を第２基準電圧に応じて決定し、負荷に流れる
電流を制御することを特徴とする。
ンジスタに並列して設けられ、出力電圧に対応した検出
電圧に対し、第２基準電圧だけ加算された電圧を信号入
力端に受け入れ、前記出力電圧が所定値以下になったと
きに動作し、前記第２のトランジスタに代わって、前記
ドライブトランジスタにおける電流を制御する電流を流
す第３のトランジスタを有し、前記電流検出抵抗に流れ
る電流量を第２基準電圧に応じて決定し、負荷に流れる
電流を制御することを特徴とする。
【００２１】従って、出力電圧が減少してきたときに、
第３のトランジスタが動作し、この第３のトランジスタ
に供給している第２基準電圧と、電流検出抵抗の抵抗値
により、出力電圧が０になったときに出力電流（ショー
ト電流）を決定することができる。従って、このショー
ト電流をトランジスタのＶBEや、入力電圧に依存しない
ものにできる。
第３のトランジスタが動作し、この第３のトランジスタ
に供給している第２基準電圧と、電流検出抵抗の抵抗値
により、出力電圧が０になったときに出力電流（ショー
ト電流）を決定することができる。従って、このショー
ト電流をトランジスタのＶBEや、入力電圧に依存しない
ものにできる。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態（以下
実施形態という）について、図面に基づいて説明する。
実施形態という）について、図面に基づいて説明する。
【００２３】図１は、実施形態の構成を示す回路図であ
り、入力電圧ＶIN、出力電圧ＶO、出力電流ＩO、負荷Ｒ
Lは、図２と同一である。
り、入力電圧ＶIN、出力電圧ＶO、出力電流ＩO、負荷Ｒ
Lは、図２と同一である。
【００２４】ＰＮＰ型の出力トランジスタＱ11は、エミ
ッタが入力電圧ＶINに接続され、コレクタが出力端を介
し、負荷ＲLに接続されている。また出力トランジスタ
Ｑ11のコレクタ及び出力端は、分圧抵抗Ｒd1、Ｒd2によ
ってグランドに接続されている。この分圧抵抗Ｒd1、Ｒ
d2の中点の電圧をＶBとする。そして、このＶBは、エラ
ーアンプの負入力端に入力されており、このエラーアン
プの正入力端には、第１基準電圧ＶREF1が入力されてい
る。また、このエラーアンプの出力は、ＮＰＮ型のドラ
イブトランジスタＱ12のベースに接続されており、この
ドライブトランジスタＱ12のエミッタはグランドに接続
され、コレクタは、分圧抵抗Ｒd3、Ｒd4を介し入力電圧
ＶINに接続されている。そして、分圧抵抗Ｒd3、Ｒd4の
中点が出力トランジスタＱ11のベースに接続されてい
る。
ッタが入力電圧ＶINに接続され、コレクタが出力端を介
し、負荷ＲLに接続されている。また出力トランジスタ
Ｑ11のコレクタ及び出力端は、分圧抵抗Ｒd1、Ｒd2によ
ってグランドに接続されている。この分圧抵抗Ｒd1、Ｒ
d2の中点の電圧をＶBとする。そして、このＶBは、エラ
ーアンプの負入力端に入力されており、このエラーアン
プの正入力端には、第１基準電圧ＶREF1が入力されてい
る。また、このエラーアンプの出力は、ＮＰＮ型のドラ
イブトランジスタＱ12のベースに接続されており、この
ドライブトランジスタＱ12のエミッタはグランドに接続
され、コレクタは、分圧抵抗Ｒd3、Ｒd4を介し入力電圧
ＶINに接続されている。そして、分圧抵抗Ｒd3、Ｒd4の
中点が出力トランジスタＱ11のベースに接続されてい
る。
【００２５】従って、出力電圧ＶOが低くなると、ＶBが
下がり、エラーアンプの出力が大きくなり、ドライブト
ランジスタＱ12出力が大きくなり、出力トランジスタＱ
11のベース電圧が下がり出力電流ＩOが大きくなる。一
方、出力電圧ＶOが高くなると、エラーアンプの出力が
小さくなり、出力トランジスタＱ11の出力が小さくな
る。従って、通常の動作時は、出力電圧ＶOが定電圧に
維持される。この構成、動作は、電流検出抵抗Ｒ1が存
在しない点を除けば、基本的に図２に示した従来例と同
一である。
下がり、エラーアンプの出力が大きくなり、ドライブト
ランジスタＱ12出力が大きくなり、出力トランジスタＱ
11のベース電圧が下がり出力電流ＩOが大きくなる。一
方、出力電圧ＶOが高くなると、エラーアンプの出力が
小さくなり、出力トランジスタＱ11の出力が小さくな
る。従って、通常の動作時は、出力電圧ＶOが定電圧に
維持される。この構成、動作は、電流検出抵抗Ｒ1が存
在しない点を除けば、基本的に図２に示した従来例と同
一である。
【００２６】本実施形態では、出力トランジスタＱ11の
ベースに同じＰＮＰ型で、エミッタが入力電圧ＶINに接
続されたトランジスタＱ13が接続されている。従って、
このトランジスタＱ13は、出力トランジスタＱ11とで、
カレントミラーを構成する。そして、このトランジスタ
Ｑ13はその電流能力（エミッタ面積）が出力トランジス
タＱ11の１／ｎに設定されているため、このトランジス
タＱ13には、出力トランジスタＱ11に流れる電流（出力
電流ＩOにほぼ等しい）の１／ｎの電流が流れる。
ベースに同じＰＮＰ型で、エミッタが入力電圧ＶINに接
続されたトランジスタＱ13が接続されている。従って、
このトランジスタＱ13は、出力トランジスタＱ11とで、
カレントミラーを構成する。そして、このトランジスタ
Ｑ13はその電流能力（エミッタ面積）が出力トランジス
タＱ11の１／ｎに設定されているため、このトランジス
タＱ13には、出力トランジスタＱ11に流れる電流（出力
電流ＩOにほぼ等しい）の１／ｎの電流が流れる。
【００２７】トランジスタＱ13のコレクタは、電流検出
抵抗ＲAを介しグランドに接続されている。従って、出
力電流をそのまま流さずに、かつ出力電流の１／ｎ電流
で出力電流の過電流を検出することができる。この電流
検出抵抗ＲAの上側の電圧をＶAとする。
抵抗ＲAを介しグランドに接続されている。従って、出
力電流をそのまま流さずに、かつ出力電流の１／ｎ電流
で出力電流の過電流を検出することができる。この電流
検出抵抗ＲAの上側の電圧をＶAとする。
【００２８】この電流検出抵抗ＲAの上側の電圧ＶAは、
ＰＮＰ型のトランジスタ（第１のトランジスタ）Ｑ14の
ベースに接続されている。このトランジスタＱ14のコレ
クタはグランドに接続され、エミッタは定電流源ＣＯＮ
の出力端に接続されている。さらに、このトランジスタ
Ｑ14のエミッタ及び定電流源ＣＯＮの出力端には、ＰＮ
Ｐ型のトランジスタ（第２のトランジスタ）Ｑ15のエミ
ッタが接続されている。このトランジスタＱ15のベース
には、第１基準電圧ＶREF1が供給されている。従って、
トランジスタＱ14とトランジスタＱ15は差動動作し、定
電流源ＣＯＮからの電流を分割して流すことになる。
ＰＮＰ型のトランジスタ（第１のトランジスタ）Ｑ14の
ベースに接続されている。このトランジスタＱ14のコレ
クタはグランドに接続され、エミッタは定電流源ＣＯＮ
の出力端に接続されている。さらに、このトランジスタ
Ｑ14のエミッタ及び定電流源ＣＯＮの出力端には、ＰＮ
Ｐ型のトランジスタ（第２のトランジスタ）Ｑ15のエミ
ッタが接続されている。このトランジスタＱ15のベース
には、第１基準電圧ＶREF1が供給されている。従って、
トランジスタＱ14とトランジスタＱ15は差動動作し、定
電流源ＣＯＮからの電流を分割して流すことになる。
【００２９】トランジスタＱ15のコレクタには、ベース
コレクタが短絡されたＮＰＮ型のトランジスタＱ16のコ
レクタが接続されている。このトランジスタＱ16のエミ
ッタはグランドに接続されている。また、このトランジ
スタＱ16のベースには、エミッタがグランドに接続され
たＮＰＮ型のトランジスタＱ17が接続されている。従っ
て、トランジスタＱ16とトランジスタＱ17はカレントミ
ラーを構成する。そして、トランジスタＱ17のコレクタ
は、ドライブトランジスタＱ12のベースに接続されてい
る。従って、トランジスタＱ16、Ｑ17に電流が流れるこ
とで、ドライブトランジスタＱ12のベース電流が減少
し、ドライブトランジスタＱ12電流量が減少し、出力ト
ランジスタＱ11の電流量が減少する。
コレクタが短絡されたＮＰＮ型のトランジスタＱ16のコ
レクタが接続されている。このトランジスタＱ16のエミ
ッタはグランドに接続されている。また、このトランジ
スタＱ16のベースには、エミッタがグランドに接続され
たＮＰＮ型のトランジスタＱ17が接続されている。従っ
て、トランジスタＱ16とトランジスタＱ17はカレントミ
ラーを構成する。そして、トランジスタＱ17のコレクタ
は、ドライブトランジスタＱ12のベースに接続されてい
る。従って、トランジスタＱ16、Ｑ17に電流が流れるこ
とで、ドライブトランジスタＱ12のベース電流が減少
し、ドライブトランジスタＱ12電流量が減少し、出力ト
ランジスタＱ11の電流量が減少する。
【００３０】さらに、電流検出抵抗ＲAの上側である電
圧ＶAには、第２の基準電源ＶREF2の基準電圧ＶREF2が
接続されており、このＶA＋ＶREF2の電圧が、ＰＮＰ型
のトランジスタ（第３のトランジスタ）Ｑ18のベースに
接続されている。このトランジスタＱ18のエミッタは定
電流源ＣＯＮの出力端に接続されており、コレクタはト
ランジスタＱ16のコレクタに接続されている。従って、
このトランジスタＱ18が電流を流すと、定電流源ＣＯＮ
からの電流がここを流れ、この電流によって、ドライブ
トランジスタＱ12の電流量が制御される。
圧ＶAには、第２の基準電源ＶREF2の基準電圧ＶREF2が
接続されており、このＶA＋ＶREF2の電圧が、ＰＮＰ型
のトランジスタ（第３のトランジスタ）Ｑ18のベースに
接続されている。このトランジスタＱ18のエミッタは定
電流源ＣＯＮの出力端に接続されており、コレクタはト
ランジスタＱ16のコレクタに接続されている。従って、
このトランジスタＱ18が電流を流すと、定電流源ＣＯＮ
からの電流がここを流れ、この電流によって、ドライブ
トランジスタＱ12の電流量が制御される。
【００３１】このような回路において、出力電流ＩOが
ピーク電流ＩOPに至ると、これに応じて電流検出抵抗Ｒ
Aに流れる電流が増加し、ＶAが高くなる。そして、ＶA
がＶREF1より大きくなると、トランジスタＱ15に電流が
流れ始める。これによって、トランジスタＱ16、Ｑ17に
電流が流れ、トランジスタＱ12のベース電流が減少し、
抵抗Ｒd4における電圧降下が少なくなり、出力トランジ
スタＱ11のベース電圧が上昇して、出力電流ＩOが減少
し始める。
ピーク電流ＩOPに至ると、これに応じて電流検出抵抗Ｒ
Aに流れる電流が増加し、ＶAが高くなる。そして、ＶA
がＶREF1より大きくなると、トランジスタＱ15に電流が
流れ始める。これによって、トランジスタＱ16、Ｑ17に
電流が流れ、トランジスタＱ12のベース電流が減少し、
抵抗Ｒd4における電圧降下が少なくなり、出力トランジ
スタＱ11のベース電圧が上昇して、出力電流ＩOが減少
し始める。
【００３２】このピーク電流は、電流検出抵抗ＲAに流
れる電流がそのときの出力電流ＩOPの１／ｎであること
から、 ＩOP＝ｎＶREF1／ＲA となる。
れる電流がそのときの出力電流ＩOPの１／ｎであること
から、 ＩOP＝ｎＶREF1／ＲA となる。
【００３３】これによって、出力電圧ＶOが減少し始
め、ＶBも減少していく。そして、ＶREF2＋ＶBというト
ランジスタＱ18のベース電圧が、ＶREF1より小さくなる
と、Ｑ18が動作し始める。これによって、Ｑ17がオフに
なり、Ｑ18に流れる電流によって、出力電流が減少され
る。
め、ＶBも減少していく。そして、ＶREF2＋ＶBというト
ランジスタＱ18のベース電圧が、ＶREF1より小さくなる
と、Ｑ18が動作し始める。これによって、Ｑ17がオフに
なり、Ｑ18に流れる電流によって、出力電流が減少され
る。
【００３４】そして、出力端の短絡時は、ＶO＝０であ
り、この条件では、ＶBも０になる。従って、この時の
出力電流がショート電流ＩOSCであり、そのときＶAは、
トランジスタＱ18のベース電圧であるＶREF2＋ＶB（ＶB
＝０）に等しくなるため、 ＩOSC＝ｎＶREF2／ＲA となる。なお、ＶREF1＞ＶREF2とすることで、電流特性
がフの字型になる。
り、この条件では、ＶBも０になる。従って、この時の
出力電流がショート電流ＩOSCであり、そのときＶAは、
トランジスタＱ18のベース電圧であるＶREF2＋ＶB（ＶB
＝０）に等しくなるため、 ＩOSC＝ｎＶREF2／ＲA となる。なお、ＶREF1＞ＶREF2とすることで、電流特性
がフの字型になる。
【００３５】このように、本実施形態では、ピーク電流
ＩOP、ショート電流ＩOSCは、第１、第２基準電圧ＶREF
1、ＶREF2と、電流検出抵抗ＲAによって決定されること
になる。このような基準電圧ＶREF1、ＶREF2は、バンド
ギャップ回路のような温度特性の小さい定電圧発生回路
を用いて形成することで、温度特性の小さいものにでき
る。また、電流検出抵抗ＲAも温度特性の小さいものを
採用することができる。従って、このように構成するこ
とで、過電流保護回路を温度特性の小さいものにするこ
とができ、過電流保護動作を安定したものにできる。
ＩOP、ショート電流ＩOSCは、第１、第２基準電圧ＶREF
1、ＶREF2と、電流検出抵抗ＲAによって決定されること
になる。このような基準電圧ＶREF1、ＶREF2は、バンド
ギャップ回路のような温度特性の小さい定電圧発生回路
を用いて形成することで、温度特性の小さいものにでき
る。また、電流検出抵抗ＲAも温度特性の小さいものを
採用することができる。従って、このように構成するこ
とで、過電流保護回路を温度特性の小さいものにするこ
とができ、過電流保護動作を安定したものにできる。
【００３６】ピーク電流ＩOP、ショート電流ＩOSC共
に、入力電圧、出力電圧に依存しない。そこで、入力電
圧ＶINの変動や、出力電圧ＶOの設定変更などに影響を
受けることがない。
に、入力電圧、出力電圧に依存しない。そこで、入力電
圧ＶINの変動や、出力電圧ＶOの設定変更などに影響を
受けることがない。
【００３７】さらに、電流検出抵抗ＲAは、カレントミ
ラーによって、出力電流に対応した電流を流す回路に配
置されている。従って、この電流検出抵抗の電圧降下が
出力におけるロスにならない。
ラーによって、出力電流に対応した電流を流す回路に配
置されている。従って、この電流検出抵抗の電圧降下が
出力におけるロスにならない。
【００３８】なお、図３の構成では、トランジスタＱ18
のコレクタをトランジスタＱ16のコレクタに接続した
が、トランジスタＱ16、Ｑ17とは別のカレントミラーを
設け、トランジスタＱ18のコレクタとこの別のカレント
ミラーに入力してもよい。そして、この別のカレントミ
ラーの出力側トランジスタのコレクタをドライブトラン
ジスタＱ12のベースに接続することで、上述の構成と全
く同一の動作が達成される。また、図３の構成では、第
１基準電圧ＶREF1をエラーアンプ及びトランジスタＱ15
の両方に入力したが、別の基準電圧としてもよい。別の
基準電圧を設けることによって、ＶB等各種の設定の自
由度を大きくすることができる。
のコレクタをトランジスタＱ16のコレクタに接続した
が、トランジスタＱ16、Ｑ17とは別のカレントミラーを
設け、トランジスタＱ18のコレクタとこの別のカレント
ミラーに入力してもよい。そして、この別のカレントミ
ラーの出力側トランジスタのコレクタをドライブトラン
ジスタＱ12のベースに接続することで、上述の構成と全
く同一の動作が達成される。また、図３の構成では、第
１基準電圧ＶREF1をエラーアンプ及びトランジスタＱ15
の両方に入力したが、別の基準電圧としてもよい。別の
基準電圧を設けることによって、ＶB等各種の設定の自
由度を大きくすることができる。
【００３９】
【発明の効果】以上説明したように、本発明によれば、
ドライブトランジスタの電流を検出電流値に応じて直接
制御することにした。このため、この制御の構成を独立
した基準電圧を利用して構成することができる。従っ
て、動作開始電流トランジスタのＶBEや、入力電圧、出
力電圧に依存しないものにできる。また、電流検出抵抗
も出力端に至る電流経路に設けず、カレントミラーなど
で、出力電流に比例した電流を流す経路に配置すること
も容易である。
ドライブトランジスタの電流を検出電流値に応じて直接
制御することにした。このため、この制御の構成を独立
した基準電圧を利用して構成することができる。従っ
て、動作開始電流トランジスタのＶBEや、入力電圧、出
力電圧に依存しないものにできる。また、電流検出抵抗
も出力端に至る電流経路に設けず、カレントミラーなど
で、出力電流に比例した電流を流す経路に配置すること
も容易である。
【図１】 フの字過電流保護回路の電圧電流特性を示す
図である。
図である。
【図２】 従来のフの字過電流保護回路の構成を示す図
である。
である。
【図３】 本実施形態のフの字過電流保護回路の構成を
示す図である。
示す図である。
Ｑ11 出力トランジスタ、Ｑ12 ドライブトランジス
タ、Ｑ13〜Ｑ18 トランジスタ、ＲA 電流検出抵抗、
ＲL 負荷、ＶIN 入力電圧、ＶO 出力電圧、ＶREF1
第１基準電圧、ＶREF2 第２基準電圧。
タ、Ｑ13〜Ｑ18 トランジスタ、ＲA 電流検出抵抗、
ＲL 負荷、ＶIN 入力電圧、ＶO 出力電圧、ＶREF1
第１基準電圧、ＶREF2 第２基準電圧。
Claims (3)
- 【請求項１】 負荷に供給する電流を出力する出力トラ
ンジスタと、この出力トランジスタにおける電流量を制
御するドライブトランジスタと、負荷に印加する出力電
圧の電圧値に応じてドライブトランジスタを制御するフ
ィードバック手段とを有し、負荷へ供給する電流量を制
御し出力電圧を一定に制御する定電圧回路において、過
電流が流れるのを防止する過電流保護回路であって、 負荷に流れる電流に対応した電流を検出し、検出した電
流が所定値以上であった場合に、前記ドライブトランジ
スタを制御して、出力トランジスタからの出力電流を制
限することを特徴とする過電流保護回路。 - 【請求項２】 負荷に供給する電流を出力する出力トラ
ンジスタと、この出力トランジスタにおける電流量を制
御するドライブトランジスタと、負荷に印加する出力電
圧の電圧値に応じてドライブトランジスタを制御するフ
ィードバック手段とを有し、負荷へ供給する電流量を制
御し出力電圧を一定に制御する定電圧回路において、過
電流が流れるのを防止する過電流保護回路であって、 負荷に流れる電流に対応した電流を検出する電流検出抵
抗と、 この電流検出抵抗における電圧降下に基づく電圧を信号
入力端に受け入れ、低電流源からの電流を流す第１のト
ランジスタと、 信号入力端に第１基準電圧発生部からの第１基準電圧を
信号入力端に受け入れ、前記第１のトランジスタと同じ
定電流源からの電流を分割して流す第２トランジスタ
と、 この第２のトランジスタに流れる電流を受け入れ、対応
する電流を流すカレントミラーと、 を有し、 このカレントミラーに流れる電流に応じて、前記ドライ
ブトランジスタを制御して、負荷に対する過電流を防止
することを特徴とする過電流保護回路。 - 【請求項３】 請求項２に記載の回路において、 さらに、 前記第２のトランジスタに並列して設けられ、出力電圧
に対応した検出電圧に対し、第２基準電圧だけ加算され
た電圧を信号入力端に受け入れ、前記出力電圧が所定値
以下になったときに動作し、前記第２のトランジスタに
代わって、前記ドライブトランジスタにおける電流を制
御する電流を流す第３のトランジスタを有し、 前記電流検出抵抗に流れる電流量を第２基準電圧に応じ
て決定し、負荷に流れる電流を制御することを特徴とす
る過電流保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26254097A JP3342367B2 (ja) | 1997-09-26 | 1997-09-26 | 過電流保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26254097A JP3342367B2 (ja) | 1997-09-26 | 1997-09-26 | 過電流保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11103524A true JPH11103524A (ja) | 1999-04-13 |
| JP3342367B2 JP3342367B2 (ja) | 2002-11-05 |
Family
ID=17377236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26254097A Expired - Fee Related JP3342367B2 (ja) | 1997-09-26 | 1997-09-26 | 過電流保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3342367B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002244744A (ja) * | 2001-02-19 | 2002-08-30 | Fuji Electric Co Ltd | シリーズレギュレータ回路 |
| KR100703643B1 (ko) * | 2001-03-07 | 2007-04-05 | 후지쯔 가부시끼가이샤 | 직류-직류 변환기, 전원 회로 및 그 제어 방법 |
| JP2007114966A (ja) * | 2005-10-19 | 2007-05-10 | Toshiba Microelectronics Corp | 電流制限回路 |
| KR100735270B1 (ko) * | 2003-10-03 | 2007-07-03 | 가부시키가이샤 다무라 세이사쿠쇼 | 압전 트랜스 구동장치 |
| JP2007336688A (ja) * | 2006-06-14 | 2007-12-27 | Shimadzu Corp | 分析装置の保護回路 |
| US7339775B2 (en) | 2004-12-20 | 2008-03-04 | Freescale Semiconductor, Inc. | Overcurrent protection circuit and DC power supply |
| JP2008193761A (ja) * | 2007-02-01 | 2008-08-21 | Seiko Instruments Inc | 過電流保護回路およびボルテージレギュレータ |
| US8174251B2 (en) | 2007-09-13 | 2012-05-08 | Freescale Semiconductor, Inc. | Series regulator with over current protection circuit |
| CN102455730A (zh) * | 2010-10-21 | 2012-05-16 | 三美电机株式会社 | 稳压器用半导体集成电路 |
-
1997
- 1997-09-26 JP JP26254097A patent/JP3342367B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002244744A (ja) * | 2001-02-19 | 2002-08-30 | Fuji Electric Co Ltd | シリーズレギュレータ回路 |
| JP4538969B2 (ja) * | 2001-02-19 | 2010-09-08 | 富士電機システムズ株式会社 | シリーズレギュレータ回路 |
| KR100703643B1 (ko) * | 2001-03-07 | 2007-04-05 | 후지쯔 가부시끼가이샤 | 직류-직류 변환기, 전원 회로 및 그 제어 방법 |
| KR100735270B1 (ko) * | 2003-10-03 | 2007-07-03 | 가부시키가이샤 다무라 세이사쿠쇼 | 압전 트랜스 구동장치 |
| US7339775B2 (en) | 2004-12-20 | 2008-03-04 | Freescale Semiconductor, Inc. | Overcurrent protection circuit and DC power supply |
| JP2007114966A (ja) * | 2005-10-19 | 2007-05-10 | Toshiba Microelectronics Corp | 電流制限回路 |
| JP2007336688A (ja) * | 2006-06-14 | 2007-12-27 | Shimadzu Corp | 分析装置の保護回路 |
| JP2008193761A (ja) * | 2007-02-01 | 2008-08-21 | Seiko Instruments Inc | 過電流保護回路およびボルテージレギュレータ |
| US8174251B2 (en) | 2007-09-13 | 2012-05-08 | Freescale Semiconductor, Inc. | Series regulator with over current protection circuit |
| CN102455730A (zh) * | 2010-10-21 | 2012-05-16 | 三美电机株式会社 | 稳压器用半导体集成电路 |
| US8847569B2 (en) | 2010-10-21 | 2014-09-30 | Mitsumi Electric, Ltd. | Semiconductor integrated circuit for regulator |
| CN102455730B (zh) * | 2010-10-21 | 2015-08-05 | 三美电机株式会社 | 稳压器用半导体集成电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3342367B2 (ja) | 2002-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3342367B2 (ja) | 過電流保護回路 | |
| US5099381A (en) | Enable circuit with embedded thermal turn-off | |
| JP2002132358A (ja) | 安定化電源回路 | |
| JP4614750B2 (ja) | レギュレータ | |
| US6798179B2 (en) | Stabilized direct-current power supply device | |
| JP3779838B2 (ja) | 電流制限回路 | |
| JPH08297515A (ja) | 集積化レギュレータ用調節可能リセットスレッシュホールド | |
| JP3659741B2 (ja) | 出力トランジスタの保護回路 | |
| JP4221123B2 (ja) | レギュレータ回路 | |
| JP2548022Y2 (ja) | 安定化電源回路 | |
| JPH04295222A (ja) | 安定化電源回路 | |
| JP2008071213A (ja) | 電源装置 | |
| JPH04223508A (ja) | 定電圧回路 | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JP2000244289A (ja) | コンパレータ回路 | |
| JP2001100851A (ja) | 電源回路のサージクランプ回路 | |
| US6259297B1 (en) | Protection circuit for power transistor | |
| JP2591805Y2 (ja) | 電源電圧監視回路 | |
| JPH06121452A (ja) | 熱保護回路 | |
| US5336987A (en) | Voltage stabilizing circuit of switching power supply circuit | |
| JP2002202822A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2826251B2 (ja) | 短絡保護回路 | |
| JP2003323223A (ja) | 安定化電源回路およびそれを備えた電源装置 | |
| JP3512935B2 (ja) | 直流安定化電源回路 | |
| JPH0869329A (ja) | 定電圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070823 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120823 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130823 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |